JPH04284744A - 位相差吸収装置 - Google Patents
位相差吸収装置Info
- Publication number
- JPH04284744A JPH04284744A JP3048532A JP4853291A JPH04284744A JP H04284744 A JPH04284744 A JP H04284744A JP 3048532 A JP3048532 A JP 3048532A JP 4853291 A JP4853291 A JP 4853291A JP H04284744 A JPH04284744 A JP H04284744A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- clock
- data
- phase difference
- ffs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000005540 biological transmission Effects 0.000 claims abstract description 7
- 230000001360 synchronised effect Effects 0.000 claims description 37
- 238000010521 absorption reaction Methods 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 8
- 238000000605 extraction Methods 0.000 description 3
- 239000006096 absorbing agent Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、同期クロックを用いる
装置，システム等で、パッケージ間，ユニット間，装置
間等で、データを送受信するインタフェース部分の位相
差吸収装置に関する。
装置，システム等で、パッケージ間，ユニット間，装置
間等で、データを送受信するインタフェース部分の位相
差吸収装置に関する。
【０００２】図６は１例の位相差吸収の必要性を示す図
である。図６の（Ａ）に示す同期クロックに同期した（
Ｂ）に示す送信データを送信すると、受信部で受信した
時は遅延を生ずる。
である。図６の（Ａ）に示す同期クロックに同期した（
Ｂ）に示す送信データを送信すると、受信部で受信した
時は遅延を生ずる。
【０００３】この遅延量は、送信部受信部間の伝送媒体
，伝送距離，クロック精度等により異なるが、高速にな
ると、１ビット分以上になったり又時間的に遅延量の変
動がある。
，伝送距離，クロック精度等により異なるが、高速にな
ると、１ビット分以上になったり又時間的に遅延量の変
動がある。
【０００４】１ビット以下の遅延の時は、（Ａ）に示す
同期クロックを用いフリップフロップ（以下ＦＦと称す
）にて受信すると、（Ｃ）に示す如き受信データとなる
が、１ビット以上遅延した時は（Ｄ）に示す如く、デー
タ２を受信していたタイミングでデータ１を受信する如
く１ビットずれ、又遅延量が１ビット以上になったり１
ビット以下になったりすると、受信部にて同期クロック
を用い受信した時はデータが同じタイミングでデータ１
になったりデータ２になったり不確定になる。
同期クロックを用いフリップフロップ（以下ＦＦと称す
）にて受信すると、（Ｃ）に示す如き受信データとなる
が、１ビット以上遅延した時は（Ｄ）に示す如く、デー
タ２を受信していたタイミングでデータ１を受信する如
く１ビットずれ、又遅延量が１ビット以上になったり１
ビット以下になったりすると、受信部にて同期クロック
を用い受信した時はデータが同じタイミングでデータ１
になったりデータ２になったり不確定になる。
【０００５】この為に、受信部のインタフェース部では
、送信部の送信データに比し、１ビット以上の遅延及び
遅延量が１ビット以上になったり１ビット以下になった
りしても次段では不確定なデータ受信とならないように
位相差を吸収する必要があり位相差吸収装置を用いるこ
とになるが、回路規模が小さいものであることが望まれ
ている。
、送信部の送信データに比し、１ビット以上の遅延及び
遅延量が１ビット以上になったり１ビット以下になった
りしても次段では不確定なデータ受信とならないように
位相差を吸収する必要があり位相差吸収装置を用いるこ
とになるが、回路規模が小さいものであることが望まれ
ている。
【０００６】
【従来の技術】図５は従来例の位相差吸収装置のブロッ
ク図である。図５の位相差吸収装置は受信部のデータを
受信するインタフェース部に設けるものであり、クロッ
ク抽出部２０にて受信データよりクロックを抽出し、制
御部２２の制御により、抽出クロックに同期して受信デ
ータをメモリ２１に書込み、書き込んだデータを、制御
部２２の制御により、同期クロックに同期して読出し次
段に渡すようにして、１ビット以上の遅延及び遅延量が
１ビット以上になったり１ビット以下になったりしても
次段では不確定なデータ受信とならないようにしている
。
ク図である。図５の位相差吸収装置は受信部のデータを
受信するインタフェース部に設けるものであり、クロッ
ク抽出部２０にて受信データよりクロックを抽出し、制
御部２２の制御により、抽出クロックに同期して受信デ
ータをメモリ２１に書込み、書き込んだデータを、制御
部２２の制御により、同期クロックに同期して読出し次
段に渡すようにして、１ビット以上の遅延及び遅延量が
１ビット以上になったり１ビット以下になったりしても
次段では不確定なデータ受信とならないようにしている
。
【０００７】尚クロック抽出部２０で最初に抽出したク
ロックより制御部２２はデータの先頭を認識し、図５（
Ａ）（Ｂ）に示す如く、書込みデータより読出データが
進まないように制御をし、次段には読出しの最初で（Ｃ
）に示す先頭認識信号を次段に送るようにしている。
ロックより制御部２２はデータの先頭を認識し、図５（
Ａ）（Ｂ）に示す如く、書込みデータより読出データが
進まないように制御をし、次段には読出しの最初で（Ｃ
）に示す先頭認識信号を次段に送るようにしている。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
位相差吸収装置では、クロック抽出部２０，メモリ２１
，制御部２２が必要であり、回路規模が大きくなる問題
点がある。
位相差吸収装置では、クロック抽出部２０，メモリ２１
，制御部２２が必要であり、回路規模が大きくなる問題
点がある。
【０００９】本発明は回路規模の小さい位相差吸収装置
の提供を目的としている。
の提供を目的としている。
【００１０】
【課題を解決するための手段】図１は本発明の原理ブロ
ック図である。図１に示す如く、同期クロックを用いる
送信部，受信部間でデータの送受信を行うに際し、送信
部では、送信データを、信号分配手段１にて、該同期ク
ロックの１／２の周波数のクロックに同期し、奇数番目
のビットデータは第１の信号線，偶数番目のビットデー
タは第２の信号線の２本の信号線にて送信するようにし
、受信部では、該２本の信号線よりの信号を夫々同期ク
ロックを用いる第１，第２のＦＦ２，３にて受信して該
同期クロックに同期した信号とし、夫々該同期クロック
の１／２の周波数のクロックを用いる第３，第４のＦＦ
２，３に入力して該同期クロックの１／２の周波数のク
ロックに同期した信号とし、夫々ビット多重化部６に入
力しビット多重化して次段に送信するようにする。
ック図である。図１に示す如く、同期クロックを用いる
送信部，受信部間でデータの送受信を行うに際し、送信
部では、送信データを、信号分配手段１にて、該同期ク
ロックの１／２の周波数のクロックに同期し、奇数番目
のビットデータは第１の信号線，偶数番目のビットデー
タは第２の信号線の２本の信号線にて送信するようにし
、受信部では、該２本の信号線よりの信号を夫々同期ク
ロックを用いる第１，第２のＦＦ２，３にて受信して該
同期クロックに同期した信号とし、夫々該同期クロック
の１／２の周波数のクロックを用いる第３，第４のＦＦ
２，３に入力して該同期クロックの１／２の周波数のク
ロックに同期した信号とし、夫々ビット多重化部６に入
力しビット多重化して次段に送信するようにする。
【００１１】
【作用】本発明によれば、送信データを、信号分配手段
１にて、該同期クロックの１／２の周波数のクロックに
同期した、データの幅を同期クロック幅の２倍のものと
し、且つ奇数番目のビットデータは第１の信号線，偶数
番目のビットデータは第２の信号線の２本の信号線にて
送信するようにし、受信部では、これを同期クロックを
用いるＦＦ２，３で受信することで、１ビット以上の遅
延及び遅延量が１ビット以上になったり１ビット以下に
なったりしてもＦＦ２，３の出力のデータ番号は変動し
ないようにし、夫々該同期クロックの１／２の周波数の
クロックを用いる第３，第４のＦＦ２，３に入力して該
同期クロックの１／２の周波数のクロックに同期した信
号とし、夫々ビット多重化部６に入力しビット多重化し
て順番の揃ったデータとして次段に送るようにしている
。
１にて、該同期クロックの１／２の周波数のクロックに
同期した、データの幅を同期クロック幅の２倍のものと
し、且つ奇数番目のビットデータは第１の信号線，偶数
番目のビットデータは第２の信号線の２本の信号線にて
送信するようにし、受信部では、これを同期クロックを
用いるＦＦ２，３で受信することで、１ビット以上の遅
延及び遅延量が１ビット以上になったり１ビット以下に
なったりしてもＦＦ２，３の出力のデータ番号は変動し
ないようにし、夫々該同期クロックの１／２の周波数の
クロックを用いる第３，第４のＦＦ２，３に入力して該
同期クロックの１／２の周波数のクロックに同期した信
号とし、夫々ビット多重化部６に入力しビット多重化し
て順番の揃ったデータとして次段に送るようにしている
。
【００１２】即ち、数個のＦＦにて構成出来る信号分配
手段１及びＦＦ２〜５，ビット多重化部６にて位相差吸
収装置が構成出来るので、従来例の位相差吸収装置に比
し回路規模の小さい位相差吸収装置が得られる。
手段１及びＦＦ２〜５，ビット多重化部６にて位相差吸
収装置が構成出来るので、従来例の位相差吸収装置に比
し回路規模の小さい位相差吸収装置が得られる。
【００１３】
【実施例】図２は本発明の実施例の位相差吸収装置のブ
ロック図、図３は図２の送信部の信号分配部の各部のタ
イムチャートで（Ａ）〜（Ｈ）は図２の送信部のａ〜ｈ
点に対応している。図４は図２の受信部の各部のタイム
チャートで（Ａ）〜（Ｋ）は図２の受信部のａ〜ｋ点に
対応している。
ロック図、図３は図２の送信部の信号分配部の各部のタ
イムチャートで（Ａ）〜（Ｈ）は図２の送信部のａ〜ｈ
点に対応している。図４は図２の受信部の各部のタイム
チャートで（Ａ）〜（Ｋ）は図２の受信部のａ〜ｋ点に
対応している。
【００１４】先ず送信部の信号分配部につき説明する。
図３（Ａ）に示す如き送信データはＦＦ１０に入力し、
（Ｂ）に示す如き同期クロックに同期した（Ｃ）に示す
如き信号を得、ＦＦ１２に入力すると同時にＦＦ１１に
入力する。
（Ｂ）に示す如き同期クロックに同期した（Ｃ）に示す
如き信号を得、ＦＦ１２に入力すると同時にＦＦ１１に
入力する。
【００１５】ＦＦ１１では（Ｂ）に示す同期クロックに
同期した（Ｄ）に示す如き信号を得ＦＦ１３に入力する
。ＦＦ１２，１３では、（Ｅ）に示す同期クロックの１
／２の周波数のクロックに同期した、同期クロックの２
倍幅の（Ｆ）（Ｇ）に示す奇数番目のビット，偶数番目
のビットよりなる信号を得、受信部に送信する。
同期した（Ｄ）に示す如き信号を得ＦＦ１３に入力する
。ＦＦ１２，１３では、（Ｅ）に示す同期クロックの１
／２の周波数のクロックに同期した、同期クロックの２
倍幅の（Ｆ）（Ｇ）に示す奇数番目のビット，偶数番目
のビットよりなる信号を得、受信部に送信する。
【００１６】又データの先頭を示すフレームパルスは、
同期クロックをフレームパルスの間隔のビット数だけカ
ウントするカウンタ１４にてカウントした時、（Ｈ）に
示す如きフレームパルスを受信部に送信する。
同期クロックをフレームパルスの間隔のビット数だけカ
ウントするカウンタ１４にてカウントした時、（Ｈ）に
示す如きフレームパルスを受信部に送信する。
【００１７】次に、受信部側につき説明する。図４（Ｂ
）（Ｃ）に示す如き同期クロックの２倍幅の受信データ
はＦＦ２，３に入力し、（Ｄ）に示す同期クロックに同
期した（Ｅ）（Ｆ）に示す如き、同じビットデータを２
ビット出力するデータを得、ＦＦ４，５に入力する。
）（Ｃ）に示す如き同期クロックの２倍幅の受信データ
はＦＦ２，３に入力し、（Ｄ）に示す同期クロックに同
期した（Ｅ）（Ｆ）に示す如き、同じビットデータを２
ビット出力するデータを得、ＦＦ４，５に入力する。
【００１８】ＦＦ４，５では、（Ｇ）に示す同期クロッ
クの１／２の周波数のクロックに同期した（Ｈ）（Ｉ）
に示す信号を得、ビット多重化部６に入力し、（Ｊ）に
示す如き順番の揃ったデータとし次段に送信する。
クの１／２の周波数のクロックに同期した（Ｈ）（Ｉ）
に示す信号を得、ビット多重化部６に入力し、（Ｊ）に
示す如き順番の揃ったデータとし次段に送信する。
【００１９】即ち、受信部のＦＦ２，３では、図４（Ｂ
）（Ｃ）に示す同期クロックの２倍幅のデータを受信し
、同期クロックにて叩き出力するので、出力は（Ｅ）（
Ｆ）に示す如く同じデータを２ビット出力することにな
る。
）（Ｃ）に示す同期クロックの２倍幅のデータを受信し
、同期クロックにて叩き出力するので、出力は（Ｅ）（
Ｆ）に示す如く同じデータを２ビット出力することにな
る。
【００２０】そしてＦＦ４，５では同じデータの後側を
１／２の周波数のクロックにて叩き出力するようにして
いるので、１ビット以上の遅延及び遅延量が１ビット以
上になったり１ビット以下になったりしてもＦＦ４，５
の出力は変化しない。
１／２の周波数のクロックにて叩き出力するようにして
いるので、１ビット以上の遅延及び遅延量が１ビット以
上になったり１ビット以下になったりしてもＦＦ４，５
の出力は変化しない。
【００２１】よって、ビット多重化部６の出力も変動し
ない。尚（Ｈ）に示す、データの先頭を示すフレームパ
ルスも送信データと共に遅延するので、これをＦＦ７に
て受信し（Ｇ）に示す同期クロックの１／２の周波数の
クロックにて叩くと、（Ｋ）に示す如き先頭を示すパル
スが得られ、これを次段に送信れば、データの先頭一が
判ることになる。
ない。尚（Ｈ）に示す、データの先頭を示すフレームパ
ルスも送信データと共に遅延するので、これをＦＦ７に
て受信し（Ｇ）に示す同期クロックの１／２の周波数の
クロックにて叩くと、（Ｋ）に示す如き先頭を示すパル
スが得られ、これを次段に送信れば、データの先頭一が
判ることになる。
【００２２】この場合は、ＦＦ８個とカウンタ１個とビ
ット多重化部１個で位相差吸収装置が構成出来るので、
従来例の位相差吸収装置に比し回路規模は小さくなる。
ット多重化部１個で位相差吸収装置が構成出来るので、
従来例の位相差吸収装置に比し回路規模は小さくなる。
【００２３】
【発明の効果】以上詳細に説明せる如く本発明によれば
、回路規模の小さい位相差吸収装置が得られる効果があ
る。
、回路規模の小さい位相差吸収装置が得られる効果があ
る。
【図１】は本発明の原理ブロック図、
【図２】は本発明の実施例の位相差吸収装置のブロック
図、
図、
【図３】は図２の送信部の信号分配部の各部のタイムチ
ャート、
ャート、
【図４】は図２の受信部の各部のタイムチャート、
【図
５】は従来例の位相差吸収装置のブロック図、
５】は従来例の位相差吸収装置のブロック図、
【図６】
は１例の位相差吸収の必要性を示す図である。
は１例の位相差吸収の必要性を示す図である。
１は信号分配手段、
２〜５，７，１０〜１３はフリップフロップ、６はビッ
ト多重化部、 １４はカウンタ、 ２０はクロック抽出部、 ２１はメモリ、 ２２は制御部を示す。
ト多重化部、 １４はカウンタ、 ２０はクロック抽出部、 ２１はメモリ、 ２２は制御部を示す。
Claims (1)
- 【請求項１】 同期クロックを用いる送信部，受信部
間でデータの送受信を行うに際し、送信部では、送信デ
ータを、信号分配手段（１）にて、該同期クロックの１
／２の周波数のクロックに同期し、奇数番目のビットデ
ータは第１の信号線，偶数番目のビットデータは第２の
信号線の２本の信号線にて送信するようにし、受信部で
は、該２本の信号線よりの信号を夫々同期クロックを用
いる第１，第２のフリップフロップ（２，３）にて受信
して該同期クロックに同期した信号とし、夫々該同期ク
ロックの１／２の周波数のクロックを用いる第３，第４
のフリップフロップ（２，３）に入力して該同期クロッ
クの１／２の周波数のクロックに同期した信号とし、夫
々ビット多重化部（６）に入力しビット多重化して次段
に送信するようにしたことを特徴とする位相差吸収装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048532A JPH04284744A (ja) | 1991-03-14 | 1991-03-14 | 位相差吸収装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3048532A JPH04284744A (ja) | 1991-03-14 | 1991-03-14 | 位相差吸収装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04284744A true JPH04284744A (ja) | 1992-10-09 |
Family
ID=12805977
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3048532A Withdrawn JPH04284744A (ja) | 1991-03-14 | 1991-03-14 | 位相差吸収装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04284744A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009232014A (ja) * | 2008-03-21 | 2009-10-08 | Oki Semiconductor Co Ltd | 位相調整回路 |
-
1991
- 1991-03-14 JP JP3048532A patent/JPH04284744A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009232014A (ja) * | 2008-03-21 | 2009-10-08 | Oki Semiconductor Co Ltd | 位相調整回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880009520A (ko) | 디지탈 데이타 메모리 시스템 | |
| EP3155529B1 (en) | Independent synchronization of output data via distributed clock synchronization | |
| US5550874A (en) | Clock synchronizing circuit of data transmission system | |
| EP0334357B1 (en) | Pulse insertion circuit | |
| CN101300773A (zh) | 数据接口及寻求同步的方法 | |
| JPH04284744A (ja) | 位相差吸収装置 | |
| US5781587A (en) | Clock extraction circuit | |
| JPH04354219A (ja) | データ伝送方式 | |
| US7526017B2 (en) | Transmitting device, receiving device, transmission system, and transmission method | |
| JPH0250665B2 (ja) | ||
| JPH0630480B2 (ja) | 速度変換回路 | |
| JP3013767B2 (ja) | フレームタイミング位相調整回路 | |
| JP2735513B2 (ja) | 多重化変復調装置 | |
| JPS5849058B2 (ja) | 装置間デ−タ伝送同期方式 | |
| KR0152397B1 (ko) | 근원지 동기전송 방식 데이타 수신장치 | |
| JPH0244423B2 (ja) | ||
| CN101764663B (zh) | 集中式语音的同步处理方法、系统及语音通信处理设备 | |
| JPH0756962B2 (ja) | データ通信システム | |
| JPH07154355A (ja) | 回線多重化方法および回路 | |
| JPH0865263A (ja) | 多重回路 | |
| JPH09322158A (ja) | 画像信号伝送装置 | |
| JPS63131735A (ja) | 多重フレ−ムアライナ | |
| JPH0626328B2 (ja) | フレ−ムアライナ装置 | |
| JPH04276936A (ja) | フレーム同期回路 | |
| JPS61240726A (ja) | メモリ回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19980514 |