CN101300773A - 数据接口及寻求同步的方法 - Google Patents
数据接口及寻求同步的方法 Download PDFInfo
- Publication number
- CN101300773A CN101300773A CNA2006800407308A CN200680040730A CN101300773A CN 101300773 A CN101300773 A CN 101300773A CN A2006800407308 A CNA2006800407308 A CN A2006800407308A CN 200680040730 A CN200680040730 A CN 200680040730A CN 101300773 A CN101300773 A CN 101300773A
- Authority
- CN
- China
- Prior art keywords
- gating signal
- receiving element
- clock
- data
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/04—Speed or phase control by synchronisation signals
- H04L7/10—Arrangements for initial synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0004—Initialisation of the receiver
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明提供了一种用于在发送元件与接收元件之间的数据接口处寻求同步的方法,以及接口的相关发送和接收元件,其中两个元件的时钟频率相同,但显现出相位差,也被称为同频异相时钟域,该方法在接口处进行数据传送之前包括以下步骤:将发送元件处产生的选通信号传送到接收元件;在接收元件处产生选通信号,并使该选通信号与从发送元件接收到的选通信号同步;保持在接收元件处产生的同步选通信号,以对在接口处出现的来自发送元件的数据进行采样。
Description
技术领域
本发明涉及一种在数据接口处寻求同步的方法,以及一种通常形成于发送元件的触发器与接收元件的触发器之间的接口。
背景技术
特别是在数字微电子领域,发送元件与接收元件之间通常采用接口来传送数据,并且可以通常根据发送侧的触发器与接收侧的触发器之间的时钟关系将这类接口分为三种类型之一。
首先,存在所谓的同步接口,其发送侧与接收侧的触发器工作在同一个均衡时钟域(即频率和相位都相同的时钟域)。
相反,所谓的异步接口在发送和接收侧处采用操作于不具有频率关系的不同时钟的触发器。
另一接口形式是相对于发送侧和接收侧上的、被布置为以相同时钟频率运行的触发器而提供的,但是两个时钟频率之间存在未知但通常固定的相位差。
本发明涉及第三种类型的接口。
利用这种接口(即,通常为实际接口),已经确定的是,在接口处提供的连接线数目可以证明是有限的,或者备选地在一次尝试中被要求是有限的,以限制必须为所需要的数据传输以及为了控制接口的发送和接收侧的各自集成电路之间的时序关系而提供的集成电路的连接管脚的数目。
本发明所涉及的接口的本质(即采用具有固定相位差的时钟信号频率的接口)通常采用选通信号,该选通信号伴随经由接口传送的数据而来,并用于实现接口的发送与接收侧之间的适当的相位同步。
这种选通信号目前需要专用的数据线和集成电路管脚连接,这可能显示出限制在其中希望减少接口所需的集成电路的管脚总数、或者在接口处仅有有限数目的集成电路管脚在任何情况下都可用的下列情况的劣势。
发明内容
本发明设法提供一种用于在操作于公共时钟频率操作但表现出相位差的元件之间的数据接口处实现同步的方法,该方法优于已知的同类方法,此外发明还涉及该接口的相关发送和接收元件。
根据本发明的一方面,提供了一种用于在发送元件与接收元件之间的数据接口处寻求同步的方法,这两个元件的时钟频率相同,但显现出相位差,该方法包括在接口处进行数据传送之前的下述步骤:
-将发送元件处所产生的选通信号传送到接收元件;
-在接收元件处产生选通信号,并使该选通信号与从发送元件接收到的选通信号同步;
-保持在接收元件处产生的同步选通信号,以对在接口处出现的来自发送元件的数据进行采样;
本发明的方法可以显示出优势:通过避免在数据传送的同时传送选通信号的需求,可以有利地减少接口处所需的集成电路管脚的数目。
通常,上述优势是通过使用虚拟选通信号代替现有技术中产生的物理选通信号来获得的,该虚拟选通信号是在接口处的初始化序列期间在接收元件处产生并保持的。
因此,本发明有利地使得可以经由操作于存在相位差的相同时钟频率的元件之间的接口来可靠地传送数据,以及其中该接口仅需要提供必需数目的并行传输流,以满足发送及接收元件所要求的数据线数目。
有利地,发送元件处的选通信号的产生是通过飞轮技术(flywheeling)实现的。
具体地,在发送元件处产生的选通信号也被布置为控制经由接口到接收元件的后续数据传送。
具体地,在发送元件处产生的选通信号,通过被布置为在后续数据传送中采用的连接,被传送到接收元件。
根据一个特定实施例,在发送元件处产生的选通信号被布置为每两个时钟周期翻转一次,并且在上述两个时钟周期内的第二时钟周期所呈现出的四个时钟沿中的同一个时钟沿上翻转。
有利地,四个时钟沿中的在发送元件处产生的选通信号翻转的那个时钟沿被布置为包括被用于经由接口向接收元件传送数据的时钟沿。
有利地,在接收元件处产生的、并与接收自发送元件的选通信号同步的选通信号是通过飞轮技术产生并保持的。
因此,应理解,在接收元件处产生的选通信号可以作为经由接口实现的初始化步骤的一部分而产生。
优选地,该接收元件被布置用于监控来自接口的数据线,该数据线用于从发送元件进行接收。
在接收元件处产生的选通信号有利地包括内部内插选通信号。
根据本发明的另一方面,提供了一种发送元件,该发送元件被布置为通过多条数据线来向与其接口的接收元件传送数据,发送和接收元件的时钟频率相同,但显现出相位差,发送元件也被布置为产生选通信号,并在通过所述数据线传送数据之前通过所述数据线之一将该选通信号发送到接收元件,该发送元件还被布置为控制在将所述选通信号发送到接收元件之后的所述选通信号的产生,以便控制经由多条数据线到接收元件的数据传送。
如同上面所讨论的方法一样,根据本发明的这个方面的发送元件具体证明了下列优势:容易地允许在数据传送之前实施初始化过程,但这足以在发送元件处产生同步的选通信号,而不需要发送元件处的专用连接管脚。
因此,如上所述,本发明的这个方面可以有利地被布置为通过飞轮装置产生选通信号,该选通信号被布置为每两个时钟周期翻转一次,并且在这两个时钟周期内出现的四个时钟沿中的同一个时钟沿上翻转。
根据本发明的另一方面,提供一种接收元件,该接收元件被布置为通过多条数据线,从与其接口的发送元件接收数据,该发送和接收元件的时钟相同但显现出相位差。该接收元件被布置为在所述多条数据线上进行数据传送之前,通过上述的多条数据线之一接收来自发送元件的选通信号,以及被布置为产生与接收到的选通信号同步的选通信号,以及保持其中所产生的选通信号,以用于对所述多条数据线上出现的数据进行采样。
此外,通过内部产生的所需选通信号,接收元件可以相对于在其中不需要只用于传送选通信号的专用连接管脚的接口而被采用。
有利地,选通信号是通过飞轮装置在接收元件内产生的,另外接收元件还包括用于对从发送元件传送的选通信号的接收进行监控的装置。
根据下列描述尤其应理解的是,本发明可以相对于任意形式的数字微电子接口(尤其是在集成电路对之间,例如在三路光刻录系统内所发现的那些)而提供。
附图说明
下文参考附图,经由示例,对本发明作进一步的说明,在附图中:
图1是示出了接口处的数据与现有技术中已知的相关时钟信号之间的关系的时序图;
图2是示出了通过现有接口技术中已有的接口连接的集成电路对的示意性框图;
图3是示出了根据本发明的实施例的接口的时序图;
图4是示出了体现本发明的一方面的接收元件内的操作的时序图;
图5是示出了根据本发明的一个方面的实施例的接收元件的示意框图;
图6是示出了相对于接口的接收元件而产生的时序图;
图7是示出了体现本发明的一方面的接口的接收元件中产生的另一时序图。
具体实施方式
首先转到图1,提供了一种示出了在当前接口的操作中发现的问题,该问题导致了需要选通信号,而在现有技术中正是这样处理的,在这一点上将突出本发明的优势。特别地,在图1中,示出了输入的接口数据信号A-F以及有关的时钟信号X-1……X+4。图中还示出了众多可能结果中的三个:10、12、14,这些结果是由于输入接口数据与时钟信号之间的无法预测的同步而产生的。
具体地,由于与本发明有关的接口所采用的两个时钟信号之间的相位差未知,因此存在风险:例如,通过在这些触发器的数据输入改变的同时或大约在这些触发器的输入数据改变时接收触发器,将可能通过时钟触发输入数据。因此,参考图1,假设用于通过时钟触发向触发器输入数据的时钟沿为X,在有些情况下该数据输入在时刻X处被加载到触发器,而在其他情况下,这种数据加载仅发生在时刻X+1,也就是下一个时钟沿。这种同步的不可预测性如图中数据轨迹10、12、14所示,而数据轨迹12和14示出了可能出现的错误类型。
为了避免这种不可预测的行为出现,已经采用下列两个措施。
首先,将接收元件布置为以高于接口的发送元件的时钟频率通过时钟触发输入数据,这保证了对于每一组新的发送的数据比特,在接收元件处至少存在一个可靠的采样时刻。这必然要求更高的时钟频率,这可以通过下列步骤中的一个或更多个来得到:在接收元件处上乘时钟、将接收元件布置为在每个时钟信号的两个沿都通过时钟触发输入数据、以及将每两个采样并行地放置在接口处,也就是有效地加倍了接口处并行数据连接的数目,因此该接收元件只需要每两个时钟周期读取(clock)一次数据。
其次,并且这跟本发明尤其相关,在现有接口中数据之后伴随有选通信号,该选通信号用于指示在接口的接收元件处通过时钟触发输入数据的可靠采样时刻。
如上所述,在现有技术中提供物理选通信号需要单独的集成电路连接管脚,在接口处的连接管脚数目有限,或者希望给接口提供减少的连接管脚数目时,这一点会产生问题。
本发明有利地实施了物理选通信号不是必需的实现,如下文所述,使用初始化序列来代替对物理选通信号的需求,该初始化序列用于在接口的接收元件处产生并保持同步的虚拟选通信号。
参考图2,提供了现有技术中的接口与根据本发明一方面的接口之间的比较。
参照图2,其示出了通过接口20连接的集成电路对16、18,该接口20包括4条数据线Dat(0)-Dat(3)。此外还示出了作为接口20的一部分的选通信号线22,要注意的是,尽管选通信号线22在先前的接口技术中存在,但是在本发明中是不存在的。
集成电路对16、18分别运行在相同的时钟信号clk24、clk26,但是到达集成电路16的时钟信号经历如28所示的延迟A,而到达集成电路18的时钟信号经历如30所示的延迟B,其中延迟A不同于延迟B。在这种方式中,到达集成电路对16、18的时钟信号具有相同频率,但显现出相位差。
当然,应理解,图2仅是例证性的,而本发明同样可适用于需要选通信号的任何接口,而不考虑所提供的并行数据线数目以及各条数据线分别传送的并行数据比特的数目。
如上所述,4条并行的数据线Dat(0)-Dat(3)用于将数据从集成电路16传送到集成电路18,并且每两个时钟周期通过接口20的这四条传输线传送4个新比特。在现有的技术中,选通信号是通过专用的传输线22传送的,该传输线22用于指示集成电路18,在哪个采样时刻通过时钟触发输入在接口20的4条数据线Dat(0)-Dat(3)上出现的数据是最可靠的。
图2示出了现有技术中的特定缺点:选通信号需要单独的线路,以及在集成电路对16、18上的有关集成电路管脚连接。
这在需要限制所需的管脚连接的数目的情况下尤其不利,并在某种程度上限制了在其中限制性数目的管脚连接可用的情况。
如下文所阐明的,本发明有利地考虑了提供在集成电路18内采用的选通信号,以确定在哪个采样时刻通过时钟触发输入接口20的数据线上的数据是最可靠的,而无需单独的选通信号线22,因此有利地减少了集成电路管脚连接的数目,否则该连接是必要的。
为了避免在接口处的正常数据传送期间需要连同数据一起发送选通信号,本发明有利地考虑在数据传送开始之前、在接口的发送和接收侧的选通信号之间的同步。
再回到图2中的示意图,在所示的实施例中,可以通过下列的步骤来实现:
集成电路16被布置为通过接口20的四条数据线Dat(0)-Dat(3)中的一条来向集成电路18发送选通信号。可以布置软件控制来选择例如选定四条数据线中的哪一条。选通信号本身是由集成电路16产生的,并被布置为每两个时钟周期翻转一次,并且在四个可能的时钟沿中的同一个时钟沿上翻转。四个时钟沿的选择是在奇数(E)或偶数(O)时钟周期的上升或下降沿之间进行。应理解,被选择用于翻转选通信号的时钟沿与在稍后集成电路16将数据放置在四个接口数据线Dat(0)-Dat(3)进行数据传送期间所采用的时钟沿相同。
有利地,接口接收侧的集成电路18被布置为可编程地选择用于监控选通信号的适当的信号输入线。
当需要时,软件控制可以触发初始化过程,在初始化过程中,使在集成电路18内产生的内部内插选通信号与通过接口20的四条数据线Dat(0)-Dat(3)中选定的那条数据线接收到的选通信号同步,以允许实现飞轮过程,并在接收侧的集成电路18处保持虚拟选通信号。
当集成电路16被设置为标准数据传送模式时,一旦在集成电路18通过这种飞轮技术产生并实现内插选通信号,则将该信号用于对接口20的四条数据线Dat(0)-Dat(3)上到达的数据进行采样。
有利地,如果接口两侧中有一侧被重置,或者只要到达连接了两个元件的接口的两侧中任意一侧的时钟信号下降,则形成于集成电路对16、18之间的接口20只需要重新初始化。
根据以上所述,将被理解的是,接口的发送元件(即图2所示的集成电路16)有利地被布置为实现简单的飞轮,该飞轮再次通过选择奇偶时钟周期及其上升或下降沿来确定在哪个时钟沿产生选通信号,以及在哪个时钟沿更新放置在接口上的数据。通常认为集成电路16的启动行为不需要被限制在这四个时钟沿中的特定时钟沿上。然而,一旦选定了某一特定的时钟沿,则飞轮的实现保证了接口的发送元件(即图2中的集成电路16)继续在同一个时钟沿处被使用。
同样地,接口的接收元件(即所例证的示例中的集成电路18)有利地被布置为包括简单的飞轮装置,该飞轮装置可以确定在哪一个时钟沿对到达接口20的四条数据线Dat(0)-Dat(3)上的数据进行采样,再次选择在奇偶时钟信号和上升或下降沿处出现的四个时钟沿之一。对组成接口处的接收元件的集成电路18的适当初始化,可以保证选择最可靠的时钟沿对四条数据线上的数据进行采样,下面将对此进行更为详尽的说明。另外,在初始化过程完成之后,飞轮装置的实现用于确保在对接口20的四条数据线Dat(0)-Dat(3)上出现的数据进行采样时接口的接收元件一直保持在这个特定的时钟沿。
参考图3,进一步示出了与时钟信号相比的上述选通信号与数据信号的时序关系,其示出了形成接口的发送元件的发送集成电路16内的选通信号的产生,以及接口的四条数据线Dat(0)-Dat(3)上后续数据的放置。
还将理解的是,在图3所示的示例中,确定将选通信号放置在数据线Dat(3)上,并且该选通信号在每个时钟周期的正沿发生变化。因此,如上所述,选通信号每两个时钟周期翻转一次,也就是每个奇数时钟周期(O),再从四个可能的时钟沿选定一个后,就确定了采用每个奇数时钟(O)周期的上升沿。
初始化阶段完成之后,即一旦在形成接口的接收元件的集成电路18内产生内插选通信号,则将集成电路16切换到如图3所示的数据传送模式。
图中示出了在四条数据线Dat(0)-Dat(3)上传送的比特序列,并且重要的是,应理解,每一个数据比特信号如同初始化期间在信号线Dat(3)上最初产生的选通信号一样,在每一个奇数时钟周期的上升沿发生翻转。
重要的是,一旦在初始化阶段处确定了选通信号进行翻转的特定时钟沿,则正如图3的时序图中的两侧对比所明确示出的那样,将该特定时钟沿用于数据比特的翻转。
如上所述,在包括集成电路18的接收元件内所采用的选通信号,用于确定通过时钟触发输入到达接口的数据的最可靠的采样时刻。
关于图4,还对本发明有利地采用虚拟选通信号的方式作进一步的说明,而该虚拟选通信号是根据本发明而产生的。
图4提供了时钟信号与内插选通信号在到达接口接收元件时的比较。如上文所讨论的,在本发明的接口的实施例中,选通信号和数据信号被布置为每两个时钟周期翻转一次。然而,如果到达接口的接收元件(即图2中的集成电路18)的选通信号和数据信号在时钟的上升沿和下降沿都出现,那么就会为每个选通信号或数据值提供四个可能的采样时刻。由于这反过来提供了一种接口的接收侧上的半个时钟周期的解决方案,因此可以证明不可能以大于半个时钟周期的精确度来重构接收到的选通信号。同样地,这也为到达集成电路18的选通和数据信号的真实上升和下降沿引入了不确定性。这种不确定性如图3中的时序周期块32、34所示。由箭头A、B、X和Y表示的四个采样时刻中,只有中间的两个采样时刻X、Y被认为是“可靠的”,因为只有这两个采样时刻可以保证采样在距离接口上的数值变化的时刻至少半个时钟周期处发生。如图所示,不能保证时刻A,B之间相距小于半个时钟周期,并且如果这两个时刻中的任何一个时刻被用作实际的采样时刻,则可能存在风险。
在上述的初始化过程期间,为了正确地将在接收元件处产生的内插选通信号与接收自发送元件的选通信号匹配,必需首先确定选通信号的翻转是否在时钟信号的下降沿之前,以及这个时钟沿是属于奇数还是偶数时钟周期。
现在转向图5,其示出了由本发明的接口的接收侧的一个示例(例如,图2中的集成电路18)所呈现出的接口逻辑示意表示。
图5具体示出了一个异或(XOR)电路,其被实现用于确定选通及后续的数据是否在时钟信号clk的某个上升沿之前或某个下降沿之后发生变化。将结果存储在stobe_on_neg线上,如果该选通信号在时钟上升沿之前发生变化,则该stobe_on_neg线的输出为“0”,否则如果在该选通信号下降沿之前发生变化,则输出“1”。
为了确定该时钟沿是属于奇数还是偶数时钟周期,对外部选通输入进行了上升沿检测。另外,如图5所示,接口的接收元件包括内部选通计数器,该计数器被配置为提供飞轮功能,以便在内部选通产生并与外部选通正确同步之后对该内部选通加以保持。内部选通计数器被布置为在0-3之间计数,并且循环计数,以实现所需的飞轮功能。重要的是,该计数器被布置为只在时钟的上升沿递增,如图中所标示,通过对接收到的选通信号实施上升沿检测,该计数器与接收到的外部选通信号对齐。
实现接收元件中的队列逻辑,以使得在外部选通信号的上升沿被识别之后的时钟的第一上升沿处将计数器预先设定为“0”。
内部选通计数器,结合出现在输出端的stobe_on_neg变量,用于定义诸如Y(见图4)的采样时刻,Y被认为是通过正时钟沿/负时钟沿同步装置,从接口的数据线Dat(0)-Dat(3)通过时钟触发输入数据到接收元件的数据触发器的可靠时刻。
将被理解的是,关于在接口的接收元件处的采样时刻,主要存在两种情况,一种是数据/选通信号在时钟上升沿之前的半个时钟周期改变,或者另一种是数据在时钟下降沿的半时钟周期内发生变化。
图6进一步提供了对在时钟上升沿之前发生变化的数据选通的例证;而图7进一步提供了对在下降时钟沿之前发生的数据/变化。
首先转向图6,其提供了示出时钟信号、在接收元件处收到的外部选通信号、以及接收元件处内插的内部选通信号之间的关系。
参考图5所示,由于选通/数据在时钟的上升沿之前发生变化,因此strobe_on_neg的值将会是“0”,因此数据被布置为在时钟的上升沿上被通过时钟触发输入,随后在选通计数值等于“0”或“3”时被传送到接收机的触发器。
当选通计数值为“0”或“3”时,在时钟的上升沿将数据通过时钟触发输入到接收器的数据触发器中,并且这有利地确定了真正的采样时刻是在一个完整的时钟周期之前,如图6所示。因此,实际的采样时刻总是能在下一个数据沿之前的至少半个时钟周期,更重要的是,在前一个数据沿之后的至少一个时钟周期。
正如关于图7所进一步讨论的,当数据/选通信号被布置为在时钟下降沿之前变化时,也会出现相似的关系,。
在这种情况下,strobe_on_neg的值无疑将是“1”,因此,数据将会在时钟的下降沿被通过时钟触发输入到接收元件,并在选通计数值为“0”或“2”时被传送到接收元件的触发器中。
再次参考图7,当选通计数的值为“0”或“2”的时钟上升沿上,将数据通过时钟触发输入到接收机元件的数据触发器中,这意味着实际的采样时刻实际上是在半个时钟周期之前。该采样时刻如图7所示,并且正如明确示出的那样,该采样时刻总是在下一次数据变化之前的至少半个时钟周期,以及在上一次数据变化之后的至少一个时钟周期。
因此,参考图6和图7示出的这种装置有利地确保了采用“可靠的”采用时刻。
尽管上述机制完全是自动运行的,然而该接口可以有利地允许高层的监控及可编程性。
将被理解的是,本发明可以相对于任意工作于其时钟信号显现出相位差的数字微电子接口而被有利地有用,具体地,本发明已应用于高速光刻录系统,例如蓝色激光系统以及蓝光、红光、红外系统等三路刻录系统。
例如,集成电路对中的一个可以包括16 X CD/DVDRW,及其基本的DSP,另一个可以包括并添加了考虑提供蓝盘(BD)装置的伴随集成电路。因此,本发明可有利地用于提供从伴随集成电路到主DSP的可靠的高速接口,其包含到光学拾波器的专用低压差分信号传输(LVDS)接口。
Claims (24)
1.一种用于在发送元件与接收元件之间的数据接口处寻求同步的方法,所述两个元件的时钟频率相同,但显现出相位差,所述方法包括在接口处进行数据传送之前的下述步骤:
-将发送元件处所产生的选通信号传送到接收元件;
-在接收元件处产生选通信号,并使所述选通信号与从发送元件接收到的选通信号同步;
-保持在接收元件处产生的同步选通信号,用于对在接口处出现的来自发送元件的数据进行采样;
2.根据权利要求1所述的方法,其中,所述发送元件处的选通信号的产生是通过飞轮技术实现的。
3.根据权利要求1或2所述的方法,其中,还将在发送元件处产生的选通信号布置为控制经由接口到接收元件的后续数据传送。
4.根据权利要求1、2或3所述的方法,其中,在发送元件处产生的选通信号,通过被布置为在后续数据传送中采用的连接,被传送到接收元件。
5.根据权利要求1、2、3或4所述的方法,其中,在发送元件处产生的选通信号被布置为每两个时钟周期翻转一次,并且在所述每两个时钟周期所呈现出的四个时钟沿中的同一个时钟沿上翻转。
6.根据权利要求5所述的方法,其中,四个时钟沿中的在发送元件处产生的选通信号翻转的那个时钟沿被布置为包括被用于经由接口向接收元件传送数据的时钟沿。
7.根据权利要求1-6中任意一个或多个所述的方法,其中,在接收元件处产生的、并与接收自发送元件的选通信号同步的选通信号是通过飞轮技术产生并保持的。
8.根据权利要求1-7中任意一个或多个所述的方法,其中,所述接收元件被布置用于监控来自接口的数据线,所述数据线用于接收选通信号。
9.根据权利要求1-8中任意一个或多个所述的方法,包括确定步骤,用于确定所述接收到的选通信号是在时钟信号的上升沿前面还是在时钟信号的下降沿前面翻转。
10.根据权利要求9所述的方法,其中,所述确定步骤是通过异或XOR电路实施的。
11.根据权利要求1-10中任意一个或多个所述的方法,包括通过对所述接收到的选通信号进行上升沿检测,来确定所识别的时钟沿是属于奇数时钟周期还是偶数时钟周期。
12.根据权利要求11所述的方法,包括:通过被布置用于进行飞轮的内部选通计数器,来确定时钟沿是属于奇数时钟周期还是偶数时钟周期。
13.根据权利要求12所述的方法,其中,所述内部选通计数器被布置为仅在时钟上升沿递增。
14.一种发送元件,所述发送元件被布置为通过多条数据线来向与所述发送元件接口的接收元件发送数据,所述发送和接收元件的时钟频率相同,但显现出相位差,所述发送元件被布置为产生选通信号,并在通过所述数据线发送数据之前通过所述数据线之一将所述选通信号发送到接收元件,所述发送元件还被布置为控制在将所述选通信号发送到接收元件之后的所述选通信号的产生,以便控制经由多条数据线到接收元件的数据传送。
15.根据权利要求14所述的发送元件,被布置为通过飞轮装置来产生选通信号。
16.根据权利要求14或15所述的发送元件,其中,所述选通信号被布置为每两个时钟周期翻转一次,并且在所述每两个时钟周期所呈现出的四个时钟沿中的同一个时钟沿上翻转。
17.一种接收元件,所述接收元件被布置为通过多条数据线从与所述接收元件接口的发送元件接收数据,所述发送和接收元件的时钟相同,但显现出相位差,所述接收元件被布置为在所述多条数据线上进行数据传送之前,通过所述多条数据线之一接收来自发送元件的选通信号,以及被布置为产生与所接收到的选通信号同步的选通信号,以及保持其中所产生的选通信号,以用于对所述多条数据线上出现的数据进行采样。
18.根据权利要求17所述的接收元件,被布置为使得所述选通信号是通过飞轮装置在所述接收元件内产生的。
19.根据权利要求17或18所述的接收元件,其中,所述接收元件还包括用于对从发送元件传送的选通信号的接收进行监控的装置。
20.根据权利要求17、18或19所述的接收元件,被布置为确定从所述发送元件接收到的选通信号是在时钟信号的上升沿前面还是在时钟信号的下降沿前面翻转。
21.根据权利要求20所述的接收元件,其中,对接收选通信号的时刻的确定步骤是通过异或XOR电路实施的。
22.根据权利要求17-21中任意一个所述的接收元件,被布置为,通过对所述接收到的选通信号进行上升沿检测,来确定所识别的时钟沿是属于奇数时钟周期还是偶数时钟周期。
23.根据权利要求22所述的接收元件,包括内部选通计数器,用于确定时钟沿是属于奇数时钟周期还是偶数时钟周期,所述内部选通计数器被布置用于进行飞轮。
24.根据权利要求23所述的接收元件,其中,所述内部选通计数器被布置为仅在时钟上升沿递增。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP05110292 | 2005-11-03 | ||
EP05110292.9 | 2005-11-03 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101300773A true CN101300773A (zh) | 2008-11-05 |
Family
ID=37744397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA2006800407308A Pending CN101300773A (zh) | 2005-11-03 | 2006-10-30 | 数据接口及寻求同步的方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8284881B2 (zh) |
EP (1) | EP1946475B1 (zh) |
JP (1) | JP2009526278A (zh) |
CN (1) | CN101300773A (zh) |
WO (1) | WO2007052212A1 (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103560794A (zh) * | 2012-04-23 | 2014-02-05 | 美国亚德诺半导体公司 | 多个信号转换器的同步 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9001951B1 (en) * | 2011-12-16 | 2015-04-07 | Altera Corporation | Techniques for transferring time information between clock domains |
US8687753B1 (en) | 2012-10-19 | 2014-04-01 | Hamilton Sundstrand Corporation | Fast syncing method of handling data |
KR20160077300A (ko) * | 2014-12-22 | 2016-07-04 | 에스케이하이닉스 주식회사 | 스트로브 신호 생성 회로 및 이를 이용한 반도체 장치 |
US10148261B1 (en) | 2017-12-18 | 2018-12-04 | Nxp Usa, Inc. | On chip adaptive jitter reduction hardware method for LVDS systems |
CN113424466B (zh) * | 2019-02-15 | 2023-01-13 | 华为技术有限公司 | 时钟同步的方法和装置 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01114958A (ja) * | 1987-10-29 | 1989-05-08 | Oki Electric Ind Co Ltd | バス制御方式 |
JPH05204850A (ja) * | 1992-01-27 | 1993-08-13 | Nec Corp | バス用通信情報同期化装置及び方法及びバス型接続方式 |
JPH05336091A (ja) * | 1992-06-03 | 1993-12-17 | Nec Corp | バス通信システム |
US5748137A (en) | 1996-05-08 | 1998-05-05 | Texas Instruments Incorporated | Wireless flywheel synchronization method |
US5742798A (en) * | 1996-08-09 | 1998-04-21 | International Business Machines Corporation | Compensation of chip to chip clock skew |
US5894476A (en) * | 1996-08-13 | 1999-04-13 | At&T Corp | Minimum-pin ATM interface with flow control |
FR2775091B1 (fr) | 1998-02-16 | 2000-04-28 | Matra Communication | Procede de transfert de donnees en serie, et interface de bus serie synchrone mettant en oeuvre un tel procede |
US6895062B1 (en) * | 1999-03-24 | 2005-05-17 | International Business Machines Corporation | High speed serial interface |
JP3525831B2 (ja) * | 1999-11-17 | 2004-05-10 | 日本電気株式会社 | クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法 |
US6680970B1 (en) * | 2000-05-23 | 2004-01-20 | Hewlett-Packard Development Company, L.P. | Statistical methods and systems for data rate detection for multi-speed embedded clock serial receivers |
JP2002215570A (ja) * | 2001-01-22 | 2002-08-02 | Denso Corp | データ保持回路 |
US6536025B2 (en) * | 2001-05-14 | 2003-03-18 | Intel Corporation | Receiver deskewing of multiple source synchronous bits from a parallel bus |
EP1446910B1 (en) * | 2001-10-22 | 2010-08-11 | Rambus Inc. | Phase adjustment apparatus and method for a memory device signaling system |
US7054356B2 (en) * | 2002-03-28 | 2006-05-30 | Avago Technologies General Ip Pte. Ltd. | Method and apparatus for testing serial connections |
US7280628B1 (en) * | 2003-10-14 | 2007-10-09 | Xilinx, Inc. | Data capture for a source synchronous interface |
US7315595B2 (en) * | 2003-12-22 | 2008-01-01 | International Business Machines Corporation | Methods and arrangements for link power reduction |
US7031221B2 (en) * | 2003-12-30 | 2006-04-18 | Intel Corporation | Fixed phase clock and strobe signals in daisy chained chips |
US7095789B2 (en) | 2004-01-28 | 2006-08-22 | Rambus, Inc. | Communication channel calibration for drift conditions |
JP4456432B2 (ja) * | 2004-08-02 | 2010-04-28 | 富士通株式会社 | 基準信号を用いて同期伝送を行う装置および方法 |
US7688925B2 (en) * | 2005-08-01 | 2010-03-30 | Ati Technologies, Inc. | Bit-deskewing IO method and system |
-
2006
- 2006-10-30 CN CNA2006800407308A patent/CN101300773A/zh active Pending
- 2006-10-30 WO PCT/IB2006/054014 patent/WO2007052212A1/en active Application Filing
- 2006-10-30 EP EP06821255A patent/EP1946475B1/en active Active
- 2006-10-30 US US12/092,143 patent/US8284881B2/en active Active
- 2006-10-30 JP JP2008538474A patent/JP2009526278A/ja not_active Ceased
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103560794A (zh) * | 2012-04-23 | 2014-02-05 | 美国亚德诺半导体公司 | 多个信号转换器的同步 |
CN103560794B (zh) * | 2012-04-23 | 2018-02-23 | 美国亚德诺半导体公司 | 多个信号转换器的同步 |
Also Published As
Publication number | Publication date |
---|---|
EP1946475B1 (en) | 2012-08-08 |
WO2007052212A1 (en) | 2007-05-10 |
JP2009526278A (ja) | 2009-07-16 |
US20090220036A1 (en) | 2009-09-03 |
EP1946475A1 (en) | 2008-07-23 |
US8284881B2 (en) | 2012-10-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8724665B2 (en) | Pseudo-synchronous time division multiplexing | |
CN101300773A (zh) | 数据接口及寻求同步的方法 | |
US10038450B1 (en) | Circuits for and methods of transmitting data in an integrated circuit | |
US20090323728A1 (en) | Asynchronous data fifo that provides uninterrupted data flow | |
CN101834715A (zh) | 一种数据处理方法及数据处理系统以及数据处理装置 | |
EP3748512A1 (en) | Method for a slave device for calibrating its output timing, method for a master device for enabling a slave device to calibrate its output timing, master device and slave device | |
CN104380273B (zh) | 基于环形缓冲器的数据的自适应偏移同步 | |
KR100817270B1 (ko) | 인터페이스 장치 및 데이터 동기화 방법 | |
JP2008172657A (ja) | 受信装置 | |
US5748123A (en) | Decoding apparatus for Manchester code | |
KR100855968B1 (ko) | 트라이 스테이트 양방향 버스의 전달지연을 보상하는 방법및 이를 이용하는 반도체 장치 | |
JP2003283475A (ja) | ビット同期回路 | |
CN101243639B (zh) | 数据接收装置 | |
JP3031249B2 (ja) | 並列データ位相同期回路 | |
US20150207581A1 (en) | Communication system, and corresponding integrated circuit and method | |
JP2526785B2 (ja) | デ―タ伝送装置 | |
JP3638769B2 (ja) | 通信制御装置 | |
CN104407534B (zh) | 一种分集式多芯片同步系统 | |
EP1188108B1 (en) | Two clock domain pulse to pulse synchronizer | |
US7526017B2 (en) | Transmitting device, receiving device, transmission system, and transmission method | |
JP2001060977A (ja) | 伝送システム | |
EP1150451A2 (en) | Method and apparatus for initializing a synchronizer | |
JP3409790B2 (ja) | エラスティックストア回路及び遅延信号受信方法 | |
JP6500372B2 (ja) | 通信制御プログラム、通信制御装置及び通信制御方法 | |
JPH01146442A (ja) | ビデオデータ伝送方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20081105 |