JP3525831B2 - クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法 - Google Patents
クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法Info
- Publication number
- JP3525831B2 JP3525831B2 JP32719899A JP32719899A JP3525831B2 JP 3525831 B2 JP3525831 B2 JP 3525831B2 JP 32719899 A JP32719899 A JP 32719899A JP 32719899 A JP32719899 A JP 32719899A JP 3525831 B2 JP3525831 B2 JP 3525831B2
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- reference voltage
- transmission method
- signal transmission
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Dc Digital Transmission (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は伝送路を通る伝送デ
ィジタル信号を原ディジタル信号より生成して、伝送デ
ィジタル信号より原ディジタル信号を復元ディジタル信
号として復元する方式及びその方法に関し、特に伝送デ
ィジタル信号が生ずる電磁放射雑音を低減させる方式及
びその方法に関する。ディジタル信号としては、クロッ
ク信号及びデータ信号があげられる。
ィジタル信号を原ディジタル信号より生成して、伝送デ
ィジタル信号より原ディジタル信号を復元ディジタル信
号として復元する方式及びその方法に関し、特に伝送デ
ィジタル信号が生ずる電磁放射雑音を低減させる方式及
びその方法に関する。ディジタル信号としては、クロッ
ク信号及びデータ信号があげられる。
【０００２】
【従来の技術】クロック信号の波形は、同一周波数の繰
り返し波形であるため、クロック信号はクロック周波数
及びその高調波の周波数において大きなスペクトラムを
有し、伝送路で伝送されるクロック信号はこれらの周波
数の電磁放射雑音を射出する。また、データ信号はクロ
ック信号ほどは周期性がないが、例えば帯域圧縮された
映像信号、音声信号は、エントロピーが高くなり、これ
に従い、周期性が高くなり、クロック信号の１／２の周
波数及びその高調波において大きなスペクトラムを有
し、伝送路で伝送されるデータ信号は、これらの周波数
の電磁補斜雑音を射出する。
り返し波形であるため、クロック信号はクロック周波数
及びその高調波の周波数において大きなスペクトラムを
有し、伝送路で伝送されるクロック信号はこれらの周波
数の電磁放射雑音を射出する。また、データ信号はクロ
ック信号ほどは周期性がないが、例えば帯域圧縮された
映像信号、音声信号は、エントロピーが高くなり、これ
に従い、周期性が高くなり、クロック信号の１／２の周
波数及びその高調波において大きなスペクトラムを有
し、伝送路で伝送されるデータ信号は、これらの周波数
の電磁補斜雑音を射出する。
【０００３】従来、一般に電磁放射雑音を抑制するため
には、クロック信号やデータ信号の電圧振幅或いは電流
振幅を小さくしたり、ＥＣＬ等に見られるように差動伝
送方式を採用したりしている。
には、クロック信号やデータ信号の電圧振幅或いは電流
振幅を小さくしたり、ＥＣＬ等に見られるように差動伝
送方式を採用したりしている。
【０００４】また、特開平９−２８９５２７号公報に
は、クロック信号に周波数変調をかけて、クロック信号
から発生するスペクトラムの周波数を分散させ、電磁放
射雑音を抑止する方法及び装置が開示されている。
は、クロック信号に周波数変調をかけて、クロック信号
から発生するスペクトラムの周波数を分散させ、電磁放
射雑音を抑止する方法及び装置が開示されている。
【０００５】特開平９−２８９５２７号公報の方法及び
装置では、原クロック信号に対してある周波数で周波数
変調をかけて伝送クロック信号の周波数をダイナミック
に変化させている。受信側では、ＰＬＬを用いて変調信
号成分を除去し、原クロック信号を復元している。周波
数変調された伝送クロック信号の周波数変化率としては
±数％を想定している。
装置では、原クロック信号に対してある周波数で周波数
変調をかけて伝送クロック信号の周波数をダイナミック
に変化させている。受信側では、ＰＬＬを用いて変調信
号成分を除去し、原クロック信号を復元している。周波
数変調された伝送クロック信号の周波数変化率としては
±数％を想定している。
【０００６】
【発明が解決しようとする課題】一般にＰＬＬのロック
レンジ及びキャプチャレンジは、数百ｐｐｍであるの
で、上述の特開平９−２８９５２７号公報の方法及び装
置における数％の範囲の調整のためには従来のＰＬＬ回
路が使用できず、より複雑な回路が必要になるという問
題がある。
レンジ及びキャプチャレンジは、数百ｐｐｍであるの
で、上述の特開平９−２８９５２７号公報の方法及び装
置における数％の範囲の調整のためには従来のＰＬＬ回
路が使用できず、より複雑な回路が必要になるという問
題がある。
【０００７】本発明は、より簡易な回路で伝送路を通る
伝送ディジタル信号から射出される電磁放射雑音を低減
することを可能とするディジタル信号伝送方式及びその
方法を提供することを目的とする。
伝送ディジタル信号から射出される電磁放射雑音を低減
することを可能とするディジタル信号伝送方式及びその
方法を提供することを目的とする。
【０００８】
【課題を解決するための手段】本発明によるクロック信
号伝送方式は、第１の制御信号及び前記第１の制御信号
の同期情報を有する第２の制御信号を生成する制御回路
と、前記第１の制御信号を基に周期的に変化する第１の
参照電圧を生成する第１の参照電圧発生回路と、前記第
２の制御信号を基に周期的に変化する第２の参照電圧を
生成する第２の参照電圧発生回路と、原クロック信号と
前記第１の参照電圧とを比較して伝送クロック信号を生
成する第１の比較器と、前記伝送クロック信号と前記第
２の参照電圧とを比較して復元クロック信号を生成する
第２の比較器と、を備えるクロック信号伝送方式におい
て、前記第１の参照電圧発生回路が生成する前記第１の
参照電圧と前記第２の参照電圧発生回路が生成する前記
第２の参照電圧の総和が一定電圧であることを特徴とす
る。
号伝送方式は、第１の制御信号及び前記第１の制御信号
の同期情報を有する第２の制御信号を生成する制御回路
と、前記第１の制御信号を基に周期的に変化する第１の
参照電圧を生成する第１の参照電圧発生回路と、前記第
２の制御信号を基に周期的に変化する第２の参照電圧を
生成する第２の参照電圧発生回路と、原クロック信号と
前記第１の参照電圧とを比較して伝送クロック信号を生
成する第１の比較器と、前記伝送クロック信号と前記第
２の参照電圧とを比較して復元クロック信号を生成する
第２の比較器と、を備えるクロック信号伝送方式におい
て、前記第１の参照電圧発生回路が生成する前記第１の
参照電圧と前記第２の参照電圧発生回路が生成する前記
第２の参照電圧の総和が一定電圧であることを特徴とす
る。
【０００９】
【００１０】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記第１の
参照電圧発生回路が生成する前記第１の参照電圧と前記
第２の参照電圧発生回路が生成する前記第２の参照電圧
は共に同一の周期で周期的に変化することを特徴とす
る。
は、上記のクロック信号伝送方式において、前記第１の
参照電圧発生回路が生成する前記第１の参照電圧と前記
第２の参照電圧発生回路が生成する前記第２の参照電圧
は共に同一の周期で周期的に変化することを特徴とす
る。
【００１１】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記第１の
参照電圧発生回路は前記第１の参照電圧を前記原クロッ
ク信号の２倍の周波数で切り替え、前記第２の参照電圧
発生回路は前記第２の参照電圧を前記原クロック信号の
２倍の周波数で切り替えることを特徴とする。
は、上記のクロック信号伝送方式において、前記第１の
参照電圧発生回路は前記第１の参照電圧を前記原クロッ
ク信号の２倍の周波数で切り替え、前記第２の参照電圧
発生回路は前記第２の参照電圧を前記原クロック信号の
２倍の周波数で切り替えることを特徴とする。
【００１２】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記制御回
路は送信側に備わることを特徴とする。
は、上記のクロック信号伝送方式において、前記制御回
路は送信側に備わることを特徴とする。
【００１３】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記制御回
路は前記原クロック信号を基に前記第１及び第２の制御
信号を生成することを特徴とする。
は、上記のクロック信号伝送方式において、前記制御回
路は前記原クロック信号を基に前記第１及び第２の制御
信号を生成することを特徴とする。
【００１４】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記制御回
路は前記伝送クロック信号を基に前記第１及び第２の制
御信号を生成することを特徴とする。
は、上記のクロック信号伝送方式において、前記制御回
路は前記伝送クロック信号を基に前記第１及び第２の制
御信号を生成することを特徴とする。
【００１５】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記制御回
路は前記原クロック信号及び前記伝送クロック信号を基
に前記第１及び第２の制御信号を生成することを特徴と
する。
は、上記のクロック信号伝送方式において、前記制御回
路は前記原クロック信号及び前記伝送クロック信号を基
に前記第１及び第２の制御信号を生成することを特徴と
する。
【００１６】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記制御回
路は前記原クロック信号の周期より低い周波数の前記第
２の制御信号を生成することを特徴とする。
は、上記のクロック信号伝送方式において、前記制御回
路は前記原クロック信号の周期より低い周波数の前記第
２の制御信号を生成することを特徴とする。
【００１７】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記第１の
参照電圧発生回路は、前記第１の制御信号と前記原クロ
ック信号を基に前記第１の参照電圧を発生することを特
徴とする。
は、上記のクロック信号伝送方式において、前記第１の
参照電圧発生回路は、前記第１の制御信号と前記原クロ
ック信号を基に前記第１の参照電圧を発生することを特
徴とする。
【００１８】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記第１の
参照電圧発生回路は、前記第１の制御信号と前記伝送ク
ロック信号を基に前記第１の参照電圧を発生することを
特徴とする。
は、上記のクロック信号伝送方式において、前記第１の
参照電圧発生回路は、前記第１の制御信号と前記伝送ク
ロック信号を基に前記第１の参照電圧を発生することを
特徴とする。
【００１９】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記第２の
参照電圧発生回路は、前記第２の制御信号と前記伝送ク
ロック信号を基に前記第２の参照電圧を発生することを
特徴とする。
は、上記のクロック信号伝送方式において、前記第２の
参照電圧発生回路は、前記第２の制御信号と前記伝送ク
ロック信号を基に前記第２の参照電圧を発生することを
特徴とする。
【００２０】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記第２の
参照電圧発生回路は、前記第２の制御信号と前記復元ク
ロック信号を基に前記第２の参照電圧を発生することを
特徴とする。
は、上記のクロック信号伝送方式において、前記第２の
参照電圧発生回路は、前記第２の制御信号と前記復元ク
ロック信号を基に前記第２の参照電圧を発生することを
特徴とする。
【００２１】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、更に受信側
に局部クロック信号を発生する局部発振器を備え、前記
第２の参照電圧発生回路は、前記第２の制御信号と前記
局部クロック信号を基に前記第２の参照電圧を発生する
ことを特徴とする。
は、上記のクロック信号伝送方式において、更に受信側
に局部クロック信号を発生する局部発振器を備え、前記
第２の参照電圧発生回路は、前記第２の制御信号と前記
局部クロック信号を基に前記第２の参照電圧を発生する
ことを特徴とする。
【００２２】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記復元ク
ロック信号を基準信号として入力するＰＬＬ回路を更に
備えることを特徴とする。
は、上記のクロック信号伝送方式において、前記復元ク
ロック信号を基準信号として入力するＰＬＬ回路を更に
備えることを特徴とする。
【００２３】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記復元ク
ロック信号を基準信号として入力するＰＬＬ回路を更に
備え、前記第２の参照電圧発生回路は、前記第２の制御
信号と前記ＰＬＬ回路が出力するクロック信号を基に前
記第２の参照電圧を発生することを特徴とする。
は、上記のクロック信号伝送方式において、前記復元ク
ロック信号を基準信号として入力するＰＬＬ回路を更に
備え、前記第２の参照電圧発生回路は、前記第２の制御
信号と前記ＰＬＬ回路が出力するクロック信号を基に前
記第２の参照電圧を発生することを特徴とする。
【００２４】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記復元ク
ロック信号を位相補償する位相補償回路を更に備えるこ
とを特徴とする。
は、上記のクロック信号伝送方式において、前記復元ク
ロック信号を位相補償する位相補償回路を更に備えるこ
とを特徴とする。
【００２５】更に、本発明によるクロック信号伝送方式
は、上記のクロック信号伝送方式において、前記第１の
制御信号と前記第２の制御信号とは同一であることを特
徴とする。
は、上記のクロック信号伝送方式において、前記第１の
制御信号と前記第２の制御信号とは同一であることを特
徴とする。
【００２６】本発明によるディジタル信号伝送方式は、
上記のクロック伝送方式と、原データ信号と前記第１の
参照電圧とを比較して伝送データ信号を生成する第３の
比較器と、前記伝送データ信号と前記第２の参照電圧と
を比較して復元データ信号を生成する第４の比較器と、
を備えることを特徴とする。
上記のクロック伝送方式と、原データ信号と前記第１の
参照電圧とを比較して伝送データ信号を生成する第３の
比較器と、前記伝送データ信号と前記第２の参照電圧と
を比較して復元データ信号を生成する第４の比較器と、
を備えることを特徴とする。
【００２７】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態について詳細に説明する。
施形態について詳細に説明する。
【００２８】［実施形態１］まず、実施形態１によるク
ロック信号伝送方式の構成を図１を参照して説明する。
ロック信号伝送方式の構成を図１を参照して説明する。
【００２９】図１を参照すると、実施形態１によるクロ
ック信号伝送方式は、クロック信号送信回路３１と、ク
ロック信号受信回路３２を備える。
ック信号伝送方式は、クロック信号送信回路３１と、ク
ロック信号受信回路３２を備える。
【００３０】クロック信号送信回路３１は、第１及び第
２の参照電圧１６、１７を周期的に変化させるために或
いはこれらの同期をとるために使用される第１の制御信
号１４及び第２の制御信号１５を生成する制御回路１
と、第１の制御信号１４に応じて第１の参照電圧を決定
して出力する第１の参照電圧発生回路２と、原クロック
信号１１と第１の参照電圧１６を入力し、両者を比較し
て周波数が周期的に変化する伝送クロック信号１２を出
力する比較器３とを備える。
２の参照電圧１６、１７を周期的に変化させるために或
いはこれらの同期をとるために使用される第１の制御信
号１４及び第２の制御信号１５を生成する制御回路１
と、第１の制御信号１４に応じて第１の参照電圧を決定
して出力する第１の参照電圧発生回路２と、原クロック
信号１１と第１の参照電圧１６を入力し、両者を比較し
て周波数が周期的に変化する伝送クロック信号１２を出
力する比較器３とを備える。
【００３１】クロック信号受信回路３２は、クロック信
号送信回路３１の制御回路１から出力された第２の制御
信号１５を伝送路３３を介して受信して、第２の制御信
号１５に応じて第２の参照電圧１７を決定して出力する
第２の参照電圧発生回路４と、クロック信号送信回路３
１から伝送路３３を介して伝送されてきて周波数が周期
的に変化している伝送クロック信号１２と第２の参照電
圧発生回路４で発生した第２の参照電圧１７とを入力
し、両者を比較して基の単一周波数のクロック信号であ
る復元クロック信号１３を出力する比較器５とを備え
る。
号送信回路３１の制御回路１から出力された第２の制御
信号１５を伝送路３３を介して受信して、第２の制御信
号１５に応じて第２の参照電圧１７を決定して出力する
第２の参照電圧発生回路４と、クロック信号送信回路３
１から伝送路３３を介して伝送されてきて周波数が周期
的に変化している伝送クロック信号１２と第２の参照電
圧発生回路４で発生した第２の参照電圧１７とを入力
し、両者を比較して基の単一周波数のクロック信号であ
る復元クロック信号１３を出力する比較器５とを備え
る。
【００３２】次に、実施形態１によるクロック信号伝送
方式の動作を図１、２を参照して説明する。
方式の動作を図１、２を参照して説明する。
【００３３】まず、クロック信号送信回路３１の動作に
ついて説明する。
ついて説明する。
【００３４】第１の比較器３は、符号１０１で示すよう
な波形の原クロック信号１１を＋側の入力端子に入力す
る。
な波形の原クロック信号１１を＋側の入力端子に入力す
る。
【００３５】第１の比較器３の−側の入力端子に入力す
る符号１０４で示すような波形の第１の参照電圧１６
は、第１の参照電圧発生回路２が発生する。ここでは、
第１の参照電圧１６の電圧をＶＴ１、ＶＴ２、ＶＴ３、
ＶＴ４、ＶＴ５の５種類とし、ＶＴ１＜ＶＴ２＜ＶＴ３
＜ＶＴ４＜ＶＴ５とする。また、この第１の参照電圧
は、第１の比較器３の＋側の入力端子に入力する原クロ
ック信号１１の電圧振幅範囲内の電圧とする。この場
合、原クロック信号１１のＨＩＧＨレベルの電圧はＶＨ
１であり、ＬＯＷレベルの電圧はＶＬ１であるので、Ｖ
Ｌ１＜ＶＴ１＜ＶＴ２＜ＶＴ３＜ＶＴ４＜ＶＴ５＜ＶＨ
１の関係が満たされる。
る符号１０４で示すような波形の第１の参照電圧１６
は、第１の参照電圧発生回路２が発生する。ここでは、
第１の参照電圧１６の電圧をＶＴ１、ＶＴ２、ＶＴ３、
ＶＴ４、ＶＴ５の５種類とし、ＶＴ１＜ＶＴ２＜ＶＴ３
＜ＶＴ４＜ＶＴ５とする。また、この第１の参照電圧
は、第１の比較器３の＋側の入力端子に入力する原クロ
ック信号１１の電圧振幅範囲内の電圧とする。この場
合、原クロック信号１１のＨＩＧＨレベルの電圧はＶＨ
１であり、ＬＯＷレベルの電圧はＶＬ１であるので、Ｖ
Ｌ１＜ＶＴ１＜ＶＴ２＜ＶＴ３＜ＶＴ４＜ＶＴ５＜ＶＨ
１の関係が満たされる。
【００３６】第１の比較器３に入力される第１の参照電
圧１６は、制御回路１によって選択される。制御回路１
では、第１の参照電圧１６が、ＶＴ１、ＶＴ２、ＶＴ
３、ＶＴ４、ＶＴ５、ＶＴ４、ＶＴ３、ＶＴ２、ＶＴ
１、ＶＴ２、ＶＴ３、……の順に原クロック信号１１の
論理レベルが変化する度に変化するように第１の制御信
号１４を生成する。第１の制御信号１４によりその都度
直接第１の参照電圧１６を指定しても良いし、第１の参
照電圧１６の１周期或いは複数周期の間に一度だけ第１
の制御信号１４を制御回路１が生成し、第１の参照電圧
発生回路２がこのような制御信号１４に同期をとって第
１の参照電圧１６を自走的に切り替えるようにしても良
い。後者の場合、第１の参照電圧発生回路２は必要に応
じて第１の制御信号１４に対する位相補正をする。
圧１６は、制御回路１によって選択される。制御回路１
では、第１の参照電圧１６が、ＶＴ１、ＶＴ２、ＶＴ
３、ＶＴ４、ＶＴ５、ＶＴ４、ＶＴ３、ＶＴ２、ＶＴ
１、ＶＴ２、ＶＴ３、……の順に原クロック信号１１の
論理レベルが変化する度に変化するように第１の制御信
号１４を生成する。第１の制御信号１４によりその都度
直接第１の参照電圧１６を指定しても良いし、第１の参
照電圧１６の１周期或いは複数周期の間に一度だけ第１
の制御信号１４を制御回路１が生成し、第１の参照電圧
発生回路２がこのような制御信号１４に同期をとって第
１の参照電圧１６を自走的に切り替えるようにしても良
い。後者の場合、第１の参照電圧発生回路２は必要に応
じて第１の制御信号１４に対する位相補正をする。
【００３７】次に、第１の比較器３の動作を説明する。
まず、第１の参照電圧発生回路２は第１の制御信号１４
に応じて第１の参照電圧１６としてＶＴ１を選択する。
波形１０１に示すように、時刻Ｔ２１において原クロッ
ク信号１１の電圧がＶＴ１に達すると、第１の比較器３
は原クロック信号１１がＨＩＧＨレベルになったと認識
し、伝送クロック信号１２の波形１０２を立ち上げる。
次に第１の参照電圧発生回路２が第１の参照電圧１６を
ＶＴ２にしてから、時刻Ｔ２２において原クロック信号
１１がＶＴ２になった時に第１の比較器３は伝送クロッ
ク信号１２の波形１０２を立ち下げる。以降、順に第１
の参照電圧発生回路２が波形１０４に示すように第１の
参照電圧１６を変化させると、第１の比較器４は波形１
０２に示すような伝送クロック信号１２を出力する。波
形１０２は、周波数が周期的に変化する。周波数の変化
量と変化周期は、原クロック信号１１の周期と第１の参
照電圧１６の分解能によって決まる。
まず、第１の参照電圧発生回路２は第１の制御信号１４
に応じて第１の参照電圧１６としてＶＴ１を選択する。
波形１０１に示すように、時刻Ｔ２１において原クロッ
ク信号１１の電圧がＶＴ１に達すると、第１の比較器３
は原クロック信号１１がＨＩＧＨレベルになったと認識
し、伝送クロック信号１２の波形１０２を立ち上げる。
次に第１の参照電圧発生回路２が第１の参照電圧１６を
ＶＴ２にしてから、時刻Ｔ２２において原クロック信号
１１がＶＴ２になった時に第１の比較器３は伝送クロッ
ク信号１２の波形１０２を立ち下げる。以降、順に第１
の参照電圧発生回路２が波形１０４に示すように第１の
参照電圧１６を変化させると、第１の比較器４は波形１
０２に示すような伝送クロック信号１２を出力する。波
形１０２は、周波数が周期的に変化する。周波数の変化
量と変化周期は、原クロック信号１１の周期と第１の参
照電圧１６の分解能によって決まる。
【００３８】次に、クロック信号受信回路３２の動作に
ついて説明する。
ついて説明する。
【００３９】クロック信号受信回路３２は、クロック信
号送信回路３１から伝送路３３を介して送信されてきた
伝送クロック信号１２を第２の比較器５の＋側の入力端
子に入力する。
号送信回路３１から伝送路３３を介して送信されてきた
伝送クロック信号１２を第２の比較器５の＋側の入力端
子に入力する。
【００４０】第２の比較器５が−側の入力端子に入力す
る波形１０５で示す第２の参照電圧１７は、第２の参照
電圧発生回路４が発生する。ここでは、第２の参照電圧
１７をＶＴ１１、ＶＴ１２、ＶＴ１３、ＶＴ１４、ＶＴ
１５の５種類とし、ＶＴ１１＜ＶＴ１２＜ＶＴ１３＜Ｖ
Ｔ１４＜ＶＴ１５とする。また、第２の参照電圧１７
は、第２の比較器５に入力される伝送クロック信号１２
の電圧振幅範囲内の電圧とする。この場合、伝送クロッ
ク信号１２のＨＩＧＨレベルの電圧はＶＨ２であり、Ｌ
ＯＷレベルの電圧はＶＬ２であるので、ＶＬ２＜ＶＴ１
１＜ＶＴ１２＜ＶＴ１３＜ＶＴ１４＜ＶＴ１５＜ＶＨ２
の関係が満たされる。クロック信号送信回路３１での第
１の参照電圧１６の電圧レベルの数とクロック信号受信
回路３２での第２の参照電圧１７の電圧レベルの数は同
じにして、また、後述するように同期させる。
る波形１０５で示す第２の参照電圧１７は、第２の参照
電圧発生回路４が発生する。ここでは、第２の参照電圧
１７をＶＴ１１、ＶＴ１２、ＶＴ１３、ＶＴ１４、ＶＴ
１５の５種類とし、ＶＴ１１＜ＶＴ１２＜ＶＴ１３＜Ｖ
Ｔ１４＜ＶＴ１５とする。また、第２の参照電圧１７
は、第２の比較器５に入力される伝送クロック信号１２
の電圧振幅範囲内の電圧とする。この場合、伝送クロッ
ク信号１２のＨＩＧＨレベルの電圧はＶＨ２であり、Ｌ
ＯＷレベルの電圧はＶＬ２であるので、ＶＬ２＜ＶＴ１
１＜ＶＴ１２＜ＶＴ１３＜ＶＴ１４＜ＶＴ１５＜ＶＨ２
の関係が満たされる。クロック信号送信回路３１での第
１の参照電圧１６の電圧レベルの数とクロック信号受信
回路３２での第２の参照電圧１７の電圧レベルの数は同
じにして、また、後述するように同期させる。
【００４１】クロック信号送信回路３１の制御回路１
は、クロック信号送信回路３１での第１の参照電圧１６
の同期情報を第２の制御信号１５によりクロック信号受
信回路３２の第２の参照電圧発生回路４へ送る。なお、
第１の参照電圧１６の位相は第１の制御信号１４で指定
しているので、第２の制御信号１５は、第１の制御信号
１４の同期情報も有している。
は、クロック信号送信回路３１での第１の参照電圧１６
の同期情報を第２の制御信号１５によりクロック信号受
信回路３２の第２の参照電圧発生回路４へ送る。なお、
第１の参照電圧１６の位相は第１の制御信号１４で指定
しているので、第２の制御信号１５は、第１の制御信号
１４の同期情報も有している。
【００４２】例えば、第１の制御信号１４を第１の参照
電圧発生回路２に第１の参照電圧１６をその都度指定す
るようなものにして、他方で、第１の参照電圧がＶＴ１
からＶＴ２に変化する際に制御回路１が第２の参照電圧
発生回路４に第２の制御信号１５を送るようにしてもよ
い。この際、第２の参照電圧発生回路４は、第２の制御
信号１５に同期をとって第２の参照電圧１７を自走的に
切り替える。また、第２の参照電圧発生回路４は必要に
応じて第２の制御信号１５に対する位相補正をする。
電圧発生回路２に第１の参照電圧１６をその都度指定す
るようなものにして、他方で、第１の参照電圧がＶＴ１
からＶＴ２に変化する際に制御回路１が第２の参照電圧
発生回路４に第２の制御信号１５を送るようにしてもよ
い。この際、第２の参照電圧発生回路４は、第２の制御
信号１５に同期をとって第２の参照電圧１７を自走的に
切り替える。また、第２の参照電圧発生回路４は必要に
応じて第２の制御信号１５に対する位相補正をする。
【００４３】制御回路１が第１の参照電圧発生回路２へ
送る第１の制御信号１４は、電磁放射雑音の観点から見
ると原クロック信号１１の倍の周波数であってもよい
が、制御回路１が第２の参照電圧発生回路２へ送る第２
の制御信号１５の周波数は、電磁放射雑音の観点から見
ると原クロック信号１１の周波数よりも低くする必要が
ある。また、第２の制御信号１５は、立ち上がりのタイ
ミング又は立ち下がりのタイミングのみに情報を有せば
よく、第２の制御信号１５のデューティは電磁放射雑音
を低減する観点から定められる。
送る第１の制御信号１４は、電磁放射雑音の観点から見
ると原クロック信号１１の倍の周波数であってもよい
が、制御回路１が第２の参照電圧発生回路２へ送る第２
の制御信号１５の周波数は、電磁放射雑音の観点から見
ると原クロック信号１１の周波数よりも低くする必要が
ある。また、第２の制御信号１５は、立ち上がりのタイ
ミング又は立ち下がりのタイミングのみに情報を有せば
よく、第２の制御信号１５のデューティは電磁放射雑音
を低減する観点から定められる。
【００４４】但し、第１の制御信号１４と第２の制御信
号１５を共通の制御信号として、制御回路１が第１の参
照電圧１６及び第２の参照電圧１７の１周期或いは複数
周期の間に一度だけこの共通の制御信号を生成し、第１
の参照電圧発生回路２及び第２の参照電圧発生回路４に
出力するようにしても良い。この際、第１の参照電圧発
生回路２と第２の参照電圧発生回路４は、共通の制御信
号に同期をとりながら、予め定めた参照電圧のシーケン
スに従って自走的に動作する。
号１５を共通の制御信号として、制御回路１が第１の参
照電圧１６及び第２の参照電圧１７の１周期或いは複数
周期の間に一度だけこの共通の制御信号を生成し、第１
の参照電圧発生回路２及び第２の参照電圧発生回路４に
出力するようにしても良い。この際、第１の参照電圧発
生回路２と第２の参照電圧発生回路４は、共通の制御信
号に同期をとりながら、予め定めた参照電圧のシーケン
スに従って自走的に動作する。
【００４５】クロック信号送信回路３１での第１の参照
電圧とクロック信号受信回路３２での第２の参照電圧の
関係に関しては、ＶＴ１とＶＴ１５、ＶＴ２とＶＴ１
４、ＶＴ３とＶＴ１３、ＶＴ４とＶＴ１２、ＶＴ５とＶ
Ｔ１１が対応するようにする。つまり、クロック信号送
信回路３１での最も低い第１の参照電圧１６をクロック
信号受信回路３２の最も高い第２の参照電圧１７に対応
させ、以下、順に第１の参照電圧１６の低いものと第２
の参照電圧１７の高いものとを対応させる。このように
対応付けることにより、ＶＴ１＋ＶＴ１５＝ＶＴ２＋Ｖ
Ｔ１４＝ＶＴ３＋ＶＴ１３＝ＶＴ４＋ＶＴ１２＝ＶＴ５
＋ＶＴ１１＝一定電圧の関係が満たされる。第２の参照
電圧１７は、ＶＴ１５、ＶＴ１４、ＶＴ１３、ＶＴ１
２、ＶＴ１１、ＶＴ１２、ＶＴ１３、ＶＴ１４、ＶＴ１
５、ＶＴ１４、ＶＴ１３、……の順に原クロックの論理
レベルの変化に伴って順に変化する。
電圧とクロック信号受信回路３２での第２の参照電圧の
関係に関しては、ＶＴ１とＶＴ１５、ＶＴ２とＶＴ１
４、ＶＴ３とＶＴ１３、ＶＴ４とＶＴ１２、ＶＴ５とＶ
Ｔ１１が対応するようにする。つまり、クロック信号送
信回路３１での最も低い第１の参照電圧１６をクロック
信号受信回路３２の最も高い第２の参照電圧１７に対応
させ、以下、順に第１の参照電圧１６の低いものと第２
の参照電圧１７の高いものとを対応させる。このように
対応付けることにより、ＶＴ１＋ＶＴ１５＝ＶＴ２＋Ｖ
Ｔ１４＝ＶＴ３＋ＶＴ１３＝ＶＴ４＋ＶＴ１２＝ＶＴ５
＋ＶＴ１１＝一定電圧の関係が満たされる。第２の参照
電圧１７は、ＶＴ１５、ＶＴ１４、ＶＴ１３、ＶＴ１
２、ＶＴ１１、ＶＴ１２、ＶＴ１３、ＶＴ１４、ＶＴ１
５、ＶＴ１４、ＶＴ１３、……の順に原クロックの論理
レベルの変化に伴って順に変化する。
【００４６】次に、図２を参照して第２の比較器５の動
作を説明する。まず、クロック信号送信回路３１から第
１の参照電圧としてＶＴ１が選択されたときの伝送クロ
ック信号１２が伝送されてくる。この時、クロック信号
受信回路３２での第２の参照電圧としては、第２の参照
電圧発生回路４によりＶＴ１５が選択されているので、
時刻Ｔ３１において伝送クロック信号１２の波形１０２
がＶＴ１５に達すると、第２の比較器５は伝送クロック
信号１２がＨＩＧＨレベルになったと認識し、復元クロ
ック信号１３の波形１０３を立ち上げる。次に、第２の
参照電圧発生回路４は制御信号１４を基に参照電圧をＶ
Ｔ１４にする。その後、第１の参照電圧１６をＶＴ２に
したときの伝送クロック信号１２が伝送されてくると、
時刻Ｔ３２において伝送クロック信号１２の電圧がＶＴ
１４まで下がった時に復元クロック信号１３の波形１０
３を立ち下げる。以降、波形１０５に示すように順に第
２の参照電圧１７を変化させると、第２の比較器５から
は、波形１０３に示すような復元クロック信号１３が出
力される。復元クロック信号１３の波形の各周期（隣接
する立ち上がり間の期間、隣接する立ち下がり間の期
間）及びデュティは、原クロック信号１１の対応する位
置の周期及びデュティと同じである。すなわち、クロッ
ク信号受信回路３２において原クロック信号１１の有す
る波形１０１と同一の波形１０３を有する復元クロック
信号１３が得られる。
作を説明する。まず、クロック信号送信回路３１から第
１の参照電圧としてＶＴ１が選択されたときの伝送クロ
ック信号１２が伝送されてくる。この時、クロック信号
受信回路３２での第２の参照電圧としては、第２の参照
電圧発生回路４によりＶＴ１５が選択されているので、
時刻Ｔ３１において伝送クロック信号１２の波形１０２
がＶＴ１５に達すると、第２の比較器５は伝送クロック
信号１２がＨＩＧＨレベルになったと認識し、復元クロ
ック信号１３の波形１０３を立ち上げる。次に、第２の
参照電圧発生回路４は制御信号１４を基に参照電圧をＶ
Ｔ１４にする。その後、第１の参照電圧１６をＶＴ２に
したときの伝送クロック信号１２が伝送されてくると、
時刻Ｔ３２において伝送クロック信号１２の電圧がＶＴ
１４まで下がった時に復元クロック信号１３の波形１０
３を立ち下げる。以降、波形１０５に示すように順に第
２の参照電圧１７を変化させると、第２の比較器５から
は、波形１０３に示すような復元クロック信号１３が出
力される。復元クロック信号１３の波形の各周期（隣接
する立ち上がり間の期間、隣接する立ち下がり間の期
間）及びデュティは、原クロック信号１１の対応する位
置の周期及びデュティと同じである。すなわち、クロッ
ク信号受信回路３２において原クロック信号１１の有す
る波形１０１と同一の波形１０３を有する復元クロック
信号１３が得られる。
【００４７】なお、変化周期内における第１及び第２の
参照電圧１６、１７についての選択の推移は、参照電圧
発生回路２、参照電圧発生回路４との間で整合性がとれ
ていれば、いかなるものであってもよい。上記の説明で
は第１及び第２の参照電圧１６、１７は、クロック信号
が変化する度に変化するとしたが、クロック信号の変化
が数回あるたびに変化するようにしても良い。
参照電圧１６、１７についての選択の推移は、参照電圧
発生回路２、参照電圧発生回路４との間で整合性がとれ
ていれば、いかなるものであってもよい。上記の説明で
は第１及び第２の参照電圧１６、１７は、クロック信号
が変化する度に変化するとしたが、クロック信号の変化
が数回あるたびに変化するようにしても良い。
【００４８】次に、本実施形態の各ブロックの動作につ
いて、図３〜７のフローチャトを参照して説明する。
いて、図３〜７のフローチャトを参照して説明する。
【００４９】まず、制御回路１の動作について図３を参
照して説明する。
照して説明する。
【００５０】まず、ステップＳ１０１で、計時の単位と
なるΔＴ1、第１の制御信号１４を出力する周期ＴC、第
２の制御信号の周期の第１の制御信号１４に対する比率
ＮCを設定する。次に、ステップＳ１０２で、第２の制
御信号１５の周期を制御するための変数Ｎをゼロとす
る。次に、ステップＳ１０３で、第１の制御信号１４の
周期を制御するための変数Ｔをゼロにする。次に、ステ
ップＳ１０４で、ＴにΔＴ1を加算する。次に、分岐Ｓ
１０５で、ＴがＴC以上となったか否かを判断し、そう
であればステップＳ１０６に進み第１の制御信号１４を
出力する。分岐Ｓ１０５の判断結果が否であればステッ
プＳ１０４に戻る。ステップＳ１０６からは、ステップ
Ｓ１０７に進みＮを１だけインクリメントする。次に、
分岐Ｓ１０８でＮがＮCとなったか否かを判断し、そう
であればステップＳ１０９に進み第２の制御信号１５を
出力する。分岐１０８の判断結果が否であればステップ
Ｓ１０３に戻る。ステップＳ１０９からは、ステップ１
１０に進みＮをゼロにリセットして、ステップＳ１０３
に戻る。なお、ＴCの値は、自然数ｎとクロック信号の
周期ＴCLKを用いて、ＴC＝ｎ×（ＴCLK／２）と表され
る。また、ステップＳ１０１でＮ＝１とすれば、第１の
制御信号１４と第２の制御信号１５は周期が等しくな
る。
なるΔＴ1、第１の制御信号１４を出力する周期ＴC、第
２の制御信号の周期の第１の制御信号１４に対する比率
ＮCを設定する。次に、ステップＳ１０２で、第２の制
御信号１５の周期を制御するための変数Ｎをゼロとす
る。次に、ステップＳ１０３で、第１の制御信号１４の
周期を制御するための変数Ｔをゼロにする。次に、ステ
ップＳ１０４で、ＴにΔＴ1を加算する。次に、分岐Ｓ
１０５で、ＴがＴC以上となったか否かを判断し、そう
であればステップＳ１０６に進み第１の制御信号１４を
出力する。分岐Ｓ１０５の判断結果が否であればステッ
プＳ１０４に戻る。ステップＳ１０６からは、ステップ
Ｓ１０７に進みＮを１だけインクリメントする。次に、
分岐Ｓ１０８でＮがＮCとなったか否かを判断し、そう
であればステップＳ１０９に進み第２の制御信号１５を
出力する。分岐１０８の判断結果が否であればステップ
Ｓ１０３に戻る。ステップＳ１０９からは、ステップ１
１０に進みＮをゼロにリセットして、ステップＳ１０３
に戻る。なお、ＴCの値は、自然数ｎとクロック信号の
周期ＴCLKを用いて、ＴC＝ｎ×（ＴCLK／２）と表され
る。また、ステップＳ１０１でＮ＝１とすれば、第１の
制御信号１４と第２の制御信号１５は周期が等しくな
る。
【００５１】次に、第１の参照信号発生回路２の動作に
ついて図４を参照して説明する。
ついて図４を参照して説明する。
【００５２】まず、ステップＳ２０１で、計時の単位と
なるΔＴ2を設定する。つぎに、ステップＳ２０２で、
第１の参照電圧１６を進める時刻を制御するための変数
Ｔをゼロにする。次に、分岐Ｓ２０３で、第１の制御信
号１４が入力されたか否かを判断し、そうであればステ
ップＳ２０７に進み第１の参照電圧１６にＶＴ１を設定
する。分岐Ｓ２０３の判断結果が否であれば、ステップ
Ｓ２０４に進み、ＴにΔＴ2を加算する。次に、分岐Ｓ
２０５で、ＴがＴCLK／２以上となったか否かを判定
し、そうであればステップＳ２０６に進み第１の参照電
圧１６をシーケンス中の次の電圧に進めて、ステップＳ
２０２に戻る。分岐Ｓ２０５の判断結果が否である場合
にはステップＳ２０３に戻る。
なるΔＴ2を設定する。つぎに、ステップＳ２０２で、
第１の参照電圧１６を進める時刻を制御するための変数
Ｔをゼロにする。次に、分岐Ｓ２０３で、第１の制御信
号１４が入力されたか否かを判断し、そうであればステ
ップＳ２０７に進み第１の参照電圧１６にＶＴ１を設定
する。分岐Ｓ２０３の判断結果が否であれば、ステップ
Ｓ２０４に進み、ＴにΔＴ2を加算する。次に、分岐Ｓ
２０５で、ＴがＴCLK／２以上となったか否かを判定
し、そうであればステップＳ２０６に進み第１の参照電
圧１６をシーケンス中の次の電圧に進めて、ステップＳ
２０２に戻る。分岐Ｓ２０５の判断結果が否である場合
にはステップＳ２０３に戻る。
【００５３】次に、第２の参照信号発生回路４の動作に
ついて図５を参照して説明する。
ついて図５を参照して説明する。
【００５４】まず、ステップＳ３０１で、計時の単位と
なるΔＴ4を設定する。つぎに、ステップＳ３０２で、
第２の参照電圧１７を進める時刻を制御するための変数
Ｔをゼロにする。次に、分岐Ｓ３０３で、第２の制御信
号１５が入力されたか否かを判断し、そうであればステ
ップＳ３０７に進み第２の参照電圧１６にＶＴ１１を設
定する。分岐Ｓ３０３の判断結果が否であれば、ステッ
プＳ３０４に進み、ＴにΔＴ4を加算する。次に、分岐
Ｓ３０５で、ＴがＴCLK／２以上となったか否かを判定
し、そうであればステップＳ３０６に進み第２の参照電
圧１７をシーケンス中の次の電圧に進めて、ステップＳ
３０２に戻る。分岐Ｓ３０５の判断結果が否である場合
にはステップＳ３０３に戻る。
なるΔＴ4を設定する。つぎに、ステップＳ３０２で、
第２の参照電圧１７を進める時刻を制御するための変数
Ｔをゼロにする。次に、分岐Ｓ３０３で、第２の制御信
号１５が入力されたか否かを判断し、そうであればステ
ップＳ３０７に進み第２の参照電圧１６にＶＴ１１を設
定する。分岐Ｓ３０３の判断結果が否であれば、ステッ
プＳ３０４に進み、ＴにΔＴ4を加算する。次に、分岐
Ｓ３０５で、ＴがＴCLK／２以上となったか否かを判定
し、そうであればステップＳ３０６に進み第２の参照電
圧１７をシーケンス中の次の電圧に進めて、ステップＳ
３０２に戻る。分岐Ｓ３０５の判断結果が否である場合
にはステップＳ３０３に戻る。
【００５５】次に、第１の比較器４の動作について図６
を参照して説明する。
を参照して説明する。
【００５６】まず、分岐Ｓ４０１で原クロック信号１１
の電圧が第１の参照電圧１６以上であるか否かを判定
し、そうであればステップＳ４０２に進み、そうでなけ
ればステップＳ４０３に進む。ステップＳ４０２では、
伝送クロック信号１２の論理レベルをＨＩＧＨにしてス
テップＳ４０１に戻る。ステップＳ４０３では、伝送ク
ロック信号１２の論理レベルをＬＯＷにしてステップＳ
４０１に戻る。
の電圧が第１の参照電圧１６以上であるか否かを判定
し、そうであればステップＳ４０２に進み、そうでなけ
ればステップＳ４０３に進む。ステップＳ４０２では、
伝送クロック信号１２の論理レベルをＨＩＧＨにしてス
テップＳ４０１に戻る。ステップＳ４０３では、伝送ク
ロック信号１２の論理レベルをＬＯＷにしてステップＳ
４０１に戻る。
【００５７】次に、第２の比較器５の動作について図７
を参照して説明する。
を参照して説明する。
【００５８】まず、分岐Ｓ５０１で伝送クロック信号１
２の電圧が第２の参照電圧１７以上であるか否かを判定
し、そうであればステップＳ５０２に進み、そうでなけ
ればステップＳ５０３に進む。ステップＳ５０２では、
復元クロック信号１３の論理レベルをＨＩＧＨにしてス
テップＳ５０１に戻る。ステップＳ５０３では、復元ク
ロック信号１３の論理レベルをＬＯＷにしてステップＳ
５０１に戻る。
２の電圧が第２の参照電圧１７以上であるか否かを判定
し、そうであればステップＳ５０２に進み、そうでなけ
ればステップＳ５０３に進む。ステップＳ５０２では、
復元クロック信号１３の論理レベルをＨＩＧＨにしてス
テップＳ５０１に戻る。ステップＳ５０３では、復元ク
ロック信号１３の論理レベルをＬＯＷにしてステップＳ
５０１に戻る。
【００５９】［実施形態２］図８に示す実施形態２にお
いては、制御回路１は、原クロック信号１１を入力し、
原クロック信号１１の波形のレベルが電圧ＶＨ１になる
タイミング及び電圧ＶＬ１になるタイミングを検出し、
これらの検出タイミングをもとに第１の制御信号１４及
び第２の制御信号１５を生成する。これは原クロック信
号１１が変化したならば、順次第１の参照電圧及び第２
の参照電圧１７を変化させても良いという原理に基づく
ものである。第１の制御信号１４は、原クロック信号１
１の波形のレベルが電圧ＶＨ１又は電圧ＶＬ１になる度
に出力してもよいし、第１の参照電圧１６及び第２の参
照電圧１７の変化の１又は２以上の周期に一度だけ出力
するようにしても良い。第２の制御信号１５は、第１の
参照電圧１６及び第２の参照電圧１７の変化の１又は２
以上の周期に一度だけ出力するようにする。第１の制御
信号１４及び第２の制御信号１５とを共通とし、この共
通制御信号を、第１の参照電圧１６及び第２の参照電圧
１７の変化の１又は２以上の周期に一度だけ出力するよ
うにしてもよい。
いては、制御回路１は、原クロック信号１１を入力し、
原クロック信号１１の波形のレベルが電圧ＶＨ１になる
タイミング及び電圧ＶＬ１になるタイミングを検出し、
これらの検出タイミングをもとに第１の制御信号１４及
び第２の制御信号１５を生成する。これは原クロック信
号１１が変化したならば、順次第１の参照電圧及び第２
の参照電圧１７を変化させても良いという原理に基づく
ものである。第１の制御信号１４は、原クロック信号１
１の波形のレベルが電圧ＶＨ１又は電圧ＶＬ１になる度
に出力してもよいし、第１の参照電圧１６及び第２の参
照電圧１７の変化の１又は２以上の周期に一度だけ出力
するようにしても良い。第２の制御信号１５は、第１の
参照電圧１６及び第２の参照電圧１７の変化の１又は２
以上の周期に一度だけ出力するようにする。第１の制御
信号１４及び第２の制御信号１５とを共通とし、この共
通制御信号を、第１の参照電圧１６及び第２の参照電圧
１７の変化の１又は２以上の周期に一度だけ出力するよ
うにしてもよい。
【００６０】つぎに、図９、１０を参照して、実施形態
２による制御回路１の構成及び動作について説明する。
２による制御回路１の構成及び動作について説明する。
【００６１】原クロック信号１１の波形のレベルが電圧
ＶＨ１になるタイミング及び電圧ＶＬ１になるタイミン
グは、例えば図９（ａ）に示す回路にその入力信号とし
て原クロック信号１２を供給して変化検出信号がＨＩＧ
Ｈとなるタイミングをみることにより検出できる。な
お、図９（ａ）に示す回路の入力信号と変化検出信号の
波形を図９（ｂ）に示す。
ＶＨ１になるタイミング及び電圧ＶＬ１になるタイミン
グは、例えば図９（ａ）に示す回路にその入力信号とし
て原クロック信号１２を供給して変化検出信号がＨＩＧ
Ｈとなるタイミングをみることにより検出できる。な
お、図９（ａ）に示す回路の入力信号と変化検出信号の
波形を図９（ｂ）に示す。
【００６２】図１０を参照すると、まず、ステップＳ６
０１で、第１の制御信号１４の周期のクロック信号の周
期に対する比率の指標ＭCと第２の制御信号制御信号１
５の周期の第１の制御信号１５の周期に対する比率ＮC
を設定する。次に、ステップＳ６０２で、第１の制御信
号１４の周期を制御するための変数Ｎをゼロにする。次
に、ステップＳ６０３で、第２の制御信号１５の周期を
制御するための変数Ｍをゼロにする。次に、分岐Ｓ６０
４で図９の回路から変化検出信号が出力されたか否かを
判断し、そうであればステップ６０５に進み、そうでな
ければ分岐６０４に戻る。ステップ６０５では、Ｍを１
だけインクリメントする。次に、ステップＳ６０６でＭ
がＭCとなったか否かを判断し、そうであればステップ
６０７に進み、そうでなければ分岐Ｓ６０４に戻る。ス
テップＳ６０７では第１の制御信号Ｓ６０７を出力す
る。次に、ステップＳ６０８でＮを１だけインクリメン
トする。次に、分岐Ｓ６０９でＮがＮCとなったか否か
を判断し、そうであればステップＳ６１０に進み、そう
でなければステップＳ６０３に戻る。ステップＳ６１０
では、第２の制御信号を出力する。次に、ステップＳ６
１１でＮをゼロにして、ステップＳ６０３に戻る。
０１で、第１の制御信号１４の周期のクロック信号の周
期に対する比率の指標ＭCと第２の制御信号制御信号１
５の周期の第１の制御信号１５の周期に対する比率ＮC
を設定する。次に、ステップＳ６０２で、第１の制御信
号１４の周期を制御するための変数Ｎをゼロにする。次
に、ステップＳ６０３で、第２の制御信号１５の周期を
制御するための変数Ｍをゼロにする。次に、分岐Ｓ６０
４で図９の回路から変化検出信号が出力されたか否かを
判断し、そうであればステップ６０５に進み、そうでな
ければ分岐６０４に戻る。ステップ６０５では、Ｍを１
だけインクリメントする。次に、ステップＳ６０６でＭ
がＭCとなったか否かを判断し、そうであればステップ
６０７に進み、そうでなければ分岐Ｓ６０４に戻る。ス
テップＳ６０７では第１の制御信号Ｓ６０７を出力す
る。次に、ステップＳ６０８でＮを１だけインクリメン
トする。次に、分岐Ｓ６０９でＮがＮCとなったか否か
を判断し、そうであればステップＳ６１０に進み、そう
でなければステップＳ６０３に戻る。ステップＳ６１０
では、第２の制御信号を出力する。次に、ステップＳ６
１１でＮをゼロにして、ステップＳ６０３に戻る。
【００６３】［実施形態３］図１１に示す実施形態３に
おいては、制御回路１は、伝送クロック信号１２を入力
し、伝送クロック信号１２の波形のレベルが電圧ＶＨ２
になるとき及び電圧ＶＬ２になるタイミングを検出し、
これらの検出タイミングをもとに第１の制御信号１４及
び第２の制御信号１５を生成する。これは伝送クロック
信号１２が変化した時に、第２の参照電圧１７を変化さ
せても良く、この時に第１の参照電圧を変化させても遅
くないという原理に基づくものである。第１の制御信号
１４は、伝送クロック信号１２の波形のレベルが電圧Ｖ
Ｈ２又は電圧ＶＬ２になる度に出力してもよいし、第１
の参照電圧１６及び第２の参照電圧１７の変化の１又は
２以上の周期に一度だけ出力するようにしても良い。第
２の制御信号１５は、第１の参照電圧１６及び第２の参
照電圧１７の変化の１又は２以上の周期に一度だけ出力
するようにする。第１の制御信号１４及び第２の制御信
号１５とを共通とし、この共通制御信号を、第１の参照
電圧１６及び第２の参照電圧１７の変化の１又は２以上
の周期に一度だけ出力するようにしてもよい。
おいては、制御回路１は、伝送クロック信号１２を入力
し、伝送クロック信号１２の波形のレベルが電圧ＶＨ２
になるとき及び電圧ＶＬ２になるタイミングを検出し、
これらの検出タイミングをもとに第１の制御信号１４及
び第２の制御信号１５を生成する。これは伝送クロック
信号１２が変化した時に、第２の参照電圧１７を変化さ
せても良く、この時に第１の参照電圧を変化させても遅
くないという原理に基づくものである。第１の制御信号
１４は、伝送クロック信号１２の波形のレベルが電圧Ｖ
Ｈ２又は電圧ＶＬ２になる度に出力してもよいし、第１
の参照電圧１６及び第２の参照電圧１７の変化の１又は
２以上の周期に一度だけ出力するようにしても良い。第
２の制御信号１５は、第１の参照電圧１６及び第２の参
照電圧１７の変化の１又は２以上の周期に一度だけ出力
するようにする。第１の制御信号１４及び第２の制御信
号１５とを共通とし、この共通制御信号を、第１の参照
電圧１６及び第２の参照電圧１７の変化の１又は２以上
の周期に一度だけ出力するようにしてもよい。
【００６４】実施形態３による制御回路１の構成及び動
作は、図９、１０を参照して説明した実施形態２のもの
と同様であるので重複する説明は省略する。
作は、図９、１０を参照して説明した実施形態２のもの
と同様であるので重複する説明は省略する。
【００６５】［実施形態４］図１２に示す実施形態４に
おいては、制御回路１は、原クロック信号１１及び伝送
クロック信号１２を入力し、原クロック信号１１の波形
のレベルが電圧ＶＨ１になるとき及び電圧ＶＬ１になる
タイミングを検出し、これらの検出タイミングをもとに
第１の制御信号１４を生成し、伝送クロック信号１２の
波形のレベルが電圧ＶＨ２になるとき及び電圧ＶＬ２に
なるタイミングを検出し、これらの検出タイミングをも
とに第２の制御信号１４を生成する。これは原クロック
信号１１が変化した時に、第１の参照電圧１６を変化さ
せても良く、伝送クロック信号１２が変化した時に、第
２の参照電圧１６を変化させても良いという原理に基づ
くものである。第１の制御信号１４は、伝送クロック信
号１２の波形のレベルが電圧ＶＨ２又は電圧ＶＬ２にな
る度に出力してもよいし、第１の参照電圧１６及び第２
の参照電圧１７の変化の１又は２以上の周期に一度だけ
出力するようにしても良い。第２の制御信号１５は、第
１の参照電圧１６及び第２の参照電圧１７の変化の１又
は２以上の周期に一度だけ出力するようにする。
おいては、制御回路１は、原クロック信号１１及び伝送
クロック信号１２を入力し、原クロック信号１１の波形
のレベルが電圧ＶＨ１になるとき及び電圧ＶＬ１になる
タイミングを検出し、これらの検出タイミングをもとに
第１の制御信号１４を生成し、伝送クロック信号１２の
波形のレベルが電圧ＶＨ２になるとき及び電圧ＶＬ２に
なるタイミングを検出し、これらの検出タイミングをも
とに第２の制御信号１４を生成する。これは原クロック
信号１１が変化した時に、第１の参照電圧１６を変化さ
せても良く、伝送クロック信号１２が変化した時に、第
２の参照電圧１６を変化させても良いという原理に基づ
くものである。第１の制御信号１４は、伝送クロック信
号１２の波形のレベルが電圧ＶＨ２又は電圧ＶＬ２にな
る度に出力してもよいし、第１の参照電圧１６及び第２
の参照電圧１７の変化の１又は２以上の周期に一度だけ
出力するようにしても良い。第２の制御信号１５は、第
１の参照電圧１６及び第２の参照電圧１７の変化の１又
は２以上の周期に一度だけ出力するようにする。
【００６６】実施形態４による上記の制御回路１の構成
及び動作は、図９、１０を参照して説明した実施形態２
のものと同様であるので重複する説明は省略する。
及び動作は、図９、１０を参照して説明した実施形態２
のものと同様であるので重複する説明は省略する。
【００６７】また、制御回路１は、原クロック信号１１
の論理レベルと伝送クロック信号１２の論理レベルが一
致したタイミングを利用して第１の制御信号１４及び第
２の制御信号１５を生成しても良い。この場合、第１の
制御信号１４と第２の制御信号１５を実施形態２、３の
場合と同様に共通としても良い。
の論理レベルと伝送クロック信号１２の論理レベルが一
致したタイミングを利用して第１の制御信号１４及び第
２の制御信号１５を生成しても良い。この場合、第１の
制御信号１４と第２の制御信号１５を実施形態２、３の
場合と同様に共通としても良い。
【００６８】［実施形態５］図１３に示す実施形態５
は、第２の比較器５の出力する復元クロック信号１３を
参照信号として入力するＰＬＬ６を付加することによ
り、クロック信号受信回路３２をクロック信号受信回路
３２Ｂに変更したものである。実施形態２は、更にクロ
ックの周波数精度が求められる際に用いる。実施形態１
で周波数精度をある程度の範囲にしているので、ここで
使用するＰＬＬ回路６としては従来のＰＬＬ回路を使用
することができ、数％程度の周波数変動を補正する複雑
なＰＬＬ回路を用いずに目的とする高精度な復元クロッ
ク信号を得ることができるという効果が奏される。
は、第２の比較器５の出力する復元クロック信号１３を
参照信号として入力するＰＬＬ６を付加することによ
り、クロック信号受信回路３２をクロック信号受信回路
３２Ｂに変更したものである。実施形態２は、更にクロ
ックの周波数精度が求められる際に用いる。実施形態１
で周波数精度をある程度の範囲にしているので、ここで
使用するＰＬＬ回路６としては従来のＰＬＬ回路を使用
することができ、数％程度の周波数変動を補正する複雑
なＰＬＬ回路を用いずに目的とする高精度な復元クロッ
ク信号を得ることができるという効果が奏される。
【００６９】［実施形態６］更に、原クロック信号１１
と復元クロック信号１３とは位相差を有するので、復元
クロック信号１３のデータ信号（不図示）に対する位相
を原クロック信号１１のデータ信号（不図示）に対する
位相に戻すために、図１４に示すように、実施形態１に
基づき、位相補償回路７を第２の比較回路５の後段に付
加しても良い。
と復元クロック信号１３とは位相差を有するので、復元
クロック信号１３のデータ信号（不図示）に対する位相
を原クロック信号１１のデータ信号（不図示）に対する
位相に戻すために、図１４に示すように、実施形態１に
基づき、位相補償回路７を第２の比較回路５の後段に付
加しても良い。
【００７０】［実施形態７］実施形態６と同様の目的
で、図１５に示すように、実施形態５に基づき、位相補
償回路７を第２の比較回路５とＰＬＬ６の間に挿入して
も良い。
で、図１５に示すように、実施形態５に基づき、位相補
償回路７を第２の比較回路５とＰＬＬ６の間に挿入して
も良い。
【００７１】［実施形態８］実施形態６と同様の目的
で、図１６に示すように、実施形態５に基づき、位相補
償回路７をＰＬＬ６の後段に付加しても良い。
で、図１６に示すように、実施形態５に基づき、位相補
償回路７をＰＬＬ６の後段に付加しても良い。
【００７２】［実施形態９］図１７に示す実施形態１０
では、制御回路１は、第１の参照電圧１６及び第２の参
照電圧１７の１又は２以上の周期に１度だけ第１の制御
信号１４を第１の参照電圧発生回路２に出力し、第１の
参照電圧発生回路２は、原クロック信号１１と第１の制
御信号１４を入力し、原クロック信号１１をクロック信
号として利用し、第１の制御信号１４を位相同期信号と
して利用する内蔵のフライホイル回路を利用して、第１
の参照電圧１６を生成する。
では、制御回路１は、第１の参照電圧１６及び第２の参
照電圧１７の１又は２以上の周期に１度だけ第１の制御
信号１４を第１の参照電圧発生回路２に出力し、第１の
参照電圧発生回路２は、原クロック信号１１と第１の制
御信号１４を入力し、原クロック信号１１をクロック信
号として利用し、第１の制御信号１４を位相同期信号と
して利用する内蔵のフライホイル回路を利用して、第１
の参照電圧１６を生成する。
【００７３】実施形態９による第１の参照電圧発生回路
２の動作を図１８を参照して説明する。
２の動作を図１８を参照して説明する。
【００７４】図１８を参照すると、まず、分岐Ｓ７０１
で第１の制御信号１４が入力されたか否かを判断し、そ
うであればステップＳ７０４に進み、第１の参照電圧を
ＶＴ１にする。分岐Ｓ７０１の判定結果が否であれば、
分岐Ｓ７０２で変化検出信号が第１の参照電圧発生回路
２が有する図９に示す回路と同様な回路から出力された
か否かを判断し、そうであればステップＳ７０３に進
み、第１の参照電圧をシーケンス中の次の電圧に進め
る。分岐Ｓ７０２の判断結果が否であれば分岐Ｓ７０１
に戻る。
で第１の制御信号１４が入力されたか否かを判断し、そ
うであればステップＳ７０４に進み、第１の参照電圧を
ＶＴ１にする。分岐Ｓ７０１の判定結果が否であれば、
分岐Ｓ７０２で変化検出信号が第１の参照電圧発生回路
２が有する図９に示す回路と同様な回路から出力された
か否かを判断し、そうであればステップＳ７０３に進
み、第１の参照電圧をシーケンス中の次の電圧に進め
る。分岐Ｓ７０２の判断結果が否であれば分岐Ｓ７０１
に戻る。
【００７５】［実施形態１０］図１９に示す実施形態１
０では、制御回路１は、第１の参照電圧１６及び第２の
参照電圧１７の１又は２以上の周期に１度だけ第１の制
御信号１４を第１の参照電圧発生回路２に出力し、第１
の参照電圧発生回路２は、伝送クロック信号１１と第１
の制御信号１４を入力し、伝送クロック信号１２をクロ
ック信号として利用し、第１の制御信号１４を位相同期
信号として利用する内蔵のフライホイル回路を利用し
て、第１の参照電圧１６を生成する。
０では、制御回路１は、第１の参照電圧１６及び第２の
参照電圧１７の１又は２以上の周期に１度だけ第１の制
御信号１４を第１の参照電圧発生回路２に出力し、第１
の参照電圧発生回路２は、伝送クロック信号１１と第１
の制御信号１４を入力し、伝送クロック信号１２をクロ
ック信号として利用し、第１の制御信号１４を位相同期
信号として利用する内蔵のフライホイル回路を利用し
て、第１の参照電圧１６を生成する。
【００７６】実施形態１０による第１の参照電圧発生回
路２の動作は、図１８を参照して説明した実施形態９の
ものと同様であるので、重複する説明は省略する。
路２の動作は、図１８を参照して説明した実施形態９の
ものと同様であるので、重複する説明は省略する。
【００７７】［実施形態１１］図２０に示す実施形態１
１では、制御回路１は、第１の参照電圧１６及び第２の
参照電圧１７の１又は２以上の周期に１度だけ第２の制
御信号１５を第２の参照電圧発生回路２に出力し、第２
の参照電圧発生回路２は、伝送クロック信号１２と第２
の制御信号１５を入力し、伝送クロック信号１２をクロ
ック信号として利用し、第２の制御信号１５を位相同期
信号として利用する内蔵のフライホイル回路を利用し
て、第２の参照電圧１７を生成する。
１では、制御回路１は、第１の参照電圧１６及び第２の
参照電圧１７の１又は２以上の周期に１度だけ第２の制
御信号１５を第２の参照電圧発生回路２に出力し、第２
の参照電圧発生回路２は、伝送クロック信号１２と第２
の制御信号１５を入力し、伝送クロック信号１２をクロ
ック信号として利用し、第２の制御信号１５を位相同期
信号として利用する内蔵のフライホイル回路を利用し
て、第２の参照電圧１７を生成する。
【００７８】実施形態１１による第２の参照電圧発生回
路４の動作は、図１８を参照して説明した実施形態９に
よる第１の参照電圧発生回路２の動作と同様であるの
で、重複する説明は省略する。
路４の動作は、図１８を参照して説明した実施形態９に
よる第１の参照電圧発生回路２の動作と同様であるの
で、重複する説明は省略する。
【００７９】［実施形態１２］図２１に示す実施形態１
２では、制御回路１は、第１の参照電圧１６及び第２の
参照電圧１７の１又は２以上の周期に１度だけ第２の制
御信号１５を第２の参照電圧発生回路２に出力し、第２
の参照電圧発生回路２は、復元クロック信号１３と第２
の制御信号１５を入力し、復元クロック信号１３をクロ
ック信号として利用し、第２の制御信号１５を位相同期
信号として利用する内蔵のフライホイル回路を利用し
て、第２の参照電圧１７を生成する。
２では、制御回路１は、第１の参照電圧１６及び第２の
参照電圧１７の１又は２以上の周期に１度だけ第２の制
御信号１５を第２の参照電圧発生回路２に出力し、第２
の参照電圧発生回路２は、復元クロック信号１３と第２
の制御信号１５を入力し、復元クロック信号１３をクロ
ック信号として利用し、第２の制御信号１５を位相同期
信号として利用する内蔵のフライホイル回路を利用し
て、第２の参照電圧１７を生成する。
【００８０】実施形態１２による第２の参照電圧発生回
路４の動作は、図１８を参照して説明した実施形態９に
よる第１の参照電圧発生回路２の動作と同様であるの
で、重複する説明は省略する。
路４の動作は、図１８を参照して説明した実施形態９に
よる第１の参照電圧発生回路２の動作と同様であるの
で、重複する説明は省略する。
【００８１】［実施形態１３］図２２に示す実施形態１
３では、制御回路１は、第１の参照電圧１６及び第２の
参照電圧１７の１又は２以上の周期に１度だけ第２の制
御信号１５を第２の参照電圧発生回路２に出力し、局部
発振器８は局部クロック信号１８を第２の参照電圧発生
回路１７に出力し、第２の参照電圧発生回路２は、局部
クロック信号１８と第２の制御信号１５を入力し、局部
クロック信号１８をクロック信号として利用し、第２の
制御信号１５を位相同期信号として利用する内蔵のフラ
イホイル回路を利用して、第２の参照電圧１７を生成す
る。
３では、制御回路１は、第１の参照電圧１６及び第２の
参照電圧１７の１又は２以上の周期に１度だけ第２の制
御信号１５を第２の参照電圧発生回路２に出力し、局部
発振器８は局部クロック信号１８を第２の参照電圧発生
回路１７に出力し、第２の参照電圧発生回路２は、局部
クロック信号１８と第２の制御信号１５を入力し、局部
クロック信号１８をクロック信号として利用し、第２の
制御信号１５を位相同期信号として利用する内蔵のフラ
イホイル回路を利用して、第２の参照電圧１７を生成す
る。
【００８２】実施形態１３による第２の参照電圧発生回
路４の動作は、図１８を参照して説明した実施形態９に
よる第１の参照電圧発生回路２の動作と同様であるの
で、重複する説明は省略する。
路４の動作は、図１８を参照して説明した実施形態９に
よる第１の参照電圧発生回路２の動作と同様であるの
で、重複する説明は省略する。
【００８３】［実施形態１４］図２３に示す実施形態１
４では、制御回路１は、第１の参照電圧１６及び第２の
参照電圧１７の１又は２以上の周期に１度だけ第２の制
御信号１５を第２の参照電圧発生回路２に出力し、第２
の参照電圧発生回路２は、復元クロック信号１３Ｂと第
２の制御信号１５を入力し、復元クロック信号１３Ｂを
クロック信号として利用し、第２の制御信号１５を位相
同期信号として利用する内蔵のフライホイル回路を利用
して、第２の参照電圧１７を生成する。
４では、制御回路１は、第１の参照電圧１６及び第２の
参照電圧１７の１又は２以上の周期に１度だけ第２の制
御信号１５を第２の参照電圧発生回路２に出力し、第２
の参照電圧発生回路２は、復元クロック信号１３Ｂと第
２の制御信号１５を入力し、復元クロック信号１３Ｂを
クロック信号として利用し、第２の制御信号１５を位相
同期信号として利用する内蔵のフライホイル回路を利用
して、第２の参照電圧１７を生成する。
【００８４】実施形態１４による第２の参照電圧発生回
路４の動作は、図１８を参照して説明した実施形態９に
よる第１の参照電圧発生回路２の動作と同様であるの
で、重複する説明は省略する。
路４の動作は、図１８を参照して説明した実施形態９に
よる第１の参照電圧発生回路２の動作と同様であるの
で、重複する説明は省略する。
【００８５】［実施形態１５］実施形態２乃至４、実施
形態９乃至１０及び実施形態１１乃至１４は、自由に組
み合わせることができ、これらの組み合わせにより３×
２×４＝２４通りの実施形態を実現することが可能であ
る。
形態９乃至１０及び実施形態１１乃至１４は、自由に組
み合わせることができ、これらの組み合わせにより３×
２×４＝２４通りの実施形態を実現することが可能であ
る。
【００８６】［実施形態１６］実施形態１６によるディ
ジタル信号伝送方式の構成を図２４に示す。図２４を参
照すると、実施形態１６は、図１に示す実施形態１にデ
ータ信号の伝送のための第３の比較器９と第４の比較器
１０を追加したものである。第３の比較器９は、第１の
参照電圧１６と原データ信号２１を入力し、両者を比較
して、比較結果を伝送データ信号２２として出力する。
第４の比較器１０は、第２の参照電圧１７と伝送データ
信号２２を入力し、両者を比較して、比較結果を復元デ
ータ信号２３として出力する。
ジタル信号伝送方式の構成を図２４に示す。図２４を参
照すると、実施形態１６は、図１に示す実施形態１にデ
ータ信号の伝送のための第３の比較器９と第４の比較器
１０を追加したものである。第３の比較器９は、第１の
参照電圧１６と原データ信号２１を入力し、両者を比較
して、比較結果を伝送データ信号２２として出力する。
第４の比較器１０は、第２の参照電圧１７と伝送データ
信号２２を入力し、両者を比較して、比較結果を復元デ
ータ信号２３として出力する。
【００８７】図２５は、本実施形態における原データ信
号２１の波形２０１、伝送データ信号２２の波形２０
２、復元データ信号２３の波形２０３、第１の参照電圧
１６の波形１０４及び第２の参照電圧１７の波形１０５
を示すタイミング図である。図２５を参照すると、立ち
上がりのタイミングと立ち下がりのタイミングが一致し
ている原データ信号２１と第１の参照電圧１６を基に生
成された伝送データ信号２２の立ち下がりのタイミング
と立ち下がりのタイミングは一致しなくなるが、伝送デ
ータ信号２２と第２の参照電圧１７を基に生成された復
元データ信号２３の立ち上がりのタイミングと立ち下が
りのタイミングは一致するようになる。
号２１の波形２０１、伝送データ信号２２の波形２０
２、復元データ信号２３の波形２０３、第１の参照電圧
１６の波形１０４及び第２の参照電圧１７の波形１０５
を示すタイミング図である。図２５を参照すると、立ち
上がりのタイミングと立ち下がりのタイミングが一致し
ている原データ信号２１と第１の参照電圧１６を基に生
成された伝送データ信号２２の立ち下がりのタイミング
と立ち下がりのタイミングは一致しなくなるが、伝送デ
ータ信号２２と第２の参照電圧１７を基に生成された復
元データ信号２３の立ち上がりのタイミングと立ち下が
りのタイミングは一致するようになる。
【００８８】すなわち、原データ信号２１の立ち上がり
に対しては時刻Ｔ２１、Ｔ２３、Ｔ２５、Ｔ２７、Ｔ２
９で伝送データ信号２２が立ち上がり、伝送データ信号
２２の立ち上がりに対しては、時刻Ｔ３１、Ｔ３３、Ｔ
３５、Ｔ３７、Ｔ３９で復元データ信号２３が立ち上が
る。一方、原データ信号の立ち下がりに対しては、時刻
Ｔ４１、Ｔ２３、Ｔ４３、Ｔ２７、Ｔ４５で伝送データ
信号２２が立ち下がり、伝送データ信号２２の立ち下が
りに対しては、時刻Ｔ３１、Ｔ３３、Ｔ３５、Ｔ３７、
Ｔ３９で復元データ信号が立ち下がる。従って、原デー
タ信号２１の立ち上がりに対応する復元データ信号２３
の立ち上がりと原データ信号２１の立ち下がりに対応す
る復元データ信号の立ち下がりはタイミングが一致す
る。
に対しては時刻Ｔ２１、Ｔ２３、Ｔ２５、Ｔ２７、Ｔ２
９で伝送データ信号２２が立ち上がり、伝送データ信号
２２の立ち上がりに対しては、時刻Ｔ３１、Ｔ３３、Ｔ
３５、Ｔ３７、Ｔ３９で復元データ信号２３が立ち上が
る。一方、原データ信号の立ち下がりに対しては、時刻
Ｔ４１、Ｔ２３、Ｔ４３、Ｔ２７、Ｔ４５で伝送データ
信号２２が立ち下がり、伝送データ信号２２の立ち下が
りに対しては、時刻Ｔ３１、Ｔ３３、Ｔ３５、Ｔ３７、
Ｔ３９で復元データ信号が立ち下がる。従って、原デー
タ信号２１の立ち上がりに対応する復元データ信号２３
の立ち上がりと原データ信号２１の立ち下がりに対応す
る復元データ信号の立ち下がりはタイミングが一致す
る。
【００８９】従って、復元データ信号２３は、原データ
信号２１と比較して、位相は遅れるが、波形は一致し、
復元データ信号２３からは、伝送データ信号２２におけ
るジッタが除かれている。
信号２１と比較して、位相は遅れるが、波形は一致し、
復元データ信号２３からは、伝送データ信号２２におけ
るジッタが除かれている。
【００９０】なお、実施形態１６に実施形態２乃至１５
を適用することが可能であるのはいうまでもない。
を適用することが可能であるのはいうまでもない。
【００９１】
【発明の効果】以上説明したように、本発明によれば、
第１の比較器に原クロック信号と周期的に変化する第１
の参照電圧を入力することにより、クロック信号の立ち
上がりおよび立ち下がり時刻に応じて伝送クロック信号
の周波数を周期的に変化させることができ、伝送クロッ
ク信号の伝送時に生じる電磁放射雑音を低減することが
できるという効果が奏される。データ信号についても同
様である。
第１の比較器に原クロック信号と周期的に変化する第１
の参照電圧を入力することにより、クロック信号の立ち
上がりおよび立ち下がり時刻に応じて伝送クロック信号
の周波数を周期的に変化させることができ、伝送クロッ
ク信号の伝送時に生じる電磁放射雑音を低減することが
できるという効果が奏される。データ信号についても同
様である。
【００９２】また、伝送クロック信号送信元での制御信
号の同期情報をクロック信号受信回路に伝送し、その同
期情報を基に受信側での第２の参照電圧を周期的に変化
させることによって、周波数が周期的に変化している伝
送クロック信号を単一周波数の復元クロック信号に戻す
ことができる効果が奏される。データ信号についても同
様である。
号の同期情報をクロック信号受信回路に伝送し、その同
期情報を基に受信側での第２の参照電圧を周期的に変化
させることによって、周波数が周期的に変化している伝
送クロック信号を単一周波数の復元クロック信号に戻す
ことができる効果が奏される。データ信号についても同
様である。
【図１】本発明の実施形態１によるクロック信号伝送方
式の構成を示すブロック図である。
式の構成を示すブロック図である。
【図２】本発明の実施形態１によるクロック信号伝送方
式の動作を示すタイミング図である。
式の動作を示すタイミング図である。
【図３】本発明の実施形態１による制御回路１の動作を
示すフローチャートである。
示すフローチャートである。
【図４】本発明の実施形態１による第１の参照信号発生
回路２の動作を示すフローチャートである。
回路２の動作を示すフローチャートである。
【図５】本発明の実施形態１による第２の参照信号発生
回路４の動作を示すフローチャートである。
回路４の動作を示すフローチャートである。
【図６】本発明の実施形態１による第１の比較器３の動
作を示すフローチャートである。
作を示すフローチャートである。
【図７】本発明の実施形態１による第２の比較器５の動
作を示すフローチャートである。
作を示すフローチャートである。
【図８】本発明の実施形態２によるクロック信号伝送方
式の構成を示すブロック図である。
式の構成を示すブロック図である。
【図９】本発明の実施形態２による制御回路１が内蔵す
る変化検出信号発生回路の一例をしめす回路図である。
る変化検出信号発生回路の一例をしめす回路図である。
【図１０】本発明の実施形態２による制御回路１の動作
を示すフローチャートである。
を示すフローチャートである。
【図１１】本発明の実施形態３によるクロック信号伝送
方式の構成を示すブロック図である。
方式の構成を示すブロック図である。
【図１２】本発明の実施形態４によるクロック信号伝送
方式の構成を示すブロック図である。
方式の構成を示すブロック図である。
【図１３】本発明の実施形態５によるクロック信号伝送
方式の構成を示すブロック図である。
方式の構成を示すブロック図である。
【図１４】本発明の実施形態６によるクロック信号伝送
方式の構成を示すブロック図である。
方式の構成を示すブロック図である。
【図１５】本発明の実施形態７によるクロック信号伝送
方式の構成を示すブロック図である。
方式の構成を示すブロック図である。
【図１６】本発明の実施形態８によるクロック信号伝送
方式の構成を示すブロック図である。
方式の構成を示すブロック図である。
【図１７】本発明の実施形態９によるクロック信号伝送
方式の構成を示すブロック図である。
方式の構成を示すブロック図である。
【図１８】本発明の実施形態９による第１の参照電圧発
生回路２の動作を示すフローチャートである。
生回路２の動作を示すフローチャートである。
【図１９】本発明の実施形態１０によるクロック信号伝
送方式の構成を示すブロック図である。
送方式の構成を示すブロック図である。
【図２０】本発明の実施形態１１によるクロック信号伝
送方式の構成を示すブロック図である。
送方式の構成を示すブロック図である。
【図２１】本発明の実施形態１２によるクロック信号伝
送方式の構成を示すブロック図である。
送方式の構成を示すブロック図である。
【図２２】本発明の実施形態１３によるクロック信号伝
送方式の構成を示すブロック図である。
送方式の構成を示すブロック図である。
【図２３】本発明の実施形態１４によるクロック信号伝
送方式の構成を示すブロック図である。
送方式の構成を示すブロック図である。
【図２４】本発明の実施形態１６によるディジタル信号
伝送方式の構成を示すブロック図である。
伝送方式の構成を示すブロック図である。
【図２５】本発明の実施形態１６によるディジタル信号
伝送方式のタイミングを示すタイミング図である。
伝送方式のタイミングを示すタイミング図である。
１ 制御回路
２ 第１の参照電圧発生回路
３ 第１の比較器
４ 第２の参照電圧発生回路
５ 第２の比較器
６ ＰＬＬ
７ 位相補償回路
８ 局部発振器
９ 第３の参照電圧発生器
１０ 第４の参照電圧発生器
１１ 原クロック信号
１２ 伝送クロック信号
１３ 復元クロック信号
３１ クロック信号送信回路
３２ クロック信号受信回路
３３ 伝送路
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H04L 7/033
H03L 7/06
H04L 25/38
Claims (36)
- 【請求項１】 第１の制御信号及び前記第１の制御信号
の同期情報を有する第２の制御信号を生成する制御回路
と、 前記第１の制御信号を基に周期的に変化する第１の参照
電圧を生成する第１の参照電圧発生回路と、 前記第２の制御信号を基に周期的に変化する第２の参照
電圧を生成する第２の参照電圧発生回路と、 原クロック信号と前記第１の参照電圧とを比較して伝送
クロック信号を生成する第１の比較器と、 前記伝送クロック信号と前記第２の参照電圧とを比較し
て復元クロック信号を生成する第２の比較器と、 を備えることを特徴とするクロック信号伝送方式におい
て、 前記第１の参照電圧発生回路が生成する前記第１の参照
電圧と前記第２の参照電圧発生回路が生成する前記第２
の参照電圧の総和が一定電圧であることを特徴とするク
ロック信号伝送方式 。 - 【請求項２】 請求項１に記載のクロック信号伝送方式
において、前記第１の参照電圧発生回路が生成する前記
第１の参照電圧と前記第２の参照電圧発生回路が生成す
る前記第２の参照電圧は共に同一の周期で周期的に変化
することを特徴とするクロック信号伝送方式。 - 【請求項３】 請求項１又は２に記載のクロック信号伝
送方式において、 前記第１の参照電圧発生回路は前記第１の参照電圧を前
記原クロック信号の２倍の周波数で切り替え、前記第２
の参照電圧発生回路は前記第２の参照電圧を前記原クロ
ック信号の２倍の周波数で切り替えることを特徴とする
クロック信号伝送方式。 - 【請求項４】 請求項１乃至３のいずれか１項に記載の
クロック信号伝送方式において、前記制御回路は送信側
に備わることを特徴とするクロック信号伝送方式。 - 【請求項５】 請求項４に記載のクロック信号伝送方式
において、前記制御回路は前記原クロック信号を基に前
記第１及び第２の制御信号を生成することを特徴とする
クロック信号伝送方式。 - 【請求項６】 請求項４に記載のクロック信号伝送方式
において、前記制御回路は前記伝送クロック信号を基に
前記第１及び第２の制御信号を生成することを特徴とす
るクロック信号伝送方式。 - 【請求項７】 請求項４に記載のクロック信号伝送方式
において、前記制御回路は前記原クロック信号及び前記
伝送クロック信号を基に前記第１及び第２の制御信号を
生成することを特徴とするクロック信号伝送方式。 - 【請求項８】 請求項１乃至７のいずれか１項に記載の
クロック信号伝送方式において、前記制御回路は前記原
クロック信号の周波数より低い周波数の前記第２の制御
信号を生成することを特徴とするクロック信号伝送方
式。 - 【請求項９】 請求項１乃至８のいずれか１項に記載の
クロック信号伝送方式において、前記第１の参照電圧発
生回路は、前記第１の制御信号と前記原クロック信号を
基に前記第１の参照電圧を発生することを特徴とするク
ロック信号伝送方式。 - 【請求項１０】 請求項１乃至８のいずれか１項に記載
のクロック信号伝送方式において、前記第１の参照電圧
発生回路は、前記第１の制御信号と前記伝送クロック信
号を基に前記第１の参照電圧を発生することを特徴とす
るクロック信号伝送方式。 - 【請求項１１】 請求項１乃至１０のいずれか１項に記
載のクロック信号伝送方式において、前記第２の参照電
圧発生回路は、前記第２の制御信号と前記伝送クロック
信号を基に前記第２の参照電圧を発生することを特徴と
するクロック信号伝送方式。 - 【請求項１２】 請求項１乃至１０のいずれか１項に記
載のクロック信号伝送方式において、前記第２の参照電
圧発生回路は、前記第２の制御信号と前記復元クロック
信号を基に前記第２の参照電圧を発生することを特徴と
するクロック信号伝送方式。 - 【請求項１３】 請求項１乃至１０のいずれか１項に記
載のクロック信号伝送方式において、更に受信側に局部
クロック信号を発生する局部発振器を備え、前記第２の
参照電圧発生回路は、前記第２の制御信号と前記局部ク
ロック信号を基に前記第２の参照電圧を発生することを
特徴とするクロック信号伝送方式。 - 【請求項１４】 請求項１乃至１３のいずれか１項に記
載のクロック信号伝送方式において、前記復元クロック
信号を基準信号として入力するＰＬＬ回路を更に備える
ことを特徴とするクロック信号伝送方式。 - 【請求項１５】 請求項１乃至１３のいずれか１項に記
載のクロック信号伝送方式において、前記復元クロック
信号を基準信号として入力するＰＬＬ回路を更に備え、
前記第２の参照電圧発生回路は、前記第２の制御信号と
前記ＰＬＬ回路が出力するクロック信号を基に前記第２
の参照電圧を発生することを特徴とするクロック信号伝
送方式。 - 【請求項１６】 請求項１乃至１３のいずれか１項に記
載のクロック信号伝送方式において、前記復元クロック
信号を位相補償する位相補償回路を更に備えることを特
徴とするクロック信号伝送方式。 - 【請求項１７】 請求項１乃至１６のいずれか１項に記
載のクロック信号伝送方式において、前記第１の制御信
号と前記第２の制御信号とは同一であることを特徴とす
るクロック信号伝送方式。 - 【請求項１８】 請求項１乃至１７のいずれか１項に記
載のクロック伝送方式と、 原データ信号と前記第１の参照電圧とを比較して伝送デ
ータ信号を生成する第３の比較器と、 前記伝送データ信号と前記第２の参照電圧とを比較して
復元データ信号を生成する第４の比較器と、 を備えることを特徴とするディジタル信号伝送方式。 - 【請求項１９】 第１の制御信号及び前記第１の制御信
号の同期情報を有する第２の制御信号を生成するステッ
プと、 前記第１の制御信号を基に周期的に変化する第１の参照
電圧を生成するステップと、 前記第２の制御信号を基に周期的に変化する第２の参照
電圧を生成するステップと、 原クロック信号と前記第１の参照電圧とを比較して伝送
クロック信号を生成するステップと、 前記伝送クロック信号と前記第２の参照電圧とを比較し
て復元クロック信号を生成するステップと、 を有することを特徴とするクロック信号伝送方法におい
て、 前記第１の参照電圧と前記第２の参照電圧の総和が一定
電圧であることを特徴とするクロック信号伝送方法 。 - 【請求項２０】 請求項１９に記載のクロック信号伝送
方法において、前記第１の参照電圧と前記第２の参照電
圧は共に同一の周期で周期的に変化することを特徴とす
るクロック信号伝送方法。 - 【請求項２１】 請求項１９又は２０に記載のクロック
信号伝送方法において、 前記第１の参照電圧を前記原クロック信号の２倍の周波
数で切り替え、前記第２の参照電圧を前記原クロック信
号の２倍の周波数で切り替えることを特徴とするクロッ
ク信号伝送方法。 - 【請求項２２】 請求項１９乃至２１のいずれか１項に
記載のクロック信号伝送方法において、前記第１及び第
２の制御信号を送信側で生成することを特徴とするクロ
ック信号伝送方法。 - 【請求項２３】 請求項２２に記載のクロック信号伝送
方法において、前記原クロック信号を基に前記第１及び
第２の制御信号を生成することを特徴とするクロック信
号伝送方法。 - 【請求項２４】 請求項２２に記載のクロック信号伝送
方法において、前記伝送クロック信号を基に前記第１及
び第２の制御信号を生成することを特徴とするクロック
信号伝送方法。 - 【請求項２５】 請求項２２に記載のクロック信号伝送
方法において、前記原クロック信号及び前記伝送クロッ
ク信号を基に前記第１及び第２の制御信号を生成するこ
とを特徴とするクロック信号伝送方法。 - 【請求項２６】 請求項１９乃至２５のいずれか１項に
記載のクロック信号伝送方法において、前記第２の制御
信号は前記原クロック信号より周波数が低いことを特徴
とするクロック信号伝送方法。 - 【請求項２７】 請求項１９乃至２６のいずれか１項に
記載のクロック信号伝送方法において、前記第１の制御
信号と前記原クロック信号を基に前記第１の参照電圧を
発生することを特徴とするクロック信号伝送方法。 - 【請求項２８】 請求項１９乃至２６のいずれか１項に
記載のクロック信号伝送方法において、前記第１の制御
信号と前記伝送クロック信号を基に前記第１の参照電圧
を発生することを特徴とするクロック信号伝送方法。 - 【請求項２９】 請求項１９乃至２８のいずれか１項に
記載のクロック信号伝送方法において、前記第２の制御
信号と前記伝送クロック信号を基に前記第２の参照電圧
を発生することを特徴とするクロック信号伝送方法。 - 【請求項３０】 請求項１９乃至２８のいずれか１項に
記載のクロック信号伝送方法において、前記第２の制御
信号と前記復元クロック信号を基に前記第２の参照電圧
を発生することを特徴とするクロック信号伝送方法。 - 【請求項３１】 請求項１９乃至２８のいずれか１項に
記載のクロック信号伝送方法において、更に受信側で局
部クロック信号を発生するステップを有し、前記第２の
制御信号と前記局部クロック信号を基に前記第２の参照
電圧を発生することを特徴とするクロック信号伝送方
法。 - 【請求項３２】 請求項１９乃至３１のいずれか１項に
記載のクロック信号伝送方法において、前記復元クロッ
ク信号をＰＬＬ回路に基準信号として供給するステップ
を更に有することを特徴とするクロック信号伝送方法。 - 【請求項３３】 請求項１９乃至３１のいずれか１項に
記載のクロック信号伝送方法において、前記復元クロッ
ク信号をＰＬＬ回路に基準信号として供給するステップ
を更に有し、前記第２の制御信号と前記ＰＬＬ回路が出
力するクロック信号を基に前記第２の参照電圧を発生す
ることを特徴とするクロック信号伝送方法。 - 【請求項３４】 請求項１９乃至３１のいずれか１項に
記載のクロック信号伝送方法において、前記復元クロッ
ク信号を位相補償するステップを更に有することを特徴
とするクロック信号伝送方法。 - 【請求項３５】 請求項１９乃至３４のいずれか１項に
記載のクロック信号伝送方法において、前記第１の制御
信号と前記第２の制御信号とは同一であることを特徴と
するクロック信号伝送方法。 - 【請求項３６】 請求項１９乃至３５のいずれか１項に
記載のクロック伝送方法の各ステップと、 原データ信号と前記第１の参照電圧とを比較して伝送デ
ータ信号を生成するステップと、 前記伝送データ信号と前記第２の参照電圧とを比較して
復元データ信号を生成するステップと、 を有することを特徴とするディジタル信号伝送方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32719899A JP3525831B2 (ja) | 1999-11-17 | 1999-11-17 | クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法 |
| US09/712,921 US6912246B1 (en) | 1999-11-17 | 2000-11-16 | Clock signal transmitting system, digital signal transmitting system, clock signal transmitting method, and digital signal transmitting method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32719899A JP3525831B2 (ja) | 1999-11-17 | 1999-11-17 | クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001144738A JP2001144738A (ja) | 2001-05-25 |
| JP3525831B2 true JP3525831B2 (ja) | 2004-05-10 |
Family
ID=18196422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32719899A Expired - Fee Related JP3525831B2 (ja) | 1999-11-17 | 1999-11-17 | クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6912246B1 (ja) |
| JP (1) | JP3525831B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003078514A (ja) * | 2001-09-05 | 2003-03-14 | Fujitsu Ten Ltd | データ通信方法および装置 |
| JP4344215B2 (ja) * | 2003-10-24 | 2009-10-14 | ヴェリジー（シンガポール） プライベート リミテッド | ディジタルデータを伝送する方法および装置 |
| US8284881B2 (en) * | 2005-11-03 | 2012-10-09 | Nxp B.V. | Data interface and method of seeking synchronization |
| CN103312407B (zh) * | 2013-04-25 | 2016-05-04 | 西安空间无线电技术研究所 | 一种星载设备间时频信号的高精度传输方法 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6124321A (ja) | 1984-05-30 | 1986-02-03 | テクトロニツクス・インコ−ポレイテツド | デジタル機器の放射低減装置 |
| JP3271738B2 (ja) * | 1995-12-27 | 2002-04-08 | 株式会社沖データ | データ転送装置 |
| US5736893A (en) | 1996-01-29 | 1998-04-07 | Hewlett-Packard Company | Digital method and apparatus for reducing EMI emissions in digitally-clocked systems |
| KR100235842B1 (ko) | 1997-08-28 | 1999-12-15 | 윤종용 | 데이터 송/수신 회로 및 그 방법 |
| JPH11110067A (ja) | 1997-10-07 | 1999-04-23 | Mitsubishi Electric Corp | 半導体集積回路 |
| JP4179568B2 (ja) | 1998-01-20 | 2008-11-12 | シリコン・イメージ，インコーポレイテッド | パラレルデータチャンネルにおける電磁障害抑制用拡散スペクトル位相変調 |
| US6297816B1 (en) * | 1998-05-22 | 2001-10-02 | Hitachi, Ltd. | Video signal display system |
| US6477205B1 (en) * | 1999-06-03 | 2002-11-05 | Sun Microsystems, Inc. | Digital data transmission via multi-valued logic signals generated using multiple drive states each causing a different amount of current to flow through a termination resistor |
-
1999
- 1999-11-17 JP JP32719899A patent/JP3525831B2/ja not_active Expired - Fee Related
-
2000
- 2000-11-16 US US09/712,921 patent/US6912246B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001144738A (ja) | 2001-05-25 |
| US6912246B1 (en) | 2005-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
| US6510191B2 (en) | Direct digital synthesizer based on delay line with sorted taps | |
| US5675274A (en) | Semiconductor clock signal generation circuit | |
| US7276944B2 (en) | Clock generation circuit and clock generation method | |
| EP0820061A2 (en) | Playback apparatus and playback method | |
| CN118038799A (zh) | 信号产生装置、驱动芯片、显示系统及驱动方法 | |
| US5592110A (en) | Phase comparison circuit for maintaining a stable phase locked loop circuit in the absence of the pulse of an input signal | |
| US6590461B2 (en) | Frequency conversion apparatus and method | |
| JP3525831B2 (ja) | クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法 | |
| US6317457B1 (en) | Pulse density modulator | |
| CA2229765C (en) | Synchronize processing circuit | |
| JP2978856B2 (ja) | 水平走査パルス信号制御回路 | |
| US7072920B2 (en) | Method and apparatus for digital frequency conversion | |
| US6359519B1 (en) | Self-timed numerically controlled ring oscillator | |
| US5293080A (en) | Method and apparatus for generating test waveforms to be applied to a device under test | |
| KR950030716A (ko) | 시간축 변환 방식 | |
| US20060164146A1 (en) | Edge shifted pulse train generator | |
| US20020050842A1 (en) | Apparatus for detecting edges of input signal to execute signal processing on the basic of edge timings | |
| JP2988042B2 (ja) | ドットクロック再生回路 | |
| KR19990047954A (ko) | 평판 디스플레이 장치의 트래킹 조정 회로 | |
| JPS626548A (ja) | タイミング信号抽出回路 | |
| US20040135612A1 (en) | Delayed tap signal generating circuit for controlling delay by interpolating two input clocks | |
| EP0582305A1 (en) | Video signal converting device and noise eliminator | |
| KR19980033965A (ko) | 광통신 수신기용 클럭 및 데이타(Data) 복구회로 | |
| US6281889B1 (en) | Moire cancellation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20031226 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040127 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080227 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090227 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100227 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110227 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |