CN118038799A - 信号产生装置、驱动芯片、显示系统及驱动方法 - Google Patents
信号产生装置、驱动芯片、显示系统及驱动方法 Download PDFInfo
- Publication number
- CN118038799A CN118038799A CN202410239572.9A CN202410239572A CN118038799A CN 118038799 A CN118038799 A CN 118038799A CN 202410239572 A CN202410239572 A CN 202410239572A CN 118038799 A CN118038799 A CN 118038799A
- Authority
- CN
- China
- Prior art keywords
- data
- generating device
- gray
- signal
- pwm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 230000003111 delayed effect Effects 0.000 claims description 51
- 230000000630 rising effect Effects 0.000 description 66
- 230000001360 synchronised effect Effects 0.000 description 16
- 230000000694 effects Effects 0.000 description 10
- 238000004891 communication Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 5
- 241001270131 Agaricus moelleri Species 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2025—Display of intermediate tones by time modulation using two or more time intervals using sub-frames the sub-frames having all the same time duration
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
- H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
- H05B45/30—Driver circuits
- H05B45/32—Pulse-control circuits
- H05B45/325—Pulse-width modulation [PWM]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/08—Details of timing specific for flat panels, other than clock recovery
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Circuit Arrangement For Electric Light Sources In General (AREA)
Abstract
本申请提供了一种显示系统及其信号产生装置、驱动芯片和LED显示系统的驱动方法,该信号产生装置包括:PWM波发生器,用于根据接收到的灰阶数据的整数部分产生第一PWM信号;数据选择器,用于根据接收到的灰阶数据的小数部分选择相应延迟量的延迟时钟信号;逻辑单元,用于根据第一PWM信号和延迟时钟信号产生第三PWM信号,其中,第三PWM信号的脉宽与第一PWM信号的脉宽相差延迟量,信号产生装置接收包含整数部分和小数部分的灰阶数据,以补偿高灰阶和低灰阶范围的灰阶精度差异。
Description
技术领域
本申请涉及显示领域,具体而言,涉及显示系统及其信号产生装置、驱动芯片和LED显示系统的驱动方法。
背景技术
PWM恒流驱动通过调整LED打开的时间从而达到灰阶的调整,是目前LED显示广泛采用的驱动方式。
由于相同型号的LED灯之间也存在差异,要达到相同的灰阶,灯和灯之间的电流、电压会有所不同,所以恒流驱动IC输出的电流为相同,脉宽也相同时,不同的灯的显示灰阶会不同。
为了解决上述问题,LED控制系统会对LED屏幕做逐点校正。一般方法是在显示最高灰阶时,通过灰阶检测的仪器测量每一颗LED的显示亮度,根据测试结果将每一颗LED灯的脉宽调制乘以相应的系数,即将较亮的灯脉宽调小,从而达到相同灰阶的效果,可能会通过多次迭代达到所有LED灯相同的灰阶,所得到的系数将应用于所有灰阶的显示。此方法在高灰阶显示时会有非常好的补偿效果,然而在显示低灰时,用这种方式去补偿反而可能导致显示效果变差。比如,要显示一个灰阶为10的图像,LED灯A的显示灰阶对应的脉宽经过补偿后变为了9.4T(其中,T表示基准时钟信号的周期),LED灯B的显示灰阶对应的脉宽经过补偿后变为9.6T,实际上两个灯之间的差异仅有0.2T,但是灰阶精度有限,以常用的16bit为例,现有的控制器只发送整数部分,LED驱动芯片也只处理整数部分,因此LED灯A的灰阶四舍五入后变为9,LED灯B变为10,导致实际显示时两灯亮度差异反而变大了。
在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解,因此,背景技术中可能包含某些信息,这些信息对于本领域技术人员来说并未形成已知的现有技术。
发明内容
本申请的主要目的在于提供一种显示系统及其信号产生装置、驱动芯片与LED显示系统的驱动方法,以实现补偿LED显示中的高灰阶和低灰阶范围的灰阶精度差异。
根据本发明实施例的第一个方面,提供了一种用于LED显示系统的信号产生装置,包括:PWM波发生器,用于根据接收到的灰阶数据的整数部分产生第一PWM信号;数据选择器,用于根据接收到的灰阶数据的小数部分选择相应延迟量的延迟时钟信号;逻辑单元,用于根据所述第一PWM信号和所述延迟时钟信号产生第三PWM信号,其中,所述第三PWM信号的脉宽与所述第一PWM信号的脉宽相差所述延迟量,所述信号产生装置接收包含整数部分和小数部分的灰阶数据,以补偿高灰阶和低灰阶范围的灰阶精度差异。
可选地,所述数据选择器从多个预设时钟信号中选择相应延迟量的延迟时钟信号,所述多个预设时钟信号具有逐次等量递增的延迟量。
可选地,所述数据选择器接收所述灰阶数据的小数部分包括x位二进制数字,根据所述x位二进制数字选择y个预设时钟信号之一,其中,y=2x。
可选地,所述逻辑单元包括触发器和或门,用于实现正延迟量。
可选地,所述逻辑单元包括触发器和与门,用于实现负延迟量。
根据本发明实施例的第二个方面,提供了一种驱动芯片,包括:上述的信号产生装置。
可选地,所述驱动芯片从控制器分别接收所述灰阶数据的整数部分和所述灰阶数据的小数部分。
可选地,所述驱动芯片从控制器接收多位数据,以及根据所述多位数据的指示位将所述多位数据拆分成所述灰阶数据的整数部分和所述灰阶数据的小数部分。
可选地,所述指示位用于指示所述多位数据中的整数部分和小数部分的位数。
根据本发明实施例的第三个方面,提供了一种显示系统,包括:多个LED;以及上述的驱动芯片。
根据本发明实施例的第四个方面,提供了一种LED显示系统的驱动方法,包括:根据接收到的灰阶数据的整数部分产生第一PWM信号;根据接收到的灰阶数据的小数部分选择相应延迟量的延迟时钟信号;以及根据所述第一PWM信号和所述延迟时钟信号产生第三PWM信号,其中,所述第三PWM信号的脉宽与所述第一PWM信号的脉宽相差所述延迟量,所述信号产生装置接收包含整数部分和小数部分的灰阶数据,以补偿高灰阶和低灰阶范围的灰阶精度差异。
在本申请的实施例中,信号产生装置的PWM波发生器与数据选择器分别接收灰阶数据的整数部分与小数部分,其中,PWM波发生器根据整数部分数据产生第一PWM信号,数据选择器根据小数部分数据选择具有相应延迟量的延迟时钟信号,再由信号产生装置的逻辑单元根据第一PWM信号和延迟时钟信号产生第三PWM信号,该第三PWM信号的脉宽对应着灰阶数据的整数与小数部分。因此,该信号产生装置能够接收并处理包含整数部分和小数部分的灰阶数据。
在本申请的LED显示系统中,由于每个LED灯的显示灰阶包含小数部分,因此,无需对灰阶数据进行四舍五入。例如,在显示一个灰阶为10的图像时,LED灯A的显示灰阶对应的脉宽经过补偿后变为了9.4T,LED灯B的显示灰阶对应的脉宽经过补偿后变为9.6T,采用包含小数部分的灰阶数据可以保持两个灯之间的亮度差异0.2T。与现有技术的LED显示系统仅能在高灰阶范围进行精确的灰阶补偿不同,本申请的LED显示系统不论是高灰阶和低灰阶范围,根据整数与小数部分数据可以准确地进行补偿以获得期望的灯亮度,从而获得一致的灰阶精度。因此,驱动芯片可以补偿LED显示中的高灰阶和低灰阶范围的灰阶精度差异。
进一步地,采用数据选择器生成延迟时钟信号,以实现灰阶数据的小数部分的数字化驱动。与现有技术中基于模拟信号控制时钟信号产生电路的反馈环路以获得所需延迟量的方法不同,数据选择器大大地降低了驱动芯片的复杂度。驱动芯片无需进行复杂的延迟量控制,不仅可以降低LED显示系统的驱动芯片成本,而且可以提升LED显示系统的帧率。
在优选的实施例中,对于本发明实施例中的信号产生装置而言,多个预设时钟信号是非本地时钟信号,可直接从外部获取,无需内部生成转换的步骤,提升了信号产生装置的整体工作效率。
在优选的实施例中,驱动芯片从控制器接收二进制数字形式的小数部分数据。数据选择器接收所述灰阶数据的小数部分包括x位二进制数字,根据所述x位二进制数字选择y个预设时钟信号之一,其中,y=2x。驱动芯片无需采用与多相位时钟信号相应数量的选择信号。对于8相位的时钟信号选择,驱动芯片仅仅需要从控制器接收3位的二进制数据。因此,可以最小化LED显示系统的控制器与驱动芯片的通信数据量,进一步提高通信速率,进而提升LED显示系统的帧率。
在优选的实施例中,根据灰阶数据的小数部分的二进制数字位数可相应设置预设时钟信号的数量,并让预设时钟信号的延迟量逐次等量递增,实现对小数部分延迟量更加精准的匹配,进一步提升第三PWM波的脉宽匹配精度,从而更加精确地补偿LED显示中的高灰阶和低灰阶范围的灰阶精度差异。
在优选的实施例中,驱动芯片从控制器分别接收灰阶数据的整数部分和灰阶数据的小数部分,此数据通信方式与现有的数据通信方式不兼容,可实现特定场景下的数据通信。
在优选的实施例中,驱动芯片从控制器接收多位数据,以及根据多位数据的指示位将多位数据拆分成所述灰阶数据的整数部分和灰阶数据小数部分,此数据通信方式与现有的数据通信方式能够兼容,可方便产品的优化与更新。
进一步地,多位数据的指示位用于指示多位数据中的整数部分和小数部分的位数,进而实现与现有的数据通信更好的兼容。
此外,在所需的额外的硬件以及控制器设计的开销很小的情况下,实现了提高低灰显示的精度。
附图说明
构成本申请的一部分的说明书附图用来提供对本申请的进一步理解,本申请的示意性实施例及其说明用于解释本申请,并不构成对本申请的不当限定。在附图中:
图1示出了根据本申请的实施例的一种信号产生装置的示意图;
图2a、图2b、图2c以及图2d示出了根据本申请的四个实施例的PWM波生成过程的波形变化示意图;以及
图3示出了根据本申请的实施例的一种8相位GCLK波形示意图。
其中,上述附图包括以下附图标记:
10、第一生成设备;20、第二生成设备;30、第三生成设备;31、第一子生成设备;32、第二子生成设备。
具体实施方式
需要说明的是,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分的实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本申请保护的范围。
需要说明的是,本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本申请的实施例。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
应该理解的是,当元件(诸如层、膜、区域、或衬底)描述为在另一元件“上”时,该元件可直接在该另一元件上,或者也可存在中间元件。而且,在说明书以及权利要求书中,当描述有元件“连接”至另一元件时,该元件可“直接连接”至该另一元件,或者通过第三元件“连接”至该另一元件。
正如背景技术中所说的,现有技术中的在高灰阶显示时补偿效果较好,显示低灰时,显示效果变差,为了解决无法准确补偿低灰阶显示的问题,本申请的一种典型的实施方式中,提供了一种信号产生装置、驱动芯片、显示系统以及LED显示的驱动方法。
图1是根据本申请实施例的一种信号产生装置的示意图。该信号产生装置为PWM生成电路。
如图1所示,该信号产生装置包括第一生成设备10、第二生成设备20和第三生成设备30,其中,第一生成设备10用于生成第一PWM波,上述第一PWM波的脉宽为T1;第二生成设备20用于生成延迟时钟信号,上述延迟时钟信号的周期为T2,T1=NT2,N为大于0的正整数,即第一PWM波的脉宽是延迟时钟信号的周期的整数倍,第一时间与第二时间的时间差为F×T2(其中,“×”表示乘号),F大于0且小于1,上述第一时间为上述延迟时钟信号的第一个上升沿对应的时间,上述第二时间为上述第一PWM波的第一个上升沿对应的时间,即上述延迟时钟信号的第一个上升沿对应的时间相比上述第一PWM波的第一个上升沿对应的时间延迟或者提早F×T2;第三生成设备30分别与上述第一生成设备10和上述第二生成设备20电连接,上述第三生成设备30用于根据上述第一PWM波和上述延迟时钟信号生成第三PWM波,上述第三PWM波的脉宽为T3,T3=MT2±F×T2,M为大于0的正整数。
上述第一PWM波又可被称为第一PWM信号,第三PWM波又可被称为第三PWM信号。
上述电路中,第一生成设备用于生成整数个时钟信号周期的第一PWM波,如图2a、图2b、图2c以及图2d所示的PWMN,第二生成设备生成延迟时钟信号GCLK(即生成延迟的时钟信号,延迟时钟信号的第一个上升沿相比初始的时钟信号GCLK<0>的第一个上升沿具有延迟,延迟的时间为F×T2,初始的时钟信号GCLK<0>的一个上升沿与第一PWM波PWMN的第一个上升沿是同步的,如图2a至图2d中的各图所示,所以,延迟时钟信号与第一PWM波之间不同步),第三生成设备根据上述第一PWM波和上述延迟时钟信号生成第三PWM波,由于延迟时钟信号相对于初始时钟信号的延迟小于时钟信号的一个周期,而初始的时钟信号GCLK<0>的第一个上升沿与第一PWM波PWMN的第一个上升沿是同步的或者相差时钟信号的整数倍,因此,第三PWM波的脉宽包括整数部分和小数部分,小数部分由F×T2决定。该电路可以生成具有小数部分数据的第三PWM波,进而其可以采用该第三PWM波控制LED的工作,可以准确地补偿LED的灰阶,该电路不仅可以对高灰阶的LED显示进行补偿,也可以对低灰阶的LED进行补偿,尤其适用于对低灰阶的LED的补偿,解决了现有技术中难以对低灰阶的LED显示进行准确地补偿的问题。该方案在所需的额外的硬件以及控制器设计的开销很小的情况下,实现了提高低灰显示的精度。
具体的,由第一生成设备10生成的第一PWM波PWMN的脉宽是初始的时钟信号GCLK<0>周期的整数倍。
具体的,第二生成设备20生成的延迟时钟信号GCLK的第一个上升沿相比初始的时钟信号GCLK<0>的第一个上升沿具有延迟,延迟的时间为F×T2,初始的时钟信号GCLK<0>的一个上升沿与第一PWM波PWMN的第一个上升沿是同步的,如图2a至图2d所示,所以,延迟时钟信号GCLK与第一PWM波PWMN之间不同步。
具体的,上述第三PWM波为如图2a至图2d所示的PWM。
具体的,上述整数部分和小数部分是灰阶数据中的整数部分和小数部分。
需要说明的是,上述的M可以等于N,也可以不等于N,具体可以根据实际的需求确定,本领域技术人员可以根据实际需求设计电路,使得二者相同或者不同。
本申请的一种具体的实施例中,T3=T1±F×T2,即N=M,上述第三PWM波的第一个上升沿与预定上升沿同步,在T3=T1+F×T2的情况下,上述预定上升沿为上述第一PWM波的第一个上升沿和上述延迟时钟信号的第一个上升沿中先出现的上升沿,在T3=T1-F×T2的情况下,上述预定上升沿为上述第一PWM波的第一个上升沿和上述延迟时钟信号的第一个上升沿中后出现的上升沿。
具体地,上述方案具体包括四种情况:
第一种情况,如图2a所示,该实施例中,延迟时钟信号的第一个上升沿相比第一PWM波的第一个上升沿来说,延迟F×T2,第三生成设备生成的第三PWM波的脉宽T3=T1+F×T2,且上述第三PWM波的第一个上升沿与第一PWM波的第一个上升沿同步(因为,上述第一PWM波的第一个上升沿和上述延迟时钟信号的第一个上升沿中先出现的上升沿为第一PWM波的第一个上升沿);
第二种情况,如图2b所示,该实施例中,延迟时钟信号的第一个上升沿相比第一PWM波的第一个上升沿来说,提早F×T2,第三生成设备生成的第三PWM波的脉宽T3=T1+F×T2,且上述第三PWM波的第一个上升沿与延迟时钟信号的第一个上升沿同步(因为,上述第一PWM波的第一个上升沿和上述延迟时钟信号的第一个上升沿中先出现的上升沿为延迟时钟信号的第一个上升沿);
第三种情况,如图2c所示,该实施例中,延迟时钟信号的第一个上升沿相比第一PWM波的第一个上升沿来说,延迟F×T2,第三生成设备生成的第三PWM波的脉宽T3=T1-F×T2,且上述第三PWM波的第一个上升沿与上述延迟时钟信号的第一个上升沿同步(因为,上述第一PWM波的第一个上升沿和上述延迟时钟信号的第一个上升沿中后出现的上升沿为上述延迟时钟信号的第一个上升沿);
第四种情况,如图2d所示,该实施例中,延迟时钟信号的第一个上升沿相比第一PWM波的第一个上升沿来说,提早F×T2,第三生成设备生成的第三PWM波的脉宽T3=T1-F×T2,且上述第三PWM波的第一个上升沿与第一PWM波的第一个上升沿同步(因为,上述第一PWM波的第一个上升沿和上述延迟时钟信号的第一个上升沿中后出现的上升沿为第一PWM波的第一个上升沿)。
本申请中的第三生成设备30可以为任何根据第一PWM波和延迟时钟信号生成第三PWM波的设备,本领域技术人员可以根据实际情况选择合适的设备生成对应的第三PWM波。
本申请的一种实施例中,如图1所示,上述第三生成设备30包括第一子生成设备31和第二子生成设备32,其中,第一子生成设备31包括第一输入端和第二输入端,上述第一输入端与上述第一生成设备10的输出端电连接,上述第二输入端与上述第二生成设备20的输出端电连接,上述第一子生成设备31用于根据上述第一PWM波和上述延迟时钟信号生成第二PWM波,上述第二PWM波的脉宽为T4,且T4=T1,上述第二PWM波的第一个上升沿与上述延迟时钟信号的第一个上升沿同步;第二子生成设备32包括第三输入端和第四输入端,上述第三输入端与上述第一生成设备10的输出端电连接,上述第四输入端与上述第一子生成设备31的输出端电连接,上述第二子生成设备32根据上述第二PWM波和上述第一PWM波生成上述第三PWM波。该实施例中,第三生成设备30仅仅通过第一子生成设备和第二子生成设备就可以生成第三PWM波,结构简单,效率较高。
上述第二PWM波又可被称为第二PWM信号。
具体的,上述第二PWM波为如图2a至图2d所示的PWMD。
本申请的上述第一子生成设备和第二子生成设备可以为现有技术中的任何可行的器件和电路,本领域技术人员可以根据实际情况选择合适的器件或者电路来作为对应的第一子生成设备和第二子生成设备。具体地,可以采用锁存器以及与非门来作为第一子生成设备和第二子生成设备。
本申请的一种具体的实施例中,上述第一子生成设备31包括触发器。具体可以为D类型触发器。如图1所示,该触发器根据第一PWM波PWMN和延迟时钟信号GCLK生成对应的第二PWM波PWMD波。
同样地,本申请的上述第二子生成设备可以为现有技术中的任何可行的设备和电路,本领域技术人员可以根据实际情况选择合适的电路或者设备作为该第二子生成设备。
本申请的另一种具体的实施例中,上述第二子生成设备包括或门或者与门,或门又称为或电路,如果几个条件中,只要有一个条件得到满足,某事件就会发生,这种关系叫做“或”逻辑关系,具有“或”逻辑关系的电路叫做或门,当上述第三输入端和第四输入端有一个高电平(逻辑1)时,输出就为高电平(逻辑1),当上述第三输入端和第四输入端全部为低电平(逻辑0)时,输出就为低电平(逻辑0);与门又称为与电路,如果几个条件中,所有条件均得到满足,某事件就会发生,这种关系叫做“与”逻辑关系,具有“与”逻辑关系的电路叫做与门,当上述第三输入端和第四输入端均为高电平(逻辑1)时,输出就为高电平(逻辑1),当上述第三输入端和第四输入端有一个为低电平(逻辑0)时,输出就为低电平(逻辑0)。该方案中,仅仅通过一个或门或者与门就可以根据第二PWM波和第一PWM波生成第三PWM波,结构简单,生成效率较高。图1示出的为或门对应的装置,该装置主要实现图2a和图2b的方案,与门对应的装置本申请未示出,与门对应的装置主要实现图2c和图2d的方案。
当然,本申请的上述第二子生成设备并不限于仅包括与门和或门,还可以同时包括二者,还可以包括其他的器件,本领域技术人员可以根据实际情况选择合适的器件形成本申请的第二子生成设备。
需要说明的是,本申请中的第一生成设备和第二生成设备可以为现有技术中任何可行的设备和电路,本领域技术人员可以根据实际情况选择合适的电路或者器件作为第一生成设备和第二生成设备。
本申请的一种具体的实施例中,如图1所示,上述第一生成设备10包括PWM波发生器,用于生成第一PWM波。
本申请的另一种实施例中,如图1所示,上述第二生成设备20为数据选择器。数据选择器根据给定的输入地址代码,从一组输入信号中选出指定的一个送至输出端的组合逻辑电路。更为具体的一种实施例中,上述第二生成设备20包括八选一数据选择器。在本电路中,应用的是8个相位的GCLK时钟,输入的数据有8种,选定其中的一种作为输出。对应的8相位的GCLK时钟信号如图3所示,具体可以通过PLL或者相位插值器或者DLL等任意方法产生8个相位的GCLK时钟信号。
具体地,从一组输入信号中选出指定的一个送至输出端的第三生成设备30,该第三生成设备30可视为由逻辑电路组成的逻辑单元。
具体地,在信号产生装置中,应用的是8相位的时钟信号GCLK<7:0>。
需要说明的是,数据选择器并不限于本申请的数据选择器,可以根据实际需要选择其他合适的数据选择器,比如四选一数据选择器,十六选一数据选择器。
本申请的实施例还提供了一种驱动芯片,包括信号产生装置,上述信号产生装置为任一种上述的信号产生装置。
上述的驱动芯片由于包括上述的信号产生装置,因此,其可以达到准确补偿灰阶显示的效果,尤其适用于低灰阶的显示的方案。
本申请的实施例还提供了一种显示系统,包括LED和驱动芯片,该驱动芯片为上述的驱动芯片。
上述的显示系统中包括LED和驱动芯片,且该驱动芯片包括上述的信号生成电路,这样通过该驱动芯片就可以驱动LED,对LED的灰阶显示进行准确的补偿,具体通过调整LED打开的时间从而达到灰阶的调整,这样可以使得不同的灯之间的显示亮度的差异较小甚至没有差异,实现了较好的显示效果。
本申请的另一种具体的实施例中,上述显示系统还包括控制器,该控制器与驱动芯片通信,用于控制电流、时序以及配置驱动芯片。
本申请的实施例还提供了一种LED显示的驱动方法,包括:
控制器发送数据至上述的驱动芯片,上述数据包括第一部分数据和第二部分数据,上述第二部分数据为用于表征时钟信号周期的小数倍的数据,上述第一部分数据为用于表征时钟信号周期的整数倍的数据;
具体的,数据包括灰阶数据对应的整数部分和小数部分。其中,第一部分数据为灰阶数据的整数部分,第二部分数据为灰阶数据的小数部分。
上述驱动芯片的信号产生装置根据上述数据生成对应的第三PWM波。
上述的驱动方法中,首先,将对应的补偿数据发送至驱动芯片,然后,驱动芯片根据补偿数据生成对应的第三PWM波,该第三PWM波控制LED的工作,从而使得了对不同LED的显示灰阶的准确补偿,解决了现有技术中难以准确地对低灰阶显示进行补偿的问题,使得不同的LED灯的显示亮度的差异较小甚至没有差异。
具体地,上述补偿数据是包括了整数部分和小数部分的灰阶数据。
需要说明的是,现有技术中的控制器获取的数据也包括第一部分数据和第二部分数据,但是由于现有技术中的驱动芯片无法生成第二部分数据对应的第三PWM波,因此,现有技术中的控制器不会发送第二部分数据至驱动芯片,仅仅发送第一部分数据至驱动芯片。而本申请中,对应的信号产生装置可以生成第二部分数据对应的第三PWM波,因此,控制器会发送第一部分数据和第二部分数据至驱动芯片的信号产生装置。
具体的,第一部分数据为灰阶数据的整数部分,第二部分数据为灰阶数据的小数部分。
具体的,对应的信号产生装置可以生成具有小数部分数据的第三PWM波。
本申请的另一种具体的实施例中,上述驱动芯片的信号产生装置根据上述数据生成对应的第三PWM波,包括:解析上述数据,得到上述第一部分数据和上述第二部分数据;将上述第一部分数据和上述第二部分数据分别发送至上述信号产生装置的第一生成设备和第二生成设备,第一生成设备和第二生成设备生成对应于上述数据的第三PWM波。
具体的,第一部分数据为灰阶数据的整数部分,第二部分数据为灰阶数据的小数部分。
具体的,第三生成设备30生成对应于包括整数部分和小数部分的灰阶数据的第三PWM波PWM。
本申请中,控制器发送的数据可以采用两种方式:1,直接发N(整数)+F(小数)位数据给恒流IC;2,发m+小数指示位给恒流IC,即通过指示位告知恒流IC发送的数据m里面有多少位是小数位。两种方法的选择可以根据发送端系统实现复杂度以及发送效率来决定,但无论是哪种对传输数据的数据率影响都不大,不会对数据传输产生影响。
具体地,上述恒流IC为驱动芯片。
为了使得本领域技术人员能够更加清楚地了解本申请的技术方案,以下将结合具体的实施例来说明本申请的技术方案。
实施例
该实施例涉及一种信号产生装置,该信号产生装置的电路的具体结构如图1所示,具体包括第一生成设备10、第二生成设备20和第三生成设备30,其中,第一生成设备10为PWM波发生器,第二生成设备20为八选一数据选择器,第三生成设备30包括第一子生成设备和第二子生成设备,其中,第一子生成设备为触发器,第二子生成设备为或门,具体的连接关系如图1所示。
该生成电路的具体工作过程包括:
恒流IC接收到输入数据以后,将第一部分数据和第二部分数据分离,第一部分数据发送至第一生成设备10,第二部分数据发送至第二生成设备20。第一生成设备10按照原先的PWM波产生方式产生,生成的第一PWM波为图2a至图2d中各图所示的PWMN。
具体地,该输入数据是控制器发送的灰阶数据,第一部分数据是灰阶数据的整数部分N<15:0>,第二部分数据是灰阶数据的小数部分F<2:0>。信号产生装置的第一生成设备10接收整数部分N<15:0>,第二生成设备20接收小数部分F<2:0>。
通过PLL或者相位插值器或者DLL等任意方法产生8个相位的GCLK时钟,如图3所示,图3中每个波形相对于上一个波形都有延迟,且每个延迟为1/8,GCLK<0>为整数部分PWM的时钟,产生的第一PWM波为PWMN,其为GCLK周期的整数倍,如图1所示,由第二部分数据F<2:0>从GCLK<7:0>中选取相对应的时钟信号,选择得到图2a至图2d对应的GCLK,其实际上为GCLK<2>的波形,相比GCLK<0>延迟1/4周期。GCLK与PWMN输入至触发器,触发器输出如图2a至图2d中各图所示的PWMD,PWMD和PWMN分别输入至或门,即当两个波形都为高电平时,最终输出的PWN的波形就是高电平,如图2a和图2b所示,最终生成的第三PWM波的脉宽为整数倍的T2和小数倍的T2的和,即T3=T1+F×T2。参见图2a,上述第三PWM波PWM的第一个上升沿与第一PWM波PWMN的第一个上升沿同步。在F<2:0>为0,即第二部分数据为0的情况下,PWMN直接到输出端。
具体的,初始的时钟信号GCLK<0>为整数部分N<15:0>对应的时钟信号。
具体的,第一生成设备10产生第一PWM波PWMN,第一PWM波PWMN的脉宽为初始的时钟信号GCLK<0>周期的整数倍。
具体的,第二生成设备20根据小数部分F<2:0>从8相位的时钟信号GCLK<7:0>中选取相对应的时钟信号作为延迟时钟信号GCLK。
具体的,参见图2b,上述第三PWM波PWM的第一个上升沿与第二PWM波PWMD的第一个上升沿同步。
具体的,在小数部分F<2:0>为0的情况下,第一PWM波PWMN直接到信号产生装置的输出端作为第三PWM波PWM输出。
具体的,小数部分F<2:0>的二进制数据有3位(0位至2位共3位),多个预设时钟信号的个数为2的三次方,对应于8相位的时钟信号GCLK<7:0>。
具体的,四选一数据选择器对应的多个预设时钟信号为4相位的时钟信号,灰阶数据的小数部分仅需两位。十六选一数据选择器对应的多个预设时钟信号为16相位的时钟信号,灰阶数据的小数部分仅需4位。
上述的电路不仅可以生成具有小数部分数据的第三PWM波,进而其可以采用该第三PWM波控制LED的工作,可以准确地补偿LED的灰阶,该电路不仅可以对高灰阶的LED显示进行补偿,也可以对低灰阶的LED进行补偿,尤其适用于对低灰阶的LED的补偿,解决了现有技术中难以对低灰阶的LED显示进行准确地补偿的问题。该方案在所需的额外的硬件以及控制器设计的开销很小的情况下,实现了提高低灰显示的精度。并且,该电路结构简单,效率较高且成本较低。
从以上的描述中,可以看出,本申请上述的实施例实现了如下技术效果:
1)、本申请的电路中,第一生成设备用于生成整数个时钟信号周期的第一PWM波,即PWMN,第二生成设备生成延迟时钟信号GCLK(即生成延迟的时钟信号,延迟时钟信号的第一个上升沿相比初始的时钟信号GCLK<0>的第一个上升沿具有延迟,延迟的时间为F×T2,初始的时钟信号GCLK<0>的一个上升沿与第一PWM波PWMN的第一个上升沿是同步的,所以,延迟时钟信号相与第一PWM波之间不同步),第三生成设备根据上述第一PWM波和上述延迟时钟信号生成第三PWM波,由于延迟时钟信号相对于初始时钟信号的延迟小于时钟信号的一个周期,而初始的时钟信号GCLK<0>的第一个上升沿与第一PWM波PWMN的第一个上升沿是同步的或者相差时钟信号的整数倍,因此,第三PWM波的脉宽包括整数部分和小数部分,小数部分由F×T2决定。该电路可以生成具有小数部分数据的第三PWM波,进而其可以采用该第三PWM波控制LED的工作,可以准确地补偿LED的灰阶,该电路不仅可以对高灰阶的LED显示进行补偿,也可以对低灰阶的LED进行补偿,尤其适用于对低灰阶的LED的补偿,解决了现有技术中难以对低灰阶的LED显示进行准确地补偿的问题。该方案在所需的额外的硬件以及控制器设计的开销很小的情况下,实现了提高低灰显示的精度。
2)、本申请的驱动芯片由于包括上述的信号产生装置,其可以达到准确补偿灰阶显示的效果,尤其适用于低灰阶的显示的方案。
3)、本申请的显示系统中包括LED和驱动芯片,且该驱动芯片包括上述的生成电路,这样通过该驱动芯片就可以驱动LED芯片,对LED的灰阶显示进行准确的补偿,具体通过调整LED打开的时间从而达到灰阶的调整,这样可以使得不同的灯之间的显示亮度的差异较小甚至没有差异,实现了较好的显示效果。
4)、本申请的驱动方法中,首先,将对应的补偿数据发送至驱动芯片,然后,驱动芯片根据补偿数据生成对应的第三PWM波,该第三PWM波控制LED的工作,从而使得了对不同LED的显示灰阶的准确补偿,解决了现有技术中难以准确地对低灰阶显示进行补偿的问题,使得不同的LED灯的显示亮度的差异较小甚至没有差异。
以上所述仅为本申请的优选实施例而已,并不用于限制本申请,对于本领域的技术人员来说,本申请可以有各种更改和变化。凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (11)
1.一种用于LED显示系统的信号产生装置,包括:
PWM波发生器,用于根据接收到的灰阶数据的整数部分产生第一PWM信号;
数据选择器,用于根据接收到的灰阶数据的小数部分选择相应延迟量的延迟时钟信号;
逻辑单元,用于根据所述第一PWM信号和所述延迟时钟信号产生第三PWM信号,
其中,所述第三PWM信号的脉宽与所述第一PWM信号的脉宽相差所述延迟量,所述信号产生装置接收包含整数部分和小数部分的灰阶数据,以补偿高灰阶和低灰阶范围的灰阶精度差异。
2.根据权利要求1所述的信号产生装置,其中,所述数据选择器从多个预设时钟信号中选择相应延迟量的延迟时钟信号,所述多个预设时钟信号具有逐次等量递增的延迟量。
3.根据权利要求1所述的信号产生装置,其中,所述数据选择器接收所述灰阶数据的小数部分包括x位二进制数字,根据所述x位二进制数字选择y个预设时钟信号之一,其中,y=2x。
4.根据权利要求1-3任一项所述的信号产生装置,其中,所述逻辑单元包括触发器和或门,用于实现正延迟量。
5.根据权利要求1-3任一项所述的信号产生装置,其中,所述逻辑单元包括触发器和与门,用于实现负延迟量。
6.一种驱动芯片,包括如权利要求1-5任一项所述的信号产生装置。
7.根据权利要求6所述的驱动芯片,其中,所述驱动芯片从控制器分别接收所述灰阶数据的整数部分和所述灰阶数据的小数部分。
8.根据权利要求6所述的驱动芯片,其中,所述驱动芯片从控制器接收多位数据,以及根据所述多位数据的指示位将所述多位数据拆分成所述灰阶数据的整数部分和所述灰阶数据的小数部分。
9.根据权利要求8所述的驱动芯片,其中,所述指示位用于指示所述多位数据中的整数部分和小数部分的位数。
10.一种显示系统,包括:
多个LED;以及
如权利要求6-9任一项所述的驱动芯片。
11.一种LED显示系统的驱动方法,包括:
根据接收到的灰阶数据的整数部分产生第一PWM信号;
根据接收到的灰阶数据的小数部分选择相应延迟量的延迟时钟信号;以及
根据所述第一PWM信号和所述延迟时钟信号产生第三PWM信号,
其中,所述第三PWM信号的脉宽与所述第一PWM信号的脉宽相差所述延迟量,所述信号产生装置接收包含整数部分和小数部分的灰阶数据,以补偿高灰阶和低灰阶范围的灰阶精度差异。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911383142X | 2019-12-27 | ||
CN201911383142.XA CN111028768A (zh) | 2019-12-27 | 2019-12-27 | 信号产生装置、驱动芯片、显示系统与led显示的驱动方法 |
CN202010814947.1A CN111724728A (zh) | 2019-12-27 | 2020-08-13 | 信号产生装置、驱动芯片和显示系统 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010814947.1A Division CN111724728A (zh) | 2019-12-27 | 2020-08-13 | 信号产生装置、驱动芯片和显示系统 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN118038799A true CN118038799A (zh) | 2024-05-14 |
Family
ID=70197079
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911383142.XA Pending CN111028768A (zh) | 2019-12-27 | 2019-12-27 | 信号产生装置、驱动芯片、显示系统与led显示的驱动方法 |
CN202410239572.9A Pending CN118038799A (zh) | 2019-12-27 | 2020-08-13 | 信号产生装置、驱动芯片、显示系统及驱动方法 |
CN202010814947.1A Pending CN111724728A (zh) | 2019-12-27 | 2020-08-13 | 信号产生装置、驱动芯片和显示系统 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911383142.XA Pending CN111028768A (zh) | 2019-12-27 | 2019-12-27 | 信号产生装置、驱动芯片、显示系统与led显示的驱动方法 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010814947.1A Pending CN111724728A (zh) | 2019-12-27 | 2020-08-13 | 信号产生装置、驱动芯片和显示系统 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220059023A1 (zh) |
JP (1) | JP7289991B2 (zh) |
KR (1) | KR102645252B1 (zh) |
CN (3) | CN111028768A (zh) |
WO (1) | WO2021128558A1 (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114360451A (zh) * | 2022-01-27 | 2022-04-15 | 成都利普芯微电子有限公司 | 一种led显示屏恒流驱动电路、驱动芯片、电子设备 |
CN114420043B (zh) * | 2022-01-27 | 2022-11-18 | 成都利普芯微电子有限公司 | 一种驱动电路、驱动芯片和显示装置 |
CN114420030B (zh) * | 2022-01-27 | 2022-11-04 | 成都利普芯微电子有限公司 | Pwm产生电路、驱动芯片、电子设备 |
CN114420045B (zh) | 2022-01-27 | 2023-04-07 | 成都利普芯微电子有限公司 | 一种驱动电路、驱动芯片、显示装置 |
CN114724501B (zh) * | 2022-03-23 | 2024-06-04 | 厦门凌阳华芯科技股份有限公司 | 一种led显示器及其脉冲宽度调制系统 |
Family Cites Families (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0984028A (ja) * | 1995-09-11 | 1997-03-28 | Sony Corp | 輝度信号形成回路 |
JP3817958B2 (ja) * | 1999-03-16 | 2006-09-06 | セイコーエプソン株式会社 | Pwm制御回路、マイクロコンピュータ、及び電子機器 |
US20020126079A1 (en) * | 2001-03-09 | 2002-09-12 | Willis Donald Henry | Reducing sparkle artifacts with low brightness slew rate limiting |
JP2004171436A (ja) | 2002-11-22 | 2004-06-17 | Sony Corp | データインタフェース方法およびデータインタフェース装置 |
US6819190B2 (en) * | 2002-12-10 | 2004-11-16 | Intersil Americas Inc. | Robust fractional clock-based pulse generator for digital pulse width modulator |
US7206343B2 (en) * | 2003-01-24 | 2007-04-17 | Intersil Americas Inc. | High resolution digital pulse width modulator for DC-DC voltage converter |
US8396111B2 (en) * | 2003-07-25 | 2013-03-12 | Powervation Limited | Digital pulse width modulator |
KR101354269B1 (ko) * | 2006-06-30 | 2014-01-22 | 엘지디스플레이 주식회사 | 액정 표시 장치 |
JP2011113794A (ja) | 2009-11-26 | 2011-06-09 | Toshiba Lighting & Technology Corp | Led点灯装置および照明装置 |
KR101153219B1 (ko) * | 2010-03-18 | 2012-06-07 | 매그나칩 반도체 유한회사 | 디밍 신호를 이용한 dc-dc 컨버터용 pwm 신호 발생회로 및 방법과 이를 구비한 백라이트용 led 구동 회로 |
KR101167201B1 (ko) * | 2010-11-10 | 2012-07-24 | 매그나칩 반도체 유한회사 | 다이렉트 모드를 갖는 디지털 pwm 방식에서 디밍 신호를 이용한 dc-dc 컨버터용 pwm 신호 생성회로 및 이를 이용한 led 구동회로 |
KR101189253B1 (ko) * | 2010-11-10 | 2012-10-09 | 매그나칩 반도체 유한회사 | 고정위상 모드를 갖는 디지털 pwm방식에서 디밍 신호를 이용한 dc-dc 컨버터용 pwm 신호 생성회로 및 이를 이용한 led 구동회로 |
US9155156B2 (en) * | 2011-07-06 | 2015-10-06 | Allegro Microsystems, Llc | Electronic circuits and techniques for improving a short duty cycle behavior of a DC-DC converter driving a load |
TWI444091B (zh) * | 2011-08-12 | 2014-07-01 | Raydium Semiconductor Corp | 發光二極體驅動裝置 |
US8525609B1 (en) | 2011-09-27 | 2013-09-03 | Cypress Semiconductor Corporation | Pulse width modulation circuits, systems and methods |
CN102802317B (zh) * | 2012-08-28 | 2014-09-24 | 成都启臣微电子有限公司 | Led光源的调节装置 |
JP6056276B2 (ja) * | 2012-08-30 | 2017-01-11 | セイコーエプソン株式会社 | 表示装置および光源制御方法 |
US9118311B1 (en) * | 2014-03-06 | 2015-08-25 | Freescale Semiconductor, Inc. | Methods and apparatus for generating a modulated waveform |
CN105764204B (zh) * | 2014-12-18 | 2018-01-19 | 欧普照明股份有限公司 | 一种pwm调光方法及pwm调光装置 |
CN104409049B (zh) * | 2014-12-24 | 2017-01-25 | 南京信息工程大学 | 改变led显示屏灰度空间的方法及其采用的时序发生器 |
CN105304027B (zh) * | 2015-10-12 | 2017-08-15 | 武汉华星光电技术有限公司 | 一种背光源的控制电路、控制方法及液晶显示装置 |
JP6829947B2 (ja) | 2016-05-17 | 2021-02-17 | ローム株式会社 | 発光素子駆動用半導体集積回路、発光素子駆動装置、発光装置、車両 |
CN106452052A (zh) * | 2016-07-27 | 2017-02-22 | 南京航空航天大学 | 基于dcm调制的dc/dc控制电路 |
US10395584B2 (en) * | 2016-11-22 | 2019-08-27 | Planar Systems, Inc. | Intensity scaled dithering pulse width modulation |
CN109545125B (zh) * | 2017-09-21 | 2023-11-14 | 富满微电子集团股份有限公司 | 采用脉冲宽度补偿算法的脉冲调制控制方法及系统 |
US10565928B2 (en) * | 2018-04-04 | 2020-02-18 | Sct Ltd. | Method and apparatus for compensating image data for LED display |
US10694597B2 (en) * | 2018-04-19 | 2020-06-23 | Innolux Corporation | LED pixel circuits with PWM dimming |
CN109036260A (zh) * | 2018-08-31 | 2018-12-18 | 北京集创北方科技股份有限公司 | 数据处理方法、显示驱动芯片和显示设备 |
TWI697883B (zh) * | 2019-03-28 | 2020-07-01 | 聚積科技股份有限公司 | 顯示系統及其驅動電路 |
KR20210007455A (ko) * | 2019-07-11 | 2021-01-20 | 삼성전자주식회사 | 디스플레이 구동 회로, 이를 포함하는 디스플레이 장치 및 디스플레이 구동 회로의 동작 방법 |
-
2019
- 2019-12-27 CN CN201911383142.XA patent/CN111028768A/zh active Pending
-
2020
- 2020-02-24 WO PCT/CN2020/076358 patent/WO2021128558A1/zh active Application Filing
- 2020-02-24 JP JP2022531640A patent/JP7289991B2/ja active Active
- 2020-02-24 KR KR1020227019616A patent/KR102645252B1/ko active IP Right Grant
- 2020-08-13 CN CN202410239572.9A patent/CN118038799A/zh active Pending
- 2020-08-13 CN CN202010814947.1A patent/CN111724728A/zh active Pending
-
2021
- 2021-10-13 US US17/500,786 patent/US20220059023A1/en active Pending
Also Published As
Publication number | Publication date |
---|---|
CN111724728A (zh) | 2020-09-29 |
CN111028768A (zh) | 2020-04-17 |
JP7289991B2 (ja) | 2023-06-12 |
KR20220100015A (ko) | 2022-07-14 |
JP2023504128A (ja) | 2023-02-01 |
US20220059023A1 (en) | 2022-02-24 |
KR102645252B1 (ko) | 2024-03-08 |
WO2021128558A1 (zh) | 2021-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN118038799A (zh) | 信号产生装置、驱动芯片、显示系统及驱动方法 | |
US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
CN101689852B (zh) | 具有经改善的脉宽调制频率分辨率的系统、方法及设备 | |
CN107222189B (zh) | 一种数字脉冲宽度调制器 | |
CN111149297B (zh) | 用于生成时钟信号刷新显示屏幕内容的时钟合成电路及相关技术 | |
CN108445734A (zh) | 时脉倍频、乘频及数字脉冲产生电路、时间数字转换器 | |
US8686776B2 (en) | Phase rotator based on voltage referencing | |
US8169347B2 (en) | Parallel-to-serial converter and parallel data output device | |
WO2010073458A1 (ja) | タイミング発生器および試験装置ならびにテストレートの制御方法 | |
EP2677711A1 (en) | Polar modulator | |
US20080315927A1 (en) | Frequency adjusting apparatus and dll circuit including the same | |
JP4900697B2 (ja) | シリアルデータ通信システムおよび画像形成装置 | |
CN114978128B (zh) | 脉冲宽度调制波形的控制方法和装置 | |
US6317457B1 (en) | Pulse density modulator | |
US7327300B1 (en) | System and method for generating a pulse width modulated signal having variable duty cycle resolution | |
US7072920B2 (en) | Method and apparatus for digital frequency conversion | |
JP3525831B2 (ja) | クロック信号伝送方式及びディジタル信号伝送方式並びにクロック信号伝送方法及びディジタル信号伝送方法 | |
JPH05235718A (ja) | ジッタ付与装置 | |
US20110158299A1 (en) | Transmitting apparatus and communication system | |
KR100355759B1 (ko) | 2의n배 클럭 체배기 | |
JPH09261015A (ja) | 周波数可変のパルス波形発生回路 | |
JPH03119860A (ja) | 画像データ変調装置 | |
JPH0879058A (ja) | 位相可変回路およびこれを用いた2信号間位相可変回路 | |
JP2007096417A (ja) | パターン発生装置 | |
JPH0661807A (ja) | ディジタルデューティファクタ調整回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |