CN114978128B - 脉冲宽度调制波形的控制方法和装置 - Google Patents
脉冲宽度调制波形的控制方法和装置 Download PDFInfo
- Publication number
- CN114978128B CN114978128B CN202210902863.2A CN202210902863A CN114978128B CN 114978128 B CN114978128 B CN 114978128B CN 202210902863 A CN202210902863 A CN 202210902863A CN 114978128 B CN114978128 B CN 114978128B
- Authority
- CN
- China
- Prior art keywords
- pulse width
- width modulation
- waveform
- determining
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 230000010363 phase shift Effects 0.000 claims abstract description 40
- 238000004590 computer program Methods 0.000 claims description 6
- 238000012545 processing Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 14
- 238000004891 communication Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
本发明涉及波形处理技术领域，提供一种脉冲宽度调制波形的控制方法和装置，该方法包括：根据锁相环生成多路周期相同且相移不同的时钟信号；根据各路时钟信号、计数器和计数器的参数、比较器和比较器的参数，确定多路第一脉冲宽度调制波形；根据各路第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制选择器根据脉宽时间从各路第二脉冲宽度调制波形中选择待输出的脉冲宽度调制波形输出。本发明利用相移锁相环在不提高时钟周期的条件下提高PWM波形脉宽时间的控制精度。
Description
技术领域
本发明涉及波形处理技术领域，尤其涉及一种脉冲宽度调制波形的控制方法和装置。
背景技术
PWM（Pulse-width modulation，脉冲宽度调制）是一种对脉冲的宽度进行调制的模拟控制方式，其基础理论是面积等效原理（形状不同、冲量相同的窄脉冲加到具有惯性的环节上时效果相同），对于所需要的波形，可以通过对一系列脉冲的宽度进行调制来等效获得，因而广泛应用于通信、测量、功率控制、电力电子技术等领域。通过对逆变电路开关器件的通断进行控制，在输出端获得许多幅值相等的脉冲，由于面积等效原理，这些脉冲可以替代所需的波形。PWM的优点是从处理器到被控系统信号都是数字式的，无需数模转换，对噪声的抵抗能力强，但是，目前存在PWM波形脉宽时间的控制精度低的问题。
发明内容
本发明提供一种脉冲宽度调制波形的控制方法和装置，用以解决PWM波形脉宽时间的控制精度低的问题，通过锁相环生成多路周期相同且相移不同的时钟信号，基于该时钟信号、各计数器及其参数、各比较器及其参数确定多路脉宽时间不同的PWM波形，从多路PWM波形中选择其中一路输出，实现在不提高时钟周期的条件下提高PWM波形脉宽时间的控制精度。
本发明提供一种脉冲宽度调制波形的控制方法，包括：
根据锁相环生成多路周期相同且相移不同的时钟信号；
根据各路所述时钟信号、计数器和所述计数器的参数、比较器和所述比较器的参数，确定多路第一脉冲宽度调制波形；
根据各路所述第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；
根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制所述选择器根据所述脉宽时间从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出。
在一个实施例中，所述根据各路所述第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形，包括：
根据各路所述第一脉冲宽度调制波形确定参考波形；
将所述参考波形分别与各路所述第一脉冲宽度调制波形进行叠加，得到多路所述第二脉冲宽度调制波形。
在一个实施例中，所述控制所述选择器根据所述脉宽时间从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出，包括：
确定所述脉宽时间与各路所述第二脉冲宽度调制波形的脉宽时间的匹配结果；
控制所述选择器根据所述匹配结果从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出。
在一个实施例中，所述根据各路所述时钟信号、计数器和所述计数器的参数、比较器和所述比较器的参数，确定多路第一脉冲宽度调制波形，包括：
根据各路所述时钟信号、计数周期的控制信号以及所述计数器确定多个计数值，所述计数器的参数包括计数周期的控制信号；
根据各个所述计数值、比较值以及所述比较器确定多路第一脉冲宽度调制波形，所述比较器的参数包括比较值。
在一个实施例中，所述根据锁相环生成多路周期相同且相移不同的时钟信号，包括：
获取计数时钟的外部时钟信号；
控制所述锁相环对所述外部时钟信号进行相位调整，得到多路周期相同且相移不同的时钟信号。
在一个实施例中，所述根据各路所述时钟信号、计数周期的控制信号以及所述计数器确定多个计数值之前，还包括：
确定所述计数器的计数周期，并将所述计数周期的控制信号输入所述计数器。
在一个实施例中，所述根据各个所述计数值、比较值以及所述比较器确定多路第一脉冲宽度调制波形，所述比较器的参数包括比较值之前，还包括：
确定所述比较器的比较值，并将所述比较值输入所述比较器。
本发明还提供一种脉冲宽度调制波形的控制装置，包括：
时钟信号生成模块，用于根据锁相环生成多路周期相同且相移不同的时钟信号；
第一确定模块，用于根据各路所述时钟信号、计数器和所述计数器的参数、比较器和所述比较器的参数，确定多路第一脉冲宽度调制波形；
第二确定模块，用于根据各路所述第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；
输出模块，用于根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制所述选择器根据所述脉宽时间从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出。
本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述脉冲宽度调制波形的控制方法。
本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述脉冲宽度调制波形的控制方法。
本发明提供的脉冲宽度调制波形的控制方法和装置，通过根据锁相环生成多路周期相同且相移不同的时钟信号；根据各路时钟信号、计数器和计数器的参数、比较器和比较器的参数，确定多路第一脉冲宽度调制波形；根据各路第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制选择器根据脉宽时间从各路第二脉冲宽度调制波形中选择待输出的脉冲宽度调制波形输出。本发明通过利用相移锁相环生成多路周期相同且相移不同的时钟信号作用于计数器，计数器在各路时钟信号的作用下会产生多个计数值，将各计数值作用于比较器会产生多路第一脉冲宽度调制波形，基于各路第一脉冲宽度调制波形确定多路脉宽时间不同的第二脉冲宽度调制波形，最后从多路第二脉冲宽度调制波形中选择其中一路输出，如此可以在不提高时钟周期的条件下提高PWM波形脉宽时间的控制精度。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的脉冲宽度调制波形的控制方法的流程示意图之一；
图2是本发明提供的脉冲宽度调制波形的控制方法的流程示意图之二；
图3是本发明提供的单路的PWM波形图；
图4是本发明提供的单路PWM波形生成方法的示意图；
图5是本发明提供的单路PWM波形的生成原理示意图；
图6是本发明提供的脉冲宽度调制波形的控制方法的电路结构示意图；
图7是本发明提供的4选1选择器的结构示意图；
图8是本发明提供的PWM波形脉宽时间控制精度的原理示意图；
图9是本发明提供的脉冲宽度调制波形的控制装置的结构示意图；
图10是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
下面结合图1-图10描述本发明的脉冲宽度调制波形的控制方法和装置。
具体地，本发明提供一种脉冲宽度调制波形的控制方法，参照图1，图1是本发明提供的脉冲宽度调制波形的控制方法的流程示意图之一。
本发明实施例提供了脉冲宽度调制波形的控制方法的实施例，需要说明的是，虽然在流程图中示出了逻辑顺序，但是在某些数据下，可以以不同于此处的顺序完成所示出或描述的步骤。
本发明实施例提供的脉冲宽度调制波形的控制方法，包括：
步骤S10，根据锁相环生成多路周期相同且相移不同的时钟信号；
需要说明的是，参考图3，图3是本发明提供的单路的PWM波形图。PWM波形的周期为：
PWM波形的占空比为：
其中，占空比是指在一个脉冲循环内，通电时间相对于总时间所占的比例。
参考图4，图4是本发明提供的单路PWM波形生成方法的示意图。RST是计数器的复位信号，当RST=0时，计数器输出n=0；当RST=1时，计数器开始计数。N是寄存器预设的值，当n<N时，比较器的out输出为“1”；当n>N时，比较器的out输出为“0”。
参考图5，图5是本发明提供的单路PWM波形的生成原理示意图。当改变计数器的计数周期T时，可以改变输出波形out的周期；当改变N时，可以改变输出波形out的占空比。可以理解的是，PWM波形的脉宽时间控制精度定义为PWM波形的高电平脉宽时间（T1）可以调节的最小范围，该调节值可以体现对PWM波形的占空比调节精度的控制能力，其中，PWM波形的脉宽时间控制精度即为计数时钟clk的周期t，因为当N的值累加1时，PWM波形的脉宽时间也相应的累加一个周期（计数器在计数时钟clk的上升沿开始计数），即PWM波形脉宽时间可调的最小值为t。但是，为了进一步提高PWM波形脉宽时间的控制精度，本发明实施例利用相移锁相环在不提高时钟周期的条件下提高PWM波形脉宽时间的控制精度。
可以理解的是，为了提高PWM波形脉宽时间的控制精度，可以相应的降低计数时钟的周期t，也即需要提高计数时钟的频率，在计数时钟的频率无法再升高时，不能提高PWM波形的脉宽时间的控制精度。
具体地，在FPGA内部嵌入IP锁相环（Phase locked loop，PLL），根据锁相环生成多路周期相同且相移不同的时钟信号，具体地，获取计数时钟的外部时钟信号，然后控制锁相环对外部时钟信号进行相位调整，得到多路周期相同且相移不同的时钟信号，其中，锁相环用于对输入到FPGA的时钟信号进行任意分频、倍频、相位调整、占空比调整，从而输出一个期望的时钟。例如，参考图6，计数时钟CLK是外部时钟输入，用于给锁相环提供时钟输入，当计数时钟CLK向锁相环提供时钟信号后，锁相环对该时钟信号进行相位调整，生成四路周期相同且相移分别为0°、90°、180°、270°相移时钟。
步骤S20，根据各路所述时钟信号、计数器和所述计数器的参数、比较器和所述比较器的参数，确定多路第一脉冲宽度调制波形；
在确定各路时钟信号后，根据各路时钟信号、计数器和计数器的参数、比较器和比较器的参数，确定多路第一脉冲宽度调制波形，具体地，根据各路时钟信号、计数周期的控制信号以及计数器确定多个计数值，然后根据各个计数值、比较值以及比较器确定多路第一脉冲宽度调制波形，其中，计数器的参数包括计数周期的控制信号，比较器的参数包括比较值。例如，在锁相环将各路时钟信号（即相移时钟）输入至对应的计数器后，确定计数器的计数周期，然后将计数周期的控制信号输入至各计数器，最后根据各路时钟信号、计数周期的控制信号以及计数器确定多个计数值，如参考图6，将相移分别为0°、90°、180°、270°的相移时钟和计数周期的控制信号输入至对应的计数器后，四个计数器在相移时钟的作用下会产生四个相移的计数值，也即四个相同的计数器在时间上会产生四个在时间上相移的计数值，分别为cnt<0>，cnt<1>，cnt<2>，cnt<3>。
需要说明的是，DT<7:0>用于控制计数器的计数周期T的8位控制二进制信号，也即用于控制PWM波形的周期。
在将计数值cnt<0>，cnt<1>，cnt<2>，cnt<3>分别输入至对应的比较器后，确定比较器的比较值，并将比较值输入比较器，然后根据各个计数值、比较器的比较值以及比较器确定多路第一脉冲宽度调制波形。例如，参考图6，将计数值和比较值输入至对应的比较器后，四个比较器在计数值cnt<0>，cnt<1>，cnt<2>，cnt<3>作用下分别输出PWM_0°，PWM_90°，PWM_180°，PWM_270°的PWM波形，即第一脉冲宽度调制波形，其中，这四路PWM波形在时间上也会产生相移。
需要说明的是，DN<7:0>用于控制比较器的比较值N，用于控制PWM波形的占空比，也可以理解为PWM波形高电平脉宽时间粗调的控制位。
通过确定计数器的计数周期，将计数周期的控制信号输入至各计数器，实现了控制PWM波形的周期，通过确定比较器的比较值，将比较值输入比较器，实现了PWM波形高电平脉宽时间的粗调，从而提高了PWM波形脉宽时间的控制精度。
步骤S30，根据各路所述第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；
具体地，在确定第一脉冲宽度调制波形后，根据第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形，例如，基于第一脉冲宽度调制波形确定一个参考信号，通过或门对参考信号以及各个第一脉冲宽度调制波形进行叠加，得到多路脉宽时间（或占空比）不同的第二脉冲宽度调制波形。
步骤S40，根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制所述选择器根据所述脉宽时间从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出。
具体地，根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，然后，控制选择器根据脉宽时间从各路第二脉冲宽度调制波形中选择待输出的脉冲宽度调制波形输出。例如，参考图7，图7是本发明提供的4选1选择器的结构示意图。4选1选择器是一种多路转换器或多路开关，其主要功能是从多路数据中选择其中一路信号发送出去，所以它是一个多输入、单输出的组合逻辑电路。在4选1选择器中，DO、D1、D2、D3是4位数据输入端，A1和A0是控制输入端，Y是数据输出端，当A1和A0输入的值不同时，Y对应输出不同的值，例如：
A1A0=00时，输出Y=D0；
A1A0=01时，输出Y=D1；
A1A0=10时，输出Y=D2；
A1A0=11时，输出Y=D3。
参考图6，通过或门对参考信号以及各个第一脉冲宽度调制波形进行叠加，得到PWM_4_0，PWM_4_1，PWM_4_2，PWM_4_3四路占空比不同的PWM波形，即第二脉冲宽度调制波形，可以理解的是，叠加后的PWM波形的高电平脉宽长度将会逐渐增加t/4（t是4路相移计数时钟的周期），换言之，PMM脉宽长度的控制精度由原理的t增加到了t/4，提高了4倍。
假设PWM_4_0，PWM_4_1，PWM_4_2，PWM_4_3这四路波形的脉宽时间分别为1s、1.25s、1.5s、1.75s。如果选择器的开关控制信号为00，则说明当前想要输出脉宽时间为1s的PWM波形；如果选择器的开关控制信号为01，则说明当前想要输出脉宽时间为1.25s的PWM波形；如果选择器的开关控制信号为10，则说明当前想要输出脉宽时间为1.5s的PWM波形；如果选择器的开关控制信号为11，则说明当前想要输出脉宽时间为1.75s的PWM波形。
在确定待输出的脉冲宽度调制波形的脉宽时间后，将该脉宽时间与各路第二脉冲宽度调制波形的脉宽时间进行匹配，如果匹配成功，则说明第二脉冲宽度调制波形中存在符合脉宽时间需求的波形，此时，控制选择器根据匹配结果从各路第二脉冲宽度调制波形中选择待输出的脉冲宽度调制波形输出，例如，假设待输出的脉冲宽度调制波形的脉宽时间为1s，PWM_4_0的脉宽时间也为1s，此时直接控制4选1选择器选择PWM_4_0，并输出。
需要说明的是，DL<1:0>是4选1选择器的控制开关，用于选择4选1选择器的4个输入信号，也可以理解为PWM波形高电平脉宽时间的细调控制位。
本发明实施例提供的脉冲宽度调制波形的控制方法，通过根据锁相环生成多路周期相同且相移不同的时钟信号；根据各路时钟信号、计数器和计数器的参数、比较器和比较器的参数，确定多路第一脉冲宽度调制波形；根据各路第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制选择器根据脉宽时间从各路第二脉冲宽度调制波形中选择待输出的脉冲宽度调制波形输出。基于此，通过利用相移锁相环生成四路周期相同，相移分别为0°、90°、180°、270°的相移时钟作用于四个相同的计数器，这四个计数器在相移时钟的作用下也会产生四个相移的计数值，将这四个相移的计数值作用于比较器会产生四路周期相同，初相位不同的PWM波形，再选择其中的一路波形作为参考波形，将参考波形与其它的PWM波形通过或门叠加，再通过一个4选1选择器做波形选择（相当与对波形的占空比进行细调），如此可以在不提高时钟周期的条件提高了PWM波形脉宽时间的控制精度。
进一步地，参考图2，图2是本发明提供的脉冲宽度调制波形的控制方法的流程示意图之二，在本发明实施例中，所述根据各路所述第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形，包括：
步骤S31，根据各路所述第一脉冲宽度调制波形确定参考波形；
步骤S32，将所述参考波形分别与各路所述第一脉冲宽度调制波形进行叠加，得到多路所述第二脉冲宽度调制波形。
在确定多路第一脉冲宽度调制波形后，基于多路第一脉冲宽度调制波形确定其中一路作为参考波形，然后，将参考波形分别与各个第一脉冲宽度调制波形进行叠加，得到多个第二脉冲宽度调制波形。例如，参考图6和图8，假设选择PWM_0°作为参考波形，将参考波形PWM_0°分别与PWM_0°，PWM_90°，PWM_180°，PWM_270°通过或门相叠加得到PWM_4_0，PWM_4_1，PWM_4_2，PWM_4_3四路占空比不同的PWM波形，叠加后的PWM波形的高电平脉宽长度将会逐渐增加t/4（t是4路相移计数时钟的周期），换言之，PMM脉宽长度的控制精度由原理的t增加到了t/4，提高了4倍。
本发明实施例通过根据第一脉冲宽度调制波形确定参考波形，然后根据参考波形以及第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形，基于此，通过波形叠加得到多路脉宽时间不同的PWM波形，从而提高了选择目标脉冲宽度调制波形的准确性。
下面对本发明实施例提供的脉冲宽度调制波形的控制装置进行描述，下文描述的脉冲宽度调制波形的控制装置与上文描述的脉冲宽度调制波形的控制方法可相互对应参照。
参考图9，图9是本发明实施例提供的脉冲宽度调制波形的控制装置的结构示意图，在本发明实施例中，脉冲宽度调制波形的控制装置包括时钟信号生成模块901、第一确定模块902、第二确定模块903和输出模块904；
所述时钟信号生成模块901，用于根据锁相环生成多路周期相同且相移不同的时钟信号；
所述第一确定模块902，用于根据各路所述时钟信号、计数器和所述计数器的参数、比较器和所述比较器的参数，确定多路第一脉冲宽度调制波形；
所述第二确定模块903，用于根据各路所述第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；
所述输出模块904，用于根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制所述选择器根据所述脉宽时间从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出。
本发明实施例提供的脉冲宽度调制波形的控制装置，通过根据锁相环生成多路周期相同且相移不同的时钟信号；根据各路时钟信号、计数器和计数器的参数、比较器和比较器的参数，确定多路第一脉冲宽度调制波形；根据各路第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制选择器根据脉宽时间从各路第二脉冲宽度调制波形中选择待输出的脉冲宽度调制波形输出。基于此，通过利用相移锁相环生成四路周期相同，相移分别为0°、90°、180°、270°的相移时钟作用于四个相同的计数器，这四个计数器在相移时钟的作用下也会产生四个相移的计数值，将这四个相移的计数值作用于比较器会产生四路周期相同，初相位不同的PWM波形，再选择其中的一路波形作为参考波形，将参考波形与其它的PWM波形通过或门叠加，再通过一个4选1选择器做波形选择（相当与对波形的占空比进行细调），如此可以在不提高时钟周期的条件下将波形的脉宽时间控制精度提高四倍，从而提高了PWM波形脉宽时间的控制精度。
在一个实施例中，所述第二确定模块903具体用于：
根据各路所述第一脉冲宽度调制波形确定参考波形；
将所述参考波形分别与各路所述第一脉冲宽度调制波形进行叠加，得到多路所述第二脉冲宽度调制波形。
在一个实施例中，所述输出模块904具体用于：
确定所述脉宽时间与各路所述第二脉冲宽度调制波形的脉宽时间的匹配结果；
控制所述选择器根据所述匹配结果从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出。
在一个实施例中，所述第一确定模块902具体用于：
根据各路所述时钟信号、计数周期的控制信号以及所述计数器确定多个计数值，所述计数器的参数包括计数周期的控制信号；
根据各个所述计数值、比较值以及所述比较器确定多路第一脉冲宽度调制波形，所述比较器的参数包括比较值。
在一个实施例中，所述时钟信号生成模块901具体用于：
获取计数时钟的外部时钟信号；
控制所述锁相环对所述外部时钟信号进行相位调整，得到多路周期相同且相移不同的时钟信号。
在一个实施例中，所述第一确定模块902具体用于：
确定所述计数器的计数周期，并将所述计数周期的控制信号输入所述计数器。
在一个实施例中，所述第一确定模块902具体用于：
确定所述比较器的比较值，并将所述比较值输入所述比较器。
图10示例了一种电子设备的实体结构示意图，如图10所示，该电子设备可以包括：处理器(processor)1010、通信接口(Communications Interface)1020、存储器(memory)1030和通信总线1040，其中，处理器1010，通信接口1020，存储器1030通过通信总线1040完成相互间的通信。处理器1010可以调用存储器1030中的逻辑指令，以执行脉冲宽度调制波形的控制方法，该方法包括：
根据锁相环生成多路周期相同且相移不同的时钟信号；
根据各路所述时钟信号、计数器和所述计数器的参数、比较器和所述比较器的参数，确定多路第一脉冲宽度调制波形；
根据各路所述第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；
根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制所述选择器根据所述脉宽时间从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出。
此外，上述的存储器1030中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各方法提供的脉冲宽度调制波形的控制方法，该方法包括：
根据锁相环生成多路周期相同且相移不同的时钟信号；
根据各路所述时钟信号、计数器和所述计数器的参数、比较器和所述比较器的参数，确定多路第一脉冲宽度调制波形；
根据各路所述第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；
根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制所述选择器根据所述脉宽时间从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。
Claims (9)
1.一种脉冲宽度调制波形的控制方法，其特征在于，包括：
根据锁相环生成多路周期相同且相移不同的时钟信号；
根据各路所述时钟信号、计数器和所述计数器的参数、比较器和所述比较器的参数，确定多路第一脉冲宽度调制波形，所述计数器的参数用于控制所述计数器的计数周期，所述比较器的参数用于控制所述第一脉冲宽度调制波形的占空比；
根据各路所述第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；
根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制所述选择器根据所述脉宽时间从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出；
其中，所述根据各路所述第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形，包括：
根据各路所述第一脉冲宽度调制波形确定参考波形；
将所述参考波形分别与各路所述第一脉冲宽度调制波形进行叠加，得到多路所述第二脉冲宽度调制波形。
2.根据权利要求1所述的脉冲宽度调制波形的控制方法，其特征在于，所述控制所述选择器根据所述脉宽时间从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出，包括：
确定所述脉宽时间与各路所述第二脉冲宽度调制波形的脉宽时间的匹配结果；
控制所述选择器根据所述匹配结果从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出。
3.根据权利要求1所述的脉冲宽度调制波形的控制方法，其特征在于，所述根据各路所述时钟信号、计数器和所述计数器的参数、比较器和所述比较器的参数，确定多路第一脉冲宽度调制波形，包括：
根据各路所述时钟信号、计数周期的控制信号以及所述计数器确定多个计数值，所述计数器的参数包括计数周期的控制信号；
根据各个所述计数值、比较值以及所述比较器确定多路第一脉冲宽度调制波形，所述比较器的参数包括比较值。
4.根据权利要求1所述的脉冲宽度调制波形的控制方法，其特征在于，所述根据锁相环生成多路周期相同且相移不同的时钟信号，包括：
获取计数时钟的外部时钟信号；
控制所述锁相环对所述外部时钟信号进行相位调整，得到多路周期相同且相移不同的时钟信号。
5.根据权利要求3所述的脉冲宽度调制波形的控制方法，其特征在于，所述根据各路所述时钟信号、计数周期的控制信号以及所述计数器确定多个计数值之前，还包括：
确定所述计数器的计数周期，并将所述计数周期的控制信号输入所述计数器。
6.根据权利要求3所述的脉冲宽度调制波形的控制方法，其特征在于，所述根据各个所述计数值、比较值以及所述比较器确定多路第一脉冲宽度调制波形，所述比较器的参数包括比较值之前，还包括：
确定所述比较器的比较值，并将所述比较值输入所述比较器。
7.一种脉冲宽度调制波形的控制装置，其特征在于，包括：
时钟信号生成模块，用于根据锁相环生成多路周期相同且相移不同的时钟信号；
第一确定模块，用于根据各路所述时钟信号、计数器和所述计数器的参数、比较器和所述比较器的参数，确定多路第一脉冲宽度调制波形，所述计数器的参数用于控制所述计数器的计数周期，所述比较器的参数用于控制所述第一脉冲宽度调制波形的占空比；
第二确定模块，用于根据各路所述第一脉冲宽度调制波形确定多路第二脉冲宽度调制波形；
输出模块，用于根据选择器的开关控制信号确定待输出的脉冲宽度调制波形的脉宽时间，并控制所述选择器根据所述脉宽时间从各路所述第二脉冲宽度调制波形中选择所述待输出的脉冲宽度调制波形输出；
所述第二确定模块，还用于根据各路所述第一脉冲宽度调制波形确定参考波形；将所述参考波形分别与各路所述第一脉冲宽度调制波形进行叠加，得到多路所述第二脉冲宽度调制波形。
8.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述程序时实现如权利要求1至6任一项所述脉冲宽度调制波形的控制方法。
9.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至6任一项所述脉冲宽度调制波形的控制方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210902863.2A CN114978128B (zh) | 2022-07-29 | 2022-07-29 | 脉冲宽度调制波形的控制方法和装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210902863.2A CN114978128B (zh) | 2022-07-29 | 2022-07-29 | 脉冲宽度调制波形的控制方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114978128A CN114978128A (zh) | 2022-08-30 |
| CN114978128B true CN114978128B (zh) | 2022-12-30 |
Family
ID=82969941
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210902863.2A Active CN114978128B (zh) | 2022-07-29 | 2022-07-29 | 脉冲宽度调制波形的控制方法和装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114978128B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115603718B (zh) * | 2022-11-04 | 2023-08-15 | 湖南毂梁微电子有限公司 | 多周期数字脉冲宽度调制电路及调制方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315158B1 (en) * | 2006-03-27 | 2008-01-01 | Fujitsu Limited | Pulse width modulation circuit |
| JP2013236395A (ja) * | 2013-07-18 | 2013-11-21 | Seiko Epson Corp | 駆動回路、および液体噴射装置 |
| CN108566183A (zh) * | 2018-05-08 | 2018-09-21 | 南京矽力杰半导体技术有限公司 | 脉宽调制器及脉宽调制信号产生方法 |
| CN112311359A (zh) * | 2019-07-31 | 2021-02-02 | 力林科技股份有限公司 | 脉波宽度调变控制电路以及脉波宽度调变信号的控制方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006319399A (ja) * | 2005-05-10 | 2006-11-24 | Nec Electronics Corp | パルス幅変調回路及び多相クロック生成回路 |
| JP5320975B2 (ja) * | 2008-10-22 | 2013-10-23 | セイコーエプソン株式会社 | パルス幅変調回路、及び流体噴射装置 |
| US9628064B2 (en) * | 2013-09-10 | 2017-04-18 | Merus Audio Aps | Multiphase pulse width modulator for class D audio amplifiers |
-
2022
- 2022-07-29 CN CN202210902863.2A patent/CN114978128B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7315158B1 (en) * | 2006-03-27 | 2008-01-01 | Fujitsu Limited | Pulse width modulation circuit |
| JP2013236395A (ja) * | 2013-07-18 | 2013-11-21 | Seiko Epson Corp | 駆動回路、および液体噴射装置 |
| CN108566183A (zh) * | 2018-05-08 | 2018-09-21 | 南京矽力杰半导体技术有限公司 | 脉宽调制器及脉宽调制信号产生方法 |
| CN112311359A (zh) * | 2019-07-31 | 2021-02-02 | 力林科技股份有限公司 | 脉波宽度调变控制电路以及脉波宽度调变信号的控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114978128A (zh) | 2022-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
| US8120401B2 (en) | Methods and systems for digital pulse width modulator | |
| US6906562B1 (en) | Counter-based clock multiplier circuits and methods | |
| CN108445734B (zh) | 时脉倍频、乘频及数字脉冲产生电路、时间数字转换器 | |
| CN107222189B (zh) | 一种数字脉冲宽度调制器 | |
| US7675332B1 (en) | Fractional delay-locked loops | |
| US20070291173A1 (en) | Phase lock loop and digital control oscillator thereof | |
| US7437590B2 (en) | Spread-spectrum clocking | |
| US9281811B2 (en) | Circuit, a method and a synthesizer for generating a synthesized signal with a selectable frequency | |
| CN109142820B (zh) | 一种脉冲波发生装置 | |
| US8581640B2 (en) | Clock divider with a zero-count counter | |
| CN114978128B (zh) | 脉冲宽度调制波形的控制方法和装置 | |
| CN118038799A (zh) | 信号产生装置、驱动芯片、显示系统及驱动方法 | |
| US7728634B2 (en) | Flexible waveform generator with extended range capability | |
| JPH09200012A (ja) | 位相変調器及び位相変調方法 | |
| US8686776B2 (en) | Phase rotator based on voltage referencing | |
| US7180339B2 (en) | Synthesizer and method for generating an output signal that has a desired period | |
| CN108572266B (zh) | 一种波形发生装置 | |
| JP6695378B2 (ja) | パルス幅変調信号周波数の生成 | |
| CN106549667A (zh) | 数字小数分频器及其分频方法 | |
| US20040027181A1 (en) | Clock multiplying PLL circuit | |
| US8867696B2 (en) | Fractional frequency divider | |
| Sabarinath et al. | Design and implementation of FPGA based high resolution digital pulse width modulator | |
| US11437985B1 (en) | Duty cycle correction circuit | |
| US7733152B2 (en) | Control signal generating circuit enabling value of period of a generated clock signal to be set as the period of a reference signal multiplied or divided by an arbitrary real number |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |