CN112311359A - 脉波宽度调变控制电路以及脉波宽度调变信号的控制方法 - Google Patents
脉波宽度调变控制电路以及脉波宽度调变信号的控制方法 Download PDFInfo
- Publication number
- CN112311359A CN112311359A CN201910912162.5A CN201910912162A CN112311359A CN 112311359 A CN112311359 A CN 112311359A CN 201910912162 A CN201910912162 A CN 201910912162A CN 112311359 A CN112311359 A CN 112311359A
- Authority
- CN
- China
- Prior art keywords
- signal
- count value
- width modulation
- pulse width
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 17
- 230000007704 transition Effects 0.000 claims abstract description 17
- 230000001360 synchronised effect Effects 0.000 claims abstract description 12
- 230000000630 rising effect Effects 0.000 claims description 13
- 238000010586 diagram Methods 0.000 description 7
- 101100328957 Caenorhabditis elegans clk-1 gene Proteins 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007306 functionalization reaction Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
- H03K5/05—Shaping pulses by increasing duration; by decreasing duration by the use of clock signals or other time reference signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/01—Details
- H03K3/017—Adjustment of width or dutycycle of pulses
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K7/00—Modulating pulses with a continuously-variable modulating signal
- H03K7/08—Duration or width modulation ; Duty cycle modulation
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本发明提供一种脉波宽度调变控制电路以及脉波宽度调变信号的控制方法。计数器电路依据锁相回路时脉产生计数值,并依据同步信号的转态点重置计数值。比较电路比较计数值与工作比设定值,在计数值小于工作比设定值的期间将脉波宽度调变信号设为高电平。
Description
技术领域
本发明涉及一种信号产生装置,尤其涉及一种脉波宽度调变控制电路以及脉波宽度调变信号的控制方法。
背景技术
因应现今的电子产品的多功能化,常通过电源转换装置(power converter)来产生并提供不同的操作电源。其中,电源转换装置一般为通过利用脉宽调变(Pulse WidthModulation,PWM)信号来对电力晶体管开关(power transistor switch)进行切换,以达成电源间的转换动作。
脉宽调变信号通常通过脉宽调变信号控制装置来产生。而在脉宽调变信号控制装置被集成电路(Integrated Circuit,IC)化的状况下,若能进一步改良脉宽调变信号控制装置的电路设计,使其更为精简,可有利于集成电路的微小化,而使得电子产品的电路面积可以大幅度地减小。
发明内容
本发明提供一种脉波宽度调变控制电路以及脉波宽度调变信号的控制方法,可有效地减小脉波宽度调变控制电路使用的电路面积。
本发明的脉波宽度调变控制电路包括锁相回路时脉产生电路、计数器电路以及比较电路。锁相回路时脉产生电路依据同步信号产生锁相回路时脉。计数器电路耦接锁相回路时脉产生电路,依据锁相回路时脉产生计数值,其中计数值依据同步信号的转态点被重置。比较电路耦接计数器电路,产生脉波宽度调变信号,比较电路比较计数值与工作比设定值,在计数值小于工作比设定值的期间将脉波宽度调变信号设为高电平。
在本发明的一实施例中,上述的脉波宽度调变控制电路还包括边缘检测器,其耦接锁相回路时脉产生电路与计数器电路,检测同步信号的上升缘以产生重置信号,计数器电路依据重置信号重置计数值。
在本发明的一实施例中,上述的边缘检测器包括D型正反器、反相器以及及闸。D型正反器的数据输入端接收同步信号,D型正反器的时脉输入端接收锁相回路时脉。反相器的输入端耦接D型正反器的数据输出端。及闸的第一输入端接收同步信号,及闸的第二输入端耦接反相器的输出端,及闸的输出端输出重置信号。
在本发明的一实施例中,上述的计数器电路周期性地于同步信号的转态点重置计数值。
在本发明的一实施例中,上述的同步信号为垂直同步信号。
在本发明的一实施例中,上述的计数值依据同步信号的上升缘被重置。
本发明还提供一种脉波宽度调变信号的控制方法,包括下列步骤。依据同步信号产生锁相回路时脉。依据锁相回路时脉产生计数值,其中计数值依据同步信号的转态点被重置。比较计数值与工作比设定值。判断计数值是否小于工作比设定值。若计数值小于工作比设定值,将脉波宽度调变信号设为高电平。若计数值未小于工作比设定值,将脉波宽度调变信号设为低电平。
在本发明的一实施例中,上述的脉波宽度调变信号的控制方法包括,检测同步信号的上升缘以产生一重置信号以及依据重置信号重置该计数值。
在本发明的一实施例中,上述的脉波宽度调变信号的控制方法包括,周期性地于同步信号的转态点重置计数值。
在本发明的一实施例中,上述的同步信号为垂直同步信号。
在本发明的一实施例中,上述的计数值依据同步信号的上升缘被重置。
基于上述,本发明实施例的计数器电路可依据锁相回路时脉产生计数值,并依据同步信号的转态点重置计数值,如此可节省使用用于进行计数值重置的电路,而可有效减小脉波宽度调变控制电路使用的电路面积。
为让本发明的上述特征和优点能更明显易懂,下文特举实施例,并配合附图作详细说明如下。
附图说明
图1是依照本发明的实施例的一种脉波宽度调变控制电路的示意图。
图2是依照本发明的实施例的一种边缘检测器的示意图。
图3是依照本发明的实施例的同步信号、延迟信号、反相信号、计数值、锁相回路时脉以及重置信号的波形示意图。
图4是依照本发明另一实施例的一种脉波宽度调变控制电路的示意图。
图5是依照本发明的实施例的同步信号、计数值以及锁相回路时脉的波形示意图。
图6是依照本发明实施例的一种脉波宽度调变信号的控制方法流程图。
具体实施方式
图1是依照本发明实施例的一种脉波宽度调变控制电路的示意图,请参照图1。脉波宽度调变控制电路包括锁相回路时脉产生电路102、计数器电路104、比较电路106以及边缘检测器108,其中计数器电路104耦接锁相回路时脉产生电路102、比较电路106以及边缘检测器108。锁相回路时脉产生电路102可接收同步信号Sync1,并依据同步信号Sync1产生锁相回路时脉Clk1,其中同步信号Sync1可例如为垂直同步信号,然不以此为限。计数器电路104可依据锁相回路时脉进行计数,而产生计数值C1。边缘检测器108可检测同步信号Sync1的转态点(例如上升缘,然不以此为限,在部分实施例中也可检测下降缘)以产生重置信号Sr1给计数器电路104,以使计数器电路104依据重置信号Sr1重置计数值C1。
比较电路106用以依据计数值C1与工作比设定值产生脉波宽度调变信号PWM1,其中在计数值C1小于工作比设定值的期间比较电路106输出的脉波宽度调变信号处于高电平,而在计数值C1未小于工作比设定值的期间,比较电路106输出的脉波宽度调变信号PWM1处于低电平。配合利用边缘检测器108产生的重置信号Sr1重置计数值C1,可使比较电路106输出在高电平与低电平间转换的脉波宽度调变信号PWM1,其中脉波宽度调变信号PWM1的工作比由工作比设定值决定。
脉波宽度调变信号PWM1可例如被传送至用以驱动显示器的背光模块的驱动电路,由于同步信号Sync1可为垂直同步信号,依据同步信号Sync1重置计数值C1并配合适当的工作比设定值可使背光模块在各个画框的显示期间提供背光源,以显示画面。
如此通过边缘检测器108检测同步信号Sync1的转态点所产生的重置信号Sr1来重置计数值C1,可避免使用现有技术中存储脉波宽度调变信号的周期数据的寄存器电路以及比较周期数据与计数值的比较器电路,而可有效减小脉波宽度调变控制电路使用的电路面积。
进一步来说,边缘检测器108的实施方式可如图2所示,边缘检测器108可例如包括D型正反器202、反相器204以及及闸206,其中D型正反器202的数据输入端D接收同步信号Sync1,D型正反器202的时脉输入端接收锁相回路时脉Clk1,D型正反器202的数据输出端Q耦接反相器204的输入端,另外及闸206的一输入端接收同步信号Sync1,另一输入端耦接反相器204的输出端。D型正反器202可依据锁相回路时脉Clk1取样同步信号Sync1而输出延迟信号DS1,如图3所示延迟信号DS1相较于同步信号Sync1延迟锁相回路时脉Clk1的一个周期时间。反相器204对延迟信号DS1进行反相处理而输出反相信号DSB1,及闸206则将同步信号Sync1与反相信号DSB1进行及运算,以输出重置信号Sr1。如图3所示,重置信号Sr1可随着同步信号Sync1的转态点(在本实施例中为同步信号Sync1的上升缘)出现时也随之进行转态,以触发计数器电路104重置计数值,在本实施例中,计数器电路104由0计数至10时便会被重置信号Sr1将其计数值重置至0。
图4是依照本发明另一实施例的一种脉波宽度调变控制电路的示意图。在本实施例中,计数器电路104依据锁相回路时脉Clk1产生计数值并周期性地自动重置计数值。如图4所示,计数器电路104的重置周期可被设定为与同步信号Sync1的周期相同,例如可在同步信号Sync1出现上升缘时重置计数值。如图5所示,在本实施例中,计数器电路104由0计数至7时即为同步信号Sync1出现上升缘时间点,此时计数器电路104可自动地回到0重新累计计数值,如此便可不需通过边缘检测器108来重置计数器电路104,而可进一步减小脉波宽度调变控制电路使用的电路面积。此外,锁相回路时脉产生电路102以及比较电路106的实施细节与上述实施例类似,因此在此不再赘述。
图6是依照本发明实施例的一种脉波宽度调变信号的控制方法流程图,请参照图6。由上述实施例可知,脉波宽度调变信号的控制方法可包括下列步骤。首先,依据同步信号产生锁相回路时脉(步骤S602)。接着,依据该锁相回路时脉产生计数值,其中计数值依据同步信号的转态点被重置(步骤S604)。其中,重置计数值的方式可例如为检测同步信号的上升缘产生重置信号,并依据重置信号重置计数值。在部分实施例中,也可周期性地于同步信号的转态点(例如上升缘)重置计数值的方式来重置计数值。之后,比较计数值与工作比设定值(步骤S606),以判断计数值是否小于工作比设定值(步骤S608)。若计数值小于工作比设定值,将脉波宽度调变信号设为高电平(步骤S610),而若计数值未小于工作比设定值,则将脉波宽度调变信号设为低电平(步骤S612),其中通过调整工作比设定值大小便可调整脉波宽度调变信号的工作比。
综上所述,本发明实施例的计数器电路可依据锁相回路时脉产生计数值,并依据同步信号的转态点重置计数值,如此可节省使用用于进行计数值重置的电路,而可有效减小脉波宽度调变控制电路使用的电路面积。
虽然本发明已以实施例揭示如上,然其并非用以限定本发明,任何所属技术领域中的技术人员,在不脱离本发明的精神和范围内,当可作些许的更改与润饰,故本发明的保护范围当视权利要求所界定的为准。
Claims (11)
1.一种脉波宽度调变控制电路,包括:
锁相回路时脉产生电路,依据同步信号产生锁相回路时脉;
计数器电路,耦接所述锁相回路时脉产生电路,依据所述锁相回路时脉产生计数值,其中所述计数值依据所述同步信号的转态点被重置;以及
比较电路,耦接所述计数器电路,产生脉波宽度调变信号,所述比较电路比较所述计数值与工作比设定值,在所述计数值小于所述工作比设定值的期间将所述脉波宽度调变信号设为高电平。
2.根据权利要求1所述的脉波宽度调变控制电路,还包括:
边缘检测器,耦接所述锁相回路时脉产生电路与所述计数器电路,检测所述同步信号的上升缘以产生重置信号,所述计数器电路依据所述重置信号重置所述计数值。
3.根据权利要求2所述的脉波宽度调变控制电路,其中所述边缘检测器包括:
D型正反器,其数据输入端接收所述同步信号,所述D型正反器的时脉输入端接收所述锁相回路时脉;
反相器,其输入端耦接所述D型正反器的数据输出端;以及
及闸,其第一输入端接收所述同步信号,所述及闸的第二输入端耦接所述反相器的输出端,所述及闸的输出端输出所述重置信号。
4.根据权利要求1所述的脉波宽度调变控制电路,其中所述计数器电路周期性地于所述同步信号的转态点重置所述计数值。
5.根据权利要求1所述的脉波宽度调变控制电路,其中所述同步信号为垂直同步信号。
6.根据权利要求1所述的脉波宽度调变控制电路,其中所述计数值依据所述同步信号的上升缘被重置。
7.一种脉波宽度调变信号的控制方法,包括:
依据同步信号产生锁相回路时脉;
依据所述锁相回路时脉产生计数值,其中所述计数值依据所述同步信号的转态点被重置;
比较所述计数值与工作比设定值;
判断所述计数值是否小于所述工作比设定值;
若所述计数值小于所述工作比设定值,将所述脉波宽度调变信号设为高电平;以及
若所述计数值未小于所述工作比设定值,将所述脉波宽度调变信号设为低电平。
8.根据权利要求7所述的脉波宽度调变信号的控制方法,包括:
检测所述同步信号的上升缘以产生重置信号;以及
依据所述重置信号重置所述计数值。
9.根据权利要求8所述的脉波宽度调变信号的控制方法,包括周期性地于所述同步信号的转态点重置所述计数值。
10.根据权利要求7所述的脉波宽度调变信号的控制方法,其中所述同步信号为垂直同步信号。
11.根据权利要求7所述的脉波宽度调变信号的控制方法,其中所述计数值依据所述同步信号的上升缘被重置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108127300 | 2019-07-31 | ||
TW108127300A TWI695585B (zh) | 2019-07-31 | 2019-07-31 | 脈波寬度調變控制電路以及脈波寬度調變信號的控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112311359A true CN112311359A (zh) | 2021-02-02 |
CN112311359B CN112311359B (zh) | 2023-11-14 |
Family
ID=72176112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201910912162.5A Active CN112311359B (zh) | 2019-07-31 | 2019-09-25 | 脉波宽度调变控制电路以及脉波宽度调变信号的控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10924094B1 (zh) |
CN (1) | CN112311359B (zh) |
TW (1) | TWI695585B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114978128A (zh) * | 2022-07-29 | 2022-08-30 | 广东曜芯科技有限公司 | 脉冲宽度调制波形的控制方法和装置 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI779967B (zh) * | 2021-12-14 | 2022-10-01 | 瑞昱半導體股份有限公司 | 具有適應性比較機制的比較電路及其運作方法 |
TWI782841B (zh) * | 2021-12-30 | 2022-11-01 | 新唐科技股份有限公司 | 用於透過脈波調變信號進行控制的電路系統的事件偵測控制器與方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020089439A1 (en) * | 2000-11-24 | 2002-07-11 | Stmicroelectronics S.R.L. | Noise compensation device and method in a discrete time control system |
CN1661920A (zh) * | 2004-02-25 | 2005-08-31 | 凌阳科技股份有限公司 | 脉波宽度调变电路与方法 |
CN102195621A (zh) * | 2010-02-25 | 2011-09-21 | 爱特梅尔公司 | 用于自动产生经相移脉宽调制信号的设备、电路及方法 |
US20160204774A1 (en) * | 2015-01-14 | 2016-07-14 | Nuvoton Technology Corporation | Pulse width modulation signal generation circuit and method |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100190032B1 (ko) * | 1996-03-30 | 1999-06-01 | 윤종용 | Efm 데이타 복원용 클럭 발생방법 및 그 방법을 수행하는 위상동기 루프 |
US7417616B2 (en) | 2002-09-04 | 2008-08-26 | Samsung Electronics Co., Ltd. | Inverter for liquid crystal display |
US7376182B2 (en) * | 2004-08-23 | 2008-05-20 | Microchip Technology Incorporated | Digital processor with pulse width modulation module having dynamically adjustable phase offset capability, high speed operation and simultaneous update of multiple pulse width modulation duty cycle registers |
US7420428B2 (en) * | 2006-07-13 | 2008-09-02 | Itt Manufacturing Enterprises, Inc. | Low noise phase locked loop with a high precision lock detector |
US9390659B2 (en) | 2007-07-18 | 2016-07-12 | Ams Ag | Circuit configuration and method for controlling particularly segmented LED background illumination |
DE102007033471B4 (de) | 2007-07-18 | 2011-09-22 | Austriamicrosystems Ag | Schaltungsanordnung und Verfahren zur Ansteuerung segmentierter LED-Hintergrundbeleuchtungen |
US7791386B2 (en) | 2008-01-23 | 2010-09-07 | Microchip Technology Incorporated | Externally synchronizing multiphase pulse width modulation signals |
US8638151B2 (en) * | 2011-09-29 | 2014-01-28 | Microchip Technology Incorporated | Variable frequency ratiometric multiphase pulse width modulation generation |
US8362819B1 (en) * | 2011-09-29 | 2013-01-29 | Microchip Technology Incorporated | Synchronizing multi-frequency pulse width modulation generators |
US9568889B1 (en) * | 2016-06-15 | 2017-02-14 | Winbond Electronics Corp. | Time to digital converter with high resolution |
-
2019
- 2019-07-31 TW TW108127300A patent/TWI695585B/zh active
- 2019-09-03 US US16/558,333 patent/US10924094B1/en active Active
- 2019-09-25 CN CN201910912162.5A patent/CN112311359B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020089439A1 (en) * | 2000-11-24 | 2002-07-11 | Stmicroelectronics S.R.L. | Noise compensation device and method in a discrete time control system |
CN1661920A (zh) * | 2004-02-25 | 2005-08-31 | 凌阳科技股份有限公司 | 脉波宽度调变电路与方法 |
CN102195621A (zh) * | 2010-02-25 | 2011-09-21 | 爱特梅尔公司 | 用于自动产生经相移脉宽调制信号的设备、电路及方法 |
US20160204774A1 (en) * | 2015-01-14 | 2016-07-14 | Nuvoton Technology Corporation | Pulse width modulation signal generation circuit and method |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114978128A (zh) * | 2022-07-29 | 2022-08-30 | 广东曜芯科技有限公司 | 脉冲宽度调制波形的控制方法和装置 |
CN114978128B (zh) * | 2022-07-29 | 2022-12-30 | 广东曜芯科技有限公司 | 脉冲宽度调制波形的控制方法和装置 |
Also Published As
Publication number | Publication date |
---|---|
TWI695585B (zh) | 2020-06-01 |
US10924094B1 (en) | 2021-02-16 |
US20210036693A1 (en) | 2021-02-04 |
TW202107848A (zh) | 2021-02-16 |
CN112311359B (zh) | 2023-11-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112311359B (zh) | 脉波宽度调变控制电路以及脉波宽度调变信号的控制方法 | |
US8279917B2 (en) | Pulse width modulation controller and pulse waveform control method | |
US6426660B1 (en) | Duty-cycle correction circuit | |
US7362152B2 (en) | Apparatus and method for digital phase control of a pulse width modulation generator for microprocessor/DSP in integrated circuits | |
US9401710B2 (en) | Active diode having improved transistor turn-off control method | |
US7317362B2 (en) | Oscillator circuit and oscillation control method | |
CN111446959A (zh) | 二倍频装置及方法 | |
CN108848597B (zh) | Led灯电流的控制方法和系统 | |
US9184738B2 (en) | PWM (pulse width modulation) signal outputting circuit and method of controlling output of PMW signal | |
US8847639B1 (en) | Waveform generator | |
CN107370476A (zh) | 用于数字llc转换器的相移时钟 | |
JP3729600B2 (ja) | 遅延制御回路 | |
CN111510133B (zh) | 时钟相位控制电路、方法、功率放大装置及音频设备 | |
US8471627B2 (en) | Cross current minimization | |
US10128737B1 (en) | Constant on-time switching converter and clock synchronization circuit | |
TWI591946B (zh) | 電源產生電路及其操作方法 | |
US7800456B2 (en) | Method of forming an oscillator circuit and structure therefor | |
US7646191B2 (en) | Method for detecting leading edge blanking parameter of power management chip | |
US7053632B1 (en) | Circuit and method for predicting dead time | |
US11095225B2 (en) | Power supply apparatus and control method thereof | |
CN212623683U (zh) | 一种可穿戴立体眼镜控制电路 | |
US11936326B2 (en) | Motor controller | |
CN115864836B (zh) | 开关电源控制电路及电子设备 | |
EP4150760B1 (en) | Frequency doubler based on phase frequency detectors using rising edge delay | |
KR20170077825A (ko) | 클록 선택 회로 및 이것을 구비한 전원 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |