KR20220100015A

KR20220100015A - 신호발생장치, 구동 칩, 디스플레이 시스템과 led 디스플레이의 구동방법

Info

Publication number: KR20220100015A
Application number: KR1020227019616A
Authority: KR
Inventors: 지정 황
Original assignee: 칩원 테크놀로지(베이징) 컴퍼니 리미티드
Priority date: 2019-12-27
Filing date: 2020-02-24
Publication date: 2022-07-14
Also published as: KR102645252B1; CN111724728A; WO2021128558A1; US20220059023A1; JP7289991B2; CN111028768A; JP2023504128A

Abstract

본 발명은 신호발생장치, 구동 칩, 디스플레이 시스템과 LED 디스플레이의 구동방법을 제공한다. 상기 회로는, 제1 PWM 파를 생성하는 제1 생성 기기 - 제1 PWM 파의 주기는 T1임; 지연 클럭신호를 생성하는 제2 생성 기기 - 지연 클럭신호의 주기는T2이고, T1=NT2이며, N은 0보다 큰 양의 정수이고, 제1 시간은 제2 시간에 비해 F×T2만큼 지연되며, F는 0보다 크고 1보다 작으며, 제1 시간은 지연 클럭신호의 첫 번째 상승 에지에 대응되는 시간이고, 제2 시간은 제1 PWM 파의 첫 번째 상승 에지에 대응되는 시간임 - ; 및 제1 PWM 파 및 지연 클럭신호에 따라 제3 PWM 파를 생성하는 제3 생성 기기 - 제3 PWM 파의 주기는 T3이고, T3= T1+F×T2이며, 제3 PWM 파의 첫 번째 상승 에지는 제1 PWM 파의 첫 번째 상승 에지와 동기화됨 - 를 포함한다. 상기 회로는 낮은 그레이 레벨의 LED 디스플레이를 정확하게 보상할 수 있다.

Description

신호발생장치, 구동 칩, 디스플레이 시스템과 LED 디스플레이의 구동방법

관련 출원의 상호 참조

본 발명은 2019년 12월 27일에 제출한 출원번호가 201911383142.X이고, 발명의 명칭이 “신호발생장치, 구동 칩, 디스플레이 시스템과 LED 디스플레이의 구동방법”인 중국 특허 출원의 우선권을 주장하는 바, 상기 출원의 모든 내용은 참조로서 본 발명에 원용된다.

본 발명은 디스플레이 분야에 관한 것으로, 구체적으로 신호발생장치, 구동 칩, 디스플레이 시스템과 LED(Light Emitting Diode, 발광 다이오드) 디스플레이의 구동방법에 관한 것이다.

PWM(Pulse Width Modulation, 펄스 폭 변조) 정전류 구동에 의해, LED가 켜지는 시간을 조절하여 그레이 레벨을 조절하는 것은 현재 LED 디스플레이에 널리 사용되는 구동 방식이다.

동일한 모델의 LED 램프 간에도 차이가 있기 때문에, 동일한 그레이 레벨에 도달하려면, 램프와 램프 간의 전류 및 전압이 다소 상이하므로, 정전류 구동 IC에 의해 출력되는 전류가 동일하고 펄스폭도 동일할 경우, 상이한 램프의 디스플레이 그레이 레벨이 상이하게 된다.

상기 과제를 해결하기 위해, LED 제어 시스템은 LED 스크린에 대해 포인트별 교정을 수행한다. 일반적인 방법은 최고 그레이 레벨을 디스플레이할 경우, 그레이 레벨 검출기를 통해 각 LED의 디스플레이 휘도를 측정하고, 테스트 결과에 따라 각 LED 램프의 펄스폭 변조에 상응한 계수를 곱하며, 즉 밝은 램프의 펄스폭을 작게 조절함으로써, 동일한 그레이 레벨의 효과를 달성하고, 여러 번의 반복을 통해 모든 LED 램프의 동일한 그레이 레벨에 도달할 수 있으며, 획득된 계수는 모든 그레이 레벨의 디스플레이에 응용된다. 이 방법은 높은 그레이 레벨 디스플레이 시 매우 좋은 보상 효과가 있지만, 낮은 그레이 레벨을 디스플레이할 경우, 이 방식으로 보상하면 디스플레이 효과가 오히려 떨어질 수 있다. 예를 들어, 하나의 그레이 레벨이 10인 이미지를 디스플레이하고자 할 경우, LED 램프 A의 디스플레이 그레이 레벨에 대응되는 펄스폭은 보상을 거쳐 9.4T로 변하고, LED 램프 B의 디스플레이 그레이 레벨에 대응되는 펄스폭은 보상을 거쳐 9.6 T로 변하며, 실제로 두 개의 램프 간의 차이는 0.2T에 불과하지만 그레이 레벨 정확도에 한계가 있고, 흔히 사용되는 16bit를 예로 들면, 종래의 컨트롤러는 정수 부분만 송신하고 LED구동 칩도 정수 부분만 처리하므로, LED 램프 A의 그레이 레벨은 반올림을 거쳐 9가 되며, LED 램프 B는 10이 되어, 실제 디스플레이 시 두 램프의 휘도 차이가 오히려 커진다. 여기서, GCLK(Global CLK)는 그레이 레벨 클럭을 나타내고, T는 그레이 레벨 클럭의 하나의 주기를 나타낸다.

배경기술 부분에 공개된 상기 정보는 단지 본 명세서에서 설명되는 기술의 배경기술에 대한 이해를 돕기 위한 것이므로, 배경기술에는 본 기술분야의 통상의 기술자에게 있어서 해당 국가에 이미 알려진 선행 기술이 아닌 일부 정보들이 포함될 수 있다.

본 발명의 주요한 목적은, 신호발생장치, 구동 칩, 디스플레이 시스템과 LED 디스플레이의 구동방법을 제공하여, 종래 기술에서 낮은 그레이 레벨 디스플레이를 정확하게 보상하기 어려운 문제를 해결하는 것이다.

본 발명의 실시예의 일 측면에 따르면, 제1 PWM 파를 생성하기 위한 제1 생성 기기 - 상기 제1 PWM 파의 주기는 T1임 - ; 지연 클럭신호를 생성하기 위한 제2 생성 기기 - 상기 지연 클럭신호의 주기는 T2이고, T1=NT2이며, N은 0보다 큰 양의 정수이고, 제1 시간은 제2 시간에 비해 F×T2만큼 지연되며, F는 0보다 크고 1보다 작으며, 상기 제1 시간은 상기 지연 클럭신호의 첫 번째 상승 에지에 대응되는 시간이고, 상기 제2 시간은 상기 제1 PWM 파의 첫 번째 상승 에지에 대응되는 시간임 - ; 및 상기 제1 생성 기기 및 상기 제2 생성 기기에 각각 전기적으로 연결되고, 상기 제1 PWM 파 및 상기 지연 클럭신호에 따라 제3 PWM 파를 생성하기 위한 제3 생성 기기 - 상기 제3 PWM 파의 주기는 T3이고, T3= T1+F×T2이며, 상기 제3 PWM 파의 첫 번째 상승 에지는 제1 PWM 파의 첫 번째 상승 에지와 동기화됨 - 를 포함하는 신호발생장치를 제공한다.

선택 가능하게, 상기 제3 생성 기기는, 상기 제1 생성 기기의 출력단에 전기적으로 연결되는 제1 입력단 및 상기 제2 생성 기기의 출력단에 전기적으로 연결되는 제2 입력단을 포함하고, 상기 제1 PWM 파 및 상기 지연 클럭신호에 따라 제2 PWM 파를 생성하기 위한 제1 서브 생성 기기 - 상기 제2 PWM 파의 주기는 T4이고, T4=T1이며, 상기 제2 PWM 파의 첫 번째 상승 에지에 대응되는 시간은 상기 제1 PWM 파의 첫 번째 상승 에지에 대응되는 시간에 비해 F×T만큼 지연됨 -; 및 상기 제1 생성 기기의 출력단에 전기적으로 연결되는 제3 입력단 및 상기 제1 서브 생성 기기의 출력단에 전기적으로 연결되는 제4 입력단을 포함하고, 상기 제2 PWM 파 및 상기 제1 PWM 파에 따라 상기 제3 PWM 파를 생성하는 제2 서브 생성 기기를 포함한다.

선택 가능하게, 상기 제1 서브 생성 기기는 트리거를 포함한다.

선택 가능하게, 상기 제2 서브 생성 기기는 OR 게이트를 포함한다.

선택 가능하게, 상기 제1 생성 기기는 PWM 파 발생기를 포함한다.

선택 가능하게, 상기 제2 생성 기기는 데이터 선택기를 포함한다.

선택 가능하게, 상기 제2 생성 기기는 8×1(8-to-1) 데이터 선택기를 포함한다.

본 발명의 실시예의 다른 측면에 따르면, 신호발생장치를 포함하는 구동 칩을 더 제공하고, 상기 신호발생장치는 임의의 하나에 따른 신호발생장치이다.

본 발명의 실시예의 다른 측면에 따르면, LED 및 구동 칩을 포함하는 디스플레이 시스템을 더 제공하고, 상기 구동 칩은 전술한 구동 칩이다.

본 발명의 실시예의 또 다른 측면에 따르면, 컨트롤러에 의해 상기 구동칩으로 데이터를 송신하는 단계 - 상기 데이터는 제1 부분 데이터 및 제2 부분 데이터를 포함함 -; 및 상기 구동 칩의 신호발생장치가 상기 데이터에 따라 대응되는 PWM 파를 생성하는 단계를 포함하는 LED 디스플레이의 구동방법을 더 제공한다.

본 발명의 실시예에서, 제1 생성 기기는 도 2에 도시된 PWM_N와 같은 정수개의 클럭신호 주기의 제1 PWM 파를 생성하고, 제2 생성 기기는 지연 클럭신호(GCLK)를 생성하며(즉 지연된 클럭신호를 생성하고, 지연 클럭신호의 첫 번째 상승 에지는 초기의 클럭신호(GCLK<0>)의 첫 번째 상승 에지보다 지연되며, 지연된 시간은 F×T2이고, 초기의 클럭신호(GCLK<0>)의 첫 번째 상승 에지는 제1 PWM 파(PWM_N)의 첫 번째 상응 에지와 동기화되며, 도 2에 도시된 바와 같으므로, 지연 클럭신호는 제1 PWM 파보다 지연됨), 제3 생성 기기는 제3 PWM 파를 생성하고, 제3 PWM 파의 주기의 합은 제1 PWM 파의 주기 및 클럭신호가 지연된 시간이며, 생성된 클럭신호가 초기 클럭신호에 대한 지연이 클럭신호의 하나의 주기보다 작기 때문에, 상기 회로에 의해 생성된 제3 PWM 파의 주기는 N개의 클럭신호의 주기와 1개 미만의 클럭신호의 주기를 가산한 것이고, 즉 정수배의 클럭신호 주기 및 소수배의 클럭신호 주기를 포함한다. 따라서 상기 회로는 제2 부분 데이터가 구비되는 PWM 파를 생성할 수 있고, 나아가 상기 PWM 파를 사용하여 LED의 작동을 제어할 수 있으며, LED의 그레이 레벨을 정확하게 보상할 수 있고, 상기 회로는 높은 그레이 레벨의 LED 디스플레이를 보상할 수 있을 뿐만 아니라, 낮은 그레이 레벨의 LED도 보상할 수 있으며, 특히 낮은 그레이 레벨의 LED를 보상하는데 적합하여, 종래 기술에서 낮은 그레이 레벨의 LED 디스플레이를 정확하게 보상하기 어려운 문제를 해결한다. 상기 수단은 필요한 별도의 하드웨어 및 컨트롤러 설계의 지출이 매우 적은 상태에서 낮은 그레이 디스플레이의 정확도를 향상시킨다.

본 발명의 일부를 구성하는 명세서 도면은 본 발명을 더 이해할 수 있도록 제공되는 것으로, 본 발명의 예시적 실시예 및 그 설명은 본 발명을 해석하기 위한 것일 뿐, 본 발명을 한정하지 않는다. 도면에서,
도 1은 본 발명의 실시예에 따른 신호발생장치의 모식도를 도시한다.
도 2는 본 발명의 실시예에 따른 PWM 파 생성과정의 파형 변화 모식도를 도시한다.
도 3은 본 발명의 실시예에 따른 8 위상 GCLK 파형 모식도를 도시한다.

설명해야 할 것은, 모순되지 않을 경우, 본 발명에서의 실시예 및 실시예의 특징은 서로 조합될 수 있다. 아래 도면을 참고하고 실시예와 결부시켜 본 발명을 상세하게 설명하도록 한다.

본 기술분야의 통상의 기술자가 본 발명의 수단을 더욱 잘 이해할 수 있도록, 아래에서는 본 발명의 실시예의 도면을 결부하여, 본 발명의 실시예의 기술적 해결수단을 명확하고 완전하게 설명하기로 한다. 설명된 실시예는 본 발명의 일부 실시예일 뿐 모든 실시예가 아님은 자명하다. 본 발명의 실시예를 기반으로, 본 기술분야의 통상의 기술자가 진보성 창출에 힘쓰지 않고 획득한 모든 다른 실시예는 모두 본 발명의 보호범위에 포함되어야 한다.

본 발명의 명세서와 특허청구범위 및 상기 도면 중의 용어 “제1”, “제2” 등은 유사한 대상을 구별하기 위한 것이고, 반드시 특정된 순서 또는 선후 순서를 설명하는데 사용되는 것은 아니다. 이렇게 사용되는 데이터는 적절한 상황에서 상호 교환되어, 여기에 설명된 본 발명의 실시예가 예를 들어 여기에 도시되거나 설명된 것을 제외한 순서로 실시될 수 있음을 이해해야 한다. 또한, 용어 “포함”과 “구비” 및 이들의 임의의 변형은 상호 간에 배타적이지 않고, 예를 들어 일련의 단계 또는 유닛을 포함하는 과정, 방법, 시스템, 제품 또는 기기가 반드시 명확하게 나열된 단계 또는 유닛으로 제한되지 않고, 명확하게 나열되지 않았거나 또는 이러한 과정, 방법, 제품 또는 기기에 고유한 다른 단계 또는 유닛을 포함할 수 있다.

요소(예컨대, 층, 필름, 영역, 또는 기판)가 다른 요소의 “위”에 있는 것으로 설명될 때, 상기 요소는 상기 다른 요소에 직접 위치할 수 있거나, 중간 요소가 존재할 수도 있음을 이해해야 한다. 또한, 명세서 및 특허청구범위에서, 요소가 다른 요소에 “연결”된다고 설명될 때, 상기 요소는 상기 다른 요소에 “직접 연결”될 수 있거나, 또는 제3 요소를 통해 상기 다른 요소에 “연결”될 수 있다.

설명의 편의를 위해, 아래에서는 본 발명의 실시예에서 언급된 일부 명사 또는 용어를 설명한다.

배경기술에서 언급된 바와 같이, 종래 기술은 높은 그레이 레벨 디스플레이 시 보상 효과가 좋고, 낮은 그레이 레벨 디스플레이 시 디스플레이 효과가 떨어지며, 낮은 그레이 레벨 디스플레이를 정확하게 보상할 수 없는 문제를 해결하기 위해, 본 발명의 전형적인 실시형태에서는 신호발생장치, 구동 칩, 디스플레이 시스템 및 LED 디스플레이의 구동방법을 제공한다.

도 1은 본 발명의 실시예에 따른 신호발생장치의 모식도이고, 도 1에 도시된 바와 같이,

상기 장치는 제1 생성 기기(10), 제2 생성 기기(20) 및 제3 생성 기기(30)를 포함하되, 제1 생성 기기(10)는 제1 PWM 파를 생성하고, 상기 제1 PWM 파의 주기는 T1이며, 제2 생성 기기(20)는 지연 클럭신호를 생성하고, 상기 지연 클럭신호의 주기는 T2이며, T1=NT2이고, N은 0보다 큰 양의 정수이며, 즉 제1 PWM 파의 주기는 지연 클럭신호의 주기의 정수 배이고, 제1 시간은 제2 시간에 비해 F×T2만큼 지연되며(여기서, “×”는 곱셈 기호를 나타냄), F는 0보다 크고 1보다 작으며, 상기 제1 시간은 상기 지연 클럭신호의 첫 번째 상승 에지에 대응되는 시간이고, 상기 제2 시간은 상기 제1 PWM 파의 첫 번째 상승 에지에 대응되는 시간이며, 즉 상기 지연 클럭신호의 첫 번째 상승 에지에 대응되는 시간은 상기 제1 PWM 파의 첫 번째 상승 에지에 대응되는 시간에 비해 F×T2만큼 지연되고, 제3 생성 기기(30)는 상기 제1 생성 기기(10) 및 상기 제2 생성 기기(20)에 각각 전기적으로 연결되며, 상기 제3 생성 기기(30)는 상기 제1 PWM 파 및 상기 지연 클럭신호에 따라 제3 PWM 파를 생성하고, 상기 제3 PWM 파의 주기는 T3이며, T3= T1+F×T2이고, 상기 제3 PWM 파의 첫 번째 상승 에지는 제1 PWM 파의 첫 번째 상승 에지와 동기화된다.

상기 회로에서, 제1 생성 기기는 도 2에 도시된 PWM_N와 같은 정수개의 클럭신호 주기의 제1 PWM 파를 생성하고, 제2 생성 기기는 지연 클럭신호(GCLK)를 생성하며(즉 지연된 클럭신호를 생성하고, 지연 클럭신호의 첫 번째 상승 에지는 초기의 클럭신호(GCLK<0>)의 첫 번째 상승 에지보다 지연되며, 지연된 시간은 F×T2이고, 초기의 클럭신호(GCLK<0>)의 첫 번째 상승 에지는 제1 PWM 파(PWM_N)의 첫 번째 상응 에지와 동기화되며, 도 2에 도시된 바와 같으므로, 지연 클럭신호는 제1 PWM 파보다 지연됨), 제3 생성 기기는 제3 PWM 파를 생성하고, 제3 PWM 파의 주기는 제1 PWM 파의 주기 및 클럭신호가 지연된 시간의 합이며, 생성된 클럭신호가 초기 클럭신호에 대한 지연이 클럭신호의 하나의 주기보다 작기 때문에, 상기 회로에 의해 생성된 제3 PWM 파의 주기는 N개의 클럭신호의 주기와 1개 미만의 클럭신호의 주기를 가산한 것이고, 즉 정수배의 클럭신호 주기 및 소수배의 클럭신호 주기를 포함한다. 따라서 상기 회로는 제2 부분 데이터가 구비되는 PWM 파를 생성할 수 있고, 나아가 상기 PWM 파를 사용하여 LED의 작동을 제어할 수 있으며, LED의 그레이 레벨을 정확하게 보상할 수 있고, 상기 회로는 높은 그레이 레벨의 LED 디스플레이를 보상할 수 있을 뿐만 아니라, 낮은 그레이 레벨의 LED도 보상할 수 있으며, 특히 낮은 그레이 레벨의 LED를 보상하는데 적합하여, 종래 기술에서 낮은 그레이 레벨의 LED 디스플레이를 정확하게 보상하기 어려운 문제를 해결한다. 상기 수단은 필요한 별도의 하드웨어 및 컨트롤러 설계의 지출이 매우 적은 상태에서 낮은 그레이 디스플레이의 정확도를 향상시킨다.

본 발명의 제3 생성 기기(30)는 제1 PWM 파 및 지연 클럭신호에 따라 제3 PWM 파를 생성하는 임의의 기기일 수 있고, 본 기술분야의 통상의 기술자는 실제 상황에 따라 적절한 기기를 선택하여 대응되는 제3 PWM 파를 생성할 수 있다. 본 발명의 일 실시예에서, 도 1에 도시된 바와 같이, 상기 제3 생성 기기(30)는 제1 서브 생성 기기(31) 및 제2 서브 생성 기기(32)를 포함하되, 제1 서브 생성 기기(31)는 상기 제1 생성 기기(10)의 출력단에 전기적으로 연결되는 제1 입력단 및 상기 제2 생성 기기(20)의 출력단에 전기적으로 연결되는 제2 입력단을 포함하며, 상기 제1 서브 생성 기기(31)는 상기 제1 PWM 파 및 상기 지연 클럭신호에 따라 제2 PWM 파를 생성하고, 상기 제2 PWM 파의 주기는 T4이며, T4= T1이고, 상기 제2 PWM 파의 첫 번째 상승 에지에 대응되는 시간은 상기 제1 PWM 파의 첫 번째 상승 에지에 대응되는 시간에 비해 F×T2만큼 지연되며, 제2 서브 생성 기기(32)는 상기 제1 생성 기기(10)의 출력단에 전기적으로 연결되는 제3 입력단 및 상기 제1 서브 생성 기기(31)의 출력단에 전기적으로 연결되는 제4 입력단을 포함하고, 상기 제2 서브 생성 기기(32)는 상기 제2 PWM 파 및 상기 제1 PWM 파에 따라 상기 제3 PWM 파를 생성한다. 상기 실시예에서, 제3 생성 기기(30)는 제1 서브 생성 기기 및 제2 서브 생성 기기만으로 제3 PWM 파를 생성할 수 있어, 구조가 간단하고 효율이 높다.

본 발명의 상기 제1 서브 생성 기기 및 제2 서브 생성 기기는 종래 기술 중의 실현 가능한 임의의 소자 및 회로일 수 있고, 본 기술분야의 통상의 기술자는 실제 상황에 따라, 대응되는 제1 서브 생성 기기 및 제2 서브 생성 기기로서 적절한 소자 또는 회로를 선택할 수 있다. 구체적으로, 래치를 제1 서브 생성 기기로 사용하고, NOT 게이트를 제2 서브 생성 기기로 사용할 수 있다.

본 발명의 일 구체적인 실시예에서, 상기 제1 서브 생성 기기(31)는 트리거를 포함한다. 구체적으로 D 타입 트리거일 수 있다. 도 2에 도시된 바와 같이, 상기 트리거는 제1 PWM 파 및 지연 클럭신호(GCLK)에 따라 대응되는 PWM_D 파를 생성한다.

마찬가지로, 본 발명의 상기 제2 서브 생성 기기는 종래 기술 중의 실현 가능한 임의의 기기 및 회로일 수 있고, 본 기술분야의 통상의 기술자는 실제 상황에 따라, 상기 제2 서브 생성 기기(32)로서 적절한 회로 또는 기기를 선택할 수 있다.

본 발명의 다른 구체적인 실시예에서, 도 2에 도시된 바와 같이, 상기 제2 서브 생성 기기(32)는 OR 게이트를 포함하고, OR 게이트는 OR 회로라고도 하며, 만약 여러 조건 중 하나의 조건이라도 만족하면 특정 이벤트가 발생되는데, 이 관계를 “OR” 논리 관계라고 하며, “OR” 논리 관계를 갖는 회로를 OR 게이트라고 하고, 상기 제3 입력단 및 제4 입력단 중 적어도 하나가 고레벨(논리 1)일 경우, 출력은 고레벨(논리 1)이며, 상기 제3 입력단 및 제4 입력단이 모두 저레벨(논리 0)일 경우, 출력은 저레벨(논리 0)이다. 상기 수단에서 하나의 OR 게이트만으로 제2 PWM 파 및 제1 PWM 파에 따라 제3 PWM 파를 생성할 수 있어, 구조가 간단하고 생성 효율이 높다.

설명해야 할 것은, 본 발명의 제1 생성 기기 및 제2 생성 기기는 종래 기술 중의 실현 가능한 임의의 기기 및 회로일 수 있고, 본 기술분야의 통상의 기술자는 실제 상황에 따라, 제1 생성 기기 및 제2 생성 기기로서 적절한 회로 또는 소자를 선택할 수 있다.

본 발명의 일 구체적인 실시예에서, 도 2에 도시된 바와 같이, 상기 제1 생성 기기(10)는 제1 PWM 파를 생성하기 위한 PWM 파 발생기를 포함한다.

본 발명의 다른 실시예에서, 도 2에 도시된 바와 같이, 상기 제2 생성 기기(20)는 데이터 선택기이다. 데이터 선택기는 주어진 입력 주소 코드에 따라, 한 그룹의 입력 신호에서 지정된 하나를 선택하여 출력단의 조합 논리 회로로 송신한다. 더 구체적인 일 실시예에서, 상기 제2 생성 기기(20)는 8×1(8-to-1) 데이터 선택기를 포함한다. 본 회로에 적용된 것은 8개 위상의 GCLK 클럭이고, 입력된 데이터에는 8가지가 있으며, 그 중 하나를 출력으로 선택한다. 대응되는 8 위상의 GCLK 클럭신호는 도 3에 도시된 바와 같고, 구체적으로 PLL(Phase Locked Loop, 위상 고정 루프) 또는 위상 보간기 또는 DLL(Delay-locked Loop, 지연 고정 루프) 등 임의의 방법으로 8개 위상의 GCLK 클럭신호를 발생할 수 있다.

설명해야 할 것은, 데이터 선택기는 본 발명의 데이터 선택기에 제한되지 않고, 실제 수요에 따라 4×1(4-to-1) 데이터 선택기, 16×1(16-to-1) 데이터 선택기와 같은 다른 적절한 데이터 선택기를 선택할 수 있다.

본 발명의 실시예는 신호발생장치를 포함하는 구동 칩을 더 제공하고, 상기 신호발생장치는 임의의 하나의 상기 신호발생장치이다.

상기 구동 칩은 상기 신호발생장치를 포함하므로, 그레이 레벨 디스플레이를 정확하게 보상하는 효과를 달성할 수 있고, 특히 낮은 그레이 레벨의 디스플레이에 적합한 수단이다.

본 발명의 실시예는 LED 및 구동 칩을 포함하는 디스플레이 시스템을 더 제공하고, 상기 구동 칩은 전술한 구동 칩이다.

상기 디스플레이 시스템에는 LED 및 구동 칩이 포함되고, 상기 구동 칩은 상기 신호발생장치를 포함하며, 이렇게 상기 구동 칩으로 LED를 구동하여, LED의 그레이 레벨 디스플레이를 정확하게 보상할 수 있고, 구체적으로 LED가 켜지는 시간을 조절하여 그레이 레벨을 조절하므로, 상이한 램프 간의 디스플레이 휘도의 차이를 작게 하거나 차이가 없게 할 수 있어, 우수한 디스플레이 효과를 구현한다.

본 발명의 다른 구체적인 실시예에서, 상기 디스플레이 시스템은 구동 칩과 통신하고, 전류, 시계열 및 구성 구동 칩을 제어하기 위한 컨트롤러를 더 포함한다.

본 발명의 실시예는,

컨트롤러에 의해 상기 구동 칩으로 데이터를 송신하는 단계 - 상기 데이터는 클럭신호 주기의 정수배를 특성화하기 위한 데이터인 제1 부분 데이터 및 클럭신호 주기의 소수배를 특성화하기 위한 데이터인 제2 부분 데이터를 포함함 -; 및

상기 구동 칩의 신호발생장치가 상기 데이터에 따라 대응되는 PWM 파를 생성하는 단계를 포함하는 LED 디스플레이의 구동방법을 더 제공한다.

상기 구동방법에서, 우선, 대응되는 보상 데이터를 구동 칩에 송신한 다음, 구동 칩이 보상 데이터에 따라, LED의 작동을 제어하는 대응되는 PWM 파를 생성함으로써, 상이한 LED의 디스플레이 그레이 레벨을 정확하게 보상하여, 종래 기술에서 낮은 그레이 레벨 디스플레이를 정확하게 보상하기 어려운 문제를 해결하여, 상이한 LED 램프의 디스플레이 휘도의 차이를 작게 하거나 차이가 없게 한다.

설명해야 할 것은, 종래 기술의 컨트롤러에 의해 획득되는 데이터도 제1 부분 데이터 및 제2 부분 데이터를 포함하지만, 종래 기술의 구동 칩이 제2 부분 데이터에 대응되는 PWM 파를 생성할 수 없으므로, 종래 기술의 컨트롤러는 구동 칩에 제2 부분 데이터를 송신하지 않고, 구동 칩에 제1 부분 데이터만 송신한다. 그러나 본 발명에서는 대응되는 신호발생장치가 제2 부분 데이터에 대응되는 PWM 파를 생성할 수 있으므로, 컨트롤러가 구동 칩의 신호발생장치에 제1 부분 데이터 및 제2 부분 데이터를 송신한다.

본 발명의 다른 구체적인 실시예에서, 상기 구동 칩의 신호발생장치가 상기 데이터에 따라 대응되는 PWM 파를 생성하는 단계는, 상기 데이터를 해석하여, 상기 제1 부분 데이터 및 상기 제2 부분 데이터를 획득하는 단계; 및 상기 제1 부분 데이터 및 상기 제2 부분 데이터를 각각 상기 신호발생장치의 제1 생성 기기 및 제2 생성 기기에 송신하고, 제1 생성 기기 및 제2 생성 기기가 상기 데이터에 대응되는 PWM 파를 생성하는 단계를 포함한다.

본 발명에서, 컨트롤러에 의해 송신되는 데이터는, 정전류 IC에 직접 N(정수)+ F(소수) 자리 데이터를 송신하는 방식 1, 및 정전류 IC(Integrated Circuit, 집적 회로)에 N+소수 지시 자리를 송신하는 방식 2, 즉 지시 자리를 통해, 송신된 데이터 N에 몇 개의 자리가 소수 자리인지 정전류 IC에 알려주는 방식을 사용할 수 있다. 두 가지 방법의 선택은 송신단 시스템의 구현의 복잡도 및 송신 효율에 의해 결정될 수 있으나, 어느 것이든지 데이터를 전송하는 데이터 전송률에 대한 영향이 모두 크지 않으며, 데이터 전송에 영향을 미치지 않는다.

본 기술분야의 통상의 기술자가 본 발명의 기술적 해결수단을 보다 명확하게 이해하도록, 아래에서는 구체적인 실시예를 결합하여 본 발명의 기술적 해결수단을 설명한다.

실시예

상기 실시예는 신호발생장치에 관한 것이고, 상기 회로의 구체적인 구조는 도 1에 도시된 바와 같으며, 구체적으로 제1 생성 기기(10), 제2 생성 기기(20) 및 제3 생성 기기(30)를 포함하되, 제1 생성 기기(10)는 PWM 파 발생기이고, 제2 생성 기기(20)는 8×1 데이터 선택기이며, 제3 생성 기기(30)는 제1 서브 생성 기기 및 제2 서브 생성 기기를 포함하고, 여기서, 제1 서브 생성 기기는 트리거이며, 제2 서브 생성 기기는 OR 게이트이고, 구체적인 연결 관계는 도 1에 도시된 바와 같다.

상기 신호발생장치의 구체적인 작동 과정은 다음과 같은 내용을 포함한다.

정전류 IC에 입력 데이터가 수신된 후, 내부의 컨트롤러는 제1 부분 데이터 및 제2 부분 데이터를 분리시키고, 제1 부분 데이터를 제1 생성 기기(10)에 송신하며, 제2 부분 데이터를 제2 생성 기기(20)에 송신한다. 제1 생성 기기(10)는 원래의 PWM 파 발생 방식에 따라 제1 PWM 파를 생성하며, 생성된 제1 PWM 파는 도 2에 도시된 PWM_N이다.

PLL 또는 위상 보간기 또는 DLL 등 임의의 방법으로 8개 위상의 GCLK 클럭을 생성하고, 도 3에 도시된 바와 같이, 도 3 중 각 파형은 이전 파형에 대해 모두 지연되며, 각 지연은 1/8이고, GCLK<0>은 정수 부분의 PWM의 클럭이며, 생성된 제1 PWM 파는 PWM_N이고, 이는 GCLK주기의 정수 배이며, 도 1에 도시된 바와 같이, 제2 부분 데이터 F<2:0>에 의해 GCLK<7:0>에서 대응되는 클럭신호를 선택하여, 도 2에 대응되는 GCLK를 획득하고, 이는 실제로 GCLK<2>의 파형으로서, GCLK<0>에 비해 1/4주기 지연된다. GCLK와 PWM_N은 트리거에 입력되고, 트리거는 도 2에 도시된 PWM_D를 출력하며, PWM_D 및 PWM_N은 각각 OR 게이트에 입력되고, 즉 두 개의 파형 중 어느 하나가 고레벨일 때, 최종 출력되는 PWN 파형은 고레벨이며, 도 2에 도시된 바와 같이, 최종 생성된 PWM 파의 주기는 T2의 정수배 및 T2의 소수배의 합이고, 즉 T3= T1+F×T2이며, 상기 제3 PWM 파의 첫 번째 상승 에지는 제1 PWM 파의 첫 번째 상승 에지와 동기화된다. F<2:0>가 0일 경우, 즉 제2 부분 데이터가 0일 경우, PWM_N은 직접 출력단으로 이동된다.

상기 회로는 제2 부분 데이터를 갖는 PWM 파를 생성할 수 있을 뿐만 아니라, 상기 PWM 파를 사용하여 LED의 작동을 제어할 수 있어, LED의 그레이 레벨을 정확하게 보상할 수 있고, 상기 회로는 높은 그레이 레벨의 LED 디스플레이를 보상할 수 있을 뿐만아니라, 낮은 그레이 레벨의 LED도 보상할 수 있고, 특히 낮은 그레이 레벨의 LED를 보상하는데 적합하여, 종래 기술에서 낮은 그레이 레벨의 LED 디스플레이를 정확하게 보상하기 어려운 문제를 해결한다. 상기 수단은 필요한 별도의 하드웨어 및 컨트롤러 설계의 지출이 매우 적은 상태에서 낮은 그레이 디스플레이의 정확도를 향상시킨다. 또한, 상기 회로는 구조가 간단하고 효율이 높으며 비용이 저렴하다.

이상의 설명으로부터 본 발명에 따른 실시예는 다음과 같은 기술적 효과를 구현할 수 있음을 보아낼 수 있다.

1) 본 발명의 회로에서, 제1 생성 기기는 도 2에 도시된 PWM_N와 같은 정수개의 클럭신호 주기의 제1 PWM 파를 생성하고, 제2 생성 기기는 지연 클럭신호(GCLK)를 생성하며(즉 지연된 클럭신호를 생성하고, 지연 클럭신호의 첫 번째 상승 에지는 초기의 클럭신호(GCLK<0>)의 첫 번째 상승 에지보다 지연되며, 지연된 시간은 F×T2이고, 초기의 클럭신호(GCLK<0>)의 첫 번째 상승 에지는 제1 PWM 파(PWM_N)의 첫 번째 상응 에지와 동기화되며, 도 2에 도시된 바와 같으므로, 지연 클럭신호는 제1 PWM 파보다 지연됨), 제3 생성 기기는 제3 PWM 파를 생성하고, 제3 PWM 파의 주기의 합은 제1 PWM 파의 주기 및 클럭신호가 지연된 시간이며, 생성된 클럭신호가 초기 클럭신호에 대한 지연이 클럭신호의 하나의 주기보다 작기 때문에, 상기 회로에 의해 생성된 제3 PWM 파의 주기는 N개의 클럭신호의 주기와 1개 미만의 클럭신호의 주기를 가산한 것이고, 즉 정수배의 클럭신호 주기 및 소수배의 클럭신호 주기를 포함한다. 따라서 상기 회로는 제2 부분 데이터가 구비되는 PWM 파를 생성할 수 있고, 나아가 상기 PWM 파를 사용하여 LED의 작동을 제어할 수 있으며, LED의 그레이 레벨을 정확하게 보상할 수 있고, 상기 회로는 높은 그레이 레벨의 LED 디스플레이를 보상할 수 있을 뿐만 아니라, 낮은 그레이 레벨의 LED도 보상할 수 있으며, 특히 낮은 그레이 레벨의 LED를 보상하는데 적합하여, 종래 기술에서 낮은 그레이 레벨의 LED 디스플레이를 정확하게 보상하기 어려운 문제를 해결한다. 상기 수단은 필요한 별도의 하드웨어 및 컨트롤러 설계의 지출이 매우 적은 경우 낮은 그레이 디스플레이의 정확도를 향상시킨다.

2) 본 발명의 구동 칩은 상기 신호발생장치를 포함하므로, 그레이 레벨 디스플레이를 정확하게 보상하는 효과를 달성할 수 있고, 특히 낮은 그레이 레벨의 디스플레이에 적합한 수단이다.

3) 본 발명의 디스플레이 시스템에는 LED 및 구동 칩이 포함되고, 상기 구동 칩은 상기 신호발생장치를 포함하며, 이렇게 상기 구동 칩으로 LED 칩을 구동하여, LED의 그레이 레벨 디스플레이를 정확하게 보상할 수 있고, 구체적으로 LED가 켜지는 시간을 조절하여 그레이 레벨을 조절하므로, 상이한 램프 간의 디스플레이 휘도의 차이를 작게 하거나 차이가 없게 할 수 있어, 우수한 디스플레이 효과를 구현한다.

4) 본 발명의 구동방법에서, 우선, 대응되는 보상 데이터를 구동 칩에 송신한 다음, 구동 칩이 보상 데이터에 따라, LED의 작동을 제어하는 대응되는 PWM 파를 생성함으로써, 상이한 LED의 디스플레이 그레이 레벨을 정확하게 보상하여, 종래 기술에서 낮은 그레이 레벨 디스플레이를 정확하게 보상하기 어려운 문제를 해결하여, 상이한 LED 램프의 디스플레이 휘도의 차이를 작게 하거나 차이가 없게 한다.

상술한 내용은 단지 본 발명의 바람직한 실시예일 뿐, 본 발명을 한정하지 않고, 본 기술분야의 통상의 기술자라면 본 발명에 대해 다양한 변경 및 변형을 진행할 수 있다. 본 발명의 사상 및 원칙 내에서 진행한 임의의 수정, 등가적 대체, 개선 등은 모두 본 발명의 보호범위 내에 포함되어야 한다.

10: 제1 생성 기기 20: 제2 생성 기기
30: 제3 생성 기기 31: 제1 서브 생성 기기
32: 제2 서브 생성 기기

Claims

신호발생장치로서,
제1 PWM 파를 생성하기 위한 제1 생성 기기 - 상기 제1 PWM 파의 주기는 T1임 -;
지연 클럭신호를 생성하기 위한 제2 생성 기기 - 상기 지연 클럭신호의 주기는 T2이고, T1=NT2이며, N은 0보다 큰 양의 정수이고, 제1 시간은 제2 시간에 비해 F×T2만큼 지연되며, F는 0보다 크고 1보다 작으며, 상기 제1 시간은 상기 지연 클럭신호의 첫 번째 상승 에지에 대응되는 시간이고, 상기 제2 시간은 상기 제1 PWM 파의 첫 번째 상승 에지에 대응되는 시간임 -; 및
상기 제1 생성 기기 및 상기 제2 생성 기기에 각각 전기적으로 연결되고, 상기 제1 PWM 파 및 상기 지연 클럭신호에 따라 제3 PWM 파를 생성하기 위한 제3 생성 기기 - 상기 제3 PWM 파의 주기는 T3이고, T3= T1+F×T2이며, 상기 제3 PWM 파의 첫 번째 상승 에지는 제1 PWM 파의 첫 번째 상승 에지와 동기화됨 -를 포함하는 것을 특징으로 하는 신호발생장치.
제1항에 있어서,
상기 제3 생성 기기는,
상기 제1 생성 기기의 출력단에 전기적으로 연결되는 제1 입력단 및 상기 제2 생성 기기의 출력단에 전기적으로 연결되는 제2 입력단을 포함하고, 상기 제1 PWM 파 및 상기 지연 클럭신호에 따라 제2 PWM 파를 생성하기 위한 제1 서브 생성 기기 - 상기 제2 PWM 파의 주기는 T4이고, T4=T1이며, 상기 제2 PWM 파의 첫 번째 상승 에지에 대응되는 시간은 상기 제1 PWM 파의 첫 번째 상승 에지에 대응되는 시간에 비해 F×T만큼 지연됨 -; 및
상기 제1 생성 기기의 출력단에 전기적으로 연결되는 제3 입력단 및 상기 제1 서브 생성 기기의 출력단에 전기적으로 연결되는 제4 입력단을 포함하고, 상기 제2 PWM 파 및 상기 제1 PWM 파에 따라 상기 제3 PWM 파를 생성하는 제2 서브 생성 기기를 포함하는 것을 특징으로 하는 신호발생장치.
제2항에 있어서,
상기 제1 서브 생성 기기는 트리거를 포함하는 것을 특징으로 하는 신호발생장치.
제2항에 있어서,
상기 제2 서브 생성 기기는 OR 게이트를 포함하는 것을 특징으로 하는 신호발생장치.
제1항 내지 제4항 중 어느 한 항에 있어서,
상기 제1 생성 기기는 PWM 파 발생기를 포함하는 것을 특징으로 하는 신호발생장치.
제5항에 있어서,
상기 제2 생성 기기는 데이터 선택기를 포함하는 것을 특징으로 하는 신호발생장치.
제1항에 있어서,
상기 제2 생성 기기는 8×1(8-to-1) 데이터 선택기를 포함하는 것을 특징으로 하는 신호발생장치.
신호발생장치를 포함하는 구동 칩으로서,
상기 신호발생장치는 제1항 내지 제7항 중 어느 한 항에 따른 신호발생장치인 것을 특징으로 하는 구동 칩.
LED 및 구동 칩을 포함하는 디스플레이 시스템으로서,
상기 구동 칩은 제8항에 따른 구동 칩인 것을 특징으로 하는 구동 칩.
LED 디스플레이의 구동방법으로서,
컨트롤러에 의해 제8항에 따른 구동 칩으로 데이터를 송신하는 단계 - 상기 데이터는 클럭신호 주기의 정수 배를 특성화하기 위한 데이터인 제1 부분 데이터 및 클럭신호 주기의 소수배를 특성화하기 위한 데이터인 제2 부분 데이터를 포함함 -; 및
상기 구동 칩의 신호발생장치가 상기 데이터에 따라 대응되는 PWM 파를 생성하는 단계를 포함하는 것을 특징으로 하는 LED 디스플레이의 구동방법.