JP2001268359A - Ｐｗｍ回路及び画像形成装置 - Google Patents

Abstract

(57)【要約】 【課題】 基準クロックに対して、任意の倍数の解像度
を得たり、任意のタイミングで立ち上がりと立ち下がり
を制御できるＰＷＭ信号を生成する回路を実現する。 【解決手段】 基準クロックと立ち上がりタイミングデ
ータと立ち下がりタイミングデータとを受けてＰＷＭ信
号を生成するＰＷＭ回路であって、基準クロックを遅延
させて複数の遅延信号を生成する遅延回路１２０と、遅
延信号の遅延値を測定する遅延値測定回路１３０と、前
記遅延値と前記立ち上がりタイミングデータ／立ち下が
りタイミングデータとを参照して遅延信号を決定するタ
イミング演算回路１４０ａ，１４０ｂと、前記決定に従
って遅延信号のいずれかを立ち上がり信号と立ち下がり
信号として選択する選択回路１５０ａ，１５０ｂと、前
記立ち上がり信号と前記立ち下がり信号とに応じてＰＷ
Ｍ信号を生成するＰＷＭ演算回路１６０と、を備えたこ
とを特徴とする。

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本発明はＰＷＭ回路及びこれ
らの回路を用いた画像形成装置に関し、更に詳しくは、
任意のタイミングでＰＷＭ信号の立ち上がりと立ち下が
りを制御できるＰＷＭ回路及び画像形成装置に関する。

【０００２】

【従来の技術】各種画像形成装置では、レーザダイオー
ドに供給する各画素に応じた信号について、パルス幅変
調（ＰＷＭ）回路により所望のパルス幅の信号を得てい
る。

【０００３】このＰＷＭ発生に関しては、以下の手法が
あった。 ・電圧が１クロック内で昇降する３角波と、ＰＷＭデー
タをＤＡ変換した電圧とを比較する手法。 ・一定の遅延値をもつ遅延素子を直列に接続し、その中
から立ち上がり信号、立ち下がり信号を選択し演算する
手法。 ・高い周波数のクロックを用い、そのクロックに同期さ
せて立ち上がり、立ち下がりタイミングを決定する手
法。

【０００４】

【発明が解決しようとする課題】しかし、上記の３つの
いずれの手法によっても、安価であって高速のＰＷＭ信
号の発生は困難であった。

【０００５】また、 ・基準クロックに対し、任意のタイミングで、立ち上が
り、立ち下がるＰＷＭ信号， ・基準クロックに対し、１クロック内に複数回、立ち上
がり、立ち下がるＰＷＭ信号，については、さらに実現
が困難であった。

【０００６】したがって、現実的には、高速複写機やプ
リンタにおいては、１クロック内に、１ドット分の一定
の位置のＰＷＭ信号を得ることしかできていなかった。
また、カラー画像形成装置では、４色のビームの微妙な
露光位置ずれにより予期しない混色が発生し、色再現が
不安定になる面があった。以下、その混色による不具合
を説明する。

【０００７】図７（ａ）は各部の基本となる基準クロッ
クである。ここで、画像データが０〜２５５までの２５
６階調であるとして、２１０／２５５、５６／２５５と
いう２つの画像データが入力された場合を想定する（図
７（ｂ））。

【０００８】この場合、従来のＰＷＭ回路では、得られ
たＰＷＭ信号を左寄せする（図７（ｃ））、得られたＰ
ＷＭ信号を右寄せする（図７（ｄ））、得られたＰＷＭ
信号を中央寄せする（図７（ｅ））、のいずれかが可能
である。

【０００９】ここで、画像形成装置の感光体上や転写紙
上で混色を避けたいマゼンタとシアンとが存在する場
合、マゼンタを左寄せ（図７（ｆ））、シアンを右寄せ
（図７（ｇ））とすればよい。

【００１０】しかし、シアンのＰＷＭ信号が、機械的や
電気的なジッタなどによっての矢印方向にシフトした
場合、隣接するクロックの信号との間で混色が発生する
ことになる（図７（ｈ））。従って、ほんの少しでもジ
ッタが発生することで、混色が発生して、色再現が不安
定になる問題があった。

【００１１】本発明は、上記の課題を解決するためにな
されたものであって、第１の目的は、基準クロックに対
して、任意の倍数の高い解像度が得られるＰＷＭ信号を
生成する回路を実現することである。

【００１２】また、第２の目的は、基準クロックに対
し、任意のタイミングで、立ち上がり、立ち下がるＰＷ
Ｍ信号を生成する回路を実現することである。また、第
３の目的は、基準クロックに対し、１クロック内に複数
回、立ち上がり、立ち下がるＰＷＭ信号を生成する回路
を実現することである。

【００１３】また、第４の目的は、任意の解像度であっ
て任意のタイミングの制御が可能なＰＷＭ信号をカラー
画像形成に用いて、４色の露光信号に位置ずれが生じて
も、安定した色再現が可能な画像形成装置を実現するこ
とである。

【００１４】

【課題を解決するための手段】上記の課題を解決する発
明は、以下のそれぞれに記載されたように構成されたも
のである。

【００１５】（１）請求項１記載の発明は、基準クロッ
クと立ち上がりタイミングデータと立ち下がりタイミン
グデータとを受けてＰＷＭ信号を生成するＰＷＭ回路で
あって、縦続接続された遅延素子により基準クロックも
しくはその分周信号を遅延させた複数の遅延信号を生成
する遅延回路と、前記遅延回路で生成されたそれぞれの
遅延信号の遅延値を測定する遅延値測定回路と、前記遅
延値と前記立ち上がりタイミングデータとを参照して、
立ち上がりタイミングデータに合致する前記遅延回路か
らの遅延信号を決定する立ち上がりタイミング演算回路
と、前記遅延値と前記立ち下がりタイミングデータとを
参照して、立ち下がりタイミングデータに合致する前記
遅延回路からの遅延信号を決定する立ち下がりタイミン
グ演算回路と、前記立ち上がりタイミング演算回路の決
定に従って、前記遅延回路からの遅延信号のいずれかを
立ち上がり信号として選択する立ち上がり選択回路と、
前記立ち下がりタイミング演算回路の決定に従って、前
記遅延回路からの遅延信号のいずれかを立ち下がり信号
として選択する立ち下がり選択回路と、前記立ち上がり
信号と前記立ち下がり信号とに応じてＰＷＭ信号を生成
するＰＷＭ演算回路と、を備えたことを特徴とするＰＷ
Ｍ回路である。

【００１６】この発明では、遅延回路で生成されたそれ
ぞれの遅延信号の遅延値を測定しておき、遅延値と立ち
上がりタイミングデータとを参照して、立ち上がりタイ
ミングデータに合致する遅延信号を決定して、立ち上が
り信号として選択する。一方、遅延値と立ち下がりタイ
ミングデータとを参照して、立ち下がりタイミングデー
タに合致する遅延信号を決定して、立ち下がり信号とし
て選択する。そして、立ち上がり信号と立ち下がり信号
とに応じてＰＷＭ信号を生成して出力する。

【００１７】この結果、基準クロックに対して、遅延信
号に応じた任意の倍数の高い解像度が得られるＰＷＭ信
号を生成することができる。また、基準クロックに対
し、任意のタイミングで、立ち上がり、立ち下がるＰＷ
Ｍ信号を生成することができる。

【００１８】なお、縦続接続された遅延素子として、Ｃ
−ＭＯＳプロセスにより製造された半導体のディジタル
遅延素子を用いる。その場合、半導体内部の遅延素子の
遅延値は、温度，電源電圧，チップ間ばらつきといった
要因により、０．５〜２倍程度の変動が生じることがあ
る。ただし、チップ内部について、複数の遅延素子の遅
延量の相対的な遅延差（チップ内ばらつき）は最大でも
±３％程度と小さい。そこで、このような物理特性を利
用し、絶対的な遅延ばらつきについて、遅延値測定回路
の測定結果を用いて演算で補正をするようにしている。

【００１９】（２）請求項２記載の発明は、前記遅延回
路の遅延素子よりも小さな遅延時間の遅延素子が縦続接
続されており、前記立ち上がり信号を遅延させた複数の
立ち上がり信号を生成する立ち上がり遅延回路と、前記
遅延回路の遅延素子よりも小さな遅延時間の遅延素子が
縦続接続されており、前記立ち下がり信号を遅延させた
複数の立ち下がり信号を生成する立ち下がり遅延回路
と、前記立ち上がりタイミング演算回路の決定に従っ
て、前記立ち上がり遅延回路からの遅延信号を第２立ち
上がり信号として選択する第２立ち上がり選択回路と、
前記立ち下がりタイミング演算回路の決定に従って、前
記立ち下がり遅延回路からの遅延信号を第２立ち下がり
信号として選択する第２立ち下がり選択回路と、を備
え、前記ＰＷＭ演算回路は、前記第２立ち上がり信号と
前記第２立ち下がり信号とに応じてＰＷＭ信号を生成す
る、ことを特徴とする請求項１記載のＰＷＭ回路であ
る。

【００２０】この発明では、以上の（１）に加え、さら
に小さな遅延時間の遅延素子群を用いているため、さら
に高い任意の倍数の解像度が得られることで、高い階調
性が得られ、また、高い精度でのタイミング制御が可能
なＰＷＭ信号を生成することができる。

【００２１】（３）請求項３記載の発明は、１クロック
のタイミング内で複数の立ち上がり信号と複数の立ち下
がり信号とを生成し、これら複数の立ち上がり信号と複
数の立ち下がり信号とに応じて、１クロックのタイミン
グ内に複数回の立ち上がりと立ち下がりを有するＰＷＭ
信号を生成する、ことを特徴とする請求項１または請求
項２のいずれかに記載のＰＷＭ回路である。

【００２２】この発明では、以上の（１）または（２）
の効果に加え、基準クロックに対し、１クロック内に複
数回、立ち上がり、立ち下がるＰＷＭ信号を生成するこ
とができる。

【００２３】（４）請求項４記載の発明は、前記遅延値
測定回路は、前記遅延回路からの複数の遅延信号の出力
にそれぞれフリップフロツプを接続し、前記遅延信号の
のうち互いに隣り合う出力の論理が相異なる箇所を１カ
所以上を検出する回路を設け、すべてのフリップフロツ
プのクロックは同一のクロックまたは同一の任意の信号
を入力し、論理が相異なる箇所の値と前記クロックの動
作周波数とから遅延値を算出する、ことを特徴とする請
求項１乃至請求項３のいずれかに記載のＰＷＭ回路であ
る。

【００２４】この発明では、以上の（１）〜（３）にお
いて正確なタイミングの立ち上がりや立ち下がりを実現
することが可能になる。 （５）請求項５記載の発明は、請求項１乃至請求項４の
いずれかのＰＷＭ回路を備え、画像データに応じたＰＷ
Ｍ信号を生成して画像を形成する、ことを特徴とする画
像形成装置である。

【００２５】この発明では、画像データに応じて画像形
成を実行する際に、以上の（１）〜（４）のようなＰＷ
Ｍ信号を用いることが可能になる。このため、カラー画
像形成を行う場合にも、ＰＷＭ信号の立ち上がりと立ち
下がりの位置を高精度に制御することで、ジッタなどに
よる混色を防止することが可能になる。

【００２６】（６）請求項６記載の発明は、前記ＰＷＭ
信号によって発光／非発光が制御されるレーザ光によっ
て感光体上に像を形成する、ことを特徴とする請求項５
記載の画像形成装置である。

【００２７】この発明では、画像データに応じてレーザ
光を用いた画像形成を実行する際に、以上の（１）〜
（４）のようなＰＷＭ信号を用いることが可能になる。
このため、カラー画像形成を行う場合にも、ＰＷＭ信号
の立ち上がりと立ち下がりの位置を高精度に制御するこ
とで、ジッタなどによる混色を防止することが可能にな
る。

【００２８】

【発明の実施の形態】以下、図面を参照して、本発明の
実施例を詳細に説明する。 〈第１の実施の形態例〉図１は本発明の第１の実施の形
態例のＰＷＭ回路の回路構成を示すブロック図である。

【００２９】この図１において、１０１は各部を制御す
ると共に、画像データから立ち上がりタイミングデータ
と立ち下がりタイミングデータとを生成する制御回路で
ある。この立ち上がりタイミングデータと立ち下がりタ
イミングデータは、基準クロックのどのタイミングでＰ
ＷＭ信号の立ち上がり・立ち下がりが生じるかを示すタ
イミングデータである。

【００３０】１１０は装置各部の動作の基準となる基準
クロックを発生するクロック発生回路、１１１は後述す
るクロック遅延のために基準クロックを２分周する分周
器である。

【００３１】１２０は基準クロックを所定量ずつ細かく
遅延させて複数の遅延信号を得るために、小さな遅延時
間の遅延素子が縦続接続されて構成されている遅延回路
である。１３０は遅延回路１２０で生成されたそれぞれ
の遅延信号の遅延値を測定する遅延値測定回路である。
ここで、遅延回路１３０は、位相が少しずつ異なる遅延
信号について、基準クロックの２周期分にわたって生成
できる段数になるようにチェーン状に遅延素子が縦続接
続されていることが好ましい。

【００３２】なお、上記の縦続接続された遅延素子とし
て、Ｃ−ＭＯＳプロセスにより製造された半導体のディ
ジタル遅延素子を用いる。その場合、半導体内部の遅延
素子の遅延値は、温度，電源電圧，チップ間ばらつきと
いった要因により、０．５〜２倍程度の変動が生じるこ
とがある。ただし、チップ内部について、複数の遅延素
子の遅延量の相対的な遅延差（チップ内ばらつき）は最
大でも±３％程度と小さい。そこで、このような物理特
性を利用し、絶対的な遅延ばらつきについて、遅延値測
定回路の測定結果を用いて演算で補正をするようにして
いる。

【００３３】１４０ａは遅延値と前記立ち上がりタイミ
ングデータとを参照して、立ち上がりタイミングデータ
に合致する遅延信号を決定する立ち上がりタイミング演
算回路である。１４０ｂは遅延値と前記立ち下がりタイ
ミングデータとを参照して、立ち下がりタイミングデー
タに合致する遅延信号を決定する立ち下がりタイミング
演算回路である。

【００３４】１５０ａは立ち上がりタイミング演算回路
１４０ａの決定に従って、遅延回路１２０からの遅延信
号のいずれかを立ち上がり信号として選択する立ち上が
り選択回路である。１５０ｂは立ち下がりタイミング演
算回路１４０ｂの決定に従って、遅延回路１２０からの
遅延信号のいずれかを立ち下がり信号として選択する立
ち下がり選択回路である。

【００３５】１６０は以上の立ち上がり信号によって立
ち上がり、以上の立ち下がり信号によって立ち下がるＰ
ＷＭ信号を生成するＰＷＭ演算を実行し、このＰＷＭ信
号を外部に出力するＰＷＭ演算回路である。

【００３６】ここで、複数色（たとえば、Ｙ（イエロ
ー）、Ｍ（マゼンタ）、Ｃ（シアン）、Ｋ（黒））で画
像形成を行うため、以上のＰＷＭ回路が複数色それぞれ
に配置されている画像形成装置を例にして動作説明を行
う。

【００３７】遅延回路１２０では位相が少しずつ異なる
遅延信号を生成しており、たとえば、図２に示すように
なっている。この図２では、遅延信号ＤＬnの一部を示
している。

【００３８】ここで、遅延値測定回路１３０は、複数の
遅延信号の中で、基準クロックに同期している第１同期
ポイント（図２ではＤＬ20）と第２同期ポイント（図２
ではＤＬ50）との間の遅延段数（図２では３０段）を求
め、基準クロックの周期と遅延段数とから、遅延回路１
２０の遅延素子１段あたりの遅延時間を遅延値として求
める。この遅延値は遅延遅速低回路１３０から、タイミ
ング演算回路１４０ａとタイミング演算回路１４０ｂと
に供給される。

【００３９】一方、制御回路１０１は画像データを受け
て、画像データに応じたＰＷＭ信号を生成するための、
立ち上がりタイミングデータと立ち下がりタイミングデ
ータとを生成する。

【００４０】この場合、感光体上や転写紙上で混色を避
けたいマゼンタとシアンとが存在する場合、 マゼンタを左寄せ、シアンを右寄せする， 右寄せしたシアンが、次のタイミングで左寄せされた
マゼンタと接しないように、右寄せしたシアンを所定量
左に戻す， 左寄せしたマゼンタが、前のタイミングで右寄せされ
たシアンと接しないように、左寄せしたシアンを所定量
右に移動させる，のような手法があり、および，
および，ならびにおよびのように組み合わせて
用いる。

【００４１】ここで、０〜２５５の２５６段階のデータ
をとりうる場合に、あるクロックタイミングで、マゼン
タ用画像データ＝１６８／２５５，シアン用画像データ
＝３５／２５５、次のクロックタイミングで、マゼンタ
用画像データ＝１１０／２５５、シアン用画像データ＝
４８／２５５、である場合を想定する。

【００４２】その場合、ジッタが生じても混色が生じな
いように、上記ならびにおよびの手法を採用した
とする。その場合、図３（ｂ）〜（ｅ）に示すように、
立ち上がりタイミングデータ（マゼンタ用）＝２４／２
５５，立ち下がりタイミングデータ（マゼンタ用）＝１
９２／２５５、立ち上がりタイミングデータ（シアン
用）＝２０３／２５５，立ち下がりタイミングデータ
（シアン用）＝２３８／２５５、を制御回路１０１が最
初のタイミングで生成する。また、次のタイミングで、
立ち上がりタイミングデータ（マゼンタ用）＝２０／２
５５，立ち下がりタイミングデータ（マゼンタ用）＝１
３０／２５５、立ち上がりタイミングデータ（シアン
用）＝１９０／２５５，立ち下がりタイミングデータ
（シアン用）＝２３８／２５５、を制御回路１０１が生
成する。

【００４３】マゼンタとシアンのそれぞれの立ち上がり
タイミング演算回路１４０ａは、以上の立ち上がりタイ
ミングデータと遅延値とを参照して、立ち上がりタイミ
ングデータに合致する遅延信号（遅延信号の段数）を決
定する。また、マゼンタとシアンのそれぞれの立ち上が
りタイミング演算回路１４０ｂは、以上の立ち下がりタ
イミングデータと遅延値とを参照して、立ち下がりタイ
ミングデータに合致する遅延信号（遅延信号の段数）を
決定する。

【００４４】立ち上がり選択回路１５０ａは、立ち上が
りタイミング演算回路１４０ａの決定に従って、遅延回
路１２０からの遅延信号の中の該当する遅延信号を立ち
上がり信号として選択して、ＰＷＭ演算回路１６０に出
力する。また、立ち下がり選択回路１５０ｂは、立ち下
がりタイミング演算回路１４０ｂの決定に従って、遅延
回路１２０からの遅延信号の中の該当する遅延信号を立
ち下がり信号として選択して、ＰＷＭ演算回路１６０に
出力する。

【００４５】そして、ＰＷＭ演算回路１６０は、以上の
立ち上がり信号によって立ち上がり、以上の立ち下がり
信号によって立ち下がるＰＷＭ信号（図３（ｅ）
（ｆ））を生成するＰＷＭ演算を実行する。

【００４６】この図３（ｅ）および（ｆ）に示すよう
に、隣接するタイミングの信号との間に隙間を設けるよ
うにＰＷＭ信号の立ち上がりと立ち下がりとを任意のタ
イミングに調節したことで、多少のジッタが発生しても
混色を防止することが可能になる。なお、ここでは、マ
ゼンタとシアンとの間の混色について説明したが、他の
色との間でも同様にして混色を未然に防止することが可
能になる。

【００４７】また、以上のように複数の遅延信号の中か
ら立ち上がり・立ち下がりを選択してＰＷＭ信号を生成
することで、基準クロックに対して任意の倍数の高い解
像度が得られるＰＷＭ信号を生成することができる。

【００４８】〈第２の実施の形態例〉図４は本発明の第
２の実施の形態例のＰＷＭ回路の回路構成を示すブロッ
ク図である。さきに説明した第１の実施の形態例（図
１）と同一物には同一番号を付し、重複した説明を省略
する。

【００４９】この図４においては、１０１は各部を制御
すると共に、立ち上がりタイミングデータと立ち下がり
タイミングデータとをそれぞれ複数（図４の例ではそれ
ぞれ２）生成する制御回路である。この立ち上がりタイ
ミングデータと立ち下がりタイミングデータは、基準ク
ロックのどのタイミングでＰＷＭ信号の立ち上がり・立
ち下がりが生じるかを示すタイミングデータである。

【００５０】１４０ａは遅延値と前記立ち上がりタイミ
ングデータとを参照して、立ち上がりタイミングデータ
に合致する遅延信号を決定する立ち上がりタイミング演
算回路である。１４０ｂは遅延値と前記立ち下がりタイ
ミングデータとを参照して、立ち下がりタイミングデー
タに合致する遅延信号を決定する立ち下がりタイミング
演算回路である。１４０ｃは遅延値と前記立ち上がりタ
イミングデータとを参照して、立ち上がりタイミングデ
ータに合致する遅延信号を決定する立ち上がりタイミン
グ演算回路である。１４０ｄは遅延値と前記立ち下がり
タイミングデータとを参照して、立ち下がりタイミング
データに合致する遅延信号を決定する立ち下がりタイミ
ング演算回路である。

【００５１】１５０ａは立ち上がりタイミング演算回路
１４０ａの決定に従って、遅延回路１２０からの遅延信
号のいずれかを第１立ち上がり信号として選択する立ち
上がり選択回路である。１５０ｂは立ち下がりタイミン
グ演算回路１４０ｂの決定に従って、遅延回路１２０か
らの遅延信号のいずれかを第１立ち下がり信号として選
択する立ち下がり選択回路である。１５０ｃは立ち上が
りタイミング演算回路１４０ｃの決定に従って、遅延回
路１２０からの遅延信号のいずれかを第２立ち上がり信
号として選択する立ち上がり選択回路である。１５０ｄ
は立ち下がりタイミング演算回路１４０ｄの決定に従っ
て、遅延回路１２０からの遅延信号のいずれかを第２立
ち下がり信号として選択する立ち下がり選択回路であ
る。

【００５２】１６０は以上の第１立ち上がり信号によっ
て立ち上がると共に第１立ち下がり信号によって立ち下
がり、さらに、以上の第２立ち上がり信号によって立ち
上がると共に第２立ち下がり信号によって立ち下がるＰ
ＷＭ信号を生成するＰＷＭ演算を実行し、このＰＷＭ信
号を外部に出力するＰＷＭ演算回路である。

【００５３】この実施の形態例において、制御回路１０
１は画像データを受けて、１クロックのタイミング内に
複数回の立ち上がりと立ち下がりを有するＰＷＭ信号を
生成するための、立ち上がりタイミングデータ（１回
目）と立ち下がりタイミングデータ（１回目）と、立ち
上がりタイミングデータ（２回目）と立ち下がりタイミ
ングデータ（２回目）とを生成する。

【００５４】ここで、０〜２５５の２５６段階のデータ
をとりうる場合に、あるクロックタイミングで、画像デ
ータ＝２０３／２５５、次のクロックタイミングで、画
像データ＝１７５／２５５、である場合を想定する。

【００５５】この場合、２０３／２５５の画像データを
１６８／２５５と３５／２５５との２つに分け、１７５
／２５５の画像データを１１０／２５５と６５／２５５
との２つに分けるものとする。その場合、図５（ｂ）〜
（ｅ）に示すように、立ち上がりタイミングデータ（１
回目）＝２４／２５５，立ち下がりタイミングデータ
（１回目）＝１９２／２５５、立ち上がりタイミングデ
ータ（２回目）＝２０３／２５５，立ち下がりタイミン
グデータ（２回目）＝２３８／２５５、を制御回路１０
１が最初のタイミングで生成する。また、次のクロック
タイミングで、立ち上がりタイミングデータ（１回目）
＝２０／２５５，立ち下がりタイミングデータ（１回
目）＝１３０／２５５、立ち上がりタイミングデータ
（２回目）＝１９０／２５５，立ち下がりタイミングデ
ータ（２回目）＝２５５／２５５、を制御回路１０１が
生成する。

【００５６】立ち上がりタイミング演算回路１４０ａ
は、以上の立ち上がりタイミングデータ（１回目）と遅
延値とを参照して、立ち上がりタイミングデータに合致
する遅延信号（遅延信号の段数）を決定する。また、立
ち上がりタイミング演算回路１４０ｂは、以上の立ち下
がりタイミングデータ（１回目）と遅延値とを参照し
て、立ち下がりタイミングデータに合致する遅延信号
（遅延信号の段数）を決定する。そして、立ち上がりタ
イミング演算回路１４０ｃは、以上の立ち上がりタイミ
ングデータ（２回目）と遅延値とを参照して、立ち上が
りタイミングデータに合致する遅延信号（遅延信号の段
数）を決定する。また、立ち上がりタイミング演算回路
１４０ｄは、以上の立ち下がりタイミングデータ（２回
目）と遅延値とを参照して、立ち下がりタイミングデー
タに合致する遅延信号（遅延信号の段数）を決定する。

【００５７】立ち上がり選択回路１５０ａは、立ち上が
りタイミング演算回路１４０ａの決定に従って、遅延回
路１２０からの遅延信号の中の該当する遅延信号を第１
立ち上がり信号として選択して、ＰＷＭ演算回路１６０
に出力する。また、立ち下がり選択回路１５０ｂは、立
ち下がりタイミング演算回路１４０ｂの決定に従って、
遅延回路１２０からの遅延信号の中の該当する遅延信号
を第１立ち下がり信号として選択して、ＰＷＭ演算回路
１６０に出力する。そして、立ち上がり選択回路１５０
ｃは、立ち上がりタイミング演算回路１４０ｃの決定に
従って、遅延回路１２０からの遅延信号の中の該当する
遅延信号を第２立ち上がり信号として選択して、ＰＷＭ
演算回路１６０に出力する。また、立ち下がり選択回路
１５０ｄは、立ち下がりタイミング演算回路１４０ｄの
決定に従って、遅延回路１２０からの遅延信号の中の該
当する遅延信号を第２立ち下がり信号として選択して、
ＰＷＭ演算回路１６０に出力する。

【００５８】そして、ＰＷＭ演算回路１６０は、以上の
第１立ち上がり信号によって立ち上がり、以上の第１立
ち下がり信号によって立ち下がり、さらに、以上の第２
立ち上がり信号によって立ち上がり、以上の第２立ち下
がり信号によって立ち下がるＰＷＭ信号（図５（ｆ））
を生成するＰＷＭ演算を実行する。

【００５９】以上のようにこの第２の実施の形態例によ
れば、この図５（ｆ）に示すように、１クロックタイミ
ング内に複数回の立ち上がり・立ち下がりを有するＰＷ
Ｍ信号を得ることができる。また、この場合にも、以上
のように複数の遅延信号の中から立ち上がり・立ち下が
りを選択してＰＷＭ信号を生成することで、基準クロッ
クに対して任意の倍数の高い解像度が得られ、また高い
精度でのタイミング制御が可能なＰＷＭ信号を生成する
ことができる。

【００６０】この第２の実施の形態例のＰＷＭ回路をカ
ラー画像形成装置に応用することにより、４色の露光信
号に多少の位置ずれが生じても、タイミングデータを高
精度に加工することにより、混色の問題を避けて安定的
した色再現が可能となる。また、そのようなＰＷＭの処
理が高速であっても、安価なＣ−ＭＯＳプロセスのデジ
タル技術を用いて実現することが可能である。

【００６１】〈第３の実施の形態例〉図６は本発明の第
３の実施の形態例のＰＷＭ回路の回路構成を示すブロッ
ク図である。さきに説明した第１の実施の形態例（図
１）と同一物には同一番号を付し、重複した説明を省略
する。

【００６２】この図６において、立ち上がり選択回路１
５０ａは、立ち上がりタイミング演算回路１４０ａの決
定の上位ビットに従って、遅延回路１２０からの遅延信
号の中の該当する遅延信号を第１次立ち上がり信号とし
て選択して出力している。この第１次立ち上がり信号に
ついて、遅延回路１７０ａで更に細かく遅延させた複数
の遅延信号を生成する。この場合、遅延回路１７０ａで
は、遅延回路１２０での遅延信号の１〜２段分の周期を
細かく遅延させることが望ましい。そして、立ち上がり
選択回路１８０ａは、立ち上がりタイミング演算回路１
４０ａの決定の下位ビットに従って、遅延回路１８０ａ
からの遅延信号の中の該当する遅延信号を第２次立ち上
がり信号として選択して、ＰＷＭ演算回路１６０に出力
する。

【００６３】同様にして、立ち下がり選択回路１５０ｂ
は、立ち下がりタイミング演算回路１４０ｂの決定の上
位ビットに従って、遅延回路１２０からの遅延信号の中
の該当する遅延信号を第１次立ち下がり信号として選択
して出力している。この第１次立ち下がり信号につい
て、遅延回路１７０ｂで更に細かく遅延させた複数の遅
延信号を生成する。この場合、遅延回路１７０ｂでは、
遅延回路１２０での遅延信号の１〜２段分の周期を細か
く遅延させることが望ましい。そして、立ち下がり選択
回路１８０ｂは、立ち下がりタイミング演算回路１４０
ｂの決定の下位ビットに従って、遅延回路１８０ｂから
の遅延信号の中の該当する遅延信号を第２次立ち下がり
信号として選択して、ＰＷＭ演算回路１６０に出力す
る。

【００６４】そして、１６０は以上の第２次立ち上がり
信号によって立ち上がり、以上の第２次立ち下がり信号
によって立ち下がるＰＷＭ信号を生成するＰＷＭ演算を
実行し、このＰＷＭ信号を外部に出力する。

【００６５】以上のように２段階の複数の遅延信号の中
から立ち上がり・立ち下がりを選択してＰＷＭ信号を生
成することで、基準クロックに対して任意の倍数の高い
解像度が得られ、高い階調性が得られ、また、高い精度
でのタイミング制御が可能なＰＷＭ信号を生成すること
ができる。すなわち、この第３の実施の形態例では、以
上の第１の実施の形態例に比較して、さらに小さな遅延
時間の遅延素子群を用いているため、さらに高い任意の
倍数の解像度、すなわち高い階調性が得られ、また、高
い精度でのタイミング制御が可能なＰＷＭ信号を生成す
ることができる。

【００６６】なお、この第３の実施の形態例の説明で
は、上述した第１の実施の形態例をベースにして遅延信
号を２段階にするようにしているが、上述した第２の実
施の形態例をベースにして遅延信号を２段階にすること
も可能である。

【００６７】この第３の実施の形態例のＰＷＭ回路をカ
ラー画像形成装置に応用することにより、４色の露光信
号に多少の位置ずれが生じても、タイミングデータを高
精度に加工することにより、混色の問題を避けて安定的
した色再現が可能となる。また、そのようなＰＷＭの処
理が高速であっても、安価なＣ−ＭＯＳプロセスのデジ
タル技術を用いて実現することが可能である。

【００６８】

【発明の効果】以上詳細に説明したように、本発明によ
れば以下に示すような各種の効果が得られる。

【００６９】（１）請求項１記載の発明では、遅延回路
で生成されたそれぞれの遅延信号の遅延値を測定してお
き、遅延値と立ち上がりタイミングデータとを参照し
て、立ち上がりタイミングデータに合致する遅延信号を
決定して、立ち上がり信号として選択する。一方、遅延
値と立ち下がりタイミングデータとを参照して、立ち下
がりタイミングデータに合致する遅延信号を決定して、
立ち下がり信号として選択する。そして、立ち上がり信
号と立ち下がり信号とに応じてＰＷＭ信号を生成して出
力する。この結果、基準クロックに対して、遅延信号に
応じた任意の倍数の高い解像度が得られるＰＷＭ信号を
生成することができる。また、基準クロックに対し、任
意のタイミングで、立ち上がり、立ち下がるＰＷＭ信号
を生成することができる。

【００７０】（２）請求項２記載の発明では、以上の
（１）に加え、さらに小さな遅延時間の遅延素子群を用
いているため、さらに高い任意の倍数の解像度が得られ
ることで、高い階調性が得られ、また、高い精度でのタ
イミング制御が可能なＰＷＭ信号を生成することができ
る。

【００７１】（３）請求項３記載の発明では、以上の
（１）または（２）の効果に加え、基準クロックに対
し、１クロック内に複数回、立ち上がり、立ち下がるＰ
ＷＭ信号を生成することができる。

【００７２】（４）請求項４記載の発明では、以上の
（１）〜（３）において正確なタイミングの立ち上がり
や立ち下がりを実現することが可能になる。 （５）請求項５記載の発明では、この発明では、画像デ
ータに応じて画像形成を実行する際に、以上の（１）〜
（４）のようなＰＷＭ信号を用いることが可能になる。
このため、カラー画像形成を行う場合にも、ＰＷＭ信号
の立ち上がりと立ち下がりの位置を高精度に制御するこ
とで、ジッタなどによる混色を防止することが可能にな
る。

【００７３】（６）請求項６記載の発明では、画像デー
タに応じてレーザ光を用いた画像形成を実行する際に、
以上の（１）〜（４）のようなＰＷＭ信号を用いること
が可能になる。このため、カラー画像形成を行う場合に
も、ＰＷＭ信号の立ち上がりと立ち下がりの位置を高精
度に制御することで、ジッタなどによる混色を防止する
ことが可能になる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態例のＰＷＭ回路の電
気的な全体構成を示すブロック図である。

【図２】本発明の第１の実施の形態例で使用する遅延回
路の詳細構成の一例を示す構成図である。

【図３】本発明の第１の実施の形態例の動作状態を示す
タイムチャートである。

【図４】本発明の第２の実施の形態例のＰＷＭ回路の電
気的な全体構成を示すブロック図である。

【図５】本発明の第２の実施の形態例の動作状態を示す
タイムチャートである。

【図６】本発明の第３の実施の形態例のＰＷＭ回路の電
気的な全体構成を示すブロック図である。

【図７】従来装置の動作状態を示すタイムチャートであ
る。

【符号の説明】

１０１ 制御回路 １１０ 基準クロック発生回路 １１１ 分周器 １２０ 遅延回路 １３０ 遅延値測定回路 １４０ａ 立ち上がりタイミング演算回路 １４０ｂ 立ち下がりタイミング演算回路 １５０ａ 立ち上がり選択回路 １５０ｂ 立ち下がり選択回路 １６０ ＰＷＭ演算回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 泉宮 賢二 東京都八王子市石川町2970番地 コニカ株 式会社内 Ｆターム(参考） 2C362 AA32 BA52 CA09 CA22 5C072 AA03 BA03 BA19 HA02 HB01 QA14 UA17 XA05 5C074 AA12 BB03 BB17 DD07 DD15 DD19 DD24 EE06 FF15 HH10 5C077 LL16 LL17 LL18 MP08 NN17 NP07 PP20 PP33 PQ05 PQ08 PQ12 TT03

Claims (6)

【特許請求の範囲】
1. 【請求項１】 基準クロックと立ち上がりタイミングデ
   ータと立ち下がりタイミングデータとを受けてＰＷＭ信
   号を生成するＰＷＭ回路であって、 縦続接続された遅延素子により基準クロックもしくはそ
   の分周信号を遅延させた複数の遅延信号を生成する遅延
   回路と、 前記遅延回路で生成されたそれぞれの遅延信号の遅延値
   を測定する遅延値測定回路と、 前記遅延値と前記立ち上がりタイミングデータとを参照
   して、立ち上がりタイミングデータに合致する前記遅延
   回路からの遅延信号を決定する立ち上がりタイミング演
   算回路と、 前記遅延値と前記立ち下がりタイミングデータとを参照
   して、立ち下がりタイミングデータに合致する前記遅延
   回路からの遅延信号を決定する立ち下がりタイミング演
   算回路と、 前記立ち上がりタイミング演算回路の決定に従って、前
   記遅延回路からの遅延信号のいずれかを立ち上がり信号
   として選択する立ち上がり選択回路と、 前記立ち下がりタイミング演算回路の決定に従って、前
   記遅延回路からの遅延信号のいずれかを立ち下がり信号
   として選択する立ち下がり選択回路と、 前記立ち上がり信号と前記立ち下がり信号とに応じてＰ
   ＷＭ信号を生成するＰＷＭ演算回路と、 を備えたことを特徴とするＰＷＭ回路。
2. 【請求項２】 前記遅延回路の遅延素子よりも小さな遅
   延時間の遅延素子が縦続接続されており、前記立ち上が
   り信号を遅延させた複数の立ち上がり信号を生成する立
   ち上がり遅延回路と、 前記遅延回路の遅延素子よりも小さな遅延時間の遅延素
   子が縦続接続されており、前記立ち下がり信号を遅延さ
   せた複数の立ち下がり信号を生成する立ち下がり遅延回
   路と、 前記立ち上がりタイミング演算回路の決定に従って、前
   記立ち上がり遅延回路からの遅延信号を第２立ち上がり
   信号として選択する第２立ち上がり選択回路と、 前記立ち下がりタイミング演算回路の決定に従って、前
   記立ち下がり遅延回路からの遅延信号を第２立ち下がり
   信号として選択する第２立ち下がり選択回路と、を備
   え、 前記ＰＷＭ演算回路は、前記第２立ち上がり信号と前記
   第２立ち下がり信号とに応じてＰＷＭ信号を生成する、
   ことを特徴とする請求項１記載のＰＷＭ回路。
3. 【請求項３】 １クロックのタイミング内で複数の立ち
   上がり信号と複数の立ち下がり信号とを生成し、これら
   複数の立ち上がり信号と複数の立ち下がり信号とに応じ
   て、１クロックのタイミング内に複数回の立ち上がりと
   立ち下がりを有するＰＷＭ信号を生成する、ことを特徴
   とする請求項１または請求項２のいずれかに記載のＰＷ
   Ｍ回路。
4. 【請求項４】 前記遅延値測定回路は、前記遅延回路か
   らの複数の遅延信号の出力にそれぞれフリップフロツプ
   を接続し、前記遅延信号ののうち互いに隣り合う出力の
   論理が相異なる箇所を１カ所以上を検出する回路を設
   け、すべてのフリップフロツプのクロックは同一のクロ
   ックまたは同一の任意の信号を入力し、論理が相異なる
   箇所の値と前記クロックの動作周波数とから遅延値を算
   出する、ことを特徴とする請求項１乃至請求項３のいず
   れかに記載のＰＷＭ回路。
5. 【請求項５】 請求項１乃至請求項４のいずれかのＰＷ
   Ｍ回路を備え、画像データに応じたＰＷＭ信号を生成し
   て画像を形成する、ことを特徴とする画像形成装置。
6. 【請求項６】 前記ＰＷＭ信号によって発光／非発光が
   制御されるレーザ光によって感光体上に像を形成する、
   ことを特徴とする請求項５記載の画像形成装置。