JPH04264931A - 高速タイミング発生器 - Google Patents
高速タイミング発生器Info
- Publication number
- JPH04264931A JPH04264931A JP3281632A JP28163291A JPH04264931A JP H04264931 A JPH04264931 A JP H04264931A JP 3281632 A JP3281632 A JP 3281632A JP 28163291 A JP28163291 A JP 28163291A JP H04264931 A JPH04264931 A JP H04264931A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- periodic
- signal
- output
- oscillators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims abstract description 13
- 230000000737 periodic effect Effects 0.000 claims description 124
- 230000015654 memory Effects 0.000 claims description 26
- 241000965606 Saccopharyngidae Species 0.000 claims description 16
- 230000003111 delayed effect Effects 0.000 claims description 15
- 230000007704 transition Effects 0.000 claims description 14
- 230000000630 rising effect Effects 0.000 claims description 9
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 101150047356 dec-1 gene Proteins 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 5
- 230000001052 transient effect Effects 0.000 description 5
- 101150018075 sel-2 gene Proteins 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 101100067427 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) FUS3 gene Proteins 0.000 description 2
- 101100033865 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA1 gene Proteins 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 1
- 206010065929 Cardiovascular insufficiency Diseases 0.000 description 1
- 101710130550 Class E basic helix-loop-helix protein 40 Proteins 0.000 description 1
- 102100025314 Deleted in esophageal cancer 1 Human genes 0.000 description 1
- 241001547070 Eriodes Species 0.000 description 1
- 201000005569 Gout Diseases 0.000 description 1
- 102100024061 Integrator complex subunit 1 Human genes 0.000 description 1
- 101710092857 Integrator complex subunit 1 Proteins 0.000 description 1
- 101000867030 Myxine glutinosa Homeobox protein engrailed-like B Proteins 0.000 description 1
- 101001122448 Rattus norvegicus Nociceptin receptor Proteins 0.000 description 1
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 1
- 101150101561 TOM70 gene Proteins 0.000 description 1
- 102100029469 WD repeat and HMG-box DNA-binding protein 1 Human genes 0.000 description 1
- 101710097421 WD repeat and HMG-box DNA-binding protein 1 Proteins 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 101150115693 ompA gene Proteins 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 101150090944 otomp gene Proteins 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
- G01R31/3191—Calibration
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31928—Formatter
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/02—Digital function generators
- G06F1/03—Digital function generators working, at least partly, by table look-up
- G06F1/0321—Waveform generators, i.e. devices for generating periodical functions of time, e.g. direct digital synthesizers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/17—Function evaluation by approximation methods, e.g. inter- or extrapolation, smoothing, least mean square method
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31919—Storing and outputting test patterns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Pure & Applied Mathematics (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Computational Mathematics (AREA)
- Data Mining & Analysis (AREA)
- Mathematical Physics (AREA)
- Algebra (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、タイミング発生器に関
する。
する。
【０００２】
【発明の背景】複数の局部発生器回路に送られるアドレ
ス・シーケンスを生成する高速パターン発生器を提供す
ることにより、自動試験装置において使用されるパター
ンを生成することは公知である。各局部発生器回路は、
高速局部メモリーと、１対のタイミング発生器、１対の
対応する補間器、高速フォーマッタおよび高速故障処理
装置を含む。タイミング発生器および補間器は、インタ
ーリーブ方式で動作し、１組のタイミング発生器／補間
器が全ての偶数サイクル情報を受取り生成し、他の組が
全ての奇数サイクル情報を受取り生成する。
ス・シーケンスを生成する高速パターン発生器を提供す
ることにより、自動試験装置において使用されるパター
ンを生成することは公知である。各局部発生器回路は、
高速局部メモリーと、１対のタイミング発生器、１対の
対応する補間器、高速フォーマッタおよび高速故障処理
装置を含む。タイミング発生器および補間器は、インタ
ーリーブ方式で動作し、１組のタイミング発生器／補間
器が全ての偶数サイクル情報を受取り生成し、他の組が
全ての奇数サイクル情報を受取り生成する。
【０００３】
【発明の概要】パターン発生器回路に、高速アドレスを
生成する高速パターン発生器と、高速アドレスを複数の
低速アドレス・パターンに分割する分割回路と、低速ア
ドレス・パターンの比較的低い周波数で動作し比較的低
い周波数を生じる複数の信号発生器回路およびこの比較
的低い周波数パターンを用いて高い周波数信号を生じる
高速フォーマッタ回路を有する局部発生器回路と、局部
発生器回路に対し比較的低速のアドレス・パターンを生
じる複数の分配経路とを提供することが、信号が比較的
低い周波数で前記局部発生器回路へ分配できるタイミン
グ発生器を提供することが判った。
生成する高速パターン発生器と、高速アドレスを複数の
低速アドレス・パターンに分割する分割回路と、低速ア
ドレス・パターンの比較的低い周波数で動作し比較的低
い周波数を生じる複数の信号発生器回路およびこの比較
的低い周波数パターンを用いて高い周波数信号を生じる
高速フォーマッタ回路を有する局部発生器回路と、局部
発生器回路に対し比較的低速のアドレス・パターンを生
じる複数の分配経路とを提供することが、信号が比較的
低い周波数で前記局部発生器回路へ分配できるタイミン
グ発生器を提供することが判った。
【０００４】望ましい実施態様においては、この分割回
路は、比較的低速のアドレス・パターンを周期的に生じ
、この比較的低速のアドレス・パターンは高速アドレス
・パターンにより定まるシーケンスで提供され、そして
（または）局部発生器回路は、比較的低い周波数で動作
して比較的低い周波数信号を高い周波数信号を生じる高
速フォーマッタへ与える複数の信号発生器回路を含む。 更に、望ましい実施態様においては、各信号発生器回路
は、低速のアドレス・パターンと関連する情報を受取り
タイミング発生器情報を生じるよう構成されたタイミン
グ発生器と、タイミング発生器情報を受取り低周波信号
を生じるよう構成された補間器回路とを含み、このタイ
ミング発生器情報は、補間器回路により生じるクロック
を用いて補間器回路へ与えることができる。
路は、比較的低速のアドレス・パターンを周期的に生じ
、この比較的低速のアドレス・パターンは高速アドレス
・パターンにより定まるシーケンスで提供され、そして
（または）局部発生器回路は、比較的低い周波数で動作
して比較的低い周波数信号を高い周波数信号を生じる高
速フォーマッタへ与える複数の信号発生器回路を含む。 更に、望ましい実施態様においては、各信号発生器回路
は、低速のアドレス・パターンと関連する情報を受取り
タイミング発生器情報を生じるよう構成されたタイミン
グ発生器と、タイミング発生器情報を受取り低周波信号
を生じるよう構成された補間器回路とを含み、このタイ
ミング発生器情報は、補間器回路により生じるクロック
を用いて補間器回路へ与えることができる。
【０００５】また、入力タイミング・データを受取り保
持するよう構成されたレジスタ回路と、タイミング発生
器から与えられた量だけタイミング・データを遅延させ
るよう構成されたパルス・スワロワー（ｓｗａｌｌｏｗ
ｅｒ）回路と、パルス・スワロワー出力を受取り、この
パルス・スワロワー出力を受取る時にランプ出力を生じ
るよう構成されたランプ波回路と、入力タイミング・デ
ータおよびランプ出力を受取り、ランプ出力が入力タイ
ミング・データと等しい時出力データを生じるよう構成
された比較回路とを提供することで、入力タイミング・
データに基いて正確に調時された出力データを生じる補
間器回路を提供することも判った。
持するよう構成されたレジスタ回路と、タイミング発生
器から与えられた量だけタイミング・データを遅延させ
るよう構成されたパルス・スワロワー（ｓｗａｌｌｏｗ
ｅｒ）回路と、パルス・スワロワー出力を受取り、この
パルス・スワロワー出力を受取る時にランプ出力を生じ
るよう構成されたランプ波回路と、入力タイミング・デ
ータおよびランプ出力を受取り、ランプ出力が入力タイ
ミング・データと等しい時出力データを生じるよう構成
された比較回路とを提供することで、入力タイミング・
データに基いて正確に調時された出力データを生じる補
間器回路を提供することも判った。
【０００６】望ましい実施態様においては、入力タイミ
ング・データが１種の論理レベルを持ち、出力データが
別種の論理レベルを持ち、補間器回路は、該回路が適正
に作動しているかどうかを判定する際に使用できる出力
を生じる較正回路を含む。
ング・データが１種の論理レベルを持ち、出力データが
別種の論理レベルを持ち、補間器回路は、該回路が適正
に作動しているかどうかを判定する際に使用できる出力
を生じる較正回路を含む。
【０００７】また、それぞれがメモリー、加算回路およ
びエッジ・セレクタ回路を含む複数の周期（期間）発振
器を含む、周期情報を生じる回路を提供し、各メモリー
が周期アドレスを受取り対応する周期値を生じ、各加算
回路が発振器の配置されるメモリーから１つの周期値を
受取り、また別の発振器のメモリーからの少なくとも１
つの他の周期値を受取り、各エッジ・セレクタ回路が前
に識別したエッジから離れた整数個のエッジの基準クロ
ック信号のエッジを識別する信号を生じ、この整数は加
算出力の最上位部から決定されるようにすることによっ
て、多数の低速の並列データ経路を持つ高速自動試験シ
ステムと関連して使用することができる周期発振器回路
を提供すること、周期発振器回路が高価な高速の顧客が
注文集積回路の組込みを必要としないことも判った。
びエッジ・セレクタ回路を含む複数の周期（期間）発振
器を含む、周期情報を生じる回路を提供し、各メモリー
が周期アドレスを受取り対応する周期値を生じ、各加算
回路が発振器の配置されるメモリーから１つの周期値を
受取り、また別の発振器のメモリーからの少なくとも１
つの他の周期値を受取り、各エッジ・セレクタ回路が前
に識別したエッジから離れた整数個のエッジの基準クロ
ック信号のエッジを識別する信号を生じ、この整数は加
算出力の最上位部から決定されるようにすることによっ
て、多数の低速の並列データ経路を持つ高速自動試験シ
ステムと関連して使用することができる周期発振器回路
を提供すること、周期発振器回路が高価な高速の顧客が
注文集積回路の組込みを必要としないことも判った。
【０００８】望ましい実施態様においては、周期発振器
回路は、２つの発振器からなる。各エッジ・セレクタ回
路は、加算出力の最上位部を受取り、対応数のクロック
・サイクルをカウントし、クロック・サイクル数をカウ
ント終了と同時に、クロックのエッジを識別する信号を
生じるように構成されたカウンタを含む。各発振器は、
カウンタにより識別されたクロックのエッジから残りの
時間を表わす残り信号を生じる残り時間回路を含み、こ
の残り時間は加算出力の最下位部および前の残り信号の
合計から定まる。各発振器は、周期値を受取って、発振
器自体のカウンタにより選択されるクロック・エッジに
より定まる時間で加算回路へ先入れ先出し方式で周期値
を出力するパイプライン間同期装置を含み、このパイプ
ライン間同期装置は、別の発振器のカウンタにより選択
されたクロック・エッジにより定まる時間で周期値を受
取る。
回路は、２つの発振器からなる。各エッジ・セレクタ回
路は、加算出力の最上位部を受取り、対応数のクロック
・サイクルをカウントし、クロック・サイクル数をカウ
ント終了と同時に、クロックのエッジを識別する信号を
生じるように構成されたカウンタを含む。各発振器は、
カウンタにより識別されたクロックのエッジから残りの
時間を表わす残り信号を生じる残り時間回路を含み、こ
の残り時間は加算出力の最下位部および前の残り信号の
合計から定まる。各発振器は、周期値を受取って、発振
器自体のカウンタにより選択されるクロック・エッジに
より定まる時間で加算回路へ先入れ先出し方式で周期値
を出力するパイプライン間同期装置を含み、このパイプ
ライン間同期装置は、別の発振器のカウンタにより選択
されたクロック・エッジにより定まる時間で周期値を受
取る。
【０００９】また、タイミング発生器およびフォーマッ
タを含むタイミング回路を提供し、このタイミング発生
器は該発生器がある動作の実行を調時するため使用する
基準時点を識別する信号と、動作の性質を特徴付けるデ
ータ信号とを受取り、タイミング発生器が第１の動作の
タイミング・スキュー特性を補償するため必要な基準点
からの時間的遅れ量を表わす第１の較正値か、あるいは
第２の動作のスキュー特性を補償するため必要な遅れ量
を表わす第２の較正値を選択し、タイミング発生器がデ
ータ信号の値の選択を基準として基準点とは対応するも
選択された較正値だけ遅れた時点を識別するタイミング
発生器出力を生じ、フォーマッタはタイミング発生器出
力を受取り、タイミング発生器出力において識別された
時点で動作を行うようにすることで、タイミング発生器
が都合よくかつ容易に使用する較正値を決定することが
できる回路を提供することも判った。
タを含むタイミング回路を提供し、このタイミング発生
器は該発生器がある動作の実行を調時するため使用する
基準時点を識別する信号と、動作の性質を特徴付けるデ
ータ信号とを受取り、タイミング発生器が第１の動作の
タイミング・スキュー特性を補償するため必要な基準点
からの時間的遅れ量を表わす第１の較正値か、あるいは
第２の動作のスキュー特性を補償するため必要な遅れ量
を表わす第２の較正値を選択し、タイミング発生器がデ
ータ信号の値の選択を基準として基準点とは対応するも
選択された較正値だけ遅れた時点を識別するタイミング
発生器出力を生じ、フォーマッタはタイミング発生器出
力を受取り、タイミング発生器出力において識別された
時点で動作を行うようにすることで、タイミング発生器
が都合よくかつ容易に使用する較正値を決定することが
できる回路を提供することも判った。
【００１０】望ましい実施態様においては、周期信号は
、クロック信号のエッジを識別するエッジ選択信号と、
識別されたクロック・エッジからの残り時間を表わす残
り時間信号とを含む。タイミング発生器は、周期信号に
より識別される基準点からの時間的遅れを表わすタイミ
ング信号を受取る。このタイミング発生器は、較正値を
タイミング値および残り時間値にディジタル的に加算す
る。タイミング発生器出力により識別された時点は、較
正時間遅れのみではなくタイミング信号により表わされ
る時間的遅れだけ基準点から遅れる。
、クロック信号のエッジを識別するエッジ選択信号と、
識別されたクロック・エッジからの残り時間を表わす残
り時間信号とを含む。タイミング発生器は、周期信号に
より識別される基準点からの時間的遅れを表わすタイミ
ング信号を受取る。このタイミング発生器は、較正値を
タイミング値および残り時間値にディジタル的に加算す
る。タイミング発生器出力により識別された時点は、較
正時間遅れのみではなくタイミング信号により表わされ
る時間的遅れだけ基準点から遅れる。
【００１１】添付図面は、構成ならびに動作が記載され
る望ましい実施態様を示す。
る望ましい実施態様を示す。
【００１２】
【実施例】図１において、高速タイミング発生器システ
ム１０は、パターン発生器回路１２と、分配回路１４と
、各々が８個の局部発生器回路１６（０）〜１６（７）
（全体的に照合番号１６で示される）を含む複数のチャ
ンネル・カード１５とを含んでいる。各局部発生器回路
１６は、試験中のデバイス（ＤＵＴ）２１に対するノー
ド入力２０に１ビットを与える。
ム１０は、パターン発生器回路１２と、分配回路１４と
、各々が８個の局部発生器回路１６（０）〜１６（７）
（全体的に照合番号１６で示される）を含む複数のチャ
ンネル・カード１５とを含んでいる。各局部発生器回路
１６は、試験中のデバイス（ＤＵＴ）２１に対するノー
ド入力２０に１ビットを与える。
【００１３】パターン発生器回路１２は、１２２．０７
０３１２５ＭＨｚの周波数でアドレス・パターンを与え
る都合よく設計された高速パターン発生器３０と、パタ
ーン発生器３０により生じる高周波数パターンを受取り
、パターン発生器３０により生じた高周波アドレス・パ
ターンの周波数の半分（即ち、６１．０３５１５６２５
ＭＨｚ、一般に６０ＭＨｚと呼ぶ）であるＡおよびＢで
示される出力で、１対の低い周波数アドレス・パターン
を生じる分周回路３２とを含む。パターン発生器回路１
２はまた、１対のサイクル初め（ＢＯＣ）信号と、１対
の多重ビット周期残り信号とを分配回路１４を介して局
部発生器回路１６へ与える中央周期発振器３４も含む。
０３１２５ＭＨｚの周波数でアドレス・パターンを与え
る都合よく設計された高速パターン発生器３０と、パタ
ーン発生器３０により生じる高周波数パターンを受取り
、パターン発生器３０により生じた高周波アドレス・パ
ターンの周波数の半分（即ち、６１．０３５１５６２５
ＭＨｚ、一般に６０ＭＨｚと呼ぶ）であるＡおよびＢで
示される出力で、１対の低い周波数アドレス・パターン
を生じる分周回路３２とを含む。パターン発生器回路１
２はまた、１対のサイクル初め（ＢＯＣ）信号と、１対
の多重ビット周期残り信号とを分配回路１４を介して局
部発生器回路１６へ与える中央周期発振器３４も含む。
【００１４】分周回路３２は、２つのモード選択入力、
即ちＭＯＤＥ ＳＥＬ １およびＭＯＤＥ ＳＥ
Ｌ ２により制御される。ＭＯＤＥ ＳＥＬ １
は、分周回路３２をしてアドレス・パターンを上記の如
き２つの異なるパターンに分割させる第１の値か、ある
いは分周回路３２をして出力Ａおよび出力Ｂの両方に単
にパターン発生器３０により生じる同じ周波数パターン
を生成させる第２の値にセットすることができる。ＭＯ
ＤＥ ＳＥＬ １が第１の値にセットされると、パ
ターン発生器回路１２は、図１に示したように２経路局
部発生器回路１６を持つチャンネル・カード１５と関連
して使用することができる。ＭＯＤＥ ＳＥＬ１が第
２の値にセットされると、同じパターン発生器回路１２
が、分周回路３２のＡ出力に接続された単一経路の局部
発生器回路のみを持つコストが比較的安いチャンネル・
カードと関連して低速システムの一部として使用するこ
とができる。
即ちＭＯＤＥ ＳＥＬ １およびＭＯＤＥ ＳＥ
Ｌ ２により制御される。ＭＯＤＥ ＳＥＬ １
は、分周回路３２をしてアドレス・パターンを上記の如
き２つの異なるパターンに分割させる第１の値か、ある
いは分周回路３２をして出力Ａおよび出力Ｂの両方に単
にパターン発生器３０により生じる同じ周波数パターン
を生成させる第２の値にセットすることができる。ＭＯ
ＤＥ ＳＥＬ １が第１の値にセットされると、パ
ターン発生器回路１２は、図１に示したように２経路局
部発生器回路１６を持つチャンネル・カード１５と関連
して使用することができる。ＭＯＤＥ ＳＥＬ１が第
２の値にセットされると、同じパターン発生器回路１２
が、分周回路３２のＡ出力に接続された単一経路の局部
発生器回路のみを持つコストが比較的安いチャンネル・
カードと関連して低速システムの一部として使用するこ
とができる。
【００１５】ＭＯＤＥ ＳＥＬ ２は、図１に示す
如き分周回路３２をして１つのパターン発生器３０から
の１つの高速入力を受取らせるため第１の値にセットす
ることができ、あるいは分周回路３２をして２つの低速
パターン発生器（簡単にするため図１には示さない）に
より与えられる２つの個々の経路上で２つの個々の低速
入力を受取らせるため第２の値にセットすることができ
る。 ＭＯＤＥ ＳＥＬ ２がこの第２の値にセットされ
ると、ＭＯＤＥ ＳＥＬ １もまたその第２の値に
セットされなければならず、これにより分周回路３２を
して、出力ＡおよびＢにアドレス・パターンの分割なし
に、２つのパターン発生器から受取った２つの個々の信
号を生じさせる。ＭＯＤＥ ＳＥＬ ２がその第２
の値にセットされるとタイミング発生器システム１０は
、試験中のデバイス２１の各ノード入力２０に、与えら
れたチャンネル・カード１５の各局部発生器回路１６に
対して与えられるパターン発生器選択入力（ＰＡＴ
ＧＥＮ ＳＥＬ）により選択される如き経路Ａ上に与
えられる信号かあるいは経路Ｂ上に与えられる信号のい
ずれか一方により決定される特性を持つ波形を生じる。
如き分周回路３２をして１つのパターン発生器３０から
の１つの高速入力を受取らせるため第１の値にセットす
ることができ、あるいは分周回路３２をして２つの低速
パターン発生器（簡単にするため図１には示さない）に
より与えられる２つの個々の経路上で２つの個々の低速
入力を受取らせるため第２の値にセットすることができ
る。 ＭＯＤＥ ＳＥＬ ２がこの第２の値にセットされ
ると、ＭＯＤＥ ＳＥＬ １もまたその第２の値に
セットされなければならず、これにより分周回路３２を
して、出力ＡおよびＢにアドレス・パターンの分割なし
に、２つのパターン発生器から受取った２つの個々の信
号を生じさせる。ＭＯＤＥ ＳＥＬ ２がその第２
の値にセットされるとタイミング発生器システム１０は
、試験中のデバイス２１の各ノード入力２０に、与えら
れたチャンネル・カード１５の各局部発生器回路１６に
対して与えられるパターン発生器選択入力（ＰＡＴ
ＧＥＮ ＳＥＬ）により選択される如き経路Ａ上に与
えられる信号かあるいは経路Ｂ上に与えられる信号のい
ずれか一方により決定される特性を持つ波形を生じる。
【００１６】分配回路１４は、１対の信号分配経路４０
、４２を含む。信号分配経路４０、４２の各々は、複数
の局部発生器回路１６に対して低周波アドレスならびに
ＢＯＣ信号および残り周期信号を同時に提供する並列多
重ビット・バスを含む。
、４２を含む。信号分配経路４０、４２の各々は、複数
の局部発生器回路１６に対して低周波アドレスならびに
ＢＯＣ信号および残り周期信号を同時に提供する並列多
重ビット・バスを含む。
【００１７】各局部発生器回路１６は、１対の信号生成
回路５０、５２を含む。信号生成回路５０は局部メモリ
ー５４を含み、これはマルチプレクサ１２２を介して信
号分配経路４０から情報を受取り情報をタイミング発生
器５６へ与え、タイミング発生器５６はこの情報を受取
り、補間器回路５８へタイミング発生器出力を与える。 同様に、信号生成回路５２は、信号分配経路４２から情
報を受取る局部メモリー６０と、局部メモリー６０から
情報を受取るタイミング発生器６２と、タイミング発生
器６２から情報を受取る補間器回路６４とを含む。簡単
にするため、ただ１つのタイミング発生器と１つの補間
器が各信号生成回路に示されるが、典型的には７つのタ
イミング発生器と補間器があり、１つの望ましい実施態
様においては、各信号生成回路に６つのタイミング発生
器と補間器がある。
回路５０、５２を含む。信号生成回路５０は局部メモリ
ー５４を含み、これはマルチプレクサ１２２を介して信
号分配経路４０から情報を受取り情報をタイミング発生
器５６へ与え、タイミング発生器５６はこの情報を受取
り、補間器回路５８へタイミング発生器出力を与える。 同様に、信号生成回路５２は、信号分配経路４２から情
報を受取る局部メモリー６０と、局部メモリー６０から
情報を受取るタイミング発生器６２と、タイミング発生
器６２から情報を受取る補間器回路６４とを含む。簡単
にするため、ただ１つのタイミング発生器と１つの補間
器が各信号生成回路に示されるが、典型的には７つのタ
イミング発生器と補間器があり、１つの望ましい実施態
様においては、各信号生成回路に６つのタイミング発生
器と補間器がある。
【００１８】補間器回路５８および６４は、信号を高速
フォーマッタ６６に与える。フォーマッタ６６は、タイ
ミング・パルスおよびデータを受取り、特定の時間にハ
イまたはローを表示する波形、ならびに特定の時間に駆
動即ち３状態の条件を表示する波形を生じる従来のエミ
ッタ接続論理（ＥＣＬ）高速フォーマッタである。ドラ
イバ６８は、ハイまたはローを示す信号を受取り、どの
３状態条件も補償し、ノード２０に対して出力を与え、
この出力は特定の試験中のデバイス（ＤＵＴ）２１に対
して正しい電圧レベルを有する。
フォーマッタ６６に与える。フォーマッタ６６は、タイ
ミング・パルスおよびデータを受取り、特定の時間にハ
イまたはローを表示する波形、ならびに特定の時間に駆
動即ち３状態の条件を表示する波形を生じる従来のエミ
ッタ接続論理（ＥＣＬ）高速フォーマッタである。ドラ
イバ６８は、ハイまたはローを示す信号を受取り、どの
３状態条件も補償し、ノード２０に対して出力を与え、
この出力は特定の試験中のデバイス（ＤＵＴ）２１に対
して正しい電圧レベルを有する。
【００１９】デュアル検出器７０もまたノード２０と接
続され、デュアル検出器７０は出力を高速フォーマッタ
６６へ与える。デュアル検出器７０は、試験中のデバイ
ス（ＤＵＴ）から受取った信号を高い値と比較するコン
パレータと、この信号を低い値と比較するコンパレータ
とを含む。高速フォーマッタ６６はまた、１対の故障プ
ロセッサ７２、７４に接続される。
続され、デュアル検出器７０は出力を高速フォーマッタ
６６へ与える。デュアル検出器７０は、試験中のデバイ
ス（ＤＵＴ）から受取った信号を高い値と比較するコン
パレータと、この信号を低い値と比較するコンパレータ
とを含む。高速フォーマッタ６６はまた、１対の故障プ
ロセッサ７２、７４に接続される。
【００２０】マルチプレクサ１２２は、両方の信号分配
経路４０、４２から情報を受取り、与えられたチャンネ
ル・カード１５上の局部発生器回路１６の各々の各マル
チプレクサ１２２に与えられるＰＡＴ ＧＥＮ Ｓ
ＥＬ入力の状態に従って、１つの経路または他の経路か
ら情報を出力する。異なるＰＡＴ ＧＥＮ ＳＥＬ
入力が異なるチャンネル・カードへ与えられる。ＰＡＴ
ＧＥＮ ＳＥＬは、分周回路３２をして２つのパ
ターン発生器からアドレス・パターンを受取らせる分周
回路３２に対するＭＯＤＥ ＳＥＬ ２入力と関連
して使用され、また分周回路３２をして、分割すること
なく、信号分配経路４０上を１つのパターン発生器から
アドレス・パターンを、また信号分配経路４２上を別の
パターン発生器からアドレス・パターンを出力させるＭ
ＯＤＥ ＳＥＬ １と関連して使用される。ＭＯＤ
Ｅ ＳＥＬ １は、タイミング発生器６２がタイミ
ング・パルスを出力することを阻止し、フォーマッタ６
６に信号生成回路５２から受取った情報を無視させる。 このため、ＰＡＴ ＧＥＮ ＳＥＬは、ＭＯＤＥ
ＳＥＬ １およびＭＯＤＥＳＥＬ ２と関連して
、与えられたチャンネル・カード１５が信号分配経路４
０上に与えられた情報により、あるいは信号分配経路４
２上に与えられた情報により決定される特性を持つ波形
を出力するかを選択する。
経路４０、４２から情報を受取り、与えられたチャンネ
ル・カード１５上の局部発生器回路１６の各々の各マル
チプレクサ１２２に与えられるＰＡＴ ＧＥＮ Ｓ
ＥＬ入力の状態に従って、１つの経路または他の経路か
ら情報を出力する。異なるＰＡＴ ＧＥＮ ＳＥＬ
入力が異なるチャンネル・カードへ与えられる。ＰＡＴ
ＧＥＮ ＳＥＬは、分周回路３２をして２つのパ
ターン発生器からアドレス・パターンを受取らせる分周
回路３２に対するＭＯＤＥ ＳＥＬ ２入力と関連
して使用され、また分周回路３２をして、分割すること
なく、信号分配経路４０上を１つのパターン発生器から
アドレス・パターンを、また信号分配経路４２上を別の
パターン発生器からアドレス・パターンを出力させるＭ
ＯＤＥ ＳＥＬ １と関連して使用される。ＭＯＤ
Ｅ ＳＥＬ １は、タイミング発生器６２がタイミ
ング・パルスを出力することを阻止し、フォーマッタ６
６に信号生成回路５２から受取った情報を無視させる。 このため、ＰＡＴ ＧＥＮ ＳＥＬは、ＭＯＤＥ
ＳＥＬ １およびＭＯＤＥＳＥＬ ２と関連して
、与えられたチャンネル・カード１５が信号分配経路４
０上に与えられた情報により、あるいは信号分配経路４
２上に与えられた情報により決定される特性を持つ波形
を出力するかを選択する。
【００２１】図２において、分配回路１４の信号分配経
路４０、４２の各々は、それぞれ４つの並列経路を持つ
２つのアドレス／タイミング・ファンアウト回路８０、
８２を含む。経路４０の各並列経路は、送信線アセンブ
リ・ケーブルを介してチャンネル・バス・ファンアウト
回路８４と接続されている。経路４２の各並列経路は、
送信線アセンブリ・ケーブルを介してチャンネル・バス
・ファンアウト回路８６と接続されている。従って、全
てで８個のチャンネル・バス・ファンアウト回路がある
。各対のチャンネル・バス・ファンアウト回路８４、８
６は、裏面のトレースを介して１６個のチャンネル・カ
ードと接続されている。各チャンネル・カード１５は、
各々１つの局部発生器回路１６を持つ８個のチャンネル
を含む。従って、分配回路１４は、信号を５１２個の局
部発生器回路へ信号を分配し、このためシステム１０は
５１２の接続をＤＵＴに提供する。
路４０、４２の各々は、それぞれ４つの並列経路を持つ
２つのアドレス／タイミング・ファンアウト回路８０、
８２を含む。経路４０の各並列経路は、送信線アセンブ
リ・ケーブルを介してチャンネル・バス・ファンアウト
回路８４と接続されている。経路４２の各並列経路は、
送信線アセンブリ・ケーブルを介してチャンネル・バス
・ファンアウト回路８６と接続されている。従って、全
てで８個のチャンネル・バス・ファンアウト回路がある
。各対のチャンネル・バス・ファンアウト回路８４、８
６は、裏面のトレースを介して１６個のチャンネル・カ
ードと接続されている。各チャンネル・カード１５は、
各々１つの局部発生器回路１６を持つ８個のチャンネル
を含む。従って、分配回路１４は、信号を５１２個の局
部発生器回路へ信号を分配し、このためシステム１０は
５１２の接続をＤＵＴに提供する。
【００２２】図３において、タイミング発生器５６と補
間器回路５８間の相互接続が示されている。タイミング
発生器５６は、低周波（６０ＭＨｚ）ＣＭＯＳレベルＣ
ＬＫ信号によりクロックされる内部制御ロジック９０と
、その入力がＣＬＫ信号によりクロックされその出力が
低周波ＣＬＫＯＵＴ信号によりクロックされる先入れ先
出し（ＦＩＦＯ）回路９２とを含む。ＣＬＫＯＵＴ信号
は、補間器回路５８により生成される。ＦＩＦＯ回路９
２は、制御ロジック９０からＤＡＴＡ、ＴＧＲＥＳＩＤ
ＵＥおよびＭＡＴＣＨ入力を受取り、ＤＡＴＡ、ＴＧ
ＲＥＳＩＤＵＥおよびＭＡＴＣＨ出力をタイミング発
生器５６の出力として与える。ＴＧ ＲＥＳＩＤＵＥ
はＰＥＲＩＯＤ ＲＥＳＩＤＵＥ（周期残り）信号と
は別の信号であることに注意されたい。補間器回路５８
は、高周波（２４０ＭＨｚ）ＣＬＫ×４信号によりクロ
ックされ、補間器回路５８は、タイミング発生器５６か
ら１ビットＤＡＴＡ信号、１０ビットＴＧ ＲＥＳＩ
ＤＵＥ信号および１ビットＭＡＴＣＨ信号、ならびに外
部で生成されるアナログ補間器較正入力（ＦＳ ＣＡ
Ｌ）および調整可能入力（ＡＤＪ ＥＮ）を受取る。 補間器回路５８は、ＣＭＯＳレベルＤＡＴＡ、ＴＧ
ＲＥＳＩＤＵＥおよびＭＡＴＣＨ信号を用いて、正確に
遅延されたＥＣＬパルス・アウト（ＴＧ ＯＵＴ）、
正確に調時されたパルス・アウトと略々同じ量だけ遅れ
ＥＣＬレベルを持つディジタル・データの１ビット（Ｄ
ＡＴＡ ＯＵＴ）およびアナログ試験出力（ＤＡＣ
ＯＵＴ）を生じる。
間器回路５８間の相互接続が示されている。タイミング
発生器５６は、低周波（６０ＭＨｚ）ＣＭＯＳレベルＣ
ＬＫ信号によりクロックされる内部制御ロジック９０と
、その入力がＣＬＫ信号によりクロックされその出力が
低周波ＣＬＫＯＵＴ信号によりクロックされる先入れ先
出し（ＦＩＦＯ）回路９２とを含む。ＣＬＫＯＵＴ信号
は、補間器回路５８により生成される。ＦＩＦＯ回路９
２は、制御ロジック９０からＤＡＴＡ、ＴＧＲＥＳＩＤ
ＵＥおよびＭＡＴＣＨ入力を受取り、ＤＡＴＡ、ＴＧ
ＲＥＳＩＤＵＥおよびＭＡＴＣＨ出力をタイミング発
生器５６の出力として与える。ＴＧ ＲＥＳＩＤＵＥ
はＰＥＲＩＯＤ ＲＥＳＩＤＵＥ（周期残り）信号と
は別の信号であることに注意されたい。補間器回路５８
は、高周波（２４０ＭＨｚ）ＣＬＫ×４信号によりクロ
ックされ、補間器回路５８は、タイミング発生器５６か
ら１ビットＤＡＴＡ信号、１０ビットＴＧ ＲＥＳＩ
ＤＵＥ信号および１ビットＭＡＴＣＨ信号、ならびに外
部で生成されるアナログ補間器較正入力（ＦＳ ＣＡ
Ｌ）および調整可能入力（ＡＤＪ ＥＮ）を受取る。 補間器回路５８は、ＣＭＯＳレベルＤＡＴＡ、ＴＧ
ＲＥＳＩＤＵＥおよびＭＡＴＣＨ信号を用いて、正確に
遅延されたＥＣＬパルス・アウト（ＴＧ ＯＵＴ）、
正確に調時されたパルス・アウトと略々同じ量だけ遅れ
ＥＣＬレベルを持つディジタル・データの１ビット（Ｄ
ＡＴＡ ＯＵＴ）およびアナログ試験出力（ＤＡＣ
ＯＵＴ）を生じる。
【００２３】図４において、補間器回路５８はバイポー
ラ集積回路として作られ、レジスタ回路１００、イネー
ブル回路１０２、パルス・スワロワー回路１０４、分割
回路１０６、遅延回路１０８、較正回路１１０、同期回
路１１２、ランプ回路１１４、比較回路１１６、および
出力回路１１８を含んでいる。
ラ集積回路として作られ、レジスタ回路１００、イネー
ブル回路１０２、パルス・スワロワー回路１０４、分割
回路１０６、遅延回路１０８、較正回路１１０、同期回
路１１２、ランプ回路１１４、比較回路１１６、および
出力回路１１８を含んでいる。
【００２４】レジスタ回路１００は、タイミング発生器
５６からＣＭＯＳレベルＤＡＴＡＩＮ信号を受取りＥＣ
ＬレベルＤＡＴＡ ＱＡ信号をＬＡＴＣＨ １に与
えるフリップフロップＦＦ１と、タイミング発生器５６
からＣＭＯＳレベルＴＧ ＲＥＳＩＤＵＥ信号の８つ
のビット（ビット０〜７）を受取り８つのビットＥＣＬ
レベルＴＧＲ ＱＡ信号をＬＡＴＣＨ ２へ与える
フリップフロップＦＦ２と、タイミング発生器５６から
ＴＧ ＲＥＳＩＤＵＥ信号の残りの２ビットを受取り
２ビットＴＧＲ ＱＡをパルス・スワロワー回路１０
４へ与えるフリップフロップＦＦ３とを含む。
５６からＣＭＯＳレベルＤＡＴＡＩＮ信号を受取りＥＣ
ＬレベルＤＡＴＡ ＱＡ信号をＬＡＴＣＨ １に与
えるフリップフロップＦＦ１と、タイミング発生器５６
からＣＭＯＳレベルＴＧ ＲＥＳＩＤＵＥ信号の８つ
のビット（ビット０〜７）を受取り８つのビットＥＣＬ
レベルＴＧＲ ＱＡ信号をＬＡＴＣＨ ２へ与える
フリップフロップＦＦ２と、タイミング発生器５６から
ＴＧ ＲＥＳＩＤＵＥ信号の残りの２ビットを受取り
２ビットＴＧＲ ＱＡをパルス・スワロワー回路１０
４へ与えるフリップフロップＦＦ３とを含む。
【００２５】イネーブル回路１０２は、フリップフロッ
プＦＦ４およびＦＦ５を含む。ＦＦ４は、ＣＭＯＳレベ
ルＴＧ ＭＡＴＣＨ入力を受取り、動作可能化（ＥＮ
Ｂ）信号を与えるＥＣＬレベルＴＧＭＱ信号を生じる。
プＦＦ４およびＦＦ５を含む。ＦＦ４は、ＣＭＯＳレベ
ルＴＧ ＭＡＴＣＨ入力を受取り、動作可能化（ＥＮ
Ｂ）信号を与えるＥＣＬレベルＴＧＭＱ信号を生じる。
【００２６】パルス・スワロワー回路１０４は、レジス
タ回路１００のＦＦ３から２ビットのＴＧＲ ＱＡ信
号を、またイネーブル回路１０２のＦＦ５からＥＮＢ信
号を受取る。ＤＥＣ１は、４つの出力信号（ＰＳ０、Ｐ
Ｓ１、ＰＳ２およびＰＳ３）を生じる。ＰＳ３はＤフリ
ップフロップＦＦ８に与えられ、その出力Ｑ３はＯＲゲ
ートＯＲ１へ与えられる。ＯＲ１はまた、ＰＳ２信号を
受取り、入力Ｄ２をＤフリップフロップＦＦ９に与え、
その出力はＯＲゲートＯＲ２へ与えられる。ＯＲ２はま
た、ＰＳ１信号を受取り、入力Ｄ１をＤフリップフロッ
プＦＦ１０へ与え、その出力はＯＲゲートＯＲ３へ与え
られる。ＯＲ３もまたＰＳ０信号を受取り、入力Ｄ０を
ＤフリップフロップＦＦ１１へ与える。ＦＦ１１は、入
力をＤフリップフロップＦＦ１２、ならびに同期回路１
１２のフリップフロップＦＦ６およびフリップフロップ
ＦＦ７のクロック入力へ与える。ＦＦ１２の出力は、差
動ＯＲＮＯＲゲートＯＲＮＯＲ１、ならびに同期回路１
１２のフリップフロップＦＦ１４のクロック入力へ与え
られる。
タ回路１００のＦＦ３から２ビットのＴＧＲ ＱＡ信
号を、またイネーブル回路１０２のＦＦ５からＥＮＢ信
号を受取る。ＤＥＣ１は、４つの出力信号（ＰＳ０、Ｐ
Ｓ１、ＰＳ２およびＰＳ３）を生じる。ＰＳ３はＤフリ
ップフロップＦＦ８に与えられ、その出力Ｑ３はＯＲゲ
ートＯＲ１へ与えられる。ＯＲ１はまた、ＰＳ２信号を
受取り、入力Ｄ２をＤフリップフロップＦＦ９に与え、
その出力はＯＲゲートＯＲ２へ与えられる。ＯＲ２はま
た、ＰＳ１信号を受取り、入力Ｄ１をＤフリップフロッ
プＦＦ１０へ与え、その出力はＯＲゲートＯＲ３へ与え
られる。ＯＲ３もまたＰＳ０信号を受取り、入力Ｄ０を
ＤフリップフロップＦＦ１１へ与える。ＦＦ１１は、入
力をＤフリップフロップＦＦ１２、ならびに同期回路１
１２のフリップフロップＦＦ６およびフリップフロップ
ＦＦ７のクロック入力へ与える。ＦＦ１２の出力は、差
動ＯＲＮＯＲゲートＯＲＮＯＲ１、ならびに同期回路１
１２のフリップフロップＦＦ１４のクロック入力へ与え
られる。
【００２７】ＯＲＮＯＲ１は、アクティブなハイ信号お
よびアクティブなロー信号を完全差動Ｄフリップフロッ
プＦＦ１３に与える。ＦＦ１３は、差の信号ＴＲＩＧお
よびＴＲＩＧ＊をランプ回路１１４へ与える。ＴＲＩＧ
信号はまた、ＯＲＮＯＲ１の他の入力として与えられ、
また等しいローディングのため、ＴＲＩＧ＊信号はＯＲ
４に対する入力として与えられる。ランプ回路１１４の
出力は、比較回路１１６のコンパレータＣＯＭＰ１に対
する負の入力に接続される。
よびアクティブなロー信号を完全差動Ｄフリップフロッ
プＦＦ１３に与える。ＦＦ１３は、差の信号ＴＲＩＧお
よびＴＲＩＧ＊をランプ回路１１４へ与える。ＴＲＩＧ
信号はまた、ＯＲＮＯＲ１の他の入力として与えられ、
また等しいローディングのため、ＴＲＩＧ＊信号はＯＲ
４に対する入力として与えられる。ランプ回路１１４の
出力は、比較回路１１６のコンパレータＣＯＭＰ１に対
する負の入力に接続される。
【００２８】分割回路１０６は、フリップフロップＦＦ
１５およびＦＦ１６と、排他的ＯＲゲートＸＯＲ１を含
む。ＦＦ１５およびＦＦ１６は、Ｄフリップフロップと
して構成され、バッファＢＵＦ２により緩衝されるＣＬ
ＫＸ４によりクロックされる。ＦＦ１５のＱ出力はＸＯ
Ｒ１へ与えられ、それに対してＦＦ１６のＱ出力もまた
与えられる。ＦＦ１６のＱ’出力は、レベル・シフタ１
２０によりシフトされて、ＣＬＫＯＵＴ＊信号を与え、
これはタイミング発生器５６へフィードバックされる。 ＦＦ１６のＱ出力は、遅延回路１０８のフリップフロッ
プＦＦ１７を通って送られ、レジスタ回路１００のフリ
ップフロップＦＦ１〜４に対するクロックＣＬＫＡを生
じる。
１５およびＦＦ１６と、排他的ＯＲゲートＸＯＲ１を含
む。ＦＦ１５およびＦＦ１６は、Ｄフリップフロップと
して構成され、バッファＢＵＦ２により緩衝されるＣＬ
ＫＸ４によりクロックされる。ＦＦ１５のＱ出力はＸＯ
Ｒ１へ与えられ、それに対してＦＦ１６のＱ出力もまた
与えられる。ＦＦ１６のＱ’出力は、レベル・シフタ１
２０によりシフトされて、ＣＬＫＯＵＴ＊信号を与え、
これはタイミング発生器５６へフィードバックされる。 ＦＦ１６のＱ出力は、遅延回路１０８のフリップフロッ
プＦＦ１７を通って送られ、レジスタ回路１００のフリ
ップフロップＦＦ１〜４に対するクロックＣＬＫＡを生
じる。
【００２９】較正回路１１０はＬＡＴＣＨ３を含み、こ
れは８ビットのＴＧ ＲＥＳＩＤＵＥ０〜７入力およ
び調整可能（ＡＤＪ ＥＮ）入力を受取り、８ビット
のディジタル／アナログ・コンバータＤＡＣ２に８ビッ
トＡＤＪ出力信号を与え、これがアナログＦＳ ＣＡ
Ｌ出力を生じる。ＦＳ ＣＡＬ信号は補間器回路５８
の出力であり、これもＤＡＣ１のＧＡＩＮＡＤＪ入力へ
与えられる。ＤＡＣ２はまた、２対１アナログ・マルチ
プレクサＭＵＸ１と接続される相補出力（ＩＯＵＴ
１）を生じる。
れは８ビットのＴＧ ＲＥＳＩＤＵＥ０〜７入力およ
び調整可能（ＡＤＪ ＥＮ）入力を受取り、８ビット
のディジタル／アナログ・コンバータＤＡＣ２に８ビッ
トＡＤＪ出力信号を与え、これがアナログＦＳ ＣＡ
Ｌ出力を生じる。ＦＳ ＣＡＬ信号は補間器回路５８
の出力であり、これもＤＡＣ１のＧＡＩＮＡＤＪ入力へ
与えられる。ＤＡＣ２はまた、２対１アナログ・マルチ
プレクサＭＵＸ１と接続される相補出力（ＩＯＵＴ
１）を生じる。
【００３０】同期回路１１２はＤフリップフロップＦＦ
６を含み、これはＬＡＴＣＨ１からＤＡＴＡ ＱＢ信
号を受取るＤフリップフロップＦＦ６と、ＬＡＴＣＨ２
から８ビットのＴＧＲ ＱＢ信号を受取るＤフリップ
フロップＦＦ７とを含む。ＦＦ６は、ＤＡＴＡ ＱＤ
出力信号を与えるＤフリップフロップＦＦ１４に対して
ＤＡＴＡ ＱＣ入力を与える。ＦＦ７は、８ビットＴ
ＧＲ ＱＣ出力信号を比較回路１１６へ与える。
６を含み、これはＬＡＴＣＨ１からＤＡＴＡ ＱＢ信
号を受取るＤフリップフロップＦＦ６と、ＬＡＴＣＨ２
から８ビットのＴＧＲ ＱＢ信号を受取るＤフリップ
フロップＦＦ７とを含む。ＦＦ６は、ＤＡＴＡ ＱＤ
出力信号を与えるＤフリップフロップＦＦ１４に対して
ＤＡＴＡ ＱＣ入力を与える。ＦＦ７は、８ビットＴ
ＧＲ ＱＣ出力信号を比較回路１１６へ与える。
【００３１】比較回路１１６は、８ビットディジタル−
アナログ・コンバータ（ＤＡＣ１）を含み、これが同期
回路１１２のＦＦ７から８ビットＴＧＲ ＱＣを受取
る。ＤＡＣ１は、電流出力（ＩＯＵＴ）を電流−電圧コ
ンバータＡＲ１へ、また相補電流出力（ＩＯＵＴ＊）を
２対１アナログ・マルチプレクサＭＵＸ１へ与える。Ｉ
ＯＵＴは、ＣＯＭＰ１の正の入力と接続されている。Ｃ
ＯＭＰ１は、出力回路１１８のワンショットＯＮＥＳＨ
１およびＦＦ１３のリセット入力へ与えられる。
アナログ・コンバータ（ＤＡＣ１）を含み、これが同期
回路１１２のＦＦ７から８ビットＴＧＲ ＱＣを受取
る。ＤＡＣ１は、電流出力（ＩＯＵＴ）を電流−電圧コ
ンバータＡＲ１へ、また相補電流出力（ＩＯＵＴ＊）を
２対１アナログ・マルチプレクサＭＵＸ１へ与える。Ｉ
ＯＵＴは、ＣＯＭＰ１の正の入力と接続されている。Ｃ
ＯＭＰ１は、出力回路１１８のワンショットＯＮＥＳＨ
１およびＦＦ１３のリセット入力へ与えられる。
【００３２】出力回路１１８は、アナログＤＡＣ Ｏ
ＵＴ信号を与えるＭＵＸ１、ＥＣＬＤＡＴＡ ＯＵＴ
信号を与える遅延線ＤＥＬＡＹ１、および差のＥＣＬＴ
ＧＯＵＴおよびＴＧ ＯＵＴ＊信号を与えるＯＮＥＳ
Ｈ１を含む。
ＵＴ信号を与えるＭＵＸ１、ＥＣＬＤＡＴＡ ＯＵＴ
信号を与える遅延線ＤＥＬＡＹ１、および差のＥＣＬＴ
ＧＯＵＴおよびＴＧ ＯＵＴ＊信号を与えるＯＮＥＳ
Ｈ１を含む。
【００３３】図１のタイミング発生器回路に示される周
期発生器回路を説明する前に、まず多重並列データ経路
のないタイミング発生器システムにおいて使用されるよ
う設計された公知の周期発生器回路について述べること
は有益である。図５によれば、周期発生器回路２００に
おいて、２５６×１８ビットのランダム・アクセス・メ
モリー２０２が８ビットの周期アドレスを受取り、１８
ビットの周期値を生じる。加算器２０４は、１８ビット
周期値を１つの入力として受取り、加算器２０４の出力
を受取るレジスタ２０６の出力の９つの最下位ビットを
別の入力として受取る。１６．３８４ナノ秒（クロック
２０８の周期）の分解能を持つレジスタ２０６の出力の
９つの最上位ビットは、周期値のディジタル部分を表わ
す。３２ピコ秒（１６，３８４ピコ秒／２９）の分解能
を持つレジスタ２０６の出力の９つの最下位ビットは、
周期値のアナログ部を表わす。
期発生器回路を説明する前に、まず多重並列データ経路
のないタイミング発生器システムにおいて使用されるよ
う設計された公知の周期発生器回路について述べること
は有益である。図５によれば、周期発生器回路２００に
おいて、２５６×１８ビットのランダム・アクセス・メ
モリー２０２が８ビットの周期アドレスを受取り、１８
ビットの周期値を生じる。加算器２０４は、１８ビット
周期値を１つの入力として受取り、加算器２０４の出力
を受取るレジスタ２０６の出力の９つの最下位ビットを
別の入力として受取る。１６．３８４ナノ秒（クロック
２０８の周期）の分解能を持つレジスタ２０６の出力の
９つの最上位ビットは、周期値のディジタル部分を表わ
す。３２ピコ秒（１６，３８４ピコ秒／２９）の分解能
を持つレジスタ２０６の出力の９つの最下位ビットは、
周期値のアナログ部を表わす。
【００３４】サイクル初期ダウン・カウンタ２１０は、
レジスタ２０６の出力の９つの最上位ビットを受取り、
９つの入力ビットにより規定されるクロック２０８の上
方エッジの数をカウント・ダウンする９ビット出力を生
じる。一致検出器２１２は、サイクルの初期ダウン・カ
ウンタ２１０の出力を受取り、サイクルの初期ダウン・
カウンタ２１０の出力が１または０である時のみハイと
なる出力を生じる。一致検出器２１２の出力は、サイク
ルの初期ダウン・カウンタ２１０に対するプリセット入
力として受取られる。サイクルの初期ダウン・カウンタ
は、プリセット入力がハイである間クロック２０８の出
力がハイになる時に常にレジスタ２０６からの９つの入
力ビットをロードし、出力がクロック２０８の上方エッ
ジをカウント・ダウンする。
レジスタ２０６の出力の９つの最上位ビットを受取り、
９つの入力ビットにより規定されるクロック２０８の上
方エッジの数をカウント・ダウンする９ビット出力を生
じる。一致検出器２１２は、サイクルの初期ダウン・カ
ウンタ２１０の出力を受取り、サイクルの初期ダウン・
カウンタ２１０の出力が１または０である時のみハイと
なる出力を生じる。一致検出器２１２の出力は、サイク
ルの初期ダウン・カウンタ２１０に対するプリセット入
力として受取られる。サイクルの初期ダウン・カウンタ
は、プリセット入力がハイである間クロック２０８の出
力がハイになる時に常にレジスタ２０６からの９つの入
力ビットをロードし、出力がクロック２０８の上方エッ
ジをカウント・ダウンする。
【００３５】一致検出器２１２の出力はフリップフロッ
プ２１４により受取られ、このフリップフロップはクロ
ック２０８の上方エッジによりクロックされかつサイク
ルの初め（ＢＯＣ）信号を出力として生じる。一致検出
器２１２の出力は、ワンショット２１６により受取られ
、これはクロック２０８の出力によりクロックされる。 ワンショット２１６の出力は、一致検出器２１２の出力
がハイである間クロック２０８の出力がハイになる時に
常にハイになる。ワンショット２１６の出力は、約８ナ
ノ秒間（クロック２０８の周期の半分）ハイの状態を維
持する。ワンショット２１６の出力は、レジスタ２０６
、レジスタ２０６の出力の９つの最下位ビットを受取る
レジスタ２１８、およびレジスタ２１８の出力を受取り
かつＰＥＲＩＯＤ ＲＥＳＩＤＵＥ信号を出力として
生じるレジスタ２２０をクロックする。ワンショット２
１６の出力はまた、ランダム・アクセス・メモリー２０
２により受取られる８ビットの周期アドレスを生じるパ
ターン発生器をクロックする。
プ２１４により受取られ、このフリップフロップはクロ
ック２０８の上方エッジによりクロックされかつサイク
ルの初め（ＢＯＣ）信号を出力として生じる。一致検出
器２１２の出力は、ワンショット２１６により受取られ
、これはクロック２０８の出力によりクロックされる。 ワンショット２１６の出力は、一致検出器２１２の出力
がハイである間クロック２０８の出力がハイになる時に
常にハイになる。ワンショット２１６の出力は、約８ナ
ノ秒間（クロック２０８の周期の半分）ハイの状態を維
持する。ワンショット２１６の出力は、レジスタ２０６
、レジスタ２０６の出力の９つの最下位ビットを受取る
レジスタ２１８、およびレジスタ２１８の出力を受取り
かつＰＥＲＩＯＤ ＲＥＳＩＤＵＥ信号を出力として
生じるレジスタ２２０をクロックする。ワンショット２
１６の出力はまた、ランダム・アクセス・メモリー２０
２により受取られる８ビットの周期アドレスを生じるパ
ターン発生器をクロックする。
【００３６】図６において、ＢＯＣはクロックのどの上
方エッジが試験中のデバイス（ＤＵＴ）に対するサイク
ルの初めに対する基準マークとして使用されるかを示す
。タイミング図における縦線は選択されたクロック・エ
ッジを表わす。１サイクルは、ＢＯＣがハイである間に
生じるクロックの各上方エッジで始まり、このサイクル
はＰＥＲＩＯＤ ＲＥＳＩＤＵＥ信号により表わされ
る時間の残量だけ遅れる。タイミング発生器は、ＢＯＣ
およびＰＥＲＩＯＤ ＲＥＳＩＤＵＥの両信号を受取
り、このタイミング発生器と接続された補間器回路は出
力として信号ＴＧＯＵＴを生じ、この信号は簡単にする
目的から各サイクルの初めにハイとなるように示される
。ＴＧ ＯＵＴがハイになる時点は、実際には、タイ
ミング発生器にプログラムされる時間量だけ遅らされ、
時間量は各サイクルに従って変化する。別の実施態様に
おいては、タイミング発生器の各対は、ＢＯＣおよびＰ
ＥＲＩＯＤ ＲＥＳＩＤＵＥの両方を受取り、インタ
ーリーブされた状態で動作し、各タイミング発生器は１
対の補間器回路の一方と接続され、一方の補間器回路が
全て偶数サイクル情報を生じ、他方の補間器回路が全て
奇数サイクル情報を生じる。試験中のデバイス（ＤＵＴ
）に与えられる波形のサイクル境界は、ＰＥＲＩＯＤ
ＲＥＳＩＤＵＥ信号の３２ピコ秒の分解能にプログラ
ムすることができる。各バーストが始まる前に、周期発
生器が３２．７６８ナノ秒（２クロック周期）のデフォ
ールト周期を生じさせることに注意。これらのデフォー
ルト周期は、試験中のデバイス（ＤＵＴ）に影響を及ぼ
さない。
方エッジが試験中のデバイス（ＤＵＴ）に対するサイク
ルの初めに対する基準マークとして使用されるかを示す
。タイミング図における縦線は選択されたクロック・エ
ッジを表わす。１サイクルは、ＢＯＣがハイである間に
生じるクロックの各上方エッジで始まり、このサイクル
はＰＥＲＩＯＤ ＲＥＳＩＤＵＥ信号により表わされ
る時間の残量だけ遅れる。タイミング発生器は、ＢＯＣ
およびＰＥＲＩＯＤ ＲＥＳＩＤＵＥの両信号を受取
り、このタイミング発生器と接続された補間器回路は出
力として信号ＴＧＯＵＴを生じ、この信号は簡単にする
目的から各サイクルの初めにハイとなるように示される
。ＴＧ ＯＵＴがハイになる時点は、実際には、タイ
ミング発生器にプログラムされる時間量だけ遅らされ、
時間量は各サイクルに従って変化する。別の実施態様に
おいては、タイミング発生器の各対は、ＢＯＣおよびＰ
ＥＲＩＯＤ ＲＥＳＩＤＵＥの両方を受取り、インタ
ーリーブされた状態で動作し、各タイミング発生器は１
対の補間器回路の一方と接続され、一方の補間器回路が
全て偶数サイクル情報を生じ、他方の補間器回路が全て
奇数サイクル情報を生じる。試験中のデバイス（ＤＵＴ
）に与えられる波形のサイクル境界は、ＰＥＲＩＯＤ
ＲＥＳＩＤＵＥ信号の３２ピコ秒の分解能にプログラ
ムすることができる。各バーストが始まる前に、周期発
生器が３２．７６８ナノ秒（２クロック周期）のデフォ
ールト周期を生じさせることに注意。これらのデフォー
ルト周期は、試験中のデバイス（ＤＵＴ）に影響を及ぼ
さない。
【００３７】図７においては図５のそれと類似する構成
要素は図５の番号にサフィックスＡおよびＢを付し、本
発明による発振器３４は、図１の高速タイミング発生器
システムと関連して使用されるように設計され、これは
多数の低速並列データ経路を有する。発振器３４は高価
な高速の顧客注文集積回路の使用を必要としないが、こ
れは発振器自体が２つの低速の周期発振器ＡおよびＢに
分割される故である。周期発振器Ａは、周期データの各
バーストのサイクル０、２、４、６、、、でＢＯＣ
ＡおよびＰＥＲＩＯＤ ＲＥＳＩＤＵＥ Ａ信号を
生じるが、周期発振器Ｂは各バーストのサイクル１、３
、５、７、、、にＢＯＣ ＢおよびＰＥＲＩＯＤ
ＲＥＳＩＤＵＥ Ｂ信号を生じる。サイクル２の初め
を規定するＢＯＣおよびＰＥＲＩＯＤ ＲＥＳＩＤＵ
Ｅ信号は、サイクル０および１の周期値の和によって決
定され、サイクル３の初めを規定するＢＯＣおよびＰＥ
ＲＩＯＤ ＲＥＳＩＤＵＥ信号は、サイクル１および
２の周期値の和により決定される、、、如きである。
要素は図５の番号にサフィックスＡおよびＢを付し、本
発明による発振器３４は、図１の高速タイミング発生器
システムと関連して使用されるように設計され、これは
多数の低速並列データ経路を有する。発振器３４は高価
な高速の顧客注文集積回路の使用を必要としないが、こ
れは発振器自体が２つの低速の周期発振器ＡおよびＢに
分割される故である。周期発振器Ａは、周期データの各
バーストのサイクル０、２、４、６、、、でＢＯＣ
ＡおよびＰＥＲＩＯＤ ＲＥＳＩＤＵＥ Ａ信号を
生じるが、周期発振器Ｂは各バーストのサイクル１、３
、５、７、、、にＢＯＣ ＢおよびＰＥＲＩＯＤ
ＲＥＳＩＤＵＥ Ｂ信号を生じる。サイクル２の初め
を規定するＢＯＣおよびＰＥＲＩＯＤ ＲＥＳＩＤＵ
Ｅ信号は、サイクル０および１の周期値の和によって決
定され、サイクル３の初めを規定するＢＯＣおよびＰＥ
ＲＩＯＤ ＲＥＳＩＤＵＥ信号は、サイクル１および
２の周期値の和により決定される、、、如きである。
【００３８】周期発振器は、同じ周期値を含むランダム
・アクセス・メモリー２０２Ａおよび２０２Ｂを含む。 ランダム・アクセス・メモリー２０２Ａは、分周回路３
２（図１）の出力Ａにより生じる周期アドレスによりア
ドレス指定される。ランダム・アクセス・メモリー２０
２Ｂは、分周回路３２の出力Ｂにより与えられる周期ア
ドレスによりアドレス指定される。
・アクセス・メモリー２０２Ａおよび２０２Ｂを含む。 ランダム・アクセス・メモリー２０２Ａは、分周回路３
２（図１）の出力Ａにより生じる周期アドレスによりア
ドレス指定される。ランダム・アクセス・メモリー２０
２Ｂは、分周回路３２の出力Ｂにより与えられる周期ア
ドレスによりアドレス指定される。
【００３９】各発振器内の加算器２２２ＡおよびＢは、
発振器自体のランダム・アクセス・メモリーから周期値
を受取り、他の発振器のランダム・アクセス・メモリー
から実行されつつあるバーストにおける一連の周期値に
おける次の周期値を受取らなければならない。しかし、
周期発振器ＡおよびＢがそれぞれワンショット２１６Ａ
および２１６Ｂからの異なるクロック信号によりクロッ
クされること、およびこれらのクロック信号が時に同時
に生じることに注意されたい。それにも拘わらず、先入
れ先出しパイプライン間同期回路２２４Ａおよび２２４
Ｂが、レジスタ２２６Ａ、２２８Ａ、２３０Ａ、２２６
Ｂ、２２８Ｂおよび２３０Ｂと関連して、正しい入力が
常に加算器２２２Ａおよび２２２Ｂに存在することを保
証する。先入れ先出しパイプライン間同期回路２２４Ｂ
は、ワンショット２１６Ａの出力がハイになる時周期値
をクロック・インし、ワンショット２１６Ａが次にハイ
になった直後にワンショット２１６Ｂの出力がハイにな
る時周期値をクロック・アウトする。ある場合には、周
期値がクロック・インした後３サイクル、クロック・ア
ウトされる限り、先入れ先出しパイプライン間同期回路
２２４Ｂは、ワンショット２１６Ａが次にハイになると
同時にワンショット２１６Ｂの出力がハイになる時に周
期値をクロック・アウトする。従って、実際には、先入
れ先出しパイプライン間同期回路２２４Ｂは、周期発振
器Ａからの周期値を、レジスタ２２６Ｂ、２２８Ｂおよ
び２３０Ｂが周期発振器Ｂからの周期値遅れる時間量よ
り１サイクルだけ遅らせる。
発振器自体のランダム・アクセス・メモリーから周期値
を受取り、他の発振器のランダム・アクセス・メモリー
から実行されつつあるバーストにおける一連の周期値に
おける次の周期値を受取らなければならない。しかし、
周期発振器ＡおよびＢがそれぞれワンショット２１６Ａ
および２１６Ｂからの異なるクロック信号によりクロッ
クされること、およびこれらのクロック信号が時に同時
に生じることに注意されたい。それにも拘わらず、先入
れ先出しパイプライン間同期回路２２４Ａおよび２２４
Ｂが、レジスタ２２６Ａ、２２８Ａ、２３０Ａ、２２６
Ｂ、２２８Ｂおよび２３０Ｂと関連して、正しい入力が
常に加算器２２２Ａおよび２２２Ｂに存在することを保
証する。先入れ先出しパイプライン間同期回路２２４Ｂ
は、ワンショット２１６Ａの出力がハイになる時周期値
をクロック・インし、ワンショット２１６Ａが次にハイ
になった直後にワンショット２１６Ｂの出力がハイにな
る時周期値をクロック・アウトする。ある場合には、周
期値がクロック・インした後３サイクル、クロック・ア
ウトされる限り、先入れ先出しパイプライン間同期回路
２２４Ｂは、ワンショット２１６Ａが次にハイになると
同時にワンショット２１６Ｂの出力がハイになる時に周
期値をクロック・アウトする。従って、実際には、先入
れ先出しパイプライン間同期回路２２４Ｂは、周期発振
器Ａからの周期値を、レジスタ２２６Ｂ、２２８Ｂおよ
び２３０Ｂが周期発振器Ｂからの周期値遅れる時間量よ
り１サイクルだけ遅らせる。
【００４０】同様に、先入れ先出しパイプライン間同期
回路２２４Ａは、ワンショット２１６Ｂの出力がハイに
なる時周期値をクロック・インし、ワンショット２１６
Ｂが次にハイになった直後にワンショット２１６Ａの出
力がハイになる時周期値をクロック・アウトする。ある
場合には、周期値がクロック・インされた後３サイクル
ク、ロック・インされる限り、ワンショット２１６Ｂが
次にハイになったと同時にワンショット２１６Ａの出力
がハイになる時、先入れ先出しパイプライン間同期回路
２２４Ａが周期値をクロック・アウトする。先入れ先出
しパイプライン間同期回路２２４Ａおよび２２４Ｂは、
ランダム・アクセス・メモリー２０２Ａおよび２０２Ｂ
に和を予め格納することを必要とせずに、発振器Ａおよ
びＢが瞬時に和を計算することを可能にする。その結果
、発振器３４は、パターン・シーケンス、従って周期値
シーケンスが試験中のデバイス（ＤＵＴ）の応答により
変化し得る自動試験システムにおいて使用することがで
きる。
回路２２４Ａは、ワンショット２１６Ｂの出力がハイに
なる時周期値をクロック・インし、ワンショット２１６
Ｂが次にハイになった直後にワンショット２１６Ａの出
力がハイになる時周期値をクロック・アウトする。ある
場合には、周期値がクロック・インされた後３サイクル
ク、ロック・インされる限り、ワンショット２１６Ｂが
次にハイになったと同時にワンショット２１６Ａの出力
がハイになる時、先入れ先出しパイプライン間同期回路
２２４Ａが周期値をクロック・アウトする。先入れ先出
しパイプライン間同期回路２２４Ａおよび２２４Ｂは、
ランダム・アクセス・メモリー２０２Ａおよび２０２Ｂ
に和を予め格納することを必要とせずに、発振器Ａおよ
びＢが瞬時に和を計算することを可能にする。その結果
、発振器３４は、パターン・シーケンス、従って周期値
シーケンスが試験中のデバイス（ＤＵＴ）の応答により
変化し得る自動試験システムにおいて使用することがで
きる。
【００４１】先入れ先出しパイプライン間同期回路２２
４Ａおよび２２４Ｂは、周期発振器ＡおよびＢが２つの
独立的な発振器として動作することを可能にするため、
パイプライン間同期装置の出力における値をゼロに強制
するため使用できるモード選択入力を受取る。周期発振
器ＡおよびＢの各々は、独立的な発振器として動作する
時、発振器回路全体が１つの発振器として動作する時こ
の回路全体の動作の最大周波数の半分である最大周波数
で動作する。モード選択入力は、パターン発生器回路１
２（図１）が分周回路３２の出力Ａおよび発振器回路３
４のＢＯＣ ＡおよびＲＥＳＩＤＵＥ Ａ出力に接
続された唯一の経路の局部発生器回路を持つチャンネル
・カードと関連して使用することを可能にするため、分
周回路３２（図１）に対するＭＯＤＥ ＳＥＬ １
入力と関連して使用される。あるいはまた、このモード
選択入力は、高速タイミング発生器システム全体が２つ
のパターン発生器と共に動作することを、また、試験中
のデバイスの各ノード入力に各局部発生器に対するパタ
ーン発生器選択入力により決定される如き経路Ａ上に与
えられた信号または経路Ｂ上に与えられた信号のいずれ
か一方から結果として生じる波形を生じることを可能に
するため、分周回路３２に対するＭＯＤＥＳＥＬ２入力
と関連して使用される。
４Ａおよび２２４Ｂは、周期発振器ＡおよびＢが２つの
独立的な発振器として動作することを可能にするため、
パイプライン間同期装置の出力における値をゼロに強制
するため使用できるモード選択入力を受取る。周期発振
器ＡおよびＢの各々は、独立的な発振器として動作する
時、発振器回路全体が１つの発振器として動作する時こ
の回路全体の動作の最大周波数の半分である最大周波数
で動作する。モード選択入力は、パターン発生器回路１
２（図１）が分周回路３２の出力Ａおよび発振器回路３
４のＢＯＣ ＡおよびＲＥＳＩＤＵＥ Ａ出力に接
続された唯一の経路の局部発生器回路を持つチャンネル
・カードと関連して使用することを可能にするため、分
周回路３２（図１）に対するＭＯＤＥ ＳＥＬ １
入力と関連して使用される。あるいはまた、このモード
選択入力は、高速タイミング発生器システム全体が２つ
のパターン発生器と共に動作することを、また、試験中
のデバイスの各ノード入力に各局部発生器に対するパタ
ーン発生器選択入力により決定される如き経路Ａ上に与
えられた信号または経路Ｂ上に与えられた信号のいずれ
か一方から結果として生じる波形を生じることを可能に
するため、分周回路３２に対するＭＯＤＥＳＥＬ２入力
と関連して使用される。
【００４２】レジスタ２３２Ａは、加算器２２２Ａおよ
び２０４Ａの間に設けられ、レジスタ２３２Ｂは加算器
２２２Ｂと２０４Ｂの間に設けられる。これらレジスタ
は、レジスタが存在しなければ必要となる速度の半分で
動作する加算器の使用を可能にする。
び２０４Ａの間に設けられ、レジスタ２３２Ｂは加算器
２２２Ｂと２０４Ｂの間に設けられる。これらレジスタ
は、レジスタが存在しなければ必要となる速度の半分で
動作する加算器の使用を可能にする。
【００４３】マルチプレクサ２３４Ａおよび２３４Ｂは
、ランダム・アクセス・メモリー２０２Ａおよび２０２
Ｂにより提供される周期値を受取り、０の周期値と１６
．３８４ナノ秒（１クロック・サイクル）のデフォール
ト周期値とを受取る。マルチプレクサ２３４Ａおよび２
３４Ｂは、パターン発生器からのランク可能化信号ＲＥ
ＡおよびＲＥ Ｂにより、またデフォールト回路
２３６からのＦＯＲＣＥＺＥＲＯ ＡおよびＦＯＲＣ
Ｅ ＺＥＲＯ Ｂによってアドレス指定される。マ
ルチプレクサ２３４Ａおよび２３４Ｂの出力は、レジス
タ２２６Ａおよび２２６Ｂとそれぞれ接続され、またパ
イプライン間同期回路２２４Ａおよび２２４Ｂとそれぞ
れ接続される。デフォールト回路２３６はまた、加算器
の出力をゼロに強制する加算器２０４Ａおよび２０４Ｂ
に対する入力と、一致検出器の出力をハイに強制する一
致検出器２１２Ａおよび２１２Ｂに対する入力とを提供
する。自動試験システムの作動中の周期値の各バースト
の前に、デフォールト回路２３６が以下に述べる方法で
マルチプレクサ２３４Ａおよび２３４Ｂを介して発振器
ＡおよびＢをリセットして同期させる。
、ランダム・アクセス・メモリー２０２Ａおよび２０２
Ｂにより提供される周期値を受取り、０の周期値と１６
．３８４ナノ秒（１クロック・サイクル）のデフォール
ト周期値とを受取る。マルチプレクサ２３４Ａおよび２
３４Ｂは、パターン発生器からのランク可能化信号ＲＥ
ＡおよびＲＥ Ｂにより、またデフォールト回路
２３６からのＦＯＲＣＥＺＥＲＯ ＡおよびＦＯＲＣ
Ｅ ＺＥＲＯ Ｂによってアドレス指定される。マ
ルチプレクサ２３４Ａおよび２３４Ｂの出力は、レジス
タ２２６Ａおよび２２６Ｂとそれぞれ接続され、またパ
イプライン間同期回路２２４Ａおよび２２４Ｂとそれぞ
れ接続される。デフォールト回路２３６はまた、加算器
の出力をゼロに強制する加算器２０４Ａおよび２０４Ｂ
に対する入力と、一致検出器の出力をハイに強制する一
致検出器２１２Ａおよび２１２Ｂに対する入力とを提供
する。自動試験システムの作動中の周期値の各バースト
の前に、デフォールト回路２３６が以下に述べる方法で
マルチプレクサ２３４Ａおよび２３４Ｂを介して発振器
ＡおよびＢをリセットして同期させる。
【００４４】発振器ＡおよびＢの残りの構成要素は、図
５の回路に示される構成要素と類似している。
５の回路に示される構成要素と類似している。
【００４５】図８において、ＢＯＣ ＡおよびＢＯＣ
Ｂは、試験中のデバイス（ＤＵＴ）に対するクロッ
クのどの上方エッジがそれぞれ偶数および奇数サイクル
の初めに対する基準マークとして使用されるかを示す。 サイクル３の初めに対する基準マークとして働くクロッ
ク信号がサイクル４の初めに対する基準マークとしても
働くことに注意されたい。与えられた局部発生器回路１
６（図１）の内部では、１つのタイミング発生器がＢＯ
Ｃ ＡおよびＰＥＲＩＯＤ ＲＥＳＩＤＵＥ Ａ
の両方を受取り、関連する補間回路が出力として信号Ｔ
Ｇ ＯＵＴ Ａを生じ、これは簡単にするため各Ａ
サイクルの初めにハイとなるように示されている。別の
タイミング発生器は、ＢＯＣ ＢおよびＰＥＲＩＯＤ
ＲＥＳＩＤＵＥ Ｂを受取り、関連する補間回路
が出力として信号ＴＧ ＯＵＴ Ｂを生じる。試験
中のデバイス（ＤＵＴ）に与えられる波形は、ＴＧ
ＯＵＴ ＡまたはＴＧ ＯＵＴＢのいずれか一方が
ハイにあんる時点に依存する。 各バーストが開始する前に、周期発振器の各々が３２．
７６８ナノ秒（２クロック周期）のデフォールト周期を
実行する。その結果、発振器回路は全体として１６．３
８４ナノ秒のデフォールト周期を実行する。これらのデ
フォールト周期は、試験中のデバイス（ＤＵＴ）に対し
て影響を及ぼすことはない。
Ｂは、試験中のデバイス（ＤＵＴ）に対するクロッ
クのどの上方エッジがそれぞれ偶数および奇数サイクル
の初めに対する基準マークとして使用されるかを示す。 サイクル３の初めに対する基準マークとして働くクロッ
ク信号がサイクル４の初めに対する基準マークとしても
働くことに注意されたい。与えられた局部発生器回路１
６（図１）の内部では、１つのタイミング発生器がＢＯ
Ｃ ＡおよびＰＥＲＩＯＤ ＲＥＳＩＤＵＥ Ａ
の両方を受取り、関連する補間回路が出力として信号Ｔ
Ｇ ＯＵＴ Ａを生じ、これは簡単にするため各Ａ
サイクルの初めにハイとなるように示されている。別の
タイミング発生器は、ＢＯＣ ＢおよびＰＥＲＩＯＤ
ＲＥＳＩＤＵＥ Ｂを受取り、関連する補間回路
が出力として信号ＴＧ ＯＵＴ Ｂを生じる。試験
中のデバイス（ＤＵＴ）に与えられる波形は、ＴＧ
ＯＵＴ ＡまたはＴＧ ＯＵＴＢのいずれか一方が
ハイにあんる時点に依存する。 各バーストが開始する前に、周期発振器の各々が３２．
７６８ナノ秒（２クロック周期）のデフォールト周期を
実行する。その結果、発振器回路は全体として１６．３
８４ナノ秒のデフォールト周期を実行する。これらのデ
フォールト周期は、試験中のデバイス（ＤＵＴ）に対し
て影響を及ぼすことはない。
【００４６】動作
図１において、パターン発生器３０は１２０ＭＨｚの周
波数でアドレス・パターンを生じる。この情報は、１２
０ＭＨｚのアドレス・パターンを受取り分配回路１４の
信号分配経路４０、４２に対してそれぞれ２つの半分の
速度（即ち、６０ＭＨｚ）のアドレス・パターンを与え
る。この半速度のアドレス・パターンは、分周回路３２
により信号分配経路４０、４２に対して周期的に交互に
与えられ、このため、分周回路３２はオルタネータとし
て機能する。パターンが局部発生器回路１６に対して送
られる前に分周されるため、信号分配経路４０、４２は
単に１２０ＭＨｚの周波数を持つ信号ではなく６０ＭＨ
ｚの周波数を持つ信号を送るのに適当なものであればよ
い。
波数でアドレス・パターンを生じる。この情報は、１２
０ＭＨｚのアドレス・パターンを受取り分配回路１４の
信号分配経路４０、４２に対してそれぞれ２つの半分の
速度（即ち、６０ＭＨｚ）のアドレス・パターンを与え
る。この半速度のアドレス・パターンは、分周回路３２
により信号分配経路４０、４２に対して周期的に交互に
与えられ、このため、分周回路３２はオルタネータとし
て機能する。パターンが局部発生器回路１６に対して送
られる前に分周されるため、信号分配経路４０、４２は
単に１２０ＭＨｚの周波数を持つ信号ではなく６０ＭＨ
ｚの周波数を持つ信号を送るのに適当なものであればよ
い。
【００４７】高速タイミング発生器システム１０は、実
際にはノード２０に１００ＭＨｚの信号を与え、パター
ン発生器３０は１２０ＭＨｚ信号を与えて補間器回路５
８、６４のデッド・タイム（即ち、補間器回路５８が新
しいエッジを生じるのに要する時間量）プラス立ち上が
りおよび立ち下がり較正値を補償する。補間器回路５８
、６４は、１６．３８４ナノ秒毎に再動作でき、従って
、発生器１０は１００ＭＨｚ発生器１０における立ち上
がりおよび立ち下がり較正値間に３．６１６ナノ秒の最
大差が見込まれる。
際にはノード２０に１００ＭＨｚの信号を与え、パター
ン発生器３０は１２０ＭＨｚ信号を与えて補間器回路５
８、６４のデッド・タイム（即ち、補間器回路５８が新
しいエッジを生じるのに要する時間量）プラス立ち上が
りおよび立ち下がり較正値を補償する。補間器回路５８
、６４は、１６．３８４ナノ秒毎に再動作でき、従って
、発生器１０は１００ＭＨｚ発生器１０における立ち上
がりおよび立ち下がり較正値間に３．６１６ナノ秒の最
大差が見込まれる。
【００４８】パワーアップ時と各パターン・バーストの
初めの直前に、システム１０は再同期される。特に、分
周回路３２は、パワーアップ時ならびに再同期される時
、分周回路３２により与えられる最初の信号がＡで示さ
れる出力に与えられ、信号経路４０上に送出される。 特定のＤＵＴに対しては、システム１０が再同期される
１０乃至２００のパターン・バーストがあり得る。周期
発振回路３４は、システムの残部が再同期されると同時
に、以下に述べるように再同期される。
初めの直前に、システム１０は再同期される。特に、分
周回路３２は、パワーアップ時ならびに再同期される時
、分周回路３２により与えられる最初の信号がＡで示さ
れる出力に与えられ、信号経路４０上に送出される。 特定のＤＵＴに対しては、システム１０が再同期される
１０乃至２００のパターン・バーストがあり得る。周期
発振回路３４は、システムの残部が再同期されると同時
に、以下に述べるように再同期される。
【００４９】分配回路１４は、分周回路３２により生成
される２つの半速度のアドレス・パターンを５１２チャ
ンネルに与える。各チャンネルは、図１に示される如き
１つの局部発生器回路１６を含む。
される２つの半速度のアドレス・パターンを５１２チャ
ンネルに与える。各チャンネルは、図１に示される如き
１つの局部発生器回路１６を含む。
【００５０】図１および図３において、局部メモリー５
４が半速度のアドレス・パターンを受取り、メモリー５
４内のルック・アップ・テーブルを用いて、データをタ
イミング発生器５６へ送る。このデータは、タイミング
値（ＴＩＭＩＮＧ）およびデータ値（ＤＡＴＡ）を含む
。タイミング発生器５６はまた、２つのサイクルの初め
（ＢＯＣ）信号の１つ、および中央周期発振器３４から
の２つのＰＥＲＩＯＤＲＥＳＩＤＵＥ（周期残り）信号
の１つを受取る。内部制御ロジック９０における各タイ
ミング発生器は、ＢＯＣ、ＰＥＲＩＯＤ ＲＥＳＩＤ
ＵＥ、ＴＩＭＩＮＧおよびＤＡＴＡを用いて、補間器回
路５８へ送られるべきＴＧ ＲＥＳＩＤＵＥおよびＭ
ＡＴＣＨ信号を生じる。ＴＧ ＲＥＳＩＤＵＥおよび
ＭＡＴＣＨ信号は、ＴＧ ＲＥＳＩＤＵＥおよびＭＡ
ＴＣＨがタイミング値（ＴＩＭＩＮＧ）により表わされ
る時間量だけサイクルの初めからの遅れる時点、および
２つの較正値のいずれか一方により更に遅れる時点を定
義することを除いて、ＰＥＲＩＯＤ ＲＥＳＩＤＵＥ
およびＢＯＣと類似する。内部制御ロジック９０は、較
正値の選定をＤＡＴＡ値に基づいて行っている。
４が半速度のアドレス・パターンを受取り、メモリー５
４内のルック・アップ・テーブルを用いて、データをタ
イミング発生器５６へ送る。このデータは、タイミング
値（ＴＩＭＩＮＧ）およびデータ値（ＤＡＴＡ）を含む
。タイミング発生器５６はまた、２つのサイクルの初め
（ＢＯＣ）信号の１つ、および中央周期発振器３４から
の２つのＰＥＲＩＯＤＲＥＳＩＤＵＥ（周期残り）信号
の１つを受取る。内部制御ロジック９０における各タイ
ミング発生器は、ＢＯＣ、ＰＥＲＩＯＤ ＲＥＳＩＤ
ＵＥ、ＴＩＭＩＮＧおよびＤＡＴＡを用いて、補間器回
路５８へ送られるべきＴＧ ＲＥＳＩＤＵＥおよびＭ
ＡＴＣＨ信号を生じる。ＴＧ ＲＥＳＩＤＵＥおよび
ＭＡＴＣＨ信号は、ＴＧ ＲＥＳＩＤＵＥおよびＭＡ
ＴＣＨがタイミング値（ＴＩＭＩＮＧ）により表わされ
る時間量だけサイクルの初めからの遅れる時点、および
２つの較正値のいずれか一方により更に遅れる時点を定
義することを除いて、ＰＥＲＩＯＤ ＲＥＳＩＤＵＥ
およびＢＯＣと類似する。内部制御ロジック９０は、較
正値の選定をＤＡＴＡ値に基づいて行っている。
【００５１】与えられたタイミング発生器においては、
ＴＧ ＲＥＳＩＤＵＥおよびＭＡＴＣＨは、（１）フ
ォーマッタ６６が試験中のデバイス（ＤＵＴ）に与えら
れる波形における過渡（遷移）状態を生じる時点、（２
）フォーマッタ６６がドライバ６８に対して試験中のデ
バイス（ＤＵＴ）に対する波形の印加を始めるか終了す
るかを表示する時点、（３）デュアル検出器７０の出力
がラッチされる時点、あるいは（４）ピンの多重化（マ
ルチプレックス）が生じるべき時点のいずれかを表わす
。これに対応して、ＤＡＴＡ値は、（１）波形における
過渡状態の結果として波形がハイになるかあるいはロー
になるか、（２）フォーマッタ６６がドライバ６８に対
して試験中のデバイス（ＤＵＴ）に対する波形の印加を
始めるか終了するかを表示するか、あるいは（３）試験
中のデバイス（ＤＵＴ）からの信号がハイまたはローの
いずれに予期されるか、を表わす。４番目の場合には、
ＤＡＴＡは使用されない。
ＴＧ ＲＥＳＩＤＵＥおよびＭＡＴＣＨは、（１）フ
ォーマッタ６６が試験中のデバイス（ＤＵＴ）に与えら
れる波形における過渡（遷移）状態を生じる時点、（２
）フォーマッタ６６がドライバ６８に対して試験中のデ
バイス（ＤＵＴ）に対する波形の印加を始めるか終了す
るかを表示する時点、（３）デュアル検出器７０の出力
がラッチされる時点、あるいは（４）ピンの多重化（マ
ルチプレックス）が生じるべき時点のいずれかを表わす
。これに対応して、ＤＡＴＡ値は、（１）波形における
過渡状態の結果として波形がハイになるかあるいはロー
になるか、（２）フォーマッタ６６がドライバ６８に対
して試験中のデバイス（ＤＵＴ）に対する波形の印加を
始めるか終了するかを表示するか、あるいは（３）試験
中のデバイス（ＤＵＴ）からの信号がハイまたはローの
いずれに予期されるか、を表わす。４番目の場合には、
ＤＡＴＡは使用されない。
【００５２】もしＤＡＴＡが、波形の過渡状態の結果と
して波形がハイになるかローになるかを表わすならば、
タイミング発生器５６の内部制御ロジック９０は、立ち
上がり遷移のゆえにＤＵＴに加えられる波形におけるス
キューを補償するため必要な時間量と対応する「立ち上
がり」較正値と、立ち下がり遷移による波形におけるス
キューの補償に必要な時間量と対応する「立ち下がり」
較正値との間で選択しなければならない。内部制御ロジ
ック９０は、データ値「ＤＡＴＡ」を観察することによ
り、「立ち上がり」較正値または「立ち下がり」較正値
のいずれか一方を選択する。もしＤＡＴＡが波形におけ
る遷移が仮に生じて結果として波形がハイの値になるこ
とを示すならば、この遷移が立ち上がり遷移によるスキ
ューを生じることが推定できる。同様に、もしＤＡＴＡ
が波形における遷移が仮にあって結果として波形がロー
の値になるならば、この遷移が立ち下がり遷移によるス
キューを生じることが仮定できる。このように、ＤＡＴ
Ａ値を観察することにより、内部制御ロジック９０は容
易かつ便利にどの較正値を使用するかを判定することが
できる。もし波形が既にハイの値（あるいは、ローの値
）であり、またＤＡＴＡがある時点における「過渡状態
」が波形をハイの値（あるいは、ローの値）のままに維
持するならば、実際には過渡状態は生じないことに注意
されたい。較正値は、参考のため本文に引用される１９
８７年２月９日出願のＧ．Ｗ．ＣｏｎｎｅｒのＴｅｒａ
ｄｙｎｅ社に譲渡され現在放棄された、米国特許出願第
０７／０１２，８１５号「タイミング発生器（Ｔｉｍｉ
ｎｇ Ｇｅｎｅｒａｔｏｒ）」に記載される如く、内
部制御ロジック９０の内部の加算回路によって計数的に
タイミング値および残り周期値に加えられる。
して波形がハイになるかローになるかを表わすならば、
タイミング発生器５６の内部制御ロジック９０は、立ち
上がり遷移のゆえにＤＵＴに加えられる波形におけるス
キューを補償するため必要な時間量と対応する「立ち上
がり」較正値と、立ち下がり遷移による波形におけるス
キューの補償に必要な時間量と対応する「立ち下がり」
較正値との間で選択しなければならない。内部制御ロジ
ック９０は、データ値「ＤＡＴＡ」を観察することによ
り、「立ち上がり」較正値または「立ち下がり」較正値
のいずれか一方を選択する。もしＤＡＴＡが波形におけ
る遷移が仮に生じて結果として波形がハイの値になるこ
とを示すならば、この遷移が立ち上がり遷移によるスキ
ューを生じることが推定できる。同様に、もしＤＡＴＡ
が波形における遷移が仮にあって結果として波形がロー
の値になるならば、この遷移が立ち下がり遷移によるス
キューを生じることが仮定できる。このように、ＤＡＴ
Ａ値を観察することにより、内部制御ロジック９０は容
易かつ便利にどの較正値を使用するかを判定することが
できる。もし波形が既にハイの値（あるいは、ローの値
）であり、またＤＡＴＡがある時点における「過渡状態
」が波形をハイの値（あるいは、ローの値）のままに維
持するならば、実際には過渡状態は生じないことに注意
されたい。較正値は、参考のため本文に引用される１９
８７年２月９日出願のＧ．Ｗ．ＣｏｎｎｅｒのＴｅｒａ
ｄｙｎｅ社に譲渡され現在放棄された、米国特許出願第
０７／０１２，８１５号「タイミング発生器（Ｔｉｍｉ
ｎｇ Ｇｅｎｅｒａｔｏｒ）」に記載される如く、内
部制御ロジック９０の内部の加算回路によって計数的に
タイミング値および残り周期値に加えられる。
【００５３】同様に、もしＤＡＴＡが、フォーマッタ６
６がドライバ６８に対して試験中のデバイス（ＤＵＴ）
に対する波形の印加を始めるかあるいは終了するかを表
わすならば、タイミング発生器５６の内部制御ロジック
９０は、フォーマッタ６６がドライバ６８に対して波形
の印加を開始する故にＤＵＴに加えられる波形のスキュ
ーを補償するため必要な時間量と対応する「オン」の較
正値、あるいはフォーマッタ６６がドライバ６８に対す
る波形の印加を終了する故の波形におけるスキューを補
償するため必要な時間量と対応する「オフ」の較正値の
いずれかを選択しなければならない。もしＤＡＴＡが試
験中のデバイス（ＤＵＴ）からの信号がハイあるいはロ
ーのいずれに予期されるかを表わすならば、タイミング
発生器５６の内部制御ロジック９０は、試験中のデバイ
ス（ＤＵＴ）から受取った信号がハイになることを予期
することにより生じる波形の歪みを補償するため必要な
時間量と対応する「ハイ」の較正値と、試験中のデバイ
ス（ＤＵＴ）から受取った信号がローになることを予期
することにより生じる波形の歪みを補償するため必要な
時間量と対応する「ロー」の較正値とから選択しなけれ
ばならない。
６がドライバ６８に対して試験中のデバイス（ＤＵＴ）
に対する波形の印加を始めるかあるいは終了するかを表
わすならば、タイミング発生器５６の内部制御ロジック
９０は、フォーマッタ６６がドライバ６８に対して波形
の印加を開始する故にＤＵＴに加えられる波形のスキュ
ーを補償するため必要な時間量と対応する「オン」の較
正値、あるいはフォーマッタ６６がドライバ６８に対す
る波形の印加を終了する故の波形におけるスキューを補
償するため必要な時間量と対応する「オフ」の較正値の
いずれかを選択しなければならない。もしＤＡＴＡが試
験中のデバイス（ＤＵＴ）からの信号がハイあるいはロ
ーのいずれに予期されるかを表わすならば、タイミング
発生器５６の内部制御ロジック９０は、試験中のデバイ
ス（ＤＵＴ）から受取った信号がハイになることを予期
することにより生じる波形の歪みを補償するため必要な
時間量と対応する「ハイ」の較正値と、試験中のデバイ
ス（ＤＵＴ）から受取った信号がローになることを予期
することにより生じる波形の歪みを補償するため必要な
時間量と対応する「ロー」の較正値とから選択しなけれ
ばならない。
【００５４】レジスタ９２は、ＤＡＴＡ、ＴＧ ＲＥ
ＳＩＤＵＥおよびＭＡＴＣＨを補間器回路５８に同期さ
せるため使用され、これはこれらの信号が前記ロジック
９０もまた使用するＣＬＫを用いてレジスタ９２に格納
され、補間器５８により生成されるＣＬＫＯＵＴを用い
て補間器５８へ与えられるためである。補間器回路５８
は、２４０ＭＨｚのＣＬＫＸ４信号を４で除すことによ
りＣＬＫＯＵＴを生じ、この分割された信号もまた、補
間器回路５８の内部的にクロックを生じる部分に対して
使用される。図４において、分割回路１０６は、遅延回
路１０８と関連して、補間器回路５８に対する自由動作
クロックとして機能する。遅延回路１０８は、１周期（
約４ナノ秒）だけ遅れるクロックを補間器回路５８の内
部回路へ与える。
ＳＩＤＵＥおよびＭＡＴＣＨを補間器回路５８に同期さ
せるため使用され、これはこれらの信号が前記ロジック
９０もまた使用するＣＬＫを用いてレジスタ９２に格納
され、補間器５８により生成されるＣＬＫＯＵＴを用い
て補間器５８へ与えられるためである。補間器回路５８
は、２４０ＭＨｚのＣＬＫＸ４信号を４で除すことによ
りＣＬＫＯＵＴを生じ、この分割された信号もまた、補
間器回路５８の内部的にクロックを生じる部分に対して
使用される。図４において、分割回路１０６は、遅延回
路１０８と関連して、補間器回路５８に対する自由動作
クロックとして機能する。遅延回路１０８は、１周期（
約４ナノ秒）だけ遅れるクロックを補間器回路５８の内
部回路へ与える。
【００５５】動作において、ＴＧ ＭＡＴＣＨがロー
である限り、ローのＴＧ ＭＡＴＣＨがイネーブル回
路１０２のＥＮＢをローにするので、補間器回路５８は
不動作状態となる。ＥＮＢがローである時、ＤＥＣ
１は全てのロー出力を生じ、ＬＡＴＣＨ １およびＬ
ＡＴＣＨ ２はその前の状態のままである。
である限り、ローのＴＧ ＭＡＴＣＨがイネーブル回
路１０２のＥＮＢをローにするので、補間器回路５８は
不動作状態となる。ＥＮＢがローである時、ＤＥＣ
１は全てのロー出力を生じ、ＬＡＴＣＨ １およびＬ
ＡＴＣＨ ２はその前の状態のままである。
【００５６】ＴＧ ＭＡＴＣＨがハイになる時、イネ
ーブル回路１０２はワンショットとして機能して４．０
９６ナノ秒パルスを生じる。特に、ＴＧ ＭＡＴＣＨ
がハイになると、ＴＧＭＱがＦＦ１７からの次のクロッ
クと同時にハイになる。ＴＧＭＱがハイならば、ＦＦ１
７からのクロック周波数の４倍でクロック動作するＢＵ
Ｆ２からの次のクロックがＥＮＢをハイにさせる。ＥＮ
Ｂがハイになると、ＬＡＴＣＨ １、ＬＡＴＣＨ
２およびＤＥＣ １は可能状態になり、ＦＦ４がリセ
ットされてＴＧＭＱをローにさせ、これが次のクロック
・サイクルでＥＮＢをローにさせる。ＬＡＴＣＨ １
、ＬＡＴＣＨ ２およびＤＥＣ １が可能状態にあ
ると、データはＦＦ１、ＦＦ２およびＦＦ３からＬＡＴ
ＣＨ １、ＬＡＴＣＨ ２およびＤＥＣ １へそ
れぞれ転送される。このデータは、ＴＧ ＭＡＴＣＨ
が再びハイになるまでそのままである。
ーブル回路１０２はワンショットとして機能して４．０
９６ナノ秒パルスを生じる。特に、ＴＧ ＭＡＴＣＨ
がハイになると、ＴＧＭＱがＦＦ１７からの次のクロッ
クと同時にハイになる。ＴＧＭＱがハイならば、ＦＦ１
７からのクロック周波数の４倍でクロック動作するＢＵ
Ｆ２からの次のクロックがＥＮＢをハイにさせる。ＥＮ
Ｂがハイになると、ＬＡＴＣＨ １、ＬＡＴＣＨ
２およびＤＥＣ １は可能状態になり、ＦＦ４がリセ
ットされてＴＧＭＱをローにさせ、これが次のクロック
・サイクルでＥＮＢをローにさせる。ＬＡＴＣＨ １
、ＬＡＴＣＨ ２およびＤＥＣ １が可能状態にあ
ると、データはＦＦ１、ＦＦ２およびＦＦ３からＬＡＴ
ＣＨ １、ＬＡＴＣＨ ２およびＤＥＣ １へそ
れぞれ転送される。このデータは、ＴＧ ＭＡＴＣＨ
が再びハイになるまでそのままである。
【００５７】可能化信号ＥＮＢがハイになると、パルス
・スワロワー回路１０４がＴＧ ＲＥＳＩＤＵＥの２
つの最上位ビットを受取る。更に、これらのビットはＤ
ＥＣ１に対する入力を生じる。ＤＥＣ １は、ＴＧＲ
８ ＱＡおよびＴＧＲ９ ＱＡの値に応じて線ＰＳ
０〜３の１つにハイの出力を生じる。パルス・スワロワ
ー回路１０４は、０〜１２．２８８ナノ秒の遅れを生じ
、これによりランプ回路１１４が０乃至１６．３６８ナ
ノ秒ではなく、０乃至４．０８０ナノ秒間でランプを生
じるためにのみ要求されることを許容する。更に、もし
ＴＧＲ８ ＱＡおよびＴＧＲ９ ＱＡの両者がロー
ならば、ＰＳ０はハイとなりＰＳ１〜３はローとなる。 このため、ハイは単に、ＯＲＮＯＲ１に達する前に２つ
のフリップフロップ（ＦＦ１１およびＦＦ１２）を通っ
てクロックされるのみでよい。反対に、もしＴＧＲ８
ＱＡおよびＴＧＲ９ ＱＡの両方がハイならば、Ｐ
Ｓ３はハイとなりＰＳ０〜２はローとなる。このように
、ハイは、ＯＲＮＯＲ１に達する前に５つのフリップフ
ロップ（ＦＦ８〜１２）を通ってクロックされる。別の
３つのフリップフロップは、更に１２ナノ秒の遅れを生
じる。
・スワロワー回路１０４がＴＧ ＲＥＳＩＤＵＥの２
つの最上位ビットを受取る。更に、これらのビットはＤ
ＥＣ１に対する入力を生じる。ＤＥＣ １は、ＴＧＲ
８ ＱＡおよびＴＧＲ９ ＱＡの値に応じて線ＰＳ
０〜３の１つにハイの出力を生じる。パルス・スワロワ
ー回路１０４は、０〜１２．２８８ナノ秒の遅れを生じ
、これによりランプ回路１１４が０乃至１６．３６８ナ
ノ秒ではなく、０乃至４．０８０ナノ秒間でランプを生
じるためにのみ要求されることを許容する。更に、もし
ＴＧＲ８ ＱＡおよびＴＧＲ９ ＱＡの両者がロー
ならば、ＰＳ０はハイとなりＰＳ１〜３はローとなる。 このため、ハイは単に、ＯＲＮＯＲ１に達する前に２つ
のフリップフロップ（ＦＦ１１およびＦＦ１２）を通っ
てクロックされるのみでよい。反対に、もしＴＧＲ８
ＱＡおよびＴＧＲ９ ＱＡの両方がハイならば、Ｐ
Ｓ３はハイとなりＰＳ０〜２はローとなる。このように
、ハイは、ＯＲＮＯＲ１に達する前に５つのフリップフ
ロップ（ＦＦ８〜１２）を通ってクロックされる。別の
３つのフリップフロップは、更に１２ナノ秒の遅れを生
じる。
【００５８】ハイがパルス・スワロワー回路１０４のＦ
Ｆ１１の出力として生じるならば、同期回路１１２のフ
リップフロップＦＦ６およびＦＦ７がクロックされ、こ
れによりＤＡＴＡ ＱＣ出力をＦＦ１４へ与え、ＴＧ
ＲＥＳＩＤＵＥの８つの最下位ビットをディジタル
−アナログ・コンバータＤＡＣ１へ与える。ＤＡＣ１は
アナログ出力を生じ、これは電圧に変換されてＣＯＭＰ
１の「＋」入力側へ与えられる。この入力は、ＦＦ７が
次にクロックされるまで一定の状態を維持する。
Ｆ１１の出力として生じるならば、同期回路１１２のフ
リップフロップＦＦ６およびＦＦ７がクロックされ、こ
れによりＤＡＴＡ ＱＣ出力をＦＦ１４へ与え、ＴＧ
ＲＥＳＩＤＵＥの８つの最下位ビットをディジタル
−アナログ・コンバータＤＡＣ１へ与える。ＤＡＣ１は
アナログ出力を生じ、これは電圧に変換されてＣＯＭＰ
１の「＋」入力側へ与えられる。この入力は、ＦＦ７が
次にクロックされるまで一定の状態を維持する。
【００５９】ハイがパルス・スワロワー回路１０４のＦ
Ｆ１２の出力として与えられるならば、同期回路１１２
のフリップフロップＦＦ１４がクロックされ、完全差動
フリップフロップＦＦ１３はハイの状態が与えられる。 ＦＦ１４の出力は、ＤＥＬＡＹ １によりＴＧ Ｏ
ＵＴおよびＴＧ ＯＵＴ＊のそれと略々同じに遅らさ
れる。 ＢＵＦ２からの次のエッジにおいて、ＦＦ１３はランプ
回路ＩＮＴ１のランプ動作を開始させるエッジを生じる
。このランプ動作信号は、これが電流−電圧コンバータ
ＡＲ１からの電圧と等しくなるまで継続する。この時、
差のエッジがＣＯＭＰ１により与えられ、これがＯＮＥ
ＳＨ１に正確に調時された差のパルスを生じさせる。
Ｆ１２の出力として与えられるならば、同期回路１１２
のフリップフロップＦＦ１４がクロックされ、完全差動
フリップフロップＦＦ１３はハイの状態が与えられる。 ＦＦ１４の出力は、ＤＥＬＡＹ １によりＴＧ Ｏ
ＵＴおよびＴＧ ＯＵＴ＊のそれと略々同じに遅らさ
れる。 ＢＵＦ２からの次のエッジにおいて、ＦＦ１３はランプ
回路ＩＮＴ１のランプ動作を開始させるエッジを生じる
。このランプ動作信号は、これが電流−電圧コンバータ
ＡＲ１からの電圧と等しくなるまで継続する。この時、
差のエッジがＣＯＭＰ１により与えられ、これがＯＮＥ
ＳＨ１に正確に調時された差のパルスを生じさせる。
【００６０】ＴＧ ＯＵＴおよびＤＡＴＡ ＯＵＴ
を生じることに加えて、補間器回路５８は、内部の較正
回路１１０を用いて較正することができる。更に、調整
可能化入力ＡＤＪ ＥＮがハイである時、ＬＡＴＣＨ
３が可能状態になり、ＴＧ ＲＥＳＩＤＵＥの８
つの最下位ビットがＤＡＣ ２に与えられる。ＤＡＣ
２は、この情報を用いてＤＡＣ１の利得を調整する。Ｄ
ＡＣ１の利得はまたＦＳＣＡＬにより調整することがで
き、これによりこの利得を外部で調整することを可能に
する。ＡＤＪ ＥＮはまた、ＭＵＸ１にＤＡＣ１のＩ
ＯＵＴ相補出力をアナログＤＡＣ ＯＵＴ出力として
与えさせる。従って、ＤＡＣ１の出力は、既知の信号が
これに与えられる時測定することができる。
を生じることに加えて、補間器回路５８は、内部の較正
回路１１０を用いて較正することができる。更に、調整
可能化入力ＡＤＪ ＥＮがハイである時、ＬＡＴＣＨ
３が可能状態になり、ＴＧ ＲＥＳＩＤＵＥの８
つの最下位ビットがＤＡＣ ２に与えられる。ＤＡＣ
２は、この情報を用いてＤＡＣ１の利得を調整する。Ｄ
ＡＣ１の利得はまたＦＳＣＡＬにより調整することがで
き、これによりこの利得を外部で調整することを可能に
する。ＡＤＪ ＥＮはまた、ＭＵＸ１にＤＡＣ１のＩ
ＯＵＴ相補出力をアナログＤＡＣ ＯＵＴ出力として
与えさせる。従って、ＤＡＣ１の出力は、既知の信号が
これに与えられる時測定することができる。
【００６１】図７および図８において、周期発振回路３
４では、周期情報の各バースト前に、デフォールト回路
２３６が周期発振器ＡおよびＢをリセットし、そして同
期させる。デフォールト回路は、マルチプレクサ２３４
Ａおよび２３４ＢをＦＯＲＣＥ ＺＥＲＯ Ａおよ
びＦＯＲＣＥ ＺＥＲＯ Ｂによりアドレス指定す
ることによりゼロの周期値を両方の発振器へ与え、これ
がマルチプレクサにゼロの周期値を出力させる。サイク
ルの初期減算カウンタ２１０の出力が１または０である
時にのみ一致検出器２１２Ａおよび２１２Ｂがハイであ
る信号を生じるように構成されるため、ＢＯＣ Ａお
よびＢＯＣ Ｂ信号は、周期値がゼロである限りハイ
に止められる。その結果、一旦ゼロの周期値がパイプラ
インを通してクロックされると、発振器ＡおよびＢの双
方は各クロック・サイクル毎にクロックされる。ゼロの
周期値を周期発振器へ与えさせるためにデフォールト回
路２３６がマルチプレクサ２３４Ａおよび２３４Ｂをア
ドレス指定すると同時に、デフォールト回路２３６もま
た加算器２０４Ａおよび２０４Ｂの出力をゼロに強制す
ることによりＰＥＲＩＯＤ ＲＥＳＩＤＵＥフィード
バック・ループをクリヤし、また一致検出器２１２Ａお
よび２１２Ｂをハイに強制することによりＢＯＣＡおよ
びＢＯＣ Ｂをハイに強制する。加算器の出力はゼロ
に保持され、一致検出器の出力は、ゼロの周期値がパイ
プラインを流れることを可能にするに充分な時間量だけ
ハイに保持される。一旦ゼロの周期値がパイプラインを
通って送られると、加算器はもはやゼロに強制されず、
一旦検出器の出力はもはやハイに強制されない。
４では、周期情報の各バースト前に、デフォールト回路
２３６が周期発振器ＡおよびＢをリセットし、そして同
期させる。デフォールト回路は、マルチプレクサ２３４
Ａおよび２３４ＢをＦＯＲＣＥ ＺＥＲＯ Ａおよ
びＦＯＲＣＥ ＺＥＲＯ Ｂによりアドレス指定す
ることによりゼロの周期値を両方の発振器へ与え、これ
がマルチプレクサにゼロの周期値を出力させる。サイク
ルの初期減算カウンタ２１０の出力が１または０である
時にのみ一致検出器２１２Ａおよび２１２Ｂがハイであ
る信号を生じるように構成されるため、ＢＯＣ Ａお
よびＢＯＣ Ｂ信号は、周期値がゼロである限りハイ
に止められる。その結果、一旦ゼロの周期値がパイプラ
インを通してクロックされると、発振器ＡおよびＢの双
方は各クロック・サイクル毎にクロックされる。ゼロの
周期値を周期発振器へ与えさせるためにデフォールト回
路２３６がマルチプレクサ２３４Ａおよび２３４Ｂをア
ドレス指定すると同時に、デフォールト回路２３６もま
た加算器２０４Ａおよび２０４Ｂの出力をゼロに強制す
ることによりＰＥＲＩＯＤ ＲＥＳＩＤＵＥフィード
バック・ループをクリヤし、また一致検出器２１２Ａお
よび２１２Ｂをハイに強制することによりＢＯＣＡおよ
びＢＯＣ Ｂをハイに強制する。加算器の出力はゼロ
に保持され、一致検出器の出力は、ゼロの周期値がパイ
プラインを流れることを可能にするに充分な時間量だけ
ハイに保持される。一旦ゼロの周期値がパイプラインを
通って送られると、加算器はもはやゼロに強制されず、
一旦検出器の出力はもはやハイに強制されない。
【００６２】その時、デフォールト回路２３６はＦＯＲ
ＣＥ ＺＥＲＯ Ｂの状態を変化させ、これがマル
チプレクサ２３４Ｂに１クロック・サイクルのデフォー
ルト周期を出力させる。このクロック・サイクルと同時
に、マルチプレクサ２３４Ａは依然としてゼロの周期を
出力する。次のクロック・サイクルにおいて、デフォー
ルト回路２３６はＦＯＲＣＥ ＺＥＲＯ Ａの状態
を変化させる。このため、このクロック・サイクルと同
時に、かつバーストが開始するまで後続のクロック・サ
イクル毎に、デフォールト回路２３６は両方のマルチプ
レクサ２３４Ａおよび２３４Ｂを、両マルチプレクサが
デフォールト周期を出力するようにアドレス指定する。
ＣＥ ＺＥＲＯ Ｂの状態を変化させ、これがマル
チプレクサ２３４Ｂに１クロック・サイクルのデフォー
ルト周期を出力させる。このクロック・サイクルと同時
に、マルチプレクサ２３４Ａは依然としてゼロの周期を
出力する。次のクロック・サイクルにおいて、デフォー
ルト回路２３６はＦＯＲＣＥ ＺＥＲＯ Ａの状態
を変化させる。このため、このクロック・サイクルと同
時に、かつバーストが開始するまで後続のクロック・サ
イクル毎に、デフォールト回路２３６は両方のマルチプ
レクサ２３４Ａおよび２３４Ｂを、両マルチプレクサが
デフォールト周期を出力するようにアドレス指定する。
【００６３】サイクルの初期減算カウンタ２１０Ａが受
取る最初の非ゼロ周期はデフォールト周期値であるが、
サイクルの初期減算カウンタ２１０Ｂが受取る最初の非
ゼロ周期値はこのデフォールト周期の２倍であることが
判るであろう。サイクルの初期減算カウンタ２１０Ａお
よび２１０Ｂは、これらの最初の非ゼロ周期値を同じク
ロック・サイクルにおいて受取る。バーストの開始以前
に周期発振器ＡおよびＢの全ての後続サイクル時に、サ
イクルの初期減算カウンタ２１０Ａおよび２１０Ｂの各
々がデフォールト周期の２倍の周期値を受取り、周期発
振器ＡおよびＢは交互のクロック・サイクルにおいてク
ロックされる。最初のデフォールト周期を発振器Ａに与
えるよりも、この最初のデフォールト周期を発振器Ｂに
与えることが必要であるが、これはもし最初のデフォー
ルト周期が仮に発振器Ａに与えられたならば、リセット
後に最初の同時のＢＯＣ ＡおよびＢＯＣ ＢをＡ
サイクルおよびＢサイクルとマークするものとして解釈
するように設計される高速データ分配システムの残部が
、発振器回路の出力を２つのＢサイクルを１つの行に含
むものと解釈するおそれがあるためである。
取る最初の非ゼロ周期はデフォールト周期値であるが、
サイクルの初期減算カウンタ２１０Ｂが受取る最初の非
ゼロ周期値はこのデフォールト周期の２倍であることが
判るであろう。サイクルの初期減算カウンタ２１０Ａお
よび２１０Ｂは、これらの最初の非ゼロ周期値を同じク
ロック・サイクルにおいて受取る。バーストの開始以前
に周期発振器ＡおよびＢの全ての後続サイクル時に、サ
イクルの初期減算カウンタ２１０Ａおよび２１０Ｂの各
々がデフォールト周期の２倍の周期値を受取り、周期発
振器ＡおよびＢは交互のクロック・サイクルにおいてク
ロックされる。最初のデフォールト周期を発振器Ａに与
えるよりも、この最初のデフォールト周期を発振器Ｂに
与えることが必要であるが、これはもし最初のデフォー
ルト周期が仮に発振器Ａに与えられたならば、リセット
後に最初の同時のＢＯＣ ＡおよびＢＯＣ ＢをＡ
サイクルおよびＢサイクルとマークするものとして解釈
するように設計される高速データ分配システムの残部が
、発振器回路の出力を２つのＢサイクルを１つの行に含
むものと解釈するおそれがあるためである。
【００６４】バーストが開始すると、ランク可能化Ａ（
ＲＥ Ａ）信号がマルチプレクサ２３４Ａに与えられ
、同時に、パターン発生器がワンショット２１６Ａの出
力によりクロックされる時、最初の周期アドレスがラン
ダム・アクセス・メモリー２０２Ａに与えられる。次い
で、ランク可能化Ｂ（ＲＥ Ｂ）信号がマルチプレク
サ２３４Ｂへ与えられ、同時に、パターン発生器がワン
ショット２１６Ｂの出力によりクロックされる時、ラン
ダム・アクセス・メモリー２０２Ｂに与えられる。ラン
ク可能化信号は、マルチプレクサをしてランダム・アク
セス・メモリー２０２Ａおよび２０２Ｂから受取った周
期値を出力させる。
ＲＥ Ａ）信号がマルチプレクサ２３４Ａに与えられ
、同時に、パターン発生器がワンショット２１６Ａの出
力によりクロックされる時、最初の周期アドレスがラン
ダム・アクセス・メモリー２０２Ａに与えられる。次い
で、ランク可能化Ｂ（ＲＥ Ｂ）信号がマルチプレク
サ２３４Ｂへ与えられ、同時に、パターン発生器がワン
ショット２１６Ｂの出力によりクロックされる時、ラン
ダム・アクセス・メモリー２０２Ｂに与えられる。ラン
ク可能化信号は、マルチプレクサをしてランダム・アク
セス・メモリー２０２Ａおよび２０２Ｂから受取った周
期値を出力させる。
【００６５】図８において、一旦バーストが開始すると
、ある局部発生器回路内の１つの補間器回路が出力とし
て信号ＴＧ ＯＵＴ Ａを生じ、この信号は各偶数
サイクルの初めにハイになる。別の補間器回路は出力と
して信号ＴＧ ＯＵＴＢを生じる。試験中のデバイス
（ＤＵＴ）に対して与えられる波形は、ＴＧ ＯＵＴ
ＡまたはＴＧ ＯＵＴ Ｂのいずれか一方がハ
イになる時点に依存する。
、ある局部発生器回路内の１つの補間器回路が出力とし
て信号ＴＧ ＯＵＴ Ａを生じ、この信号は各偶数
サイクルの初めにハイになる。別の補間器回路は出力と
して信号ＴＧ ＯＵＴＢを生じる。試験中のデバイス
（ＤＵＴ）に対して与えられる波形は、ＴＧ ＯＵＴ
ＡまたはＴＧ ＯＵＴ Ｂのいずれか一方がハ
イになる時点に依存する。
【００６６】他の実施態様
他の実施態様は、特許請求の範囲内において可能である
。
。
【００６７】例えば、補間器回路５８は、正確に調時さ
れた出力データが要求される他のシステムにおいて使用
することができる。このようなシステムにおいては、補
間器回路５８は、ＡＤＪ ＥＮおよびＴＧ ＲＥＳ
ＩＤＵＥ ８の両線にハイを生じることによりリセッ
トすることができる。これらの線上のハイの状態は、Ａ
ＮＤゲートＡＮＤ１をしてハイをフリップフロップＦＦ
１５およびＦＦ１７のリセット入力に与えさせ、これに
より回路全体をクロックするクロック信号をリセットす
る。
れた出力データが要求される他のシステムにおいて使用
することができる。このようなシステムにおいては、補
間器回路５８は、ＡＤＪ ＥＮおよびＴＧ ＲＥＳ
ＩＤＵＥ ８の両線にハイを生じることによりリセッ
トすることができる。これらの線上のハイの状態は、Ａ
ＮＤゲートＡＮＤ１をしてハイをフリップフロップＦＦ
１５およびＦＦ１７のリセット入力に与えさせ、これに
より回路全体をクロックするクロック信号をリセットす
る。
【００６８】また、例えば、タイミング発生器１０は、
立ち上がりおよび立ち下がり較正値間の最大差を縮小す
ることにより１００ＭＨｚよりはやい信号を生じること
ができる。
立ち上がりおよび立ち下がり較正値間の最大差を縮小す
ることにより１００ＭＨｚよりはやい信号を生じること
ができる。
【００６９】また、例えば、システム１０は、信号分配
経路をいくつでも持ち得る。このようなシステムにおい
ては、分周回路３２が高速パターンを必要なだけの数の
低速パターンに分割する。このため、システム１０は、
個々の顧客の特定の要求を満たすように構成することが
できる。例えば、もし顧客が非常に早いシステムを必要
とするならば、より多くの信号分配経路が提供され、あ
るいはもし顧客がより低いコストのシステムを要求する
ならば、信号分配経路の数は少なくされる。
経路をいくつでも持ち得る。このようなシステムにおい
ては、分周回路３２が高速パターンを必要なだけの数の
低速パターンに分割する。このため、システム１０は、
個々の顧客の特定の要求を満たすように構成することが
できる。例えば、もし顧客が非常に早いシステムを必要
とするならば、より多くの信号分配経路が提供され、あ
るいはもし顧客がより低いコストのシステムを要求する
ならば、信号分配経路の数は少なくされる。
【図１】本発明による高速タイミング発生器の概略ブロ
ック図である。
ック図である。
【図２】図１のタイミング発生器の分配回路を示すブロ
ック図である。
ック図である。
【図３】図１のタイミング発生器のタイミング発生器お
よび補間器回路を示すブロック図である。
よび補間器回路を示すブロック図である。
【図４】図３の補間器回路を示す概略図である。
【図５】公知の周期発振器回路を示すブロック図である
。
。
【図６】図５の周期発振器回路に対するタイミング図で
ある。
ある。
【図７】図１のタイミング発生器の周期発振器回路を示
すブロック図である。
すブロック図である。
【図８】図７の周期発振器回路に対するタイミング図で
ある。
ある。
１０ 高速タイミング発生器システム１２ パター
ン発生器回路 １４ 分配回路 １５ チャンネル・カード １６ 局部発生器回路 ２０ ノード入力 ２１ 試験中のデバイス（ＤＵＴ） ３０ 高速パターン発生器 ３２ 分周回路 ３４ 中央周期発振器 ４０ 信号分配経路 ４２ 信号分配経路 ５０ 信号生成回路 ５２ 信号生成回路 ５４ 局部メモリー ５６ タイミング発生器 ５８ 補間器回路 ６０ 局部メモリー ６２ タイミング発生器 ６４ 補間器回路 ６６ 高速フォーマッタ ６８ ドライバ ７０ デュアル検出器 ７２ 故障プロセッサ ７４ 故障プロセッサ
ン発生器回路 １４ 分配回路 １５ チャンネル・カード １６ 局部発生器回路 ２０ ノード入力 ２１ 試験中のデバイス（ＤＵＴ） ３０ 高速パターン発生器 ３２ 分周回路 ３４ 中央周期発振器 ４０ 信号分配経路 ４２ 信号分配経路 ５０ 信号生成回路 ５２ 信号生成回路 ５４ 局部メモリー ５６ タイミング発生器 ５８ 補間器回路 ６０ 局部メモリー ６２ タイミング発生器 ６４ 補間器回路 ６６ 高速フォーマッタ ６８ ドライバ ７０ デュアル検出器 ７２ 故障プロセッサ ７４ 故障プロセッサ
Claims (70)
- 【請求項１】 パターン発生器回路を設け、該パター
ン発生器回路は、高周波数で高速アドレス・パターンを
生じるように構成された高速アドレス・パターン発生器
と、前記高速アドレス・パターンを受取り、低周波数で
複数の低速アドレス・パターンを生じるように構成され
た分割回路とを含み、更に、前記低速アドレス・パター
ンを受取り、高周波信号を生じるように構成された局部
発生器回路と、前記低速アドレス・パターンを前記局部
発生器回路へ提供するように構成された複数の分配経路
と、を設けてなるパターン生成装置。 - 【請求項２】 前記分割回路が周期的に前記低速アド
レス・パターンを生じる請求項１記載の装置。 - 【請求項３】 前記低速アドレス・パターンがあるシ
ーケンスで提供され、該シーケンスが前記高速アドレス
・パターンにより決定される請求項２記載の装置。 - 【請求項４】 前記分割回路が、２つの低速アドレス
・パターンを生じ、該２つの低速アドレス・パターンが
各々、前記高速アドレス・パターンの周波数の半分であ
る周波数を持つ請求項３記載の装置。 - 【請求項５】 前記分割回路が４つの低速アドレス・
パターンを生じ、該４つの低速アドレス・パターンが各
々、前記高速アドレス・パターンの周波数の４分の１で
ある周波数を持つ請求項３記載の装置。 - 【請求項６】 前記分割回路がリセット信号を受取る
時、ある低速アドレス・パターンを生じるように構成さ
れた請求項１記載の装置。 - 【請求項７】 前記装置が最初にターン・オンされる
時前記リセット信号が受取られる請求項６記載の装置。 - 【請求項８】 前記リセット信号が前記高速アドレス
・パターンのバーストの初めに受取られる請求項６記載
の装置。 - 【請求項９】 前記装置による試験中のデバイスに対
し、複数の高速アドレス・パターンのバーストがある請
求項８記載の装置。 - 【請求項１０】 前記試験中のデバイスに対し高速ア
ドレス・パターンの１０乃至２００のバーストがある請
求項９記載の装置。 - 【請求項１１】 前記局部発生器回路が、前記低周波
数で動作して低周波信号を生じるように構成された複数
の信号発生回路と、前記低周波信号を受取り、前記高周
波信号を生じるように構成された高速フォーマッタとを
含む請求項１記載の装置。 - 【請求項１２】 前記各信号発生回路が、前記低速ア
ドレス・パターンと関連する情報を受取り、該低速アド
レス・パターンと関連する前記情報に基いてタイミング
発生器情報を提供するように構成されたタイミング発生
器と、前記タイミング発生器情報を受取り、前記低周波
信号を生じるように構成された補間器回路とを含む請求
項１１記載の装置。 - 【請求項１３】 前記タイミング発生器情報が、前記
補間器回路により生じるクロックを用いて前記補間器回
路に与えられる請求項１２記載の装置。 - 【請求項１４】 前記タイミング発生器情報が、一致
信号および残り信号を含み、該一致信号は前記補間器回
路により使用されて、前記低周波信号の発生を何時始動
するかを決定し、前記残り信号は前記低周波信号を何時
与えるかを決定するため使用される請求項１２記載の装
置。 - 【請求項１５】 前記各信号発生回路が更に、局部メ
モリーを含み、該局部メモリーは、前記低速アドレス・
パターンを受取り、該低速アドレス・パターンと関連す
る前記情報を提供するように構成される請求項１２記載
の装置。 - 【請求項１６】 前記分割回路が、分割回路の複数の
動作モードから選択する第１のモード選択入力を受取る
ように構成され、前記複数の動作モードの第１のモード
において、前記分割回路が前記高速アドレス・パターン
を受取り、前記低周波数における前記複数の低速アドレ
ス・パターンを提供し、前記複数の動作モードの第２の
モードにおいて、前記分割回路が、前記高速アドレス・
パターンを受取り、前記高速アドレス・パターンを出力
として生じる請求項１記載の装置。 - 【請求項１７】 前記分割回路が、分割回路の複数の
動作モードの中から選択する第２のモード選択入力を受
取るように構成され、前記複数の動作モードの第１のモ
ードにおいて、前記分割回路が、前記高速アドレス・パ
ターン発生器から１つの経路を介して前記高速アドレス
・パターンを受取り、前記複数の動作モードの第２のモ
ードにおいて、前記分割回路が、前記高速アドレス・パ
ターン発生器から第１の経路を介して前記高速アドレス
・パターンを受取り、前記高速アドレス・パターンを第
１の出力に生じ、第２の高速アドレス・パターン発生器
から第２の経路を介して第２の高速アドレス・パターン
の組を受取り、該第２の高速アドレス・パターンの組を
第２の出力に生じる請求項１記載の装置。 - 【請求項１８】 入力タイミング・データに基いて正
確に調時された出力データを生成する補間器回路におい
て、前記入力タイミング・データを受取り保持するよう
に構成されたレジスタ回路と、前記タイミング・データ
により規定される量だけ前記タイミング・データを遅ら
せるように構成されたパルス・スワロワー回路とを設け
、該パルス・スワロワー回路は、前記遅延の後パルス・
スワロワー出力を生じ、前記パルス・スワロワー出力を
受取り、ランプ出力を生じるように構成されたランプ回
路を設け、該ランプ出力は、前記パルス・スワロワー出
力を受取る時に開始され、前記入力タイミング・データ
および前記ランプ出力を受取り、前記ランプ出力が前記
入力タイミング・データと等しい時出力データを生じる
ように構成された比較回路を設けてなる補間器回路。 - 【請求項１９】 前記入力タイミング・データが、比
較的上位のビットおよび比較的下位のビットを持つ多重
ビット・ワードを含み、前記パルス・スワロワー回路は
、前記比較的上位のビットを用いて前記遅れ量を決定す
る請求項１８記載の補間器回路。 - 【請求項２０】 前記比較回路が、前記入力タイミン
グ・データを受取り、該入力タイミング・データをアナ
ログ・タイミング・データに変換するように構成された
ディジタル−アナログ・コンバータを含み、前記アナロ
グ・タイミング・データは前記ランプ出力と比較される
請求項１８記載の補間器回路。 - 【請求項２１】 前記入力タイミング・データが１種
の論理レベルを持ち、前記出力データが別の種類の論理
レベルを持つ請求項１８記載の補間器回路。 - 【請求項２２】 前記１種の論理レベルがＣＭＯＳで
あり、前記別の種類の論理レベルがＥＣＬである請求項
２１記載の補間器回路。 - 【請求項２３】 較正回路を更に設け、該較正回路が
、前記入力タイミング・データを受取り較正値出力を生
じるように構成され、前記較正値出力が前記補間器回路
を較正するため用いられる請求項１８記載の補間器回路
。 - 【請求項２４】 前記補間器回路が、外部較正信号か
らも較正することができる請求項２３記載の補間器回路
。 - 【請求項２５】 周期情報を生成する回路であって、
該回路が、クロック信号を生じる基準クロックと関連し
て使用されるように構成され、該回路は複数の周期発振
器を含み、該複数の周期発振器の各々が、対応する複数
の隣接する周期を表わす複数の周期値を受取り、該周期
値を加算して和の出力を生じる加算回路と、前記和の出
力の少なくとも最上位部を受取り、前記クロック信号の
エッジを識別する信号を生じるエッジ・セレクタ回路と
を設け、該エッジは、前記エッジ・セレクタ回路により
前に識別されたエッジから離れた整数個のエッジが存在
し、該整数は前記和の出力の少なくとも前記最上位部か
ら決定され、前記複数の周期発振器は、対応する一連の
隣接する周期を表わす一連の周期値の各々が前記複数の
周期発振器の各々の前記各加算回路により受取られるも
、前記一連の周期値における各周期値は、前記複数の周
期発振器の各々の異なる加算回路により前記一連の周期
値における他の周期値の異なる組合わせと加算される、
回路。 - 【請求項２６】 前記エッジ・セレクタ回路が、前記
和の出力の少なくとも前記最上位部を受取り、前記基準
の多数のクロック・サイクルをカウントするように構成
され、前記数は前記和の出力の前記最上位部と対応し、
前記クロック・サイクルの前記数をカウントすると同時
に、前記クロック・サイクルの前記エッジを識別する前
記信号を生じるように構成されたカウンタを含む請求項
２５記載の回路。 - 【請求項２７】 前記複数の周期発振器の各々が、前
記エッジ・セレクタ回路により識別される前記クロック
信号の前記エッジからの残り時間を表わす残り信号を生
じる残り周期回路を更に含み、該残り時間は、前記和の
出力の最下位部および前記残り周期回路により生じた前
の残り信号の和から決定される請求項２５記載の回路。 - 【請求項２８】 前記複数の周期発振器の各々が、前
記和の出力を受取るように接続されたレジスタを含み、
該レジスタは前記残り周期回路により受取られた出力を
生じる請求項２７記載の回路。 - 【請求項２９】 前記周期発振器が２つ存在する請求
項２５記載の回路。 - 【請求項３０】 前記複数の周期発振器の各々が、周
期値を受取り、前記エッジ・セレクタ回路により選択さ
れた前記クロック信号のエッジにより決定される時点で
該周期値を先入れ先出しベースで前記加算回路に対して
出力する少なくとも１つのパイプライン間同期装置を含
み、該パイプライン間同期装置は、前記複数の周期発振
器の別のもののエッジ・セレクタ回路により選択される
前記クロック信号のエッジにより決定される時点で前記
周期値を受取る請求項２５記載の回路。 - 【請求項３１】 モード選択入力が、前記複数の周期
発振器の１つが該複数の周期発振器の他のいずれかと独
立的に動作する独立動作モードを選択する時、前記複数
の周期発振器の各々の前記パイプライン間同期装置が、
該パイプライン間同期装置をしてゼロの周期値を前記加
算回路に出力させるよう強制するモード選択入力を受取
るように構成される請求項３０記載の回路。 - 【請求項３２】 前記複数の周期発振器をリセットす
るデフォールト回路を更に設け、該デフォールト回路は
、前記複数の周期発振器の前記加算回路が前記複数の周
期値の代わりに複数のデフォールト値を受取ることを可
能にするよう構成され、前記デフォールト回路は、前記
複数の周期発振器の前記エッジ・セレクタ回路の各々が
前記複数の周期発振器の他のいずれかの他のエッジ・セ
レクタ回路により生じる信号により識別されない前記ク
ロック信号のエッジを識別する信号を生じる順序および
方法で、前記デフォールト値を前記加算回路により受取
らせる請求項２５記載の回路。 - 【請求項３３】 前記複数のデフォールト値の全てが
同じデフォールト値である請求項３２記載の回路。 - 【請求項３４】 前記デフォールト回路は、ゼロの周
期値を前記複数の周期発生器の各々に与え、次いで前記
デフォールト値を前記複数の周期発振器の各々の前記加
算回路に与えることにより該複数の周期発振器をリセッ
トするように構成され、前記加算回路は、各周期発振器
の１動作サイクルの間各加算回路の異なる数の入力で前
記デフォールト値を受取り、以降の動作サイクルの間各
入力で前記デフォールト値を受取るように構成される請
求項３３記載の回路。 - 【請求項３５】 周期情報を生じる回路であって、ク
ロック信号を生じる基準クロックと関連して使用される
ように構成され、複数の周期発振器を含む回路において
、該複数の周期発振器は各々、周期アドレスを受取って
対応数の周期値を生じるメモリーと、複数の周期値を受
取り、前記周期値を加算して和の出力を生じる加算回路
とを含み、該周期値の１つは前記メモリーから受取られ
、前記周期値の少なくとも他の１つは前記複数の周期発
振器の他のもののメモリーから受取られ、前記複数の周
期値は対応数の隣接する周期を表わし、前記和の出力の
少なくとも最上位部を受取り、前記クロック信号のエッ
ジを識別する信号を生じるエッジ・セレクタ回路を含み
、該エッジは、前記エッジ・セレクタ回路により前に識
別されたエッジから離れた位置の整数個のエッジであり
、該整数は前記和の出力の少なくとも前記の最上位部か
ら決定される、回路。 - 【請求項３６】 前記複数の周期発振器は、対応する
一連の隣接する周期を表わす一連の周期値の各々が、前
記複数の周期発振器の各々の前記各加算回路により受取
られるも、前記一連の周期値における各周期値が、前記
複数の周期発振器の各々の異なる加算回路により前記一
連の周期値における他の周期値の異なる組合わせと加算
されるように構成される請求項３５記載の回路。 - 【請求項３７】 前記エッジ・セレクタ回路は、前記
和の出力の少なくとも前記の最上位部を受取り、前記基
準クロックのクロック・サイクル数をカウントするよう
に構成され、該サイクル数は前記和の出力の前記最上位
部と対応し、かつ前記数のクロック・サイクルのカウン
ト時に、前記クロック信号の前記エッジを識別する前記
信号を生じるように構成されたカウンタを含む請求項３
５記載の回路。 - 【請求項３８】 前記複数の周期発振器の各々が、前
記エッジ・セレクタ回路により識別される前記クロック
信号の前記エッジからの残り時間を表わす残り信号を生
じる残り周期回路を更に含み、該残り時間は、前記和の
出力の最下位部および前記残り周期回路により生じた前
の残り信号の和から決定される請求項３５記載の回路。 - 【請求項３９】 前記複数の周期発振器の各々が、前
記和の出力を受取るように接続されたレジスタを更に含
み、該レジスタが前記残り周期回路により受取られる出
力を生じる請求項３８記載の回路。 - 【請求項４０】 前記周期発振器が２つ存在する請求
項３５記載の回路。 - 【請求項４１】 前記複数の周期発振器の各々が、前
記複数の周期発振器の前記他のものの前記メモリーから
の前記周期値の前記少なくとも他方を受取り、先入れ先
出しベースで前記周期値の前記少なくとも他方を、前記
エッジ・セレクタ回路により選択される前記クロック信
号のエッジにより決定される時点に前記加算回路に対し
て出力する少なくとも１つのパイプライン間同期装置を
含み、該パイプライン間同期装置は、前記周期値の前記
少なくとも他方を、前記複数の周期発振器の前記他のも
ののエッジ・セレクタ回路により選択された前記クロッ
ク信号のエッジにより決定される時点で受取る請求項３
５記載の回路。 - 【請求項４２】 前記複数の周期発振器の各々の前記
各パイプライン間同期装置は、前記モード選択入力が、
前記複数の周期発振器の１つが該複数の周期発振器の他
のものとは独立的に動作する独立動作モードを選択する
時、前記パイプライン間同期装置をしてゼロの周期値を
前記加算回路に対して出力することを強制するモード選
択入力を受取るように構成される請求項４１記載の回路
。 - 【請求項４３】 前記複数の周期発振器をリセットす
るデフォールト回路を更に設け、該デフォールト回路は
、前記複数の周期発振器の前記各加算回路が周期値の代
わりにデフォールト値を受取ることを可能にするよう構
成され、該デフォールト回路は、前記複数の周期発振器
の前記各エッジ・セレクタ回路が前記複数の周期発振器
の他のものの他のエッジ・セレクタ回路により生じる信
号によっては識別されない前記クロック信号のエッジを
識別する信号を生じる順序および方法で、デフォールト
値を前記加算回路により受取らせる請求項３５記載の回
路。 - 【請求項４４】 前記デフォールト値の全てが同じデ
フォールト値である請求項４３記載の回路。 - 【請求項４５】 前記デフォールト回路は、ゼロの周
期値を前記複数の周期発振器の各々の前記加算回路に与
え、次いで該デフォールト値を該複数の周期発振器の各
々の前記加算回路に与えることにより、前記複数の周期
発振器をリセットするように構成され、前記加算回路は
、各周期発振器の１動作サイクルの間各加算回路の異な
る数の入力で前記デフォールト値を受取り、かつ以降の
動作サイクルの間各入力において前記デフォールト値を
受取るように構成される請求項４４記載の回路。 - 【請求項４６】 高い周波数で周期アドレスを生じる
ように構成された高速パターン発生器と、前記高速周期
アドレスを受取り、低い周波数で複数の低速周期アドレ
スを生じるように構成された分割回路と、周期情報を生
じる回路とを設け、該回路は、クロック信号を生じる基
準クロックと関連して使用されるよう構成され、該回路
は複数の周期発振器を含み、該複数の周期発振器は各々
、前記分割回路から低速周期アドレスを受取って対応数
の周期値を生じるメモリーと、複数の周期値を受取り、
該周期値の１つは前記メモリーから受取られ、前記周期
値の少なくとも他の１つは前記複数の周期発振器の他の
もののメモリーから受取られ、前記複数の周期値は対応
数の隣接する周期を表わし、かつ前記周期値を加算して
和の出力を生じる加算回路と、前記和の出力の少なくと
も最上位部を受取り、前記クロック信号のエッジを識別
する信号を生じるエッジ・セレクタ回路とを含み、該エ
ッジは、前記エッジ・セレクタ回路により前に識別され
たエッジから離れた位置の整数個のエッジであり、該整
数は前記和の出力の少なくとも前記の最上位部から決定
される、パターンを生成する装置。 - 【請求項４７】 前記複数の周期発振器の各々は、対
応する一連の隣接する周期を表わす一連の周期値の各々
が、前記複数の周期発振器の各々の前記各加算回路によ
り受取られるも、前記一連の周期値における各周期値が
、前記複数の周期発振器の各々の異なる加算回路により
前記一連の周期値における他の周期値の異なる組合わせ
と加算されるように構成される請求項４６記載の装置。 - 【請求項４８】 前記分割回路が、前記低速周期アド
レスを周期的に生じる請求項４６記載の装置。 - 【請求項４９】 前記分割回路が前記低速周期アドレ
スを１つのシーケンスで生じ、該シーケンスは前記高速
周期アドレスにより決定される請求項４８記載の装置。 - 【請求項５０】 前記分割回路が、周期アドレスの２
つの低速シーケンスを生じる請求項４９記載の装置。 - 【請求項５１】 前記エッジ・セレクタ回路は、前記
和の出力の少なくとも前記の最上位部を受取り、前記基
準クロックのクロック・サイクル数をカウントするよう
に構成され、該サイクル数は前記和の出力の前記最上位
部と対応し、かつ前記数のクロック・サイクルのカウン
トと同時に、前記クロック信号の前記エッジを識別する
前記信号を生じるように構成されたカウンタを含む請求
項４６記載の装置。 - 【請求項５２】 前記複数の周期発振器の各々が、前
記エッジ・セレクタ回路により識別される前記クロック
信号の前記エッジからの残り時間を表わす残り信号を生
じる残り周期回路を更に含み、該残り時間は、前記和の
出力の最下位部および前記残り周期回路により生じた前
の残り信号の和から決定される請求項４６記載の装置。 - 【請求項５３】 前記複数の周期発振器の各々が、前
記和の出力を受取るように接続されたレジスタを更に含
み、該レジスタが前記残り周期回路により受取られる出
力を生じる請求項５２記載の装置。 - 【請求項５４】 前記周期発振器が２つ存在する請求
項４６記載の装置。 - 【請求項５５】 前記複数の周期発振器の各々が、該
複数の周期発振器の前記他のものの前記メモリーからの
前記周期値の前記少なくとも他方を受取り、先入れ先出
しベースで前記周期値の前記少なくとも他方を、前記エ
ッジ・セレクタ回路により選択される前記クロック信号
のエッジにより決定される時点で前記加算回路に対して
出力する少なくとも１つのパイプライン間同期装置を含
み、該パイプライン間同期装置は、前記周期値の前記少
なくとも他方を、前記複数の周期発振器の前記他のもの
のエッジ・セレクタ回路により選択された前記クロック
信号のエッジにより決定される時点で受取る請求項４６
記載の装置。 - 【請求項５６】 前記複数の周期発振器の各々の前記
各パイプライン間同期装置は、前記モード選択入力が、
前記複数の周期発振器の１つが該複数の周期発振器の他
のものとは独立的に動作する独立動作モードを選択する
時、前記パイプライン間同期装置がゼロの周期値を前記
加算回路に対して出力することを強制するモード選択入
力を受取るように構成される請求項５５記載の装置。 - 【請求項５７】 前記複数の周期発振器をリセットす
るデフォールト回路を更に設け、該デフォールト回路は
、前記複数の周期発振器の前記各加算回路が周期値の代
わりにデフォールト値を受取ることを可能にするように
構成され、該デフォールト回路は、前記複数の周期発振
器の前記各エッジ・セレクタ回路が前記複数の周期発振
器の他のものの他のエッジ・セレクタ回路により生じる
信号によっては識別されない前記クロック信号のエッジ
を識別する信号を生じる順序および方法で、デフォール
ト値を前記加算回路により受取らせる請求項４６記載の
装置。 - 【請求項５８】 前記デフォールト値の全てが同じデ
フォールト値である請求項５７記載の装置。 - 【請求項５９】 前記デフォールト回路は、ゼロの周
期値を前記複数の周期発振器の各々の前記加算回路に与
え、次いで該デフォールト値を該複数の周期発振器の各
々の前記加算回路に与えることにより、前記複数の周期
発振器をリセットするように構成され、前記加算回路は
、各周期発振器の１動作サイクルの間各加算回路の異な
る数の入力で前記デフォールト値を受取り、かつ以降の
動作サイクルの間各入力において前記デフォールト値を
受取るように構成される請求項５８記載の装置。 - 【請求項６０】 複数のタイミング発生器および補間
器回路を更に設け、該複数のタイミング発生器および補
間器回路の各々は、前記複数の周期発振器の対応するも
のの前記エッジ・セレクタ回路により生じる前記信号を
受取り、該エッジ・セレクタ回路により生じる前記信号
により少なくとも一部決定される時点においてタイミン
グ・エッジを生じるように構成される請求項４６記載の
装置。 - 【請求項６１】 前記複数の周期発振器の各々は、前
記エッジ・セレクタ回路により識別される前記クロック
信号の前記エッジからの残り時間を表わす残り信号を生
じる残り周期回路を更に含み、該残り時間は、前記和の
出力の最下位部および前記残り周期回路により生じる前
の残り信号の和から決定され、前記複数のタイミング発
生器および補間器回路の各々は、前記残り周期回路によ
り生じる前記残り信号により表わされる前記残り時間だ
け前記タイミング・エッジを遅らせる請求項６０記載の
装置。 - 【請求項６２】 前記複数のタイミング発生器および
補間器回路は、前記複数のタイミング発生器および補間
器回路の各々により生じる前記各タイミング・エッジを
試験中のデバイスへ与えるように構成される請求項６０
記載の装置。 - 【請求項６３】 タイミング発生器がタイミング回路
による動作実施のための時点を識別するため使用すべき
基準時点を識別する周期信号を受取り、前記動作の性質
を特徴付けるデータ信号を受取り、かつ複数の較正値の
１つを選定するためのタイミング発生器を設け、前記複
数の較正値の第１の値が、前記１つの第１の動作のタイ
ミング・スキュー特性を補償するため必要な前記基準時
点からの遅れ時間量を表わし、前記複数の較正値の第２
の値が、前記動作の第２の動作のタイミング・スキュー
特性を補償するため必要な前記基準時点からの遅れ時間
量を表わし、前記タイミング発生器は、前記複数の較正
値の前記１つの選定を、前記データ信号の値に基いて行
ない、前記基準時点と対応するも前記複数の較正値の少
なくとも前記１つの値だけ遅れる時点を識別タイミング
発生器出力を生じるためのものであり、前記タイミング
発生器出力を受取り、前記データ信号を受取り、かつ前
記タイミング発生器出力において識別された前記時点に
前記動作を行うための回路を設けてなるタイミング回路
。 - 【請求項６４】 前記周期信号は、前記タイミング発
生器が波形における遷移が生じるべき時点の識別におい
て使用すべき基準時点を識別し、前記時点データ信号は
、前記波形が与えられた遷移の後持つべき値を表わし、
前記複数の較正値の前記第１の値は、立ち上がり遷移に
よる前記波形におけるスキューを補償するため必要な前
記基準時点からの遅れ時間量を表わし、前記複数の較正
値の前記第２の値は、立ち下がり遷移による前記波形に
おけるスキューを補償するため必要な前記基準時点から
の遅れ時間量を表わし、前記タイミング発生器出力を受
取るための前記回路は、前記波形を生じるためのフォー
マッタを含み、前記波形は、前記タイミング発生器出力
により識別される前記時点において遷移を有し、前記波
形は、前記各遷移の後、前記データ信号により表わされ
る値を有する請求項６３記載のタイミング回路。 - 【請求項６５】 前記周期信号は、波形が試験中のデ
バイスに対して与えられかつ該試験中のデバイスから遮
断されるべき時点の識別において前記タイミング発生器
が使用すべき基準時点を識別し、前記データ信号は、前
記波形が試験中のデバイスに対して与えられるべきか、
あるいは該試験中のデバイスから遮断されるべきかを表
わし、前記複数の較正値の前記第１の値は、前記デバイ
スに与えられる前記波形により該波形におけるスキュー
を補償するため必要な前記基準時点からの遅れ時間量を
表わし、前記複数の較正値の前記第２の値は、前記デバ
イスから遮断される前記波形により該波形におけるスキ
ューを補償するため必要な前記基準時点からの遅れ時間
量を表わし、前記タイミング発生器出力を受取るための
前記回路は、試験中の前記デバイスに対して前記波形を
与えて前記タイミング発生器出力により識別される前記
時点において前記データ信号により送られる情報に従っ
て前記試験中のデバイスから前記波形を遮断するための
フォーマッタを含む、請求項６３記載のタイミング回路
。 - 【請求項６６】 前記周期信号が基準クロックにより
生じるクロック信号のエッジを識別するエッジ選択信号
を含む請求項６３記載のタイミング回路。 - 【請求項６７】 前記周期信号が、前記エッジ選択信
号により識別される前記クロック信号の前記エッジから
の残り時間を表わす残り信号を更に含み、前記周期信号
により識別される前記基準時点が、前記エッジ選択信号
により識別される前記クロック信号の前記エッジからの
前記残り時間だけ遅れる時点を含む請求項６６記載のタ
イミング回路。 - 【請求項６８】 前記タイミング発生器が、前記残り
信号により表わされる残り値に前記較正値をディジタル
的に加算する請求項６７記載のタイミング回路。 - 【請求項６９】 前記タイミング発生器が、前記周期
信号により識別される前記基準時点からの更なる遅れ時
間量を表わすタイミング信号を受取り、前記タイミング
発生器出力により識別される前記時点が、前記更なる遅
れ時間量だけ前記基準時点から更に遅れる請求項６３記
載のタイミング回路。 - 【請求項７０】 前記タイミング発生器が、前記タイ
ミング信号により表わされるタイミング値に前記較正値
をディジタル的に加算する請求項６９記載のタイミング
回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/605,977 US5321700A (en) | 1989-10-11 | 1990-10-30 | High speed timing generator |
| US605977 | 2000-06-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04264931A true JPH04264931A (ja) | 1992-09-21 |
| JPH087704B2 JPH087704B2 (ja) | 1996-01-29 |
Family
ID=24426001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3281632A Expired - Fee Related JPH087704B2 (ja) | 1990-10-30 | 1991-10-28 | 高速タイミング発生器 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5321700A (ja) |
| JP (1) | JPH087704B2 (ja) |
| CA (1) | CA2048469C (ja) |
| DE (1) | DE4126767C2 (ja) |
| FR (1) | FR2672139A1 (ja) |
| GB (1) | GB2252418B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001512837A (ja) * | 1997-08-05 | 2001-08-28 | テラダイン・インコーポレーテッド | 高速の再動作回復時間を備えたテスタ |
| JP2005055314A (ja) * | 2003-08-05 | 2005-03-03 | Advantest Corp | Ｉｃ試験装置 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2680947B2 (ja) * | 1991-09-12 | 1997-11-19 | 三菱電機株式会社 | テストタイミングプログラム自動生成装置 |
| JP2921291B2 (ja) * | 1992-08-28 | 1999-07-19 | 安藤電気株式会社 | パターン信号発生器に同期したａｃ測定電圧印加回路 |
| JP3591657B2 (ja) * | 1993-10-13 | 2004-11-24 | 株式会社アドバンテスト | 半導体ｉｃ試験装置 |
| JPH07280883A (ja) * | 1994-04-04 | 1995-10-27 | Advantest Corp | 半導体試験装置 |
| EP0686917A1 (en) * | 1994-06-07 | 1995-12-13 | International Business Machines Corporation | Apparatus for processing a series of timing signals |
| JPH0862302A (ja) * | 1994-08-19 | 1996-03-08 | Advantest Corp | サイクル遅延用パターン発生器 |
| EP0815461B1 (en) * | 1995-03-16 | 2000-06-21 | Teradyne, Inc. | Timing generator with multiple coherent synchronized clocks |
| US5566188A (en) * | 1995-03-29 | 1996-10-15 | Teradyne, Inc. | Low cost timing generator for automatic test equipment operating at high data rates |
| JP3574696B2 (ja) * | 1995-05-26 | 2004-10-06 | 株式会社アドバンテスト | Ｉｃテスタのタイミング発生器 |
| US5673275A (en) * | 1995-09-12 | 1997-09-30 | Schlumberger Technology, Inc. | Accelerated mode tester timing |
| WO1998023968A1 (fr) * | 1996-11-29 | 1998-06-04 | Advantest Corporation | Generateur de configuration |
| US6230245B1 (en) * | 1997-02-11 | 2001-05-08 | Micron Technology, Inc. | Method and apparatus for generating a variable sequence of memory device command signals |
| JP3501200B2 (ja) * | 1997-02-21 | 2004-03-02 | 株式会社アドバンテスト | Ｉｃ試験装置 |
| US6175894B1 (en) | 1997-03-05 | 2001-01-16 | Micron Technology, Inc. | Memory device command buffer apparatus and method and memory devices and computer systems using same |
| US5825711A (en) * | 1997-06-13 | 1998-10-20 | Micron Technology, Inc. | Method and system for storing and processing multiple memory addresses |
| US5996043A (en) * | 1997-06-13 | 1999-11-30 | Micron Technology, Inc. | Two step memory device command buffer apparatus and method and memory devices and computer systems using same |
| US6484244B1 (en) | 1997-06-17 | 2002-11-19 | Micron Technology, Inc. | Method and system for storing and processing multiple memory commands |
| US6202119B1 (en) | 1997-12-19 | 2001-03-13 | Micron Technology, Inc. | Method and system for processing pipelined memory commands |
| JP4130709B2 (ja) * | 1998-06-23 | 2008-08-06 | 株式会社アドバンテスト | 半導体デバイス試験装置および信号出力装置 |
| US6175905B1 (en) | 1998-07-30 | 2001-01-16 | Micron Technology, Inc. | Method and system for bypassing pipelines in a pipelined memory command generator |
| US6178488B1 (en) | 1998-08-27 | 2001-01-23 | Micron Technology, Inc. | Method and apparatus for processing pipelined memory commands |
| US6275962B1 (en) | 1998-10-23 | 2001-08-14 | Teradyne, Inc. | Remote test module for automatic test equipment |
| US6710725B1 (en) * | 1999-04-12 | 2004-03-23 | Advanced Micro Devices, Inc. | Acoustic noise suppressing circuit by selective enablement of an interpolator |
| JP4006260B2 (ja) * | 2002-04-26 | 2007-11-14 | 株式会社アドバンテスト | 半導体試験装置 |
| AU2003222702A1 (en) | 2002-05-03 | 2003-11-17 | Mcgill University | Method and device for use in dc parametric tests |
| US6771061B2 (en) * | 2002-09-17 | 2004-08-03 | Teradyne, Inc. | High speed tester with narrow output pulses |
| US7266739B2 (en) * | 2003-05-07 | 2007-09-04 | Credence Systems Solutions | Systems and methods associated with test equipment |
| US7856578B2 (en) * | 2005-09-23 | 2010-12-21 | Teradyne, Inc. | Strobe technique for test of digital signal timing |
| US7573957B2 (en) | 2005-09-23 | 2009-08-11 | Teradyne, Inc. | Strobe technique for recovering a clock in a digital signal |
| US7574632B2 (en) * | 2005-09-23 | 2009-08-11 | Teradyne, Inc. | Strobe technique for time stamping a digital signal |
| JP4704184B2 (ja) * | 2005-10-27 | 2011-06-15 | 株式会社アドバンテスト | 試験装置及び試験方法 |
| US7378854B2 (en) * | 2005-10-28 | 2008-05-27 | Teradyne, Inc. | Dual sine-wave time stamp method and apparatus |
| US7593497B2 (en) * | 2005-10-31 | 2009-09-22 | Teradyne, Inc. | Method and apparatus for adjustment of synchronous clock signals |
| US20080238516A1 (en) * | 2007-03-30 | 2008-10-02 | Teradyne, Inc. | Timing interpolator with improved linearity |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63231611A (ja) * | 1987-03-20 | 1988-09-27 | Yokogawa Electric Corp | 波形発生装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5585265A (en) * | 1978-12-23 | 1980-06-27 | Toshiba Corp | Function test evaluation device for integrated circuit |
| US4500993A (en) * | 1980-06-17 | 1985-02-19 | Zehntel, Inc. | In-circuit digital tester for testing microprocessor boards |
| US4451918A (en) * | 1981-10-09 | 1984-05-29 | Teradyne, Inc. | Test signal reloader |
| JPS5990067A (ja) * | 1982-11-15 | 1984-05-24 | Advantest Corp | 論理回路試験用パタ−ン発生装置 |
| DE3515802A1 (de) * | 1985-05-02 | 1986-11-06 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zur schnellen erzeugung von grossen pruefdatenwortmengen in einer pruefeinrichtung |
| DD239881A1 (de) * | 1985-07-31 | 1986-10-08 | Erfurt Mikroelektronik | Schaltungsanordnung zur beschleunigten generierung gespeicherter daten |
| JPS6279379A (ja) * | 1985-10-02 | 1987-04-11 | Ando Electric Co Ltd | タイミング信号発生装置 |
| US4727312A (en) * | 1985-12-23 | 1988-02-23 | Genrad, Inc. | Circuit tester |
| DE3752280T2 (de) * | 1986-07-30 | 2000-02-03 | Hitachi Ltd | Mustergenerator |
| US4730318A (en) * | 1986-11-24 | 1988-03-08 | International Business Machines Corporation | Modular organized storage tester |
| US4855681A (en) * | 1987-06-08 | 1989-08-08 | International Business Machines Corporation | Timing generator for generating a multiplicty of timing signals having selectable pulse positions |
-
1990
- 1990-10-30 US US07/605,977 patent/US5321700A/en not_active Expired - Lifetime
-
1991
- 1991-08-06 CA CA002048469A patent/CA2048469C/en not_active Expired - Fee Related
- 1991-08-13 DE DE4126767A patent/DE4126767C2/de not_active Expired - Fee Related
- 1991-10-28 JP JP3281632A patent/JPH087704B2/ja not_active Expired - Fee Related
- 1991-10-30 GB GB9122956A patent/GB2252418B/en not_active Expired - Fee Related
- 1991-10-30 FR FR9113398A patent/FR2672139A1/fr active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63231611A (ja) * | 1987-03-20 | 1988-09-27 | Yokogawa Electric Corp | 波形発生装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001512837A (ja) * | 1997-08-05 | 2001-08-28 | テラダイン・インコーポレーテッド | 高速の再動作回復時間を備えたテスタ |
| JP2005055314A (ja) * | 2003-08-05 | 2005-03-03 | Advantest Corp | Ｉｃ試験装置 |
| JP4703952B2 (ja) * | 2003-08-05 | 2011-06-15 | 株式会社アドバンテスト | Ｉｃ試験装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB9122956D0 (en) | 1991-12-18 |
| US5321700A (en) | 1994-06-14 |
| FR2672139B1 (ja) | 1995-02-10 |
| GB2252418B (en) | 1995-06-07 |
| FR2672139A1 (fr) | 1992-07-31 |
| JPH087704B2 (ja) | 1996-01-29 |
| DE4126767A1 (de) | 1992-05-14 |
| CA2048469C (en) | 1999-01-19 |
| GB2252418A (en) | 1992-08-05 |
| DE4126767C2 (de) | 1998-07-16 |
| CA2048469A1 (en) | 1992-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04264931A (ja) | 高速タイミング発生器 | |
| US5321702A (en) | High speed timing generator | |
| US5198758A (en) | Method and apparatus for complete functional testing of a complex signal path of a semiconductor chip | |
| US4809221A (en) | Timing signal generator | |
| US5682390A (en) | Pattern generator in semiconductor test system | |
| US6553529B1 (en) | Low cost timing system for highly accurate multi-modal semiconductor testing | |
| KR100389608B1 (ko) | 높은데이타속도로동작하는자동테스트장치용타이밍발생기 | |
| KR101139141B1 (ko) | 타이밍 발생기 및 반도체 시험 장치 | |
| US6040725A (en) | Dynamically configurable variable frequency and duty cycle clock and signal generation | |
| JP4279489B2 (ja) | タイミング発生器、及び試験装置 | |
| US6998893B2 (en) | Circuit and method for inducing jitter to a signal | |
| JP2609284B2 (ja) | 分散形タイミング信号発生装置 | |
| EP0881767A1 (en) | Combinational delay circuit for a digital frequency multiplier | |
| JP3633988B2 (ja) | 半導体ｉｃ試験装置のタイミングエッジ生成回路 | |
| US5270582A (en) | High speed timing generator | |
| US6374392B1 (en) | Semiconductor test system | |
| US4779221A (en) | Timing signal generator | |
| JPWO2010073458A1 (ja) | タイミング発生器および試験装置ならびにテストレートの制御方法 | |
| US6574579B1 (en) | Waveform generating device | |
| KR20060019575A (ko) | 시험 장치 | |
| USRE36063E (en) | Timing generator with edge generators, utilizing programmable delays, providing synchronized timing signals at non-integer multiples of a clock signal | |
| US6172544B1 (en) | Timing signal generation circuit for semiconductor test system | |
| JPS5944648B2 (ja) | 論理波形発生装置 | |
| JPH1114714A (ja) | 半導体試験装置 | |
| US20220413044A1 (en) | Semiconductor device and method for generating test pulse signals |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |