JPS5944648B2 - 論理波形発生装置 - Google Patents
論理波形発生装置Info
- Publication number
- JPS5944648B2 JPS5944648B2 JP53105302A JP10530278A JPS5944648B2 JP S5944648 B2 JPS5944648 B2 JP S5944648B2 JP 53105302 A JP53105302 A JP 53105302A JP 10530278 A JP10530278 A JP 10530278A JP S5944648 B2 JPS5944648 B2 JP S5944648B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- time slot
- logic
- gates
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015572 biosynthetic process Effects 0.000 claims 2
- 238000003786 synthesis reaction Methods 0.000 claims 2
- 230000010363 phase shift Effects 0.000 claims 1
- 230000002194 synthesizing effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31928—Formatter
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Pulse Circuits (AREA)
Description
【発明の詳細な説明】
０ この発明はクロックを基準として位相及びパルス幅
を変更した論理波形を生成する論理波形発生装置に関す
るものである。
を変更した論理波形を生成する論理波形発生装置に関す
るものである。
この種の波形発生装置は、・例えば半導体集積回路で構
成された論理回路を試験する際に、試験波５形として利
用される。
成された論理回路を試験する際に、試験波５形として利
用される。
即ち論理回路の試験において、被試験論理回路の複数の
端子に各種の異なるデータ（論理波形）を同時に与え、
これらデータ間の位相を変化された時に、被試験論理回
路の出力がどのように変化するかを試験する場合がある
。０ この試験のために基準位相に対し各種の位相をも
つ試験データを発生する必要がある。
端子に各種の異なるデータ（論理波形）を同時に与え、
これらデータ間の位相を変化された時に、被試験論理回
路の出力がどのように変化するかを試験する場合がある
。０ この試験のために基準位相に対し各種の位相をも
つ試験データを発生する必要がある。
従来、この種の論理波形生成装置は、第１図に示す構成
がとられていた。
がとられていた。
データ入力端子１１から例えば第２図Ａに示す所望する
論理データがフー５ リップフロップ１２のデータ端子
に供給され、これた端子１３からの整数用クロック信号
（第２図Ｂ）により読込まれる。従つてフリツプフ頭ノ
ブ１２のＱ出力は第２図Ｃに示すようになり、これはフ
リツプフロツプ１４のデータ端子及びアンド回路１５に
与えられる。端子１６から例えば第２図Ｄに示す所望す
るクロツク群Ｂ５フリツプフロツプ１４のクロツク端子
及びアンド回路１５に与えられる。従つてフリツプフロ
ツプ１４のＱ出力は第２図Ｅに示すように端子１６のク
ロツクによつて位相が制御された端子１１の入力データ
となり、またアンド回路１５の出力は整時された入力デ
ータを端子１６のクロツクでサンプリングしたものとな
る。これ等出力はゲート１７及び１８へ供給され、選択
端子１９が高レベルの時はフリツプフロツプ１４の出力
ｔ）５選択され、選択端子２１ｂ卜高レベルの時はアン
ド回路１５の出力ｂ｛選択される。ゲ゛一ト１７，１８
の出力はワイアアトオアされ、排他的論理和回路２２を
通じて出力端子２３へ供給される。排他的論理和回路２
２に端子２４から高レベルを与えると、その入力ＢＳ反
転されて出力端子２３へ供給される。この第１図に示し
た論理波形生成装置／）檀被試験論理回路の複数の端子
にそれぞれ設けられることになる。端子１６のクロツク
印相を変化させることにより端子２３の出力波形ＢＳ変
化される。
論理データがフー５ リップフロップ１２のデータ端子
に供給され、これた端子１３からの整数用クロック信号
（第２図Ｂ）により読込まれる。従つてフリツプフ頭ノ
ブ１２のＱ出力は第２図Ｃに示すようになり、これはフ
リツプフロツプ１４のデータ端子及びアンド回路１５に
与えられる。端子１６から例えば第２図Ｄに示す所望す
るクロツク群Ｂ５フリツプフロツプ１４のクロツク端子
及びアンド回路１５に与えられる。従つてフリツプフロ
ツプ１４のＱ出力は第２図Ｅに示すように端子１６のク
ロツクによつて位相が制御された端子１１の入力データ
となり、またアンド回路１５の出力は整時された入力デ
ータを端子１６のクロツクでサンプリングしたものとな
る。これ等出力はゲート１７及び１８へ供給され、選択
端子１９が高レベルの時はフリツプフロツプ１４の出力
ｔ）５選択され、選択端子２１ｂ卜高レベルの時はアン
ド回路１５の出力ｂ｛選択される。ゲ゛一ト１７，１８
の出力はワイアアトオアされ、排他的論理和回路２２を
通じて出力端子２３へ供給される。排他的論理和回路２
２に端子２４から高レベルを与えると、その入力ＢＳ反
転されて出力端子２３へ供給される。この第１図に示し
た論理波形生成装置／）檀被試験論理回路の複数の端子
にそれぞれ設けられることになる。端子１６のクロツク
印相を変化させることにより端子２３の出力波形ＢＳ変
化される。
そのためには整時されたデータ（第２図Ｃ）／）５フリ
ツプフロツプ１４に保持されなければならない。しかし
フリツプフロツプは直ちに立上らず、いわゆるセツトア
ツプ時間Ｔ８ｂ｛あり、また出力信号を利用するためフ
リツプフロツプは或る最小の時間は出力を保時する必要
ｔ）≦あり、いわゆるホールド時間Ｔｈが存在している
。このため、端子１６のクロツク群は１タイムスロツト
Ｔ１からセツトアツプ時間Ｔ８とホールド時間Ｔｈとを
差し引いた範囲でのみしか変化させることｂ卜できない
。しかし論理回路の試験装置ではクロツク群を１タイム
スロツトの全域又は２タイムスロツトにまたがつて設定
することが必要な場合がある。このため装置／）５高速
化された場合、この従来の装置では設定範囲が著しく制
限をうけるという欠点があつた。この発明の目的はこれ
等の欠点を解決するもので、クロツクを１タイムスロツ
トの全域にわたり或いは２タイムスロツトにわたり変化
させることができ、特に高速度の論理装置に対する試験
波形の生成に適する論理波形発生装置を提供することに
ある。この発明によれば所望データを１タイムスロツト
ずつ位相が異なるｎ個（ｎは２以上の整数）のｎタイム
スロツトの有効期間をもつｎ個のデータに分割変換し、
同様に複数のクロツクをそれぞれ１タイムスロツトずつ
位相ｌ：）５ずれ、かつ周期ｔ）Ｓｎタイムスロツトの
ｎ個のクロツクに分割し、この分割されたタロツクと分
割されたデータとを選択的に組合せて所望の論理波形を
作る。
ツプフロツプ１４に保持されなければならない。しかし
フリツプフロツプは直ちに立上らず、いわゆるセツトア
ツプ時間Ｔ８ｂ｛あり、また出力信号を利用するためフ
リツプフロツプは或る最小の時間は出力を保時する必要
ｔ）≦あり、いわゆるホールド時間Ｔｈが存在している
。このため、端子１６のクロツク群は１タイムスロツト
Ｔ１からセツトアツプ時間Ｔ８とホールド時間Ｔｈとを
差し引いた範囲でのみしか変化させることｂ卜できない
。しかし論理回路の試験装置ではクロツク群を１タイム
スロツトの全域又は２タイムスロツトにまたがつて設定
することが必要な場合がある。このため装置／）５高速
化された場合、この従来の装置では設定範囲が著しく制
限をうけるという欠点があつた。この発明の目的はこれ
等の欠点を解決するもので、クロツクを１タイムスロツ
トの全域にわたり或いは２タイムスロツトにわたり変化
させることができ、特に高速度の論理装置に対する試験
波形の生成に適する論理波形発生装置を提供することに
ある。この発明によれば所望データを１タイムスロツト
ずつ位相が異なるｎ個（ｎは２以上の整数）のｎタイム
スロツトの有効期間をもつｎ個のデータに分割変換し、
同様に複数のクロツクをそれぞれ１タイムスロツトずつ
位相ｌ：）５ずれ、かつ周期ｔ）Ｓｎタイムスロツトの
ｎ個のクロツクに分割し、この分割されたタロツクと分
割されたデータとを選択的に組合せて所望の論理波形を
作る。
第３図はこの発明による論理波形発生装置の実・施例で
あつてｎ−２の場合を示す。
あつてｎ−２の場合を示す。
データ入力端子１１からの所望する論理データはＤ型フ
リツプフロツプ１２ａ，１２ｂの各データ端子に与えら
れる。端子１３からの整時用クロツクはシフトレジスタ
２５へシフトパルスとして供給され、更に端子１６，２
６の各所望するクロツク群はシフトレジスタ２７，２８
へそれぞれシフトパルスとして供給される。Ｄ型フリツ
プフロツプ１２ａ，１２ｂにはシフトレジスタ２５の初
段及び次段の各出力／）｛タロツク端子へ与えられ、フ
リツプフロツプ１２ａは端子１１からの２ｍ番タイムス
ロツト（ｍ＝０，１，２，・・・・・・）のデータを２
タイムスロツト保持し，フリツプフロツプ１２ｂは２ｍ
＋１番タイムスロツトのデータを２タイムスロツト保持
する。シフトレジスタ２５，２７，２８はそれぞれ端子
２９よりの指令で初期設定され、端子１３，１６，２６
の各クロツクを２ｍ番タイムスロツトと２ｍ＋１番タイ
ムスロツトとに空間分割し、その各周期は２タイムスロ
ツトになる。シフトレジスタ２７，２８の各初段、即ち
２ｍ番タイムスロツトの出力クロツクによりゲ゛一ト３
１，３２ｔ）５それぞれ制御され、シフトレジスタ２７
，２８の各２段目出力、即ち２ｍ＋１番タイムスロツト
出力で、ゲート３３，３４ｔ）５それぞれ制御される。
データ端子１１から第４図Ａに示す所望する論理波形が
入力され、端子１３からのクロツク（第４図Ｂ）はシフ
トレジスタ２５の初段及び次段出力として第４図Ｃ及び
Ｄに示すように空間分割される。
リツプフロツプ１２ａ，１２ｂの各データ端子に与えら
れる。端子１３からの整時用クロツクはシフトレジスタ
２５へシフトパルスとして供給され、更に端子１６，２
６の各所望するクロツク群はシフトレジスタ２７，２８
へそれぞれシフトパルスとして供給される。Ｄ型フリツ
プフロツプ１２ａ，１２ｂにはシフトレジスタ２５の初
段及び次段の各出力／）｛タロツク端子へ与えられ、フ
リツプフロツプ１２ａは端子１１からの２ｍ番タイムス
ロツト（ｍ＝０，１，２，・・・・・・）のデータを２
タイムスロツト保持し，フリツプフロツプ１２ｂは２ｍ
＋１番タイムスロツトのデータを２タイムスロツト保持
する。シフトレジスタ２５，２７，２８はそれぞれ端子
２９よりの指令で初期設定され、端子１３，１６，２６
の各クロツクを２ｍ番タイムスロツトと２ｍ＋１番タイ
ムスロツトとに空間分割し、その各周期は２タイムスロ
ツトになる。シフトレジスタ２７，２８の各初段、即ち
２ｍ番タイムスロツトの出力クロツクによりゲ゛一ト３
１，３２ｔ）５それぞれ制御され、シフトレジスタ２７
，２８の各２段目出力、即ち２ｍ＋１番タイムスロツト
出力で、ゲート３３，３４ｔ）５それぞれ制御される。
データ端子１１から第４図Ａに示す所望する論理波形が
入力され、端子１３からのクロツク（第４図Ｂ）はシフ
トレジスタ２５の初段及び次段出力として第４図Ｃ及び
Ｄに示すように空間分割される。
それ等クロツクによつて入力端子１１の２ｍ番タイムス
ロツトデータはフリツプフロツプ１２ａに２タイムスロ
ツト保持され（第４図Ｅ）、２ｍ＋１番タイムスロツト
データはフリツプフロツプ１２ｂに２タイムスロツト保
持される（第４図Ｆ）。また端子１６，２６のクロツク
群（第４図Ｇ，Ｈ）も同様に２ｍ番タイムスロツトと２
ｍ十１番タイムスロツトに空間分割され、クロツクは２
ｍ番タイムスロツトではゲート３１，３２で第４図Ｅの
データにより、２ｍ＋１番タイムスロツトではゲート３
３，３４で第４図Ｆのデータによりそれぞれ制御され、
ゲート３１，３３から第４図１，Ｊに示す出力ｔ）≦、
ゲート３２，３４から第４図Ｋ，Ｌに示す出力／）卜そ
れぞれ得られる。ゲート３１，３３の出力はオアゲート
３５で、ゲ゛一ト３２，３４の出力はオアゲート３６で
それぞれ合成される。ゲート３５の出力はアンドゲ゛一
ト３７，３８へまた反転出力ｂ≦アンドゲート３９，４
０へそれぞれ供給され、ゲート３６の出力はアンドゲー
ト４１，４２へそれぞれ供給され、反転出力／）≦ゲー
ト４３，４４へそれぞれ供給される。
ロツトデータはフリツプフロツプ１２ａに２タイムスロ
ツト保持され（第４図Ｅ）、２ｍ＋１番タイムスロツト
データはフリツプフロツプ１２ｂに２タイムスロツト保
持される（第４図Ｆ）。また端子１６，２６のクロツク
群（第４図Ｇ，Ｈ）も同様に２ｍ番タイムスロツトと２
ｍ十１番タイムスロツトに空間分割され、クロツクは２
ｍ番タイムスロツトではゲート３１，３２で第４図Ｅの
データにより、２ｍ＋１番タイムスロツトではゲート３
３，３４で第４図Ｆのデータによりそれぞれ制御され、
ゲート３１，３３から第４図１，Ｊに示す出力ｔ）≦、
ゲート３２，３４から第４図Ｋ，Ｌに示す出力／）卜そ
れぞれ得られる。ゲート３１，３３の出力はオアゲート
３５で、ゲ゛一ト３２，３４の出力はオアゲート３６で
それぞれ合成される。ゲート３５の出力はアンドゲ゛一
ト３７，３８へまた反転出力ｂ≦アンドゲート３９，４
０へそれぞれ供給され、ゲート３６の出力はアンドゲー
ト４１，４２へそれぞれ供給され、反転出力／）≦ゲー
ト４３，４４へそれぞれ供給される。
ゲート３７〜４４には端子群４５〜５２の選択信号がそ
れぞれ供給され、ゲート３７，３９，４１，４３の１つ
と、ゲート３８，４０，４２，４４の１つとがそれぞれ
選択される。ゲ゛一ト３７，３９の出力はアンドゲ゛一
トへ、ゲート４１，４３の出力はアンドゲート５４へそ
れぞれ供給され、ゲート３８，４０の出力はアンドゲ゛
一ト５５へ、ゲート４２，４４の出力ｂ｛アンドゲート
５６へそれぞれ供給される。
れぞれ供給され、ゲート３７，３９，４１，４３の１つ
と、ゲート３８，４０，４２，４４の１つとがそれぞれ
選択される。ゲ゛一ト３７，３９の出力はアンドゲ゛一
トへ、ゲート４１，４３の出力はアンドゲート５４へそ
れぞれ供給され、ゲート３８，４０の出力はアンドゲ゛
一ト５５へ、ゲート４２，４４の出力ｂ｛アンドゲート
５６へそれぞれ供給される。
ゲート５３，５５には端子１６のクロツクｔ）≦遅延回
路５７を通じて供給され、ゲート５４，５６には端子２
６のクロツクが遅延回路５８を通じて供給される。遅延
回路５７，５８は、シフトレジスタ２７，２８、ゲート
３１〜４４、５３〜５６における遅れ分の遅延時間に選
定される。ゲート５３，５４の出力によりフリツプフロ
ツプ５９／）≦セツトされ、ゲート５５，５６の出力に
よりフリツプフロツプ５９／）≦りセツトされ、フリツ
プフロツプ５９のＱ出力は出力端子２３へ供給される。
今、ＲＺ（ＲｅｔｕｒｎｔＯＺｅｒＯ）波形を選択した
とすると端子４５及び５１を高レベルとしてゲート３７
及び４２ｔ）≦選択される。
路５７を通じて供給され、ゲート５４，５６には端子２
６のクロツクが遅延回路５８を通じて供給される。遅延
回路５７，５８は、シフトレジスタ２７，２８、ゲート
３１〜４４、５３〜５６における遅れ分の遅延時間に選
定される。ゲート５３，５４の出力によりフリツプフロ
ツプ５９／）≦セツトされ、ゲート５５，５６の出力に
よりフリツプフロツプ５９／）≦りセツトされ、フリツ
プフロツプ５９のＱ出力は出力端子２３へ供給される。
今、ＲＺ（ＲｅｔｕｒｎｔＯＺｅｒＯ）波形を選択した
とすると端子４５及び５１を高レベルとしてゲート３７
及び４２ｔ）≦選択される。
２ｍ番タイムスロツトに注目し、入力データが論理″ｒ
゛であればゲート３１，３２はクロツクを通過させる（
第４図１，Ｋの２ｍ，２Ｍ）、この時ゲート３３，３４
はクロツクが与えられてないからその出力は”Ｏ”であ
る。
゛であればゲート３１，３２はクロツクを通過させる（
第４図１，Ｋの２ｍ，２Ｍ）、この時ゲート３３，３４
はクロツクが与えられてないからその出力は”Ｏ”であ
る。
ゲート３１の出力はゲ゛一ト３５，３７を通過し、更に
ゲート５３で対応するクロツクを通過させ、フリツプフ
ロツプ５９をセツトする。ゲート３２の出力はゲート３
６，４２を通過し、ゲート５６で対応するクロツクを通
過させ、フリツプフロツプ５９をりセツトする。第４図
Ｍに示すようなＲＺ波形を発生し、もし入力データが゛
０゛であればゲート３１，３２の出力は共に゛０゛であ
り、フリツプフロツプ５９は゛Ｏ”に保持されたま＼で
ある。２ｍ＋１番タイムスロツトではフリツプフロツプ
１２ａ、ゲート３１，３２に代つてフリツプフロツプ１
２ｂ、ゲート３３，３４が同様に動作する。
ゲート５３で対応するクロツクを通過させ、フリツプフ
ロツプ５９をセツトする。ゲート３２の出力はゲート３
６，４２を通過し、ゲート５６で対応するクロツクを通
過させ、フリツプフロツプ５９をりセツトする。第４図
Ｍに示すようなＲＺ波形を発生し、もし入力データが゛
０゛であればゲート３１，３２の出力は共に゛０゛であ
り、フリツプフロツプ５９は゛Ｏ”に保持されたま＼で
ある。２ｍ＋１番タイムスロツトではフリツプフロツプ
１２ａ、ゲート３１，３２に代つてフリツプフロツプ１
２ｂ、ゲート３３，３４が同様に動作する。
以上説明から理解されるようにフリツプフロツプ１２ａ
，１２ｂの各出力データの有効範囲は２タイムスロツト
であり、端子１６，２６のクロツク群の設定も（２タイ
ムスロツト一Ｔ８−Ｔｈの間変化させることができる。
，１２ｂの各出力データの有効範囲は２タイムスロツト
であり、端子１６，２６のクロツク群の設定も（２タイ
ムスロツト一Ｔ８−Ｔｈの間変化させることができる。
一般には論理データの有効範囲をＮＴｌ（ｎは空間分割
数、Ｔ１は１タイムスロツトの時間）とすることができ
、クロツク群の設定範囲はフリツプフロツプ５９のセツ
ト、りセツトの最小パルス幅をＴ８Ｒとすると、ＮＴｌ
Ｔ８Ｒとなる。従つて装置を高速化した場合でもｎの値
を最適に選べばクロツク群の設定範囲を所望する値にす
ること／）卜できる。
数、Ｔ１は１タイムスロツトの時間）とすることができ
、クロツク群の設定範囲はフリツプフロツプ５９のセツ
ト、りセツトの最小パルス幅をＴ８Ｒとすると、ＮＴｌ
Ｔ８Ｒとなる。従つて装置を高速化した場合でもｎの値
を最適に選べばクロツク群の設定範囲を所望する値にす
ること／）卜できる。
第１図は従来の論理波形発生装置を示すプロツク図、第
２図はその説明に供するための波形図、第３図はこの発
明による論理波形発生装置の一例を示すプロツク図、第
４図はその説明に供するための波形図である。 １１：データ入力端子、１２ａ，１２ｂ：データ分割用
フリツプフロツプ、１３：整時用クロツク端子、１６，
２６：クロツク端子、２５：データ分割用シフトレジス
タ、２７，２８：クロツク分割用シフトレジスタ、３１
〜３４：制御用アンドゲート、３５，３６：多重化用オ
アゲート。
２図はその説明に供するための波形図、第３図はこの発
明による論理波形発生装置の一例を示すプロツク図、第
４図はその説明に供するための波形図である。 １１：データ入力端子、１２ａ，１２ｂ：データ分割用
フリツプフロツプ、１３：整時用クロツク端子、１６，
２６：クロツク端子、２５：データ分割用シフトレジス
タ、２７，２８：クロツク分割用シフトレジスタ、３１
〜３４：制御用アンドゲート、３５，３６：多重化用オ
アゲート。
Claims (1)
- １ 入力論理データをその１タイムスロットずつ位相の
異るｎ個（ｎは２以上の整数）の空間に分割し、且つｎ
タイムスロットの有効期間を有するデータに変換するデ
ータ分割回路１２ａ、１２ｂ、２５と、複数のクロック
をそれぞれ１タイムスロットずつ位相がずれたｎタイム
スロットを周期とするｎ個のクロック信号に空間分割す
るクロック分割回路２７、２８と、上記空間分割された
各論理データによつて上記空間分割されたクロック信号
の対応する位相のものを制御する論理回路３１、３２、
３３、３４と、これ等制御されたクロック信号を対応す
るクロックについてそれぞれ時間的に合成する合成回路
３５、３６と、これら合成回路の出力から所望のクロッ
ク信号を選択すると共に対応するクロックの分割前のも
のとの一致をとる第１、第２選択手段３７、３９、４１
、４３、５３、５４と３８、４０、４２、４４、５５、
５６と、これら第１、第２選択手段の出力によりそれぞ
れセット、リセットされて論理波形を生成するフリップ
フロップ２３とを具備する論理波形発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53105302A JPS5944648B2 (ja) | 1978-08-28 | 1978-08-28 | 論理波形発生装置 |
| US06/069,348 US4310802A (en) | 1978-08-28 | 1979-08-24 | Logical waveform generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53105302A JPS5944648B2 (ja) | 1978-08-28 | 1978-08-28 | 論理波形発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5532177A JPS5532177A (en) | 1980-03-06 |
| JPS5944648B2 true JPS5944648B2 (ja) | 1984-10-31 |
Family
ID=14403891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53105302A Expired JPS5944648B2 (ja) | 1978-08-28 | 1978-08-28 | 論理波形発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4310802A (ja) |
| JP (1) | JPS5944648B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997008563A1 (fr) * | 1995-08-31 | 1997-03-06 | Advantest Corporation | Circuit de correction de temporisation pour dispositif de test de semi-conducteur |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4503509A (en) * | 1982-07-29 | 1985-03-05 | Snap-On Tools Corporation | Calibrator for timing meter |
| US5225772A (en) * | 1990-09-05 | 1993-07-06 | Schlumberger Technologies, Inc. | Automatic test equipment system using pin slice architecture |
| US5212443A (en) * | 1990-09-05 | 1993-05-18 | Schlumberger Technologies, Inc. | Event sequencer for automatic test equipment |
| JP2002344293A (ja) * | 2001-05-11 | 2002-11-29 | Matsushita Electric Ind Co Ltd | 波形生成装置、及び波形生成方法 |
| US8295182B2 (en) * | 2007-07-03 | 2012-10-23 | Credence Systems Corporation | Routed event test system and method |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3659044A (en) * | 1970-07-31 | 1972-04-25 | Rca Corp | Test system for electrical apparatus |
| DE2415365C3 (de) * | 1974-03-29 | 1983-12-08 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung zum Ausblenden von Impulsen, deren Dauer kürzer ist als eine vorgegebene Prüfdauer tp aus einer eingangsseitig anliegenden Folge digitaler Impulse |
-
1978
- 1978-08-28 JP JP53105302A patent/JPS5944648B2/ja not_active Expired
-
1979
- 1979-08-24 US US06/069,348 patent/US4310802A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997008563A1 (fr) * | 1995-08-31 | 1997-03-06 | Advantest Corporation | Circuit de correction de temporisation pour dispositif de test de semi-conducteur |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5532177A (en) | 1980-03-06 |
| US4310802A (en) | 1982-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5261081A (en) | Sequence control apparatus for producing output signals in synchronous with a consistent delay from rising or falling edge of clock input signal | |
| JPH0694796A (ja) | 自動テスト装置用イベントシーケンサ | |
| JP3633988B2 (ja) | 半導体ｉｃ試験装置のタイミングエッジ生成回路 | |
| US6650162B2 (en) | Digital clock generator circuit with built-in frequency and duty cycle control | |
| US6798266B1 (en) | Universal clock generator using delay lock loop | |
| JPS5944648B2 (ja) | 論理波形発生装置 | |
| US4651334A (en) | Variable-ratio frequency divider | |
| US6172544B1 (en) | Timing signal generation circuit for semiconductor test system | |
| US5751738A (en) | Pattern generator cicuit for semiconductor test systerm | |
| JPS60100063A (ja) | テストパタ−ン発生装置 | |
| JPH1152029A (ja) | タイミング発生装置 | |
| JPS6026982B2 (ja) | 波形発生装置 | |
| JP3119382B2 (ja) | 半導体試験装置の波形整形回路 | |
| JPS63254823A (ja) | Ｄ形フリップフロップを使用した分周回路 | |
| JPS60179814A (ja) | Ν倍周期のクロツク作成回路 | |
| JP2929876B2 (ja) | Ｉｃテスタのパターンデータ出力回路 | |
| JP2854407B2 (ja) | パルスジェネレータ | |
| SU788103A1 (ru) | Генератор псевдослучайной последовательности | |
| JPS5975165A (ja) | タイミング発生器 | |
| JP2590838B2 (ja) | パルス発振回路 | |
| JPS60205896A (ja) | タイミング調整回路 | |
| JPH04147069A (ja) | テスト波形生成器 | |
| JPH0894722A (ja) | 半導体試験装置の波形整形器 | |
| JPH10233697A (ja) | シリアル／パラレルデータ変換回路 | |
| JP2004012175A (ja) | Ｐｌｌ内蔵回路の評価方法、ｐｌｌ内蔵回路の評価システム、及びｐｌｌ内蔵回路 |