JP2590838B2 - パルス発振回路 - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はパルス発振回路に関し、特に発振周期が可変
自在とされたパルス発振回路に関する。

従来技術 従来、この種の可変周期型のパルス発振回路としては
第７図に示すような遅延素子を使用した回路がある（例
えば、特開昭53−41142号公報参照）。第７図におい
て、第１の遅延素子71は基本周期の短い方のパルス幅を
決める遅延時間を有し、ドライバ回路74の出力信号を遅
延する。第２の遅延素子72は基本周期の長い方のパルス
幅と短い方のパルス幅との差分に相当する遅延時間を有
し、第１の遅延回路71の出力701の信号を遅延する。起
動制御回路73は第２の遅延素子72の出力703の信号と発
振開始信号702の信号とをナンド処理する。この出力705
はドライバ回路74の入力に接続されている。

周期可変回路78は第１の遅延素子71の出力701に接続
され、その出力704はドライバ回路74の入力に接続され
ている。周期可変制御回路76は周期可変回路78の出力70
4の信号と制御信号706とをナンド処理して、その出力70
8を周期可変回路78の入力に接続している。

第７図の動作を第８図のタイムチャートを用いて説明
する。起動時において、制御信号706は高レベル，発振
開始信号702は低レベルになっており、出力705,週力70
1,出力703,出力704は高レベル，出力708は低レベルにな
っている。

発振開始信号702が高レベルに変わると、起動制御回
路73の出力705は低レベルに変わる。そして、周期可変
回路78の出力704は高レベルであるから、ドライバ回路7
4の出力は高レベルに変わり、第１の遅延素子71の出力7
01を高レベルに変化させる。また周期可変回路78の出力
704は、出力701が変わっても出力708が低レベルである
ために高レベルのままである。第２の遅延素子72の出力
703は基本周期の短い方のパルス幅よりさらに遅れ、長
い方のパルス幅に等しい分だけ遅れて高レベルになる。

次に、起動制御回路73の出力705が低レベルに変わる
ため、ドライバ回路74の出力は出力704が高レベルであ
るから低レベルに変わる。これに遅れて、第１の遅延素
子71の出力701は低レベルに変わるが、周期可変回路78
の出力704は出力708が低レベルであるため高レベルのま
ま変化しない。第２の遅延素子72の出力703は基本周期
の長い方のパルス幅に等しい分だけ遅れて低レベルにな
り、起動制御回路73を高レベルに変える。

以上で最初に説明した状態に戻り発振が継続する。伸
長周期においては、出力703が高レベル，発振開始信号7
02が低レベルから高レベルに変わるかわりに、発振開始
信号702が高レベルのまま出力703が低レベルから高レベ
ルに変わったとして置換えると、前述の動作と同じため
その説明は省略する。

基本周期における動作は、伸長周期の動作状態におい
て、第１の遅延素子71の出力701が低レベルの時に、制
御信号706を低レベルに変えることにより、周期可変制
御回路76の出力708を高レベルにする。位相が進み第１
の遅延回路71の出力701が高レベルに変わると、周期可
変回路78の出力704は低レベルとなり、さらに遅れた第
２の遅延素子72の出力703の信号が高レベルに変わって
起動制御回路73の出力705を低レベルに変える前に、ド
ライバ回路74の出力を低レベルに変える。従って伸長し
た周期よりも早い基本周期の短い方のパルス幅が作成さ
れる。

この状態で第１の遅延素子71の出力701は基本周期の
短いパルス幅に相当する遅延時間で低レベルに変わり、
周期可変回路78の出力704を高レベルに変える。しか
し、第２の遅延素子72の出力703がさらに遅れて低レベ
ルに変わり、起動制御回路73の出力705を高レベルに変
えるまで、ドライバ回路74の出力は高レベルに変わらな
い。この動作により基本周期の長い方のパルス幅が第２
の遅延素子72の遅延時間により決まる。

ドライバ回路74の出力が高レベルに変わると、第１の
遅延素子71の出力701は基本周期の長い方のパルス幅に
相当する遅延時間で高レベルに変わり、周期可変回路78
の出力704を低レベルに変える。以上の一連の動作によ
り基本周期での発振が行われる。

基本周期での発振状態で、第１の遅延素子71の出力70
1が低レベルの時に制御信号706を高レベルにすると、出
力信号704は高レベルとなっているため、周期可変制御
回路76の出力708は低レベルとなる。第１の遅延素子71
の出力701が高レベルに変わっても周期可変回路78の出
力は高レベルに固定されることにより、前記の伸長した
周期における動作に移行する。

また、伸長した周期における動作において、第２の遅
延素子72の出力703が低レベルのときに、発振開始信号7
02を低レベルにすることにより、出力703が高レベルに
変っても起動制御回路73の出力705は高レベルのままと
なり、出力701,703,704を高レベルのままに保つことに
なって発振が停止することになる。

上述した従来の可変周期発振回路においては、遅延素
子で構成されているため発振周期の精度が十分ではな
く、また調整しても満足な精度がでないし、調整時間が
かかる欠点がある。また発振周期が不安定であるうえ
に、遅延素子等の駆動能力不足のため、金物量が増加す
る等の欠点がある。また任意の位相のタイミングを作成
する場合も同様の欠点があり、また、周期を可変にして
も遅延素子に伝搬する信号の位相開始後は常に一定であ
り、位相を変えることができないという欠点もある。

発明の目的 本発明の目的は、簡単な構成にて精度良く周期を変え
ることができると共に、周期と位相とをも同時に可変自
在なパルス発振回路を提供することである。

発明の構成 本発明のパルス発振回路は、起動信号に応答して外部
クロック信号に同期した発振開始用の単発パルスを発生
する手段と、前記外部クロック信号によりシフト動作を
なす第１のシフトレジスタと、前記第１のシフトレジス
タの複数の出力を択一的に導出する第１の選択手段と、
この選択出力を前記外部クロック信号によりシフトする
第２のシフトレジスタと、起動時には前記単発パルス
を、以後は前記第２のシフトレジスタの出力を夫々選択
して前記第１のシフトレジスタの入力とする第２の選択
手段とを有することを特徴としている。

実施例 次に本発明について図面を参照して説明する。

第１図は本発明の一実施例を示す回路図である。図に
おいて、起動停止回路１は起動信号102及び外部クロッ
ク信号101を用いて、このクロック信号に同期した停止
信号104と同じくクロック信号に同期した単発パルスで
ある微分した開始信号103とを生成する回路である。第
１のシフトレジスタ２はクロック信号101によりシフト
動作し、各ビットより任意の出力201,202,203,204,205
を得ることができる。

第１の選択回路３は第１のシフトレジスタ２の出力20
1,202,203を入力とし、第１の制御信号302によりシフト
レジスタ２の出力201,202,203のいずれかの信号を選択
して出力301に導出する。第２のシフトレジスタ４は第
１の選択回路３の出力301を入力とし、クロック信号101
によりシフト動作するシフトレジスタであり、各ビット
の任意の出力401,402,403,404を得ることができる。

第２の選択回路５は起動停止回路１の出力103,104お
よび第２のシフトレジスタ４の出力401を入力とし、起
動信号102に応答して単発パルスである開始信号103を選
択し、またそれ以降は第２のシフトレジスタ４の出力40
1を選択して夫々第１のシフトレジスタ２へ導入（501）
する。そして、この選択回路５は停止信号104に応答し
てその選択動作を停止するようになっている。

第２図は本発明の他の実施例を示す回路図である。第
２図において第１図と同等部分は同一符号により示して
いる。第２の選択回路５は起動停止回路１から生成され
る開始信号103と停止信号104と第２のシフトレジスタ４
の出力401,402,403とを入力されている。この第２の選
択回路５は起動信号に応答して、起動時には開始信号で
ある単発パルス103を選択し、それ以降は第２の制御信
号502により第２のシフトレジスタ４の複数の出力401,4
02,403のうちの１つを選択して出力501とする。また、
この選択回路５は停止信号104に応答して選択動作を停
止することは第１図の例と同様である。他は第１図の例
と同等であり、その説明は省略する。

第３図は第1,2図で使用される起動停止回路１の一実
施例である。第３図において第１図および第２図と同等
信号は同一符号により示している。第１のフリップフロ
ップ11はクロック信号101により起動信号102を取込み、
停止信号104を出力する。第３のシフトレジスタ12はク
ロック信号101より停止信号104をシフトし、必要なパル
ス幅に相当する遅延時間後に負の出力105を出力する。
アンド回路13は停止信号104と負の出力105をアンドして
起動信号102を微分した単発パルスの開始信号103を出力
する。

第４図は第３図の動作を示すタイムチャートである。
第４図の信号の各記号は第３図の記号の各記号と一致し
ている。第４図に示すように起動信号102が低レベルか
ら高レベルになると、開始信号103が低レベルから高レ
ベルとなり、さらに第３のシフトレジスタ12のビット数
分のクロック分だけ遅れて低レベルになると共に、停止
信号104が低レベルから高レベルになることがわかる。
起動信号102が高レベルから低レベルになると、停止信
号104は高レベルから低レベルに変わり、開始信号103は
低レベルのままである。

第５図は第１図の動作を示すタイムチャートであり、
各信号の記号は第１図の各信号のそれと一致している。
このタイムチャートは発振開始が起動信号102により行
われる発振開始期と、第１の制御信号302により周期お
よび位相が変化する周期（位相）可変期とを示してい
る。第５図においては発振開始期は基本周期t0で記述し
ているが、第１の制御信号302の制御より伸長周期t1又
はt2であっても可能である。

起動停止回路１で生成された開始信号103が第２の選
択回路５より選択されて出力501に出力される。出力501
の信号をクロックパルス101に同期して第１のシフトレ
ジスタ２がシフトし、出力201,202,203,204及び205に導
出する。これ等出力のうち出力201,202,203が入力され
た第１の選択回路３において、第１の制御信号302によ
り出力201,202,203のいずれかが選択されて（第５図で
は出力201）出力301に導出される。この出力301の信号
を第２のシフトレジスタ４がクロックパルス101により
シフトして出力401,402,403,404に導出する。さらに第
２の選択回路５がこれ等出力のうち１つの出力401の信
号を選択して出力501に導出することにより、発振の開
始および継続が行われる。

また、第５図における周期（位相）可変期に示すよう
に、第１の選択回路３において、第１の制御信号302よ
り第１のシフトレジスタ２の出力201を選択した時の太
幅線，出力202を選択した時の実線，出力203を選択した
時の点線のように、選択回路３における選択態様を変え
ることにより第１のシフトレジスタ２の出力と第２のシ
フトレジスタ４の出力との位相を変え、同時に次の周期
の開始時期を変えて各々周期をt0,t1,t2に変えることが
できる。尚、発振出力としては、両シフトレジスタ２及
び４の出力204,205,402,403,404等をすべて用いること
ができる。

第６図は第２図の回路の動作を示すタイムチャートで
あり、各信号の記号は第２図のそれと一致している。第
２図の回路において第１の選択回路３を第１図の回路の
場合と同じ様に制御する時は第５図のタイムチャートに
示す動作をする。従って、第６図においては第２の選択
回路５を制御した時のタイムチャートを示す。

周期可変期に示すように発振状態において、第２の制
御信号502により第２の選択回路５が第２のシフトレジ
スタの出力403を選択した時は太幅線，出力402を選択し
た時は実線，出力401を選択した時は点線で夫々示す信
号を出力501に導出することにより、第１のシフトレジ
スタ２の出力と第２のシフトレジスタ４の出力との位相
を変えることなく、次の周期の開始時期を変えることに
より周期t3,t4,t5を得ることができる。

また、停止期に示すように、起動信号102により起動
停止回路１が停止信号104を出力すると、第２の選択回
路５は出力501に何も出力しないことになり、信号の伝
搬が行われず、よって発振が停止する。第１図の回路に
おける発振の停止も停止信号104が入力されることによ
り第２の選択回路５が第６図の場合と同様に発振を停止
する。

また、第２図において第１の選択回路３と第２の選択
回路５とを同時に制御することにより、９種類の周期と
タイミングの位相関係を得ることができる。また起動信
号102に発振開始パルス信号とこのパルスのパルス幅分
だけ遅れた停止のパルス信号とを加えることにより、１
回だけの出力信号が得られ、さらに起動信号102にクロ
ックパルスに対して十分長いパルス幅を有したパルス信
号を繰返して印加することにより任意の遅い周期の信号
が得られる。

以上の構成とすることにより、第１及び第２のシフト
レジスタ２及び４の夫々の複数出力から、クロック信号
の周期の整数倍の位相差を互いに有しかつこれ等出力の
発振周期を任意に変化自在なパルス信号が得られること
になる。

発明の効果 以上説明したように本発明によれば、外部クロック信
号として高精度の周期を有する信号を印加することによ
り、高精度の発振周期が得られ、またこのクロック信号
の周期の整数倍の位相差を持つタイミング信号を何等調
整を要することなく得ることができ、また、周期と位相
とを同時に可変し、更には周期のみを可変することがで
きるという効果がある。更にはまた、本発明によれば、
遅延素子等のデイスクリート部品を使用しないため集積
回路化でき、金物量を大幅に削減できるという効果があ
る。

【図面の簡単な説明】

第１図は本発明の１実施例のブロック図、第２図は本発
明の他の実施例のブロック図、第３図は第1,2図におけ
る起動停止回路の例を示す回路図、第４図は第３図の回
路の動作を示すタイムチャート、第５図は第１図の実施
例の動作を示すタイムチャート、第６図は第２図の実施
例の動作を示すタイムチャート、第７図は従来のパルス
発振回路の例を示す図、第８図は第７図のブロックの動
作を示すタイムチャートである。 主要部分の符号の説明 １……起動停止回路 2,4……シフトレジスタ 3,5……選択回路

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】起動信号に応答して外部クロック信号に同
   期した発振開始用の単発パルスを発生する手段と、前記
   外部クロック信号によりシフト動作をなす第１のシフト
   レジスタと、前記第１のシフトレジスタの複数の出力を
   択一的に導出する第１の選択手段と、この選択出力を前
   記外部クロック信号によりシフトする第２のシフトレジ
   スタと、起動時には前記単発パルスを、以後は前記第２
   のシフトレジスタの出力を夫々選択して前記第１のシフ
   トレジスタの入力とする第２の選択手段とを有すること
   を特徴とするパルス発振回路。
2. 【請求項２】前記第２の選択手段は、前記起動時以後前
   記第２のシフトレジスタの複数の出力を択一的に選択し
   て前記第１のシフトレジスタの入力とするよう構成され
   ていることを特徴とする特許請求の範囲第１項記載のパ
   ルス発振回路。