KR0152397B1 - 근원지 동기전송 방식 데이타 수신장치 - Google Patents

Abstract

본 발명은 독립 동기 방식에 의해서 동기되는 시스템에서 수신되는 데이타를 수신단의 지역 클록으로 파이프라인 처리가 이루어질 수 있도록 한 근원지 동기 전송 방식 데이타 수신 장치에 관한 것이다.

이러한 본 발명은 송신단에서 출력되는 데이타와 패킷 동기 신호를 수신되는 플릿 동기 신호에 래치시키는 래치부와, 래치부에서 출력되는 패킷 동기 신호와 수신되는 플릿 동기 신호에 따라 쓰기 제어 신호를 발생하는 쓰기 제어기와, 래치부에서 출력되는 패킷 동기 신호와 수신단 클록을 동기화시키는 동기화기와, 동기화기에서 출력되는 신호와 듀얼 포트 기억 소자의 상태 신호에 따라 수신단의 동작 클록을 기준으로 하는 읽기 시작점 선택 신호를 출력하여 파이프라인 처리가 가능토록 하는 읽기 시점 선택부와, 읽기 시점 선택부에서 출력되는 신호에 따라 읽기 제어 신호를 발생하는 읽기 제어기와, 쓰기 제어기의 출력 신호에 의해 상기 래치부에서 출력되는 데이타를 기록하고 읽기 제어기에서 출력되는 신호에 의해 기록된 데이타를 판독하여 출력하는 듀얼 포트 기억 소자로 이루어진다.

Description

근원지 동기 전송 방식 데이타 수신 장치

제1도는 일반적인 근원지 동기 전송 방식을 사용하는 송신 수단의 연결 구성도.

제2도는 제1도의 송신단 동작 파형도.

제3도는 본 발명에 의한 근원지 동기 전송 방식 데이타 수신 장치 블럭 구성도.

제4도는 제3도의 각부 동작 파형도.

* 도면의 주요부분에 대한 부호의 설명

1 : 송신단 2 : 수신단

6 : 래치부 7 : 쓰기 제어기

8 : 동기화기 9 : 읽기 시점 선택부

10 : 읽기 제어기 11 : 듀얼 포트 기억 소자

본 발명은 근원지 동기 전송 방식의 데이타 수신에 관한 것으로, 특히 독립 동기 방식에 의해서 동기되는 시스템에서 수신되는 데이타를 지역 클록으로 파이프라인 처리가 이루어질 수 있도록 한 근원지 동기 전송 방식 데이타 수신 장치에 관한 것이다.

일반적으로, 다수개의 노드가 케이블과 같은 유선 전송 매체에 의하여 점 대 점 연결로 구성된 시스템을 동기화 하는 방식으로 크게 종속 동기(Slave synchronization) 방식과 독립 동기(Plesiochronous) 방식이 있다.

종속 동기는 전체 시스템에서 어느 한 노드가 주 클록원이 되어 다른 노드에게 클록을 분배하는 방식으로 모든 시스템이 주 클록에 동기되어 동작되도록 하는 방식이다.

상기와 같은 종속 동기 방식은 시스템이 물리적으로 커지면, 고속의 정확한 클록을 유지하기가 어렵고, 주 클록원이 시스템의 단일점 고장 원인이 되는 문제점이 있었다.

또한, 독립 동기 방식은 시스템을 구성하는 각 노드가 동일한 주파수를 갖는 독립적인 클록원에 의해서 동작되는 것인데, 종속 동기에서 발생하는 주 클록원의 유지 문제를 제거할 수는 있으나, 반면 임의의 노드간에 데이타를 전송할 경우 송신 노드와 수신 노드의 클록 위상 차이를 극복해야 하는 어려움이 따른다.

여기서 독립 동기 방식의 시스템에서 임의의 노드 간에 데이타를 전송하는 방법 중의 하나로 근원지 동기식 전송 방식(Source synchronous)을 사용하며, 근원지 동기 방식은 송신단이 데이타 송신시에 데이타에 대한 동기 정보를 제공하는 것으로, 수신단은 송신단에서 제공되는 동기 정보를 사용하여 데이타의 시작점 및 수신 지점을 찾게 되는 방식을 말한다.

따라서 본 발명은 독립 동기 방식에 의해서 동기되는 시스템에서 수신되는 데이타를 수신단의 지역 클록으로 파이프라인 처리가 이루어질 수 있도록 근원지 동기 전송 방식 데이타 수신 장치를 제공하는데 있다.

이러한 목적을 달성하기 위한 기술적 수단은 송신단에서 출력되는 데이타와 패킷 동기 신호를 수신되는 플릿 동기 신호에 래치시키는 래치부와, 상기 래치부에서 출력되는 패킷 동기 신호와 수신되는 플릿 동기 신호에 따라 쓰기 어드레스와 쓰기 신호 및 테일 신호를 발생하여 쓰기 동작을 제어하는 쓰기 제어기와, 상기 래치부에서 출력되는 패킷 동기 신호와 수신단 클록을 동기화시키는 동기화기와, 상기 동기화기에서 출력되는 신호와 듀얼 포트 기억 소자의 상태 신호에 따라 수신단의 동작 클록을 기준으로 하는 읽기 시작점 선택 신호를 출력하는 읽기 시점 선택부와, 상기 읽기 시점 선택부에서 출력되는 신호에 따라 읽기 제어 신호를 발생하는 읽기 제어기와, 상기 쓰기 제어기의 출력 신호에 의해 상기 래치부에서 출력되는 데이타를 기록하고 상기 읽기 제어기에서 출력되는 신호에 의해 기록된 데이타를 판독하여 출력하는 듀얼 포트 기억 소자로 이루어진다.

이하, 본 발명의 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.

제1도는 일반적인 근원지 동기 전송 방식에서 송수신단의 연결 구성도이다.

도시된 바와 같이, 송신단(1)과 수신단(2)이 유선 전송 연결 매체(3)에 의해서 연결되고, 송신단(1)과 수신단(2)이 동일한 주파수를 갖는 독립 클록 발생기(4), (5)에서 각각 발생된 CLK_A와 CLK_B에 의해서 동작하도록 구성된다.

제3도는 본 발명에 의한 근원지 동기 전송 방식 데이타 수신 장치 구성도이다.

도시된 바와 같이, 송신단(1)에서 출력되는 데이타와 패킷 동기 신호를 수신하는 플릿 동기 신호에 래치시키는 래치부(6)와, 상기 래치부(6)에서 출력되는 패킷 동기 신호와 수신되는 플릿 동기 신호에 따라 쓰기 어드레스와 쓰기 신호 및 테일 신호를 발생하여 쓰기 동작을 제어하는 쓰기 제어기(7)와, 상기 래치부(5)에서 출력되는 패킷 동기 신호와 수신단 클록을 동기화시키는 동기화기(8)와, 상기 동기화기(8)에서 출력되는 신호와 듀얼 포트 기억 소자의 상태 신호에 따라 수신단의 동작 클록을 기준으로 하는 읽기 시작점 선택 신호를 출력하는 읽기 시점 선택부(9)와, 상기 읽기 시점 선택부(9)에서 출력되는 신호에 따라 읽기 제어 신호를 발생하는 읽기 제어기(10)와, 상기 쓰기 제어기(7)의 출력 신호에 의해 상기 래치부(6)에서 출력되는 데이타를 기록하고 상기 읽기 제어기(10)에서 출력되는 읽기 제어 신호에 의해 기록된 데이타를 판독하여 출력하는 듀얼 포트 기억 소자(11)로 구성되었다.

이와 같이 구성된 본 발명에 의한 근원지 동기 전송 방식 데이타 수신 장치의 작용 및 효과를 첨부한 도면 제1도 내지 제4도를 참조하여 설명하면 다음과 같다.

먼저, 송신단(1)은 패킷 데이타를 전송하기 위해서 제2도와 같은 파형으로 출력단을 형성한다.

제2도에서 Ready(e)는 수신단(2)에서 패킷 단위의 전송 흐름 제어를 위하여 송신단으로 전송하는 신호선으로 수신단의 버퍼 상태(듀얼 포트 기억 소자)를 표시한다.

송신단은 Ready 신호가 low 상태로 구동되는 것을 확인하고 데이타를 전송한다.

Sync_o(b)는 송신단의 동작 클록(a)과 동일한 동작 시간을 갖는 신호로 패킷을 구성하는 플릿(Flit)의 동기 정보로써 전송되고, Valid_o(d)는 패킷의 시작점과 종료점을 알리는 패킷 동기 신호로써 Data_o(c)를 통하여 전송되는 패킷 데이타의 첫번째 플릿 시작점(f)에서 low 상태로 구동하여 마지막 플릿의 시작점(g)에서 high 상태로 거둔다.

이와 같은 과정으로 송신단(1)에서 각각의 동기 신호 및 데이타가 송신되면 수신단(2)은 제3도와 같은 구성에 의해 송신 데이타를 파이프라인 처리한다.

즉, 수신단으로 입력되는 플릿 동기 신호 Sync_i, 입력 데이타 Data_i, 입력 패킷 동기 신호 Valid_i가 제4도의 (a), (b), (c)의 시간 관계로 입력되면, 래치부(6)는 Sync_i의 상승 에지에서 Data_i를 래치하여 제4도의 Data(d)와 Valid(e)의 파형을 만들어낸다.

Valid와 Sync_i를 입력으로 쓰기 제어기(7)는 하나의 패킷을 저장할 수 있는 듀얼 포트 기억 소자(11)의 쓰기 포트에 Sync_i의 상승 에지를 기준으로 제4도의 (f)와 같은 쓰기 어드레스 Wa와 (i)와 같은 쓰기 신호 Wr, 그리고 패킷의 마지막 플릿동안 low 값을 갖는 (j)와 같은 Tail를 발생한다.

쓰기 제어기(7)는 패킷의 마지막 플릿의 쓰기가 종료되면 쓰기 어드레스 Wa를 0으로 한다.

Sync_i의 상승 에지에서 래치된 데이타 Data와 패킷 동기 정보 Valid는 Sync_i의 상승 에지에서 한번 더 래치되어 제4도의 (f)와 (g) 같은 Wd와 Wv의 파형을 갖게 되고, Wd와 Wv는 쓰기 제어기(7)에서 발생하는 쓰기 어드레스 Wa와 쓰기 신호 Wr에 의하여 Tail 신호와 함께 듀얼 포트 기억 소자(11)에 쓰기 제어 신호로 입력된다.

Valid 신호는 이단 래치로 구성되는 동기화기(8)에 의해 수신단 동작 클록인 제4도의 (k)와 같은 CLK_B로 동기화되어 제4도의 (l)과 같은 Sv의 파형을 갖는 신호를 만든다.

Sv는 읽기 시점 선택부(9) 내의 다단의 플립플롭(9a-1, 9a-2, ……, 9a-m)이 직렬로 연결된 회로의 입력으로 사용된다.

다단 플립플롭의 n-비트 출력은 m-to-1 다중화기(9b)의 입력으로 사용되고, 다중화기(9b)는 Lig₂m-비트로 구성된 제4도의 (r)과 같은 선택 신호 Sel 신호에 의해 m-비트 중 하나를 선택하여 제4도의 (m)과 같은 Dv의 파형으로 출력하여 읽기 제어기(10)에 입력한다.

읽기 제어기(10)는 Dv 신호와 CLK_B 신호를 입력으로 CLK_B의 상승 에지에 동기되는 듀얼 포트 기억 소자(11)의 읽기 어드레스로 제4도의 (n)과 같은 Ra를 발생한다.

그리고 듀얼 포트 기억 소자(11)에서 출력되는 데이타 중 패킷의 마지막을 표현하는 제4도의 (p)와 같은 Rtail를 감지하여, 이를 이용하여 송신단의 다음 패킷 전송 시점을 알려주는 제4도의 (q)와 같은 흐름 제어 신호 Ready를 발생한다.

쓰기 제어기(7)는 패킷의 마지막 플릿에 해당하는 읽기 어드레스를 발생한 후에 Dv 신호가 다시 low 상태로 될 때까지 읽기 어드레스 값을 유지한다.

듀얼 포트 기억 소자(11)의 출력 데이타는 파이프라인을 형성하는 플립플롭의 입력으로 연결된다.

따라서, 수신단 입력 데이타 Data_i와 입력 패킷 동기 신호 Valid_i는 입력 플릿 동기 신호 Sync_i의 상승 에지에서 래치한 후 동기화기(8)의 동기화 시간 Tsync(제4도의 S)와 다단 플립플롭(9a-1, 9a-2, …, 9a-m)과 같은 다중화기(9b)로 구성된 읽기 시작점 선택부(9)에 의한 제4도의 T와 같은 지연 Trps후부터 수신단의 클록 CLK_B에 의해서 파이프라인 처리된다.

여기서 읽기 시점 선택부(9)와 듀얼 포트 기억 소자(11)는 송신단으로부터 입력되는 플릿 동기 신호 Sync_i와 수신단의 동작 클록 CLK_B의 위상 차이 및 동적 주기를 보상한다(Sync_i의 클록원은 송신단이고, 또 전송 매체를 통하여 전송되는 신호이므로 동작 주기를 벗어날 수 있다).

Sync_i의 주기를 Tsi라 하고 CLK_B의 동작 주기를 Tclk라 할 때, N개의 플릿으로 구성된 패킷이 듀얼 포트 기억 소자(11)에 입력되는 시간 Twr는 식 1과 같다.

Twr = Tsync_i × N ……… 식 1

듀얼 포트 기억 소자(11)로부터 하나의 패킷을 읽어내는 시간 Trd는 식 2와 같다.

Trd = Tclk × N ……… 식 2

상기 식 1과 식 2에 의해 듀얼 포트 기억 소자(11)에 하나의 패킷을 쓰는 시간과 읽어내는 시간의 차이 Tdiff는 식 3과 같다.

Tdiff = abs[(Tsync_i - Tclk) ×] ……… 식 3

식 3에 의해서 결정된 Tdiff를 Tclk로 나눈 몫을 이진수로 변환하여 Sel 신호를 만든다.

이때, 읽기 시점 선택부(9)에 의한 지연 시간 Trps는 식 4와 같이 된다.

수신단은 입력되는 패킷 동기 신호를 이단 래치에 의해서 동기화하는데 걸리는 시간 Tsync와 식 4에 의한 읽기 시점 선택부(9)의 지연 시간 trps의 시간 후부터 수신단 동작 클록을 기준으로 파이프라인 처리를 진행하게 되는 것이다.

이상에서와 같이 본 발명은 수신되는 패킷의 마지막 플릿이 입력되기 전에 수신단의 클록을 기준으로 입력 데이타의 판독이 가능한 효과가 있으며, 수신단 클록을 기준으로 입력 데이타를 파이프라인 처리할 수 있는 효과가 있다.

Claims (2)

1. 송신단에서 출력되는 데이타와 패킷 동기 신호를 수신되는 플릿 동기 신호에 래치시키는 래치부와, 상기 래치부에서 출력되는 패킷 동기 신호와 수신되는 플릿 동기 신호에 따라 쓰기 어드레스와 쓰기 신호 및 테일 신호를 발생하여 쓰기 동작을 제어하는 쓰기 제어기와, 상기 래치부에서 출력되는 패킷 동기 신호와 수신단의 클록을 동기시키는 동기화기와, 상기 동기화기에서 출력되는 신호와 듀얼 포트 기억 소자의 상태 신호에 따라 수신단의 동작 클록을 기준으로 하는 읽기 시작점 선택 신호를 출력하여 파이프라인 처리가 가능토록 하는 읽기 시점 선택부와, 상기 읽기 시점 선택부에서 출력되는 신호에 따라 읽기 제어 신호를 발생하는 읽기 제어기와, 상기 쓰기 제어기의 출력 신호에 의해 상기 래치부에서 출력되는 데이타를 기록하고 상기 읽기 제어기에서 출력되는 신호에 의해 기록된 데이타를 판독하여 출력하는 듀얼 포트 기억 소자를 포함하여 구성된 것을 특징으로 하는 근원지 동기 전송 방식 데이타 수신 장치.
2. 제1항에 있어서, 상기 읽기 시점 제어부는 상기 동기화기에서 출력되는 신호를 수신단 클록에 동기시켜 출력하는 직렬로 연결되는 다수개의 플립플롭과, 상기 다수개의 플립플롭에서 각각 출력되는 신호를 상기 듀얼 포트 상태 신호에 따라 다중화하여 읽기 시작점 신호로 출력하는 다중화기로 구성된 것을 특징으로 하는 근원지 동기 전송 방식 데이타 수신 장치.