KR19980069825A - 동기식 직렬 데이터 전송장치 - Google Patents

동기식 직렬 데이터 전송장치 Download PDF

Info

Publication number
KR19980069825A
KR19980069825A KR1019970030760A KR19970030760A KR19980069825A KR 19980069825 A KR19980069825 A KR 19980069825A KR 1019970030760 A KR1019970030760 A KR 1019970030760A KR 19970030760 A KR19970030760 A KR 19970030760A KR 19980069825 A KR19980069825 A KR 19980069825A
Authority
KR
South Korea
Prior art keywords
data
state
transmission
clock
control means
Prior art date
Application number
KR1019970030760A
Other languages
English (en)
Inventor
이토테루유키
스즈키카추노리
Original Assignee
키타오카타카시
미쓰비시덴키가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 키타오카타카시, 미쓰비시덴키가부시끼가이샤 filed Critical 키타오카타카시
Publication of KR19980069825A publication Critical patent/KR19980069825A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)
  • Communication Control (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

입력 수신 데이터 무효 레벨이나 클럭 인에이블 에지(clock enable edge)가 다른 외부 수신회로에 대응시키기 위해서는, 하드웨어의 변경이 필요하다.
직렬 데이터 출력 제어수단(23)으로부터 송신 완료 신호가 발생하면, 데이터 제어수단(25)이 직렬 데이터 상태 기억수단(24)에 미리 보존되어 있는 상태 데이터에 대응한 소정의 상태로 데이터 출력단자(11)의 라인상태를 유지하고, 클럭 제어수단(27)이 클럭상태 기억수단(26)에 미리 보존되어 있는 상태 데이터에 대응한 소정의 클럭 디스에이블 상태로 클럭 출력단자(12)의 라인상태를 유지하도록 하였다.

Description

동기식 직렬 데이터 전송장치
본 발명은, 복수의 외부 수신회로가 접속되고 그들 각 외부 수신회로의 각각에 대하여, 전송 데이터를 클럭신호에 동기시켜 직렬로 전송하는 동기식 직렬 데이터 전송장치에 관한 것으로서, 특히 전송 데이터의 최종 데이터 송신 완료후에 있어서의 해당 동기식 직렬 데이터 전송장치와 외부 수신회로를 접속하기 위한 데이터 입출력단자간, 혹은 클럭 입출력단자간의 인터페이스(interface)에 관한 것이다.
도 12는 종래의 동기식 직렬 데이터 전송장치를 이용한 통신 시스템을 도시하는 블럭도이고, 도 13은 그 동기식 직렬 데이터 전송장치의 내부구성을 도시하는 블럭도이다. 이들 각 도면에 있어서, (1)은 전송 데이터를 클럭신호에 동기시켜 직렬로 전송하는 종래의 동기식 직렬 데이터 전송장치이며, (2a∼2n)은 이 동기식 직렬 데이터 전송장치(1)로부터 송출된 전송 데이터를 수신하는 복수의 외부 수신회로이다. (11)은 동기식 직렬 데이터 전송장치(1)가 전송 데이터를 송출하는 데이터 출력단자, (12)는 마찬가지로 클럭신호를 송출하는 클럭 출력단자이고, (13)은 각 외부 수신회로(2a∼2n)에 있어서 동기식 직렬 데이터 전송장치(1)가 데이터 출력단자(11)로 송출한 전송 데이터를 수신하는 데이터 입력단자, (14)는 마찬가지로 클럭신호를 수신하는 클럭 입력단자이다. 또한, (21)은 클럭 출력단자(12)로부터 출력되는 클럭신호를 생성하는 클럭신호 발생수단이고, (22)는 외부로부터 병렬로 입력된 입력 데이터를 직렬 데이터로 변환하고, 그것을 클럭신호 발생수단(21)으로부터의 클럭신호에 동기시켜 전송 데이터로서 데이터 출력단자(11)에서 송출하는 직렬 데이터 출력수단이다.
다음에 동작에 대하여 설명한다.
동기식 직렬 데이터 전송장치(1)는 외부로부터 입력 데이터가 병렬로 입력되면, 그것을 직렬 데이터 출력수단(22)에서 직렬 데이터로 변환하고, 그것을 클럭신호 발생수단(21)이 발생하는 클럭신호에 동기시켜 전송 데이터를 생성한다. 이 전송 데이터를 데이터 출력단자(11)로부터, 또한 클럭신호 발생수단(21)이 발생한 클럭신호를 클럭 출력단자(12)로부터, 전송선(先)의 외부 수신회로(2a∼2n)를 지정하여 송출한다. 이 전송 데이터의 최종 데이터의 송신이 완료되면, 이 동기식 직렬 데이터 전송장치(1)에서는 도 14에 도시하는 바와 같이, 데이터 출력단자(11)가 그 전송 데이터의 최종 데이터를 유지한 상태로 종료한다.
그 때문에, 이러한 동기식 직렬 데이터 전송장치(1)에서는, 전송선(先)의 외부 수신회로(2a∼2n)의 입력 수신 데이터 무효 레벨이, 예를 들면 하이 레벨(이하, H라 한다)의 경우에는, 전송 데이터의 최종 데이터가 항상 H가 되도록 하거나, 동기식 직렬 데이터 전송장치(1)로부터 전송선(先)의 외부 수신회로(2a∼2n)에 대하여 전송 데이터의 송신이 완료한 것을 어떤 방법으로든 알아서 그것을 수신한 외부 수신회로(2a∼2n)측에서 라인의 분리를 하는 등의 고안이 필요하게 된다. 또한, 입력 수신 데이터 무효 레벨이 다른 외부 수신회로(2a∼2n)에 대응시키는 경우에는, 해당 동기식 직렬 데이터 전송장치(1)의 하드웨어의 변경을 필요로 한다.
한편, 전송 데이터의 최종 데이터 송신 완료후에 있어서의 클럭 출력단자(12)의 라인상태는, 클럭신호가 하강 인에이블인 경우에는 데이터 1, 상승 인에이블인 경우에는 클럭출력은 데이터 0(클럭 에지 디스에이블 상태)로 각각 종료한다. 따라서, 클럭 인에이블 에지가 다른 외부 수신회로(2a∼2n)에 대응시키는 경우에는 하드웨어의 변경이 필요하게 된다.
또, 이러한 종래 동기식 직렬 데이터 전송장치에 대하여, 예를 들면 일본국 특허공개 평성 제 5-181796 호 공보에 기재되어 있다.
종래의 동기식 직렬 데이터 전송장치는 이상과 같이 구성되어 있기 때문에, 전송선(先)의 외부 수신회로(2a∼2n)의 입력 수신 데이터 무효 레벨에 맞추어, 전송 데이터의 최종 데이터를 항상 그 레벨이 되도록 하거나, 전송 데이터의 송신이 완료된 것을 어떠한 방법으로든 전송선(先)의 외부 수신회로(2a∼2n)에 알려서 라인의 분리를 하게 하는 등의 연구가 필요해 지고, 입력 수신 데이터 무효 레벨이 다른 외부 수신회로(2a∼2n)에 대응시키는 경우에는, 동기식 직렬 데이터 전송장치의 하드웨어의 변경이 필요하고, 또한, 클럭 인에이블 에지의 다른 외부 수신회로(2a∼2n)에 대응시키는 경우에도 하드웨어의 변경이 필요하게 되는 등의 과제가 있었다.
본 발명의 목적은 상기와 같은 과제를 해결하기 위해서 이루어진 것으로, 입력 수신 데이터 무효 레벨, 혹은 클럭 인에이블 에지가 다른 외부 수신회로에 대해서도 하드웨어의 변경을 수반하지 않고 대응이 가능한 동기식 직렬 데이터 전송장치를 얻는 데 있다.
도 1은 본 발명의 실시예 1에 의한 동기식 직렬 데이터 전송장치를 이용한 통신 시스템을 도시하는 블럭도,
도 2는 실시예 1에 있어서의 동기식 직렬 데이터 전송장치의 내부구성을 도시하는 블럭도,
도 3은 실시예 1에 있어서의, 다음에 접속되는 외부 수신회로의 입력 수신 데이터 무효 레벨이 데이터 0인 경우의 전송 데이터와 클럭신호의 파형을 도시하는 타이밍도,
도 4는 실시예 1에 있어서의, 다음에 접속되는 외부 수신회로의 입력 수신 데이터 무효 레벨이 데이터 1인 경우의 전송 데이터와 클럭신호의 파형을 도시하는 타이밍도,
도 5는 실시예 1에 있어서의, 다음에 접속되는 외부 수신회로의 입력 수신 데이터 무효 레벨이 하이 임피던스 상태인 경우의 전송 데이터와 클럭신호의 파형을 도시하는 타이밍도,
도 6은 본 발명의 실시예 2에 의한 동기식 직렬 데이터 전송장치를 이용한 통신 시스템을 도시하는 블럭도,
도 7은 실시예 2에 있어서의 동기식 직렬 데이터 전송장치의 내부구성을 도시하는 블럭도,
도 8은 실시예 2에 있어서의, 다음에 접속되는 외부 수신회로의 클럭 인에이블 에지가 상승 인에이블인 경우의 전송 데이터와 클럭신호의 파형을 도시하는 타이밍도,
도 9는 실시예 2에 있어서의, 다음에 접속되는 외부 수신회로의 클럭 인에이블 에지가 하강 인에이블인 경우의 전송 데이터와 클럭신호의 파형을 도시하는 타이밍도,
도 10은 실시예 2에 있어서의, 다음에 접속되는 외부 수신회로가 하이 임피던스 상태를 클럭 에지 디스에이블 상태로 하는 것인 경우의, 전송 데이터와 클럭신호의 파형을 도시하는 타이밍도,
도 11은 본 발명의 실시예 3에 의한 동기식 직렬 데이터 전송장치의 내부구성을 도시하는 블럭도,
도 12는 종래의 동기식 직렬 데이터 전송장치를 이용한 통신 시스템을 도시하는 블럭도,
도 13은 종래의 동기식 직렬 데이터 전송장치의 내부구성을 도시하는 블럭도,
도 14는 종래의 동기식 직렬 데이터 전송장치에 있어서의 전송 데이터와 클럭신호의 파형을 도시하는 타이밍도.
도면의 주요부분에 대한 부호의 설명
3, 5, 7 : 동기식 직렬 데이터 전송장치
4a∼4n, 6a∼6n : 외부 수신회로
11 : 데이터 출력단자 12 : 클럭 출력단자
21 : 클럭신호 발생수단 23 : 직렬 데이터 출력 제어수단
24 : 직렬 데이터 상태 기억수단 25 : 데이터 제어수단
26 : 클럭상태 기억수단 27 : 클럭 제어수단
청구항 1에 기재된 발명에 대한 동기식 직렬 데이터 전송장치는, 송신 데이터의 최종 데이터의 송신이 끝난 시점에서 직렬 데이터 출력 제어수단이 송신 완료 신호를 발생시키면, 그것을 수신한 데이터 제어수단이 데이터 출력단자의 라인상태를 직렬 데이터 상태 기억수단이 기억하고 있는 상태 데이터에 대응한 소정의 상태로 유지하도록 한 것이다.
청구항 2에 기재된 발명에 대한 동기식 직렬 데이터 전송장치는, 송신 데이터의 최종 데이터의 송신이 끝난 시점에서 직렬 데이터 출력 제어수단이 송신 완료 신호를 발생시키면, 그것을 수신한 클럭 제어수단이 클럭 출력단자의 라인상태를 클럭상태 기억수단이 기억하고 있는 상태 데이터에 대응한 소정의 상태로 유지하 도록 한 것이다.
청구항 3에 기재된 발명에 대한 동기식 직렬 데이터 전송장치는, 송신 데이터의 최종 데이터의 송신이 끝난 시점에서 직렬 데이터 출력 제어수단이 송신 완료 신호를 발생시키면, 그것을 수신한 데이터 제어수단이 데이터 출력단자의 라인상태를 직렬 데이터 상태 기억수단이 기억하고 있는 상태 데이터에 대응한 소정의 상태로, 클럭 제어수단이 클럭 출력단자의 라인상태를 클럭상태 기억수단이 기억하고 있는 상태 데이터에 대응한 소정의 상태로, 각각 유지하도록 한 것이다.
발명의 실시예
이하, 본 발명의 실시예를 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 동기식 직렬 데이터 전송장치를 이용한 통신 시스템을 도시하는 블럭도이고, 도 2는 그 동기식 직렬 데이터 전송장치의 내부구성을 도시하는 블럭도이다. 이들 각 도면에 있어서, (3)은 전송 데이터를 클럭신호에 동기시켜 직렬로 전송하는, 본 발명의 실시예 1에 의한 동기식 직렬 데이터 전송장치이고, (4a∼4n)은 이 동기식 직렬 데이터 전송장치(3)으로부터 송출된 전송 데이터를 수신하는 복수의 외부 수신회로이다. (11)은 동기식 직렬 데이터 전송장치(3)가 전송 데이터를 송출하는 데이터 출력단자, (12)는 마찬가지로 클럭신호를 송출하는 클럭 출력단자이고, (13)은 각 외부 수신회로(4a∼4n)에 있어서 동기식 직렬 데이터 전송장치(3)가 데이터 출력단자(11)로 송출한 전송 데이터를 수신하는 데이터 입력단자, (14)는 마찬가지로 클럭신호를 수신하는 클럭 입력단자이다.
또한, (21)은 클럭 출력단자(12)에서 출력되는 클럭신호를 생성하는 클럭신호 발생수단이고, 이것은 도 13에 도시한 종래의 것과 마찬가지의 것이다. (23)은 외부로부터 병렬로 입력된 입력 데이터를 직렬 데이터로 변환하고 그것을 송신 데이터로서 클럭신호 발생수단(21)으로부터의 클럭신호에 동기시켜 출력함과 동시에, 이 송신 데이터의 최종 데이터의 송신이 완료한 시점에서 송신 완료 신호를 발생시키는 직렬 데이터 출력 제어수단이다. (24)는 외부로부터의 설정 데이터에 의해서 직렬 데이터 출력 제어수단(23)이 최종 데이터 송신 완료시에 송신 완료 신호를 발생시킨 후의 데이터 출력단자(11)의 라인상태가 설정되고 그것을 상태 데이터로서 기억하고 있는 직렬 데이터 상태 기억수단으로서, 예를 들면 그 설정 데이터에 근거하는 상태 데이터를 유지하는 상태 레지스터등이 이용된다. (25)는 직렬 데이터 출력 제어수단(23)으로부터 송출되어 오는 클럭신호에 동기한 송신 데이터를 전송 데이터로서 데이터 출력단자(11)로 출력함과 동시에, 송신 데이터의 최종 데이터의 송신이 완료하여 직렬 데이터 출력 제어수단(23)이 송신 완료 신호를 발생하면 데이터 출력단자(11)의 라인상태를 직렬 데이터 상태 기억수단(24)이 기억하고 있는 상태 데이터에 대응한 소정의 상태로 유지하는 데이터 제어수단으로서, 예를 들면 송신 완료 신호를 제어신호로 하여 송신 데이터와 상태 데이터와의 전환를 실행하는 셀렉터(selector)등이 이용된다.
또, 이 실시예 1에 의한 동기식 직렬 데이터 전송장치(3)는, 이들 클럭신호 발생수단(21), 직렬 데이터 출력 제어수단(23), 직렬 데이터 상태 기억수단(24) 및 데이터 제어수단(25)에 의해 형성되어 있다는 점에서, 도 13에 도시한 종래의 동기식 직렬 데이터 전송장치(1)와는 다르다.
다음에 동작에 대하여 설명한다.
도 3부터 도 5는 이 실시예 1에 의한 동기식 직렬 데이터 전송장치(3)의 데이터 출력단자(11)로부터 출력되는 전송 데이터와, 클럭 출력단자(12)로부터 출력되는 클럭신호의 파형을 도시하는 타이밍도이고, 도 3은 외부 수신회로(4a∼4n)의 입력 수신 데이터 무효 레벨이 데이터 0인 경우, 도 4는 그것이 데이터 1인 경우, 도 5는 그것이 하이 임피던스 상태인 경우에 대하여 각각 도시하고 있다.
동기식 직렬 데이터 전송장치(3)는 외부로부터 병렬의 입력 데이터가 입력되면, 직렬 데이터 출력 제어수단(23)에 있어서 그것을 직렬 데이터로 변환함과 동시에, 클럭신호 발생수단(21)이 발생하는 클럭신호에 동기시켜 송신 데이터를 생성한다. 이 송신 데이터는 데이터 제어수단(25)으로 송출되고, 데이터 제어수단(25)은 그것을 전송 데이터로 하여 데이터 출력단자(11)로부터 전송선(先)의 외부 수신회로(4a∼4n)을 지정하여 송출한다. 또, 이 전송선(先)의 지정은, 전송 데이터의 선두에 전송선(先)의 외부 수신회로(4a∼4n)을 나타내는 어드레스를 부가한다. 그 와 동시에, 클럭신호 발생수단(21)이 발생한 클럭신호도 클럭 출력단자(12)로부터 해당 외부 수신회로(4a∼4n)로 전송된다.
직렬 데이터 출력 제어수단(23)은 직렬 데이터로 변환된 송신 데이터를 최종 데이터까지 데이터 제어수단(25)에 송신하는 것이 끝나면, 송신 완료 신호를 생성하여 데이터 제어수단(25)으로 송출한다. 데이터 제어수단(25)에서는 이 송신 완료 신호를 수신하면 직렬 데이터 상태 기억수단(24)에 유지되어 있는 상태 데이터를 판독하여, 전송 데이터의 최종 데이터의 송신이 완료된 후에 그것을 전송 데이터로 하여 데이터 출력단자(11)로 출력한다. 그것에 의하여, 해당 데이터 출력단자(11)의 라인상태를 직렬 데이터 상태 기억수단(24)으로부터 판독한 상태 데이터에 대응한 소정의 상태로 유지한다. 또, 이 직렬 데이터 상태 기억수단(24)으로의 상태 데이터의 설정은, 접속되는 외부 수신회로(4a∼4n)의 입력 수신 데이터 무효 레벨에 대응한 설정 데이터를 입력함으로써 실행하는 것이다.
예를 들면, 해당 동기식 직렬 데이터 전송장치(3)에 접속되어 있는 외부 수신회로(4a∼4n)의 입력 수신 데이터 무효 레벨이 데이터 0이었던 경우에는, 미리 직렬 데이터 상태 기억수단(24)에 전송 데이터의 최종 데이터 송신 완료후의 데이터 출력단자(11)의 라인상태를 데이터 0인 상태로 하기 위한 설정 데이터를 입력하여 데이터 제어수단(25)의 판독에 대하여 데이터 0을 출력하는 상태 데이터를 보존시켜 놓는다. 이것에 의해서, 데이터 제어수단(25)이 직렬 데이터 상태 기억수단(24)으로부터 판독하는 상태 데이터는 데이터 0로 되고, 송신 완료 신호를 수신한 데이터 제어수단(25)은 그 데이터 0을 송신 데이터의 최종 데이터 송신 완료후에 전송 데이터로서 출력한다. 이렇게 하여, 이전의 전송 데이터의 최종 데이터가 그 전송선(先)의 외부 수신회로, 예를 들면 외부 수신회로(4a)로 송신하는 것이 완료하면, 그 최종 데이터의 내용에는 관계없이, 데이터 출력단자(11)의 라인상태는 도 3에 도시하는 바와 같이, 다음 전송 데이터의 전송선(先)의 외부 수신회로, 예를 들면 외부 수신회로(4n)의 입력 수신 데이터 무효 레벨, 즉 데이터 O의 상태로 유지된다.
또, 해당 동기식 직렬 데이터 전송장치(3)에 접속되어 있는 외부 수신회로(4a∼4n)의 입력 수신 데이터 무효 레벨이 데이터 1, 혹은 하이 임피던스 상태인 경우에도 마찬가지이다. 즉, 입력 수신 데이터 무효 레벨이 데이터 1인 경우에는, 직렬 데이터 상태 기억수단(24)에 데이터 1을 출력하기 위한 상태 데이터를 미리 보존시켜 두고, 이전의 전송 데이터의 최종 데이터의 송신이 완료되면, 데이터 제어수단(25)은 데이터 1을 전송 데이터로서 출력하고, 도 4에 도시하는 바와 같이 데이터 출력단자(11)의 라인상태를 데이터 1의 상태로 유지한다. 또한, 입력 수신 데이터 무효 레벨이 하이 임피던스 상태인 경우에는, 직렬 데이터 상태 기억수단(24)에 하이 임피던스 상태에 대응하는 상태 데이터를 미리 보존시켜 두고, 이전의 전송 데이터의 최종 데이터의 송신이 완료되면, 도 5에 도시하는 바와 같이 데이터 제어수단(25)은 데이터 출력단자(11)의 라인상태를 하이 임피던스상태로 유지한다.
이와 같이, 이 실시예 1에 의하면, 직렬 데이터 상태 기억수단(24)이 기억하는 상태 데이터를 설정 데이터에 의해서 리라이트(rewrite)하는 것만에 의해, 데이터 출력단자(11)의 라인상태를 외부 수신회로(4a∼4n)의 입력 수신 데이터 무효 레벨에 대응한 상태로 유지하는 것이 가능해져서 동기식 직렬 데이터 전송장치(3)의 하드웨어를 변경하지 않고 입력 수신 데이터 무효 레벨이 다른 외부 수신회로(4a∼4n)에 대응시키는 것이 가능해진다.
또한, 직렬 데이터 상태 기억수단(24)에는, 데이터 출력단자(11)의 라인상태를 상기 데이터 0, 데이터 1 및 하이 임피던스의 상태로 유지하기 위한 상태 데이터 뿐만이 아니라, 전송 데이터의 최종 데이터로 유지하기 위한 상태 데이터를 유지시키는 것도 가능하다. 이러한 상태 데이터를 직렬 데이터 상태 기억수단(24)에 보존시키면, 해당 동기식 직렬 데이터 전송장치(3)를 종래의 통신 시스템에 그대로 적용하는 것도 가능해져서 종래의 동기식 직렬 데이터 전송장치(1)와의 호환성을 유지할 수 있다.
(실시예 2)
상기 실시예 1에서는, 데이터 출력단자의 라인상태를 외부 수신회로의 입력 수신 데이터 무효 레벨에 대응한 상태로 유지하는 것에 대하여 설명하였지만, 클럭 출력단자의 라인상태를, 다음에 전송 데이터를 전송하는 외부 수신회로의 클럭 에지 디스에이블 상태로 유지하도록 함으로써, 클럭 인에이블 에지가 다른 외부 수신회로에 대해서도 대응할 수 있도록 하는 것도 가능하다.
도 6은 이와 같은 본 발명의 실시예 2에 의한 동기식 직렬 데이터 전송장치를 이용한 통신 시스템을 도시하는 블럭도이고, 도 7은 그 동기식 직렬 데이터 전송장치의 내부구성을 도시하는 블럭도이다. 이들 각 도면에 있어서, (5)는 전송 데이터를 클럭신호에 동기시켜 직렬로 전송하는, 본 발명의 실시예 2에 의한 동기식 직렬 데이터 전송장치이며, (6a∼6n)은 이 동기식 직렬 데이터 전송장치(5)로부터 송출된 전송 데이터를 수신하는 복수의 외부 수신회로이다. 또한, (11)은 데이터 출력단자, (12)는 클럭 출력단자, (13)는 데이터 입력단자, (14)는 클럭 입력단자이고, 동기식 직렬 데이터 전송장치(5) 중의 (21)은 클럭신호 발생수단, (23)은 직렬 데이터 출력 제어수단이다. 또, 이들은 도 1 및 도 2에 동일부호를 붙여 도시한 실시예 1에 있어서와 마찬가지이기 때문에 상세한 설명은 생략한다.
또한, (26)은 외부로부터의 설정 데이터에 의해서 직렬 데이터 출력 제어수단(23)이 전송 데이터의 최종 데이터 송신 완료시에 송신 완료 신호를 발생시킨 후의 클럭 출력단자(12)의 라인상태가 설정되고 그것을 상태 데이터로서 기억하고 있는 클럭상태 기억수단이며, 예를 들면 그 설정 데이터에 근거하는 상태 데이터를 유지하는 상태 레지스터등이 이용된다. (27)은 클럭신호 발생수단(21)이 발생한 클럭신호를 클럭 출력단자(12)로 출력함과 동시에, 전송 데이터의 최종 데이터의 송신이 완료해서, 직렬 데이터 출력 제어수단(23)이 송신 완료 신호를 발생하면, 클럭 출력단자(12)의 라인상태를 클럭상태 기억수단(26)이 기억하고 있는 상태 데이터에 대응한 소정의 상태, 즉 접속되어 있는 외부 수신회로(6a∼6n)의 클럭 에지 디스에이블 상태로 유지하는 클럭 제어수단으로서, 예를 들면 송신 완료 신호를 제어신호로 하여 클럭신호와 상태 데이터와의 전환를 실행하는 셀렉터등이 이용된다.
또, 이 실시예 2에 의한 동기식 직렬 데이터 전송장치(5)는, 이들 클럭신호 발생수단(21), 직렬 데이터 출력 제어수단(23), 클럭상태 기억수단(26) 및 클럭 제어수단(27)에 의해 형성되어 있다는 점에서 도 2에 도시한 실시예 1의 동기식 직렬 데이터 전송장치(3)와는 다르다.
다음에 동작에 대하여 설명한다.
도 8에서 도 10은 이 실시예 2에 의한 동기식 직렬 데이터 전송장치(5)의 데이터 출력단자(11)로부터 출력되는 전송 데이터와, 클럭 출력단자(12)로부터 출력되는 클럭신호의 파형을 도시하는 타이밍도이고, 도 8은 다음에 송신대상으로 되는 외부 수신회로(6a∼6n)의 클럭 인에이블 에지가 클럭신호의 0레벨을 클럭 에지 디스에이블 상태로 하는 경우, 도 9는 클럭신호의 1레벨을 클럭 에지 디스에이블 상태로 하는 경우, 도 10은 하이 임피던스 상태를 클럭 에지 디스에이블 상태로 하는 경우에 대하여 각각 도시하고 있다.
동기식 직렬 데이터 전송장치(5)는 외부로부터 병렬의 입력 데이터가 입력되면, 직렬 데이터 출력 제어수단(23)에 있어서 그것을 직렬 데이터로 변환함과 동시에, 클럭신호 발생수단(21)이 발생하는 클럭신호에 동기시켜 전송 데이터를 생성하고 그 전송 데이터를 데이터 출력단자(11)로부터 전송선(先)의 외부 수신회로(6a∼6n)에 전송한다. 한편, 클럭신호 발생수단(21)이 발생한 클럭신호는 클럭 제어수단(27)에도 송출되고, 클럭 제어수단(27)은 그 클럭신호를 클럭 출력단자(12)로부터 전송선(先)의 외부 수신회로(6a∼6n)로 송출한다.
직렬 데이터 출력 제어수단(23)은 직렬 데이터로 변환된 전송 데이터를 최종 데이터까지 데이터 출력단자(11)로부터 송신하는 것이 끝나면, 송신 완료 신호를 생성하여 그것을 클럭 제어수단(27)으로 송출한다. 이 송신 완료 신호를 수신한 클럭 제어수단(27)은, 클럭상태 기억수단(26)에 유지되어 있는 상태 데이터를 판독하고, 전송 데이터의 최종 데이터의 송신이 완료한 후에 클럭 출력단자(12)의 라인상태를 이 클럭상태 기억수단(26)으로부터 판독한 상태 데이터에 대응한 소정의 클럭 에지 디스에이블 상태로 유지한다. 또, 이 경우, 클럭상태 기억수단(26)으로의 상태 데이터의 설정은, 접속되는 외부 수신회로(6a∼6n)의 클럭 에지 디스에이블 상태에 대응한 설정 데이터를 입력함으로써 실행하는 것이다.
예를 들면, 해당 동기식 직렬 데이터 전송장치(5)에 접속되어 있는 외부 수신회로(6a∼6n)의 클럭신호의 클럭 인에이블 에지가 상승 인에이블이었던 경우에는, 미리 클럭상태 기억수단(26)에 전송 데이터의 최종 데이터 송신 완료후의 클럭 출력단자(12)의 라인상태를 0레벨의 클럭 에지 디스에이블 상태로 하기 위한 설정 데이터를 입력하고, 클럭 제어수단(27)의 판독에 대하여 데이터 0를 출력하는 상태 데이터를 보존시켜 놓는다. 이것에 의해서, 클럭 제어수단(27)이 클럭상태 기억수단(26)으로부터 판독하는 상태 데이터는 데이터 0으로 되기 때문에, 송신 완료 신호를 수신한 클럭 제어수단(27)은 그 데이터 0에 의하여 최종 데이터의 송신 완료후의 클럭 출력단자(12)의 라인상태를 도 8에 도시하는 바와 같이 0레벨의 클럭 에지 디스에이블 상태로 유지한다.
또, 해당 동기식 직렬 데이터 전송장치(5)에 접속되어 있는 외부 수신회로(6a∼6n)의 클럭신호의 클럭 인에이블 에지가 하강 인에이블이었던 경우나, 하이 임피던스 상태를 클럭 에지 디스에이블 상태로 하는 경우에도 마찬가지로, 클럭 제어수단(27)이 클럭상태 기억수단(26)에 미리 보존되어 있는 상태 데이터를 판독하여 전송 데이터의 최종 데이터 송신 완료후에 있어서의 클럭 출력단자(12)의 라인상태를 그 상태 데이터에 따라서 도 9에 도시한 1레벨, 혹은 도 10에 도시한 하이 임피던스 상태 등의 클럭 에지 디스에이블 상태로 유지한다.
이와 같이, 이 실시예 2에 의하면, 클럭상태 기억수단(26)이 기억하는 상태 데이터를 설정 데이터에 의해서 리라이트하는 것만에 의해서, 클럭 출력단자(12)의 라인상태를 외부 수신회로(6a∼6n)의 클럭 에지 디스에이블 상태로 유지하는 것이 가능해져서 하드웨어를 변경하는 일 없이, 어떠한 클럭 인에이블 에지를 가지는 외부 수신회로(6a∼6n) 에 대해서도 대응할 수 있는 동기식 직렬 데이터 전송장치(5)를 실현할 수 있다.
(실시예 3)
상기 실시예 1에서는, 데이터 출력단자의 라인상태를 다음에 접속되는 외부 수신회로의 입력 수신 데이터 무효 레벨에 대응한 상태로 유지하는 것에 대하여, 또한, 실시예 2에서는 클럭 출력단자의 라인상태를 다음에 접속되는 외부 수신회로의 클럭 에지 디스에이블 상태로 유지하는 것에 대하여 설명하였지만, 그들 양쪽 기능을 함께 갖는 동기식 직렬 데이터 전송장치를 실현하는 것도 가능하다.
도 11은 그와 같은 본 발명의 실시예 3에 의한 동기식 직렬 데이터 전송장치의 내부구성을 도시하는 블럭도이다. 도면에 있어서, (11)은 데이터 출력단자, (12)는 클럭 출력단자, (21)는 클럭신호 발생수단, (23)은 직렬 데이터 출력 제어수단, (24)는 직렬 데이터 상태 기억수단, (25)는 데이터 제어수단, (26)은 클럭상태 기억수단, (27)은 클럭 제어수단이며, 이들은 도 2 및 도 7에 동일부호를 붙여 도시한 실시예 1 혹은 실시예 2에 있어서와 마찬가지이기 때문에 상세한 설명은 생략한다.
또한, (7)은 전송 데이터를 클럭신호에 동기시켜 직렬로 전송하는, 본 발명의 실시예 3에 의한 동기식 직렬 데이터 전송장치로서, 이들 클럭신호 발생수단(21), 직렬 데이터 출력 제어수단(23), 직렬 데이터 상태 기억수단(24), 데이터 제어수단(25), 클럭상태 기억수단(26) 및 클럭 제어수단(27)에 의해 형성되고, 전송 데이터는 데이터 제어수단(25)을 경유하여, 클럭신호는 클럭 제어수단(27)을 경유하여 각각 출력되는 것이라는 점에서, 도 2 및 도 7에 도시한 실시예 1의 동기식 직렬 데이터 전송장치(3), 혹은 실시예 2의 동기식 직렬 데이터 전송장치(5)와는 다르다.
다음에 동작에 대하여 설명한다.
여기서, 기본적인 동작은 실시예 1의 동기식 직렬 데이터 전송장치(3) 및 실시예 2의 동기식 직렬 데이터 전송장치(5)의 경우와 마찬가지이다. 즉, 동기식 직렬 데이터 전송장치(7)는 외부로부터 병렬의 입력 데이터가 입력되면, 그것을 직렬 데이터 출력 제어수단(23)에서 직렬 데이터로 변환하고, 클럭신호 발생수단(21)이 발생하는 클럭신호에 동기시켜 송신 데이터를 생성하며, 데이터 제어수단(25)은 이 송신 데이터를 전송 데이터로 하여 데이터 출력단자(11)로부터 전송선(先)의 외부 수신회로에 전송한다. 한편, 클럭신호 발생수단(21)이 발생한 클럭신호는 클럭 제어수단(27)에도 송출되며, 클럭 제어수단(27)은 그것을 클럭 출력단자(12)로부터 전송선(先)의 외부 수신회로로 송출한다.
직렬 데이터 출력 제어수단(23)은 데이터 제어수단(25)으로의 송신 데이터의 송신이 최종 데이터까지 완료되면, 송신 완료 신호를 생성하여 그것을 데이터 제어수단(25) 및 클럭 제어수단(27)으로 송출한다. 데이터 제어수단(25)에서는 이 송신 완료 신호를 수신하면, 직렬 데이터 상태 기억수단(24)으로부터 거기에 유지되어 있는 상태 데이터를 판독하고, 전송 데이터의 최종 데이터의 송신이 완료한 후에 그것을 전송 데이터로서 데이터 출력단자(11)로 출력한다. 이것에 의해서, 해당 데이터 출력단자(11)의 라인상태는 직렬 데이터 상태 기억수단(24)으로부터 판독된 상태 데이터에 대응한 소정의 상태로 유지된다. 또한, 클럭 제어수단(27)에서는 그 송신 완료 신호를 수신하면, 클럭상태 기억수단(26)으로부터 거기에 유지되어 있는 상태 데이터를 판독하고, 전송 데이터의 최종 데이터의 송신이 완료한 후에 클럭 출력단자(12)의 라인상태를 이 클럭상태 기억수단(26)으로부터 판독된 상태 데이터에 대응한 클럭 에지 디스에이블 상태로 유지한다.
또, 실시예 1 혹은 실시예 2의 경우와 마찬가지로, 직렬 데이터 상태 기억수단(24)으로의 상태 데이터의 설정은, 접속되는 외부 수신회로의 입력 수신 데이터 무효 레벨에 대응한 설정 데이터를 입력함으로써 실행하는 것이며, 클럭상태 기억수단(26)으로의 상태 데이터의 설정은, 접속되는 외부 수신회로의 클럭 에지 디스에이블 상태에 대응한 설정 데이터를 입력함으로써 실행하는 것이다.
이와 같이, 이 실시예 3에 의하면, 직렬 데이터 상태 기억수단(24) 및 클럭상태 기억수단(26)이 기억하는 상태 데이터를, 외부로부터의 설정 데이터에 의해서 변경 기입하는 것만에 의해 데이터 출력단자(11)의 라인상태를 외부 수신회로의 입력 수신 데이터 무효 레벨에 대응한 상태로 클럭 출력단자(12)의 라인상태를 외부 수신회로의 클럭 인에이블 에지에 대응한 클럭 에지 디스에이블 상태로 유지하는 것이 가능해지기 때문에, 동기식 직렬 데이터 전송장치(7)의 하드웨어를 변경하는 일 없이 입력 수신 데이터 무효 레벨 및 클럭 인에이블 에지가 어떠한 외부 수신회로에도 접속할 수 있게 된다.
이상과 같이, 청구항 1에 기재된 발명에 의하면, 직렬 데이터 출력 제어수단으로부터 송신 완료 신호가 발생하면, 데이터 제어수단이 데이터 출력단자의 라인상태를 직렬 데이터 상태 기억수단으로부터 판독한 상태 데이터에 대응한 소정의 상태로 유지하도록 구성하였기 때문에, 하드웨어를 변경하는 일 없이, 직렬 데이터 상태 기억수단의 상태 데이터를 리라이트하는 것만으로 입력 수신 데이터 무효 레벨이 다른 외부 수신회로에 대응시키는 것이 가능한 동기식 직렬 데이터 전송장치를 얻을 수 있는 효과가 있다.
청구항 2에 기재된 발명에 의하면, 직렬 데이터 출력 제어수단으로부터 송신 완료 신호가 발생하면, 클럭 제어수단이 클럭 출력단자의 라인상태를, 클럭상태 기억수단이 기억하고 있는 상태 데이터에 대응한 소정의 상태로 유지하도록 구성하였기 때문에, 하드웨어를 변경하는 일 없이 클럭상태 기억수단의 상태 데이터를 리라이트하는 것만에 의해 클럭 인에이블 에지가 다른 외부 수신회로에 대응시킬 수 있는 동기식 직렬 데이터 전송장치를 얻을 수 있는 효과가 있다.
청구항 3에 기재된 발명에 의하면, 직렬 데이터 출력 제어수단으로부터 송신 완료 신호가 발생하면, 데이터 제어수단이 직렬 데이터 상태 기억수단이 보존하고 있는 상태 데이터에 대응한 소정의 상태로 데이터 출력단자의 라인상태를 유지하고, 클럭 제어수단이 클럭상태 기억수단의 보존하고 있는 상태 데이터에 대응한 소정의 상태로 클럭 출력단자의 라인상태를 유지하도록 구성하였기 때문에, 직렬 데이터 상태 기억수단이나 클럭상태 기억수단의 상태 데이터를 리라이트하는 것만으로 하드웨어를 변경하는 일 없이 입력 수신 데이터 무효 레벨 및 클럭 인에이블 에지가 어떠한 외부 수신회로에도 접속할 수 있는 동기식 직렬 데이터 전송장치를 얻을 수 있는 효과가 있다.

Claims (3)

  1. 데이터 출력단자로부터 외부 수신회로에 대하여 직렬로 전송되는 송신 데이터를, 클럭신호 발생수단이 발생하는 클럭신호에 동기시켜 출력함과 동시에, 해당 송신 데이터의 최종 데이터 송신 완료시에 송신 완료 신호를 발생시키는 직렬 데이터 출력 제어수단과,
    상기 직렬 데이터 출력 제어수단이 송신 완료 신호를 발생한 후의 상기 데이터 출력단자의 라인상태가 설정되고, 그것을 상태 데이터로서 기억하고 있는 직렬 데이터 상태 기억수단과,
    상기 직렬 데이터 출력 제어수단으로부터의 클럭신호에 동기한 송신 데이터를, 전송 데이터로서 상기 데이터 출력단자로 출력함과 동시에, 상기 직렬 데이터 출력 제어수단이 송신 완료 신호를 발생시키면, 상기 데이터 출력단자의 라인상태를, 상기 직렬 데이터 상태 기억수단이 기억하고 있는 상태 데이터에 대응한 소정의 상태로 유지하는 데이터 제어수단을 포함하는 동기식 직렬 데이터 전송장치.
  2. 데이터 출력단자로부터 외부 수신회로에 대하여 직렬로 전송되는 송신 데이터를, 클럭신호 발생수단이 발생하는 클럭신호에 동기시켜, 상기 데이터 출력단자로부터 전송 데이터로서 출력함과 동시에, 해당 송신 데이터의 최종 데이터 송신 완료시에 송신 완료 신호를 발생시키는 직렬 데이터 출력 제어수단과,
    상기 직렬 데이터 출력 제어수단이 송신 완료 신호를 발생한 후의 클럭 출력단자의 라인상태가 설정되고, 그것을 상태 데이터로서 기억하고 있는 클럭상태 기억수단과,
    상기 클럭신호 발생수단이 발생한 클럭신호를 상기 클럭 출력단자로 출력함과 동시에, 상기 직렬 데이터 출력 제어수단이 송신 완료 신호를 발생시키면, 상기 클럭 출력단자의 라인상태를, 상기 클럭상태 기억수단이 기억하고 있는 상태 데이터에 대응한 소정의 상태로 유지하는 클럭 제어수단을 포함하는 동기식 직렬 데이터 전송장치.
  3. 데이터 출력단자로부터 외부 수신회로에 대하여 직렬로 전송되는 송신 데이터를, 클럭신호 발생수단이 발생하는 클럭신호에 동기시켜 출력함과 동시에, 해당 송신 데이터의 최종 데이터 송신 완료시에 송신 완료 신호를 발생시키는 직렬 데이터 출력 제어수단과,
    상기 직렬 데이터 출력 제어수단이 송신 완료 신호를 발생한 후의 상기 데이터 출력단자의 라인상태가 설정되고, 그것을 상태 데이터로서 기억하고 있는 직렬 데이터 상태 기억수단과,
    상기 직렬 데이터 출력 제어수단으로부터의 클럭신호에 동기한 송신 데이터를, 전송 데이터로서 상기 데이터 출력단자로 출력함과 동시에, 상기 직렬 데이터 출력 제어수단이 송신 완료 신호를 발생시키면, 상기 데이터 출력단자의 라인상태를, 상기 직렬 데이터 상태 기억수단이 기억하고 있는 상태 데이터에 대응한 소정의 상태로 유지하는 데이터 제어수단과,
    상기 직렬 데이터 출력 제어수단이 송신 완료 신호를 발생한 후의 클럭 출력단자의 라인상태가 설정되고, 그것을 상태 데이터로서 기억하고 있는 클럭상태 기억수단과,
    상기 클럭신호 발생수단이 발생한 클럭신호를 상기 클럭 출력단자로 출력함과 동시에, 상기 직렬 데이터 출력 제어수단이 송신 완료 신호를 발생시키면, 상기 클럭 출력단자의 라인상태를, 상기 클럭상태 기억수단이 기억하고 있는 상태 데이터에 대응한 소정의 상태로 유지하는 클럭 제어수단을 포함하는 동기식 직렬 데이터 전송장치.
KR1019970030760A 1997-01-31 1997-07-03 동기식 직렬 데이터 전송장치 KR19980069825A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-019406 1997-01-31
JP9019406A JPH10222464A (ja) 1997-01-31 1997-01-31 同期式直列データ転送装置

Publications (1)

Publication Number Publication Date
KR19980069825A true KR19980069825A (ko) 1998-10-26

Family

ID=11998387

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970030760A KR19980069825A (ko) 1997-01-31 1997-07-03 동기식 직렬 데이터 전송장치

Country Status (6)

Country Link
US (1) US5878281A (ko)
JP (1) JPH10222464A (ko)
KR (1) KR19980069825A (ko)
DE (1) DE19724716A1 (ko)
FR (1) FR2759179A1 (ko)
TW (1) TW329488B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010095265A (ko) * 2000-04-05 2001-11-03 이데이 노부유끼 송신 회로와 그 방법, 수신 회로와 그 방법 및 데이터통신 장치
KR100711718B1 (ko) * 2005-07-19 2007-04-25 엘지전자 주식회사 보드 내 동기식 직렬 데이터 버스 장치 및 그 전송 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3490131B2 (ja) * 1994-01-21 2004-01-26 株式会社ルネサステクノロジ データ転送制御方法、データプロセッサ及びデータ処理システム
JPH10336218A (ja) * 1997-05-28 1998-12-18 Mitsubishi Electric Corp 同期シリアル転送装置および同期シリアル転送方法
DE10125533B4 (de) * 2001-05-23 2005-06-02 Dr. Johannes Heidenhain Gmbh Verfahren zum Betrieb einer Positionsmesseinrichtung sowie Positionsmesseinrichtung und Auswerteeinheit zur Durchführung des Verfahrens
US8989331B2 (en) * 2006-05-31 2015-03-24 Broadcom Corporation Method and system for advance high performance bus synchronizer
DE102010061771A1 (de) * 2010-11-23 2012-05-24 Robert Bosch Gmbh Kommunikationssystem und Verfahren zum Betreiben eines Kommunikationssystems
JP2015043170A (ja) * 2013-08-26 2015-03-05 株式会社東芝 インターフェース回路及びシステム
US20190171611A1 (en) * 2017-12-05 2019-06-06 Qualcomm Incorporated Protocol-framed clock line driving for device communication over master-originated clock line

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224333A (ja) * 1984-04-23 1985-11-08 Seiko Epson Corp パラレル・シリアル変換回路
EP0258872B1 (en) * 1986-09-01 1994-05-04 Nec Corporation Serial data transfer system
DE3751609T2 (de) * 1986-09-01 1996-07-04 Nippon Electric Co Datenprozessor mit Hochgeschwindigkeitsdatenübertragung.
JPH0786855B2 (ja) * 1987-04-15 1995-09-20 日本電気株式会社 シリアルデ−タ処理装置
JP2778222B2 (ja) * 1990-08-15 1998-07-23 日本電気株式会社 半導体集積回路装置
JP3272394B2 (ja) * 1991-03-29 2002-04-08 株式会社日立製作所 通信装置
US5341131A (en) * 1991-03-29 1994-08-23 Hitachi, Ltd. Communications system and a system control method
JPH04323757A (ja) * 1991-04-24 1992-11-12 Hitachi Ltd シリアルデ−タ伝送装置
JP3190398B2 (ja) * 1991-12-24 2001-07-23 松下電器産業株式会社 データ入出力制御装置及び方法
US5341480A (en) * 1992-04-09 1994-08-23 Apple Computer, Inc. Method and apparatus for providing a two conductor serial bus
JPH0713898A (ja) * 1993-06-29 1995-01-17 Mitsubishi Electric Corp 半導体集積回路装置
JPH0721103A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp データ転送装置
JPH0721123A (ja) * 1993-07-02 1995-01-24 Mitsubishi Electric Corp 直列データ転送装置
JPH0721124A (ja) * 1993-07-02 1995-01-24 Mitsubishi Electric Corp 同期式直列情報受信装置
JPH0856274A (ja) * 1994-06-06 1996-02-27 Ricoh Co Ltd 画像形成装置の通信回路
KR0142703B1 (ko) * 1994-06-10 1998-07-15 구자홍 시리얼 전송시스템
DE69515147T2 (de) * 1994-07-15 2000-09-21 Thomson Consumer Electronics, Inc. Mehrfachprotokoll-Datenbussystem
JPH08111675A (ja) * 1994-10-07 1996-04-30 Mitsubishi Denki Eng Kk 同期回路
JPH08161259A (ja) * 1994-11-30 1996-06-21 Mitsubishi Electric Corp 直列データ受信装置及び直列データ転送装置
KR0164807B1 (ko) * 1995-12-22 1999-02-01 김광호 반도체 메모리 장치의 데이타 출력버퍼 제어회로
JPH103436A (ja) * 1996-06-17 1998-01-06 Mitsubishi Electric Corp 自動転送機能付シリアル入出力回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010095265A (ko) * 2000-04-05 2001-11-03 이데이 노부유끼 송신 회로와 그 방법, 수신 회로와 그 방법 및 데이터통신 장치
KR100711718B1 (ko) * 2005-07-19 2007-04-25 엘지전자 주식회사 보드 내 동기식 직렬 데이터 버스 장치 및 그 전송 방법

Also Published As

Publication number Publication date
FR2759179A1 (fr) 1998-08-07
DE19724716A1 (de) 1998-08-06
US5878281A (en) 1999-03-02
JPH10222464A (ja) 1998-08-21
TW329488B (en) 1998-04-11

Similar Documents

Publication Publication Date Title
KR0157924B1 (ko) 데이타 전송 시스템 및 그 방법
KR19980069825A (ko) 동기식 직렬 데이터 전송장치
US7248663B2 (en) Apparatus and method for transforming data transmission speed
KR0143684B1 (ko) I2c 프로토콜 지원용 인터페이스
KR100246773B1 (ko) 다수의 tdm 채널의 송신 동시정합장치 및 방법
KR100295683B1 (ko) 인터아이씨의 제너럴콜 어크날리지장치및 방법
KR920008283B1 (ko) 컴퓨터 시스템간 데이타 전송을 위한 장치
KR20010019407A (ko) 직렬 데이터 송수신 장치
KR100313933B1 (ko) 데이터전송제어장치
KR950004509B1 (ko) 장거리 인터페이스 장치의 버스 중계 회로
KR20000074624A (ko) 플라즈마 디스플레이 장치
KR0181485B1 (ko) 데이터 통신용 데이터 버퍼링 장치
KR0152397B1 (ko) 근원지 동기전송 방식 데이타 수신장치
KR940004583B1 (ko) 핸드 쉐이킹 로직을 이용한 보드간 바이트 단위의 데이타 송수신 장치
KR19980026617A (ko) 직렬 데이터 통신 시스템
KR950003970B1 (ko) 디지탈 전자교환기의 피시엠 데이타 접속장치
KR100210815B1 (ko) 안내방송 메시지용 메모리에 대한 읽기 모드 제어신호 발생장치
KR100223032B1 (ko) 디지털 통신 시스템
KR20020005844A (ko) 데이터 속도 변환 장치
KR930005150Y1 (ko) 디지탈 오디오 기기의 지터 방지 장치
KR100220388B1 (ko) 비동기식 데이터 인터페이스 장치
KR860001102B1 (ko) 데이타 전송(傳送)장치
AU7433898A (en) Method and arrangement for connecting processor to asic
JP2002149594A (ja) 非同期データ転送回路
JPS60107168A (ja) 信号送受信回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee