JPH103436A - 自動転送機能付シリアル入出力回路 - Google Patents

Abstract

(57)【要約】 【課題】 自動転送中に転送エラーが発生すると、正し
いデータを再転送するための処理に手間がかかるという
課題があった。 【解決手段】 自動転送データポインタ３は、通常、１
つのデータの転送が完了したら内容を自動的に更新し
て、次に転送対象となるデータの自動転送ＲＡＭ１内の
番地を示す。エラー発生アクティブ回路４６は、エラー
検出回路１７がデータの誤りを検出したとき、または、
転送相手先からデータの誤りの発生が通知されたときに
エラー制御信号２５を有意にする。自動転送データポイ
ンタ３及び転送カウンタ４は、エラー制御信号２５が有
意になると、値を更新しない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、マイクロコンピ
ュータ等に内蔵され、１ワード以上のデータからなる１
ブロックの各データを自動的に連続してシリアル転送す
る機能を有する自動転送機能付シリアル入出力回路に関
するものである。

【０００２】

【従来の技術】図７は例えば「三菱シングルチップマイ
クロコンピュータユーザーズマニュアル ３８１９グル
ープ（１９９４年９月三菱電機株式会社発行）に記載さ
れた従来の自動転送機能付シリアル入出力回路を示すブ
ロック図である。従って、ここでは、マイクロコンピュ
ータに内蔵された自動転送機能付シリアル入出力回路を
例にとって説明する。図において、１は自動転送の対象
のデータが格納されるＲＡＭである自動転送ＲＡＭ、２
はメインアドレスバス１５上のアドレスデータを自動転
送ＲＡＭ１に与えるとともにローカルアドレスバス１６
上のアドレスデータをデコードして自動転送ＲＡＭ１に
与えるアドレスデコーダ、３は自動転送対象のデータの
自動転送ＲＡＭ１における格納アドレスを指し示すため
の自動転送データポインタ、４は未転送のデータ量を示
す転送カウンタである。５はマイクロコンピュータの内
部同期クロック信号を示す。

【０００３】６はデータ転送用のクロック信号が入出力
されるクロック入出力端子（ＳＣＬＫ端子）、７はデー
タの転送タイミングを制御する同期制御回路、８は転送
データをシフトするシフトレジスタ、９は転送データが
送出される送信端子（ＳＯＵＴ端子）、１０は転送デー
タが入力される受信端子（ＳＩＮ端子）、１１は自動転
送間隔が設定される自動転送間隔レジスタ、１２はデー
タの転送状態を判断する自動転送制御回路、１０２は同
期制御回路７に供給されるクロック信号を内部同期クロ
ック信号５とするかクロック入出力端子６からのクロッ
ク信号とするか決めるためのスイッチ、１０４は同期制
御回路７からのクロック信号をクロック入出力端子６か
ら出力するかどうかを決めるためのスイッチである。１
３はマイクロコンピュータのデータバスであるメインデ
ータバス、１４は自動転送対象のデータを運ぶためのロ
ーカルデータバス、１５はマイクロコンピュータのアド
レスバスであるメインアドレスバス、１６は自動転送が
行われているときに自動転送ＲＡＭ１にアドレスデータ
を与えるためのローカルアドレスバスである。

【０００４】次に動作について図８のタイミング図を参
照して説明する。ここでは、１バイト長のシフトレジス
タ８が設けられ１バイト単位にデータ転送が行われる場
合を例にとる。また、図７に示すように構成された自動
転送機能付シリアル入出力回路を有する２つのマイクロ
コンピュータの間で自動データ転送が行われる場合を例
にして説明を進める。送信側のマイクロコンピュータに
おいて、ＣＰＵ（図示せず）は、ソフトウェアにより、
メインデータバス１３を介して、自動転送の対象のデー
タを自動転送ＲＡＭ１に順次書き込む。その際、アドレ
スデコーダ２はメインアドレスバス１５上のアドレスデ
ータをそのまま自動転送ＲＡＭ１に供給する。次いで、
転送対象のデータが格納されている自動転送ＲＡＭ１内
の先頭データのアドレスに応じた値を自動転送データポ
インタ３に設定する。また、制御レジスタ（図示せず）
の特定ビットをオンして自動転送モードを有効にする。
すると、アドレスデコーダ２は、自動転送データポイン
タ３内の値に応じたアドレスデータを自動転送ＲＡＭ１
に供給するように設定される。アドレスデコーダ２は、
必要ならば、自動転送データポインタ３の値に所定値を
加算してアドレスデータとして自動転送ＲＡＭ１に供給
する。

【０００５】また、ＣＰＵは、ソフトウェアにより、設
定したい自動転送間隔に応じた値を自動転送間隔レジス
タ１１に設定する。自動転送間隔は、１バイトのデータ
転送が終了したときから次のデータの転送が開始される
までの時間であり、その間に行われるべき処理に要する
時間よりも長く設定される。ＣＰＵがソフトウェアによ
り転送バイト数を転送カウンタ４に設定すると、自動転
送動作が開始される。

【０００６】自動転送動作が開始されると、自動転送デ
ータポインタ３の値にもとづくアドレスデータがアドレ
スデコーダ２から自動転送ＲＡＭ１に供給され、そのア
ドレスデータが示す番地のデータが、自動転送ＲＡＭ１
からローカルデータバス１４に出力される。シフトレジ
スタ８は、図８（ｇ）にＴ８１で示されたタイミング
で、ローカルデータバス１４上のデータを取り込む。ス
イッチ１０２は、あらかじめ、制御レジスタの特定ビッ
トの設定に応じて、内部同期クロック信号５とクロック
入出力端子６からのクロック信号とのうちのいずれを選
択するか設定されている。ここでは、内部同期クロック
信号５が選択されているとする。その場合、スイッチ１
０４は、同期制御回路７からのクロック信号がクロック
入出力端子６に出力されるように設定される。同期制御
回路７は、必要ならば、内部同期クロック信号５を分周
して自動転送間隔レジスタ１１およびシフトレジスタ８
に供給する。クロック入出力端子６からのクロック信号
は、転送の相手側、この場合には、受信側におけるクロ
ック入出力端子６に供給される。

【０００７】シフトレジスタ８は、同期制御回路７から
のクロック信号の立ち下がりに同期して１ビットずつ内
容をシフトし（図８（ａ），（ｂ）参照）、押し出され
たビットを送信端子９に出力する。シフトレジスタ８内
の８ビットのデータ出力が完了すると、同期制御回路７
は信号を止める。そして、自動転送データポインタ３の
値は「−１」される。すなわち、次にデータが読み出さ
れるべき自動転送ＲＡＭ１の番地を指す。また、転送カ
ウンタ４の値は「−１」される。再び、自動転送データ
ポインタ３の値にもとづくアドレスデータがアドレスデ
コーダ２から自動転送ＲＡＭ１に供給され、そのアドレ
スデータが示す番地のデータが、自動転送ＲＡＭ１から
ローカルデータバス１４に出力される。シフトレジスタ
８は、図８（ｇ）にＴ８２で示されたタイミングで、ロ
ーカルデータバス１４上のデータを取り込む。

【０００８】自動転送間隔レジスタ１１の内容に応じた
時間が経過した後に、同期制御回路７からのクロック信
号の出力が再開する。従って、シフトレジスタ８は、上
述したような動作を再び実行して、８ビットのデータ出
力を行う。以上の動作は、転送カウンタ４がアンダーフ
ローするまで繰り返し実行される。自動転送制御回路１
２が転送カウンタ４のアンダーフローを認識すると、自
動転送完了を示す割り込み要求信号を発生する。ＣＰＵ
は、割り込み要求信号を受け付けて、１ブロックのデー
タの自動送信が終了したことを知る。

【０００９】受信側のマイクロコンピュータにおいて、
ＣＰＵは、ソフトウェアにより、受信データが格納され
るべき自動転送ＲＡＭ１内の先頭データのアドレスに応
じた値を自動転送データポインタ３に設定し、転送バイ
ト数を転送カウンタ４に設定する。制御レジスタ（図示
せず）の特定ビットをオンして自動転送モードを有効に
する。スイッチ１０２は、クロック入出力端子６からの
クロック信号を選択するように設定される。スイッチ１
０４は、同期制御回路７からのクロック信号がクロック
入出力端子６に出力されないように設定される。よっ
て、同期制御回路７は、転送の相手側、この場合には、
送信側からクロック入出力端子６を介して入力したクロ
ック信号を使用する。

【００１０】受信端子１０は、送信側のマイクロコンピ
ュータの送信端子９に接続されている。よって、送信側
からクロック信号に同期して転送されてきたデータ（図
８（ａ），（ｃ）参照）は受信端子１０に入力する。シ
フトレジスタ８は、クロック信号の立ち下がりに同期し
て内容をシフトする。シフトレジスタ８への８ビットの
データ入力が完了すると、シフトレジスタ８は、その内
容をローカルデータバス１４に出力する。ローカルデー
タバス１４上のデータは、アドレスデコーダ２が示す自
動転送ＲＡＭ１の番地に書き込まれる。このタイミング
は、図８（ｆ）にＴ７１で示されている。そして、自動
転送データポインタ３の値は「−１」され、転送カウン
タ４の値は「−１」される。これらの処理は、送信側が
クロック信号を止めている間、すなわち、自動転送間隔
の期間内に行われる。

【００１１】クロック入出力端子６からのクロック信号
の入力が再開されると、シフトレジスタ８は、上述した
ように再び動作して、８ビットのデータ入力を行う。以
上の動作は、転送カウンタ４がアンダーフローするまで
繰り返し実行される。自動転送制御回路１２が転送カウ
ンタ４のアンダーフローを認識すると、自動転送完了を
示す割り込み要求信号を発生する。ＣＰＵは、割り込み
要求信号を受け付けて、１ブロックのデータの自動受信
が終了したことを知る。

【００１２】説明を簡単にするために単方向通信動作に
ついて説明したが、この自動転送機能付シリアル入出力
回路は双方向通信動作（全二重動作）を行うことができ
る。以下、全二重動作が行われる場合、一方の自動転送
機能付シリアル入出力回路を第１の自動転送機能付シリ
アル入出力回路と表現し、他方の自動転送機能付シリア
ル入出力回路を第２の自動転送機能付シリアル入出力回
路と表現する。全二重動作の場合には、例えば、第１の
自動転送機能付シリアル入出力回路において、スイッチ
１０２は、内部同期クロック信号５を選択するように設
定される。スイッチ１０４は、同期制御回路７からのク
ロック信号がクロック入出力端子６に出力されるように
設定される。クロック入出力端子６からのクロック信号
は、第２の自動転送機能付シリアル入出力回路における
クロック入出力端子６に供給される。従って、第２の自
動転送機能付シリアル入出力回路において、スイッチ１
０２は、クロック入出力端子６からのクロック信号を選
択するように設定されるとともに、スイッチ１０４は、
同期制御回路７からのクロック信号がクロック入出力端
子６に出力されないように設定される。また、第１の自
動転送機能付シリアル入出力回路における送信端子９は
第２の自動転送機能付シリアル入出力回路における受信
端子１０に接続され、第２の自動転送機能付シリアル入
出力回路における送信端子９は第１の自動転送機能付シ
リアル入出力回路における受信端子１０に接続される。

【００１３】それぞれのマイクロコンピュータにおい
て、ＣＰＵは、ソフトウェアにより、転送するデータを
自動転送ＲＡＭ１に順次書き込む。次いで、転送対象の
データが格納されている自動転送ＲＡＭ１内の先頭デー
タのアドレスに応じた値を自動転送データポインタ３に
設定する。また、ＣＰＵは、ソフトウェアにより、設定
したい自動転送間隔に応じた値を自動転送間隔レジスタ
１１に設定し、転送バイト数を転送カウンタ４に設定す
る。

【００１４】自動転送ＲＡＭ１からシフトレジスタ８へ
のデータの移動、および受信したデータのシフトレジス
タ８から自動転送ＲＡＭ１への移動は、上述したように
実行される。双方のシフトレジスタ８における８ビット
のデータの入出力が完了したときに、第１の自動転送機
能付シリアル入出力回路の自動転送ＲＡＭ１からシフト
レジスタ８に設定されたデータは、第２の自動転送機能
付シリアル入出力回路のシフトレジスタ８に転送された
ことになる。また、第２の自動転送機能付シリアル入出
力回路の自動転送ＲＡＭ１からシフトレジスタ８に設定
されたデータは、第１の自動転送機能付シリアル入出力
回路のシフトレジスタ８に転送されたことになる。それ
ぞれの自動転送機能付シリアル入出力回路において、シ
フトレジスタ８内のデータは、ローカルデータバス１４
を介して自動転送ＲＡＭ１に移動される。自動転送ＲＡ
Ｍ１において、アドレスデコーダ２からのアドレスデー
タが示す番地、すなわち、自動転送データポインタ３が
指す番地にそのデータは格納される。このタイミング
は、図８（ｆ）におけるＴ７１に対応する。

【００１５】その直後に、すなわち図８（ｄ）の期間ｂ
において、それぞれの自動転送機能付シリアル入出力回
路において、自動転送データポインタ３の内容が「−
１」される。よって、自動転送データポインタ３の内容
が、次に送信されるべきデータが格納されている自動転
送ＲＡＭ１の番地を指す値になる。この値は、次に受信
したデータが格納される番地を指す値でもある。同時に
（図８（ｅ）の期間ｂ）、転送カウンタ４の値も「−
１」される。そして、アドレスデコーダ２からのアドレ
スデータが示す番地のデータが、自動転送ＲＡＭ１から
シフトレジスタ８に移動される。このタイミングは、図
８（ｇ）におけるＴ８２に対応する。

【００１６】以上に説明した受信したデータのシフトレ
ジスタ８内から自動転送ＲＡＭ１への移動、自動転送Ｒ
ＡＭ１に関するアドレスの更新および自動転送ＲＡＭ１
からシフトレジスタ８へのデータの移動は、自動転送間
隔の期間内に行われる。そして、自動転送間隔の期間が
終了すると、第１の自動転送機能付シリアル入出力回路
における同期制御回路７からのクロック信号の出力が再
開する。従って、それぞれの自動転送機能付シリアル入
出力回路は、上述した動作を再び行ってデータの転送を
行う。以上の動作は、転送カウンタ４がアンダーフロー
するまで繰り返し実行される。それぞれの自動転送機能
付シリアル入出力回路において、自動転送制御回路１２
が転送カウンタ４のアンダーフローを認識すると、自動
転送完了を示す割り込み要求信号を発生する。それぞれ
のマイクロコンピュータにおいて、ＣＰＵは、割り込み
要求信号を受け付けて、１ブロックのデータの自動転送
が終了したことを知る。なお、自動転送機能付シリアル
入出力回路において転送カウンタ４が設けられていない
場合もあるが、その場合には、自動転送ＲＡＭ１におけ
る転送データの最終番地は固定されている。

【００１７】以上の説明から明らかなように、ＣＰＵ
は、ソフトウェアにより、自動転送機能付シリアル入出
力回路に対する１ブロックのデータの書き込みやポイン
タ値およびカウンタ値の設定を行えば、自動転送処理か
ら開放される。従って、ＣＰＵは、自動転送処理が行わ
れているときに、他の処理を行うことができる。しか
し、このような自動転送処理は、ソフトウェアで中断を
かけない限り、停止されない。１ブロックのデータ転送
中に転送エラーが発生したときに自動転送処理を中断し
たい場合には、ソフトウェアによる中断処理が求められ
る。１ブロックにおけるエラー発生箇所が特定される場
合、または、おおよその箇所がわかる場合には、その箇
所のデータから再転送する処理が実行される。その際、
ＣＰＵは、ソフトウェアにより、ポインタ値およびカウ
ンタ値等を新たに設定しなければならない。

【００１８】再転送処理を行うにあたって、再転送対象
のデータが既に自動転送ＲＡＭ１に存在しない場合があ
る。例えば、上述したような全二重通信を行っている場
合には、自動転送ＲＡＭ１のデータ送信済みの領域には
受信したデータが格納される。従って、１ブロックのデ
ータ転送が完了したときには、自動転送ＲＡＭ１に再転
送対象のデータは存在しない。そのような場合には、Ｃ
ＰＵは、再度自動転送ＲＡＭ１にデータを書き込む処理
も行わなくてはならない。

【００１９】

【発明が解決しようとする課題】従来の自動転送機能付
シリアル入出力回路は以上のように構成されているの
で、自動転送中に転送エラーが発生すると、正しいデー
タを再転送するための処理に手間がかかるとともに正し
いデータの再転送が完了するまでに時間がかかるという
課題があった。

【００２０】この発明は上記のような課題を解決するた
めになされたもので、自動的に、かつ短時間でデータの
再転送を行うことができる自動転送機能付シリアル入出
力回路を得ることを目的とする。

【００２１】

【課題を解決するための手段】請求項１記載の発明に係
る自動転送機能付シリアル入出力回路は、１つのデータ
の転送が完了したら内容を自動的に更新して次に転送対
象となるデータの記憶手段内の番地を示す値を記憶手段
に与えるポインタ手段の値および転送カウンタの値の更
新を禁止する更新禁止手段を備えたものである。

【００２２】請求項２記載の発明に係る自動転送機能付
シリアル入出力回路は、更新禁止手段が、転送されたデ
ータに誤りがないかどうか検出するエラー検出回路と、
エラー検出回路がデータの誤りを検出したときまたは転
送相手先からデータの誤りの発生が通知されたときにポ
インタ手段の値および転送カウンタの値の更新を禁止す
るエラー発生アクティブ回路とを備えたものである。

【００２３】請求項３記載の発明に係る自動転送機能付
シリアル入出力回路は、記憶手段内の同一の番地からの
データの転送があらかじめ定められた回数を越えたかど
うか検出する連続回数監視手段を備えたものである。

【００２４】請求項４記載の発明に係る自動転送機能付
シリアル入出力回路は、データに誤りが発生したかどう
かを転送相手先に通知する信号と転送データとのうちの
いずれかを出力する兼用端子を備えたものである。

【００２５】請求項５記載の発明に係る自動転送機能付
シリアル入出力回路は、データに誤りが発生したかどう
かを通知するために転送相手先から送られてくる信号と
転送データとのうちのいずれかを入力する兼用端子を備
えたものである。

【００２６】請求項６記載の発明に係る自動転送機能付
シリアル入出力回路は、データに誤りが発生したかどう
かを転送相手先に通知する信号と転送データとのうちの
いずれかを出力する第１の兼用端子と、データに誤りが
発生したかどうかを通知するために転送相手先から送ら
れてくる信号と転送データとのうちのいずれかを入力す
る第２の兼用端子と、自動転送間隔中に、データに誤り
が発生したかどうかを転送相手先に通知する信号を第１
の兼用端子に供給する通過制御手段と、自動転送間隔中
に、第２の兼用端子に入力した信号を取り込んでエラー
発生アクティブ回路に供給する信号取込手段とを備えた
ものである。

【００２７】請求項７記載の発明に係る自動転送機能付
シリアル入出力回路は、更新禁止手段が、特定の値が設
定されるレジスタと、レジスタに設定された値とポイン
タ手段内の値とが一致した場合にポインタ手段の値の更
新を禁止する比較回路とを備えたものである。

【００２８】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による自
動転送機能付シリアル入出力回路を示すブロック図であ
る。ここでは、マイクロコンピュータに内蔵された自動
転送機能付シリアル入出力回路を例にとって説明する。
図において、１７は受信端子１０に入力する受信データ
のエラーを検出するエラー検出回路、２３はエラー検出
信号の入出力端子（ＳＥＲＲ端子）、２８はエラーが検
出されたデータの再転送回数をカウントするエラーカウ
ンタ、２９はエラーカウンタ２８の出力によって制御さ
れるエラーフラグ、３０はエラーカウンタ２８のカウン
ト値が所定値になったときに出力される信号と自動転送
制御回路１２からのデータ転送終了を示す信号との論理
和をとる論理和回路（ＯＲ回路）、４６はエラー検出回
路１７からの内部エラー検出信号（ＥＲＲ信号）１８が
有意になると、または、転送相手先からデータの誤りの
発生がＳＥＲＲ２３を通じて通知されたときに動作する
エラー発生アクティブ回路である。この場合、内部エラ
ー検出信号１８の有意な状態はＨレベルである。

【００２９】エラー発生アクティブ回路４６において、
２１はゲートに内部エラー検出信号１８を導入し、ドレ
インが入出力端子２３に接続されたＮチャネルトランジ
スタである。Ｎチャネルトランジスタ２１のソースには
接地電位ＶSSが供給されている。２２は電源ＶDDとＮチ
ャネルトランジスタ２１のドレインとの間に設けられた
抵抗、２４はＮチャネルトランジスタ２１のドレインに
入力側が接続されたインバータ回路、２７はインバータ
回路２４の出力とシフトレジスタ８からのデータを自動
転送ＲＡＭ１に書き込むための書込信号２６との論理和
をとるＯＲ回路である。２５はインバータ回路２４の出
力であるエラー制御信号（ＨＯＬＤ信号）を示す。

【００３０】その他の構成要素は、図７に示す自動転送
機能付シリアル入出力回路における構成要素と同じもの
である。なお、自動転送ＲＡＭ１は記憶手段の一実現例
であり、自動転送データポインタ３はポインタ手段の一
実現例である。また、シフトレジスタ８は転送手段の一
実現例である。ここでは、更新禁止手段は、エラー検出
回路１７およびエラー発生アクティブ回路４６で実現さ
れる。また、連続回数監視手段は、エラーカウンタ２８
で実現される。

【００３１】次に動作について説明する。ここでは、１
バイト長のシフトレジスタ８が設けられ１バイト単位に
データ転送が行われる場合を例にとる。また、図１に示
すように構成された自動転送機能付シリアル入出力回路
を有する２つのマイクロコンピュータの間で自動データ
転送が行われる場合を例にして説明を進める。

【００３２】２つの自動転送機能付シリアル入出力回路
で単方向通信を行うことも可能であるが、ここでは、全
二重通信を行う場合を例にする。従って、第１の自動転
送機能付シリアル入出力回路において、スイッチ１０２
は、内部同期クロック信号５を選択するように設定され
る。スイッチ１０４は、同期制御回路７からのクロック
信号がクロック入出力端子６に出力されるように設定さ
れる。クロック入出力端子６からのクロック信号は、第
２の自動転送機能付シリアル入出力回路におけるクロッ
ク入出力端子６に供給される。従って、第２の自動転送
機能付シリアル入出力回路において、スイッチ１０２
は、クロック入出力端子６からのクロック信号を選択す
るように設定されるとともに、スイッチ１０４は、同期
制御回路７からのクロック信号がクロック入出力端子６
に出力されないように設定される。第１の自動転送機能
付シリアル入出力回路における送信端子９は第２の自動
転送機能付シリアル入出力回路における受信端子１０に
接続され、第２の自動転送機能付シリアル入出力回路に
おける送信端子９は第１の自動転送機能付シリアル入出
力回路における受信端子１０に接続される。なお、双方
の自動転送機能付シリアル入出力回路における入出力端
子２３同士が接続される。また、双方の自動転送機能付
シリアル入出力回路において、自動転送ＲＡＭ１のある
番地からデータがシフトレジスタ８に移動された場合、
直後に受信したデータは、その番地に格納される。

【００３３】ＣＰＵ（図示せず）による自動転送ＲＡＭ
１へのデータの書き込み、ＣＰＵによる自動転送データ
ポインタ３、転送カウンタ４および自動転送間隔レジス
タ１１の設定、自動転送ＲＡＭ１とシフトレジスタ８と
の間のデータ移動の動作、ならびにシフトレジスタ８に
おけるデータ転送の動作は、図７に示された従来の自動
転送機能付シリアル入出力回路における動作と同じであ
る。

【００３４】それぞれの自動転送機能付シリアル入出力
回路におけるエラー検出回路１７は、相手側の自動転送
機能付シリアル入出力回路から送られてきたデータに転
送エラーがあったかどうか検出する。エラー検出回路１
７は、例えばパリティチェックによってエラー検出を行
う。エラー検出回路１７は、転送エラーを検出していな
い場合には、内部エラー検出信号１８をＬレベルにす
る。すると、エラー発生アクティブ回路４６において、
Ｎチャネルトランジスタ２１はオフ状態を継続する。従
って、入出力端子２３から入力される相手側の自動転送
機能付シリアル入出力回路からのエラー検出信号が有意
でなければ、インバータ回路２４に入力されるレベルは
Ｈレベルである。なお、エラー検出信号の有意なレベル
はＬレベルである。よって、インバータ回路２４の出力
レベルはＬレベルである。すなわち、エラー制御信号２
５はＬレベルである。なお、エラー制御信号２５の有意
なレベルはＨレベルである。また、エラー制御信号２５
は、ＯＲ回路２７、自動転送データポインタ３、エラー
カウンタ２８および転送カウンタ４に供給される。

【００３５】エラー制御信号２５はＬレベルであるか
ら、ＯＲ回路２７は自動転送ＲＡＭ１への書込信号２６
をそのまま通過させる。従って、シフトレジスタ８から
のデータの自動転送ＲＡＭ１への書き込みが禁止される
ことはない。また、エラー制御信号２５が有意でないの
で、自動転送データポインタ３および転送カウンタ４は
通常の動作を行う。通常の動作とは、図７に示された従
来の自動転送機能付シリアル入出力回路におけるそれら
の動作と同じ動作である。エラーカウンタ２８は、エラ
ー制御信号２５が有意になると動作する。ここではエラ
ーカウンタ２８は動作しない。従って、双方の自動転送
機能付シリアル入出力回路は、図７に示された従来の自
動転送機能付シリアル入出力回路と同様に自動転送処理
を実行する。

【００３６】第１の自動転送機能付シリアル入出力回路
において、エラー検出回路１７が受信端子１０に入力す
るデータにおいて転送エラーを検出した場合には、エラ
ー検出回路１７は、内部エラー検出信号１８を有意なレ
ベルであるＨレベルにする。すると、Ｎチャネルトラン
ジスタ２１がオンするので、そのドレインに接地電位が
現れる。よって、インバータ回路２４の入力はＬレベル
になり、その出力であるエラー制御信号２５が有意なレ
ベルであるＨレベルになる。なお、エラー検出回路１７
におけるエラー検出からエラー制御信号２５のレベルが
確定するまでの動作タイミングは、受信データのシフト
レジスタ８から自動転送ＲＡＭ１への移動タイミングよ
りも前になるように制御される。

【００３７】エラー制御信号２５がＨレベルになると、
ＯＲ回路２７の出力は常にＨレベルになる。すなわち、
書込信号２６は自動転送ＲＡＭ１に伝わらない。また、
自動転送データポインタ３の内容を「−１」する動作が
禁止される。さらに、転送カウンタ４のカウント値を
「−１」する動作も禁止される。従って、自動転送間隔
の期間において、シフトレジスタ８に受信したデータ
は、自動転送ＲＡＭ１に書き込まれない。さらに、内容
を「−１」する動作が禁止されたので、自動転送データ
ポインタ３の内容は変化しない。従って、自動転送デー
タポインタ３は、直前に転送が完了した送信データの読
み出し対象および受信データの書き込み対象であった自
動転送ＲＡＭ１の番地を指している。また、内容を「−
１」する動作が禁止されたので、転送カウンタ４の内容
は変化しない。従って、転送カウンタ４のカウント値
は、直前に転送が完了したデータが転送開始されたとき
の値のままである。換言すれば、自動転送ＲＡＭ１の内
容、自動転送データポインタ３の内容および転送カウン
タ４のカウント値は、直前に転送が完了したデータが転
送開始されたときの状態に維持される。

【００３８】第１の自動転送機能付シリアル入出力回路
において内部エラー検出信号１８がＨレベルになるとＮ
チャネルトランジスタ２１のドレインにＬレベルが現れ
るが、このレベルは、入出力端子２３から、第２の自動
転送機能付シリアル入出力回路における入出力端子２３
に伝えられる。すると、第２の自動転送機能付シリアル
入出力回路において、インバータ回路２４の入力レベル
がＬレベルになる。すなわち、エラー制御信号２５がＨ
レベルになる。従って、第２の自動転送機能付シリアル
入出力回路においても、自動転送ＲＡＭ１の内容、自動
転送データポインタ３の内容および転送カウンタ４のカ
ウント値は、直前に転送が完了したデータが転送開始さ
れたときの状態に維持される。

【００３９】以上の説明において、第１の自動転送機能
付シリアル入出力回路におけるエラー検出回路１７が転
送エラーを検出した場合を例にしたが、第２の自動転送
機能付シリアル入出力回路におけるエラー検出回路１７
が転送エラーを検出した場合にも、第２の自動転送機能
付シリアル入出力回路における自動転送ＲＡＭ１の内
容、自動転送データポインタ３の内容および転送カウン
タ４のカウント値が、直前に転送が完了したデータが転
送開始されたときの状態に維持されるとともに、第１の
自動転送機能付シリアル入出力回路における自動転送Ｒ
ＡＭ１の内容、自動転送データポインタ３の内容および
転送カウンタ４のカウント値が、直前に転送が完了した
データが転送開始されたときの状態に維持される。要約
すれば、いずれかの自動転送機能付シリアル入出力回路
におけるエラー検出回路１７が転送エラーを検出する
と、双方の自動転送機能付シリアル入出力回路におい
て、自動転送ＲＡＭ１の内容、自動転送データポインタ
３の内容および転送カウンタ４のカウント値が、直前に
転送が完了したデータが転送開始されたときの状態に維
持される。

【００４０】この状態で、双方の自動転送機能付シリア
ル入出力回路において、自動転送ＲＡＭ１のデータがシ
フトレジスタ８に移動される。なお、直前に受信したエ
ラーのあるデータは自動転送ＲＡＭ１に書き込まれなか
ったので、ここで移動されるデータは、直前に転送され
たデータと同一のものである。

【００４１】自動転送間隔の期間が終了すると、第１の
自動転送機能付シリアル入出力回路における同期制御回
路７からのクロック信号の出力が再開する。従って、そ
れぞれの自動転送機能付シリアル入出力回路は、上述し
た動作を再び行ってデータの転送を行う。このデータ
は、直前に転送されたデータと同じものである。すなわ
ち、データの再転送が行われる。この間、ＣＰＵは、な
んら関与しない。なお、それぞれの自動転送機能付シリ
アル入出力回路において、エラー検出回路１７が、この
再転送データについて転送エラーを検出しない場合に
は、内部エラー検出信号１８をＬレベルにする。従っ
て、ＯＲ回路２７は自動転送ＲＡＭ１への書込信号２６
をそのまま通過させる。また、エラー制御信号２５が有
意でないので、自動転送データポインタ３および転送カ
ウンタ４は通常の動作を行う。

【００４２】以上の動作は、転送カウンタ４がアンダー
フローするまで繰り返し実行される。それぞれの自動転
送機能付シリアル入出力回路において、自動転送制御回
路１２が転送カウンタ４のアンダーフローを認識する
と、自動転送完了を示す割り込み要求信号を発生する。
割り込み要求信号は、ＯＲ回路３０を介して、自動転送
機能付シリアル入出力回路の外部に出力される。それぞ
れのマイクロコンピュータにおいて、ＣＰＵは、割り込
み要求信号を受け付けて、１ブロックのデータの自動転
送が終了したことを知る。

【００４３】再転送が何回繰り返されても正しいデータ
が受信されない場合もあり得る。そのような場合には、
１ブロックの転送は永久に完了しない。そのような事態
を回避するために、エラーカウンタ２８が用いられる。
ＣＰＵは、ソフトウェアにより、自動転送を開始させる
ときに、エラーカウンタ２８に所定の初期値を設定す
る。所定の初期値とは、１つのデータの再転送に許容さ
れる回数に応じた値である。エラー制御信号２５がＨレ
ベルになると、エラーカウンタ２８の値は「−１」され
る。エラー検出回路１７は出力信号のラッチ機能を持
ち、前回の転送データのエラー検出結果は、次の転送デ
ータのエラー検出が行われるまで保持される。従って、
エラーカウンタ２８の値は、エラー制御信号２５がＨレ
ベルからＬレベルにリセットされることで初期値に戻
る。再転送が連続したとき、エラー制御信号２５はＨレ
ベルになったまま維持される。エラーカウンタ２８のダ
ウンカウントは、同期制御回路７から出力される信号で
起こるものとする。エラーカウンタ２８の値がアンダー
フローしたとき、許容回数を越える再転送が連続して行
われたことになる。そのときには、エラーカウンタ２８
は、ＣＰＵに対して割り込み信号を発生する。割り込み
要求信号は、ＯＲ回路３０を介して、自動転送機能付シ
リアル入出力回路の外部に出力される。また、エラーカ
ウンタ２８は、エラーフラグ２９をセットする。ＣＰＵ
は、割り込み処理においてエラーフラグ２９が「１」で
あることをソフトウェアにより検出して、許容回数を越
える再転送が行われたことを知る。自動転送の中止は、
エラーカウンタ２８が割り込み要求信号を発生したとき
に、同時に自動的に実行される。

【００４４】この実施の形態では全二重通信について説
明したが、一方の自動転送機能付シリアル入出力回路が
データの送信のみを行い、他方の自動転送機能付シリア
ル入出力回路がデータの受信のみを行う単方向通信を行
うこともできる。その場合も、受信側の自動転送機能付
シリアル入出力回路におけるエラー検出回路１７が転送
エラーを検出すると、入出力端子２３を介して送信側の
自動転送機能付シリアル入出力回路に転送エラーが生じ
たことを伝える。送信側の自動転送機能付シリアル入出
力回路は、上述した処理と同様の処理を行ってデータの
再送信を行う。また、受信側の自動転送機能付シリアル
入出力回路も上述した処理と同様の処理を行って、転送
エラーが生じたデータを自動転送ＲＡＭ１に書き込まな
い。

【００４５】なお、この実施の形態ではマイクロコンピ
ュータに内蔵された自動転送機能付シリアル入出力回路
について説明したが、この自動転送機能付シリアル入出
力回路は、マイクロコンピュータに適用されるだけでな
く、他の半導体装置に組み込まれてもよい。また、単体
の自動転送機能付シリアル入出力回路であってもよく、
その場合には、例えば、自動転送機能付シリアル入出力
回路の外部にある制御装置とともに用いられる。

【００４６】以上のように、この実施の形態によれば、
ＣＰＵ等の制御装置が介在しなくても自動的にデータの
再転送が実現される。また、従来の場合とは異なり、１
ブロックの転送の途中でデータの再転送が実行される。
従って、１ブロックの転送が完了したときには、正しい
各データが相手側の自動転送ＲＡＭ１に設定されたこと
が保証される。さらに、エラーカウンタ２８が設けられ
ている場合には、再転送が繰り返し続いて永久に自動転
送が完了しないという事態が回避される。

【００４７】実施の形態２．図２はこの発明の実施の形
態２による自動転送機能付シリアル入出力回路を示すブ
ロック図である。ここでも、マイクロコンピュータに内
蔵された自動転送機能付シリアル入出力回路を例にとっ
て説明する。図において、３２はエラー発生アクティブ
回路４６からのエラー検出信号３１または送信されるデ
ータが出力される兼用端子（ＳＯＵＴ／ＳＥＲＲ端
子）、１０６は兼用端子３２に与えられる信号としてエ
ラー検出信号３１と送信されるデータとのうちのいずれ
かを選択するスイッチである。その他の構成要素は、図
１に示す自動転送機能付シリアル入出力回路における構
成要素と同じものである。ただし、ここでは、入出力端
子２３は設けられていない。

【００４８】次に動作について説明する。全二重通信を
行う場合には、ＣＰＵは、スイッチ１０６を、シフトレ
ジスタ８から出力される送信データが兼用端子３２に出
力されるように設定する。この場合には、相手側とのエ
ラー検出信号３１のやりとりはできないので、エラー検
出回路１７の動作は禁止される。転送エラーを検出して
も相手側からの再転送を期待できないからである。従っ
て、内部エラー検出信号１８は常にＬレベルであり、エ
ラー制御信号２５は常にＬレベルである。よって、自動
転送機能付シリアル入出力回路は、図７に示す従来の自
動転送機能付シリアル入出力回路と同様に動作する。単
方向通信を行う場合であって送信側としてこの自動転送
機能付シリアル入出力回路が用いられる場合にも、スイ
ッチ１０６は、シフトレジスタ８から出力される送信デ
ータが兼用端子３２に出力されるように設定される。ま
た、相手側とのエラー検出信号３１のやりとりはできな
いので、エラー検出回路１７の動作は禁止される。従っ
て、自動転送機能付シリアル入出力回路は、図７に示す
従来の自動転送機能付シリアル入出力回路と同様に動作
する。

【００４９】単方向通信を行う場合であって受信側とし
て自動転送機能付シリアル入出力回路が用いられる場合
には、スイッチ１０６は、シフトレジスタ８から出力さ
れる送信データが兼用端子３２に出力されるように設定
されてもよいし、エラー検出信号３１が兼用端子３２に
出力されるように設定されてもよい。受信側として用い
られる自動転送機能付シリアル入出力回路はシフトレジ
スタ８からデータを送信することはないので、シフトレ
ジスタ８から出力される送信データが兼用端子３２に出
力されるようにスイッチ１０６が設定されるということ
は、エラー検出信号３１を相手側に伝えないように設定
されることを意味する。すなわち、相手側とのエラー検
出信号３１のやりとりはできないので、エラー検出回路
１７の動作は禁止される。従って、受信側として用いら
れる自動転送機能付シリアル入出力回路は、図７に示す
従来の自動転送機能付シリアル入出力回路と同様に動作
する。

【００５０】エラー検出信号３１が兼用端子３２に出力
されるようにスイッチ１０６が設定された場合には、エ
ラー検出回路１７は、動作可能な状態に設定される。す
なわち、エラー検出回路１７は、実施の形態１の場合と
同様に動作する。この場合、送信動作のみを行う相手側
の自動転送機能付シリアル入出力回路として、例えば、
図１に示された形態の自動転送機能付シリアル入出力回
路が用いられる。そして、兼用端子３２が図１に示され
た自動転送機能付シリアル入出力回路における入出力端
子２３と接続される。なお、図１に示された自動転送機
能付シリアル入出力回路が送信動作のみを行うものとし
て用いられる場合に、その自動転送機能付シリアル入出
力回路における受信端子１０には何も入力しない。従っ
て、図１に示された自動転送機能付シリアル入出力回路
において、エラー検出回路１７は実質的に動作しない。
従って、その自動転送機能付シリアル入出力回路からエ
ラー検出信号が出力されることはない。よって、図１に
示された自動転送機能付シリアル入出力回路における入
出力端子２３は実質的に入力端子であり、受信側となる
図２に示された自動転送機能付シリアル入出力回路にお
いて、兼用端子３２はエラー検出信号３１の出力専用端
子である。

【００５１】送信側の自動転送機能付シリアル入出力回
路と受信側となる図２に示された自動転送機能付シリア
ル入出力回路との間のデータ転送は、実施の形態１の場
合と同様に実行される。すなわち、受信側の自動転送機
能付シリアル入出力回路におけるエラー検出回路１７が
転送エラーを検出すると、兼用端子３２を介して送信側
の自動転送機能付シリアル入出力回路にＬレベルのエラ
ー検出信号３１を伝える。送信側の自動転送機能付シリ
アル入出力回路は、実施の形態１の場合と同様の処理を
行ってデータの再送信を行う。また、受信側の自動転送
機能付シリアル入出力回路も実施の形態１の処理と同様
の処理を行って、転送エラーが生じたデータを自動転送
ＲＡＭ１に書き込まない。そして、再転送されてきたデ
ータを、転送エラーが再度生じていないのであれば自動
転送ＲＡＭ１に書き込む。

【００５２】なお、この実施の形態ではマイクロコンピ
ュータに内蔵された自動転送機能付シリアル入出力回路
について説明したが、この自動転送機能付シリアル入出
力回路は、マイクロコンピュータに適用されるだけでな
く、他の半導体装置に組み込まれてもよい。また、単体
の自動転送機能付シリアル入出力回路であってもよく、
その場合には、例えば、自動転送機能付シリアル入出力
回路の外部にある制御装置とともに用いられる。

【００５３】以上のように、この実施の形態によれば、
データの受信のみを行う場合にエラー検出処理を行うこ
とが可能である。しかし、エラー検出信号３１の出力端
子と送信端子とが１つの兼用端子３２で兼用されるの
で、自動転送機能付シリアル入出力回路が半導体装置等
に内蔵された場合に、端子数を削減することができる。

【００５４】実施の形態３．実施の形態２による自動転
送機能付シリアル入出力回路はデータの受信のみを行う
場合にエラー検出処理を行うものであった。すると、デ
ータの送信のみを行う場合に受信側からのエラー検出信
号３１に応じた処理を行う自動転送機能付シリアル入出
力回路があればよい。図３は、そのような考え方にもと
づくこの発明の実施の形態３による自動転送機能付シリ
アル入出力回路の構成を示すブロック図である。図にお
いて、１０８は兼用端子（ＳＩＮ／ＳＥＲＲ端子）４７
に入力される信号をエラー発生アクティブ回路４６に供
給するのかシフトレジスタ８に供給するのかを決めるス
イッチである。その他の構成要素は、図２に示す自動転
送機能付シリアル入出力回路における構成要素と同じも
のである。ただし、図２に示されたようなスイッチ１０
６はなく、兼用端子３２ではなく送信端子９を有する。
また、エラー検出回路１７はシフトレジスタ８の入力側
に接続されていない。

【００５５】次に動作について説明する。この自動転送
機能付シリアル入出力回路では、エラー検出回路１７は
起動されない。すなわち、その出力である内部エラー検
出信号１８は常にＬレベルである。従って、この自動転
送機能付シリアル入出力回路では、エラー検出回路１７
は実質的に存在しないと考えてよい。しかし、他の実施
の形態との比較を容易にするために、図３に明示されて
いる。

【００５６】この自動転送機能付シリアル入出力回路が
送信専用のものとして用いられる場合には、ＣＰＵ（図
示せず）は、スイッチ１０８を、兼用端子４７に入力さ
れた信号がエラー検出信号３１としてエラー発生アクテ
ィブ回路４６に供給されるように設定する。受信側の自
動転送機能付シリアル入出力回路は、例えば、図２に示
すように構成されている。受信側の自動転送機能付シリ
アル入出力回路と送信側となる図３に示された自動転送
機能付シリアル入出力回路との間のデータ転送は、実施
の形態１の場合と同様に実行される。すなわち、受信側
の自動転送機能付シリアル入出力回路におけるエラー検
出回路１７が転送エラーを検出すると、送信側の自動転
送機能付シリアル入出力回路にＬレベルのエラー検出信
号３１を伝える。図３に示された送信側の自動転送機能
付シリアル入出力回路において、エラー検出信号３１
は、兼用端子４７およびスイッチ１０８を介してエラー
発生アクティブ回路４６に供給される。送信側の自動転
送機能付シリアル入出力回路は、実施の形態１の場合と
同様の処理を行ってデータの再送信を行う。また、受信
側の自動転送機能付シリアル入出力回路も実施の形態１
の処理と同様の処理を行って、転送エラーが生じたデー
タを自動転送ＲＡＭ１に書き込まない。そして、再転送
されてきたデータを、転送エラーが再度生じていないの
であれば自動転送ＲＡＭ１に書き込む。

【００５７】図３に示された自動転送機能付シリアル入
出力回路を、全二重通信を行う場合に使用することもで
きる。その場合には、送信端子９は、相手側の自動転送
機能付シリアル入出力回路の受信端子に接続される。デ
ータの入力端子となる兼用端子４７は、相手側の自動転
送機能付シリアル入出力回路の送信端子に接続される。
なお、相手側として図３に示された構成の自動転送機能
付シリアル入出力回路が用いられる場合には、送信端子
９は、相手側の自動転送機能付シリアル入出力回路の兼
用端子４７に接続される。相手側として図２に示された
構成の自動転送機能付シリアル入出力回路が用いられる
場合には、兼用端子４７は、相手側の自動転送機能付シ
リアル入出力回路の兼用端子３２に接続される。図３に
示された構成の自動転送機能付シリアル入出力回路にお
いて、スイッチ１０８は、兼用端子４７とシフトレジス
タ８とを接続するように設定される。この場合、相手側
の自動転送機能付シリアル入出力回路において、エラー
検出回路１７は動作しないように設定される。

【００５８】図３に示された自動転送機能付シリアル入
出力回路を、単方向通信を行う場合であって受信側とし
て使用することもできる。その場合には、データの入力
端子となる兼用端子４７は、相手側の自動転送機能付シ
リアル入出力回路の送信端子に接続される。なお、相手
側として図２に示された構成の自動転送機能付シリアル
入出力回路が用いられる場合には、兼用端子４７は、相
手側の自動転送機能付シリアル入出力回路の兼用端子３
２に接続される。図３に示された構成の自動転送機能付
シリアル入出力回路において、スイッチ１０８は、兼用
端子４７とシフトレジスタ８とを接続するように設定さ
れる。この場合、相手側の自動転送機能付シリアル入出
力回路において、エラー検出回路１７は動作しないよう
に設定される。

【００５９】なお、この実施の形態ではマイクロコンピ
ュータに内蔵された自動転送機能付シリアル入出力回路
について説明したが、この自動転送機能付シリアル入出
力回路は、マイクロコンピュータに適用されるだけでな
く、他の半導体装置に組み込まれてもよい。また、単体
の自動転送機能付シリアル入出力回路であってもよく、
その場合には、例えば、自動転送機能付シリアル入出力
回路の外部にある制御装置とともに用いられる。

【００６０】以上のように、この実施の形態によれば、
データの送信のみを行う場合に再転送処理を行うことが
可能である。しかし、エラー検出信号３１の入力端子と
受信端子とが１つの兼用端子４７で兼用されるので、自
動転送機能付シリアル入出力回路が半導体装置等に内蔵
された場合に、端子数を削減することができる。

【００６１】実施の形態４．図４はこの発明の実施の形
態４による自動転送機能付シリアル入出力回路を示すブ
ロック図である。ここでは、マイクロコンピュータに内
蔵された自動転送機能付シリアル入出力回路を例にとっ
て説明する。図において、３３はデータの受信端子とエ
ラー検出入力信号（ＳＥＥＲ_IN信号）３７の入力端子を
兼用する兼用端子（ＳＩＮ／ＳＥＲＲ_IN端子，第２の兼
用端子）、３４はデータの送信端子とエラー検出出力信
号（ＳＥＥＲ_OUT 信号）３９の出力端子を兼用する兼用
端子（ＳＯＵＴ／ＳＥＲＲ_OUT 端子，第１の兼用端
子）、３５はシフトレジスタ８の出力を通過させて兼用
端子３４に供給するトランスミッションゲート、３６は
兼用端子３３に入力された信号をラッチするラッチ回
路、３８はエラー検出回路１７からの内部エラー検出信
号１８をエラー検出出力信号３９として兼用端子３４に
供給するためのトランスミッションゲートである。その
他の構成要素は、図１に示す自動転送機能付シリアル入
出力回路における構成要素と同じものである。ただし、
この場合には、エラー検出入力信号３７とエラー検出出
力信号３９とが兼用端子３３，３４を介して入出力する
ので、エラー検出信号専用の入出力端子２３は設けられ
ていない。また、エラー発生アクティブ回路４６におい
て、Ｎチャネルトランジスタ２１、抵抗２２およびイン
バータ回路２４に代えて、エラー検出入力信号３７およ
び内部エラー検出信号１８を入力とするＯＲ回路４０が
設けられている。なお、ここでは、通過制御手段はトラ
ンスミッションゲート３５，３８で実現され、信号取込
手段はラッチ回路３６で実現される。

【００６２】次に動作について図５のタイミング図を参
照して説明する。ここでは、図４に示すように構成され
た自動転送機能付シリアル入出力回路を有する２つのマ
イクロコンピュータの間で自動転送が行われる場合を例
にして説明を進める。２つの自動転送機能付シリアル入
出力回路で単方向通信を行うことも可能であるが、ここ
では、全二重通信を行う場合を例にする。一方のマイク
ロコンピュータにおける自動転送機能付シリアル入出力
回路である第１の自動転送機能付シリアル入出力回路に
おける兼用端子３４は、他方のマイクロコンピュータに
おける自動転送機能付シリアル入出力回路である第２の
自動転送機能付シリアル入出力回路における兼用端子３
３に接続される。第１の自動転送機能付シリアル入出力
回路における兼用端子３３は、第２の自動転送機能付シ
リアル入出力回路における兼用端子３４に接続される。

【００６３】ＣＰＵ（図示せず）による自動転送ＲＡＭ
１へのデータの書き込み、スイッチ１０２，１０４の設
定、ＣＰＵによる自動転送データポインタ３、転送カウ
ンタ４および自動転送間隔レジスタ１１の設定、自動転
送ＲＡＭ１とシフトレジスタ８との間のデータ移動の動
作、ならびにシフトレジスタ８におけるデータ転送の動
作は、実施の形態１における動作と同じである。

【００６４】図５はこの実施の形態による自動転送機能
付シリアル入出力回路の動作を説明するためのタイミン
グ図である。図５（ａ）〜（ｅ），（ｇ），（ｈ）に示
されたタイミングは、それぞれ、図８（ａ）〜（ｅ），
（ｆ），（ｇ）に示されたタイミングと同じである。こ
の実施の形態では、図５（ｆ）に示すＥ信号が用いられ
る。Ｅ信号のＨレベル期間はエラー検出信号入出力期間
を示す。エラー検出信号入出力期間は、自動転送間隔の
期間内にあって、シフトレジスタ８から自動転送ＲＡＭ
１へのデータ移動が行われる前の期間である。Ｅ信号が
Ｌレベルであると、トランスミッションゲート３５が導
通状態になる。よって、双方の自動転送機能付シリアル
入出力回路は、実施の形態１の場合と同様に動作してデ
ータ転送を行う。

【００６５】第１の自動転送機能付シリアル入出力回路
において、８ビットのデータ転送が完了後、エラー検出
回路１７が転送エラーを検出していない場合には、内部
エラー検出信号１８をＬレベルにする。また、第２の自
動転送機能付シリアル入出力回路のエラー検出回路１７
が転送エラーを検出していなければ、そのエラー検出回
路１７は、やはり内部エラー検出信号１８をＬレベルに
する。

【００６６】さらに、第１の自動転送機能付シリアル入
出力回路において、Ｅ信号がＨレベルになると、トラン
スミッションゲート３５が非導通状態になるとともに、
トランスミッションゲート３８が導通状態になる。な
お、第２の自動転送機能付シリアル入出力回路において
も、Ｅ信号によって、トランスミッションゲート３５が
非導通状態になるとともに、トランスミッションゲート
３８が導通状態になる。

【００６７】第１の自動転送機能付シリアル入出力回路
において、トランスミッションゲート３８が導通状態に
なったので、エラー検出出力信号３９が兼用端子３４に
供給される。内部エラー検出信号１８はＬレベルである
から、エラー検出出力信号３９もＬレベルである。エラ
ー検出出力信号３９は、兼用端子３４および第２の自動
転送機能付シリアル入出力回路における兼用端子３３を
介して第２の自動転送機能付シリアル入出力回路におけ
るラッチ回路３６に入力される。ラッチ回路３６は、Ｅ
信号の立ち下がりで兼用端子３３に入力されている信号
をラッチする。この場合には、ラッチ回路３６の入力は
Ｌレベルであるから、ラッチ回路３６は、Ｌレベルのエ
ラー検出入力信号３７を出力する。

【００６８】エラー発生アクティブ回路４６において、
内部エラー検出信号１８がＬレベルであってエラー検出
入力信号３７がＬレベルであるから、ＯＲ回路４０の出
力であるエラー制御信号２５のレベルはＬレベルのまま
である。エラー制御信号２５は、ＯＲ回路２７、自動転
送データポインタ３、エラーカウンタ２８および転送カ
ウンタ４に供給される。エラー制御信号２５はＬレベル
であるから、ＯＲ回路２７は、自動転送ＲＡＭ１への書
込信号２６をそのまま通過させる。従って、シフトレジ
スタ８からのデータの自動転送ＲＡＭ１への書き込みが
禁止されることはない。また、エラー制御信号２５が有
意でないので、自動転送データポインタ３および転送カ
ウンタ４は通常の動作を行う。すなわち、シフトレジス
タ８から自動転送ＲＡＭ１へのデータの移動が行われる
とともに、図５（ｄ）の期間ｂにおいて、自動転送デー
タポインタ３および転送カウンタ４の内容が「−１」さ
れる。そして、自動転送ＲＡＭ１からシフトレジスタ８
へのデータの移動が行われる。

【００６９】第１の自動転送機能付シリアル入出力回路
において、８ビットのデータ転送が完了後、エラー検出
回路１７が転送エラーを検出すると、内部エラー検出信
号１８をＨレベルにする。すると、エラー検出信号入出
力期間において、第１の自動転送機能付シリアル入出力
回路のＨレベルのエラー検出出力信号３９が、第２の自
動転送機能付シリアル入出力回路にＨレベルのエラー検
出入力信号３７として伝えられる。なお、第２の自動転
送機能付シリアル入出力回路におけるエラー検出回路１
７は転送エラーを検出しなかったとする。

【００７０】第１の自動転送機能付シリアル入出力回路
において、内部エラー検出信号１８がＨレベルになった
ので、ＯＲ回路４０が出力するエラー制御信号２５がＨ
レベルになる。すると、ＯＲ回路２７の出力は常にＨレ
ベルになる。すなわち、書込信号２６は自動転送ＲＡＭ
１に伝わらない。また、自動転送データポインタ３の内
容を「−１」する動作が禁止される。さらに、転送カウ
ンタ４のカウント値を「−１」する動作も禁止される。
従って、自動転送間隔の期間において、シフトレジスタ
８のエラーが発生したデータは、自動転送ＲＡＭ１に書
き込まれない。さらに、内容を「−１」する動作が禁止
されたので、自動転送データポインタ３の内容は変化し
ない。従って、自動転送ＲＡＭ１の内容、自動転送デー
タポインタ３の内容および転送カウンタ４のカウント値
は、直前に転送が完了したデータが転送開始されたとき
の状態に維持される。

【００７１】第１の自動転送機能付シリアル入出力回路
でエラー検出出力信号３９がＨレベルになると、そのＨ
レベルの信号は、自動転送間隔の期間において、トラン
スミッションゲート３８を介して兼用端子３４に出力さ
れる。よって、第２の自動転送機能付シリアル入出力回
路において、兼用端子３３にＨレベルの信号が入力し、
にラッチ回路３６を介してＨレベルのエラー検出入力信
号３７が出力される。すると、第２の自動転送機能付シ
リアル入出力回路において、ＯＲ回路４０はＨレベルの
エラー制御信号２５を出力する。従って、第２の自動転
送機能付シリアル入出力回路においても、自動転送ＲＡ
Ｍ１の内容、自動転送データポインタ３の内容および転
送カウンタ４のカウント値は、直前に転送が完了したデ
ータが転送開始されたときの状態に維持される。

【００７２】以上の説明において、第１の自動転送機能
付シリアル入出力回路におけるエラー検出回路１７が転
送エラーを検出し、第２の自動転送機能付シリアル入出
力回路におけるエラー検出回路１７が転送エラーを検出
しなかったとしたが、第２の自動転送機能付シリアル入
出力回路におけるエラー検出回路１７が転送エラーを検
出し、第１の自動転送機能付シリアル入出力回路におけ
るエラー検出回路１７が転送エラーを検出しなかった場
合にも、双方の自動転送機能付シリアル入出力回路にお
いて、Ｈレベルのエラー制御信号２５が発生する。よっ
て、双方の自動転送機能付シリアル入出力回路におい
て、自動転送ＲＡＭ１の内容、自動転送データポインタ
３の内容および転送カウンタ４のカウント値は、直前に
転送が完了したデータが転送開始されたときの状態に維
持される。また、双方の自動転送機能付シリアル入出力
回路におけるエラー検出回路１７がともに転送エラーを
検出したときにも、Ｈレベルのエラー制御信号２５が発
生する。

【００７３】ここでは全二重通信を行う場合について説
明したが、一方の自動転送機能付シリアル入出力回路が
送信のみを行い他方の自動転送機能付シリアル入出力回
路が受信のみを行う単方向通信を行う場合にも、図４に
示された自動転送機能付シリアル入出力回路を適用で
き、その場合にも、上述した動作と同様の動作が行われ
る。

【００７４】なお、この実施の形態ではマイクロコンピ
ュータに内蔵された自動転送機能付シリアル入出力回路
について説明したが、この自動転送機能付シリアル入出
力回路は、マイクロコンピュータに適用されるだけでな
く、他の半導体装置に組み込まれてもよい。また、単体
の自動転送機能付シリアル入出力回路であってもよく、
その場合には、例えば、自動転送機能付シリアル入出力
回路の外部にある制御装置とともに用いられる。

【００７５】実施の形態２による自動転送機能付シリア
ル入出力回路は、受信のみを行うときに再転送処理を行
うことができた。また、実施の形態３による自動転送機
能付シリアル入出力回路は、送信のみを行うときに再転
送処理を行うことができた。しかし、この実施の形態に
よる自動転送機能付シリアル入出力回路は、受信のみを
行うとき、送信のみを行うとき、および全二重動作を行
うときに再転送処理を行うことができる。しかも、エラ
ー検出出力信号３９の出力端子と送信端子とが１つの兼
用端子３４で兼用され、エラー検出入力信号３７の入力
端子と受信端子とが１つの兼用端子３３で兼用されるの
で、自動転送機能付シリアル入出力回路が半導体装置等
に内蔵された場合に、端子数を削減することができる。

【００７６】実施の形態５．図６はこの発明の実施の形
態５による自動転送機能付シリアル入出力回路を示すブ
ロック図である。ここでは、マイクロコンピュータに内
蔵された自動転送機能付シリアル入出力回路を例にとっ
て説明する。図において、４１はＣＰＵ（図示せず）か
ら、ソフトウェアにより、特定の値が設定されるホール
ドレジスタ、４２は自動転送データポインタ３からアド
レスデコーダ２に与えられる値とホールドレジスタ４１
に設定された値とを比較して、一致したときに出力制御
信号（ＨＯＬＤ信号）４５を有意にする比較回路であ
る。その他の構成要素は、図１に示す自動転送機能付シ
リアル入出力回路における構成要素と同じものである。
ただし、この場合には、エラー発生アクティブ回路４６
は設けられていない。また、自動転送データポインタ３
および転送カウンタ４には、エラー制御信号２５に代え
て出力制御信号４５が与えられる。自動転送データポイ
ンタ３および転送カウンタ４は、出力制御信号４５が有
意なレベルにあるときには内容を変化させない。なお、
更新禁止手段を構成する特定の値が設定されるレジスタ
は、ホールドレジスタ４１で実現され、更新禁止手段
は、ホールドレジスタ４１と比較回路４２とで実現され
る。

【００７７】次に動作について説明する。図６に示すよ
うに構成された自動転送機能付シリアル入出力回路を有
する２つのマイクロコンピュータの間で自動データ転送
が行われる場合を例にして説明を進める。ここでは、２
つの自動転送機能付シリアル入出力回路で単方向通信が
行われる場合を例にする。送信側の自動転送機能付シリ
アル入出力回路における送信端子９は、受信側の自動転
送機能付シリアル入出力回路における受信端子１０に接
続される。スイッチ１０２，１０４は、例えば、送信側
のマイクロコンピュータの内部同期クロック信号５がク
ロック入出力端子６を介して受信側のマイクロコンピュ
ータの自動転送機能付シリアル入出力回路に供給される
ように設定される。

【００７８】ＣＰＵ（図示せず）による自動転送ＲＡＭ
１へのデータの書き込み、スイッチ１０２，１０４の設
定、ＣＰＵによる自動転送データポインタ３、転送カウ
ンタ４および自動転送間隔レジスタ１１の設定、自動転
送ＲＡＭ１とシフトレジスタ８との間のデータ移動の動
作、ならびにシフトレジスタ８におけるデータ転送の動
作は、実施の形態１における動作と同じである。また、
この実施の形態では、自動転送処理の開始前に、ＣＰＵ
は、ホールドレジスタ４１に所定の値をセットする。

【００７９】送信側の自動転送機能付シリアル入出力回
路において、比較回路４２は、自動転送データポインタ
３からアドレスデコーダ２に与えられる値とホールドレ
ジスタ４１に設定された値とを比較し、一致していない
ときにはＬレベルの出力制御信号４５を出力する。出力
制御信号４５がＬレベルであるときには、双方の自動転
送機能付シリアル入出力回路は、自動転送処理を継続す
る。自動転送処理において、１バイトのデータ転送が完
了するたびに、自動転送データポインタ３の値が「−
１」され、アドレスデコーダ２に与えられる。自動転送
データポインタ３の値がホールドレジスタ４１内の値と
一致すると、送信側の自動転送機能付シリアル入出力回
路における比較回路４２は、出力制御信号４５を有意な
レベルであるＨレベルにする。

【００８０】送信側の自動転送機能付シリアル入出力回
路において、自動転送データポインタ３の値に応じた番
地のデータが自動転送ＲＡＭ１からシフトレジスタ８に
移動され、そのデータが受信側に転送される。そのデー
タの転送が完了すると、送信側の自動転送機能付シリア
ル入出力回路において、出力制御信号４５がＨレベルに
なっているので、自動転送データポインタ３の値は変化
しない。従って、自動転送ＲＡＭ１には、前回シフトレ
ジスタ８に移動したデータが格納されていた番地と同じ
番地を示すアドレスデータが与えられる。よって、自動
転送ＲＡＭ１からシフトレジスタ８に、前回移動された
データと同一のデータが移動される。そして、そのデー
タが受信側に転送される。以後、同様にして、同一のデ
ータが繰り返し受信側に転送される。

【００８１】受信側の自動転送機能付シリアル入出力回
路において、ホールドレジスタ４１に無効な値が設定さ
れている場合には、実施の形態１の場合と同様に、自動
転送ＲＡＭ１の連続した各番地に受信したデータが順次
書き込まれる。無効な値とは、自動転送ＲＡＭ１におけ
るいずれの番地も指定できないような値である。なお、
受信側の自動転送機能付シリアル入出力回路において、
ホールドレジスタ４１に所定値が設定されている場合に
は、自動転送データポインタ３の値がその所定値に達す
ると、以後、受信したデータは、その所定値に応じた自
動転送ＲＡＭ１の番地に繰り返し書き込まれる。

【００８２】この実施の形態によれば、自動転送処理の
プログラムテストを行っている場合に自動転送ＲＡＭ１
における特定番地からのデータに常にエラーが生ずると
いったときなどに、ユーザに対して、容易にエラー原因
を解析できる環境を提供できる。すなわち、ユーザがホ
ールドレジスタ４１に特定番地に対応した値を設定する
ことによって特定番地のデータが繰り返し出力されるの
で、ユーザは、エラー原因の解析を容易に行うことがで
きる。

【００８３】ここでは、エラー発生アクティブ回路４６
が設けられていない形態を示したが、実施の形態１〜４
による自動転送機能付シリアル入出力回路に、ホールド
レジスタ４１および比較回路４２を設けてもよい。その
場合には、エラー発生アクティブ回路４６からのエラー
制御信号２５と比較回路４２からの出力制御信号４５と
の論理和信号が、自動転送データポインタ３および転送
カウンタ４に与えられる。そのように構成した場合に
は、実施の形態１〜４による再転送処理を行えるととも
に、エラー原因の解析を容易に実行できる。

【００８４】なお、この実施の形態ではマイクロコンピ
ュータに内蔵された自動転送機能付シリアル入出力回路
について説明したが、この自動転送機能付シリアル入出
力回路は、マイクロコンピュータに適用されるだけでな
く、他の半導体装置に組み込まれてもよい。また、単体
の自動転送機能付シリアル入出力回路であってもよく、
その場合には、例えば、自動転送機能付シリアル入出力
回路の外部にある制御装置とともに用いられる。

【００８５】

【発明の効果】以上のように、請求項１記載の発明によ
れば、自動転送機能付シリアル入出力回路を、ポインタ
手段の値および転送カウンタの値の更新を禁止する更新
禁止手段を備えるように構成したので、自動転送処理中
にＣＰＵなどの制御装置の介在なしで再転送処理が行え
る効果がある。

【００８６】請求項２記載の発明によれば、自動転送機
能付シリアル入出力回路を、エラー検出回路がデータの
誤りを検出したときまたは転送相手先からデータの誤り
の発生が通知されたときにポインタ手段の値および転送
カウンタの値の更新を禁止するように構成したので、自
動転送中に転送エラーが発生しても、ＣＰＵなどの制御
装置の介在なしで、かつ短時間で正しいデータの再転送
を行うことができる効果がある。

【００８７】請求項３記載の発明によれば、自動転送機
能付シリアル入出力回路を、記憶手段内の同一の番地か
らのデータの転送があらかじめ定められた回数を越えた
かどうか検出する連続回数監視手段を備えるように構成
したので、再転送が繰り返し続いて永久に自動転送が完
了しないという事態を回避できる効果がある。

【００８８】請求項４記載の発明によれば、自動転送機
能付シリアル入出力回路を、データに誤りが発生したか
どうかを転送相手先に通知する信号と転送データとのう
ちのいずれかを出力する兼用端子を備えるように構成し
たので、自動転送機能付シリアル入出力回路が半導体装
置等に内蔵された場合に、端子数を削減することができ
る効果がある。

【００８９】請求項５記載の発明によれば、自動転送機
能付シリアル入出力回路を、データに誤りが発生したか
どうかを通知するために転送相手先から送られてくる信
号と転送データとのうちのいずれかを入力する兼用端子
を備えるように構成したので、自動転送機能付シリアル
入出力回路が半導体装置等に内蔵された場合に、端子数
を削減することができる効果がある。

【００９０】請求項６記載の発明によれば、自動転送機
能付シリアル入出力回路を、データに誤りが発生したか
どうかを転送相手先に通知する信号と転送データとのう
ちのいずれかを出力する第１の兼用端子と、データに誤
りが発生したかどうかを通知するために転送相手先から
送られてくる信号と転送データとのうちのいずれかを入
力する第２の兼用端子とを備えるように構成したので、
双方向通信時および単方向通信時の再転送機能を維持し
たままで、自動転送機能付シリアル入出力回路が半導体
装置等に内蔵された場合に、端子数を削減することがで
きる効果がある。

【００９１】請求項７記載の発明によれば、自動転送機
能付シリアル入出力回路を、特定の値が設定されるレジ
スタに設定された値とポインタ手段内の値とが一致した
場合にポインタ手段の値の更新を禁止するように構成し
たので、ユーザに対して容易にエラー原因を解析できる
環境を提供できる効果がある。

【図面の簡単な説明】

【図１】 この発明の実施の形態１による自動転送機能
付シリアル入出力回路を示すブロック図である。

【図２】 この発明の実施の形態２による自動転送機能
付シリアル入出力回路を示すブロック図である。

【図３】 この発明の実施の形態３による自動転送機能
付シリアル入出力回路を示すブロック図である。

【図４】 この発明の実施の形態４による自動転送機能
付シリアル入出力回路を示すブロック図である。

【図５】 この発明の実施の形態４による自動転送機能
付シリアル入出力回路の動作を説明するためのタイミン
グ図である。

【図６】 この発明の実施の形態５による自動転送機能
付シリアル入出力回路を示すブロック図である。

【図７】 従来の自動転送機能付シリアル入出力回路を
示すブロック図である。

【図８】 従来の自動転送機能付シリアル入出力回路の
動作を説明するためのタイミング図である。

【符号の説明】

１ 自動転送ＲＡＭ、３ 自動転送データポインタ（ポ
インタ手段）、４ 転送カウンタ、８ シフトレジスタ
（転送手段）、１７ エラー検出回路（更新禁止手
段）、２８ エラーカウンタ（連続回数監視手段）、３
２，４７ 兼用端子、３３ 兼用端子（第２の兼用端
子）、３４ 兼用端子（第１の兼用端子）、３５，３８
トランスミッションゲート（通過制御手段）、３６
ラッチ回路（信号取込手段）、４６ エラー発生アクテ
ィブ回路（更新禁止手段）。

Claims (7)

【特許請求の範囲】
1. 【請求項１】 転送対象の各データが格納される記憶手
   段と、前記記憶手段内の各データを順次シリアル転送す
   る転送手段と、１つのデータの転送が完了したら内容を
   更新して次に転送対象となるデータの前記記憶手段内の
   番地を示す値を前記記憶手段に与えるポインタ手段と、
   未転送のデータ量を示す転送カウンタとを備えた自動転
   送機能付シリアル入出力回路において、データの転送が
   完了したときに前記ポインタ手段の値および前記転送カ
   ウンタの値の更新を禁止する更新禁止手段を備えたこと
   を特徴とする自動転送機能付シリアル入出力回路。
2. 【請求項２】 更新禁止手段は、転送されたデータに誤
   りがないかどうか検出するエラー検出回路と、前記エラ
   ー検出回路がデータの誤りを検出したときまたは転送相
   手先からデータの誤りの発生が通知されたときにポイン
   タ手段の値および転送カウンタの値の更新を禁止するエ
   ラー発生アクティブ回路とを備えたことを特徴とする請
   求項１記載の自動転送機能付シリアル入出力回路。
3. 【請求項３】 記憶手段内の同一の番地からのデータの
   転送があらかじめ定められた回数を越えたらその旨を出
   力する連続回数監視手段を備えたことを特徴とする請求
   項２記載の自動転送機能付シリアル入出力回路。
4. 【請求項４】 データに誤りが発生したかどうかを転送
   相手先に通知する信号と転送データとのうちのいずれか
   を出力する兼用端子を備えたことを特徴とする請求項２
   または請求項３記載の自動転送機能付シリアル入出力回
   路。
5. 【請求項５】 データに誤りが発生したかどうかを示す
   転送相手先からの信号と転送データとのうちのいずれか
   を入力する兼用端子を備えたことを特徴とする請求項２
   または請求項３記載の自動転送機能付シリアル入出力回
   路。
6. 【請求項６】 データに誤りが発生したかどうかを転送
   相手先に通知する信号と転送データとのうちのいずれか
   を出力する第１の兼用端子と、データに誤りが発生した
   かどうかを示す転送相手先からの信号と転送データとの
   うちのいずれかを入力する第２の兼用端子と、あるデー
   タの転送が行われる期間と次のデータの転送が行われる
   期間の間の期間である自動転送間隔中に、データに誤り
   が発生したかどうかを転送相手先に通知する信号を前記
   第１の兼用端子に供給する通過制御手段と、前記自動転
   送間隔中に、前記第２の兼用端子に入力した信号を取り
   込んでエラー発生アクティブ回路に供給する信号取込手
   段とを備えたことを特徴とする請求項２または請求項３
   記載の自動転送機能付シリアル入出力回路。
7. 【請求項７】 更新禁止手段は、特定の値が設定される
   レジスタと、前記レジスタに設定された値とポインタ手
   段内の値とを比較して、それらが一致した場合に前記ポ
   インタ手段の値の更新を禁止する比較回路とを備えたこ
   とを特徴とする請求項１記載の自動転送機能付シリアル
   入出力回路。