JPS6024745A - 信号伝送方法及びその装置 - Google Patents
信号伝送方法及びその装置Info
- Publication number
- JPS6024745A JPS6024745A JP13077483A JP13077483A JPS6024745A JP S6024745 A JPS6024745 A JP S6024745A JP 13077483 A JP13077483 A JP 13077483A JP 13077483 A JP13077483 A JP 13077483A JP S6024745 A JPS6024745 A JP S6024745A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- stations
- data
- memory
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
- H04L12/18—Arrangements for providing special services to substations for broadcast or conference, e.g. multicast
Landscapes
- Small-Scale Networks (AREA)
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、伝送路に接続された７つのステーションから
送出されたデータが、−回の送受信で、同時に上記伝送
路に接続された他のすべてのステーションのメモリに受
信される信号伝送方法及び装置に関する。
送出されたデータが、−回の送受信で、同時に上記伝送
路に接続された他のすべてのステーションのメモリに受
信される信号伝送方法及び装置に関する。
従来の多重時分割サイクリック伝送方式について第１図
を参照して説明する。第７図に於て、伝送路ソ上に多数
のステーション／’、２’・・・が接続されており、伝
送路７は円環状をなしてサイクリックになっている。
を参照して説明する。第７図に於て、伝送路ソ上に多数
のステーション／’、２’・・・が接続されており、伝
送路７は円環状をなしてサイクリックになっている。
タトエハ、ステーション／′からステーションλ′に送
受信が行なわれる場合について説明する。ステーション
７′のバッファメモリ／／ａに既に格納されていたアド
レス情報及びデータをこの順序て、制御回路／’ｂはゲ
ーＩ・回路／／Ｃ及びノくラフアメモリ／’ａを制御し
て伝送路９土に送出する。このアドレス情報は、ステー
ションλ′の中継用遅れ要素Ω′Ｃでラッチされ、アド
レス−数構出器ノ′ｄによってこのステーションのノく
ツファメモリュ′ａに設けである固有のアドレスと一致
するかどうか比較される。中断用遅れ要素λ′ｅよりラ
ッチされたアドレス情報がステーションユ′のアドレス
と一致して℃・れば、アドレス−数構出器２１ ｄより
制御回路２’ ｂにアドレス一致信号が与えられる。こ
れによって、制御回路２１ｂはバッファメモリΩ′ａを
制御してステーションＺ′から伝送路７にて送信された
データをバッファメモリ２１ａに取り込み格納する。
受信が行なわれる場合について説明する。ステーション
７′のバッファメモリ／／ａに既に格納されていたアド
レス情報及びデータをこの順序て、制御回路／’ｂはゲ
ーＩ・回路／／Ｃ及びノくラフアメモリ／’ａを制御し
て伝送路９土に送出する。このアドレス情報は、ステー
ションλ′の中継用遅れ要素Ω′Ｃでラッチされ、アド
レス−数構出器ノ′ｄによってこのステーションのノく
ツファメモリュ′ａに設けである固有のアドレスと一致
するかどうか比較される。中断用遅れ要素λ′ｅよりラ
ッチされたアドレス情報がステーションユ′のアドレス
と一致して℃・れば、アドレス−数構出器２１ ｄより
制御回路２’ ｂにアドレス一致信号が与えられる。こ
れによって、制御回路２１ｂはバッファメモリΩ′ａを
制御してステーションＺ′から伝送路７にて送信された
データをバッファメモリ２１ａに取り込み格納する。
−！１こ、このバッファメモリ２／ ａに格納したデー
タをステーションａ′から送信する時にはステーション
Ｚ′と同様に制御回路λ′ｂがノくラフアメモリ−′＆
とゲート回路２／ ｃとを制御することにより行なわれ
る。ステーション／′がステーションＺを経由して他の
不図示のステーションにデータを送信する時、ステーシ
ョン２のアドレヌ一致検出器２／ ｄからアドレス不一
致信号が制御回路ｄ′ｂに７Ｌｊえられるので、ステー
ション／′からのアドレス情報及びデータは中継用遅れ
要素ユ′ｅをその一！〜通過−ツーる。このようにして
送られたアドレス情報に該当するアドレスを有するステ
ーションにデータカ″−ｊ入られる。このような伝送方
式では、他の受イ言ステーションは送信ステーションの
アドレスト一致していなければ、このデータの受信は行
なわＪｔノ（’、□。
タをステーションａ′から送信する時にはステーション
Ｚ′と同様に制御回路λ′ｂがノくラフアメモリ−′＆
とゲート回路２／ ｃとを制御することにより行なわれ
る。ステーション／′がステーションＺを経由して他の
不図示のステーションにデータを送信する時、ステーシ
ョン２のアドレヌ一致検出器２／ ｄからアドレス不一
致信号が制御回路ｄ′ｂに７Ｌｊえられるので、ステー
ション／′からのアドレス情報及びデータは中継用遅れ
要素ユ′ｅをその一！〜通過−ツーる。このようにして
送られたアドレス情報に該当するアドレスを有するステ
ーションにデータカ″−ｊ入られる。このような伝送方
式では、他の受イ言ステーションは送信ステーションの
アドレスト一致していなければ、このデータの受信は行
なわＪｔノ（’、□。
つまり、アドレスが一致したステーションの）くラフア
メモリについてのみデータの送受信が行フ１−）れてい
た。
メモリについてのみデータの送受信が行フ１−）れてい
た。
このような場合、同時にすべてのステーションに送信デ
ータを届けることができなし・ため、あるステーション
、たとエハマスターステーションカ・らの７つの指令で
、他のステーションに接続された複数台の機器の一斎動
作を行なう場合、各ステーション毎のアドレス情報とデ
ータを送受信するためにステーション間の受信の時間遅
れが発生し、この受信したデータに基づいて上記複数台
の機器な一斎動作させるシステムとしての応答性にＩ！
！］ Ｍがあった。
ータを届けることができなし・ため、あるステーション
、たとエハマスターステーションカ・らの７つの指令で
、他のステーションに接続された複数台の機器の一斎動
作を行なう場合、各ステーション毎のアドレス情報とデ
ータを送受信するためにステーション間の受信の時間遅
れが発生し、この受信したデータに基づいて上記複数台
の機器な一斎動作させるシステムとしての応答性にＩ！
！］ Ｍがあった。
マタ、同一データを複数のステーションに伝送する場合
、各ステーションでアドレスの異なったメモリ間での送
受信となる。これはそれだけメモリの使用効率が下がる
こととなっていた。このため、最近ではメモリの低コス
ト化、周辺機器のインテリジェント化が進み、任意のス
テーｖ′：３ンからの伝送路上のデータのモニタの必要
性、送受信バッファメモリの節約と一斎同時通信の必要
性がでてきた。
、各ステーションでアドレスの異なったメモリ間での送
受信となる。これはそれだけメモリの使用効率が下がる
こととなっていた。このため、最近ではメモリの低コス
ト化、周辺機器のインテリジェント化が進み、任意のス
テーｖ′：３ンからの伝送路上のデータのモニタの必要
性、送受信バッファメモリの節約と一斎同時通信の必要
性がでてきた。
このため、−斎同時通信を可能にする伝送方式としては
上記伝送方式のアドレス−数構出回路にグローバルアド
レス−数比較回路とノ（ツファレジスタを別にもたせる
方式があるが、一般的にこの伝送方式では回路が複雑に
なる。
上記伝送方式のアドレス−数構出回路にグローバルアド
レス−数比較回路とノ（ツファレジスタを別にもたせる
方式があるが、一般的にこの伝送方式では回路が複雑に
なる。
また、この他にもデータノ＼イウエイ方式では共有メモ
リ式の通信方式が採用されているが、この場合、受信デ
ータを一度受信）くツファに受け、それを該当するアド
レスのメモリ領域にＤＭＡ（分割Ｙ ）ｖ ｆプルアク
セス）等で転送する信号伝送方式がとられているため複
雑なシーケンスが必要となっていた。
リ式の通信方式が採用されているが、この場合、受信デ
ータを一度受信）くツファに受け、それを該当するアド
レスのメモリ領域にＤＭＡ（分割Ｙ ）ｖ ｆプルアク
セス）等で転送する信号伝送方式がとられているため複
雑なシーケンスが必要となっていた。
本発明は上記の点に鑑み、上記欠点を解消するためにな
されたもので、ループ式又はバス式シリャル伝送装置に
於て、伝送路に接続されたすべてのステーションが伝送
路に対して開放された同一メモリ番地領域の共有メモリ
を装備するようにし、７つのステーションから送出され
たデータが、７回の送受信で同時に他の全てのステーシ
ョンのメモリに一斎に受信されるようにした信号伝送方
法及び装置を提供することを目的とする。
されたもので、ループ式又はバス式シリャル伝送装置に
於て、伝送路に接続されたすべてのステーションが伝送
路に対して開放された同一メモリ番地領域の共有メモリ
を装備するようにし、７つのステーションから送出され
たデータが、７回の送受信で同時に他の全てのステーシ
ョンのメモリに一斎に受信されるようにした信号伝送方
法及び装置を提供することを目的とする。
以下、本発明の実施例を図面を参照して説明する。
第２図は本発明に係る信号伝送方法及びその装置を説明
するだめの概略図である。７は伝送路、１０８、．１０
ｂはこの伝送路７０両端にある終端抵抗で、伝送路９中
を伝わる信号がこの終端で反射され雑音となって再び伝
送路？中を伝わらないようにするためのもので、伝送路
ワと同一インピーダンスをもつ終端抵抗である。
するだめの概略図である。７は伝送路、１０８、．１０
ｂはこの伝送路７０両端にある終端抵抗で、伝送路９中
を伝わる信号がこの終端で反射され雑音となって再び伝
送路？中を伝わらないようにするためのもので、伝送路
ワと同一インピーダンスをもつ終端抵抗である。
／は伝送路７に接続されたマスターステーションで、ア
ドレスをサイクリックに出すサイクリックアドレススキ
ャナー／ｂと送受信用のアドレス及びデータを書き込ん
だり読み出したりする記憶回路／ａ等を備えている。／
Ｃは記憶回路及びアドレススキャナー／ｂを制御する周
辺機器としてのプログラマブル・コントローラで、通常
のリードもしくはライト動作で記憶回路／ａからデータ
の読み出しもしくは記憶回路（送信の時、他のステーシ
ョンのものも含む）にデータを書き込むことが可能とな
っている。
ドレスをサイクリックに出すサイクリックアドレススキ
ャナー／ｂと送受信用のアドレス及びデータを書き込ん
だり読み出したりする記憶回路／ａ等を備えている。／
Ｃは記憶回路及びアドレススキャナー／ｂを制御する周
辺機器としてのプログラマブル・コントローラで、通常
のリードもしくはライト動作で記憶回路／ａからデータ
の読み出しもしくは記憶回路（送信の時、他のステーシ
ョンのものも含む）にデータを書き込むことが可能とな
っている。
２．３．’ｌ・・・は伝送路７に接続された他のステー
ションで夫々記憶回路、２．ａ、３ａ、ｌｌａ・・・等
を備え、この記憶回路、１． ａ、 ３ ａ 、 ｌｌ
ａ・・・に夫々周辺機器としてのプログラマブルコント
ローラ２ｂ。
ションで夫々記憶回路、２．ａ、３ａ、ｌｌａ・・・等
を備え、この記憶回路、１． ａ、 ３ ａ 、 ｌｌ
ａ・・・に夫々周辺機器としてのプログラマブルコント
ローラ２ｂ。
３ｂ、４ｂ・・・が接続されており、これらの機能は」
二記シたマスターステーションの機能と同じである。
二記シたマスターステーションの機能と同じである。
なお、これらの記憶回路／ａ、、２ａ、３ａ−グａ・・
・は共通のアドレスを備えており（これは周辺機器の一
部であってもよい。）、上記ステーションノイスレか７
つのプログラマグルコントローラのライト動作により他
の全てのステーションの当該アドレスのメモリにデータ
が書き込まれる。このことは、ステーション／、；１．
３．／１．・・が物ＰＰ。
・は共通のアドレスを備えており（これは周辺機器の一
部であってもよい。）、上記ステーションノイスレか７
つのプログラマグルコントローラのライト動作により他
の全てのステーションの当該アドレスのメモリにデータ
が書き込まれる。このことは、ステーション／、；１．
３．／１．・・が物ＰＰ。
的に全てのステーションに伝送のために開放された共有
メモリを各ステーションがもっていることである。
メモリを各ステーションがもっていることである。
２ｃ、３ｃ、４ｃ・・・ば、たとえばモータ制御装置で
、プログラマブルコントローラ、２ ｂ 、 、３ ｂ
。
、プログラマブルコントローラ、２ ｂ 、 、３ ｂ
。
＋ｂ・・・により夫々メモリ、ｉＢ、３ａ、ｌｌａ・・
・から読み出されたデータがこれらを夫々介して遠隔操
作用機器、２ｄ、３ｄ、１ｌｃｌ・・・に与えられ、デ
ータに従って、これらを動作可能となっている。ｌよお
、周辺機器としてはこの他にもリモートｉ１０、ディジ
タルコントローラ等があげられる。
・から読み出されたデータがこれらを夫々介して遠隔操
作用機器、２ｄ、３ｄ、１ｌｃｌ・・・に与えられ、デ
ータに従って、これらを動作可能となっている。ｌよお
、周辺機器としてはこの他にもリモートｉ１０、ディジ
タルコントローラ等があげられる。
また、本実施例においては、主として記憶回路に関する
ものであるから、送受信時に用いるインターフェースの
構成は図示省略しである。
ものであるから、送受信時に用いるインターフェースの
構成は図示省略しである。
次に、」二記構成の信号伝送装置の動作説明をする。
まず、マスターステーション／のサイクリックアドレス
スキャナー／ｂにより伝送路９上に輿を慕アドレス情報
が送出されろ。このアドレス情報は全てのステーション
／、、２．３．’ｌ・・・で受信され、記憶回路／ａ、
、２ａ、３ａ、ダａ・・・に一時的に記憶される。この
アドレス情報、たとえばアドレス川Ｎの、サイクリック
アドレススキャナー／ｂから全てのステーション／、、
２．．３．’ｌ・・・への流れは符号９ａで示した破線
で示しそある。各ステーションはアドレス単位に、アド
レス情報受信後、自ステーションはデータの送信を行な
うか、データの受信を行なうかのフラグをもっているの
で、このフラグをオン又はオフにすることによりデータ
の送信か又は受信かを決定する。たとえば、アドレス情
報が＃Ｎでしかもマスター受信モードの場合、マスター
ステーション／は送信用の／ワードのデータをアドレス
′＃−Ｎに対応する記憶回路／ａのメモリに有していな
いので、プログラマブルコントローラ／Ｃにより送信フ
ラグをオフとし、アドレス＃Ｎに対応したメモリにおし
・てデータ受信可能の状態とし、プログラマブルコント
ローラ／Ｃは記憶回路／ａに他のステーションから送ら
れるデータが書き込まれると共に、これをリード動作す
るだめの制御をする。
スキャナー／ｂにより伝送路９上に輿を慕アドレス情報
が送出されろ。このアドレス情報は全てのステーション
／、、２．３．’ｌ・・・で受信され、記憶回路／ａ、
、２ａ、３ａ、ダａ・・・に一時的に記憶される。この
アドレス情報、たとえばアドレス川Ｎの、サイクリック
アドレススキャナー／ｂから全てのステーション／、、
２．．３．’ｌ・・・への流れは符号９ａで示した破線
で示しそある。各ステーションはアドレス単位に、アド
レス情報受信後、自ステーションはデータの送信を行な
うか、データの受信を行なうかのフラグをもっているの
で、このフラグをオン又はオフにすることによりデータ
の送信か又は受信かを決定する。たとえば、アドレス情
報が＃Ｎでしかもマスター受信モードの場合、マスター
ステーション／は送信用の／ワードのデータをアドレス
′＃−Ｎに対応する記憶回路／ａのメモリに有していな
いので、プログラマブルコントローラ／Ｃにより送信フ
ラグをオフとし、アドレス＃Ｎに対応したメモリにおし
・てデータ受信可能の状態とし、プログラマブルコント
ローラ／Ｃは記憶回路／ａに他のステーションから送ら
れるデータが書き込まれると共に、これをリード動作す
るだめの制御をする。
ステーション氾を除＜他のステーション３．ダ・・・に
つ℃・ても同様に送信フラグはオフで、プログラマグル
コントローラ３ｂ、ｌｌｂ・・・は記憶回路３ａ、４１
ａ・・・に他のステーションから送られろ／ワードのデ
ータが書き込まれると共に、これをリード動作するため
の制御をする。
つ℃・ても同様に送信フラグはオフで、プログラマグル
コントローラ３ｂ、ｌｌｂ・・・は記憶回路３ａ、４１
ａ・・・に他のステーションから送られろ／ワードのデ
ータが書き込まれると共に、これをリード動作するため
の制御をする。
−４、ステーション氾がアドレス情報＃Ｎを受信した時
、記憶回路２ａのアドレス＃Ｎのメモリに既に／ワード
のデータが書き込まれ且つ周辺からの書込み動作と同時
に送信フラグがオンになっている。これによってステー
ション氾の記憶回路、２ａのアドレス＃Ｎに対応したメ
モリに書き込まれた／ワードのデータは、伝送路ワを伝
わって他のステーション／、３．’ｌ・・・の記憶口ｆ
ｌＦ５ ／ ａ 、３ａ 、４ａ・・・のアドレス＃Ｎ
に対応した夫々のメモリに御所に書き込まれると共に、
プログラマブルコントローラ／ｃ、、、’ｂ、りｂ・・
・により読み込まれる。このデータの流れは図中符号９
ｂで示した二点鎖線で示し文ある。
、記憶回路２ａのアドレス＃Ｎのメモリに既に／ワード
のデータが書き込まれ且つ周辺からの書込み動作と同時
に送信フラグがオンになっている。これによってステー
ション氾の記憶回路、２ａのアドレス＃Ｎに対応したメ
モリに書き込まれた／ワードのデータは、伝送路ワを伝
わって他のステーション／、３．’ｌ・・・の記憶口ｆ
ｌＦ５ ／ ａ 、３ａ 、４ａ・・・のアドレス＃Ｎ
に対応した夫々のメモリに御所に書き込まれると共に、
プログラマブルコントローラ／ｃ、、、’ｂ、りｂ・・
・により読み込まれる。このデータの流れは図中符号９
ｂで示した二点鎖線で示し文ある。
次に、サイクリックスキャナー／ｂから送出されたアド
レス情報たとえば＃（Ｎ＋／）に対してマスターステー
ション／のプログラマブルコントローラ／Ｃが記憶回路
／ａの該当アドレスのメモリにライト動作の制御を行な
った場合、即ち、マスター送信モードの場合、これの送
信フラグはオンであり、この該当アドレスのメモリに書
き込まれていたデータは、一定時間後、上記と同様に御
所受信状態（送信フラグはオフ状態）にある他のステー
ションλ、３．グ・・・に伝送路ワを介して御所に与え
られ同様に受信される。ここで、各アドレス情報に対応
したデータを送る毎であって、データを受信完Ｔ後、受
信側のステーションのいずれか７つのステーション（マ
スターステーションの場合もある。）が受信完丁のアッ
ク信号を発信し、マスターステーション／はこのアック
信号な次に、アドレス情報＃（Ｎ十、２）がマスタース
テーション／のサイクリックアドレススキャナ−／ｂか
ら送出された場合でしかもこのアドレスたとえば＃ （
Ｎ＋、２ ）のメモリにライト動作するデータが全ての
ステーション／、、２．３．’ｌ・・・になかった場合
、タイマー動作による所定時間経過の信号により相手方
のステーションの応答がなかっタモノドしタイムオーバ
ー処理し、次のアドレス情報を送ることＫなる。
レス情報たとえば＃（Ｎ＋／）に対してマスターステー
ション／のプログラマブルコントローラ／Ｃが記憶回路
／ａの該当アドレスのメモリにライト動作の制御を行な
った場合、即ち、マスター送信モードの場合、これの送
信フラグはオンであり、この該当アドレスのメモリに書
き込まれていたデータは、一定時間後、上記と同様に御
所受信状態（送信フラグはオフ状態）にある他のステー
ションλ、３．グ・・・に伝送路ワを介して御所に与え
られ同様に受信される。ここで、各アドレス情報に対応
したデータを送る毎であって、データを受信完Ｔ後、受
信側のステーションのいずれか７つのステーション（マ
スターステーションの場合もある。）が受信完丁のアッ
ク信号を発信し、マスターステーション／はこのアック
信号な次に、アドレス情報＃（Ｎ十、２）がマスタース
テーション／のサイクリックアドレススキャナ−／ｂか
ら送出された場合でしかもこのアドレスたとえば＃ （
Ｎ＋、２ ）のメモリにライト動作するデータが全ての
ステーション／、、２．３．’ｌ・・・になかった場合
、タイマー動作による所定時間経過の信号により相手方
のステーションの応答がなかっタモノドしタイムオーバ
ー処理し、次のアドレス情報を送ることＫなる。
このようにして、サイクリックアドレススキャナー／ｂ
からアドレス情報が全ステーション／・λ、３．’ｌ・
・・に送られる毎に、データの伝送が行なわれ、この毎
に共有メモリとしての記憶回路／ａ、、２ａ、３ａ、４
ａ・・・の内容が全ステーションに対して同一値となる
。即ち、ザイクリックアドレススキャナー／ｂによりサ
イクリックにアドレス情報が送出され、データの送受信
が高速で行なわれてしかも伝送サイクルが高速なので伝
送路フに接続されたステーション／、２．．３．’ｌ・
・・がずべて同一のデータを共有しているのと同一とな
る。
からアドレス情報が全ステーション／・λ、３．’ｌ・
・・に送られる毎に、データの伝送が行なわれ、この毎
に共有メモリとしての記憶回路／ａ、、２ａ、３ａ、４
ａ・・・の内容が全ステーションに対して同一値となる
。即ち、ザイクリックアドレススキャナー／ｂによりサ
イクリックにアドレス情報が送出され、データの送受信
が高速で行なわれてしかも伝送サイクルが高速なので伝
送路フに接続されたステーション／、２．．３．’ｌ・
・・がずべて同一のデータを共有しているのと同一とな
る。
本発明はこの他にも、必らずしもサイクリックアドレス
スキャナーを用いてアドレス情報をサイクリックに送出
する必要はなく、マスターステーションのプログラマブ
ルコントローラの記憶回路への制御により所要のアドレ
ス情報を他のステーションに送信してもよい。その後の
他の動作については上記記載から明らかであり、説明を
省略する。
スキャナーを用いてアドレス情報をサイクリックに送出
する必要はなく、マスターステーションのプログラマブ
ルコントローラの記憶回路への制御により所要のアドレ
ス情報を他のステーションに送信してもよい。その後の
他の動作については上記記載から明らかであり、説明を
省略する。
なお、記憶回路、２ａ、３ａ、、ｌｌａ・・・に格納さ
れたデータはプログラマブルコントローラ２ｂ、３ｂ、
ｔｌｂ・・・により夫々読み込まれ、夫々たとえばモー
タ制御装置２ｃ、３ｃ、４ｔｃ・・・を介して夫々の遠
隔操作用機器；ｌｃｉ 、３ｄ 、４（１・・・を動作
させる。
れたデータはプログラマブルコントローラ２ｂ、３ｂ、
ｔｌｂ・・・により夫々読み込まれ、夫々たとえばモー
タ制御装置２ｃ、３ｃ、４ｔｃ・・・を介して夫々の遠
隔操作用機器；ｌｃｉ 、３ｄ 、４（１・・・を動作
させる。
以上、本発明につし・て詳述したように、本発明にお℃
・ては、伝送路を介して送受信を行なうデータが、送受
信バッファメモリを介さずに、直接周辺機器のメモリの
一部であってもよい共有メモリから共有メモリへ伝送さ
れることにより、高速データ伝送が可能である。また、
各ステーションが、伝送路と周辺機器双方に開放された
共有メモリを個別にもつととで、リモー） ｉ１０、プ
ログラマブルコントローラ、デジタルコントローラ等の
周辺機器は伝送ラインを意識することなく、データのリ
ード・ライトができる。また、データのリード動作は本
発明の共有メモリ方式の特徴として、その時刻に全ての
ステーションが受信して（・る受信データと同じものを
読み込むことができ、信号のモニタ及び複数台の周辺機
器の御所動作及びシステムの応答性の向上ができる。
・ては、伝送路を介して送受信を行なうデータが、送受
信バッファメモリを介さずに、直接周辺機器のメモリの
一部であってもよい共有メモリから共有メモリへ伝送さ
れることにより、高速データ伝送が可能である。また、
各ステーションが、伝送路と周辺機器双方に開放された
共有メモリを個別にもつととで、リモー） ｉ１０、プ
ログラマブルコントローラ、デジタルコントローラ等の
周辺機器は伝送ラインを意識することなく、データのリ
ード・ライトができる。また、データのリード動作は本
発明の共有メモリ方式の特徴として、その時刻に全ての
ステーションが受信して（・る受信データと同じものを
読み込むことができ、信号のモニタ及び複数台の周辺機
器の御所動作及びシステムの応答性の向上ができる。
第１図は従来の信号伝送装置の概略図、第２図は本発明
に係る信号伝送装置及びこの伝送方法の説明図である。 ／はマスターステーション、／ａ、、２ａ、３ｈ。 １ｌ−ａは記憶回路、／ｂはサイクリックアドレススキ
ャナー、／Ｃはプログラマブルコントローラ。 ２．３．りはステーション、、２ｂ、３ｂ、グｂはプロ
グラマブルコントローラ、９は伝送路、１０ａ。 １０ｂは終端抵抗である。
に係る信号伝送装置及びこの伝送方法の説明図である。 ／はマスターステーション、／ａ、、２ａ、３ｈ。 １ｌ−ａは記憶回路、／ｂはサイクリックアドレススキ
ャナー、／Ｃはプログラマブルコントローラ。 ２．３．りはステーション、、２ｂ、３ｂ、グｂはプロ
グラマブルコントローラ、９は伝送路、１０ａ。 １０ｂは終端抵抗である。
Claims (3)
- （１） ループ式又はバス式シリャル伝送方法に於て、
伝送路に接続された全てのステーションに開放された共
有メモリへのアクセスは通常のメモリのリード及びライ
ト動作と全く同一の動作で行ｉようことができ、送信デ
ータが既に上記ステーションのいずれかのステーション
の共有メモリにセットされ、このセットされた共有メモ
リのアドレスのみが伝送路上で要求された時、上記送信
データが発信し、送信ステーション以外の複数の全ての
ステーションにある、上記アドレスの共有メモリで上記
送信データが一斎に受信されることを特徴とする信号伝
送方法。 - （２） 上記全てのステーションが有して℃・る上記共
有メモリの７ドレスをサイクリックに上記伝送路上に送
出させて送受信を行なうことを特徴とする特許請求の範
囲第１項記載の信号伝送方法。 - （３） ループ式又はバス式シリャル伝送装置に於て、
伝送路に接続された少なくとも３つの全てのステーショ
ンが上記伝送路に対して開放された同一メモリアドレス
領域の共有メモリを備えたことを特徴とする信号伝送装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13077483A JPS6024745A (ja) | 1983-07-20 | 1983-07-20 | 信号伝送方法及びその装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13077483A JPS6024745A (ja) | 1983-07-20 | 1983-07-20 | 信号伝送方法及びその装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6024745A true JPS6024745A (ja) | 1985-02-07 |
| JPH027212B2 JPH027212B2 (ja) | 1990-02-16 |
Family
ID=15042342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13077483A Granted JPS6024745A (ja) | 1983-07-20 | 1983-07-20 | 信号伝送方法及びその装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024745A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204254A (ja) * | 1990-01-05 | 1991-09-05 | Toshiba Corp | データ受信装置 |
| JPH0663748A (ja) * | 1992-08-18 | 1994-03-08 | Sumitomo Metal Ind Ltd | 丸鋼突合せ連続自動溶接装置 |
| JP2006074724A (ja) * | 2004-08-03 | 2006-03-16 | Jfe Engineering Kk | リモート入出力装置、分散独立型リモートシステム及び無線伝送システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184849A (ja) * | 1982-04-22 | 1983-10-28 | Mitsubishi Electric Corp | 通信装置 |
-
1983
- 1983-07-20 JP JP13077483A patent/JPS6024745A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58184849A (ja) * | 1982-04-22 | 1983-10-28 | Mitsubishi Electric Corp | 通信装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204254A (ja) * | 1990-01-05 | 1991-09-05 | Toshiba Corp | データ受信装置 |
| JPH0663748A (ja) * | 1992-08-18 | 1994-03-08 | Sumitomo Metal Ind Ltd | 丸鋼突合せ連続自動溶接装置 |
| JP2006074724A (ja) * | 2004-08-03 | 2006-03-16 | Jfe Engineering Kk | リモート入出力装置、分散独立型リモートシステム及び無線伝送システム |
| JP4613681B2 (ja) * | 2004-08-03 | 2011-01-19 | Ｊｆｅエンジニアリング株式会社 | リモート入出力装置、分散独立型リモートシステム及び無線伝送システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH027212B2 (ja) | 1990-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5374926A (en) | Communications circuit having an interface for external address decoding | |
| JPS5947905B2 (ja) | 共通伝送路を用いた情報の伝送方法 | |
| KR890006019A (ko) | 토큰패싱 버스방식을 사용한 네트워크 시스템 | |
| JPH0795231A (ja) | Ｌａｎ間接続装置 | |
| JPS63292843A (ja) | ローカルエリアネットワークにインターフェイス接続を行う方法及び装置 | |
| JPS6024745A (ja) | 信号伝送方法及びその装置 | |
| US5938746A (en) | System for prioritizing slave input register to receive data transmission via bi-directional data line from master | |
| JPH08316973A (ja) | 通信処理手段 | |
| JPH0715670B2 (ja) | デ−タ処理装置 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JPS5928745A (ja) | 情報転送方式 | |
| JP2696105B2 (ja) | ネットワーク相互接続回路 | |
| JPS5992653A (ja) | デ−タ伝送装置 | |
| JPH077767A (ja) | 伝送チャネルに装置を接続するための装置 | |
| JP2000132498A (ja) | Ｄｍａ転送制御装置 | |
| JP2000322375A (ja) | Ｄｍａ制御付ｆｉｆｏ、並びに、それを用いたｄｍａ転送システム及び方法 | |
| JPS5940796A (ja) | 集中監視方式 | |
| JPS58109915A (ja) | バス結合システムのデ−タ転送制御方式 | |
| JPS5953564B2 (ja) | デ−タ処理装置 | |
| JPH04273358A (ja) | Ｄｍａｃ内蔵型ワンチップマイクロコンピュータ | |
| JP2001136186A (ja) | 多重通信装置 | |
| JPH0748199B2 (ja) | インターフェイス装置 | |
| JPS6217251B2 (ja) | ||
| JPH04246744A (ja) | 裁定回路 | |
| JPS6251544B2 (ja) |