JPH08316973A - 通信処理手段 - Google Patents
通信処理手段Info
- Publication number
- JPH08316973A JPH08316973A JP12337795A JP12337795A JPH08316973A JP H08316973 A JPH08316973 A JP H08316973A JP 12337795 A JP12337795 A JP 12337795A JP 12337795 A JP12337795 A JP 12337795A JP H08316973 A JPH08316973 A JP H08316973A
- Authority
- JP
- Japan
- Prior art keywords
- data
- start condition
- address information
- clock
- byte
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【構成】マスタが開始条件を生成し、さらに第１バイト
目と第２バイト目の間に再度開始条件を生成し、これを
第２バイト目のデータが番地情報であることの報知とす
る。通信処理手段は、第１バイトと第２バイトの間の開
始条件を検出する第２の開始条件検出手段と、データの
リード／ライトの符号検出手段と、番地情報取り出し手
段とを備え、第２の開始条件検出手段の出力、Ｒ／Ｗ符
号検出手段の出力を用いて、（１）伝送方向がリードで
あり、かつ第２の開始条件検出手段で開始条件が検出さ
れた場合、（２）伝送方向がライトである場合のいづれ
かである時に、番地情報取り出し手段で番地情報を取り
出す。 【効果】システムの初期設定などに要する時間の短縮を
可能とし、通信処理手段の柔軟性を持たせる。
目と第２バイト目の間に再度開始条件を生成し、これを
第２バイト目のデータが番地情報であることの報知とす
る。通信処理手段は、第１バイトと第２バイトの間の開
始条件を検出する第２の開始条件検出手段と、データの
リード／ライトの符号検出手段と、番地情報取り出し手
段とを備え、第２の開始条件検出手段の出力、Ｒ／Ｗ符
号検出手段の出力を用いて、（１）伝送方向がリードで
あり、かつ第２の開始条件検出手段で開始条件が検出さ
れた場合、（２）伝送方向がライトである場合のいづれ
かである時に、番地情報取り出し手段で番地情報を取り
出す。 【効果】システムの初期設定などに要する時間の短縮を
可能とし、通信処理手段の柔軟性を持たせる。
Description
【０００１】
【産業上の利用分野】本発明は各種信号処理を制御する
バスフォーマット等の通信手段、および通信手段でデー
タ伝送を行い、伝送されたデータを処理するバスインタ
フェース処理手段等の通信処理手段に関する。
バスフォーマット等の通信手段、および通信手段でデー
タ伝送を行い、伝送されたデータを処理するバスインタ
フェース処理手段等の通信処理手段に関する。
【０００２】
【従来の技術】昨今、ＴＶなどをはじめとした家庭電化
製品や、コンピュータなどの情報機器は、いくつかのＬ
ＳＩとそれらを制御するマイクロコンピュータなどで構
成されており、その制御は複雑なものとなっており、決
められたバスフォーマットを用いて制御を行っている。
製品や、コンピュータなどの情報機器は、いくつかのＬ
ＳＩとそれらを制御するマイクロコンピュータなどで構
成されており、その制御は複雑なものとなっており、決
められたバスフォーマットを用いて制御を行っている。
【０００３】このようなバスフォーマットの具体例は、
フィリップス社が提案・規格化したＩ2Ｃバスがあり、
その基本フォーマットは、日本フィリップス社発行のＩ
2Ｃバス仕様書によると図２のようになる。このフォー
マットの特徴は、情報を伝達するデータライン２１と、
データラインのビットに同期したクロックを伝送するク
ロックライン２２の２線で構成されている。さらに、通
信が始まることを示す開始条件２３、通信が終了するこ
とを示す停止条件２４が規定されており、図２に示した
ようなデータとクロックの関係で報知している。また、
データは８ビット（１バイト）単位で構成されており、
１バイト毎にデータが確実に伝送されたかを表す確認応
答（アクノレッジ）がデータ受信側から送信側へ送られ
る。通信を時系列に考えると、まずマスタが開始条件を
生成し、その後、第１バイトには、ＬＳＩ（スレーブ
側）固有のスレーブアドレス（フィリップス社管理）７
ビットと、データの伝送方向を表すリード／ライト符号
１ビット（Ｒ／Ｗ符号）を伝送する。次の第２バイトか
らは、Ｒ／Ｗ符号に従った方向に１バイトずつデータが
伝送され、マスタが、通信の終了を表す停止条件を生成
するまでデータ伝送が繰り返される。また、スレーブ
（ＬＳＩ側）のデータバイトを指定するアドレス（番地
情報）の割り当てについては、スレーブ側が任意に設定
できる（番地情報の有無、規定する番地情報の値は自
由）ことになっている。
フィリップス社が提案・規格化したＩ2Ｃバスがあり、
その基本フォーマットは、日本フィリップス社発行のＩ
2Ｃバス仕様書によると図２のようになる。このフォー
マットの特徴は、情報を伝達するデータライン２１と、
データラインのビットに同期したクロックを伝送するク
ロックライン２２の２線で構成されている。さらに、通
信が始まることを示す開始条件２３、通信が終了するこ
とを示す停止条件２４が規定されており、図２に示した
ようなデータとクロックの関係で報知している。また、
データは８ビット（１バイト）単位で構成されており、
１バイト毎にデータが確実に伝送されたかを表す確認応
答（アクノレッジ）がデータ受信側から送信側へ送られ
る。通信を時系列に考えると、まずマスタが開始条件を
生成し、その後、第１バイトには、ＬＳＩ（スレーブ
側）固有のスレーブアドレス（フィリップス社管理）７
ビットと、データの伝送方向を表すリード／ライト符号
１ビット（Ｒ／Ｗ符号）を伝送する。次の第２バイトか
らは、Ｒ／Ｗ符号に従った方向に１バイトずつデータが
伝送され、マスタが、通信の終了を表す停止条件を生成
するまでデータ伝送が繰り返される。また、スレーブ
（ＬＳＩ側）のデータバイトを指定するアドレス（番地
情報）の割り当てについては、スレーブ側が任意に設定
できる（番地情報の有無、規定する番地情報の値は自
由）ことになっている。
【０００４】次に、Ｉ２Ｃバスの基本フォーマットを基
に、番地情報の指定を行い、マスタ（マイコン側）から
スレーブ（ＬＳＩ側）へデータを書き込む際の、一般的
なデータ書き込みフォーマットを図３に、その逆の一般
的なデータ読みだしフォーマットを図４に示す。
に、番地情報の指定を行い、マスタ（マイコン側）から
スレーブ（ＬＳＩ側）へデータを書き込む際の、一般的
なデータ書き込みフォーマットを図３に、その逆の一般
的なデータ読みだしフォーマットを図４に示す。
【０００５】図３において、２１，２２は図２と同様で
あり、２線を構成するデータとクロックである。例え
ば、開始条件の成立後、第２バイト目のデータに番地情
報（アドレスｎ）を伝送し、第３バイトには番地情報で
指定したレジスタ（アドレスｎ）のデータ、その次のバ
イトにはアドレスｎ＋１のデータ、その次には次のアド
レスのデータ、というようにアドレスを自動的に加算し
ていきそのアドレスに対応したデータだけを伝送するフ
ォーマット（アドレスオートインクリメント）がある。
スレーブ側ではデータフォーマットに対応し、第３バイ
ト目のデータをアドレスｎへ、第４バイト目のデータを
アドレスｎ＋１へ書き込み、停止条件が成立するまで１
バイトずつ、アドレスｎ＋２，ｎ＋３，・・・へ順にデ
ータを書き込んでゆく。
あり、２線を構成するデータとクロックである。例え
ば、開始条件の成立後、第２バイト目のデータに番地情
報（アドレスｎ）を伝送し、第３バイトには番地情報で
指定したレジスタ（アドレスｎ）のデータ、その次のバ
イトにはアドレスｎ＋１のデータ、その次には次のアド
レスのデータ、というようにアドレスを自動的に加算し
ていきそのアドレスに対応したデータだけを伝送するフ
ォーマット（アドレスオートインクリメント）がある。
スレーブ側ではデータフォーマットに対応し、第３バイ
ト目のデータをアドレスｎへ、第４バイト目のデータを
アドレスｎ＋１へ書き込み、停止条件が成立するまで１
バイトずつ、アドレスｎ＋２，ｎ＋３，・・・へ順にデ
ータを書き込んでゆく。
【０００６】図４で、指定した番地情報から順にデータ
を読みだす場合には、マスタが開始条件を生成した後、
先に停止条件を生成することなく再度開始条件を生成さ
せる混合フォーマットを用いなければならない。これ
は、まずマスタからスレーブへデータ（番地情報）をラ
イト処理により伝送し（図４における期間）、その後
開始条件を生成し、Ｒ／Ｗ符号をリードに切り替え、先
に指定した番地情報ｎから１バイトずつ、順にアドレス
ｎ＋１，ｎ＋２・・・のデータを読みだして行く。
を読みだす場合には、マスタが開始条件を生成した後、
先に停止条件を生成することなく再度開始条件を生成さ
せる混合フォーマットを用いなければならない。これ
は、まずマスタからスレーブへデータ（番地情報）をラ
イト処理により伝送し（図４における期間）、その後
開始条件を生成し、Ｒ／Ｗ符号をリードに切り替え、先
に指定した番地情報ｎから１バイトずつ、順にアドレス
ｎ＋１，ｎ＋２・・・のデータを読みだして行く。
【０００７】
【発明が解決しようとする課題】Ｉ2Ｃバスのフォーマ
ットを例にすると、第１バイト目に指定したデータ伝送
方向により、次のバイト以降のデータ伝送方向が規定さ
れるため、番地情報を指定したリードを行う際には、番
地情報の指定がライト処理で行い、データ処理はリード
処理で行うため、データ伝送方向の切り替えを必要と
し、図５に示したフォーマット（図３に示したライト時
のフォーマットのＲ／Ｗ符号を切り替えたもの）での通
信をすることができない。このため、例えばＩ2Ｃバス
では混合フォーマットを用いる必要があり、ライトを行
う場合と比べてスレーブアドレス，Ｒ／Ｗ符号の２度送
りのため、１バイト分伝送時間が長くなるという問題点
がある。
ットを例にすると、第１バイト目に指定したデータ伝送
方向により、次のバイト以降のデータ伝送方向が規定さ
れるため、番地情報を指定したリードを行う際には、番
地情報の指定がライト処理で行い、データ処理はリード
処理で行うため、データ伝送方向の切り替えを必要と
し、図５に示したフォーマット（図３に示したライト時
のフォーマットのＲ／Ｗ符号を切り替えたもの）での通
信をすることができない。このため、例えばＩ2Ｃバス
では混合フォーマットを用いる必要があり、ライトを行
う場合と比べてスレーブアドレス，Ｒ／Ｗ符号の２度送
りのため、１バイト分伝送時間が長くなるという問題点
がある。
【０００８】本発明の目的は、番地情報を指定してのリ
ード方式について、本来規定されている方式に加えて、
伝送時間の短いリード方式をも実現し、通信手段に柔軟
性をもたせることにある。
ード方式について、本来規定されている方式に加えて、
伝送時間の短いリード方式をも実現し、通信手段に柔軟
性をもたせることにある。
【０００９】
【課題を解決するための手段】目的を達成するために、
本発明は以下のバスフォーマットを実現する。
本発明は以下のバスフォーマットを実現する。
【００１０】（１）マスタが開始条件を生成した後、第
１バイトと第２バイトの間に再度開始条件を生成するこ
とを、第２バイトに番地情報が伝送されてくることの報
知とする。
１バイトと第２バイトの間に再度開始条件を生成するこ
とを、第２バイトに番地情報が伝送されてくることの報
知とする。
【００１１】（２）（１）が成立した場合、第３バイト
以降のデータは、Ｒ／Ｗ符号で指定したデータ伝送方向
とする。
以降のデータは、Ｒ／Ｗ符号で指定したデータ伝送方向
とする。
【００１２】（３）（１）が成立しなかった場合、第２
バイト以降のデータは、Ｒ／Ｗ符号で指定したデータ伝
送方向とする。
バイト以降のデータは、Ｒ／Ｗ符号で指定したデータ伝
送方向とする。
【００１３】（４）その他の開始条件，停止条件やアク
ノレッジの方向などは、本来規定されているバスフォー
マットに準拠する。
ノレッジの方向などは、本来規定されているバスフォー
マットに準拠する。
【００１４】また、バスフォーマットのインタフェース
処理手段は、第１，第２の二つの開始条件検出手段を設
け、第１の開始条件検出手段からの開始条件が成立した
ことを表す信号をイネーブル信号とし、外部からのクロ
ックをカウントする計数手段と、この計数手段の出力を
デコードし、第１バイトと第２バイトの間のタイミング
を生成するタイミング生成手段と、このタイミング生成
手段の出力に応じて開閉を行い、外部からのデータ，ク
ロックを第２の開始条件検出手段へ伝達するゲートと、
データの伝送方向を示すＲ／Ｗ符号を検出する手段とを
設け、このＲ／Ｗ符号を検出する手段の出力と第２の開
始条件検出手段の出力との論理結果から、第２バイトの
データを番地情報として取り出す構成とする。
処理手段は、第１，第２の二つの開始条件検出手段を設
け、第１の開始条件検出手段からの開始条件が成立した
ことを表す信号をイネーブル信号とし、外部からのクロ
ックをカウントする計数手段と、この計数手段の出力を
デコードし、第１バイトと第２バイトの間のタイミング
を生成するタイミング生成手段と、このタイミング生成
手段の出力に応じて開閉を行い、外部からのデータ，ク
ロックを第２の開始条件検出手段へ伝達するゲートと、
データの伝送方向を示すＲ／Ｗ符号を検出する手段とを
設け、このＲ／Ｗ符号を検出する手段の出力と第２の開
始条件検出手段の出力との論理結果から、第２バイトの
データを番地情報として取り出す構成とする。
【００１５】
【作用】本発明におけるバスインタフェース処理手段の
番地情報取り出し動作を説明する。入力されるデータと
クロックの位相関係から第１の開始条件検出手段で開始
条件が検出されると、第１の開始条件検出手段の出力に
より、計数手段がイネーブル状態に遷移し、入力される
クロックをカウントする。計数手段の出力をデコードす
ることで、第１バイトと第２バイトの間のタイミングを
生成し、そのタイミングでゲートを開閉することによ
り、入力されるデータとクロックを第２の開始条件検出
手段へ導く。Ｒ／Ｗ符号検出手段では、計数手段の出力
をデコードすることでデータの伝送方向を示すＲ／Ｗ符
号の伝送タイミングを生成し、Ｒ／Ｗ符号を検出する。
番地情報取り出し手段では、（１）Ｒ／Ｗ符号がリード
を示し、第２の開始条件検出手段で開始条件を検出した
場合、（２）Ｒ／Ｗ符号がライトである場合、のいづれ
かの場合に第２バイトを番地情報として取り出す。
番地情報取り出し動作を説明する。入力されるデータと
クロックの位相関係から第１の開始条件検出手段で開始
条件が検出されると、第１の開始条件検出手段の出力に
より、計数手段がイネーブル状態に遷移し、入力される
クロックをカウントする。計数手段の出力をデコードす
ることで、第１バイトと第２バイトの間のタイミングを
生成し、そのタイミングでゲートを開閉することによ
り、入力されるデータとクロックを第２の開始条件検出
手段へ導く。Ｒ／Ｗ符号検出手段では、計数手段の出力
をデコードすることでデータの伝送方向を示すＲ／Ｗ符
号の伝送タイミングを生成し、Ｒ／Ｗ符号を検出する。
番地情報取り出し手段では、（１）Ｒ／Ｗ符号がリード
を示し、第２の開始条件検出手段で開始条件を検出した
場合、（２）Ｒ／Ｗ符号がライトである場合、のいづれ
かの場合に第２バイトを番地情報として取り出す。
【００１６】したがって、番地情報を指定してリードを
行う場合には、本来の例えばＩ2Ｃバスにおける混合フ
ォーマットによる方式と、（１）による番地情報指定を
用いた方式の選択が可能となる。
行う場合には、本来の例えばＩ2Ｃバスにおける混合フ
ォーマットによる方式と、（１）による番地情報指定を
用いた方式の選択が可能となる。
【００１７】上述したように、番地情報を指定してのリ
ード方式について、本来規定されている方式に加えて、
新たに伝送時間を短縮するリード方式をも実現し、通信
手段に柔軟性をもたせることが可能となる。
ード方式について、本来規定されている方式に加えて、
新たに伝送時間を短縮するリード方式をも実現し、通信
手段に柔軟性をもたせることが可能となる。
【００１８】
【実施例】図１に示した本発明のバスインタフェース処
理手段の一実施例を説明する。図１において、１は開始
条件検出手段、２は開始条件検出手段、３は計数手段、
４はタイミング生成手段、５はゲート、６はリード／ラ
イト符号検出手段、７はインバータ、８はＡＮＤゲー
ト、９はＯＲゲート、１０は番地情報取り出し手段、１
１は論理合成手段である。
理手段の一実施例を説明する。図１において、１は開始
条件検出手段、２は開始条件検出手段、３は計数手段、
４はタイミング生成手段、５はゲート、６はリード／ラ
イト符号検出手段、７はインバータ、８はＡＮＤゲー
ト、９はＯＲゲート、１０は番地情報取り出し手段、１
１は論理合成手段である。
【００１９】開始条件検出手段１では、２線で構成され
るＩ2Ｃバスのデータとクロックから図２の２３に示し
た開始条件を検出し、開始条件が成立した場合に計数手
段３がイネーブル状態に遷移するように、その出力を計
数手段３へ導く。計数手段３では、開始条件検出手段１
からのイネーブル信号により外部からのクロックをカウ
ントし、タイミング生成手段４とＲ／Ｗ符号検出手段６
へその計数手段出力を導く。タイミング生成手段４で
は、第１バイトと第２バイトの間のタイミングをデコー
ドし、そのタイミングで開始条件検出手段２へ入力され
るデータとクロックが導かれるようゲート５を制御す
る。Ｒ／Ｗ符号検出手段６では、計数手段３の出力から
タイミングを生成し、データ中にあるＲ／Ｗ符号を検出
し、後段のインバータ７、ＡＮＤゲート８ヘその符号値
（Ｒ／Ｗ：Ｈ／Ｌレベル）を導く。開始条件検出手段２
での動作は、第１の開始条件検出手段と同様であり、開
始条件が検出された場合、ＨレベルをＡＮＤゲート８へ
導く。インバータ７，ＡＮＤゲート８，ＯＲゲート９で
構成される論理合成手段１１は、Ｒ／Ｗ符号検出手段６
からのＲ／Ｗ符号値と、開始条件検出手段２からの開始
条件検出結果を基に、（１）Ｒ／Ｗ符号がリード、かつ
第２の開始条件が成立した場合、（２）Ｒ／Ｗ符号がラ
イトである場合、のいづれかの場合にＯＲゲート９から
Ｈレベルが出力されるよう論理動作する。本実施例で
は、論理合成手段１１をインバータ，ＡＮＤゲート，Ｏ
Ｒゲートで構成したが、この限りではなく、（１），
（２）の論理動作を行うものであれば、ソフトウェア等
で実現してもよい。
るＩ2Ｃバスのデータとクロックから図２の２３に示し
た開始条件を検出し、開始条件が成立した場合に計数手
段３がイネーブル状態に遷移するように、その出力を計
数手段３へ導く。計数手段３では、開始条件検出手段１
からのイネーブル信号により外部からのクロックをカウ
ントし、タイミング生成手段４とＲ／Ｗ符号検出手段６
へその計数手段出力を導く。タイミング生成手段４で
は、第１バイトと第２バイトの間のタイミングをデコー
ドし、そのタイミングで開始条件検出手段２へ入力され
るデータとクロックが導かれるようゲート５を制御す
る。Ｒ／Ｗ符号検出手段６では、計数手段３の出力から
タイミングを生成し、データ中にあるＲ／Ｗ符号を検出
し、後段のインバータ７、ＡＮＤゲート８ヘその符号値
（Ｒ／Ｗ：Ｈ／Ｌレベル）を導く。開始条件検出手段２
での動作は、第１の開始条件検出手段と同様であり、開
始条件が検出された場合、ＨレベルをＡＮＤゲート８へ
導く。インバータ７，ＡＮＤゲート８，ＯＲゲート９で
構成される論理合成手段１１は、Ｒ／Ｗ符号検出手段６
からのＲ／Ｗ符号値と、開始条件検出手段２からの開始
条件検出結果を基に、（１）Ｒ／Ｗ符号がリード、かつ
第２の開始条件が成立した場合、（２）Ｒ／Ｗ符号がラ
イトである場合、のいづれかの場合にＯＲゲート９から
Ｈレベルが出力されるよう論理動作する。本実施例で
は、論理合成手段１１をインバータ，ＡＮＤゲート，Ｏ
Ｒゲートで構成したが、この限りではなく、（１），
（２）の論理動作を行うものであれば、ソフトウェア等
で実現してもよい。
【００２０】次に、本発明で現行のフォーマットに加え
る、図６に示したバス入力２１，２２が、それぞれ図１
に示した本発明の一実施例のデータ，クロックとして入
力され、マスタが番地情報を指定してリードを行う場合
を例に、本発明の一実施例の動作について説明する。ま
ず、開始条件検出手段１では、開始条件６１を検出し、
計数手段３がイネーブル状態となる。Ｒ／Ｗ符号検出手
段６では、計数手段３の出力によりタイミングを生成
し、Ｈレベル（リード）をインバータ７，ＡＮＤゲート
８へ導く。次に、タイミング生成手段４ではクロックが
Ｎｏ．９〜１０のタイミングでゲート５が開き開始条件
検出手段２へデータとクロックを導く。開始条件検出手
段２では、開始条件６２を検出し、Ｈレベル(開始条件
成立）をＡＮＤゲート８へ導く。このため、ＯＲゲート
９の出力はＨレベルとなり、番地情報取り出し手段１０
へ第２バイトが番地情報であることを示す。番地情報取
り出し手段１０では、クロックＮｏ．１０からの１バイ
トを番地情報として取り出す。このように、リード時に
も番地情報を伝送し、指定したアドレスからデータを読
みだすことが可能となる。
る、図６に示したバス入力２１，２２が、それぞれ図１
に示した本発明の一実施例のデータ，クロックとして入
力され、マスタが番地情報を指定してリードを行う場合
を例に、本発明の一実施例の動作について説明する。ま
ず、開始条件検出手段１では、開始条件６１を検出し、
計数手段３がイネーブル状態となる。Ｒ／Ｗ符号検出手
段６では、計数手段３の出力によりタイミングを生成
し、Ｈレベル（リード）をインバータ７，ＡＮＤゲート
８へ導く。次に、タイミング生成手段４ではクロックが
Ｎｏ．９〜１０のタイミングでゲート５が開き開始条件
検出手段２へデータとクロックを導く。開始条件検出手
段２では、開始条件６２を検出し、Ｈレベル(開始条件
成立）をＡＮＤゲート８へ導く。このため、ＯＲゲート
９の出力はＨレベルとなり、番地情報取り出し手段１０
へ第２バイトが番地情報であることを示す。番地情報取
り出し手段１０では、クロックＮｏ．１０からの１バイ
トを番地情報として取り出す。このように、リード時に
も番地情報を伝送し、指定したアドレスからデータを読
みだすことが可能となる。
【００２１】次に、例えば現状のＩ2Ｃバスフォーマッ
トを取り上げ、現行方式による番地情報を指定してライ
トを行う場合の、図１に示した本発明の一実施例の動作
を、図７を用いて説明する。図７でまず、図６の場合と
同様に開始条件検出手段１で開始条件２３を検出し、計
数手段３がイネーブル状態に遷移する。Ｒ／Ｗ符号検出
手段６では、クロックＮｏ．８のＬレベル（ライト）を
検出し、インバータ７，ＡＮＤゲート８へ導く。このた
め、ＯＲゲート９の出力がＨレベルとなり、番地情報取
り出し手段１０ではクロックＮｏ．１０からの第２バイ
トを番地情報として取り出す。このように、番地情報を
指定してライトを行う場合には、例えば現在規格化され
ているＩ2Ｃバスフォーマットにも適応することが可能
となる。
トを取り上げ、現行方式による番地情報を指定してライ
トを行う場合の、図１に示した本発明の一実施例の動作
を、図７を用いて説明する。図７でまず、図６の場合と
同様に開始条件検出手段１で開始条件２３を検出し、計
数手段３がイネーブル状態に遷移する。Ｒ／Ｗ符号検出
手段６では、クロックＮｏ．８のＬレベル（ライト）を
検出し、インバータ７，ＡＮＤゲート８へ導く。このた
め、ＯＲゲート９の出力がＨレベルとなり、番地情報取
り出し手段１０ではクロックＮｏ．１０からの第２バイ
トを番地情報として取り出す。このように、番地情報を
指定してライトを行う場合には、例えば現在規格化され
ているＩ2Ｃバスフォーマットにも適応することが可能
となる。
【００２２】次に、動作説明と同様にＩ2Ｃバスフォー
マットを例にとって、マスタが番地情報の指定をせずに
リードを行う場合の図１に示した本発明の一実施例の動
作を、図８を用いて説明する。図８において、２１，２
２は図７と同様である。まず、図７の場合と同様に、開
始条件検出手段１では開始条件２３を検出し、計数手段
３がイネーブル状態に遷移する。Ｒ／Ｗ符号検出手段６
では、クロックＮｏ．８のＨレベル（リード）を検出
し、インバータ７，ＡＮＤゲート８へ導く。また、クロ
ックＮｏ．９からＮｏ．１０の期間に開始条件が成立し
ないことから、開始条件検出手段２は、開始条件が成立
していないことを表すＬレベルをＡＮＤゲート８へ導
き、この結果、ＯＲゲート９の出力はＬレベルとなり、
番地情報取り出し手段１０での番地情報取り込み動作は
行われない。そして、第２バイト目には通常のデータを
リード方向に伝送する。このように、番地情報を指定せ
ずにリードを行う場合には、例として取り上げたＩ2Ｃ
バスフォーマットに適応することができ、番地情報を指
定したライト方式と組み合わせて、Ｉ2Ｃバスフォーマ
ットにおける混合フォーマットにも対応可能となる。
マットを例にとって、マスタが番地情報の指定をせずに
リードを行う場合の図１に示した本発明の一実施例の動
作を、図８を用いて説明する。図８において、２１，２
２は図７と同様である。まず、図７の場合と同様に、開
始条件検出手段１では開始条件２３を検出し、計数手段
３がイネーブル状態に遷移する。Ｒ／Ｗ符号検出手段６
では、クロックＮｏ．８のＨレベル（リード）を検出
し、インバータ７，ＡＮＤゲート８へ導く。また、クロ
ックＮｏ．９からＮｏ．１０の期間に開始条件が成立し
ないことから、開始条件検出手段２は、開始条件が成立
していないことを表すＬレベルをＡＮＤゲート８へ導
き、この結果、ＯＲゲート９の出力はＬレベルとなり、
番地情報取り出し手段１０での番地情報取り込み動作は
行われない。そして、第２バイト目には通常のデータを
リード方向に伝送する。このように、番地情報を指定せ
ずにリードを行う場合には、例として取り上げたＩ2Ｃ
バスフォーマットに適応することができ、番地情報を指
定したライト方式と組み合わせて、Ｉ2Ｃバスフォーマ
ットにおける混合フォーマットにも対応可能となる。
【００２３】上述したように、通信に用いられる、例え
ばＩ2Ｃバスのようなバスフォーマットにおいて、図６
に示したように、開始条件を第１バイトと第２バイトの
間に生成することを、番地情報伝送の報知とすることに
より、リード時のデータ伝送時間の短縮を可能とする。
さらに、現行規格化されているライト，リード方式にも
対応可能とする。
ばＩ2Ｃバスのようなバスフォーマットにおいて、図６
に示したように、開始条件を第１バイトと第２バイトの
間に生成することを、番地情報伝送の報知とすることに
より、リード時のデータ伝送時間の短縮を可能とする。
さらに、現行規格化されているライト，リード方式にも
対応可能とする。
【００２４】
【発明の効果】本発明のバスフォーマット、並びにバス
インタフェース処理手段において、停止条件を生成する
ことなく第１バイトと第２バイトの間に再度、開始条件
を生成することを番地情報伝送の報知として用いること
により、例えば現状のＩ2Ｃバスなどの通信手段でのリ
ード，ライト方法との互換性を保ち、マスタが番地情報
を指定してリードを行う場合に関しては、現行の規格化
されている方式に加えて、現行方式よりデータ伝送時間
の短縮を図る方式を実現することができ、通信手段の柔
軟性を持たせることが可能となる。
インタフェース処理手段において、停止条件を生成する
ことなく第１バイトと第２バイトの間に再度、開始条件
を生成することを番地情報伝送の報知として用いること
により、例えば現状のＩ2Ｃバスなどの通信手段でのリ
ード，ライト方法との互換性を保ち、マスタが番地情報
を指定してリードを行う場合に関しては、現行の規格化
されている方式に加えて、現行方式よりデータ伝送時間
の短縮を図る方式を実現することができ、通信手段の柔
軟性を持たせることが可能となる。
【００２５】また、データ伝送時間の短い方式を用いる
ことにより、システムの電源投入時などに行われる初期
設定に要する伝送時間の短縮効果は、同一のバスで制御
されるＬＳＩ（スレーブ）が多くなるにしたがって、大
きくなる。
ことにより、システムの電源投入時などに行われる初期
設定に要する伝送時間の短縮効果は、同一のバスで制御
されるＬＳＩ（スレーブ）が多くなるにしたがって、大
きくなる。
【図１】本発明のバスインタフェース処理手段の一実施
例のブロック図。
例のブロック図。
【図２】Ｉ2Ｃバスの基本フォーマットの説明図。
【図３】Ｉ2Ｃバスによる番地情報を指定したライトフ
ォーマットの説明図。
ォーマットの説明図。
【図４】Ｉ2Ｃバスによる番地情報を指定したリードフ
ォーマットの説明図。
ォーマットの説明図。
【図５】番地情報を指定したリードフォーマットの説明
図。
図。
【図６】本発明のバスフォーマットを用いた番地情報指
定のリードフォーマットの説明図。
定のリードフォーマットの説明図。
【図７】Ｉ2Ｃバスによる番地情報を指定したライトフ
ォーマットの説明図。
ォーマットの説明図。
【図８】Ｉ2Ｃバスによる番地情報未指定のリードフォ
ーマットの説明図。
ーマットの説明図。
１…開始条件検出手段、２…開始条件検出手段、３…計
数手段、４…タイミング生成手段、５…ゲート、６…リ
ード／ライト符号検出手段、７…インバータ、８…ＡＮ
Ｄゲート、９…ＯＲゲート、１０…番地情報取り出し手
段、１１…論理合成手段。
数手段、４…タイミング生成手段、５…ゲート、６…リ
ード／ライト符号検出手段、７…インバータ、８…ＡＮ
Ｄゲート、９…ＯＲゲート、１０…番地情報取り出し手
段、１１…論理合成手段。
フロントページの続き (72)発明者 井上 雅之 神奈川県横浜市戸塚区吉田町292番地株式 会社日立画像情報システム内
Claims (2)
- 【請求項１】クロックを双方向伝送するクロック伝送路
と、前記クロックに同期した最小単位から成り、かつ連
続した複数の前記最小単位から成るデータ単位で構成さ
れるデータを、双方向伝送するデータ伝送路とを有し、 予め前記データ単位ごとに、情報内容，番地情報が取り
決めされており、 前記データ単位の一つに、伝送するデータ単位の番地情
報を割り当て伝送する通信手段において、マスタが前記
番地情報を指定し、指定した番地情報に対応したデータ
をスレーブ側から読みだす際に、マスタが通信の始まり
を表す開始条件を生成した後、前記データ単位の伝送期
間を経て、再度開始条件を生成し、前記２度目の開始条
件の直後に伝送するデータ単位として、前記番地情報を
割り当て、伝送することを特徴とする通信処理手段。 - 【請求項２】クロックを双方向伝送するクロック伝送路
と、前記クロックに同期した最小単位から成り、かつ連
続した複数の前記最小単位から成るデータ単位で構成さ
れるデータを、双方向伝送するデータ伝送路とを有し、 予め前記データ単位ごとに、情報内容，番地情報が取り
決めされており、前記データ単位の一つに、伝送するデ
ータ単位の番地情報を割り当て伝送する通信手段におい
て、通信の始まりを表す開始条件を検出する第１の開始
条件検出手段と、前記第１の開始条件検出手段の出力を
イネーブル信号とし、入力されるクロックを計数する計
数手段と、前記計数手段の出力からタイミングを生成
し、データの伝送方向を表すリード／ライト符号をとり
だすリード／ライト符号検出手段と、前記計数手段の出
力からタイミングを生成し、第１番目のデータ単位と第
２番目のデータ単位の間にある、再度生成された開始条
件を検出する第２の開始条件検出手段と、前記リード／
ライト符号検出手段の出力と前記第２の開始条件検出手
段の出力との論理合成の結果から、伝送される第２番目
のデータ単位を前記番地情報として取り出す番地情報取
り出し手段とを具備することを特徴とする通信処理手
段。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12337795A JPH08316973A (ja) | 1995-05-23 | 1995-05-23 | 通信処理手段 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12337795A JPH08316973A (ja) | 1995-05-23 | 1995-05-23 | 通信処理手段 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08316973A true JPH08316973A (ja) | 1996-11-29 |
Family
ID=14859081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12337795A Pending JPH08316973A (ja) | 1995-05-23 | 1995-05-23 | 通信処理手段 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08316973A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010097831A1 (ja) * | 2009-02-24 | 2010-09-02 | 富士通テレコムネットワークス株式会社 | Ｉ２ｃ監視シーケンシャルリードデータ記憶装置 |
| WO2013046734A1 (ja) * | 2011-09-27 | 2013-04-04 | 三菱電機株式会社 | スレーブ装置、マスター装置及び通信方法 |
| JP2013066803A (ja) * | 2013-01-25 | 2013-04-18 | Sophia Co Ltd | 遊技機 |
| JP2013099577A (ja) * | 2013-01-25 | 2013-05-23 | Sophia Co Ltd | 遊技機 |
| JP2014230853A (ja) * | 2014-08-04 | 2014-12-11 | 株式会社ソフイア | 遊技機 |
| JP2016152954A (ja) * | 2016-04-15 | 2016-08-25 | 株式会社ソフイア | 遊技機 |
| JP2017516353A (ja) * | 2014-04-02 | 2017-06-15 | クアルコム，インコーポレイテッド | 集積回路間（ｉ２ｃ）バス上でインバンドで追加情報を送信するための方法 |
-
1995
- 1995-05-23 JP JP12337795A patent/JPH08316973A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2010097831A1 (ja) * | 2009-02-24 | 2010-09-02 | 富士通テレコムネットワークス株式会社 | Ｉ２ｃ監視シーケンシャルリードデータ記憶装置 |
| WO2013046734A1 (ja) * | 2011-09-27 | 2013-04-04 | 三菱電機株式会社 | スレーブ装置、マスター装置及び通信方法 |
| CN103814363A (zh) * | 2011-09-27 | 2014-05-21 | 三菱电机株式会社 | 从装置、主装置及通信方法 |
| JP5680212B2 (ja) * | 2011-09-27 | 2015-03-04 | 三菱電機株式会社 | スレーブ装置、マスター装置及び通信方法 |
| US9778971B2 (en) | 2011-09-27 | 2017-10-03 | Mitsubishi Electric Corporation | Slave device, master device, and communication method |
| JP2013066803A (ja) * | 2013-01-25 | 2013-04-18 | Sophia Co Ltd | 遊技機 |
| JP2013099577A (ja) * | 2013-01-25 | 2013-05-23 | Sophia Co Ltd | 遊技機 |
| JP2017516353A (ja) * | 2014-04-02 | 2017-06-15 | クアルコム，インコーポレイテッド | 集積回路間（ｉ２ｃ）バス上でインバンドで追加情報を送信するための方法 |
| JP2014230853A (ja) * | 2014-08-04 | 2014-12-11 | 株式会社ソフイア | 遊技機 |
| JP2016152954A (ja) * | 2016-04-15 | 2016-08-25 | 株式会社ソフイア | 遊技機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW469373B (en) | System and method of preforming a memory transaction on a low pin count bus | |
| EP0258872B1 (en) | Serial data transfer system | |
| JPH0319740B2 (ja) | ||
| GB2200818A (en) | Global serial channel for microcontroller | |
| JPH06209348A (ja) | 多重ステーション通信バス・システム | |
| CA2336385A1 (en) | Improved inter-device serial bus protocol | |
| JPH08316973A (ja) | 通信処理手段 | |
| US6332173B2 (en) | UART automatic parity support for frames with address bits | |
| CA1269771A (en) | Method for bus access for data transmission through a multiprocessor bus | |
| JPH09186736A (ja) | 複数の無線通信伝送方式を選択的に使用可能にする通信システム | |
| KR100340815B1 (ko) | 버스시스템의작동방법및이작동방법을수행하기위한장치 | |
| JP2003141062A (ja) | Ｉｉｃバス制御システム | |
| JPS61166647A (ja) | マイクロプロセツサ装置およびアドレス可能なメモリから情報を読出すためのアクセス方法 | |
| JP3401729B2 (ja) | スプリットバス制御回路 | |
| SU1314328A1 (ru) | Устройство дл регистрации информации | |
| JP2000112878A (ja) | デ―タ処理装置内の転送要求タイミングを制御するための装置および方法 | |
| JPS63164554A (ja) | デ−タ速度自動認識システム | |
| JPS584468A (ja) | マイクロプロセツサシステム | |
| JPS6024745A (ja) | 信号伝送方法及びその装置 | |
| JP3343765B2 (ja) | 端末制御装置 | |
| JPH11312139A (ja) | シリアルバス拡張回路 | |
| SU938277A2 (ru) | Мультиплексный канал | |
| JP2003124947A (ja) | シリアル通信方式によるデージーチェーン・データ入出力システム | |
| JP2773637B2 (ja) | 回線試験パルス発生回路 | |
| KR20000025290A (ko) | 에이시-3 디코더 및 브이에스비의 아이2시-버스 제어 장치 및그 방법 |