JPH06209348A - 多重ステーション通信バス・システム - Google Patents
多重ステーション通信バス・システムInfo
- Publication number
- JPH06209348A JPH06209348A JP5197201A JP19720193A JPH06209348A JP H06209348 A JPH06209348 A JP H06209348A JP 5197201 A JP5197201 A JP 5197201A JP 19720193 A JP19720193 A JP 19720193A JP H06209348 A JPH06209348 A JP H06209348A
- Authority
- JP
- Japan
- Prior art keywords
- address
- station
- information
- bit
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
- G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
- G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40052—High-speed IEEE 1394 serial bus
- H04L12/40071—Packet processing; Packet format
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Small-Scale Networks (AREA)
- Information Transfer Systems (AREA)
- Communication Control (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】
【目的】 簡明な通信プロトコルを具えた多重ステーシ
ョン通信バス・システムを提供する。 【構成】 １つの主ステーションと複数の従属ステーシ
ョンとを収容する多重ステーション通信バス・システ
ム。バスは、クロック信号用ワイヤー、情報ビット群信
号用ワイヤー及び指示信号用ワイヤーをそれぞれ別個に
持つ。指示信号の１番目の値は実際の情報ビット群をア
ドレスとして同定し、２番目の値はそれらをデータとし
て同定する。各アドレス・ビット群は演算アドレス・ビ
ットの隣に制御ビットを持つ。従属ステーションは１つ
又は複数のアドレスをそれ自身のアドレスとして認識
し、それから付随する制御ビットは転送の方向を指令す
る。更に、従属ステーションはある特定の演算アドレス
をインターフェース復帰制御信号として認識できる。
ョン通信バス・システムを提供する。 【構成】 １つの主ステーションと複数の従属ステーシ
ョンとを収容する多重ステーション通信バス・システ
ム。バスは、クロック信号用ワイヤー、情報ビット群信
号用ワイヤー及び指示信号用ワイヤーをそれぞれ別個に
持つ。指示信号の１番目の値は実際の情報ビット群をア
ドレスとして同定し、２番目の値はそれらをデータとし
て同定する。各アドレス・ビット群は演算アドレス・ビ
ットの隣に制御ビットを持つ。従属ステーションは１つ
又は複数のアドレスをそれ自身のアドレスとして認識
し、それから付随する制御ビットは転送の方向を指令す
る。更に、従属ステーションはある特定の演算アドレス
をインターフェース復帰制御信号として認識できる。
Description
【０００１】
【産業上の利用分野】本発明は、１つの主<master>ステ
ーションと複数の従属<slave> ステーションとを収容す
る多重ステーション<multistation>通信バス・システム
に関するものであって、該システムの主ステーション
は、クロック<clock> 信号、情報ビット群<information
bit group> 信号及び指示<indication>信号を、それぞ
れ別個のワイヤー上に別々に送り出すようにしてあり、
また各指示信号は、実際の情報ビット群がアドレス情報
を表すか又はデータ情報を表すかを識別<identifying>
するものである。
ーションと複数の従属<slave> ステーションとを収容す
る多重ステーション<multistation>通信バス・システム
に関するものであって、該システムの主ステーション
は、クロック<clock> 信号、情報ビット群<information
bit group> 信号及び指示<indication>信号を、それぞ
れ別個のワイヤー上に別々に送り出すようにしてあり、
また各指示信号は、実際の情報ビット群がアドレス情報
を表すか又はデータ情報を表すかを識別<identifying>
するものである。
【０００２】
【従来の技術】このようなシステムは EDN誌1988年２月
18日号 199-204ページに掲載されている Naji Naufel氏
による"Serial techniques expand your options for m
icroCperipherals"という文献に記述され、特にそのFi
g.4 には、周辺装置<peripherals> の Intermetallライ
ンの IDENTラインが引用されている。しかしながら、同
文献のFig.2 はこれらの同じ周辺装置が制御の目的で並
列ポートの一部を必要とする、と述べている。狭いシリ
アル・バス・システムに対して、巧妙な内部機能を持っ
てはいるが遠隔の主ステーションに関しては融通の利か
ない周辺装置と通信する必要性が増大しつつある。
18日号 199-204ページに掲載されている Naji Naufel氏
による"Serial techniques expand your options for m
icroCperipherals"という文献に記述され、特にそのFi
g.4 には、周辺装置<peripherals> の Intermetallライ
ンの IDENTラインが引用されている。しかしながら、同
文献のFig.2 はこれらの同じ周辺装置が制御の目的で並
列ポートの一部を必要とする、と述べている。狭いシリ
アル・バス・システムに対して、巧妙な内部機能を持っ
てはいるが遠隔の主ステーションに関しては融通の利か
ない周辺装置と通信する必要性が増大しつつある。
【０００３】
【発明が解決しようとする課題】従って本発明の目的は
とりわけ、簡明な通信プロトコルを具えたこの種のシス
テムを提供することにあり、其処ではバイト数で計算さ
れたメッセージ・フォーマットの短いことが特に必要で
あり、だが一方では双方向転送を許容し、また周辺バス
・インターフェースの復帰を含む制御演算の限定された
セットを許容するものである。
とりわけ、簡明な通信プロトコルを具えたこの種のシス
テムを提供することにあり、其処ではバイト数で計算さ
れたメッセージ・フォーマットの短いことが特に必要で
あり、だが一方では双方向転送を許容し、また周辺バス
・インターフェースの復帰を含む制御演算の限定された
セットを許容するものである。
【０００４】
【課題を解決するための手段】本発明は、その一態様に
よれば、そのようなアドレス情報のビット群は、演算ア
ドレス・ビット<operational address bits>の隣に制御
ビット<control bits>をも有し、また、上記従属ステー
ションの各々はその配置が、 - 少なくとも１つのそれぞれ特定のアドレスを、それ自
身のアドレスとして認識し、 - 上記制御ビットのそれぞれの値を、アドレスされた従
属ステーションに関しその後のデータ転送方向を指令<m
andating> するものとして認識し、及び - １つの特定の演算アドレスを、インターフェース復帰
制御信号として認識するようになっていることを特徴と
する。この技術の特に有利な点は、アドレス・ビット群
とデータ・ビット群との間の移行がビット・カウンタに
頼ることなく検出できることである。インターフェース
を復帰することの更に他の利点は、その上のバスが上の
プロトコルからの束縛を受けないことで、それにより別
の両立しないプロトコルの実行が可能になる。本発明は
また、このようなシステムで使われる主ステーション、
及びこのようなシステムで使われる従属ユニットにも関
する。
よれば、そのようなアドレス情報のビット群は、演算ア
ドレス・ビット<operational address bits>の隣に制御
ビット<control bits>をも有し、また、上記従属ステー
ションの各々はその配置が、 - 少なくとも１つのそれぞれ特定のアドレスを、それ自
身のアドレスとして認識し、 - 上記制御ビットのそれぞれの値を、アドレスされた従
属ステーションに関しその後のデータ転送方向を指令<m
andating> するものとして認識し、及び - １つの特定の演算アドレスを、インターフェース復帰
制御信号として認識するようになっていることを特徴と
する。この技術の特に有利な点は、アドレス・ビット群
とデータ・ビット群との間の移行がビット・カウンタに
頼ることなく検出できることである。インターフェース
を復帰することの更に他の利点は、その上のバスが上の
プロトコルからの束縛を受けないことで、それにより別
の両立しないプロトコルの実行が可能になる。本発明は
また、このようなシステムで使われる主ステーション、
及びこのようなシステムで使われる従属ユニットにも関
する。
【０００５】上記アドレス・ビット群が、デバイスのア
ドレス・ビット・サブグループとは別個のものとして、
システムのアドレス・ビット・サブグループを有するこ
とは好適である。このことは、複数の製造業者が係わる
ときの各種周辺／従属ステーションの規約を容易にす
る。
ドレス・ビット・サブグループとは別個のものとして、
システムのアドレス・ビット・サブグループを有するこ
とは好適である。このことは、複数の製造業者が係わる
ときの各種周辺／従属ステーションの規約を容易にす
る。
【０００６】上記主ステーションはその配置が、上記指
示信号を、「停止」<"halt">モードの信号を送るための
アドレス識別値<address identifying value> にさせる
ようになっていることは好適である。これは任意の従属
ステーションにとって主ステーションが通信を暫時差し
控えることを明瞭にする簡明な信号構成である。
示信号を、「停止」<"halt">モードの信号を送るための
アドレス識別値<address identifying value> にさせる
ようになっていることは好適である。これは任意の従属
ステーションにとって主ステーションが通信を暫時差し
控えることを明瞭にする簡明な信号構成である。
【０００７】上記システムが、二次アドレス同定符号<s
econdary address identificationcode> の転送を通し
てアドレス・プログラミング・モードを実行するために
設けられることは好適である。標準通信用に設けられる
のと同じ構成が、僅かな拡張でそのようなアドレス・プ
ログラミングに用いられる。
econdary address identificationcode> の転送を通し
てアドレス・プログラミング・モードを実行するために
設けられることは好適である。標準通信用に設けられる
のと同じ構成が、僅かな拡張でそのようなアドレス・プ
ログラミングに用いられる。
【０００８】上記システムは、上記インターフェース復
帰制御信号が上記バスを束縛しないようにその配置がな
っていることは好適であり、それによって、別の両立し
難いバス・プロトコルの実行にも調和するのである。特
に複数の製造業者が係わるときにも、種々様々な非適合
バス・プロトコルが実行できる。そしてこれら様々なプ
ロトコル規約はそれぞれのハードウェア転送メディアを
コスト低減のために共有できる。
帰制御信号が上記バスを束縛しないようにその配置がな
っていることは好適であり、それによって、別の両立し
難いバス・プロトコルの実行にも調和するのである。特
に複数の製造業者が係わるときにも、種々様々な非適合
バス・プロトコルが実行できる。そしてこれら様々なプ
ロトコル規約はそれぞれのハードウェア転送メディアを
コスト低減のために共有できる。
【０００９】本発明は特に、主ステーションが、クロッ
ク信号を出力するための１番目のバス・ワイヤー取付け
手段（インターフェース）と、情報のビット群信号を通
信するための２番目のバス・ワイヤー取付け手段と、指
示信号を出力するための３番目のバス・ワイヤー取付け
手段とを持ち、また、各指示信号は、実際の情報ビット
群がアドレス情報を表すか又はデータ情報を表すかを識
別するものである主ステーションにおいて、上記２番目
のバス・ワイヤー取付け手段は、少なくとも１つの演算
アドレス・ビットをインターフェース復帰制御信号とし
て含む複数の異なるアドレスを出力するように、その配
置がなっていること、及び、上記２番目のバス・ワイヤ
ー取付け手段は、アドレスされた従属ステーションに関
しその後のデータ転送方向をそれぞれの値でもって指令
するために、少なくとも２つの制御ビットをアドレス・
ビット群の内部に挿入するように、その配置がなってい
ることを特徴とする。このことは、妥当な価格の範囲
で、適切な柔軟性をもつ高速転送を許容する。
ク信号を出力するための１番目のバス・ワイヤー取付け
手段（インターフェース）と、情報のビット群信号を通
信するための２番目のバス・ワイヤー取付け手段と、指
示信号を出力するための３番目のバス・ワイヤー取付け
手段とを持ち、また、各指示信号は、実際の情報ビット
群がアドレス情報を表すか又はデータ情報を表すかを識
別するものである主ステーションにおいて、上記２番目
のバス・ワイヤー取付け手段は、少なくとも１つの演算
アドレス・ビットをインターフェース復帰制御信号とし
て含む複数の異なるアドレスを出力するように、その配
置がなっていること、及び、上記２番目のバス・ワイヤ
ー取付け手段は、アドレスされた従属ステーションに関
しその後のデータ転送方向をそれぞれの値でもって指令
するために、少なくとも２つの制御ビットをアドレス・
ビット群の内部に挿入するように、その配置がなってい
ることを特徴とする。このことは、妥当な価格の範囲
で、適切な柔軟性をもつ高速転送を許容する。
【００１０】本発明は特に、従属ステーションが、上記
クロック信号を受け取るための４番目のバス・ワイヤー
取付け手段と、情報ビット群信号を通信するための５番
目のバス・ワイヤー取付け手段と、指示信号を受け取る
ための６番目のバス・ワイヤー取付け手段とを持ち、ま
た、アドレス情報か又はデータ情報かのいずれかを表す
ものとして受け取った実際の情報ビット群を、上記の指
示信号の値を通して見分ける従属ステーションにおい
て、上記５番目のバス・ワイヤー取付け手段は、アドレ
ス情報がその配置になっているときに、 - 少なくとも１つのそれぞれ特定のアドレスを、それ自
身のアドレスとして認識するため、及び、 - ビット群を表すアドレス情報の内部で、非アドレス制
御ビットのそれぞれの値を、上記５番目のバス・ワイヤ
ー取付け手段に関しその後のデータ転送方向を指令する
ものとして認識するために、上記見分けに直ぐに反応す
ることを特徴とする。主ステーションの特徴を鏡像反映
して、この従属ステーションは廉価で要求に適い、オー
ディオ／ビデオ娯楽用家電製品のような低レベルのデバ
イスにとって、特に低価格という観点から極めて有用で
ある。
クロック信号を受け取るための４番目のバス・ワイヤー
取付け手段と、情報ビット群信号を通信するための５番
目のバス・ワイヤー取付け手段と、指示信号を受け取る
ための６番目のバス・ワイヤー取付け手段とを持ち、ま
た、アドレス情報か又はデータ情報かのいずれかを表す
ものとして受け取った実際の情報ビット群を、上記の指
示信号の値を通して見分ける従属ステーションにおい
て、上記５番目のバス・ワイヤー取付け手段は、アドレ
ス情報がその配置になっているときに、 - 少なくとも１つのそれぞれ特定のアドレスを、それ自
身のアドレスとして認識するため、及び、 - ビット群を表すアドレス情報の内部で、非アドレス制
御ビットのそれぞれの値を、上記５番目のバス・ワイヤ
ー取付け手段に関しその後のデータ転送方向を指令する
ものとして認識するために、上記見分けに直ぐに反応す
ることを特徴とする。主ステーションの特徴を鏡像反映
して、この従属ステーションは廉価で要求に適い、オー
ディオ／ビデオ娯楽用家電製品のような低レベルのデバ
イスにとって、特に低価格という観点から極めて有用で
ある。
【００１１】
【実施例】新しいインターフェース規約の主目的は、マ
イクロコントローラ (μC)と多数の従属デバイスとの間
の制御情報及び演算の詳細の転送を、他の通常のインタ
ーフェースを上廻る速度で許容するインターフェースで
あるが、但し例えばディジタル・オーディオ・テープ・
レコーダー、ビデオ・レコーダー、ハイファイ・オーデ
ィオ装置等のような家電製品に適用するためその複雑さ
の程度は十分低いインターフェース、を定義することで
ある。このインターフェースは、単一印刷回路基板に限
定するのを好適とする単一装置<single apparatus>で使
用することを意図している、ということに留意された
い。新しいインターフェースは、マイクロコントローラ
と従属デバイスとの間に（「大地」帰還線は別にして）
３本の信号ラインを必要とする（"L3"という名称はこれ
に由来する）。これら３ラインはバスに接続されるすべ
てのICに共通の、L3MODE, L3DATA, L3CLK である。そし
てL3MODE, L3CLK は常にマイクロコントローラによって
駆動され、またL3DATAは双方向であって：
イクロコントローラ (μC)と多数の従属デバイスとの間
の制御情報及び演算の詳細の転送を、他の通常のインタ
ーフェースを上廻る速度で許容するインターフェースで
あるが、但し例えばディジタル・オーディオ・テープ・
レコーダー、ビデオ・レコーダー、ハイファイ・オーデ
ィオ装置等のような家電製品に適用するためその複雑さ
の程度は十分低いインターフェース、を定義することで
ある。このインターフェースは、単一印刷回路基板に限
定するのを好適とする単一装置<single apparatus>で使
用することを意図している、ということに留意された
い。新しいインターフェースは、マイクロコントローラ
と従属デバイスとの間に（「大地」帰還線は別にして）
３本の信号ラインを必要とする（"L3"という名称はこれ
に由来する）。これら３ラインはバスに接続されるすべ
てのICに共通の、L3MODE, L3DATA, L3CLK である。そし
てL3MODE, L3CLK は常にマイクロコントローラによって
駆動され、またL3DATAは双方向であって：
【表１】 (信号名) (マイクロコントローラ) (従属デバイス) L3MODE 出力 入力 L3CLK 出力 入力 L3DATA 出力／入力 出力／入力 となっている。L3DATAは転送すべき情報を運ぶのであ
る。L3CLK はビット・クロックで、情報の転送はそれに
同期する。L3MODEは演算モードを識別するのに用いられ
る。
る。L3CLK はビット・クロックで、情報の転送はそれに
同期する。L3MODEは演算モードを識別するのに用いられ
る。
【００１２】システム中のすべての従属デバイスは６ビ
ット・アドレスを用いてアドレスされる。すべて"0" の
アドレスは特殊用途に保留されるので、これにより63個
までの異なる従属デバイスにアドレスすることが許容さ
れる。更にまた、「拡大アドレッシング」を用いてアド
レスできるデバイスの数を拡大することも可能で、これ
については後述する。演算では、２つのモードを識別で
きる、すなわちアドレス・モード(AM)とデータ・モード
(DM)とである。
ット・アドレスを用いてアドレスされる。すべて"0" の
アドレスは特殊用途に保留されるので、これにより63個
までの異なる従属デバイスにアドレスすることが許容さ
れる。更にまた、「拡大アドレッシング」を用いてアド
レスできるデバイスの数を拡大することも可能で、これ
については後述する。演算では、２つのモードを識別で
きる、すなわちアドレス・モード(AM)とデータ・モード
(DM)とである。
【００１３】図１は、本発明による通信バス・システム
の概略ブロック図である。バスは３本のワイヤー12, 1
4, 16すなわち３本のラインから成り、その物理的構造
については特定しない。この図のシステムは３つのステ
ーションを持つ、すなわち主マイクロコントローラ20
と、従属ステーション30, 40である。従属ステーション
も同様にマイクロコントローラであってもよいが、一般
には特定用途向け集積回路(ASICs) のような特殊目的の
ブロックである。ライン12はモード・ラインであって、
それぞれのステーションにモード・ライン・インターフ
ェース回路22, 32,42を持っている。同様にクロック・
ライン14はクロック・インターフェース回路24, 34, 44
を持ち、またデータ・ライン16はデータ・インターフェ
ース回路26,36, 46を持っている。データ転送は、主ス
テーションから又は主ステーションに向かってなされる
が、２つの従属ステーション間でなされることは絶対に
ない。クロック及びモードは常に主ステーションから１
つ又は複数の従属ステーションに向かって転送される。
インターフェース回路の構成は、バス・パラメタが一旦
定義されたならば簡明である。これ以上の詳細について
は茲では省略する。
の概略ブロック図である。バスは３本のワイヤー12, 1
4, 16すなわち３本のラインから成り、その物理的構造
については特定しない。この図のシステムは３つのステ
ーションを持つ、すなわち主マイクロコントローラ20
と、従属ステーション30, 40である。従属ステーション
も同様にマイクロコントローラであってもよいが、一般
には特定用途向け集積回路(ASICs) のような特殊目的の
ブロックである。ライン12はモード・ラインであって、
それぞれのステーションにモード・ライン・インターフ
ェース回路22, 32,42を持っている。同様にクロック・
ライン14はクロック・インターフェース回路24, 34, 44
を持ち、またデータ・ライン16はデータ・インターフェ
ース回路26,36, 46を持っている。データ転送は、主ス
テーションから又は主ステーションに向かってなされる
が、２つの従属ステーション間でなされることは絶対に
ない。クロック及びモードは常に主ステーションから１
つ又は複数の従属ステーションに向かって転送される。
インターフェース回路の構成は、バス・パラメタが一旦
定義されたならば簡明である。これ以上の詳細について
は茲では省略する。
【００１４】図２は、図１の配置で生じる各種の信号の
形状を示す。各種信号の形状は包括的なやり方で示され
ている。更に精確なタイミングの要求条件に関しては、
以後の図４ないし図６を参照されたい。軌跡52はモード
指定ビットであって、左側がアドレス・モード（モード
信号が低）であり、右側がデータ・モード（モード信号
が高）である。もし主ステーションがバスに関して演算
中でない（その時それは内部タスクを実行しているのだ
ろう）ならば、モード信号はどちらでもよい。アドレス
・モード中には、８ビットのバイトが唯１つマイクロコ
ントローラ（図１のステーション20）によって送り出さ
れる。このバイトは、２つの主要演算モード(DOM) ビッ
トと、６つの演算アドレス(OA)ビットとから成る。各従
属デバイスが演算アドレスを見て<evaluates> おり、こ
の同じ演算アドレスが与えられているデバイスのみが、
次のデータ・モード中は能動的<active>になっている。
データ・モード中に実行される演算は２個のデータ演算
モード・ビットにより指定される。もしそれが必要なら
ば、従属ステーションは２つ又はそれ以上の異なるアド
レス内容を「自分のアドレス」として認識することもで
きる。
形状を示す。各種信号の形状は包括的なやり方で示され
ている。更に精確なタイミングの要求条件に関しては、
以後の図４ないし図６を参照されたい。軌跡52はモード
指定ビットであって、左側がアドレス・モード（モード
信号が低）であり、右側がデータ・モード（モード信号
が高）である。もし主ステーションがバスに関して演算
中でない（その時それは内部タスクを実行しているのだ
ろう）ならば、モード信号はどちらでもよい。アドレス
・モード中には、８ビットのバイトが唯１つマイクロコ
ントローラ（図１のステーション20）によって送り出さ
れる。このバイトは、２つの主要演算モード(DOM) ビッ
トと、６つの演算アドレス(OA)ビットとから成る。各従
属デバイスが演算アドレスを見て<evaluates> おり、こ
の同じ演算アドレスが与えられているデバイスのみが、
次のデータ・モード中は能動的<active>になっている。
データ・モード中に実行される演算は２個のデータ演算
モード・ビットにより指定される。もしそれが必要なら
ば、従属ステーションは２つ又はそれ以上の異なるアド
レス内容を「自分のアドレス」として認識することもで
きる。
【００１５】データ・モード中に、情報はマイクロコン
トローラと従属デバイスとの間を転送される。転送の方
向はマイクロコントローラから従属デバイスへ（書き込
み）であるか、又は従属デバイスからマイクロコントロ
ーラへ（読み出し）である。但し１つのデータ・モード
中に転送の方向を変えることはできない。
トローラと従属デバイスとの間を転送される。転送の方
向はマイクロコントローラから従属デバイスへ（書き込
み）であるか、又は従属デバイスからマイクロコントロ
ーラへ（読み出し）である。但し１つのデータ・モード
中に転送の方向を変えることはできない。
【００１６】アドレス・モードを開始するために、マイ
クロコントローラはモード・ラインを低にする。クロッ
ク・ライン（の軌跡54）が８回「低」になり、データ・
ラインが各クロック・パルス毎に１ビット、すなわち８
ビットを運ぶ（軌跡56）。アドレス・モードはモード・
ラインを「高」にすることにより終了する。
クロコントローラはモード・ラインを低にする。クロッ
ク・ライン（の軌跡54）が８回「低」になり、データ・
ラインが各クロック・パルス毎に１ビット、すなわち８
ビットを運ぶ（軌跡56）。アドレス・モードはモード・
ラインを「高」にすることにより終了する。
【００１７】データ・ライン上の各ビットの意味は次の
通り：ビット0 及びビット1 は引き続くデータ転送の性
質を示すデータ演算モード(DOM) ビットである。各従属
デバイスは、これらのビットの４つの組合せに対し自分
自身の演算モードの割り当てを持つことができる。但し
この新しい設計の好適な割り当ては、
通り：ビット0 及びビット1 は引き続くデータ転送の性
質を示すデータ演算モード(DOM) ビットである。各従属
デバイスは、これらのビットの４つの組合せに対し自分
自身の演算モードの割り当てを持つことができる。但し
この新しい設計の好適な割り当ては、
【表２】 (DOM 1/0) (機 能) (備 考) 0／0 μC からICへのデータ 汎用データ転送 0／1 ICからμC へのデータ 汎用データ転送 1／0 μC からICへの制御 例えばデータ転送用レジスタ選択 1／1 ICからμC への状態 デバイス状態の短いメッセージ である。ビット2 からビット7 までは６ビットの演算IC
アドレスであって、ビット7 を最上位ビット(MSB) と
し、ビット2 を最下位ビット(LSB) とする。ビット7,ビ
ット6,ビット5 の役割はシステムの同定<identificatio
n>であり、ビット4,ビット3,ビット2 の役割はシステム
内部のデバイスの同定である。演算アドレスのリストは
次の表３に掲げる通りである：
アドレスであって、ビット7 を最上位ビット(MSB) と
し、ビット2 を最下位ビット(LSB) とする。ビット7,ビ
ット6,ビット5 の役割はシステムの同定<identificatio
n>であり、ビット4,ビット3,ビット2 の役割はシステム
内部のデバイスの同定である。演算アドレスのリストは
次の表３に掲げる通りである：
【表３】
【００１８】特殊機能アドレス("000000")はL3デバイス
の復帰用に使われ、それはまた拡大アドレッシングの宣
言及び解消にも使われる。この両者については後述す
る。
の復帰用に使われ、それはまた拡大アドレッシングの宣
言及び解消にも使われる。この両者については後述す
る。
【００１９】データ・モードでは、マイクロコントロー
ラは選定されたデバイスに情報を送り、また選定された
デバイスから情報を受け取る。データ転送中には、L3MO
DEは「高」である。L3CLK ラインは８回「低」になり、
その間にL3DATAラインが８ビットを運ぶ。情報は LSBが
最初に提示されてL3CLK 信号が低フェーズの間はそのま
ま安定している。好適な基本データ転送は８ビット・バ
イトである。ある実施例では、16ビットの基本ユニット
を用い、２バイトとして転送し、最上位バイトが最初に
提示されてもよい。
ラは選定されたデバイスに情報を送り、また選定された
デバイスから情報を受け取る。データ転送中には、L3MO
DEは「高」である。L3CLK ラインは８回「低」になり、
その間にL3DATAラインが８ビットを運ぶ。情報は LSBが
最初に提示されてL3CLK 信号が低フェーズの間はそのま
ま安定している。好適な基本データ転送は８ビット・バ
イトである。ある実施例では、16ビットの基本ユニット
を用い、２バイトとして転送し、最上位バイトが最初に
提示されてもよい。
【００２０】〔停止モード〕ユニットとユニットとの中
間では、L3MODEはマイクロコントローラによって低にさ
せられて、これは基本ユニットの転送の終了を表示す
る：これを「停止モード」(HM)と呼ぶ。停止モード中に
は L3CLKラインは高のままである（アドレス・モードと
区別するために）。停止モードによって、ビット・カウ
ンタ無しでインターフェース・モジュールが実現される
ようになる。しかしインターフェース・モジュール内に
ビット・カウンタがあるならば、ユニットとユニットと
の中間に（停止モードを用いずに）L3MODEラインを高に
保持することができよう。
間では、L3MODEはマイクロコントローラによって低にさ
せられて、これは基本ユニットの転送の終了を表示す
る：これを「停止モード」(HM)と呼ぶ。停止モード中に
は L3CLKラインは高のままである（アドレス・モードと
区別するために）。停止モードによって、ビット・カウ
ンタ無しでインターフェース・モジュールが実現される
ようになる。しかしインターフェース・モジュール内に
ビット・カウンタがあるならば、ユニットとユニットと
の中間に（停止モードを用いずに）L3MODEラインを高に
保持することができよう。
【００２１】図３は４バイト情報の転送の説明図であ
る。最初に、８クロック周期中はモード信号は低であ
り、それによって制御ビットの２ビットとアドレスビッ
トの６ビットとを転送できる。次に、各８クロック・パ
ルスの各４シーケンスの間、モード信号が高になる。こ
のことにより４バイトの転送がなされる。２つの並んだ
バイト転送期間の中間に、モード信号が短時間だけ低に
なる。このことにより、クロックに重畳されて転送すべ
きものとされる恐れのある疑似データ・ビットの原因に
なる偽スパイク等に対する対抗措置として、従属デバイ
スを復帰させることができる。４バイト転送の最後に、
モード・ビットは低になり、それは引き続くアドレス転
送演算のシグナルとなる。復帰等の後にモード・ビット
は低の状態を続けて、それは従属ステーション内のビッ
ト・カウンタを不必要なものとする。
る。最初に、８クロック周期中はモード信号は低であ
り、それによって制御ビットの２ビットとアドレスビッ
トの６ビットとを転送できる。次に、各８クロック・パ
ルスの各４シーケンスの間、モード信号が高になる。こ
のことにより４バイトの転送がなされる。２つの並んだ
バイト転送期間の中間に、モード信号が短時間だけ低に
なる。このことにより、クロックに重畳されて転送すべ
きものとされる恐れのある疑似データ・ビットの原因に
なる偽スパイク等に対する対抗措置として、従属デバイ
スを復帰させることができる。４バイト転送の最後に、
モード・ビットは低になり、それは引き続くアドレス転
送演算のシグナルとなる。復帰等の後にモード・ビット
は低の状態を続けて、それは従属ステーション内のビッ
ト・カウンタを不必要なものとする。
【００２２】〔デバイス・インターフェースの復帰〕も
し、マイクロコントローラが DOM1 及び DOM0 も"0" に
等しい演算アドレス"000000"を送るならば、これは、次
のデータ・モード中にマイクロコントローラと通信する
ことは、どのL3インターフェース・デバイスにとっても
許されないことを示す。このことは、L3デバイスとして
の L3CLKライン及びL3DATAラインの別の応用が、L3MODE
が高であり続ける限り、これらのライン上のいかなる通
信も妨げないことを可能とする。（例えば L3CLKライン
及びL3DATAラインは通常マイクロコントローラ内の USA
RT回路に接続されており、それがマイクロコントローラ
相互間の便利な通信を許容する。)
し、マイクロコントローラが DOM1 及び DOM0 も"0" に
等しい演算アドレス"000000"を送るならば、これは、次
のデータ・モード中にマイクロコントローラと通信する
ことは、どのL3インターフェース・デバイスにとっても
許されないことを示す。このことは、L3デバイスとして
の L3CLKライン及びL3DATAラインの別の応用が、L3MODE
が高であり続ける限り、これらのライン上のいかなる通
信も妨げないことを可能とする。（例えば L3CLKライン
及びL3DATAラインは通常マイクロコントローラ内の USA
RT回路に接続されており、それがマイクロコントローラ
相互間の便利な通信を許容する。)
【００２３】有効なL3演算アドレスを持つ任意のアドレ
ス・モードが、対応するデバイスとの通信を再度可能に
する。そのときには、固定演算アドレスを持つその他の
デバイス（「一次L3デバイス」<"Primary L3 devices"
>）は、DOM1及びDOM0の状態とは無関係にデバイス復帰
条件に反応する。
ス・モードが、対応するデバイスとの通信を再度可能に
する。そのときには、固定演算アドレスを持つその他の
デバイス（「一次L3デバイス」<"Primary L3 devices"
>）は、DOM1及びDOM0の状態とは無関係にデバイス復帰
条件に反応する。
【００２４】プログラム可能な演算アドレスを持つデバ
イスは、DOM1ビット及びDOM0ビットが"0" であるときに
限りインターフェース復帰条件に置かれ得る。DOM1及び
DOM0のその他の組合せは、「拡大アドレッシング」に対
するデータ転送を始める。
イスは、DOM1ビット及びDOM0ビットが"0" であるときに
限りインターフェース復帰条件に置かれ得る。DOM1及び
DOM0のその他の組合せは、「拡大アドレッシング」に対
するデータ転送を始める。
【００２５】〔拡大アドレッシング〕プログラム可能な
アドレスを持つL3デバイスは特殊データ転送を用いたそ
の演算アドレスを通知されることができる。「二次L3同
定符号<secondary L3 identification code>」を持つL3
デバイスの演算アドレスのプログラミングのために、次
の行動が必要である：先ず最初に、マイクロコントロー
ラは、DOM1＝"0" 及びDOM0＝"1" を持つL3演算アドレス
"000000"（特殊機能アドレス）を発出しなければならな
い。次いで、マイクロコントローラはデータ転送モード
を開始し、其処ではマイクロコントローラは発出されよ
うとしているデバイスに対する二次L3同定符号を送り出
し、続いて演算アドレスを含むバイト（このバイト中の
DOMビットは「無関心<don't care>」である）を送り出
す。
アドレスを持つL3デバイスは特殊データ転送を用いたそ
の演算アドレスを通知されることができる。「二次L3同
定符号<secondary L3 identification code>」を持つL3
デバイスの演算アドレスのプログラミングのために、次
の行動が必要である：先ず最初に、マイクロコントロー
ラは、DOM1＝"0" 及びDOM0＝"1" を持つL3演算アドレス
"000000"（特殊機能アドレス）を発出しなければならな
い。次いで、マイクロコントローラはデータ転送モード
を開始し、其処ではマイクロコントローラは発出されよ
うとしているデバイスに対する二次L3同定符号を送り出
し、続いて演算アドレスを含むバイト（このバイト中の
DOMビットは「無関心<don't care>」である）を送り出
す。
【００２６】二次L3同定符号は各設計に特有のものであ
る。特殊の設計は同定符号の或る範囲を持っており、そ
の内の１つがハードウェアに従って選定されて同一設計
の複数のデバイスをL3インターフェースに接続すること
を可能にする。同一設計の多重回路に対し、同じL3同定
符号を持つが別々のL3MODEラインを使用することも可能
である。（このことが、これらのデバイスの「並列プロ
グラミング」をも可能とする。）任意の同定符号バイト
中のビット0 は、更にバイトが続いて来るか否かを指定
する、すなわち該ビットが： ０ならば − 同定符号の一部としてのバイトはもう無
い； １ならば − 更にバイトが続く． となる。そうすれば、追加アドレス情報は実質的にアド
レス長を無制限にし、従って二次L3同定符号は「理論的
に」無制限になる。
る。特殊の設計は同定符号の或る範囲を持っており、そ
の内の１つがハードウェアに従って選定されて同一設計
の複数のデバイスをL3インターフェースに接続すること
を可能にする。同一設計の多重回路に対し、同じL3同定
符号を持つが別々のL3MODEラインを使用することも可能
である。（このことが、これらのデバイスの「並列プロ
グラミング」をも可能とする。）任意の同定符号バイト
中のビット0 は、更にバイトが続いて来るか否かを指定
する、すなわち該ビットが： ０ならば − 同定符号の一部としてのバイトはもう無
い； １ならば − 更にバイトが続く． となる。そうすれば、追加アドレス情報は実質的にアド
レス長を無制限にし、従って二次L3同定符号は「理論的
に」無制限になる。
【００２７】プログラム可能なデバイス用の演算アドレ
スは、111000から111111までの範囲にあるのを好適とす
る。しかし所与の応用では、一次L3デバイス又は他の二
次L3デバイスにアドレスするのに使われていない任意の
演算アドレスを発出することができる。その実例：各ビ
ットはそれが出現する順序で（ビット0 を最初に、ビッ
ト1 を最後に）示すものとして
スは、111000から111111までの範囲にあるのを好適とす
る。しかし所与の応用では、一次L3デバイス又は他の二
次L3デバイスにアドレスするのに使われていない任意の
演算アドレスを発出することができる。その実例：各ビ
ットはそれが出現する順序で（ビット0 を最初に、ビッ
ト1 を最後に）示すものとして
【表４】 (アドレス・モード) (データ・モード) (特殊アドレス) (二次L3同定符号) (演算アドレス) 「バイト１」「バイト２」「バイト３」（１バイト) 10000000 1XXXXXXX 1XXXXXXX 0XXXXXXX MMYYYYYY 但し、 X＝同定符号のビット; M＝演算アドレスの DOMビット（無関心）; Y＝演算アドレスのビット.
【００２８】〔演算アドレスの無効化〕二次L3デバイス
に割り当てられていた演算アドレスを再割り当てするた
めに、演算アドレスを無効にすることができる：先ず最
初に、マイクロコントローラは、DOM1＝"1" 及びDOM0＝
"0" を持つL3演算アドレス"000000"（特殊機能アドレ
ス）を発出しなければならない。この組合せは演算アド
レス無効化演算を定義する。次いで、マイクロコントロ
ーラはデータ転送モードを開始し、其処ではマイクロコ
ントローラは最早アドレスされることのないデバイスに
対する二次L3同定符号を送り出す。この瞬間以後は、マ
イクロコントローラがOA（演算アドレス）宣言により新
しい演算アドレスを発出するまで、デバイスはマイクロ
コントローラと通信できなくなる（そして「デバイス・
インターフェース復帰」状態に入る）。
に割り当てられていた演算アドレスを再割り当てするた
めに、演算アドレスを無効にすることができる：先ず最
初に、マイクロコントローラは、DOM1＝"1" 及びDOM0＝
"0" を持つL3演算アドレス"000000"（特殊機能アドレ
ス）を発出しなければならない。この組合せは演算アド
レス無効化演算を定義する。次いで、マイクロコントロ
ーラはデータ転送モードを開始し、其処ではマイクロコ
ントローラは最早アドレスされることのないデバイスに
対する二次L3同定符号を送り出す。この瞬間以後は、マ
イクロコントローラがOA（演算アドレス）宣言により新
しい演算アドレスを発出するまで、デバイスはマイクロ
コントローラと通信できなくなる（そして「デバイス・
インターフェース復帰」状態に入る）。
【００２９】マイクロコントローラがバス上にアドレス
を送り出すとデータ転送が始まる。全ICがこのアドレス
を見ているが、アドレスされたICのみが以後のデータ転
送モードにおけるマイクロコントローラの能動化した相
手となる。
を送り出すとデータ転送が始まる。全ICがこのアドレス
を見ているが、アドレスされたICのみが以後のデータ転
送モードにおけるマイクロコントローラの能動化した相
手となる。
【００３０】データ転送モード中には、マイクロコント
ローラから又はマイクロコントローラへバイトが送られ
る。この実例の場合、バイト転送とバイト転送との中間
ではL3MODEラインは低にされている（「停止モー
ド」）。これは、或るICはL3MODEラインを高に保持する
ことを許すかも知れないが、デフォルト<default> 演算
である。
ローラから又はマイクロコントローラへバイトが送られ
る。この実例の場合、バイト転送とバイト転送との中間
ではL3MODEラインは低にされている（「停止モー
ド」）。これは、或るICはL3MODEラインを高に保持する
ことを許すかも知れないが、デフォルト<default> 演算
である。
【００３１】データ転送には、マイクロコントローラは
新しいデータ転送が必要になるまで新しいアドレスを送
り出すには及ばない。その代わりに、データ転送演算の
終わりを示すため「特殊アドレス」"000000"を送り出し
てもよい。
新しいデータ転送が必要になるまで新しいアドレスを送
り出すには及ばない。その代わりに、データ転送演算の
終わりを示すため「特殊アドレス」"000000"を送り出し
てもよい。
【００３２】図４は、次の表５に示すような要求条件を
持つアドレスのタイミングを示す説明図である：
持つアドレスのタイミングを示す説明図である：
【表５】 (シンボル) (要求条件の記述) tD1≦190 ナノ秒 L3MODEが低になった後 L3CLKが高から低になる遅延 tcL≦250 ナノ秒 L3CLK が低の時間 tcH≦250 ナノ秒 L3CLK が高の時間 tS1≦190 ナノ秒 L3CLK が高になる前のL3DATAの立ち上がり時間 tH1≦ 30 ナノ秒 L3CLK が高の後のL3DATAの保持時間 tH2≦190 ナノ秒 L3MODEが高になる前の L3CLKの保持時間
【００３３】図５は、次の表６に示すような要求条件を
持つデータのタイミングを示す説明図である：
持つデータのタイミングを示す説明図である：
【表６】 (シンボル) (要求条件の記述) tD1≦190 ナノ秒 L3MODEが高の後 L3CLKが高から低になるエッジの遅延 tcL≦250 ナノ秒 L3CLK が低の時間 tcH≦250 ナノ秒 L3CLK が高の時間 マイクロコントローラから従属デバイスへ： tS1≦190 ナノ秒 L3CLK が高になる前のL3DATAの立ち上がり時間 tH1≦ 30 ナノ秒 L3CLK が高の後のL3DATAの保持時間 tH2≦190 ナノ秒 L3MODEが低になる前の L3CLKの保持時間 従属デバイスからマイクロコントローラへ： 0＜ tD2≦ 50 ナノ秒 L3MODEが高になった後のL3DATA可能化<enable>時間 tD3≦380 ナノ秒 L3MODEが高になった後のL3DATA安定時間 tH3≧ 50 ナノ秒 L3CLK が高の後のL3DATA保持時間 tD4≦360 ナノ秒 L3CLK が高の後のL3DATA安定時間 tD4≦530 ナノ秒 もし停止モードが使われていないならば、 あるバイトのビット７と次のバイトのビット０と間の L3CLK が高の後のL3DATA安定時間 0＜ tD5＜ 50 ナノ秒 L3MODEが低になった後のL3DATA不能化<disable> 時間
【００３４】図６は、次の表７に示すような要求条件を
持つ停止モードのタイミングを示す説明図である：
持つ停止モードのタイミングを示す説明図である：
【表７】 (シンボル) (要求条件の記述) tW1≦190 ナノ秒 L3MODEが低の時間 tD1≦190 ナノ秒 L3MODEが高の後 L3CLKが高から低になるエッジの遅延 tH2≦190 ナノ秒 L3MODEが低になる前の L3CLKの保持時間 従属デバイスからマイクロコントローラへ： 0＜ tD2≦ 50 ナノ秒 L3MODEが高になった後のL3DATA可能化時間 0＜ tD5≦ 50 ナノ秒 L3MODEが低になった後のL3DATA不能化時間
【００３５】図７は、主ステーション及び従属ステーシ
ョン内の種々のサブシステム間の相互関係の説明図であ
る。参照番号は図１のそれらと対応している。主ステー
ション20には、プロセッサの核<nucleus>21 と、クロッ
ク生成器CIと、停止信号生成器Ｈとがある。クロック・
モードと情報ラインとは、主ステーション内と従属ステ
ーション内との双方で、例えばエレメント60によってバ
ッファされている。情報ラインは両方向にバッファされ
ており、転送方向は、ローカル・ステーションの核から
図示されていない制御ラインに沿ってバッファの選択的
駆動を通して制御される。主ステーションの情報ワイヤ
ーへの取付け部は、並列I/O と直列I/Oとの両機能を持
つレジスタ62（８ビット）を有し、直列転送に関しては
クロック・ワイヤー取付けブロック24によりクロック計
時される。従属ステーションは、従属ステーションの核
66と通信する同様の８ビット・レジスタ64を有する。更
にまた、アドレス比較器68及びプリセット・アドレス・
レジスタ70は、「比較」信号CMP によって能動化される
<activated> 、該「比較」信号CMP は、（アドレス・モ
ードの最後の）モード信号から導かれ、及びもしそれが
妥当する場合には新しいアドレスを搭載するために核か
らの搭載信号LDを通して導かれる。比較の結果が等しい
場合は、次のバイト・スペースが情報ビット群を転送す
るよう意図されることを、核への信号EQが示し、２つの
制御ビット(72)が転送の方向を示す。転送中は、比較器
は不能化される<disabled>が、もしそれが妥当する場合
には新しい識別子<identifier>が搭載されよう。同様に
して、多重バイト・アドレス搭載を通して更に長いアド
レスが可能になる。結果が等しければ復帰信号を生成す
べき比較は、同等<equality>ワイヤーに沿って表示され
るので、これもその結果として多重である。核66の機能
については、本発明には直接関係がないから、これ以上
は述べない。
ョン内の種々のサブシステム間の相互関係の説明図であ
る。参照番号は図１のそれらと対応している。主ステー
ション20には、プロセッサの核<nucleus>21 と、クロッ
ク生成器CIと、停止信号生成器Ｈとがある。クロック・
モードと情報ラインとは、主ステーション内と従属ステ
ーション内との双方で、例えばエレメント60によってバ
ッファされている。情報ラインは両方向にバッファされ
ており、転送方向は、ローカル・ステーションの核から
図示されていない制御ラインに沿ってバッファの選択的
駆動を通して制御される。主ステーションの情報ワイヤ
ーへの取付け部は、並列I/O と直列I/Oとの両機能を持
つレジスタ62（８ビット）を有し、直列転送に関しては
クロック・ワイヤー取付けブロック24によりクロック計
時される。従属ステーションは、従属ステーションの核
66と通信する同様の８ビット・レジスタ64を有する。更
にまた、アドレス比較器68及びプリセット・アドレス・
レジスタ70は、「比較」信号CMP によって能動化される
<activated> 、該「比較」信号CMP は、（アドレス・モ
ードの最後の）モード信号から導かれ、及びもしそれが
妥当する場合には新しいアドレスを搭載するために核か
らの搭載信号LDを通して導かれる。比較の結果が等しい
場合は、次のバイト・スペースが情報ビット群を転送す
るよう意図されることを、核への信号EQが示し、２つの
制御ビット(72)が転送の方向を示す。転送中は、比較器
は不能化される<disabled>が、もしそれが妥当する場合
には新しい識別子<identifier>が搭載されよう。同様に
して、多重バイト・アドレス搭載を通して更に長いアド
レスが可能になる。結果が等しければ復帰信号を生成す
べき比較は、同等<equality>ワイヤーに沿って表示され
るので、これもその結果として多重である。核66の機能
については、本発明には直接関係がないから、これ以上
は述べない。
【図１】図１は、本発明のシステムの図である。
【図２】図２は、基本的なバス信号の配列を示す図であ
る。
る。
【図３】図３は、４バイト転送の説明図である。
【図４】図４は、アドレッシングの時間関係の説明図で
ある。
ある。
【図５】図５は、データ転送の時間関係の説明図であ
る。
る。
【図６】図６は、停止モードの時間関係の説明図であ
る。
る。
【図７】図７は、主ステーション及び従属ステーション
内のサブシステム間の相互関係の説明図である。
内のサブシステム間の相互関係の説明図である。
12 モード・ライン 14 クロック・ライン 16 データ・ライン 20 主ステーション（マイクロコントローラ） 22,32,42 モード・ライン・インターフェース回路 24,34,44 クロック・インターフェース回路 26,36,46 データ・インターフェース回路 30,40 従属ステーション 21 主ステーションのプロセッサの核 62,64 ８ビット・レジスタ 66 従属ステーションのプロセッサの核 68 アドレス比較器 70 プリセット・アドレス・レジスタ
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成５年８月１６日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】００１７
【補正方法】変更
【補正内容】
【００１７】データ・ライン上の各ビットの意味は次の
通り：ビット0 及びビット1 は引き続くデータ転送の性
質を示すデータ演算モード(DOM) ビットである。各従属
デバイスは、これらのビットの４つの組合せに対し自分
自身の演算モードの割り当てを持つことができる。但し
この新しい設計の好適な割り当ては、
通り：ビット0 及びビット1 は引き続くデータ転送の性
質を示すデータ演算モード(DOM) ビットである。各従属
デバイスは、これらのビットの４つの組合せに対し自分
自身の演算モードの割り当てを持つことができる。但し
この新しい設計の好適な割り当ては、
【表２】 (DOM 1/0) (機 能) (備 考) 0／0 μC からICへのデータ 汎用データ転送 0／1 ICからμC へのデータ 汎用データ転送 1／0 μC からICへの制御 例えばデータ転送用レジスタ選択 1／1 ICからμC への状態 デバイス状態の短いメッセージ である。ビット2 からビット7 までは６ビットの演算IC
アドレスであって、ビット7 を最上位ビット(MSB) と
し、ビット2 を最下位ビット(LSB) とする。ビット7,ビ
ット6,ビット5 の役割はシステムの同定<identificatio
n>であり、ビット4,ビット3,ビット2 の役割はシステム
内部のデバイスの同定である。演算アドレスのリストは
次の表３に掲げる通りである：
アドレスであって、ビット7 を最上位ビット(MSB) と
し、ビット2 を最下位ビット(LSB) とする。ビット7,ビ
ット6,ビット5 の役割はシステムの同定<identificatio
n>であり、ビット4,ビット3,ビット2 の役割はシステム
内部のデバイスの同定である。演算アドレスのリストは
次の表３に掲げる通りである：
【表３】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０４Ｌ 12/40
Claims (6)
- 【請求項１】 １つの主ステーションと複数の従属ステ
ーションとを収容する多重ステーション通信バス・シス
テムであって、 上記主ステーションは、クロック信号、情報ビット群信
号及び指示信号を、それぞれ別個のワイヤー上に別々に
送り出すようにしてあり、また、 各指示信号は、実際の情報ビット群がアドレス情報を表
すか又はデータ情報を表すかを識別するものである多重
ステーション通信バス・システムにおいて、 そのようなアドレス情報のビット群は、演算アドレス・
ビットの隣に制御ビットをも有し、また、 上記従属ステーションの各々はその配置が、 - 少なくとも１つのそれぞれ特定のアドレスを、それ自
身のアドレスとして認識し、 - 上記制御ビットのそれぞれの値を、アドレスされた従
属ステーションに関しその後のデータ転送方向を指令す
るものとして認識し、及び - １つの特定の演算アドレスを、インターフェース復帰
制御信号として認識するようになっていることを特徴と
する多重ステーション通信バス・システム。 - 【請求項２】 請求項１に記載の多重ステーション通信
バス・システムにおいて、上記アドレス・ビット群は、
デバイスのアドレス・ビット・サブグループとは別個の
ものとして、システムのアドレス・ビット・サブグルー
プを有することを特徴とする多重ステーション通信バス
・システム。 - 【請求項３】 請求項１又は２に記載の多重ステーショ
ン通信バス・システムにおいて、上記主ステーションは
その配置が、上記指示信号を、「停止」モードの信号を
送るためのアドレス識別値にさせるようになっているこ
とを特徴とする多重ステーション通信バス・システム。 - 【請求項４】 請求項１ないし３のうちのいずれか１項
に記載の多重ステーション通信バス・システムで使用す
る主ステーションであって、 該主ステーションは、クロック信号を出力するための１
番目のバス・ワイヤー取付け手段と、情報のビット群信
号を通信するための２番目のバス・ワイヤー取付け手段
と、指示信号を出力するための３番目のバス・ワイヤー
取付け手段とを持ち、また、 各指示信号は、実際の情報ビット群がアドレス情報を表
すか又はデータ情報を表すかを識別するものである主ス
テーションにおいて、 上記２番目のバス・ワイヤー取付け手段は、少なくとも
１つの演算アドレス・ビットをインターフェース復帰制
御信号として含む複数の異なるアドレスを出力するよう
に、その配置がなっていること、及び、 上記２番目のバス・ワイヤー取付け手段は、アドレスさ
れた従属ステーションに関しその後のデータ転送方向を
それぞれの値でもって指令するために、少なくとも２つ
の制御ビットをアドレス・ビット群の内部に挿入するよ
うに、その配置がなっていることを特徴とする主ステー
ション。 - 【請求項５】 請求項１ないし３のうちのいずれか１項
に記載の多重ステーション通信バス・システムで、又は
請求項４に記載の主ステーションと共に、使用する従属
ステーションであって、 上記クロック信号を受け取るための４番目のバス・ワイ
ヤー取付け手段と、情報ビット群信号を通信するための
５番目のバス・ワイヤー取付け手段と、指示信号を受け
取るための６番目のバス・ワイヤー取付け手段とを持
ち、また、アドレス情報か又はデータ情報かのいずれか
を表すものとして受け取った実際の情報ビット群を、上
記の指示信号の値を通して見分ける従属ステーションに
おいて、 上記５番目のバス・ワイヤー取付け手段は、アドレス情
報がその配置になっているときに、 - 少なくとも１つのそれぞれ特定のアドレスを、それ自
身のアドレスとして認識するため、及び、 - ビット群を表すアドレス情報の内部で、非アドレス制
御ビットのそれぞれの値を、上記５番目のバス・ワイヤ
ー取付け手段に関しその後のデータ転送方向を指令する
ものとして認識するために、上記見分けに直ぐに反応す
ることを特徴とする従属ステーション。 - 【請求項６】 請求項５に記載の従属ステーションにお
いて、上記５番目のバス・ワイヤー取付け手段は、アド
レス情報と、特に上記従属ステーションをアドレス・プ
ログラミング・モードで引き続き駆動させるための二次
アドレス同定符号とを、受け取ることに対して直ぐに反
応することを特徴とする従属ステーション。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL92202485:6 | 1992-08-12 | ||
| EP92202485 | 1992-08-12 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06209348A true JPH06209348A (ja) | 1994-07-26 |
Family
ID=8210846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5197201A Pending JPH06209348A (ja) | 1992-08-12 | 1993-08-09 | 多重ステーション通信バス・システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5434862A (ja) |
| JP (1) | JPH06209348A (ja) |
| KR (1) | KR100309082B1 (ja) |
| DE (1) | DE69324323T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001274862A (ja) * | 2000-02-22 | 2001-10-05 | Thomson Multimedia Sa | ２つの電子的バス局間でデータをシリアル伝送する方法及び、その方法で使用するバス局 |
| KR100587261B1 (ko) * | 1998-11-13 | 2006-07-25 | 엘지전자 주식회사 | 데이터 제어장치 |
| JP2009169961A (ja) * | 2009-02-25 | 2009-07-30 | Seiko Epson Corp | 記憶装置および記憶装置に対するアクセス方法 |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5576698A (en) * | 1994-09-22 | 1996-11-19 | Unisys Corporation | Physical addressing of modules |
| US5734329A (en) * | 1995-07-13 | 1998-03-31 | Dell Usa L.P. | Method and apparatus for superimposing self-clocking multifunctional communications on a static digital signal line |
| US5751220A (en) * | 1995-07-14 | 1998-05-12 | Sensormatic Electronics Corporation | Synchronized network of electronic devices including back-up master units |
| US6727799B1 (en) * | 1995-10-31 | 2004-04-27 | Sony Corporation | Communication control method and electronic equipments |
| US5938746A (en) * | 1996-02-29 | 1999-08-17 | Sanyo Electric Co., Ltd. | System for prioritizing slave input register to receive data transmission via bi-directional data line from master |
| JPH1139868A (ja) * | 1997-07-18 | 1999-02-12 | Matsushita Electric Ind Co Ltd | 半導体集積回路システム、半導体集積回路、及び半導体集積回路システムの駆動方法 |
| DE19740306A1 (de) * | 1997-09-13 | 1999-03-18 | Dornier Gmbh Lindauer | Erweiterter CAN-Bus zur Steuerung einer Webmaschine |
| FR2775091B1 (fr) * | 1998-02-16 | 2000-04-28 | Matra Communication | Procede de transfert de donnees en serie, et interface de bus serie synchrone mettant en oeuvre un tel procede |
| FR2787603B1 (fr) * | 1998-12-21 | 2001-08-24 | St Microelectronics Sa | Carte d'entree-sortie de donnees informatiques |
| US6651129B1 (en) * | 1999-07-21 | 2003-11-18 | National Semiconductor Corporation | Apparatus and method for establishing a data communication interface to control and configure an electronic system with analog and digital circuits |
| JP4081963B2 (ja) | 2000-06-30 | 2008-04-30 | セイコーエプソン株式会社 | 記憶装置および記憶装置に対するアクセス方法 |
| CN100485644C (zh) * | 2004-02-10 | 2009-05-06 | 上海新时达电气股份有限公司 | 自动分配串行总线设备地址分配器及其控制方法 |
| US7376771B1 (en) * | 2005-04-13 | 2008-05-20 | Hewlett-Packard Development Company, L.P. | Generic interface for operating modes of modules |
| CN101976074B (zh) * | 2010-11-03 | 2012-05-30 | 浙江工业大学 | 基于现场总线和控制网络的工业控制系统 |
| CA3022653C (en) | 2016-05-02 | 2024-06-11 | Sew-Eurodrive Gmbh & Co. Kg | Method for integrating a further bus subscriber into a bus system, and bus system |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2034371A1 (ja) * | 1969-03-21 | 1970-12-11 | Lignes Telegraph Telephon | |
| US3993870A (en) * | 1973-11-09 | 1976-11-23 | Multiplex Communications, Inc. | Time multiplex system with separate data, sync and supervision busses |
| US4242749A (en) * | 1977-12-30 | 1980-12-30 | Fuji Electric Co., Ltd. | Operating system for a data transmission system |
| US4426697A (en) * | 1980-06-26 | 1984-01-17 | Diehl Gmbh & Co. | Bus system with address and status conductors |
| US4683530A (en) * | 1984-04-10 | 1987-07-28 | Telemecanique Electrique | Serial information transfer protocol |
| EP0179936B1 (de) * | 1984-10-31 | 1990-01-03 | Ibm Deutschland Gmbh | Verfahren und Einrichtung zur Steuerung einer Sammelleitung |
-
1993
- 1993-08-05 KR KR1019930015162A patent/KR100309082B1/ko not_active IP Right Cessation
- 1993-08-09 DE DE69324323T patent/DE69324323T2/de not_active Expired - Fee Related
- 1993-08-09 JP JP5197201A patent/JPH06209348A/ja active Pending
- 1993-08-10 US US08/105,214 patent/US5434862A/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100587261B1 (ko) * | 1998-11-13 | 2006-07-25 | 엘지전자 주식회사 | 데이터 제어장치 |
| JP2001274862A (ja) * | 2000-02-22 | 2001-10-05 | Thomson Multimedia Sa | ２つの電子的バス局間でデータをシリアル伝送する方法及び、その方法で使用するバス局 |
| JP4565459B2 (ja) * | 2000-02-22 | 2010-10-20 | トムソン マルチメディア | ２つの電子的バス局間でデータをシリアル伝送する方法及び、その方法で使用するバス局 |
| JP2009169961A (ja) * | 2009-02-25 | 2009-07-30 | Seiko Epson Corp | 記憶装置および記憶装置に対するアクセス方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5434862A (en) | 1995-07-18 |
| KR940005005A (ko) | 1994-03-16 |
| DE69324323D1 (de) | 1999-05-12 |
| DE69324323T2 (de) | 1999-10-14 |
| KR100309082B1 (ko) | 2001-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06209348A (ja) | 多重ステーション通信バス・システム | |
| US4451886A (en) | Bus extender circuitry for data transmission | |
| EP0589499B1 (en) | A multistation communication bus system, and a master station and a slave station for use in such system | |
| US5507002A (en) | Peripheral component interconnect special cycle protocol using soft message IDS | |
| JP2002232508A (ja) | 電子装置及び電子装置で使用されるインタフェース・プロトコールを自動的に切り換える方法 | |
| US20080270654A1 (en) | Bus System for Selectively Controlling a Plurality of Identical Slave Circuits Connected to the Bus and Method Therefore | |
| JPS62501253A (ja) | 直列リンク通信プロトコル | |
| JPH1083375A (ja) | Ｓｃｓｉシステム | |
| US20210349843A1 (en) | System component and use of a system component | |
| EP0919926B1 (en) | Method and apparatus for robust data broadcast on a peripheral component interconnect bus | |
| JP4007572B2 (ja) | 処理要素をプログラム位置にディスパッチする方法及び装置 | |
| CA2336385A1 (en) | Improved inter-device serial bus protocol | |
| JPS58502027A (ja) | 低デ−タ転送率の直列入出力インタ−フェイスをモニタするようにされた周辺装置 | |
| JPH11266274A (ja) | 同期データバスを介して非同期データ流を伝送する方法及びそのような方法を実施する回路装置 | |
| CN113722261A (zh) | Spi扩展片选数目和增强读写响应时间灵活性的方法 | |
| WO2005083577A2 (en) | Integrated circuit with two different bus control units | |
| EP1049020B1 (en) | Data transfer controller and electronic device | |
| US6178462B1 (en) | Protocol for using a PCI interface for connecting networks | |
| EP1082666B1 (en) | Compression and decompression of serial port data and status using direct memory access | |
| KR100230375B1 (ko) | 직렬 데이터 통신 시스템 | |
| EP0080369A2 (en) | Peripheral unit adapted to monitor a low data rate serial input/output interface | |
| JPS6161582B2 (ja) | ||
| US20220188254A1 (en) | Methods for identifying target slave address for serial communication interface | |
| JP3401729B2 (ja) | スプリットバス制御回路 | |
| JP2505298B2 (ja) | スプリットバスにおける可変バス幅指定方式及び可変バス幅情報受信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040203 |