JP4007572B2 - 処理要素をプログラム位置にディスパッチする方法及び装置 - Google Patents
処理要素をプログラム位置にディスパッチする方法及び装置 Download PDFInfo
- Publication number
- JP4007572B2 JP4007572B2 JP2000576341A JP2000576341A JP4007572B2 JP 4007572 B2 JP4007572 B2 JP 4007572B2 JP 2000576341 A JP2000576341 A JP 2000576341A JP 2000576341 A JP2000576341 A JP 2000576341A JP 4007572 B2 JP4007572 B2 JP 4007572B2
- Authority
- JP
- Japan
- Prior art keywords
- storage
- channel number
- data
- address value
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/90—Buffering arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Information Transfer Systems (AREA)
- Semiconductor Integrated Circuits (AREA)
- Small-Scale Networks (AREA)
- Exchange Systems With Centralized Control (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Facsimiles In General (AREA)
Description
【０００１】
発明の分野
本発明は、データを受信する装置における受信処理の管理に関する。詳しくは、本発明は、装置がチャンネルを介して受信するデータの受信処理に関する。
【０００２】
発明の背景
１９９５年に草案が承認された「高性能シリアルバスのためのＩＥＥＥ１３９４規格」は、非同期フォーマットのデータ転送とアイソクロノスフォーマットのデータ転送（asynchronous and isochronous format data transfer）の両方をサポートする安価な高速のシリアルバスアーキテクチャを実現する国際規格である 。アイソクロノスデータ転送は、リアルタイム転送であり、送信アプリケーションと受信のアプリケーションの両方における重要なインスタンス（significant instance）間の時間間隔（time interval）が同じ継続時間（duration）を有する。アイソクロノス的に転送されるデータの各パケットは、それ自身が有する周期（period）で転送される。ＩＥＥＥ１３９４標準バスアーキテクチャ（１９９５年版）は、アプリケーション間のアイソクロノスデータ転送のために最大６４チャンネルの多重チャンネル（multiple channel）を提供する。データが適切なアプリケーションによって確実に受信されるように、６ビットのチャンネル番号が、データとともに報知される。これによって、複数のアプリケーションは、バス構造を介してアイソクロノスデータを同時に転送することができる。非同期転送は、伝統的なデータ転送動作であり、転送元から転送先に大量のデータをできるだけ速く転送するためのものである。
【０００３】
ＩＥＥＥ１３９４規格（１９９５年版）は、デジタル機器を相互接続する高速シリアルバスを提供するとともに、汎用のＩ／Ｏ接続を提供する。ＩＥＥＥ１３９４規格（１９９５年版）は、アプリケーションのデジタルインターフェイスを定義するものであり、これによって、アプリケーションは、デジタルデータをバスを介して転送する前に、アナログデータに変換する必要がない。同様に、受信アプリケーションは、バスからアナログデータでなく、デジタルデータを受信するので、アナログデータをデジタルデータに変換する必要はない。ＩＥＥＥ１３９４規格（１９９５年版）によって規定されるケーブルは、そのような機器を接続するために用いられている他の嵩張ったケーブルと比較して、サイズが非常に細い。ＩＥＥＥ１３９４規格（１９９５年版）のバスが活線状態においても、機器を取り付けたり、取り外したりすることができる。機器が取り付けられたり、取り外されたりすると、バスは、それ自体を自動的に再構成し、既存のノード間でデータを転送する。ノードは、バス構造上の固有のアドレスを有する論理構成体（logical entity）とみなされる。各ノードは、認識ＲＯＭ（identification ROM）と、標準化された制御レジスタのセット（set of control registers）と、それ自身のアドレス空間（address space）とを有する。
【０００４】
ＩＥＥＥ１３９４規格（１９９５年版）は、図１に示すようなプロトコルを定義している。このプロトコルは、シリアルバス管理部１０と、シリアルバス管理部１０に接続されたトランザクション層１２、リンク層１４、物理層１６を備える。物理層１６は、機器とＩＥＥＥ１３９４規格（１９９５年版）ケーブル間の電気的及び機械的接続を提供する。さらに、物理層１６は、ＩＥＥＥ１３９４規格（１９９５年版）バスに接続された全ての機器が実際のデータを送受信できるようにするとともに、これら機器のアクセスの調停を行うための調停機能（arbitration）を提供する。リンク層１４は、非同期データパケット転送とアイソクロノスデータパケット転送の両方のためのパケット配信サービスを提供する。リンク層１４は、受信通知プロトコル（acknowledgement protocol）を用いて、非同期データ転送とアイソクロノスデータ転送の両方をサポートし、ジャストインタイムのデータ配信（just-in-time data delivery）における実時間保証された（real-time guaranteed）帯域幅プロトコルを提供する。トランザクション層１２は、読出、書込、ロック等を含む非同期データ転送の実行するのに必要なコマンドをサポートする。シリアルバス管理部１０は、アイソクロノスデータ転送を管理するためのアイソクロノスリソースマネージャを備える。また、シリアルバス管理部１０は、調停タイミングの最適化、バス上の全ての機器の適切な電力の保証、サイクルマスタの割当、アイソクロノスチャンネル及び帯域リソースの割当、エラーの基本的な通知等の処理により、シリアルバス全体の構成制御を提供する。
【０００５】
上述のように、ＩＥＥＥ１３９４規格（１９９５年版）に準拠する機器は、多重チャンネルを介してアイソクロノスデータを送受信する能力を有する。ＩＥＥＥ１３９４規格（１９９５年版）は、ＩＥＥＥ１３９４規格（１９９５年版）ネットワーク機器において使用される最大６４個の異なるアイソクロノスチャンネルを提供する。しかしながら、実際には、アイソクロノスデータを送受信できるチャンネル数が６４個より少ないＩＥＥＥ１３９４規格（１９９５年版）のネットワーク機器も存在する。アイソクロノスチャンネルを介してデータを受信した場合、受信した機器はそのデータを処理する必要がある。この処理には、表示、操作、転送、格納等が含まれる。多くの場合、異なるアイソクロノスチャンネルを介して受信されたデータに対しては、データを送信した機器の種類、受信したデータの種類及びデータの用途等に応じて、異なる処理が施される。アイソクロノスチャンネルを介して送信されてくるデータを効率的に受信及び処理しないと、データの表示又は処理においてエラーが発生することがある。
【０００６】
発明の要約
受信したデータのチャンネル番号に基づいて処理要素をプログラム位置にディスパッチする装置は、それぞれがチャンネル番号フィールドと、有効ビットフィールドと、対応する命令ポインタフィールドとを有する複数の記憶位置を含むチャンネルポインタレジスタを備える。データ受信のためのアイソクロノスチャンネルが割り当てられると、ホスト装置は、そのチャンネル番号と対応する命令ポインタ値を記憶位置にプログラミングする。記憶位置がプログラミングされると、その記憶位置内の有効ビットが有効を示すように設定される。対応する命令ポインタ値は、アイソクロノスチャンネルを介して受信されるデータを処理するために使用される一連の命令の開始位置を示している。アイソクロノスデータが受信されると、データが受信されたチャンネルのチャンネル番号とチャンネルポインタレジスタ内の有効な記憶位置内のチャンネル番号とが比較される。有効な記憶位置内のチャンネル番号の１つがデータを受信したチャンネル番号と一致すると、対応する命令ポインタ値が出力され、この対応する命令ポインタ値により指定されるアドレスから開始される一連の命令を用いて、受信されたデータが処理される。一方、有効な記憶位置内のチャンネル番号のいずれもデータを受信したチャンネル番号と一致しない場合、デフォルト命令ポインタ値が出力され、受信されたデータは、このデフォルト命令ポインタ値により指定されるアドレスから開始される一連の命令に基づいて処理される。
【０００７】
本発明に係るデータ処理方法は、受信データを処理する受信データ処理方法において、任意のチャンネル番号を有するチャンネルを介してデータを受信するステップと、データを受信したチャンネル番号を、格納チャンネル番号に対応するチャンネルを介して受信されるデータを処理するための一連の命令の開始アドレスを指定する対応するアドレス値を有する複数のメモリ位置内に格納されているチャンネル番号と比較するステップと、格納チャンネル番号の１つとデータを受信したチャンネル番号とが一致したとき、チャンネル番号に対応するアドレス値を出力するステップと、格納チャンネル番号のいずれもデータを受信したチャンネル番号と一致しないとき、デフォルトのアドレス値を出力するステップとを有する。このデータ受信方法は、さらに、データを受信するチャンネル番号を割り当てるステップと、複数のメモリ位置のうちの１つに割り当てられたチャンネル番号と対応する割り当てられたアドレス値とをプログラミングし、格納チャンネル番号及び対応するアドレス値を形成するステップとを有する。デフォルトのアドレス値は、チャンネル番号を介して受信されるデータを処理するための一連のデフォルト命令の開始アドレスを指定するデフォルト開始アドレスを示す。メモリ位置は、レジスタ内の位置である。データ受信方法は、さらにプログラミングされたメモリ位置内に有効ビットをプログラミングするステップを有する。データは、例えばアイソクロノスデータである。
【０００８】
また、本発明に係るデータ処理装置は、受信データを処理する受信データ処理装置において、格納チャンネル番号を格納するチャンネル番号フィールドと、格納アドレス値を格納する命令ポインタフィールドとを有する複数の記憶位置と、複数の記憶位置に接続され、データが受信された受信チャンネル番号を示す情報が供給され、格納チャンネル番号と受信チャンネル番号とを比較し、格納チャンネル番号の１つと受信チャンネル番号とが一致するか否かを判定する比較回路と、比較回路及び複数の記憶位置に接続され、受信チャンネル番号に一致する格納チャンネル番号を有する記憶位置内の格納アドレス値を出力アドレス値として出力する出力回路とを備える。このデータ処理装置は、さらに出力回路に接続され、格納チャンネル番号のいずれも受信チャンネル番号と一致しなかった場合に出力アドレス値として出力されるデフォルトアドレス値を格納するデフォルト記憶位置を備える。記憶位置は、それぞれ有効ビットを備える。記憶位置は、プログラミング可能である。このデータ処理装置は、さらに複数の記憶位置に接続され、格納チャンネル番号及び格納アドレス値をプログラミングするホスト装置を備える。ホスト装置は、記憶位置においてチャンネル番号をプログラミングすると、記憶位置の有効ビットを有効を示すように設定する。このデータ処理装置は、出力回路に接続され、出力アドレス値を受信する処理装置を備え、出力アドレス値は、処理装置が受信チャンネルを介して受信されるデータを処理するために使用する一連の命令の開始位置を示す。データは、例えばアイソクロノスデータである。
【０００９】
また、本発明に係るデータ処理装置は、受信データを処理する受信データ処理装置において、格納チャンネル番号を格納するチャンネル番号フィールドと、格納アドレス値を格納する命令ポインタフィールドとを有する複数の記憶位置を含む格納手段と、格納手段に接続され、データが受信された受信チャンネル番号を示す情報が供給され、格納チャンネル番号と受信チャンネル番号とを比較し、格納チャンネル番号の１つと受信チャンネル番号とが一致するか否かを判定する比較手段と、比較手段及び格納手段に接続され、受信チャンネル番号に一致する格納チャンネル番号を有する記憶位置内の格納アドレス値を出力アドレス値として出力する出力手段とを備える。このデータ処理装置は、さらに比較手段に接続され、格納チャンネル番号のいずれも受信チャンネル番号と一致しなかった場合に出力アドレス値として出力されるデフォルトアドレス値を格納するデフォルト記憶位置を備える。記憶位置は、それぞれ有効ビットを備える。記憶位置は、プログラミング可能である。データ処理装置は、複数の記憶位置に接続され、格納チャンネル番号及び格納アドレス値をプログラミングするホスト装置を備える。ホスト装置は、記憶位置においてチャンネル番号をプログラミングすると、記憶位置の有効ビットを有効を示すように設定する。データ処理装置は、さらに出力手段に接続され、出力アドレス値を受信する処理装置を備え、出力アドレス値は、処理装置が受信チャンネルを介して受信されるデータを処理するために使用する一連の命令の開始位置を示す。格納手段は、例えばレジスタである。データは、例えばアイソクロノスデータである。
【００１０】
また、本発明に係る受信装置は、１以上の遠隔装置からデータを受信する受信装置において、１以上のチャンネル番号を介してデータを受信するインターフェイス回路と、格納チャンネル番号を格納するチャンネル番号フィールドと、格納アドレス値を格納する命令ポインタフィールドと、記憶位置が有効であることを示す第１の状態及び記憶位置が無効であることを示す第２の状態を有する有効ビットフィールドと有する複数の記憶位置と、インターフェイス回路及び複数の記憶位置に接続され、データが受信された受信チャンネル番号を示す情報が供給され、格納チャンネル番号と受信チャンネル番号とを比較し、格納チャンネル番号の１つと受信チャンネル番号とが一致するか否かを判定する比較回路と、デフォルトアドレス値を格納するデフォルト記憶位置と、比較回路、複数の記憶位置及びデフォルト記憶位置に接続され、有効な記憶位置の格納チャンネル番号の１つが受信チャンネル番号と一致するとき、記憶位置の格納アドレス値を出力アドレス値として出力し、有効な記憶位置の格納チャンネル番号のいずれも受信チャンネル番号と一致しないとき、デフォルト記憶位置のデフォルトアドレス値を出力アドレス値として出力する出力回路とを備える。比較回路は、有効な記憶位置内の格納チャンネル番号のみを受信チャンネル番号と比較する。記憶位置は、プログラミング可能である。記憶位置がプログラミングされると、記憶位置の有効ビットがホスト装置により有効を示すように設定される。受信装置は、さらに出力回路に接続され、出力アドレス値を受信する処理装置を備え、出力アドレス値は、処理装置が受信チャンネルを介して受信されるデータを処理するために使用する一連の命令の開始位置を示す。
【００１１】
好ましい実施の形態の詳細な説明
受信したデータのチャンネル番号に基づいて処理要素（processing element）をプログラム位置（program location）にディスパッチ（dispatch）する装置は、チャンネルポインタレジスタ（channel pointer register）を備える。チャンネルポインタレジスタは、複数の記憶位置（storage location）を含み、各記憶位置は、チャンネル番号フィールド（channel number field）と、有効ビットフィールド（valid bit field）と、対応する命令ポインタフィールド（instruction pointer field）とを有する。各記憶位置は、ホスト装置（host device）がアイソクロノスチャンネルを割り当て、このアイソクロノスチャンネルを介してデータの受信を開始する際に、ホスト装置によりプログラミングされる。チャンネルポインタレジスタ内の記憶位置がプログラミングされると、ホスト装置がアイソクロノスデータを受信するチャンネル番号が、チャンネル番号フィールドに書き込まれるとともに、対応する命令ポインタ値が命令ポインタフィールドに書き込まれる。この対応する命令ポインタ値は、例えば、アイソクロノスデータパイプ（isochronous data pipe：ＩＤＰ）により認識されるプログラム位置であり、このプログラム位置には、アイソクロノスチャンネルを介して受信されたデータを処理するためのプログラム命令が含まれる。記憶位置がチャンネル番号及び対応する命令ポインタ値とともに書き込まれると、有効ビットフィールドの有効ビットが論理的ハイレベル（logical high voltage level）に設定される。有効ビット論理的ローレベル（logical low voltage level）に設定されている記憶位置のみに対してプログラミングを行うことができる。記憶位置内のデータが有効でなくなった場合、又はアイソクロノスチャンネルが再割当された場合、記憶位置内の有効ビットは論理的ローレベルにリセットされ、記憶位置内のデータが有効でなくなったことが示される。
【００１２】
ホスト装置がアイソクロノスデータを受信すると、ホスト装置は、どのチャンネルにおいてアイソクロノスデータが受信されたかを判定する。ホスト装置は、この判定により得られたチャンネル番号を、チャンネルポインタレジスタ内の有効な記憶位置のチャンネル番号と比較する。有効な記憶位置のチャンネル番号の１つと、現在受信したチャンネル番号とが一致した場合、チャンネルポインタレジスタは、一致した記憶位置に対応する命令ポインタ値を出力する。この命令ポインタ値は、プログラム位置を示している。ホスト装置は、このプログラム位置から開始されるプログラム命令を用いて、現在のチャンネル番号を介して受信したデータを処理する。好ましくは、ホスト装置は、アイソクロノスデータパイプを用いて、受信したアイソクロノスデータを処理する。この処理については、１９９６年３月７日に出願された米国特許出願番号０８／６１２，３２２号「アプリケーションとバス間のアイソクロノスデータの高速ストリームを管理及び制御するアイソクロノスデータパイプ（ISOCHRONOUS DATA PIPE FOR MANAGING AND MANIPULATING A HIGH-SPEED STREAM OF ISOCHRONOUS DATA FLOWING BETWEEN AN APPLICATION AND A BUS STRUCTURE）」にも説明されており、この出願は、参照として本願に組み込まれるものとする。これに代えて、他のいかなる適切な装置を用いて、受信したデータを処理してもよい。
【００１３】
受信したチャンネル番号に一致するチャンネル番号が有効記憶位置内に存在しない場合、チャンネルポインタレジスタは、命令ポインタのデフォルト値を出力する。この命令ポインタのデフォルト値は、デフォルトプログラム位置を示している。ＩＤＰ又は他の適切な処理装置は、このプログラム位置から開始するデフォルトプログラム命令を用いて、現在のチャンネル番号を介して受信したデータを処理する。
【００１４】
本発明を適用した、コンピュータ装置及びビデオカメラを含むＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスネットワークの具体例を図２に示す。コンピュータ装置２０は、表示器２２を備え、ＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスケーブル２６を介して、ビデオカメラ２４に接続されている。ビデオカメラ２４は、このＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスケーブル２６を介してコンピュータ装置２０にビデオデータ及び関連するデータを供給する。
【００１５】
図３は、コンピュータ装置２０の内部構成を示すブロック図である。コンピュータ装置２０は、中央演算処理装置（central processor unit：以下、ＣＰＵという。）４４と、主メモリ３０と、ビデオメモリ４６と、マスストレージ装置３２と、ＩＥＥＥ１３９４規格（１９９５年版）のインターフェイス回路２８とを備え、これらは全て一般的な双方向システムバス３４を介して相互に接続されている。インターフェイス回路２８は、ＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスとデータを送受するための物理インターフェイス回路４２と、物理インターフェイス回路４２を介して送受されるアイソクロノスデータを処理するためのアイソクロノスデータパイプ５２とを備える。物理インターフェイス回路４２は、ＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスケーブル２６を介してビデオカメラ２４に接続されている。システムバス３４は、主メモリ３０，４６におけるあらゆるメモリ位置をアドレス指定するためのアドレスバスを備えている。さらに、システムバス３４は、ＣＰＵ４４と、主メモリ３０と、ビデオメモリ４６と、マスストレージ装置３２と、インターフェイス回路２８との間のデータ転送のためのデータバスも備えている。
【００１６】
コンピュータ装置２０は、キーボード３８、マウス４０、表示器２２等の周辺入出力装置を備えている。キーボード３８は、ＣＰＵ４４に接続され、これによりユーザは、コンピュータ装置２０にデータを入力するとともに、コンピュータ装置２０を制御することができる。従来のマウス４０は、キーボード３８に接続されたカーソル制御装置であり、これにより、表示器２２上のグラフィック画像を操作することができる。当該技術分野において知られいてるように、マウス４０は、シリアルポートを介してコンピュータ装置２０本体に直接接続してもよい。
【００１７】
ビデオメモリ４６のポートは、ビデオ多重化／シフト回路（video multiplex and shifter circuit）４８に接続されており、ビデオ多重化／シフト回路４８は、ビデオ増幅器５０に接続されている。ビデオ増幅器５０は、表示器２２を駆動する。ビデオ多重化／シフト回路４８及びビデオ増幅器５０は、ビデオビデオメモリ４６に格納されている画素データを、表示器２２で用いるのに適したラスタ信号に変換する。
【００１８】
図４は、本発明に基づくチャンネルポインタレジスタ６０の構成を示すブロック図である。チャンネルポインタレジスタ６０は、例えばホスト装置の主メモリ３０内に設けられる。あるいは、これに代えてチャンネルポインタレジスタ６０を専用のレジスタ内に設けてもよい。チャンネルポインタレジスタ６０は、８つの記憶位置を有する２２ビットのレジスタからなり、各記憶位置は、チャンネル番号フィールド６２と、有効ビットフィールド６４と、対応する命令ポインタフィールド６６とを含む。対応する命令ポインタ値は、対応する命令ポインタフィールド６６である記憶位置の第０ビット〜第１１ビットに格納されている。有効ビットは、有効ビットフィールド６４である記憶位置の第１５ビットに格納されている。チャンネル番号は、チャンネル番号フィールド６２である記憶位置の第１６ビット〜第２１ビットに格納されている。記憶位置の第１２ビット〜第１４ビットは、将来使用するための予備フィールドである。また、チャンネルポインタレジスタ６０は、デフォルト命令ポインタ値記憶位置６８を有し、このデフォルト命令ポインタ値には、受信したデータのチャンネル番号がチャンネルポインタレジスタ６０内の有効なチャンネル番号と一致しない場合に使用されるデフォルト命令ポインタ値が格納されている。
【００１９】
チャンネルポインタレジスタ６０には、ホストデータ入力信号HostDataInが入力され、これによりチャンネルポインタレジスタ６０内の記憶位置がプログラミングされる。ホストデータ入力信号HostDataInは、ホスト装置から入力されるものであり、これによりホスト装置がデータを受信するアイソクロノスチャンネルからのデータに対して適切な記憶位置がプログラミングされる。また、チャンネルポインタレジスタ６０には、ホスト書込ストローブ入力信号HostWrも入力される。また、ホスト装置から入力されるホストアドレス入力信号HostAdrは、チャンネルポインタレジスタ６０内のどの記憶位置にホストデータ入力信号HostDataInを書き込むかを指定する。チャンネルポインタレジスタ６０は、受信したデータのチャンネル番号に応じて、１２ビットの命令ポインタ出力信号IPを出力する。
【００２０】
チャンネルポインタレジスタ６０内の記憶位置は、ＩＤＰ５２又はホスト装置内の他の処理要素内の論理演算装置（arithmetic logic unit：以下、ＡＬＵという。）によっても読み出され、あるいは書き込まれる。チャンネルポインタレジスタ６０には、アキュムレータデータ入力信号AccDataも入力され、これによりチャンネルポインタレジスタ６０内の記憶位置がプログラミングされる。また、チャンネルポインタレジスタレジスタ６０には、書込物理アドレス入力信号WrPhyAdr、読出物理アドレス入力信号RdPhyAdr、レジスタ物理書込／読出ストローブ入力信号PhyWrRdnが入力され、ＡＬＵは、これら信号を用いて、チャンネルポインタレジスタ６０内の記憶位置からデータを読み出し、及び記憶位置にデータを書き込む。
【００２１】
チャンネルポインタレジスタ６０内の各記憶位置は、チャンネル番号比較回路７０に接続されており、チャンネル番号比較回路７０は、チャンネルポインタレジスタ６０内のチャンネル番号とホスト装置が現在受信しているデータのチャンネル番号とを比較する。チャンネルポインタレジスタ６０内の各記憶位置の有効ビット値は、信号線Validを介してチャンネル番号比較回路７０に供給される。チャンネル番号比較回路７０は、この信号線Validを介して供給される有効ビット値を用いて、チャンネルポインタレジスタ６０内のどの記憶位置に有効なチャンネル番号及び対応する命令ポインタが格納されているかを判定することができる。チャンネル番号比較回路７０には、６ビットの受信チャンネル番号入力信号RxChanNumが入力されている。この受信チャンネル番号入力信号RxChanNumは、ＩＤＰ５２又はホスト装置内の他の処理要素から供給されるものであり、現在データが受信されているチャンネルのチャンネル番号を示す。チャンネル番号比較回路７０は、受信チャンネルヒット出力信号RxChanHitを出力する。現在受信されているデータのアイソクロノスチャンネルがチャンネルポインタレジスタ６０内の有効な記憶位置のチャンネル番号と一致した場合、チャンネル番号比較回路７０は、受信チャンネルヒット出力信号RxChanHitを活性状態にし、すなわち論理的ハイレベルに設定する。また、現在受信されているデータのアイソクロノスチャンネルがチャンネルポインタレジスタ６０内の有効な記憶位置のチャンネル番号と一致しない場合、チャンネル番号比較回路７０は、受信チャンネルヒット出力信号RxChanHitを非活性状態にし、すなわち論理的ローレベルに設定する。
【００２２】
チャンネルポインタレジスタ６０内の記憶位置をプログラミングする場合、ホスト装置は、記憶位置に書き込むデータをホストデータ入力信号HostDataInとして入力する。また、ホスト装置は、書込を行うべき記憶位置のアドレスを示す信号をホストアドレス入力信号HostAdrとして入力する。チャンネルポインタレジスタ６０内の記憶位置のアドレスを示すアドレス入力信号HostAdr及びその記憶位置に書き込むべきデータを示すホストデータ入力信号HostDataInをチャンネルポインタレジスタ６０に供給した後、ホスト装置は、書込ストローブ信号HostWrを活性状態にする。ホスト書込ストローブ信号HostWrが活性状態になると、ホストデータ入力信号HostDataInのデータがアドレス入力信号HostAdrにより指定されるチャンネルポインタレジスタ内の記憶位置に書き込まれる。このようにして、ホスト装置は、チャンネルポインタレジスタ６０内の記憶位置をプログラミングする。
【００２３】
記憶位置に書き込まれるデータは、チャンネル番号フィールド６２に書き込まれるチャンネル番号値と、命令ポインタフィールド６６に書き込まれる対応する命令ポインタ値とを含む。記憶位置がチャンネル番号値及び対応する命令ポインタ値によりプログラミングされると、記憶位置内のデータが指定されたチャンネル番号に対して有効であることを示すように有効ビットが設定される。プログラミング処理においては、異なる記憶位置のチャンネル番号フィールド６２には、異なるチャンネル番号が書き込まれる。
【００２４】
データが受信されると、そのデータが受信されたチャンネルのチャンネル番号を示す受信チャンネル番号入力信号RxChanNumがチャンネル番号比較回路７０に入力される。チャンネル番号比較回路７０は、受信チャンネル番号入力信号RxChanNumが示すチャンネル番号を、チャンネルポインタレジスタ６０内の有効な記憶位置に対応する全てのチャンネル番号と比較する。有効ビットが論理的ハイレベルに設定されている記憶位置内のチャンネル番号の１つと受信チャンネル番号入力信号RxChanNumとが一致した場合、その記憶位置に格納されている命令ポインタ値が命令ポインタ出力信号IPとして出力される。さらに、この場合、チャンネル番号比較回路７０は、受信チャンネルヒット出力信号RxChanHitを論理的ハイレベルに設定し、これにより有効な記憶位置のチャンネル番号と受信チャンネル番号入力信号RxChanNumのチャンネル番号が一致したことを示す。一方、有効な記憶位置内のチャンネル番号のいずれも受信チャンネル番号入力信号RxChanNumのチャンネル番号と一致しない場合、デフォルト命令ポインタ値記憶位置６８に格納されているデフォルト命令ポインタ値が命令ポインタ出力IPとして出力され、この場合、チャンネル番号比較回路７０は、受信チャンネルヒット出力信号RxChanHitを論理的ローレベルに設定し、これにより受信データチャンネルが有効な記憶位置のチャンネル番号に一致しなかったことを示す。
【００２５】
命令ポインタ出力信号IPとして出力される値は、例えばＩＤＰ５２に供給される。ＩＤＰ５２は、命令ポインタ出力信号IPにより指定されるアドレスから開始される１組のプログラミングされた命令を実行し、供給されたアイソクロノスデータを処理する。これに代えて、他のいかなる処理装置を用いてアイソクロノスデータを処理してもよい。この場合も、命令ポインタ出力信号IPにより指定されたアドレス開始される一連の命令が実行される。
【００２６】
ＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスネットワーク内のホスト装置とリモート装置間にアイソクロノスチャンネルが割り当てられると、ホスト装置は、割り当てられたチャンネル番号に基づいて、チャンネルポインタレジスタ６０内の記憶位置のチャンネル番号及び対応する命令ポインタ値をプログラミングする。対応する命令ポインタ値は、そのチャンネルを介して受信されたデータに対して実行すべき一連の命令を示している。さらに、ホスト装置は、その記憶位置の有効ビットを有効にする。この割り当てられたチャンネルを介してデータを受信すると、ＩＤＰ５２又はホスト装置内の他の適切な処理要素は、チャンネル番号比較回路７０にこのチャンネル番号を示す信号を供給する。チャンネル番号比較回路７０は、この供給されたチャンネル番号を、チャンネルポインタレジスタ６０内の有効な記憶位置のチャンネル番号と比較する。供給されたチャンネル番号と有効な記憶位置のチャンネル番号とが一致した場合、その記憶位置に格納されている命令ポインタ値が命令ポインタ出力信号IPとして出力される。ホスト装置内のＩＤＰ５２は、命令ポインタ出力信号IPによりアドレスが指定された一連の命令を用いて、このチャンネルを介して受信したアイソクロノスデータを処理する。
【００２７】
一方、供給されたチャンネル番号が有効な記憶位置のチャンネル番号と一致しない場合、デフォルト記憶位置６８内のデフォルト命令ポインタ値が命令ポインタ出力信号IPとして出力される。ホスト装置内のＩＤＰ５２は、このデフォルトストレージ命令ポインタ値により指定された一連の命令を用いて、このチャンネルを介して受信したアイソクロノスデータを処理する。
【００２８】
本発明によれば、ホスト装置は供給されたアイソクロノスデータを効率的に処理することができる。ホスト装置は、チャンネル番号と対応する命令ポインタ値をチャンネルポインタレジスタ６０にプログラミングする。データがアイソクロノスチャンネルを介して受信されると、このチャンネルのチャンネル番号を示す信号がチャンネル番号比較回路７０に供給され、チャンネル番号比較回路７０は、このチャンネル番号を、チャンネルポインタレジスタ６０内の有効な記憶位置のチャンネル番号と比較する。有効なストレージのチャンネル番号の１つとデータが受信されたチャンネルのチャンネル番号とが一致した場合、対応する命令ポインタ値が出力され、このデータは、この命令ポインタ値により指定された位置から開始される一連の命令を用いて処理される。受信データのチャンネル番号がチャンネルポインタレジスタ６０内の有効な記憶位置のチャンネル番号のいずれにも一致しない場合には、デフォルト命令ポインタ値が出力され、データは、このデフォルト命令ポインタ値により指示された位置から開始される一連の命令を用いて処理される。
【００２９】
本発明の構成及び動作を明瞭に説明するために、詳細な具体例を用いて本発明を説明した。参照した具体例における細部は、添付の請求の範囲を制限するものではない。本発明の趣旨及び範囲から逸脱することなく、ここに説明した具体例を変形できることは当業者にとって明らかである。例えば、本発明の好適な具体例では、ＩＥＥＥ１３９４規格（１９９５年版）のシリアルバス構造を用いているが、本発明は適切な他のいかなるバス構造とともに実現してもよいことは、当業者にとって明らかである。
【図面の簡単な説明】
【図１】 ＩＥＥＥ１３９４規格（１９９５年版）のプロトコルを説明する図である。
【図２】 コンピュータシステム及びビデオカメラを備えるＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスネットワークを示す図である。
【図３】 コンピュータシステムの内部構成を示すブロック図である。
【図４】 本発明に基づくチャンネルポインタレジスタの構成を示す図である。
発明の分野
本発明は、データを受信する装置における受信処理の管理に関する。詳しくは、本発明は、装置がチャンネルを介して受信するデータの受信処理に関する。
【０００２】
発明の背景
１９９５年に草案が承認された「高性能シリアルバスのためのＩＥＥＥ１３９４規格」は、非同期フォーマットのデータ転送とアイソクロノスフォーマットのデータ転送（asynchronous and isochronous format data transfer）の両方をサポートする安価な高速のシリアルバスアーキテクチャを実現する国際規格である 。アイソクロノスデータ転送は、リアルタイム転送であり、送信アプリケーションと受信のアプリケーションの両方における重要なインスタンス（significant instance）間の時間間隔（time interval）が同じ継続時間（duration）を有する。アイソクロノス的に転送されるデータの各パケットは、それ自身が有する周期（period）で転送される。ＩＥＥＥ１３９４標準バスアーキテクチャ（１９９５年版）は、アプリケーション間のアイソクロノスデータ転送のために最大６４チャンネルの多重チャンネル（multiple channel）を提供する。データが適切なアプリケーションによって確実に受信されるように、６ビットのチャンネル番号が、データとともに報知される。これによって、複数のアプリケーションは、バス構造を介してアイソクロノスデータを同時に転送することができる。非同期転送は、伝統的なデータ転送動作であり、転送元から転送先に大量のデータをできるだけ速く転送するためのものである。
【０００３】
ＩＥＥＥ１３９４規格（１９９５年版）は、デジタル機器を相互接続する高速シリアルバスを提供するとともに、汎用のＩ／Ｏ接続を提供する。ＩＥＥＥ１３９４規格（１９９５年版）は、アプリケーションのデジタルインターフェイスを定義するものであり、これによって、アプリケーションは、デジタルデータをバスを介して転送する前に、アナログデータに変換する必要がない。同様に、受信アプリケーションは、バスからアナログデータでなく、デジタルデータを受信するので、アナログデータをデジタルデータに変換する必要はない。ＩＥＥＥ１３９４規格（１９９５年版）によって規定されるケーブルは、そのような機器を接続するために用いられている他の嵩張ったケーブルと比較して、サイズが非常に細い。ＩＥＥＥ１３９４規格（１９９５年版）のバスが活線状態においても、機器を取り付けたり、取り外したりすることができる。機器が取り付けられたり、取り外されたりすると、バスは、それ自体を自動的に再構成し、既存のノード間でデータを転送する。ノードは、バス構造上の固有のアドレスを有する論理構成体（logical entity）とみなされる。各ノードは、認識ＲＯＭ（identification ROM）と、標準化された制御レジスタのセット（set of control registers）と、それ自身のアドレス空間（address space）とを有する。
【０００４】
ＩＥＥＥ１３９４規格（１９９５年版）は、図１に示すようなプロトコルを定義している。このプロトコルは、シリアルバス管理部１０と、シリアルバス管理部１０に接続されたトランザクション層１２、リンク層１４、物理層１６を備える。物理層１６は、機器とＩＥＥＥ１３９４規格（１９９５年版）ケーブル間の電気的及び機械的接続を提供する。さらに、物理層１６は、ＩＥＥＥ１３９４規格（１９９５年版）バスに接続された全ての機器が実際のデータを送受信できるようにするとともに、これら機器のアクセスの調停を行うための調停機能（arbitration）を提供する。リンク層１４は、非同期データパケット転送とアイソクロノスデータパケット転送の両方のためのパケット配信サービスを提供する。リンク層１４は、受信通知プロトコル（acknowledgement protocol）を用いて、非同期データ転送とアイソクロノスデータ転送の両方をサポートし、ジャストインタイムのデータ配信（just-in-time data delivery）における実時間保証された（real-time guaranteed）帯域幅プロトコルを提供する。トランザクション層１２は、読出、書込、ロック等を含む非同期データ転送の実行するのに必要なコマンドをサポートする。シリアルバス管理部１０は、アイソクロノスデータ転送を管理するためのアイソクロノスリソースマネージャを備える。また、シリアルバス管理部１０は、調停タイミングの最適化、バス上の全ての機器の適切な電力の保証、サイクルマスタの割当、アイソクロノスチャンネル及び帯域リソースの割当、エラーの基本的な通知等の処理により、シリアルバス全体の構成制御を提供する。
【０００５】
上述のように、ＩＥＥＥ１３９４規格（１９９５年版）に準拠する機器は、多重チャンネルを介してアイソクロノスデータを送受信する能力を有する。ＩＥＥＥ１３９４規格（１９９５年版）は、ＩＥＥＥ１３９４規格（１９９５年版）ネットワーク機器において使用される最大６４個の異なるアイソクロノスチャンネルを提供する。しかしながら、実際には、アイソクロノスデータを送受信できるチャンネル数が６４個より少ないＩＥＥＥ１３９４規格（１９９５年版）のネットワーク機器も存在する。アイソクロノスチャンネルを介してデータを受信した場合、受信した機器はそのデータを処理する必要がある。この処理には、表示、操作、転送、格納等が含まれる。多くの場合、異なるアイソクロノスチャンネルを介して受信されたデータに対しては、データを送信した機器の種類、受信したデータの種類及びデータの用途等に応じて、異なる処理が施される。アイソクロノスチャンネルを介して送信されてくるデータを効率的に受信及び処理しないと、データの表示又は処理においてエラーが発生することがある。
【０００６】
発明の要約
受信したデータのチャンネル番号に基づいて処理要素をプログラム位置にディスパッチする装置は、それぞれがチャンネル番号フィールドと、有効ビットフィールドと、対応する命令ポインタフィールドとを有する複数の記憶位置を含むチャンネルポインタレジスタを備える。データ受信のためのアイソクロノスチャンネルが割り当てられると、ホスト装置は、そのチャンネル番号と対応する命令ポインタ値を記憶位置にプログラミングする。記憶位置がプログラミングされると、その記憶位置内の有効ビットが有効を示すように設定される。対応する命令ポインタ値は、アイソクロノスチャンネルを介して受信されるデータを処理するために使用される一連の命令の開始位置を示している。アイソクロノスデータが受信されると、データが受信されたチャンネルのチャンネル番号とチャンネルポインタレジスタ内の有効な記憶位置内のチャンネル番号とが比較される。有効な記憶位置内のチャンネル番号の１つがデータを受信したチャンネル番号と一致すると、対応する命令ポインタ値が出力され、この対応する命令ポインタ値により指定されるアドレスから開始される一連の命令を用いて、受信されたデータが処理される。一方、有効な記憶位置内のチャンネル番号のいずれもデータを受信したチャンネル番号と一致しない場合、デフォルト命令ポインタ値が出力され、受信されたデータは、このデフォルト命令ポインタ値により指定されるアドレスから開始される一連の命令に基づいて処理される。
【０００７】
本発明に係るデータ処理方法は、受信データを処理する受信データ処理方法において、任意のチャンネル番号を有するチャンネルを介してデータを受信するステップと、データを受信したチャンネル番号を、格納チャンネル番号に対応するチャンネルを介して受信されるデータを処理するための一連の命令の開始アドレスを指定する対応するアドレス値を有する複数のメモリ位置内に格納されているチャンネル番号と比較するステップと、格納チャンネル番号の１つとデータを受信したチャンネル番号とが一致したとき、チャンネル番号に対応するアドレス値を出力するステップと、格納チャンネル番号のいずれもデータを受信したチャンネル番号と一致しないとき、デフォルトのアドレス値を出力するステップとを有する。このデータ受信方法は、さらに、データを受信するチャンネル番号を割り当てるステップと、複数のメモリ位置のうちの１つに割り当てられたチャンネル番号と対応する割り当てられたアドレス値とをプログラミングし、格納チャンネル番号及び対応するアドレス値を形成するステップとを有する。デフォルトのアドレス値は、チャンネル番号を介して受信されるデータを処理するための一連のデフォルト命令の開始アドレスを指定するデフォルト開始アドレスを示す。メモリ位置は、レジスタ内の位置である。データ受信方法は、さらにプログラミングされたメモリ位置内に有効ビットをプログラミングするステップを有する。データは、例えばアイソクロノスデータである。
【０００８】
また、本発明に係るデータ処理装置は、受信データを処理する受信データ処理装置において、格納チャンネル番号を格納するチャンネル番号フィールドと、格納アドレス値を格納する命令ポインタフィールドとを有する複数の記憶位置と、複数の記憶位置に接続され、データが受信された受信チャンネル番号を示す情報が供給され、格納チャンネル番号と受信チャンネル番号とを比較し、格納チャンネル番号の１つと受信チャンネル番号とが一致するか否かを判定する比較回路と、比較回路及び複数の記憶位置に接続され、受信チャンネル番号に一致する格納チャンネル番号を有する記憶位置内の格納アドレス値を出力アドレス値として出力する出力回路とを備える。このデータ処理装置は、さらに出力回路に接続され、格納チャンネル番号のいずれも受信チャンネル番号と一致しなかった場合に出力アドレス値として出力されるデフォルトアドレス値を格納するデフォルト記憶位置を備える。記憶位置は、それぞれ有効ビットを備える。記憶位置は、プログラミング可能である。このデータ処理装置は、さらに複数の記憶位置に接続され、格納チャンネル番号及び格納アドレス値をプログラミングするホスト装置を備える。ホスト装置は、記憶位置においてチャンネル番号をプログラミングすると、記憶位置の有効ビットを有効を示すように設定する。このデータ処理装置は、出力回路に接続され、出力アドレス値を受信する処理装置を備え、出力アドレス値は、処理装置が受信チャンネルを介して受信されるデータを処理するために使用する一連の命令の開始位置を示す。データは、例えばアイソクロノスデータである。
【０００９】
また、本発明に係るデータ処理装置は、受信データを処理する受信データ処理装置において、格納チャンネル番号を格納するチャンネル番号フィールドと、格納アドレス値を格納する命令ポインタフィールドとを有する複数の記憶位置を含む格納手段と、格納手段に接続され、データが受信された受信チャンネル番号を示す情報が供給され、格納チャンネル番号と受信チャンネル番号とを比較し、格納チャンネル番号の１つと受信チャンネル番号とが一致するか否かを判定する比較手段と、比較手段及び格納手段に接続され、受信チャンネル番号に一致する格納チャンネル番号を有する記憶位置内の格納アドレス値を出力アドレス値として出力する出力手段とを備える。このデータ処理装置は、さらに比較手段に接続され、格納チャンネル番号のいずれも受信チャンネル番号と一致しなかった場合に出力アドレス値として出力されるデフォルトアドレス値を格納するデフォルト記憶位置を備える。記憶位置は、それぞれ有効ビットを備える。記憶位置は、プログラミング可能である。データ処理装置は、複数の記憶位置に接続され、格納チャンネル番号及び格納アドレス値をプログラミングするホスト装置を備える。ホスト装置は、記憶位置においてチャンネル番号をプログラミングすると、記憶位置の有効ビットを有効を示すように設定する。データ処理装置は、さらに出力手段に接続され、出力アドレス値を受信する処理装置を備え、出力アドレス値は、処理装置が受信チャンネルを介して受信されるデータを処理するために使用する一連の命令の開始位置を示す。格納手段は、例えばレジスタである。データは、例えばアイソクロノスデータである。
【００１０】
また、本発明に係る受信装置は、１以上の遠隔装置からデータを受信する受信装置において、１以上のチャンネル番号を介してデータを受信するインターフェイス回路と、格納チャンネル番号を格納するチャンネル番号フィールドと、格納アドレス値を格納する命令ポインタフィールドと、記憶位置が有効であることを示す第１の状態及び記憶位置が無効であることを示す第２の状態を有する有効ビットフィールドと有する複数の記憶位置と、インターフェイス回路及び複数の記憶位置に接続され、データが受信された受信チャンネル番号を示す情報が供給され、格納チャンネル番号と受信チャンネル番号とを比較し、格納チャンネル番号の１つと受信チャンネル番号とが一致するか否かを判定する比較回路と、デフォルトアドレス値を格納するデフォルト記憶位置と、比較回路、複数の記憶位置及びデフォルト記憶位置に接続され、有効な記憶位置の格納チャンネル番号の１つが受信チャンネル番号と一致するとき、記憶位置の格納アドレス値を出力アドレス値として出力し、有効な記憶位置の格納チャンネル番号のいずれも受信チャンネル番号と一致しないとき、デフォルト記憶位置のデフォルトアドレス値を出力アドレス値として出力する出力回路とを備える。比較回路は、有効な記憶位置内の格納チャンネル番号のみを受信チャンネル番号と比較する。記憶位置は、プログラミング可能である。記憶位置がプログラミングされると、記憶位置の有効ビットがホスト装置により有効を示すように設定される。受信装置は、さらに出力回路に接続され、出力アドレス値を受信する処理装置を備え、出力アドレス値は、処理装置が受信チャンネルを介して受信されるデータを処理するために使用する一連の命令の開始位置を示す。
【００１１】
好ましい実施の形態の詳細な説明
受信したデータのチャンネル番号に基づいて処理要素（processing element）をプログラム位置（program location）にディスパッチ（dispatch）する装置は、チャンネルポインタレジスタ（channel pointer register）を備える。チャンネルポインタレジスタは、複数の記憶位置（storage location）を含み、各記憶位置は、チャンネル番号フィールド（channel number field）と、有効ビットフィールド（valid bit field）と、対応する命令ポインタフィールド（instruction pointer field）とを有する。各記憶位置は、ホスト装置（host device）がアイソクロノスチャンネルを割り当て、このアイソクロノスチャンネルを介してデータの受信を開始する際に、ホスト装置によりプログラミングされる。チャンネルポインタレジスタ内の記憶位置がプログラミングされると、ホスト装置がアイソクロノスデータを受信するチャンネル番号が、チャンネル番号フィールドに書き込まれるとともに、対応する命令ポインタ値が命令ポインタフィールドに書き込まれる。この対応する命令ポインタ値は、例えば、アイソクロノスデータパイプ（isochronous data pipe：ＩＤＰ）により認識されるプログラム位置であり、このプログラム位置には、アイソクロノスチャンネルを介して受信されたデータを処理するためのプログラム命令が含まれる。記憶位置がチャンネル番号及び対応する命令ポインタ値とともに書き込まれると、有効ビットフィールドの有効ビットが論理的ハイレベル（logical high voltage level）に設定される。有効ビット論理的ローレベル（logical low voltage level）に設定されている記憶位置のみに対してプログラミングを行うことができる。記憶位置内のデータが有効でなくなった場合、又はアイソクロノスチャンネルが再割当された場合、記憶位置内の有効ビットは論理的ローレベルにリセットされ、記憶位置内のデータが有効でなくなったことが示される。
【００１２】
ホスト装置がアイソクロノスデータを受信すると、ホスト装置は、どのチャンネルにおいてアイソクロノスデータが受信されたかを判定する。ホスト装置は、この判定により得られたチャンネル番号を、チャンネルポインタレジスタ内の有効な記憶位置のチャンネル番号と比較する。有効な記憶位置のチャンネル番号の１つと、現在受信したチャンネル番号とが一致した場合、チャンネルポインタレジスタは、一致した記憶位置に対応する命令ポインタ値を出力する。この命令ポインタ値は、プログラム位置を示している。ホスト装置は、このプログラム位置から開始されるプログラム命令を用いて、現在のチャンネル番号を介して受信したデータを処理する。好ましくは、ホスト装置は、アイソクロノスデータパイプを用いて、受信したアイソクロノスデータを処理する。この処理については、１９９６年３月７日に出願された米国特許出願番号０８／６１２，３２２号「アプリケーションとバス間のアイソクロノスデータの高速ストリームを管理及び制御するアイソクロノスデータパイプ（ISOCHRONOUS DATA PIPE FOR MANAGING AND MANIPULATING A HIGH-SPEED STREAM OF ISOCHRONOUS DATA FLOWING BETWEEN AN APPLICATION AND A BUS STRUCTURE）」にも説明されており、この出願は、参照として本願に組み込まれるものとする。これに代えて、他のいかなる適切な装置を用いて、受信したデータを処理してもよい。
【００１３】
受信したチャンネル番号に一致するチャンネル番号が有効記憶位置内に存在しない場合、チャンネルポインタレジスタは、命令ポインタのデフォルト値を出力する。この命令ポインタのデフォルト値は、デフォルトプログラム位置を示している。ＩＤＰ又は他の適切な処理装置は、このプログラム位置から開始するデフォルトプログラム命令を用いて、現在のチャンネル番号を介して受信したデータを処理する。
【００１４】
本発明を適用した、コンピュータ装置及びビデオカメラを含むＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスネットワークの具体例を図２に示す。コンピュータ装置２０は、表示器２２を備え、ＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスケーブル２６を介して、ビデオカメラ２４に接続されている。ビデオカメラ２４は、このＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスケーブル２６を介してコンピュータ装置２０にビデオデータ及び関連するデータを供給する。
【００１５】
図３は、コンピュータ装置２０の内部構成を示すブロック図である。コンピュータ装置２０は、中央演算処理装置（central processor unit：以下、ＣＰＵという。）４４と、主メモリ３０と、ビデオメモリ４６と、マスストレージ装置３２と、ＩＥＥＥ１３９４規格（１９９５年版）のインターフェイス回路２８とを備え、これらは全て一般的な双方向システムバス３４を介して相互に接続されている。インターフェイス回路２８は、ＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスとデータを送受するための物理インターフェイス回路４２と、物理インターフェイス回路４２を介して送受されるアイソクロノスデータを処理するためのアイソクロノスデータパイプ５２とを備える。物理インターフェイス回路４２は、ＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスケーブル２６を介してビデオカメラ２４に接続されている。システムバス３４は、主メモリ３０，４６におけるあらゆるメモリ位置をアドレス指定するためのアドレスバスを備えている。さらに、システムバス３４は、ＣＰＵ４４と、主メモリ３０と、ビデオメモリ４６と、マスストレージ装置３２と、インターフェイス回路２８との間のデータ転送のためのデータバスも備えている。
【００１６】
コンピュータ装置２０は、キーボード３８、マウス４０、表示器２２等の周辺入出力装置を備えている。キーボード３８は、ＣＰＵ４４に接続され、これによりユーザは、コンピュータ装置２０にデータを入力するとともに、コンピュータ装置２０を制御することができる。従来のマウス４０は、キーボード３８に接続されたカーソル制御装置であり、これにより、表示器２２上のグラフィック画像を操作することができる。当該技術分野において知られいてるように、マウス４０は、シリアルポートを介してコンピュータ装置２０本体に直接接続してもよい。
【００１７】
ビデオメモリ４６のポートは、ビデオ多重化／シフト回路（video multiplex and shifter circuit）４８に接続されており、ビデオ多重化／シフト回路４８は、ビデオ増幅器５０に接続されている。ビデオ増幅器５０は、表示器２２を駆動する。ビデオ多重化／シフト回路４８及びビデオ増幅器５０は、ビデオビデオメモリ４６に格納されている画素データを、表示器２２で用いるのに適したラスタ信号に変換する。
【００１８】
図４は、本発明に基づくチャンネルポインタレジスタ６０の構成を示すブロック図である。チャンネルポインタレジスタ６０は、例えばホスト装置の主メモリ３０内に設けられる。あるいは、これに代えてチャンネルポインタレジスタ６０を専用のレジスタ内に設けてもよい。チャンネルポインタレジスタ６０は、８つの記憶位置を有する２２ビットのレジスタからなり、各記憶位置は、チャンネル番号フィールド６２と、有効ビットフィールド６４と、対応する命令ポインタフィールド６６とを含む。対応する命令ポインタ値は、対応する命令ポインタフィールド６６である記憶位置の第０ビット〜第１１ビットに格納されている。有効ビットは、有効ビットフィールド６４である記憶位置の第１５ビットに格納されている。チャンネル番号は、チャンネル番号フィールド６２である記憶位置の第１６ビット〜第２１ビットに格納されている。記憶位置の第１２ビット〜第１４ビットは、将来使用するための予備フィールドである。また、チャンネルポインタレジスタ６０は、デフォルト命令ポインタ値記憶位置６８を有し、このデフォルト命令ポインタ値には、受信したデータのチャンネル番号がチャンネルポインタレジスタ６０内の有効なチャンネル番号と一致しない場合に使用されるデフォルト命令ポインタ値が格納されている。
【００１９】
チャンネルポインタレジスタ６０には、ホストデータ入力信号HostDataInが入力され、これによりチャンネルポインタレジスタ６０内の記憶位置がプログラミングされる。ホストデータ入力信号HostDataInは、ホスト装置から入力されるものであり、これによりホスト装置がデータを受信するアイソクロノスチャンネルからのデータに対して適切な記憶位置がプログラミングされる。また、チャンネルポインタレジスタ６０には、ホスト書込ストローブ入力信号HostWrも入力される。また、ホスト装置から入力されるホストアドレス入力信号HostAdrは、チャンネルポインタレジスタ６０内のどの記憶位置にホストデータ入力信号HostDataInを書き込むかを指定する。チャンネルポインタレジスタ６０は、受信したデータのチャンネル番号に応じて、１２ビットの命令ポインタ出力信号IPを出力する。
【００２０】
チャンネルポインタレジスタ６０内の記憶位置は、ＩＤＰ５２又はホスト装置内の他の処理要素内の論理演算装置（arithmetic logic unit：以下、ＡＬＵという。）によっても読み出され、あるいは書き込まれる。チャンネルポインタレジスタ６０には、アキュムレータデータ入力信号AccDataも入力され、これによりチャンネルポインタレジスタ６０内の記憶位置がプログラミングされる。また、チャンネルポインタレジスタレジスタ６０には、書込物理アドレス入力信号WrPhyAdr、読出物理アドレス入力信号RdPhyAdr、レジスタ物理書込／読出ストローブ入力信号PhyWrRdnが入力され、ＡＬＵは、これら信号を用いて、チャンネルポインタレジスタ６０内の記憶位置からデータを読み出し、及び記憶位置にデータを書き込む。
【００２１】
チャンネルポインタレジスタ６０内の各記憶位置は、チャンネル番号比較回路７０に接続されており、チャンネル番号比較回路７０は、チャンネルポインタレジスタ６０内のチャンネル番号とホスト装置が現在受信しているデータのチャンネル番号とを比較する。チャンネルポインタレジスタ６０内の各記憶位置の有効ビット値は、信号線Validを介してチャンネル番号比較回路７０に供給される。チャンネル番号比較回路７０は、この信号線Validを介して供給される有効ビット値を用いて、チャンネルポインタレジスタ６０内のどの記憶位置に有効なチャンネル番号及び対応する命令ポインタが格納されているかを判定することができる。チャンネル番号比較回路７０には、６ビットの受信チャンネル番号入力信号RxChanNumが入力されている。この受信チャンネル番号入力信号RxChanNumは、ＩＤＰ５２又はホスト装置内の他の処理要素から供給されるものであり、現在データが受信されているチャンネルのチャンネル番号を示す。チャンネル番号比較回路７０は、受信チャンネルヒット出力信号RxChanHitを出力する。現在受信されているデータのアイソクロノスチャンネルがチャンネルポインタレジスタ６０内の有効な記憶位置のチャンネル番号と一致した場合、チャンネル番号比較回路７０は、受信チャンネルヒット出力信号RxChanHitを活性状態にし、すなわち論理的ハイレベルに設定する。また、現在受信されているデータのアイソクロノスチャンネルがチャンネルポインタレジスタ６０内の有効な記憶位置のチャンネル番号と一致しない場合、チャンネル番号比較回路７０は、受信チャンネルヒット出力信号RxChanHitを非活性状態にし、すなわち論理的ローレベルに設定する。
【００２２】
チャンネルポインタレジスタ６０内の記憶位置をプログラミングする場合、ホスト装置は、記憶位置に書き込むデータをホストデータ入力信号HostDataInとして入力する。また、ホスト装置は、書込を行うべき記憶位置のアドレスを示す信号をホストアドレス入力信号HostAdrとして入力する。チャンネルポインタレジスタ６０内の記憶位置のアドレスを示すアドレス入力信号HostAdr及びその記憶位置に書き込むべきデータを示すホストデータ入力信号HostDataInをチャンネルポインタレジスタ６０に供給した後、ホスト装置は、書込ストローブ信号HostWrを活性状態にする。ホスト書込ストローブ信号HostWrが活性状態になると、ホストデータ入力信号HostDataInのデータがアドレス入力信号HostAdrにより指定されるチャンネルポインタレジスタ内の記憶位置に書き込まれる。このようにして、ホスト装置は、チャンネルポインタレジスタ６０内の記憶位置をプログラミングする。
【００２３】
記憶位置に書き込まれるデータは、チャンネル番号フィールド６２に書き込まれるチャンネル番号値と、命令ポインタフィールド６６に書き込まれる対応する命令ポインタ値とを含む。記憶位置がチャンネル番号値及び対応する命令ポインタ値によりプログラミングされると、記憶位置内のデータが指定されたチャンネル番号に対して有効であることを示すように有効ビットが設定される。プログラミング処理においては、異なる記憶位置のチャンネル番号フィールド６２には、異なるチャンネル番号が書き込まれる。
【００２４】
データが受信されると、そのデータが受信されたチャンネルのチャンネル番号を示す受信チャンネル番号入力信号RxChanNumがチャンネル番号比較回路７０に入力される。チャンネル番号比較回路７０は、受信チャンネル番号入力信号RxChanNumが示すチャンネル番号を、チャンネルポインタレジスタ６０内の有効な記憶位置に対応する全てのチャンネル番号と比較する。有効ビットが論理的ハイレベルに設定されている記憶位置内のチャンネル番号の１つと受信チャンネル番号入力信号RxChanNumとが一致した場合、その記憶位置に格納されている命令ポインタ値が命令ポインタ出力信号IPとして出力される。さらに、この場合、チャンネル番号比較回路７０は、受信チャンネルヒット出力信号RxChanHitを論理的ハイレベルに設定し、これにより有効な記憶位置のチャンネル番号と受信チャンネル番号入力信号RxChanNumのチャンネル番号が一致したことを示す。一方、有効な記憶位置内のチャンネル番号のいずれも受信チャンネル番号入力信号RxChanNumのチャンネル番号と一致しない場合、デフォルト命令ポインタ値記憶位置６８に格納されているデフォルト命令ポインタ値が命令ポインタ出力IPとして出力され、この場合、チャンネル番号比較回路７０は、受信チャンネルヒット出力信号RxChanHitを論理的ローレベルに設定し、これにより受信データチャンネルが有効な記憶位置のチャンネル番号に一致しなかったことを示す。
【００２５】
命令ポインタ出力信号IPとして出力される値は、例えばＩＤＰ５２に供給される。ＩＤＰ５２は、命令ポインタ出力信号IPにより指定されるアドレスから開始される１組のプログラミングされた命令を実行し、供給されたアイソクロノスデータを処理する。これに代えて、他のいかなる処理装置を用いてアイソクロノスデータを処理してもよい。この場合も、命令ポインタ出力信号IPにより指定されたアドレス開始される一連の命令が実行される。
【００２６】
ＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスネットワーク内のホスト装置とリモート装置間にアイソクロノスチャンネルが割り当てられると、ホスト装置は、割り当てられたチャンネル番号に基づいて、チャンネルポインタレジスタ６０内の記憶位置のチャンネル番号及び対応する命令ポインタ値をプログラミングする。対応する命令ポインタ値は、そのチャンネルを介して受信されたデータに対して実行すべき一連の命令を示している。さらに、ホスト装置は、その記憶位置の有効ビットを有効にする。この割り当てられたチャンネルを介してデータを受信すると、ＩＤＰ５２又はホスト装置内の他の適切な処理要素は、チャンネル番号比較回路７０にこのチャンネル番号を示す信号を供給する。チャンネル番号比較回路７０は、この供給されたチャンネル番号を、チャンネルポインタレジスタ６０内の有効な記憶位置のチャンネル番号と比較する。供給されたチャンネル番号と有効な記憶位置のチャンネル番号とが一致した場合、その記憶位置に格納されている命令ポインタ値が命令ポインタ出力信号IPとして出力される。ホスト装置内のＩＤＰ５２は、命令ポインタ出力信号IPによりアドレスが指定された一連の命令を用いて、このチャンネルを介して受信したアイソクロノスデータを処理する。
【００２７】
一方、供給されたチャンネル番号が有効な記憶位置のチャンネル番号と一致しない場合、デフォルト記憶位置６８内のデフォルト命令ポインタ値が命令ポインタ出力信号IPとして出力される。ホスト装置内のＩＤＰ５２は、このデフォルトストレージ命令ポインタ値により指定された一連の命令を用いて、このチャンネルを介して受信したアイソクロノスデータを処理する。
【００２８】
本発明によれば、ホスト装置は供給されたアイソクロノスデータを効率的に処理することができる。ホスト装置は、チャンネル番号と対応する命令ポインタ値をチャンネルポインタレジスタ６０にプログラミングする。データがアイソクロノスチャンネルを介して受信されると、このチャンネルのチャンネル番号を示す信号がチャンネル番号比較回路７０に供給され、チャンネル番号比較回路７０は、このチャンネル番号を、チャンネルポインタレジスタ６０内の有効な記憶位置のチャンネル番号と比較する。有効なストレージのチャンネル番号の１つとデータが受信されたチャンネルのチャンネル番号とが一致した場合、対応する命令ポインタ値が出力され、このデータは、この命令ポインタ値により指定された位置から開始される一連の命令を用いて処理される。受信データのチャンネル番号がチャンネルポインタレジスタ６０内の有効な記憶位置のチャンネル番号のいずれにも一致しない場合には、デフォルト命令ポインタ値が出力され、データは、このデフォルト命令ポインタ値により指示された位置から開始される一連の命令を用いて処理される。
【００２９】
本発明の構成及び動作を明瞭に説明するために、詳細な具体例を用いて本発明を説明した。参照した具体例における細部は、添付の請求の範囲を制限するものではない。本発明の趣旨及び範囲から逸脱することなく、ここに説明した具体例を変形できることは当業者にとって明らかである。例えば、本発明の好適な具体例では、ＩＥＥＥ１３９４規格（１９９５年版）のシリアルバス構造を用いているが、本発明は適切な他のいかなるバス構造とともに実現してもよいことは、当業者にとって明らかである。
【図面の簡単な説明】
【図１】 ＩＥＥＥ１３９４規格（１９９５年版）のプロトコルを説明する図である。
【図２】 コンピュータシステム及びビデオカメラを備えるＩＥＥＥ１３９４規格（１９９５年版）のシリアルバスネットワークを示す図である。
【図３】 コンピュータシステムの内部構成を示すブロック図である。
【図４】 本発明に基づくチャンネルポインタレジスタの構成を示す図である。
Claims (25)
- 受信データを処理する受信データ処理方法において、
ａ．任意のチャンネル番号を有するチャンネルを介してデータを受信するステップと、
ｂ．上記データを受信したチャンネル番号を、格納チャンネル番号に対応するチャンネルを介して受信されるデータを処理するための一連の命令の開始アドレスを指定する対応するアドレス値を有する複数のメモリ位置内に格納されているチャンネル番号と比較するステップと、
ｃ．上記データを受信したチャンネル番号が上記格納チャンネル番号の１つと一致したとき、該チャンネル番号に対応するアドレス値を出力するステップと、
ｄ．上記格納チャンネル番号のいずれも上記データを受信したチャンネル番号と一致しないとき、デフォルトプログラム命令のプログラム位置を示すデフォルトのアドレス値を出力するステップとを有する受信データ処理方法。 - ａ．データを受信するチャンネル番号を割り当てるステップと、
ｂ．複数のメモリ位置のうちの１つに上記割り当てられたチャンネル番号と対応する割り当てられたアドレス値とをプログラミングし、上記格納チャンネル番号及び対応するアドレス値を形成するステップとを有する請求項１記載の受信データ処理方法。 - 上記デフォルトのアドレス値は、上記チャンネル番号を介して受信されるデータを処理するための一連のデフォルト命令の開始アドレスを指定するデフォルト開始アドレスを示すことを特徴とする請求項２記載の受信データ処理方法。
- 上記メモリ位置は、レジスタ内の位置であることを特徴とする請求項３記載の受信データ処理方法。
- プログラミングされたメモリ位置内に、有効ビットが有効となるようにプログラミングするステップを有する請求項４記載の受信データ処理方法。
- 上記データは、アイソクロノスデータであることを特徴とする請求項５記載の受信データ処理方法。
- 受信データを処理する受信データ処理装置において、
ａ．格納チャンネル番号を格納するチャンネル番号フィールドと、格納アドレス値を格納する命令ポインタフィールドとを有する複数の記憶位置と、
ｂ．上記複数の記憶位置に接続され、データが受信された受信チャンネル番号が供給され、上記格納チャンネル番号と受信チャンネル番号とを比較し、該格納チャンネル番号の１つと受信チャンネル番号とが一致するか否かを判定する比較回路と、
ｃ．上記比較回路及び複数の記憶位置に接続され、上記受信チャンネル番号に一致する格納チャンネル番号を有する記憶位置内の格納アドレス値を出力アドレス値として出力する出力回路と、
上記出力回路に接続され、上記出力アドレス値を受信する処理装置とを備え、
上記出力アドレス値は、該処理装置が上記受信チャンネルを介して受信されるデータを処理するために使用する一連の命令の開始位置を示すことを特徴とするデータ処理装置。 - 上記出力回路に接続され、上記格納チャンネル番号のいずれも上記受信チャンネル番号と一致しなかった場合に出力アドレス値として出力されるデフォルトプログラム命令のプログラム位置を示すデフォルトアドレス値を格納するデフォルト記憶位置を備える請求項７記載のデータ処理装置。
- 上記記憶位置は、該記憶位置を有効にする有効ビットを備えることを特徴とする請求項８記載のデータ処理装置。
- 上記記憶位置は、プログラミング可能であることを特徴とする請求項９記載のデータ処理装置。
- 上記複数の記憶位置に接続され、上記格納チャンネル番号及び格納アドレス値をプログラミングするホスト装置を備える請求項１０記載のデータ処理装置。
- 上記ホスト装置は、上記記憶位置においてチャンネル番号をプログラミングすると、該記憶位置の有効ビットを有効を示すように設定することを特徴とする請求項１１記載のデータ処理装置。
- 上記データは、アイソクロノスデータであることを特徴とする請求項７記載のデータ処理装置。
- 受信データを処理する受信データ処理装置において、
ａ．格納チャンネル番号を格納するチャンネル番号フィールドと、格納アドレス値を格納する命令ポインタフィールドとを有する複数の記憶位置を含む格納手段と、
ｂ．上記格納手段に接続され、データが受信された受信チャンネル番号が供給され、上記格納チャンネル番号と受信チャンネル番号とを比較し、該格納チャンネル番号の１つと受信チャンネル番号とが一致するか否かを判定する比較手段と、
ｃ．上記比較手段及び格納手段に接続され、上記受信チャンネル番号に一致する格納チャンネル番号を有する記憶位置内の格納アドレス値を出力アドレス値として出力する出力手段と、
上記出力手段に接続され、上記出力アドレス値を受信する処理装置をと備え、
上記該出力アドレス値は、該処理装置が上記受信チャンネルを介して受信されるデータを処理するために使用する一連の命令の開始位置を示すことを特徴とするデータ処理装置。 - 上記比較手段に接続され、上記格納チャンネル番号のいずれも上記受信チャンネル番号と一致しなかった場合に出力アドレス値として出力されるデフォルトプログラム命令のプログラム位置を示すデフォルトアドレス値を格納するデフォルト記憶位置を備える請求項１４記載のデータ処理装置。
- 上記記憶位置は、該記憶位置を有効にする有効ビットを備えることを特徴とする請求項１５記載のデータ処理装置。
- 上記記憶位置は、プログラミング可能であることを特徴とする請求項１６記載のデータ処理装置。
- 上記複数の記憶位置に接続され、上記格納チャンネル番号及び格納アドレス値をプログラミングするホスト装置を備える請求項１７記載のデータ処理装置。
- 上記ホスト装置は、上記記憶位置においてチャンネル番号をプログラミングすると、該記憶位置の有効ビットを有効を示すように設定することを特徴とする請求項１８記載のデータ処理装置。
- 上記格納手段は、レジスタであることを特徴とする請求項１４記載のデータ処理装置。
- 上記データは、アイソクロノスデータであることを特徴とする請求項２０記載のデータ処理装置。
- １以上の遠隔装置からデータを受信する受信装置において、
ａ．１以上のチャンネル番号を介してデータを受信するインターフェイス回路と、
ｂ．格納チャンネル番号を格納するチャンネル番号フィールドと、格納アドレス値を格納する命令ポインタフィールドと、記憶位置が有効であることを示す第１の状態及び記憶位置が無効であることを示す第２の状態を有する有効ビットフィールドとを有する複数の記憶位置と、
ｃ．上記インターフェイス回路及び複数の記憶位置に接続され、データが受信された受信チャンネル番号が供給され、上記格納チャンネル番号と受信チャンネル番号とを比較し、該格納チャンネル番号の１つと受信チャンネル番号とが一致するか否かを判定する比較回路と、
ｄ．デフォルトプログラム命令のプログラム位置を示すデフォルトアドレス値を格納するデフォルト記憶位置と、
ｅ．上記比較回路、上記複数の記憶位置及び上記デフォルト記憶位置に接続され、有効な記憶位置の格納チャンネル番号の１つが上記受信チャンネル番号と一致するとき、該記憶位置の格納アドレス値を出力アドレス値として出力し、有効な記憶位置の格納チャンネル番号のいずれも上記受信チャンネル番号と一致しないとき、上記デフォルト記憶位置のデフォルトアドレス値を出力アドレス値として出力する出力回路と、
上記出力回路に接続され、上記出力アドレス値を受信する処理装置を備え、
上記出力アドレス値は、該処理装置が上記受信チャンネルを介して受信されるデータを処理するために使用する一連の命令の開始位置を示すことを特徴とする受信装置。 - 上記比較回路は、有効な記憶位置内の格納チャンネル番号のみを上記受信チャンネル番号と比較することを特徴とする請求項２２記載の受信装置。
- 上記記憶位置は、プログラミング可能であることを特徴とする請求項２３記載の受信装置。
- 上記記憶位置がプログラミングされると、該記憶位置の有効ビットがホスト装置により有効を示すように設定されることを特徴とする請求項２４記載の受信装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/172,994 | 1998-10-14 | ||
| US09/172,994 US6167471A (en) | 1998-10-14 | 1998-10-14 | Method of and apparatus for dispatching a processing element to a program location based on channel number of received data |
| PCT/US1999/023403 WO2000022502A1 (en) | 1998-10-14 | 1999-10-07 | Method of and apparatus for dispatching a processing element to a program location |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002527972A JP2002527972A (ja) | 2002-08-27 |
| JP4007572B2 true JP4007572B2 (ja) | 2007-11-14 |
Family
ID=22630055
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000576341A Expired - Fee Related JP4007572B2 (ja) | 1998-10-14 | 1999-10-07 | 処理要素をプログラム位置にディスパッチする方法及び装置 |
Country Status (9)
| Country | Link |
|---|---|
| US (2) | US6167471A (ja) |
| EP (1) | EP1121633B1 (ja) |
| JP (1) | JP4007572B2 (ja) |
| KR (1) | KR100605657B1 (ja) |
| AT (1) | ATE257958T1 (ja) |
| AU (1) | AU1201400A (ja) |
| DE (1) | DE69914212T2 (ja) |
| TW (1) | TW455808B (ja) |
| WO (1) | WO2000022502A1 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6593937B2 (en) * | 1998-06-18 | 2003-07-15 | Sony Corporation | Method of and apparatus for handling high bandwidth on-screen-display graphics data over a distributed IEEE 1394 network utilizing an isochronous data transmission format |
| US6470410B1 (en) * | 1998-11-23 | 2002-10-22 | Advanced Micro Devices, Inc. | Target side concentrator mechanism for connecting multiple logical pipes to a single function utilizing a computer interconnection bus |
| US6618782B1 (en) | 1998-11-23 | 2003-09-09 | Advanced Micro Devices, Inc. | Computer interconnection bus link layer |
| US6611891B1 (en) | 1998-11-23 | 2003-08-26 | Advanced Micro Devices, Inc. | Computer resource configuration mechanism across a multi-pipe communication link |
| US6499079B1 (en) | 1998-11-23 | 2002-12-24 | Advanced Micro Devices, Inc. | Subordinate bridge structure for a point-to-point computer interconnection bus |
| US6457084B1 (en) * | 1998-11-23 | 2002-09-24 | Advanced Micro Devices, Inc. | Target side distributor mechanism for connecting multiple functions to a single logical pipe of a computer interconnection bus |
| US6457081B1 (en) | 1998-11-23 | 2002-09-24 | Advanced Micro Devices, Inc. | Packet protocol for reading an indeterminate number of data bytes across a computer interconnection bus |
| JP2000196624A (ja) * | 1998-12-28 | 2000-07-14 | Pioneer Electronic Corp | 伝送管理装置、情報処理装置及び情報伝送システム |
| US6937599B1 (en) * | 1999-10-21 | 2005-08-30 | Matsushita Electric Industrial Co., Ltd. | Data source, data conversion device, inverse data conversion device, auxiliary data file generation device, reception method, medium and information aggregate |
| US6523108B1 (en) | 1999-11-23 | 2003-02-18 | Sony Corporation | Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string |
| EP1113626B1 (en) * | 1999-12-30 | 2009-04-22 | Sony Deutschland GmbH | Interface link layer device to build a distributed network |
| US6647447B1 (en) * | 2000-12-29 | 2003-11-11 | Sony Corporation | Allocating isochronous channel numbers to devices on an IEEE-1394 bus |
| DE50212162D1 (de) * | 2001-10-17 | 2008-06-05 | Siemens Ag | Teilnehmergerät für ein hochperformantes kommunikationssystem |
| KR100617831B1 (ko) * | 2005-02-18 | 2006-08-28 | 삼성전자주식회사 | Ｉｅｅｅ 1394 네트워크에서 전송되는 스트림 수신을 위한자동 채널 선택 방법 |
| US20070035668A1 (en) * | 2005-08-11 | 2007-02-15 | Sony Corporation | Method of routing an audio/video signal from a television's internal tuner to a remote device |
| US8036965B1 (en) * | 2007-03-26 | 2011-10-11 | Trading Technologies International, Inc. | Distribution of electronic market data |
| US9913116B2 (en) * | 2016-02-24 | 2018-03-06 | Robert D. Pedersen | Multicast expert system information dissemination system and method |
Family Cites Families (93)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2221629C3 (de) * | 1972-05-03 | 1978-04-27 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Synchronisierung in Zeitmultiplex-Übertragungssystemen |
| US3906484A (en) * | 1972-09-13 | 1975-09-16 | Westinghouse Electric Corp | Decoder input circuit for receiving asynchronous data bit streams |
| US4218756A (en) * | 1978-06-19 | 1980-08-19 | Bell Telephone Laboratories, Incorporated | Control circuit for modifying contents of packet switch random access memory |
| US4409656A (en) * | 1980-03-13 | 1983-10-11 | Her Majesty The Queen, In Right Of Canada As Represented By The Minister Of National Defense | Serial data bus communication system |
| US4493021A (en) * | 1981-04-03 | 1985-01-08 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Multicomputer communication system |
| US4897783A (en) * | 1983-03-14 | 1990-01-30 | Nay Daniel L | Computer memory system |
| US4857910A (en) | 1983-12-19 | 1989-08-15 | Pitney Bowes Inc. | Bit-map CRT display control |
| US4641238A (en) * | 1984-12-10 | 1987-02-03 | Itt Corporation | Multiprocessor system employing dynamically programmable processing elements controlled by a master processor |
| US4750149A (en) | 1986-07-03 | 1988-06-07 | Integrated Device Technology, Inc. | Programmable FIFO buffer |
| US4998245A (en) * | 1987-12-17 | 1991-03-05 | Matsushita Electric Industrial Co., Ltd. | Information transmission system having collective data transmission and collection devices |
| US5008879B1 (en) * | 1988-11-14 | 2000-05-30 | Datapoint Corp | Lan with interoperative multiple operational capabilities |
| US5359713A (en) * | 1989-06-01 | 1994-10-25 | Legato Systems, Inc. | Method and apparatus for enhancing synchronous I/O in a computer system with a non-volatile memory and using an acceleration device driver in a computer operating system |
| JPH03156554A (ja) * | 1989-11-14 | 1991-07-04 | Hitachi Ltd | データ転送制御方式 |
| FR2658971B1 (fr) * | 1990-02-23 | 1995-07-28 | Europ Rech Electr Lab | Procede de traitement des donnees numeriques de controle associees a un signal video de type hd-mac et dispositif pour la mise en óoeuvre du procede. |
| US5325510A (en) * | 1990-05-25 | 1994-06-28 | Texas Instruments Incorporated | Multiprocessor system and architecture with a computation system for minimizing duplicate read requests |
| US5343469A (en) * | 1990-06-14 | 1994-08-30 | Nec Corporation | Communication system and communication devices having lock function |
| US5546553A (en) * | 1990-09-24 | 1996-08-13 | Texas Instruments Incorporated | Multifunctional access devices, systems and methods |
| US5307491A (en) * | 1991-02-12 | 1994-04-26 | International Business Machines Corporation | Layered SCSI device driver with error handling circuit providing sense data from device directly to the driver on the occurrence of an error |
| DE4129205A1 (de) * | 1991-03-28 | 1992-10-01 | Bosch Gmbh Robert | Verfahren zum aufbau von botschaften fuer den datenaustausch und/oder fuer die synchronisation von prozessen in datenverarbeitungsanlagen |
| US5369773A (en) * | 1991-04-26 | 1994-11-29 | Adaptive Solutions, Inc. | Neural network using virtual-zero |
| US5276684A (en) * | 1991-07-22 | 1994-01-04 | International Business Machines Corporation | High performance I/O processor |
| JP3243803B2 (ja) * | 1991-08-28 | 2002-01-07 | ソニー株式会社 | Ａｖ機器 |
| US5471632A (en) * | 1992-01-10 | 1995-11-28 | Digital Equipment Corporation | System for transferring data between a processor and a system bus including a device which packs, unpacks, or buffers data blocks being transferred |
| EP0588046A1 (en) * | 1992-08-14 | 1994-03-23 | International Business Machines Corporation | IEEE standard 802.2 virtual device driver |
| US5647057A (en) * | 1992-08-24 | 1997-07-08 | Texas Instruments Incorporated | Multiple block transfer mechanism |
| US5499344A (en) * | 1992-10-07 | 1996-03-12 | Texas Instruments Incorporated | Programmable dual port data unit for interfacing between multiple buses |
| EP0596648A1 (en) | 1992-11-02 | 1994-05-11 | National Semiconductor Corporation | Network link endpoint capability detection |
| EP0596651A1 (en) * | 1992-11-02 | 1994-05-11 | National Semiconductor Corporation | Network for data communication with isochronous capability |
| US5550802A (en) * | 1992-11-02 | 1996-08-27 | National Semiconductor Corporation | Data communication network with management port for isochronous switch |
| KR100305268B1 (ko) * | 1992-11-02 | 2001-11-22 | 아담 씨. 스트리겔 | 스위칭메카니즘에서의등시(等時)데이타의국부루프백 |
| US5361261A (en) * | 1992-11-02 | 1994-11-01 | National Semiconductor Corporation | Frame-based transmission of data |
| US5544324A (en) * | 1992-11-02 | 1996-08-06 | National Semiconductor Corporation | Network for transmitting isochronous-source data using a frame structure with variable number of time slots to compensate for timing variance between reference clock and data rate |
| KR940017376A (ko) * | 1992-12-21 | 1994-07-26 | 오오가 노리오 | 송신 방법, 수신 방법, 통신 방법 및 쌍방향 버스 시스템 |
| US5400340A (en) * | 1993-03-04 | 1995-03-21 | Apple Computer, Inc. | End of packet detector and resynchronizer for serial data buses |
| GB2275852B (en) | 1993-03-05 | 1997-02-26 | Sony Broadcast & Communication | Signal synchroniser with resynchronise control |
| US5509126A (en) * | 1993-03-16 | 1996-04-16 | Apple Computer, Inc. | Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface |
| US5412698A (en) * | 1993-03-16 | 1995-05-02 | Apple Computer, Inc. | Adaptive data separator |
| US5559967A (en) * | 1993-03-18 | 1996-09-24 | Apple Computer, Inc. | Method and apparatus for a dynamic, multi-speed bus architecture in which an exchange of speed messages occurs independent of the data signal transfers |
| ATE171325T1 (de) * | 1993-03-20 | 1998-10-15 | Ibm | Verfahren und vorrichtung zur herausarbeitung der vermittlungsinformation aus dem kopfteil eines protokolls |
| CA2134061A1 (en) | 1993-10-28 | 1995-04-29 | Aaron William Ogus | Frame buffering of network packets |
| US5835726A (en) * | 1993-12-15 | 1998-11-10 | Check Point Software Technologies Ltd. | System for securing the flow of and selectively modifying packets in a computer network |
| US5659780A (en) * | 1994-02-24 | 1997-08-19 | Wu; Chen-Mie | Pipelined SIMD-systolic array processor and methods thereof |
| EP0682430B1 (en) * | 1994-03-09 | 2000-10-25 | Matsushita Electric Industrial Co., Ltd. | Data transmission system and method |
| US5465402A (en) * | 1994-03-23 | 1995-11-07 | Uniden America Corp. | Automatic frequency transfer and storage method |
| US5566174A (en) * | 1994-04-08 | 1996-10-15 | Philips Electronics North America Corporation | MPEG information signal conversion system |
| JP3129143B2 (ja) * | 1994-05-31 | 2001-01-29 | 松下電器産業株式会社 | データ転送方法 |
| JP3458469B2 (ja) * | 1994-07-15 | 2003-10-20 | ソニー株式会社 | 信号受信装置及び通信方法 |
| JP3203978B2 (ja) * | 1994-07-25 | 2001-09-04 | ソニー株式会社 | データ送受信装置、データ受信装置及びデータ送信装置 |
| US5706439A (en) * | 1994-09-27 | 1998-01-06 | International Business Machines Corporation | Method and system for matching packet size for efficient transmission over a serial bus |
| US5687316A (en) * | 1994-07-29 | 1997-11-11 | International Business Machines Corporation | Communication apparatus and methods having P-MAC, I-MAC engines and buffer bypass for simultaneously transmitting multimedia and packet data |
| US5668948A (en) * | 1994-09-08 | 1997-09-16 | International Business Machines Corporation | Media streamer with control node enabling same isochronous streams to appear simultaneously at output ports or different streams to appear simultaneously at output ports |
| US5586264A (en) * | 1994-09-08 | 1996-12-17 | Ibm Corporation | Video optimized media streamer with cache management |
| US5689727A (en) * | 1994-09-08 | 1997-11-18 | Western Digital Corporation | Disk drive with pipelined embedded ECC/EDC controller which provides parallel operand fetching and instruction execution |
| US5603058A (en) * | 1994-09-08 | 1997-02-11 | International Business Machines Corporation | Video optimized media streamer having communication nodes received digital data from storage node and transmitted said data to adapters for generating isochronous digital data streams |
| US5548587A (en) * | 1994-09-12 | 1996-08-20 | Efficient Networks, Inc. | Asynchronous transfer mode adapter for desktop applications |
| US5617419A (en) * | 1994-09-20 | 1997-04-01 | International Business Machines Corporation | Adapting switch port and work station communication adapters to data frame types with disparate formats and data rates |
| JP3371174B2 (ja) * | 1994-09-22 | 2003-01-27 | ソニー株式会社 | パケット受信装置 |
| US5632016A (en) * | 1994-09-27 | 1997-05-20 | International Business Machines Corporation | System for reformatting a response packet with speed code from a source packet using DMA engine to retrieve count field and address from source packet |
| US5619646A (en) * | 1994-09-27 | 1997-04-08 | International Business Machines Corporation | Method and system for dynamically appending a data block to a variable length transmit list while transmitting another data block over a serial bus |
| US5828903A (en) * | 1994-09-30 | 1998-10-27 | Intel Corporation | System for performing DMA transfer with a pipeline control switching such that the first storage area contains location of a buffer for subsequent transfer |
| US5640592A (en) * | 1994-09-30 | 1997-06-17 | Mitsubishi Kasei America, Inc. | System for transferring utility algorithm stored within a peripheral device to a host computer in a format compatible with the type of the host computer |
| US5602853A (en) * | 1994-11-03 | 1997-02-11 | Digital Equipment Corporation | Method and apparatus for segmentation and reassembly of ATM packets using only dynamic ram as local memory for the reassembly process |
| US5515329A (en) | 1994-11-04 | 1996-05-07 | Photometrics, Ltd. | Variable-size first in first out memory with data manipulation capabilities |
| US5704052A (en) * | 1994-11-06 | 1997-12-30 | Unisys Corporation | Bit processing unit for performing complex logical operations within a single clock cycle |
| US5664124A (en) * | 1994-11-30 | 1997-09-02 | International Business Machines Corporation | Bridge between two buses of a computer system that latches signals from the bus for use on the bridge and responds according to the bus protocols |
| KR0138964B1 (ko) * | 1994-12-14 | 1998-06-15 | 김주용 | 데이타 포멧 변화기를 포함한 차분 펄스 코드 변조기 |
| US5526353A (en) * | 1994-12-20 | 1996-06-11 | Henley; Arthur | System and method for communication of audio data over a packet-based network |
| US5533018A (en) * | 1994-12-21 | 1996-07-02 | National Semiconductor Corporation | Multi-protocol packet framing over an isochronous network |
| US5835733A (en) * | 1994-12-22 | 1998-11-10 | Texas Instruments Incorporated | Method and apparatus for implementing a single DMA controller to perform DMA operations for devices on multiple buses in docking stations, notebook and desktop computer system |
| US5533021A (en) * | 1995-02-03 | 1996-07-02 | International Business Machines Corporation | Apparatus and method for segmentation and time synchronization of the transmission of multimedia data |
| US5559796A (en) * | 1995-02-28 | 1996-09-24 | National Semiconductor Corporation | Delay control for frame-based transmission of data |
| US5594732A (en) * | 1995-03-03 | 1997-01-14 | Intecom, Incorporated | Bridging and signalling subsystems and methods for private and hybrid communications systems including multimedia systems |
| US5519701A (en) * | 1995-03-29 | 1996-05-21 | International Business Machines Corporation | Architecture for high performance management of multiple circular FIFO storage means |
| JP3249334B2 (ja) * | 1995-04-06 | 2002-01-21 | 株式会社東芝 | ディジタルインターフェース装置及びディジタルインターフェース方法 |
| US5655138A (en) * | 1995-04-11 | 1997-08-05 | Elonex I. P. Holdings | Apparatus and method for peripheral device control with integrated data compression |
| FI98028C (fi) * | 1995-05-03 | 1997-03-25 | Nokia Mobile Phones Ltd | Datasovitin |
| US5793953A (en) * | 1995-07-07 | 1998-08-11 | Sun Microsystems, Inc. | Method and apparatus for allowing packet data to be separated over multiple bus targets |
| US5815678A (en) * | 1995-07-14 | 1998-09-29 | Adaptec, Inc. | Method and apparatus for implementing an application programming interface for a communications bus |
| US5752076A (en) * | 1995-08-31 | 1998-05-12 | Intel Corporation | Dynamic programming of bus master channels by intelligent peripheral devices using communication packets |
| US5692211A (en) * | 1995-09-11 | 1997-11-25 | Advanced Micro Devices, Inc. | Computer system and method having a dedicated multimedia engine and including separate command and data paths |
| US5970236A (en) * | 1995-11-14 | 1999-10-19 | Compaq Computer Corporation | Circuit for selectively performing data format conversion |
| US5991520A (en) | 1996-02-02 | 1999-11-23 | Sony Corporation | Application programming interface for managing and automating data transfer operations between applications over a bus structure |
| US5828416A (en) * | 1996-03-29 | 1998-10-27 | Matsushita Electric Corporation Of America | System and method for interfacing a transport decoder to a elementary stream video decorder |
| US5761430A (en) | 1996-04-12 | 1998-06-02 | Peak Audio, Inc. | Media access control for isochronous data packets in carrier sensing multiple access systems |
| KR19990044590A (ko) | 1996-07-15 | 1999-06-25 | 니시무로 타이죠 | 디지탈 인터페이스를 구비하는 장치, 이 장치를 이용한 네트워크 시스템 및 카피 방지 방법 |
| US5774683A (en) * | 1996-10-21 | 1998-06-30 | Advanced Micro Devices, Inc. | Interconnect bus configured to implement multiple transfer protocols |
| US5761457A (en) * | 1996-10-21 | 1998-06-02 | Advanced Micro Devices Inc. | Inter-chip bus with fair access for multiple data pipes |
| US5835793A (en) * | 1997-05-02 | 1998-11-10 | Texas Instruments Incorporated | Device and method for extracting a bit field from a stream of data |
| US5938752C1 (en) * | 1997-05-20 | 2002-02-05 | Microsoft Corp | System and method for encapsulating legacy data transport protocols for ieee 1394 serial bus |
| US6085270A (en) | 1998-06-17 | 2000-07-04 | Advanced Micro Devices, Inc. | Multi-channel, multi-rate isochronous data bus |
| US6226338B1 (en) | 1998-06-18 | 2001-05-01 | Lsi Logic Corporation | Multiple channel data communication buffer with single transmit and receive memories |
| US6145016A (en) | 1998-09-03 | 2000-11-07 | Advanced Micro Devices, Inc. | System for transferring frame data by transferring the descriptor index data to identify a specified amount of data to be transferred stored in the host computer |
| US6516371B1 (en) | 1999-05-27 | 2003-02-04 | Advanced Micro Devices, Inc. | Network interface device for accessing data stored in buffer memory locations defined by programmable read pointer information |
-
1998
- 1998-10-14 US US09/172,994 patent/US6167471A/en not_active Expired - Lifetime
-
1999
- 1999-10-07 JP JP2000576341A patent/JP4007572B2/ja not_active Expired - Fee Related
- 1999-10-07 DE DE69914212T patent/DE69914212T2/de not_active Expired - Lifetime
- 1999-10-07 WO PCT/US1999/023403 patent/WO2000022502A1/en active IP Right Grant
- 1999-10-07 AU AU12014/00A patent/AU1201400A/en not_active Abandoned
- 1999-10-07 EP EP99970479A patent/EP1121633B1/en not_active Expired - Lifetime
- 1999-10-07 KR KR1020017004565A patent/KR100605657B1/ko not_active IP Right Cessation
- 1999-10-07 AT AT99970479T patent/ATE257958T1/de not_active IP Right Cessation
- 1999-10-12 TW TW088117619A patent/TW455808B/zh not_active IP Right Cessation
-
2000
- 2000-09-26 US US09/670,508 patent/US6757760B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6167471A (en) | 2000-12-26 |
| KR20010080097A (ko) | 2001-08-22 |
| AU1201400A (en) | 2000-05-01 |
| EP1121633B1 (en) | 2004-01-14 |
| DE69914212T2 (de) | 2004-10-21 |
| ATE257958T1 (de) | 2004-01-15 |
| JP2002527972A (ja) | 2002-08-27 |
| US6757760B1 (en) | 2004-06-29 |
| KR100605657B1 (ko) | 2006-07-28 |
| EP1121633A1 (en) | 2001-08-08 |
| TW455808B (en) | 2001-09-21 |
| DE69914212D1 (de) | 2004-02-19 |
| EP1121633A4 (en) | 2002-02-06 |
| WO2000022502A1 (en) | 2000-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4007572B2 (ja) | 処理要素をプログラム位置にディスパッチする方法及び装置 | |
| US6947442B1 (en) | Data transfer control device and electronic equipment | |
| US6985977B2 (en) | System and method for transferring data over a communication medium using double-buffering | |
| US7567590B2 (en) | Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure | |
| JP3336816B2 (ja) | マルチメディア通信装置及び方法 | |
| US5752076A (en) | Dynamic programming of bus master channels by intelligent peripheral devices using communication packets | |
| EP0803819A2 (en) | Method of assigning a data packet to a channel in a IEEE 1394 communications system | |
| JPH1040211A (ja) | パケット化されたデータ通信インタフェース機器内での直接メモリアクセス優先順位を割り当てるための方法ならびにｄｍａチャンネル回路 | |
| US7249204B2 (en) | Data transfer control device electronic equipment and method data transfer control | |
| WO2001006722A1 (fr) | Dispositif de commande de transfert de donnees et appareil electronique | |
| JPH10229410A (ja) | データ処理装置、電子機器および通信システム | |
| US6041286A (en) | Apparatus for and method of accurately obtaining the cycle time of completion of transmission of video frames within an isochronous stream of data transmitted over an IEEE 1394 serial bus network | |
| JP4033915B2 (ja) | データストリーム制御方法及び装置 | |
| US6421745B1 (en) | Asynchronous connections with scattering page tables for transmitting data from a producer device to a consumer device over an IEEE 1394 serial data bus | |
| JP4184458B2 (ja) | 通信インタフェースで受信されたパケットデータからの制御情報の抽出方法ならびにビデオデータパケット制御回路 | |
| JP3967792B2 (ja) | パケット化されたデータ通信インタフェース機器のｐｃｉシリアルバスインタフェース機器回路を自律的に動作させるための方法ならびに自律ブート回路 | |
| JPH09190390A (ja) | サイクリック伝送システム | |
| JPH1069456A (ja) | パケットデータ通信システム内のｄｍａ機械を制御するためのパケット制御リストを形成するための方法ならびにそのフォーマット | |
| JP2004118704A (ja) | インターフェイス装置およびインターフェイス装置の制御方法 | |
| JPH0686285A (ja) | 映像伝送装置 | |
| JP2004173304A (ja) | データ転送制御装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040809 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060801 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070330 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070608 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070827 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130907 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |