KR100605657B1 - 수신된 데이터를 처리하는 방법 및 장치와, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스 - Google Patents

수신된 데이터를 처리하는 방법 및 장치와, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스 Download PDF

Info

Publication number
KR100605657B1
KR100605657B1 KR1020017004565A KR20017004565A KR100605657B1 KR 100605657 B1 KR100605657 B1 KR 100605657B1 KR 1020017004565 A KR1020017004565 A KR 1020017004565A KR 20017004565 A KR20017004565 A KR 20017004565A KR 100605657 B1 KR100605657 B1 KR 100605657B1
Authority
KR
South Korea
Prior art keywords
channel number
data
received
address value
stored
Prior art date
Application number
KR1020017004565A
Other languages
English (en)
Other versions
KR20010080097A (ko
Inventor
중젠 리우
브루스 에이. 페어맨
Original Assignee
소니 일렉트로닉스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 일렉트로닉스 인코포레이티드 filed Critical 소니 일렉트로닉스 인코포레이티드
Publication of KR20010080097A publication Critical patent/KR20010080097A/ko
Application granted granted Critical
Publication of KR100605657B1 publication Critical patent/KR100605657B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/90—Buffering arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Information Transfer Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Small-Scale Networks (AREA)
  • Exchange Systems With Centralized Control (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Facsimiles In General (AREA)

Abstract

수신된 데이터의 채널 번호에 기초하여 프로그램 위치에 프로세싱 요소를 디스패칭(dispatching)하기 위한 장치는 각각, 채널 번호 필드(62)와 유효 비트 필드(64)와 대응 명령 포인터 필드(66)가 있는 다수의 저장 위치를 갖는 채널 포인터 레지스터(60)를 포함한다. 등시 채널(isochronous channel)이 수신에 사용되기 위해 위치될 때, 호스트 디바이스는 채널 번호와 대응 명령 포인터 값을 저장 위치에 프로그래밍한다. 저장 위치가 프로그래밍될 때, 이 저장 위치 안의 유효 비트 또한 바람직하게 설정된다. 대응 명령 포인터 값은 상기 등시 채널에 수신된 데이터를 처리하기 위해 사용될 일련의 명령들을 포인팅한다. 그 다음, 등시 데이터가 수신되면, 상기 데이터가 수신되는 채널 번호는 상기 채널 포인터 레지스터(60)의 유효 저장 위치들 내의 채널 번호들과 비교된다(70).

Description

수신된 데이터를 처리하는 방법 및 장치와, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스{METHOD AND APPARATUS FOR PROCESSING RECEIVED DATA, AND RECEIVING DEVICE FOR RECEIVING DATA FROM ONE OR MORE REMOTE DEVICES}
본 발명은 디바이스에 의해 수신된 데이터 수신을 관리하는 분야에 관한 것이다. 좀 더 구체적으로, 본 발명은 디바이스에 의해 채널에 수신된 데이터 수신을 관리하는 분야에 관한 것이다.
1995년에 비준된 초안인 IEEE 표준, "고성능 직렬 버스를 위한 IEEE 1394 표준(IEEE 1394 Standard For A High Performance Serial Bus)"은 비동기 및 등시 포맷 데이터 전송(asynchronous and isochronous format data transfers) 모두를 지원하는, 저렴한 고속 직렬 버스 아키텍처를 구현하기 위한 국제 표준이다. 등시 데이터 전송은 실시간 전송으로 이루어지며, 실시간 전송은 중요 순간들 사이의 시간 간격들이 송신 및 수신 애플리케이션 모두에서 동일한 지속 시간을 갖도록 일어난다. 등시적으로 송신된 각 데이터 패킷은 자체 시간 주기 동안 전송된다. IEEE 1394-1995 표준 버스 아키텍처는 애플리케이션들 간 등시 데이터 전송을 위해 64 개까지의 채널을 제공한다. 6 비트 채널 번호는 적절한 애플리케이션에 의한 수신을 보장하기 위하여 데이터로 브로드캐스팅된다. 이는 다중 애플리케이션이 상기 버스 구조를 통해 등시 데이터를 동시에 송신하도록 한다. 비동기 전송은 가능한 한 즉시 발생하고, 소스에서 목적지로 모든 데이터를 전송하는, 전통적인 데이터 전송 오퍼레이션이다.
IEEE 1394-1995 표준은 디지털 디바이스들 간 상호 접속을 위한 고속 직렬 버스를 제공하며, 이에 의해 범용 I/O 접속을 제공한다. IEEE 1394-1995 표준은 애플리케이션을 위한 디지털 인터페이스를 규정하며 이에 의해, 상기 버스를 통해 송신되기 전에 디지털 데이터를 아날로그 데이터로 변환시키는 애플리케이션을 필요치 않게 된다. 이에 따라, 수신 애플리케이션은 아날로그 데이터가 아닌 디지털 데이터를 상기 버스로부터 수신할 것이고, 그러므로 아날로그 데이터를 디지털 데이터로 변환시키지 않아도 된다. IEEE 1394-1995 표준에 요구되는 케이블은 이러한 디바이스를 접속하는데 사용되는 부피가 더 큰 다른 케이블들과 비교해서 크기(size)가 매우 얇다. 디바이스들은 상기 버스가 활성인 동안 IEEE 1394-1995 버스에 추가되거나 상기 버스에서 제거될 수 있다. 디바이스가 이렇게 추가되거나 제거되면, 그 이후에 상기 버스는 존재하는 노드들 간의 데이터 전송을 위해 자동으로 자기 자신(상기 버스)을 재구성한다. 노드는 상기 버스 구조에 대해, 고유한 식별 번호를 갖는 논리 엔티티로 고려된다. 각 노드는 식별 확인 ROM과 표준화된 제어 레지스터 세트와 자기 자신의 어드레스 공간을 제공한다.
IEEE 1394-1995 표준은 도 1 에 도시된 바와 같은 프로토콜을 규정한다. 이 프로토콜은 트랜잭션층(12)과 링크층(14)과 물리층(16)에 접속된 직렬 버스 관리 블록(10)을 포함한다. 물리층(16)은 디바이스 또는 애플리케이션과 IEEE 1394-1995 케이블 사이의 전기적 접속과 기계적 접속을 제공한다. 물리층(16)은 또한, IEEE 1394-1995 버스에 접속된 모든 디바이스들이 상기 버스에 대한 액세스 뿐 아니라 실제 데이터 송신 및 수신에 접속하는 것을 보장하기 위한 중재(arbitration)를 제공한다. 링크층(14)은 비동기 및 등시 데이터 패킷 전송을 위한 데이터 패킷 배달 서비스를 제공한다. 이는 확인 응답 프로토콜(acknowledgement protocol)을 사용하는 비동기 데이터 송신과, 제 시간 데이터 배달(just in time data delivery)을 위한 실시간 보장 대역폭 프로토콜(real-time guaranteed bandwidth protocol)을 제공하는 등시 데이터 송신 모두를 지원한다. 트랜잭션 층(12)은 판독, 기록 및 잠금을 포함하는 비동기 데이터 전송의 종료에 필요한 커맨드(command)들을 지원한다. 직렬 버스 관리 블록(10)은 등시 데이터 전송을 관리하는 등시 자원 관리자(isochronous resource manager)를 포함한다. 직렬 버스 관리 블록(10)은 또한, 중재시간(arbitration timing)을 최적화하는 형태로 상기 직렬 버스에 대한 전체적인 구성 제어를 제공하고, 상기 버스 상의 모든 디바이스를 위한 적절한 전력의 보장, 사이클 마스터(cycle master)의 할당, 등시 채널 및 대역폭 자원의 할당, 및 에러들의 기본 통고(notification)를 제공한다.
앞에서 논의된 바와 같이, IEEE 1394-1995 디바이스는 다중 채널을 통해 등시 데이터를 송신 및 수신할 수 있는 능력을 포함한다. IEEE 1394-1995 표준은 디바이스들로 이루어진 IEEE 1394-1995 네트워크 내에서 사용될 서로 다른 등시 채널을 64 개까지 제공한다. 그러나, 현재의 구현에 있어, 특정 IEEE 1394-1995 디바이스들은 단지, 64개 미만의 채널을 갖는 서브 세트를 통해 등시 데이터를 송신 및 수신할 수 있도록 만들어지고 있다. 등시 채널에 데이터를 수신하면, 이 데이터는 수신 디바이스에 의해 처리되어야 한다. 이 처리는 임의 또는 모든 디스플레이(displaying)와, 조작(manipulating)과 다음 단계로의 진행(forwarding)과 저장(storing) 하는 것을 포함한다. 종종, 서로 다른 등시 채널에 수신된 데이터는 디바이스(이 디바이스로부터 데이터가 수신됨)의 종류와 수신된 데이터의 종류와 상기 데이터의 사용 용도에 따라, 서로 다르게 처리된다. 등시 채널에 수신된 데이터가 효율적으로 수신되거나 처리되지 않으면, 결과적으로 디스플레이 또는 상기 데이터의 사용에 대한 에러가 나타날 수 있다.
수신된 데이터의 채널 번호에 기초한 프로그램 위치에 처리 요소를 디스패칭하는 장치로, 이 장치는 각각 채널 번호 필드와 유효 비트 필드와 대응 명령 포인터 필드를 갖는 다수의 저장 위치를 구비하는 채널 포인터 레지스터를 포함한다. 등시 채널이 수신에 사용되기 위해 할당될 때, 호스트 디바이스는 채널 번호와 대응 명령 포인터 값을 저장 위치에 프로그래밍한다. 저장 위치가 프로그래밍되면, 상기 저장 위치 내의 유효 비트 또한 바람직하게 설정된다. 대응 명령 포인터 값은 상기 등시 채널에 수신된 데이터를 처리하기 위해 사용될 일련의 명령들에 포인팅한다. 그 다음에 등시 데이터가 수신되면, 데이터가 수신된 채널 번호는 채널 포인터 레지스터에 있는 유효 저장 위치 내의 채널 번호와 비교된다. 유효 저장 위치내의 상기 채널 번호들 중 하나가 수신된 데이터의 채널 번호와 일치하면, 대응 명령 포인터 값은 출력되고, 상기 데이터는 상기 대응 명령 포인터 값에 의해 지정된 위치에서 시작하는 일련의 명령들에 따라 처리된다. 그렇지 않고, 상기 수신된 데이 터의 채널 번호가 유효 저장 위치 내의 채널 번호 중 어느 것과도 매칭하지 않으면, 디폴트(default) 명령 포인터 값은 출력되고, 상기 수신된 데이터는 상기 디폴트 명령 포인터 값에 의해 지정된 위치에서 시작하는 일련의 명령들에 따라 처리된다.
본 발명의 한 관점에서, 수신된 데이터를 처리하는 방법은, 수신된 채널 번호 상에서 데이터를 수신하는 단계와; 상기 수신 채널 번호와 복수의 메모리 위치 내의 저장된 채널 번호들을 비교하되, 복수의 메모리 위치 각각은 대응 저장 채널 번호에 수신된 데이터를 처리하기 위한 일련의 명령들에 대한 시작 어드레스를 지정하는 대응 어드레스 값을 포함하는, 비교 단계와; 상기 저장된 채널 번호 중 하나가 상기 수신된 채널 번호와 매칭하면, 출력 어드레스 값으로서, 상기 수신 채널 번호에 매칭하는 상기 저장된 채널 번호에 대응하는 대응 어드레스 값을 제공하는 단계와; 상기 저장된 채널 번호들 중 어느 것도 수신된 채널 번호와 매칭하지 않으면, 상기 출력 어드레스 값으로서 디폴트 어드레스 값을 제공하는 단계를 포함한다. 상기 방법은 데이터 수신을 위해 할당된 채널 번호를 할당하는 단계와; 상기 메모리 위치에 대한 대응 어드레스 값과 저장된 채널 번호를 형성하기 위하여, 상기 할당된 채널 번호와 대응 할당 어드레스 값을 상기 메모리 위치 중의 하나로 프로그래밍하는 단계를 더 포함한다. 상기 디폴트 어드레스 값은, 상기 수신된 채널 번호 상에서 수신된 데이터를 처리하기 위하여, 일련의 디폴트 명령들에 대한 디폴트 시작 어드레스를 지정한다. 상기 메모리 위치는 레지스터 내의 위치들이다. 상기 방법은 프로그래밍된 메모리 위치 내의 유효 비트를 프로그래밍하는 단계를 더 포함한다. 상기 데이터는 등시 데이터인 것이 바람직하다.
본 발명의 다른 관점에서, 수신된 데이터를 처리하는 장치는, 저장된 채널 번호를 저장하기 위한 채널 번호 필드와, 저장된 어드레스 값을 저장하기 위한 명령 포인터 필드를 각각 포함하는 복수의 저장 위치와; 상기 복수의 저장 위치에 접속되고, 데이터가 수신된 수신 채널 번호를 수신하기 위하여 구성된 비교 회로로서, 임의의 상기 저장된 채널 번호가 상기 수신된 채널 번호와 매칭하는 지를 결정하기 위하여, 상기 저장된 채널 번호와 상기 수신된 채널 번호를 비교하는 비교 회로와; 출력 어드레스 값으로서 상기 수신된 채널 번호를 매칭하는 상기 저장된 채널 번호를 갖는 상기 저장 위치내의 상기 저장된 어드레스 값을 제공하기 위하여, 상기 비교 회로와 상기 복수의 저장 위치에 접속된 출력 회로를 포함한다. 상기 장치는, 디폴트 어드레스 값을 저장하고, 상기 저장된 채널 번호 중 어느 것도 상기 수신된 채널 번호와 매칭하지 않으면 상기 출력 어드레스 값으로서 상기 디폴트 어드레스 값을 제공하기 위하여, 상기 출력 회로에 접속된 디폴트 저장 위치를 추가로 포함한다. 상기 저장 위치들은 각각 유효 비트를 추가로 포함한다. 상기 저장 위치는 프로그래밍이 가능하다. 상기 장치는 상기 저장된 채널 번호와 상기 저장된 어드레스 값들을 프로그래밍하기 위하여, 상기 복수의 저장 위치들에 접속된 호스트 디바이스를 추가로 포함한다. 상기 호스트 디바이스는 상기 저장 위치가 프로그래밍될 때 상기 저장 위치내의 상기 유효 비트를 설정한다. 상기 장치는 상기 출력 어드레스 값을 수신하기 위하여 상기 출력 회로에 접속된 처리 디바이스를 추가로 포함하며, 여기서 상기 출력 어드레스 값은 상기 수신된 채널 번호 상에서 수신된 데이터를 처리하기 위해 사용될 일련의 명령들에 대한 시작 위치를 지정한다. 상기 데이터는 등시 데이터인 것이 바람직하다.
본 발명의 또 다른 관점에서, 수신된 데이터를 처리하기 위한 장치는, 저장된 채널 번호를 저장하기 위한 채널 번호 필드와 저장된 어드레스 값을 저장하기 위한 명령 포인터 필드를 각각 갖는 복수의 저장 위치를 포함하는 저장 수단과; 상기 저장 수단과 접속되고, 데이터가 수신되는 수신된 채널 번호를 수신하기 위해 구성된 비교 수단으로서, 임의의 상기 저장 채널 번호가 상기 수신된 채널 번호와 매칭하는 지를 결정하기 위하여, 상기 저장된 채널 번호와 상기 수신된 채널 번호를 비교하는, 비교 수단과; 출력 어드레스 값으로서 상기 수신 채널 번호에 매칭하는 상기 저장된 채널 번호를 갖는 상기 저장 위치 내의 상기 저장 어드레스 값을 제공하기 위하여, 상기 비교 수단과 상기 저장 수단에 접속된 제공 수단을 포함한다. 상기 장치는 디폴트 어드레스 값을 저장하고, 상기 저장된 채널 번호들 중 상기 수신된 채널 번호와 매칭하는 것이 없다면 상기 출력 어드레스 값으로서 상기 디폴트 어드레스 값을 제공하기 위하여, 상기 제공 수단에 접속된 디폴트 저장 위치를 더 포함한다. 상기 저장 위치는 각각 유효 비트를 더 포함한다. 상기 저장 위치들은 프로그래밍 가능하다. 상기 장치는 상기 저장된 채널 번호들과 상기 저장된 어드레스 값들을 프로그래밍하기 위하여, 상기 저장 수단에 접속된 호스트 디바이스를 더 포함한다. 상기 호스트 디바이스는 상기 저장 위치가 프로그래밍될 때, 상기 저장 위치 내의 상기 유효 비트를 설정한다. 상기 장치는 상기 출력 어드레스 값을 수신하기 위하여 상기 제공 수단에 접속된 처리 디바이스를 더 포함하며, 상기 출력 어드레스 값은 상기 수신된 채널 번호에 수신된 데이터를 처리하기 위해 사용될 일련의 명령들에 대한 시작 위치를 지정한다. 상기 저장 수단은 레지스터이다. 상기 데이터는 등시 데이터인 것이 바람직하다.
본 발명의 또 다른 관점에서, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스는, 하나 이상의 수신된 채널 번호 상에서 데이터를 수신하기 위하여 구성된 인터페이스 회로와; 저장된 채널 번호를 저장하기 위한 채널 번호 필드와, 저장된 어드레스 값을 저장하기 위한 명령 포인터 필드와, 제 1 및 제 2 상태를 갖는 유효 비트를 각각 포함하는 복수의 저장 위치로서, 여기서 저장 위치에 대한 상기 유효 비트가 상기 제 1 상태 일 때, 상기 저장 위치가 유효한, 복수의 저장 위치와; 수신된 데이터에 대응하는 상기 수신된 채널 번호를 수신하고, 임의의 상기 저장된 채널 번호가 상기 수신된 채널 번호와 매칭하는 지를 결정하기 위해 상기 저장된 채널 번호와 상기 수신된 채널 번호를 비교하기 위하여, 상기 인터페이스 회로와 상기 복수의 저장 위치에 접속된 비교 회로와; 디폴트 어드레스 값을 저장하는 디폴트 저장 위치와; 유효 저장 위치 내의 상기 저장된 채널 번호 중 하나가 상기 수신된 채널 번호와 매칭하면, 출력 어드레스 값으로서 상기 수신된 채널 번호와 매칭하는 상기 저장된 채널 번호를 갖는 상기 저장 위치 내에 상기 저장된 어드레스 값을 제공하고, 상기 유효 저장 위치 내의 상기 저장된 채널 번호들 중 상기 수신된 채널 번호와 매칭되는 것이 없다면, 상기 출력 어드레스 값으로서 상기 디폴트 어드레스 값을 제공하기 위하여, 상기 비교 회로와 상기 복수의 저장 위치와 상기 디폴트 저장 위치에 접속된 출력 회로를 포함한다. 상기 비교 회로는 단지, 상기 유효 저장 위치 안에 있는 저장된 채널 번호들과 상기 수신된 채널 번호를 비교한다. 상기 저장 위치는 프로그래밍 가능하다. 상기 호스트 디바이스는 상기 저장 위치가 프로그래밍될 때 상기 저장 위치 내의 상기 유효 비트를 설정한다. 상기 수신 디바이스는 상기 출력 어드레스 값을 수신하기 위하여 상기 출력 회로에 접속된 처리 디바이스를 더 포함하며, 여기서 상기 출력 어드레스 값은 상기 수신된 채널 번호 상에서 수신된 상기 데이터를 처리하기 위해 사용될 일련의 명령들에 대한 시작 위치를 지정한다.
도 1은 IEEE 1394-1995 표준에 대한 프로토콜을 도시한 도면.
도 2는 컴퓨터 시스템과 비디오 카메라를 포함하는 예시적인 IEEE 1394-1995 직렬 버스 네트워크를 도시한 도면.
도 3은 상기 컴퓨터 시스템(20)의 내부 구성 성분에 대한 블록도.
도 4는 본 발명의 바람직한 실시예에 따른 채널 포인터 레지스터를 도시한 도면.
수신된 데이터의 채널 번호에 기초하는 프로그램 위치에 처리 요소를 디스패칭하는 장치는 채널 포인터 레지스터를 포함한다. 이 채널 포인터 레지스터는 각각 채널 번호 필드와 유효 비트 필드와 대응 명령 포인터 필드를 갖는 다수의 저장 위치를 포함한다. 각 저장 위치는 호스트 디바이스가 등시 채널을 할당하고 상기 등시 채널에 데이터 수신의 시작을 기대할 때, 호스트 디바이스에 의해 프로그래밍된 다. 상기 채널 포인터 레지스터 내의 저장 위치가 프로그래밍될 때, 채널 번호(호스트 디바이스는 이 채널 번호에 등시 데이터의 수신을 요구한다)는 상기 채널 번호 필드에 기록되며, 대응 명령 포인터 값은 명령 포인터 필드에 기록된다. 대응 명령 포인터 값은 바람직하게 등시 데이터 파이프(IDP : isochronous data pipe)에 의해 인식되는 프로그램 위치이며, 상기 IDP는 상기 등시 채널에 수신된 데이터를 처리하기 위한 프로그램 명령들을 포함한다. 저장 위치가 채널 번호와 대응 명령 포인터 값으로 프로그래밍되면, 상기 유효 비트 필드 내의 유효 비트는 논리적 고전압 레벨로 설정된다. 논리적 저전압 레벨 값을 갖는 유효 비트가 있는 저장 위치들만이 프로그래밍될 수 있다. 상기 저장 위치내의 데이터가 더 이상 유효하지 않거나 등시 채널이 재 할당되었을 때, 상기 저장 위치내의 유효 비트는 논리적 저전압 레벨로 재 설정되며, 상기 저장 위치 내의 데이터가 더 이상 유효하지 않다는 것을 시그널링한다.
등시 데이터가 호스트 디바이스에 의해 수신되면, 호스트 디바이스는 등시 데이터가 수신 완료된 채널을 결정한다. 이 채널 번호는 그 다음에, 채널 포인터 레지스터의 유효 저장 위치 내에 있는 채널 번호들과 비교된다. 유효 저장 위치 내의 채널 번호들 중 하나가 현재 수신 채널 번호와 매칭하면, 채널 포인터 레지스터는 상기 매칭 저장 위치내의 명령 포인터 값을 출력한다. 이 명령 포인터 값은 프로그램 위치에 포인팅한다. 그 다음에, 이 프로그램 위치에서 시작하는 프로그램 위치는 상기 현재 수신 채널 번호 상에서 수신된 데이터를 처리하기 위하여 호스트 디바이스에 의해 사용된다. 바람직하게 상기 호스트 디바이스는, 본 명세서에서 참고 문헌으로 사용되는 1996년 3월 7일 출원된 미국 특허출원(08/612,322), 제목 "애플리케이션과 버스 구조 사이를 흐르는 고속 등시 데이터 스트림을 관리하고 조작하기 위한 등시 데이터 파이프(ISOCHRONOUS DATA PIPE FOR MANAGING AND MANIPULATING A HIGH-SPEED STREAM OF ISOCHRONOUS DATA FLOWING BETWEEN AN APPLICATION AND A BUS STRUCTURE)"에 나타난 바와 같이, 수신된 등시 데이터를 처리하기 위하여 등시 데이터 파이프를 이용한다. 대안적으로, 임의의 다른 적절한 처리 디바이스가 상기 인입 등시 데이터를 처리하기 위하여 사용될 수 있다.
상기 채널 포인터 레지스터의 상기 유효 저장 위치 내에 있는 채널 번호들 중 어느 것도 현재 수신 채널 번호와 매칭하지 않는다면, 상기 채널 포인터 레지스터는 명령 포인터 디폴트 값을 출력한다. 이 명령 포인터 디폴트 값은 디폴트 프로그램 위치로 포인팅한다. 그러면, 이 프로그램 위치에서 시작하는 디폴트 프로그램 명령은 현재의 수신 채널 번호 상에서 수신된 데이터를 처리하기 위하여 IDP 또는 적절한 다른 처리 디바이스에 의해 사용된다.
본 발명을 구현하고 컴퓨터 시스템과 비디오 카메라를 포함하는, 예시적 IEEE 1394-1995 직렬 버스 네트워크가 도 2에 도시되어 있다. 컴퓨터 시스템(20)은 관련 디스플레이(22)를 포함하며, IEEE 1394-1995 직렬 버스 케이블(26)에 의해 비디오 카메라(24)와 연결된다. 비디오 데이터와 관련 데이터는 IEEE 1394-1995 직렬 버스 케이블(26)을 통해 비디오 카메라(24)와 컴퓨터 시스템(20) 사이에 송신된다.
컴퓨터 시스템(20)의 내부 구성 성분에 대한 블록도가 도 3에 도시되어 있다. 컴퓨터 시스템(20)은 중앙 처리 장치(CPU)(44)와, 기본 메모리(30)와, 비디오 메모리(46)와, 대용량 저장 장치(32)와 IEEE1394-1995인터페이스 회로(28)를 포함하며, 이 모두는 기존의 양방향 시스템 버스(34)에 의해 서로 접속된다. 인터페이스 회로(28)는 IEEE 1394-1995 직렬 버스를 통한 통신을 송신하고 수신하는 물리 인터페이스 회로(42)와, 상기 물리 인터페이스 회로(42)를 통해 수신되고 송신되는 등시 데이터 스트림을 처리하는데 사용되는 등시 데이터 파이프(52)를 포함한다. 상기 물리 인터페이스 회로(42)는 IEEE 1394-1995 직렬 버스 케이블(26)을 거쳐 카메라(24)에 접속된다. 시스템 버스(34)는 메모리(30, 46)의 임의 부분을 어드레싱하는 어드레스 버스를 포함한다. 시스템 버스(34)는 또한, CPU(44)와 기본 메모리(30)와 비디오 메모리(46)와, 대용량 저장 디바이스(32)와 인터페이스 회로(28) 간에 데이터를 전송하기 위한 데이터 버스를 포함한다.
컴퓨터 시스템(20)은 또한, 키보드(38)와 마우스(40)와 관련 디스플레이(22)를 포함한 다수의 주변 입력 및 출력 디바이스에 연결된다. 상기 키보드(38)는 사용자가 컴퓨터 시스템(20)에 데이터와 제어 명령을 입력하게 하는 CPU(44)에 접속된다. 기존 방식 마우스(40)는 커서 제어 디바이스로서 디스플레이(22) 상의 그래픽 이미지를 조작하기 위해 키보드(38)에 접속된다. 당업계에 널리 알려진 것처럼, 상기 마우스(40)는 대안적으로 직렬 포트를 통해 컴퓨터(20)에 직접 연결될 수 있다.
비디오 메모리(46) 포트는 비디오 멀티플렉스 및 시프터 회로(video multiplex and shifter circuit)(48)에 접속되며, 그 다음에 상기 회로(48)는 비디오 증폭기(50)에 접속된다. 비디오 증폭기(50)는 디스플레이(22)를 구동한다. 비디 오 다중 및 이동 회로(48)와 비디오 증폭기(50)는 디스플레이(22)에 사용하기 적절한 신호들을 래스터하기 위하여 상기 비디오 메모리(46)에 저장되어 있는 픽셀 데이터를 변환한다.
본 발명의 채널 포인터 레지스터가 도 4에 도시되어 있다. 상기 채널 포인터 레지스터는 호스트 디바이스의 기본 메모리(30) 안에 상주하는 것이 바람직하다. 대안적으로, 상기 채널 포인터 레지스터는 전용 레지스터 내에 제공된다. 상기 채널 포인터 레지스터(60)는 각기 채널 번호 필드(62)와, 유효 비트 필드(64)와 대응 명령 포인터 필드(66)를 포함하는 8개의 저장 위치를 갖는, 22 비트 레지스터인 것이 바람직하다. 대응 명령 포인터 값은 상기 저장 위치의 비트 0 내지 비트 11까지 인 상기 대응 명령 포인터 필드(66) 내에 저장된다. 상기 유효 비트는 상기 저장 위치의 비트 15에 있는 유효 비트 필드(64)내에 저장된다. 채널 번호는 상기 저장 위치의 비트 16 내지 비트 21 까지 인 채널 번호 필드(62) 내에 저장된다. 상기 저장 위치의 비트들(12 내지 14)은 예비용으로 남겨두는 것이 바람직하다. 채널 포인터 레지스터(60)는 또한, 디폴트 명령 포인터 값 저장 위치(68)를 포함하는데, 여기서 디폴트 명령 포인터 값은 수신된 데이터의 채널 번호가 상기 채널 포인터 레지스터(60)내에 저장된 임의의 유효 채널 번호들과 매칭하지 않을 때 사용하기 위해 저장된다.
호스트 데이터 입력 신호(HostDataIn)는 상기 채널 포인터 레지스터(60) 내의 저장 위치를 프로그래밍하기 위하여, 채널 포인터 레지스터(60)에 접속된다. 호스트 데이터 입력 신호(HostDataIn)는 등시 채널들(호스트 디바이스는 이 채널들에 데이터를 수신한다)을 위한 적절한 데이터로 저장 위치를 프로그래밍하기 위하여 호스트 디바이스에 의해 제공된다. 호스트 기록 스트로브 입력(host write strobe input, HostWr)은 데이터를 상기 채널 포인터 레지스터(60)에 스트로빙하기 위하여 채널 포인터 레지스터(60)에 접속된다. 호스트 어드레스 입력 신호(HostAdr)는 상기 호스트 디바이스에 의해 제공되며, 호스트 데이터 입력 신호(HostDataIn) 상의 데이터가 상기 채널 포인터 레지스터(60)내의 어떤 저장 위치에 쓰여지는 지를 지정한다. 채널 포인터 레지스터(60)는 상기 수신된 데이터의 채널 번호에 따라 12 비트 명령 포인터 출력 신호(IP)를 제공한다.
상기 채널 포인터 레지스터(60)내의 저장 위치는 또한, IDP(52) 내의 산술 논리 연산 장치(ALU : arithmetic logic unit) 또는 호스트 디바이스 내의 다른 처리 요소에 의해 기록되거나, 이로부터 판독된다. 어큐뮬레이터(accumulator) 데이터 입력 신호(AccData)는 또한, 상기 채널 포인터 레지스터(60)내의 저장 위치를 프로그래밍하기 위하여 채널 포인터 레지스터(60)에 접속된다. 기록 물리적 어드레스 입력 신호(write physical address input signal, WrPhyAdr)와 판독 물리적 어드레스 입력 신호(RdPhyAdr)와 레지스터 물리적 기록/판독 스트로브 입력 신호(register physical write/read strobe input signal, PhyWrRdn)는 상기 채널 포인터 레지스터(60)에 접속되며, 상기 채널 포인터 레지스터(60) 내의 저장 위치에 데이터를 기록하거나, 이 저장 위치로부터 데이터를 판독하기 위하여 ALU에 의해 사용된다.
상기 채널 포인터 레지스터(60) 내의 각 저장 위치는 상기 채널 포인터 레지스터(60) 내의 채널 번호와 현재 호스트 디바이스가 데이터를 수신하는 채널 번호를 비교하기 위하여 채널 번호 비교기(70)에 접속된다. 채널 포인터 레지스터(60)내의 각 저장 위치에 대한 유효 비트 값은 또한, 신호선(Valid)을 통해 채널 번호 비교기(70)에 제공된다. 상기 신호선(Valid)을 통해 제공된 유효 비트 값들을 사용함으로써, 채널 번호 비교기(70)는 상기 채널 포인터 레지스터(60)내의 어떤 저장 위치가 유효 채널 번호와 대응 명령 포인터를 포함하는 지를 쉽게 결정할 수 있다. 6비트 수신 채널 번호 입력 신호(RxChanNum)는 상기 채널 번호 비교기(70)에 접속된다. 상기 수신 채널 번호 입력 신호(RxChanNum)는 IDP(52) 또는 호스트 디바이스 내의 다른 처리 요소들로부터 제공되며, 현재 데이터가 수신되는 채널 번호를 지정한다. 수신 채널 히트 출력 신호(receive channel hit output signal, RxChanHit)는 상기 채널 번호 비교기(70)로부터 제공된다. 상기 수신 채널 히트 출력 신호(RxChanHit)는, 현재 데이터가 수신되고 있는 등시 채널이 상기 채널 포인터 레지스터(60)의 유효 저장 위치 중 하나 안에 있는 채널 번호와 매칭할 때, 비교기(70)에 의해 활성화되고 논리적 고전압 레벨로 상승된다. 수신 채널 히트 출력 신호(RxChanHit)는, 데이터가 현재 수신되고 있는 등시 채널이 상기 채널 포인터 레지스터(60)의 유효 저장 위치 내에 있는 임의 채널 번호들과 매칭하지 않을 때, 상기 비교기(70)에 의해 비활성화 되고 논리적 저전압 레벨로 내려간다.
상기 채널 포인터 레지스터(60) 내의 저장 위치를 프로그래밍할 때, 호스트 디바이스는 데이터가 상기 호스트 데이터 입력 신호(HostDataIn)의 상기 저장 위치에 기록되도록 한다. 호스트 디바이스는 또한, 상기 호스트 어드레스 입력 신호(HostAdr)상의 기록될 저장 위치에 대한 어드레스를 제공한다. 상기 채널 포인터 레지스터 내에 있는 저장 위치의 어드레스가 상기 호스트 어드레스 입력 신호(HostAdr)에 있고, 상기 저장 위치에 기록될 데이터가 상기 호스트 데이터 입력 신호(HostDataIn)에 있을 때, 상기 호스트 디바이스는 호스트 기록 스트로브 신호(HostWr)를 활성화시킨다. 상기 호스트 기록 스트로브 신호(HostWr)가 활성화되면, 상기 호스트 데이터 입력 신호(HostDataIn) 상의 데이터는 상기 호스트 어드레스 입력 신호(HostAdr)에 의해 지정된 채널 포인터 레지스터(60) 내의 저장위치에 기록된다. 이러한 방법에서, 상기 채널 포인터 레지스터(60)내의 저장 위치는 호스트 디바이스에 의해 프로그래밍 된다.
상기 저장 위치에 기록된 데이터는 상기 채널 번호 필드(62)에 기록된 채널 번호 값과, 상기 명령 포인터 필드(66)에 기록된 대응 명령 포인터 값을 포함한다. 저장 위치가 채널 번호 값과 대응 명령 포인터 값으로 프로그래밍 되면, 유효 비트는 또한, 상기 저장 위치 내의 데이터가 지정된 채널 번호에 대해 유효하다는 것에 대한 시그널링을 설정한다. 프로그래밍 하는 동안, 서로 다른 채널 번호들은 서로 다른 저장 위치의 채널 번호 필드(62)에 기록된다.
데이터를 수신할 때, 데이터가 수신되는 채널 번호는 수신 채널 번호 입력 신호(RxChanNum)상에서 비교기(70)에 제공된다. 그러면, 비교기(70)는 상기 수신 채널 번호 입력 신호(RxChanNum)에 수신된 채널 번호와 상기 채널 포인터 레지스터(60)의 유효 저장 위치 내에 있는 채널 번호들을 비교한다. 논리적 고전압 레벨로 설정된 유효 비트를 갖는 저장 위치 내의 채널 번호 중 하나가 상기 수신 채널 번호 입력 신호(RxChanNum)의 채널 번호와 매칭하면, 상기 저장 위치 내에 저장된 명령 포인터 값은 명령 포인터 출력 신호(IP)에 출력된다. 또한, 유효 저장 위치 내의 채널 번호 중 하나가 수신 채널 입력 신호(RxChanNum)에 입력된 채널 번호와 매칭하면, 비교기는 수신 채널 히트 출력 신호(RxChanHit)를 논리적 고전압 레벨로 상승시키며, 수신된 채널 번호가 매칭된다는 것을 시그널링한다. 반대로 유효 저장 위치 내의 채널 번호들 중 어느 것도 수신 채널 입력 신호(RxChanNum)에 입력된 채널 번호와 매칭하지 않는다면, 디폴트 명령 포인터 값 저장 위치(68) 내에 저장된 디폴트 명령 포인터 값은 명령 포인터 출력 신호(IP)에 출력되고, 상기 비교기(70)는 수신 채널 히트 출력 신호(RxChanHit)를 논리적 저전압 레벨로 낮추며, 상기 수신된 채널 번호가 매칭되지 않는 다는 것을 시그널링한다.
명령 포인터 출력 신호(IP)의 값 출력은 IDP(52)에 제공되는 것이 바람직하다. IDP(52)는 인입 등시 데이터를 처리하기 위하여 한 세트의 프로그래밍된 명령들을 실행시키며, 명령 포인터 출력 신호(IP)에 의해 지정된 어드레스에서 시작한다. 대안적으로, 임의 다른 처리 디바이스는 상기 데이터를 처리하고, 상기 명령 포인터 출력 신호(IP)에 의해 지정된 어드레스에서 시작하는 일련의 명령들을 실행하기 위해 사용될 수 있다.
등시 채널이 IEEE 1394-1995 직렬 버스 네트워크의 호스트 디바이스와 원격 디바이스 사이에 할당된다면, 호스트 디바이스는 채널 번호와 대응 명령 포인터 값을 할당된 채널을 위한 채널 포인터 레지스터(60)내의 저장 위치에 프로그래밍 한다. 대응 명령 포인터 값은 상기 채널에 수신된 데이터에 대해 수행될 일련의 명령들에 포인팅한다. 호스트 디바이스는 또한 상기 저장 위치에 대한 유효 비트를 설정한다. 그러면, 데이터가 할당된 채널에 수신될 때, IDP(52) 또는 호스트 디바이스 내의 다른 처리 요소는 비교기(70)에 채널 번호를 제공한다. 따라서 비교기(70)는 상기 채널 번호와 채널 포인터 레지스터(60)의 유효 저장 위치 내의 채널 번호와 비교한다. 채널 번호가 유효 저장 위치 내의 채널 번호와 매칭하면, 상기 저장 위치내의 명령 포인터 값은 명령 포인터 출력 신호(IP)에 출력된다. 그 다음에, 호스트 디바이스 내의 IDP는 명령 포인터 출력 신호(IP)에 의해 지정된 위치의 일련의 명령에 따라, 상기 채널에 수신된 등시 데이터를 처리한다.
그렇지 않고 상기 채널 번호가 유효 저장 위치 내의 채널 번호와 매칭하지 않으면, 상기 디폴트 저장 위치(68) 내의 디폴트 명령 포인터 값은 명령 포인터 출력 신호(IP)에 출력된다. 바람직하게, 호스트 디바이스 내의 IDP는 그 다음에 디폴트 명령 포인터 값에 의해 지정된 위치에서 시작하는 일련의 명령에 따라, 상기 채널 상에서 수신된 등시 데이터를 처리한다.
본 발명의 방법과 장치를 이용함으로써, 호스트 디바이스는 인입 등시 데이터를 효율적으로 처리할 수 있다. 호스트 디바이스는 채널 번호와 대응 명령 포인터 값을 채널 포인터 레지스터(60)에 프로그래밍한다. 그 다음에, 데이터가 등시 채널에 수신되면, 데이터가 수신되는 채널 번호는 비교기(70)에 입력되고, 채널 포인터 레지스터(60) 내의 유효 저장 위치들에 있는 채널 번호들과 비교된다. 유효 저장 위치내의 채널 번호들 중 하나가 상기 수신된 데이터의 채널 번호와 매칭하면, 대응 명령 포인터 값은 출력되고, 상기 데이터는 상기 대응 명령 포인터 값에 의해 포인팅된 위치에서 시작하는 일련의 명령에 따라 처리된다. 수신된 데이터의 채널 번호가 채널 포인터 레지스터의 유효 저장 위치 내에 있는 채널 번호들 중 임의의 하나와 매칭하지 않으면, 디폴트 명령 포인터 값은 출력되고, 상기 데이터는 상기 디폴트 명령 포인터 값에 의해 포인팅된 위치에서 시작하는 일련의 명령들에 따라 처리된다.
본 발명은 본 발명의 구성과 동작 원리에 대한 이해를 용이하게 하는 세부 사항을 포함하는, 특정 실시예에 관해 설명됐다. 본 명세서의 특정 실시예에 대한 그리고 이것의 세부 사항들에 대한 참조는, 본 명세서에 첨부된 청구항 범위를 제한하기 위한 것은 아니다. 본 발명의 정신과 범주를 벗어남 없이, 변경물들이 설명을 위해 선택된 실시예로 만들어 질 수 있다는 것을 당업자는 명백히 알 수 있을 것이다. 구체적으로, 본 발명의 바람직한 실시예는 IEEE 1394-1995 직렬 버스 구조를 이용하였지만, 본 발명은 또한 임의의 다른 적당한 버스 구조에서 구현될 수 있다는 것을 당업자는 알 수 있을 것이다.
상술한 바와 같이 본 발명은 디바이스에 의해 채널에 수신된, 데이터 수신을 관리하는 분야에 이용된다.

Claims (28)

  1. a. 수신된 채널 번호 상에서 데이터를 수신하는 단계와,
    b. 상기 수신 채널 번호와 복수의 메모리 위치 내의 저장된 채널 번호를 비교하며, 복수의 메모리 위치 각각은 대응 저장 채널 번호에 수신된 데이터를 처리하기 위한 일련의 명령들에 대한 시작 어드레스를 지정하는 대응 어드레스 값을 포함하는, 비교 단계와,
    c. 상기 저장된 채널 번호 중 하나가 상기 수신된 채널 번호와 매칭되면, 출력 어드레스 값으로서, 상기 수신 채널 번호와 매칭하는 상기 저장된 채널 번호에 대응하는 대응 어드레스 값을 제공하는 단계와,
    d. 상기 저장된 채널 번호들 중 상기 수신 채널 번호와 매칭하는 번호가 없으면, 상기 출력 어드레스 값으로서 디폴트 어드레스 값을 제공하는 단계를
    포함하는, 수신된 데이터를 처리하는 방법.
  2. 제 1 항에 있어서,
    a. 데이터를 수신하기 위해 할당된 채널 번호를 할당하는 단계와,
    b. 메모리 위치중의 하나에 대한 대응 어드레스 값과 저장된 채널 번호를 형성하기 위하여, 상기 할당된 채널 번호와 대응 할당 어드레스 값을 상기 메모리 위치에 프로그래밍하는 단계를
    더 포함하는, 수신된 데이터를 처리하는 방법.
  3. 제 2 항에 있어서, 상기 디폴트 어드레스 값은, 상기 수신된 채널 번호 상에서 수신된 데이터를 처리하기 위하여, 일련의 디폴트 명령들에 대한 디폴트 시작 어드레스를 지정하는, 수신된 데이터를 처리하는 방법.
  4. 제 3 항에 있어서, 상기 메모리 위치는 레지스터 내의 위치들인, 수신된 데이터를 처리하는 방법.
  5. 제 4 항에 있어서, 프로그래밍된 메모리 위치 내의 유효 비트를 프로그래밍하는 단계를 더 포함하는, 수신된 데이터를 처리하는 방법.
  6. 제 5 항에 있어서, 상기 데이터는 등시 데이터인, 수신된 데이터를 처리하는 방법.
  7. a. 저장된 채널 번호를 저장하기 위한 채널 번호 필드와, 저장된 어드레스 값을 저장하기 위한 명령 포인터 필드를 각각 포함하는 복수의 저장 위치와,
    b. 상기 복수의 저장 위치에 접속되고, 데이터가 수신되는 수신 채널 번호를 수신하도록 구성된 비교 회로로서, 임의의 저장된 채널 번호가 상기 수신된 채널 번호와 매칭하는 지를 결정하기 위하여, 상기 저장된 채널 번호와 상기 수신된 채널 번호를 비교하는, 비교 회로와,
    c. 출력 어드레스 값으로서 상기 수신된 채널 번호와 매칭하는 상기 저장된 채널 번호를 갖는 상기 저장 위치내의 상기 저장된 어드레스 값을 제공하기 위하여, 상기 비교 회로와 상기 복수의 저장 위치에 접속된 출력 회로를
    포함하는, 수신된 데이터를 처리하는 장치.
  8. 제 7 항에 있어서, 디폴트 어드레스 값을 저장하고, 상기 저장된 채널 번호 중 상기 수신된 채널 번호와 매칭하는 번호가 없으면 상기 출력 어드레스 값으로서 상기 디폴트 어드레스 값을 제공하기 위하여, 상기 출력 회로에 접속된 디폴트 저장 위치를 더 포함하는, 수신된 데이터를 처리하는 장치.
  9. 제 8 항에 있어서, 상기 저장 위치들은 각각 유효 비트를 더 포함하는, 수신된 데이터를 처리하는 장치.
  10. 제 9 항에 있어서, 상기 저장 위치는 프로그래밍 가능한, 수신된 데이터를 처리하는 장치.
  11. 제 10 항에 있어서, 상기 저장된 채널 번호와 상기 저장된 어드레스 값들을 프로그래밍하기 위하여, 상기 복수의 저장 위치들에 접속된 호스트 디바이스를 더 포함하는, 수신된 데이터를 처리하는 장치.
  12. 제 11 항에 있어서, 상기 호스트 디바이스는 상기 저장 위치가 프로그래밍될 때 상기 저장 위치내의 상기 유효 비트를 설정하는, 수신된 데이터를 처리하는 장치.
  13. 제 12 항에 있어서, 상기 출력 어드레스 값을 수신하기 위하여 상기 출력 회로에 접속된 처리 디바이스를 더 포함하며, 여기서 상기 출력 어드레스 값은 상기 수신된 채널 번호 상에서 수신된 데이터를 처리하기 위해 사용될 일련의 명령들에 대한 시작 위치를 지정하는, 수신된 데이터를 처리하는 장치.
  14. 제 13 항에 있어서, 상기 데이터는 등시 데이터인, 수신된 데이터를 처리하는 장치.
  15. a. 저장된 채널 번호를 저장하기 위한 채널 번호 필드와 저장된 어드레스 값을 저장하기 위한 명령 포인터 필드를 각각 갖는 복수의 저장 위치를 포함하는 저장 수단과,
    b. 상기 저장 수단과 접속되고, 데이터가 수신되는 수신된 채널 번호를 수신하기 위해 구성된 비교 수단으로서, 임의의 저장 채널 번호가 상기 수신된 채널 번호와 매칭하는 지를 결정하기 위하여, 상기 저장된 채널 번호와 상기 수신된 채널 번호를 비교하는 비교 수단과,
    c. 출력 어드레스 값으로서 상기 수신 채널 번호와 매칭하는 상기 저장된 채널 번호를 갖는 상기 저장 위치 내의 상기 저장 어드레스 값을 제공하기 위하여, 상기 비교 수단과 상기 저장 수단에 접속된 제공 수단을
    포함하는, 수신된 데이터를 처리하는 장치.
  16. 제 15 항에 있어서, 디폴트 어드레스 값을 저장하고, 상기 저장된 채널 번호들 중 상기 수신된 채널 번호와 매칭하는 번호가 없다면 상기 출력 어드레스 값으로서 상기 디폴트 어드레스 값을 제공하기 위하여, 상기 제공 수단에 접속된 디폴트 저장 위치를 더 포함하는, 수신된 데이터를 처리하는 장치.
  17. 제 16 항에 있어서, 상기 저장 위치는 각각 유효 비트를 더 포함하는, 수신된 데이터를 처리하는 장치.
  18. 제 17 항에 있어서, 상기 저장 위치들은 프로그래밍 가능한, 수신된 데이터를 처리하는 장치.
  19. 제 18 항에 있어서, 상기 저장된 채널 번호들과 상기 저장된 어드레스 값들을 프로그래밍하기 위하여, 상기 저장 수단에 접속된 호스트 디바이스를 더 포함하는, 수신된 데이터를 처리하는 장치.
  20. 제 19 항에 있어서, 상기 호스트 디바이스는 상기 저장 위치가 프로그래밍될 때, 상기 저장 위치 내의 상기 유효 비트를 설정하는, 수신된 데이터를 처리하는 장치.
  21. 제 20 항에 있어서, 상기 출력 어드레스 값을 수신하기 위하여 상기 제공 수단에 접속된 처리 디바이스를 더 포함하며, 여기서 상기 출력 어드레스 값은 상기 수신된 채널 번호 상에서 수신된 데이터를 처리하기 위해 사용될 일련의 명령들에 대한 시작 위치를 지정하는, 수신된 데이터를 처리하는 장치.
  22. 제 21 항에 있어서, 상기 저장 수단은 레지스터인, 수신된 데이터를 처리하는 장치.
  23. 제 22 항에 있어서, 상기 데이터는 등시 데이터인, 수신된 데이터를 처리하는 장치.
  24. a. 하나 이상의 수신된 채널 번호 상에서 데이터를 수신하도록 구성된 인터페이스 회로와,
    b. 저장된 채널 번호를 저장하기 위한 채널 번호 필드와, 저장된 어드레스 값을 저장하기 위한 명령 포인터 필드와, 제 1 및 제 2 상태를 갖는 유효 비트를 각각 포함하는 복수의 저장 위치로서, 저장 위치에 대한 상기 유효 비트가 상기 제 1 상태 일 때 상기 저장 위치가 유효하는, 복수의 저장 위치와,
    c. 수신된 데이터에 대응하는 상기 수신된 채널 번호를 수신하고, 임의의 저장된 채널 번호가 상기 수신된 채널 번호와 매칭하는 지를 결정하기 위해 상기 저장된 채널 번호와 상기 수신된 채널 번호를 비교하기 위하여, 상기 인터페이스 회로와 상기 복수의 저장 위치에 접속된 비교 회로와,
    d. 디폴트 어드레스 값을 저장하는 디폴트 저장 위치와,
    e. 유효 저장 위치 내의 상기 저장된 채널 번호 중 하나가 상기 수신된 채널 번호와 매칭하면, 출력 어드레스 값으로서 상기 수신된 채널 번호와 매칭하는 저장된 채널 번호를 갖는 상기 저장 위치 내의 상기 저장된 어드레스 값을 제공하고, 상기 유효 저장 위치 내의 상기 저장된 채널 번호들 중 상기 수신된 채널 번호와 매칭되는 번호가 없다면, 상기 출력 어드레스 값으로서 상기 디폴트 어드레스 값을 제공하기 위하여, 상기 비교 회로와 상기 복수의 저장 위치와 상기 디폴트 저장 위치에 접속된 출력 회로를
    포함하는, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스.
  25. 제 24 항에 있어서, 상기 비교 회로는 단지, 상기 유효 저장 위치 안에 있는 저장된 채널 번호들과 상기 수신된 채널 번호를 비교하는, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스.
  26. 제 25 항에 있어서, 상기 저장 위치는 프로그래밍 가능한, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스.
  27. 제 26 항에 있어서, 상기 호스트 디바이스는 상기 저장 위치가 프로그래밍될 때 상기 저장 위치 내의 상기 유효 비트를 설정하는, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스.
  28. 제 27 항에 있어서, 상기 출력 어드레스 값을 수신하기 위하여 상기 출력 회로에 접속된 처리 디바이스를 더 포함하며, 여기서 상기 출력 어드레스 값은 상기 수신된 채널 번호 상에서 수신된 상기 데이터를 처리하기 위해 사용될 일련의 명령들에 대한 시작 위치를 지정하는, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스.
KR1020017004565A 1998-10-14 1999-10-07 수신된 데이터를 처리하는 방법 및 장치와, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스 KR100605657B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/172,994 1998-10-14
US09/172,994 US6167471A (en) 1998-10-14 1998-10-14 Method of and apparatus for dispatching a processing element to a program location based on channel number of received data

Publications (2)

Publication Number Publication Date
KR20010080097A KR20010080097A (ko) 2001-08-22
KR100605657B1 true KR100605657B1 (ko) 2006-07-28

Family

ID=22630055

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017004565A KR100605657B1 (ko) 1998-10-14 1999-10-07 수신된 데이터를 처리하는 방법 및 장치와, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스

Country Status (9)

Country Link
US (2) US6167471A (ko)
EP (1) EP1121633B1 (ko)
JP (1) JP4007572B2 (ko)
KR (1) KR100605657B1 (ko)
AT (1) ATE257958T1 (ko)
AU (1) AU1201400A (ko)
DE (1) DE69914212T2 (ko)
TW (1) TW455808B (ko)
WO (1) WO2000022502A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593937B2 (en) * 1998-06-18 2003-07-15 Sony Corporation Method of and apparatus for handling high bandwidth on-screen-display graphics data over a distributed IEEE 1394 network utilizing an isochronous data transmission format
US6470410B1 (en) * 1998-11-23 2002-10-22 Advanced Micro Devices, Inc. Target side concentrator mechanism for connecting multiple logical pipes to a single function utilizing a computer interconnection bus
US6618782B1 (en) 1998-11-23 2003-09-09 Advanced Micro Devices, Inc. Computer interconnection bus link layer
US6611891B1 (en) 1998-11-23 2003-08-26 Advanced Micro Devices, Inc. Computer resource configuration mechanism across a multi-pipe communication link
US6499079B1 (en) 1998-11-23 2002-12-24 Advanced Micro Devices, Inc. Subordinate bridge structure for a point-to-point computer interconnection bus
US6457084B1 (en) * 1998-11-23 2002-09-24 Advanced Micro Devices, Inc. Target side distributor mechanism for connecting multiple functions to a single logical pipe of a computer interconnection bus
US6457081B1 (en) 1998-11-23 2002-09-24 Advanced Micro Devices, Inc. Packet protocol for reading an indeterminate number of data bytes across a computer interconnection bus
JP2000196624A (ja) * 1998-12-28 2000-07-14 Pioneer Electronic Corp 伝送管理装置、情報処理装置及び情報伝送システム
US6937599B1 (en) * 1999-10-21 2005-08-30 Matsushita Electric Industrial Co., Ltd. Data source, data conversion device, inverse data conversion device, auxiliary data file generation device, reception method, medium and information aggregate
US6523108B1 (en) 1999-11-23 2003-02-18 Sony Corporation Method of and apparatus for extracting a string of bits from a binary bit string and depositing a string of bits onto a binary bit string
EP1113626B1 (en) * 1999-12-30 2009-04-22 Sony Deutschland GmbH Interface link layer device to build a distributed network
US6647447B1 (en) * 2000-12-29 2003-11-11 Sony Corporation Allocating isochronous channel numbers to devices on an IEEE-1394 bus
DE50212162D1 (de) * 2001-10-17 2008-06-05 Siemens Ag Teilnehmergerät für ein hochperformantes kommunikationssystem
KR100617831B1 (ko) * 2005-02-18 2006-08-28 삼성전자주식회사 Ｉｅｅｅ 1394 네트워크에서 전송되는 스트림 수신을 위한자동 채널 선택 방법
US20070035668A1 (en) * 2005-08-11 2007-02-15 Sony Corporation Method of routing an audio/video signal from a television's internal tuner to a remote device
US8036965B1 (en) * 2007-03-26 2011-10-11 Trading Technologies International, Inc. Distribution of electronic market data
US9913116B2 (en) * 2016-02-24 2018-03-06 Robert D. Pedersen Multicast expert system information dissemination system and method

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535208A (en) * 1994-03-09 1996-07-09 Matsushita Electric Industrial Co., Ltd. Data transmission system and method

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2221629C3 (de) * 1972-05-03 1978-04-27 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Synchronisierung in Zeitmultiplex-Übertragungssystemen
US3906484A (en) * 1972-09-13 1975-09-16 Westinghouse Electric Corp Decoder input circuit for receiving asynchronous data bit streams
US4218756A (en) * 1978-06-19 1980-08-19 Bell Telephone Laboratories, Incorporated Control circuit for modifying contents of packet switch random access memory
US4409656A (en) * 1980-03-13 1983-10-11 Her Majesty The Queen, In Right Of Canada As Represented By The Minister Of National Defense Serial data bus communication system
US4493021A (en) * 1981-04-03 1985-01-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Multicomputer communication system
US4897783A (en) * 1983-03-14 1990-01-30 Nay Daniel L Computer memory system
US4857910A (en) 1983-12-19 1989-08-15 Pitney Bowes Inc. Bit-map CRT display control
US4641238A (en) * 1984-12-10 1987-02-03 Itt Corporation Multiprocessor system employing dynamically programmable processing elements controlled by a master processor
US4750149A (en) 1986-07-03 1988-06-07 Integrated Device Technology, Inc. Programmable FIFO buffer
US4998245A (en) * 1987-12-17 1991-03-05 Matsushita Electric Industrial Co., Ltd. Information transmission system having collective data transmission and collection devices
US5008879B1 (en) * 1988-11-14 2000-05-30 Datapoint Corp Lan with interoperative multiple operational capabilities
US5359713A (en) * 1989-06-01 1994-10-25 Legato Systems, Inc. Method and apparatus for enhancing synchronous I/O in a computer system with a non-volatile memory and using an acceleration device driver in a computer operating system
JPH03156554A (ja) * 1989-11-14 1991-07-04 Hitachi Ltd データ転送制御方式
FR2658971B1 (fr) * 1990-02-23 1995-07-28 Europ Rech Electr Lab Procede de traitement des donnees numeriques de controle associees a un signal video de type hd-mac et dispositif pour la mise en óoeuvre du procede.
US5325510A (en) * 1990-05-25 1994-06-28 Texas Instruments Incorporated Multiprocessor system and architecture with a computation system for minimizing duplicate read requests
US5343469A (en) * 1990-06-14 1994-08-30 Nec Corporation Communication system and communication devices having lock function
US5546553A (en) * 1990-09-24 1996-08-13 Texas Instruments Incorporated Multifunctional access devices, systems and methods
US5307491A (en) * 1991-02-12 1994-04-26 International Business Machines Corporation Layered SCSI device driver with error handling circuit providing sense data from device directly to the driver on the occurrence of an error
DE4129205A1 (de) * 1991-03-28 1992-10-01 Bosch Gmbh Robert Verfahren zum aufbau von botschaften fuer den datenaustausch und/oder fuer die synchronisation von prozessen in datenverarbeitungsanlagen
US5369773A (en) * 1991-04-26 1994-11-29 Adaptive Solutions, Inc. Neural network using virtual-zero
US5276684A (en) * 1991-07-22 1994-01-04 International Business Machines Corporation High performance I/O processor
JP3243803B2 (ja) * 1991-08-28 2002-01-07 ソニー株式会社 Ａｖ機器
US5471632A (en) * 1992-01-10 1995-11-28 Digital Equipment Corporation System for transferring data between a processor and a system bus including a device which packs, unpacks, or buffers data blocks being transferred
EP0588046A1 (en) * 1992-08-14 1994-03-23 International Business Machines Corporation IEEE standard 802.2 virtual device driver
US5647057A (en) * 1992-08-24 1997-07-08 Texas Instruments Incorporated Multiple block transfer mechanism
US5499344A (en) * 1992-10-07 1996-03-12 Texas Instruments Incorporated Programmable dual port data unit for interfacing between multiple buses
EP0596648A1 (en) 1992-11-02 1994-05-11 National Semiconductor Corporation Network link endpoint capability detection
EP0596651A1 (en) * 1992-11-02 1994-05-11 National Semiconductor Corporation Network for data communication with isochronous capability
US5550802A (en) * 1992-11-02 1996-08-27 National Semiconductor Corporation Data communication network with management port for isochronous switch
KR100305268B1 (ko) * 1992-11-02 2001-11-22 아담 씨. 스트리겔 스위칭메카니즘에서의등시(等時)데이타의국부루프백
US5361261A (en) * 1992-11-02 1994-11-01 National Semiconductor Corporation Frame-based transmission of data
US5544324A (en) * 1992-11-02 1996-08-06 National Semiconductor Corporation Network for transmitting isochronous-source data using a frame structure with variable number of time slots to compensate for timing variance between reference clock and data rate
KR940017376A (ko) * 1992-12-21 1994-07-26 오오가 노리오 송신 방법, 수신 방법, 통신 방법 및 쌍방향 버스 시스템
US5400340A (en) * 1993-03-04 1995-03-21 Apple Computer, Inc. End of packet detector and resynchronizer for serial data buses
GB2275852B (en) 1993-03-05 1997-02-26 Sony Broadcast & Communication Signal synchroniser with resynchronise control
US5509126A (en) * 1993-03-16 1996-04-16 Apple Computer, Inc. Method and apparatus for a dynamic, multi-speed bus architecture having a scalable interface
US5412698A (en) * 1993-03-16 1995-05-02 Apple Computer, Inc. Adaptive data separator
US5559967A (en) * 1993-03-18 1996-09-24 Apple Computer, Inc. Method and apparatus for a dynamic, multi-speed bus architecture in which an exchange of speed messages occurs independent of the data signal transfers
ATE171325T1 (de) * 1993-03-20 1998-10-15 Ibm Verfahren und vorrichtung zur herausarbeitung der vermittlungsinformation aus dem kopfteil eines protokolls
CA2134061A1 (en) 1993-10-28 1995-04-29 Aaron William Ogus Frame buffering of network packets
US5835726A (en) * 1993-12-15 1998-11-10 Check Point Software Technologies Ltd. System for securing the flow of and selectively modifying packets in a computer network
US5659780A (en) * 1994-02-24 1997-08-19 Wu; Chen-Mie Pipelined SIMD-systolic array processor and methods thereof
US5465402A (en) * 1994-03-23 1995-11-07 Uniden America Corp. Automatic frequency transfer and storage method
US5566174A (en) * 1994-04-08 1996-10-15 Philips Electronics North America Corporation MPEG information signal conversion system
JP3129143B2 (ja) * 1994-05-31 2001-01-29 松下電器産業株式会社 データ転送方法
JP3458469B2 (ja) * 1994-07-15 2003-10-20 ソニー株式会社 信号受信装置及び通信方法
JP3203978B2 (ja) * 1994-07-25 2001-09-04 ソニー株式会社 データ送受信装置、データ受信装置及びデータ送信装置
US5706439A (en) * 1994-09-27 1998-01-06 International Business Machines Corporation Method and system for matching packet size for efficient transmission over a serial bus
US5687316A (en) * 1994-07-29 1997-11-11 International Business Machines Corporation Communication apparatus and methods having P-MAC, I-MAC engines and buffer bypass for simultaneously transmitting multimedia and packet data
US5668948A (en) * 1994-09-08 1997-09-16 International Business Machines Corporation Media streamer with control node enabling same isochronous streams to appear simultaneously at output ports or different streams to appear simultaneously at output ports
US5586264A (en) * 1994-09-08 1996-12-17 Ibm Corporation Video optimized media streamer with cache management
US5689727A (en) * 1994-09-08 1997-11-18 Western Digital Corporation Disk drive with pipelined embedded ECC/EDC controller which provides parallel operand fetching and instruction execution
US5603058A (en) * 1994-09-08 1997-02-11 International Business Machines Corporation Video optimized media streamer having communication nodes received digital data from storage node and transmitted said data to adapters for generating isochronous digital data streams
US5548587A (en) * 1994-09-12 1996-08-20 Efficient Networks, Inc. Asynchronous transfer mode adapter for desktop applications
US5617419A (en) * 1994-09-20 1997-04-01 International Business Machines Corporation Adapting switch port and work station communication adapters to data frame types with disparate formats and data rates
JP3371174B2 (ja) * 1994-09-22 2003-01-27 ソニー株式会社 パケット受信装置
US5632016A (en) * 1994-09-27 1997-05-20 International Business Machines Corporation System for reformatting a response packet with speed code from a source packet using DMA engine to retrieve count field and address from source packet
US5619646A (en) * 1994-09-27 1997-04-08 International Business Machines Corporation Method and system for dynamically appending a data block to a variable length transmit list while transmitting another data block over a serial bus
US5828903A (en) * 1994-09-30 1998-10-27 Intel Corporation System for performing DMA transfer with a pipeline control switching such that the first storage area contains location of a buffer for subsequent transfer
US5640592A (en) * 1994-09-30 1997-06-17 Mitsubishi Kasei America, Inc. System for transferring utility algorithm stored within a peripheral device to a host computer in a format compatible with the type of the host computer
US5602853A (en) * 1994-11-03 1997-02-11 Digital Equipment Corporation Method and apparatus for segmentation and reassembly of ATM packets using only dynamic ram as local memory for the reassembly process
US5515329A (en) 1994-11-04 1996-05-07 Photometrics, Ltd. Variable-size first in first out memory with data manipulation capabilities
US5704052A (en) * 1994-11-06 1997-12-30 Unisys Corporation Bit processing unit for performing complex logical operations within a single clock cycle
US5664124A (en) * 1994-11-30 1997-09-02 International Business Machines Corporation Bridge between two buses of a computer system that latches signals from the bus for use on the bridge and responds according to the bus protocols
KR0138964B1 (ko) * 1994-12-14 1998-06-15 김주용 데이타 포멧 변화기를 포함한 차분 펄스 코드 변조기
US5526353A (en) * 1994-12-20 1996-06-11 Henley; Arthur System and method for communication of audio data over a packet-based network
US5533018A (en) * 1994-12-21 1996-07-02 National Semiconductor Corporation Multi-protocol packet framing over an isochronous network
US5835733A (en) * 1994-12-22 1998-11-10 Texas Instruments Incorporated Method and apparatus for implementing a single DMA controller to perform DMA operations for devices on multiple buses in docking stations, notebook and desktop computer system
US5533021A (en) * 1995-02-03 1996-07-02 International Business Machines Corporation Apparatus and method for segmentation and time synchronization of the transmission of multimedia data
US5559796A (en) * 1995-02-28 1996-09-24 National Semiconductor Corporation Delay control for frame-based transmission of data
US5594732A (en) * 1995-03-03 1997-01-14 Intecom, Incorporated Bridging and signalling subsystems and methods for private and hybrid communications systems including multimedia systems
US5519701A (en) * 1995-03-29 1996-05-21 International Business Machines Corporation Architecture for high performance management of multiple circular FIFO storage means
JP3249334B2 (ja) * 1995-04-06 2002-01-21 株式会社東芝 ディジタルインターフェース装置及びディジタルインターフェース方法
US5655138A (en) * 1995-04-11 1997-08-05 Elonex I. P. Holdings Apparatus and method for peripheral device control with integrated data compression
FI98028C (fi) * 1995-05-03 1997-03-25 Nokia Mobile Phones Ltd Datasovitin
US5793953A (en) * 1995-07-07 1998-08-11 Sun Microsystems, Inc. Method and apparatus for allowing packet data to be separated over multiple bus targets
US5815678A (en) * 1995-07-14 1998-09-29 Adaptec, Inc. Method and apparatus for implementing an application programming interface for a communications bus
US5752076A (en) * 1995-08-31 1998-05-12 Intel Corporation Dynamic programming of bus master channels by intelligent peripheral devices using communication packets
US5692211A (en) * 1995-09-11 1997-11-25 Advanced Micro Devices, Inc. Computer system and method having a dedicated multimedia engine and including separate command and data paths
US5970236A (en) * 1995-11-14 1999-10-19 Compaq Computer Corporation Circuit for selectively performing data format conversion
US5991520A (en) 1996-02-02 1999-11-23 Sony Corporation Application programming interface for managing and automating data transfer operations between applications over a bus structure
US5828416A (en) * 1996-03-29 1998-10-27 Matsushita Electric Corporation Of America System and method for interfacing a transport decoder to a elementary stream video decorder
US5761430A (en) 1996-04-12 1998-06-02 Peak Audio, Inc. Media access control for isochronous data packets in carrier sensing multiple access systems
KR19990044590A (ko) 1996-07-15 1999-06-25 니시무로 타이죠 디지탈 인터페이스를 구비하는 장치, 이 장치를 이용한 네트워크 시스템 및 카피 방지 방법
US5774683A (en) * 1996-10-21 1998-06-30 Advanced Micro Devices, Inc. Interconnect bus configured to implement multiple transfer protocols
US5761457A (en) * 1996-10-21 1998-06-02 Advanced Micro Devices Inc. Inter-chip bus with fair access for multiple data pipes
US5835793A (en) * 1997-05-02 1998-11-10 Texas Instruments Incorporated Device and method for extracting a bit field from a stream of data
US5938752C1 (en) * 1997-05-20 2002-02-05 Microsoft Corp System and method for encapsulating legacy data transport protocols for ieee 1394 serial bus
US6085270A (en) 1998-06-17 2000-07-04 Advanced Micro Devices, Inc. Multi-channel, multi-rate isochronous data bus
US6226338B1 (en) 1998-06-18 2001-05-01 Lsi Logic Corporation Multiple channel data communication buffer with single transmit and receive memories
US6145016A (en) 1998-09-03 2000-11-07 Advanced Micro Devices, Inc. System for transferring frame data by transferring the descriptor index data to identify a specified amount of data to be transferred stored in the host computer
US6516371B1 (en) 1999-05-27 2003-02-04 Advanced Micro Devices, Inc. Network interface device for accessing data stored in buffer memory locations defined by programmable read pointer information

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5535208A (en) * 1994-03-09 1996-07-09 Matsushita Electric Industrial Co., Ltd. Data transmission system and method

Also Published As

Publication number Publication date
US6167471A (en) 2000-12-26
KR20010080097A (ko) 2001-08-22
AU1201400A (en) 2000-05-01
EP1121633B1 (en) 2004-01-14
DE69914212T2 (de) 2004-10-21
ATE257958T1 (de) 2004-01-15
JP2002527972A (ja) 2002-08-27
US6757760B1 (en) 2004-06-29
EP1121633A1 (en) 2001-08-08
TW455808B (en) 2001-09-21
DE69914212D1 (de) 2004-02-19
JP4007572B2 (ja) 2007-11-14
EP1121633A4 (en) 2002-02-06
WO2000022502A1 (en) 2000-04-20

Similar Documents

Publication Publication Date Title
KR100605657B1 (ko) 수신된 데이터를 처리하는 방법 및 장치와, 하나 이상의 원격 디바이스로부터 데이터를 수신하는 수신 디바이스
US6519268B1 (en) Asynchronous data pipe for automatically managing asynchronous data transfers between an application and a bus structure
JP3336816B2 (ja) マルチメディア通信装置及び方法
US7321592B2 (en) Method of and apparatus for implementing and sending an asynchronous control mechanism packet used to control bridge devices within a network of IEEE Std 1394 serial buses
US6141767A (en) Method of and apparatus for verifying reliability of contents within the configuration ROM of IEEE 1394-1995 devices
JPH1074175A (ja) 受信データパケットへのチャンネル番号割当て方法ならびにｄｍａチャンネル受信パケット比較器回路
EP1093252A2 (en) Access control device for IEEE 1394 Bus
JPH1040211A (ja) パケット化されたデータ通信インタフェース機器内での直接メモリアクセス優先順位を割り当てるための方法ならびにｄｍａチャンネル回路
US20010011310A1 (en) Method of and apparatus for capturing and processing continuous media-based data streams transmitted over an ieee 1394 serial bus
US20030179719A1 (en) Method and apparatus for transmitting packets at a transfer rate that depends on a response from a destination
KR100405250B1 (ko) 데이터 전송 제어 장치 및 전자 기기
US6298406B1 (en) Method of and apparatus for detecting direction of reception of bus packets and controlling direction of transmission of bus packets within an IEEE 1394 serial bus node
JPH10229410A (ja) データ処理装置、電子機器および通信システム
US6408355B1 (en) Method for releasing isochronous transaction in bus network, bus network utilizing the method thereof and information provision medium
US6041286A (en) Apparatus for and method of accurately obtaining the cycle time of completion of transmission of video frames within an isochronous stream of data transmitted over an IEEE 1394 serial bus network
US6421745B1 (en) Asynchronous connections with scattering page tables for transmitting data from a producer device to a consumer device over an IEEE 1394 serial data bus
US6993022B1 (en) Method of and apparatus for directly mapping communications through a router between nodes on different buses within a network of buses
JP3967792B2 (ja) パケット化されたデータ通信インタフェース機器のｐｃｉシリアルバスインタフェース機器回路を自律的に動作させるための方法ならびに自律ブート回路
JP3376282B2 (ja) データ伝送システム及び情報処理装置
JPH1069456A (ja) パケットデータ通信システム内のｄｍａ機械を制御するためのパケット制御リストを形成するための方法ならびにそのフォーマット
JPS63287143A (ja) 送信バッファ制御方式
JP2004118704A (ja) インターフェイス装置およびインターフェイス装置の制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120706

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee