JPH11266274A - 同期データバスを介して非同期データ流を伝送する方法及びそのような方法を実施する回路装置 - Google Patents

同期データバスを介して非同期データ流を伝送する方法及びそのような方法を実施する回路装置

Info

Publication number
JPH11266274A
JPH11266274A JP10364652A JP36465298A JPH11266274A JP H11266274 A JPH11266274 A JP H11266274A JP 10364652 A JP10364652 A JP 10364652A JP 36465298 A JP36465298 A JP 36465298A JP H11266274 A JPH11266274 A JP H11266274A
Authority
JP
Japan
Prior art keywords
data
asynchronous
data stream
synchronous
useful
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10364652A
Other languages
English (en)
Inventor
Thorsten Hoefers
ホーファーズ トルステン
Karl-Heinz Knobl
クノブル カール−ハインツ
Michael Schaefer
シェイファー ミヒャエル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of JPH11266274A publication Critical patent/JPH11266274A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/42—Loop networks
    • H04L12/427—Loop networks with decentralised control
    • H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Small-Scale Networks (AREA)
  • Optical Communication System (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】 【課題】 データ送信機及びデータ受信機におけるマイ
クロプロセッサのそれ程高い計算能力を必要としない非
同期データ流を同期データバスを介して伝送する方法及
び回路装置を提供する。 【解決手段】 本発明は、有用なデータを含む非同期デ
ータ流を、時間多重態様でデータフレームを伝送するよ
う構成された同期データバスを介して伝送する方法に関
するものである。本発明は、非同期データ流が変換器回
路により同期的な連続したデータ流に変換され、データ
フレーム内には選択可能な数の記憶位置が上記非同期デ
ータ流の有用なデータ用に設けられ、可変数の有用なデ
ータが該変換回路により且つ上記非同期データ流の速度
に応じて個々のデータフレームに割り当てられ、個々の
データフレームには該変換器回路により当該データフレ
ーム内の各所定位置にプロトコルデータが割り当てら
れ、該プロトコルデータが当該データフレーム内に存在
する有用なデータの数に関する情報を含んでいることを
特徴とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、有用なデータを含
む非同期データ流を、データフレームを時間多重で伝送
するように構成された同期データバスを介して伝送する
方法、及びそのような方法を実施する回路装置に関す
る。
【０００２】
【従来の技術】この種の方法は、例えば、アダム・オズ
ボーン（Adam Osborne）のマイクロコンピュータ技術概
論の第５〜３４頁に記載されている。この既知の方法
は、異なる速度の非同期データ流を同期データ伝送に適
合させるために同期キャラクタを使用している。非同期
データ送信機がそれ以上の送信すべきデータを有してい
ない場合は、次の有効なメッセージが送信可能となるま
で、当該データ流は同期キャラクタにより満たされる。
このような形式の同期直列データ伝送の場合は、データ
送信機のマイクロプロセッサは同期キャラクタを連続的
に発生しなければならず、データ受信機のマイクロプロ
セッサは受信されるデータを連続的に読み取り及び同期
キャラクタを解釈しなければならない。従って、この種
の方法は、データ送信機及びデータ受信機におけるマイ
クロプロセッサの高い計算能力を必要とする。
【０００３】
【発明の目的及び概要】本発明の目的は、データ送信機
及びデータ受信機におけるマイクロプロセッサのそれ程
高い計算能力を必要としない上述した種類に属する異な
る方法及び該方法を実施する回路装置を提供することに
ある。本発明による方法によれば、上記目的は、前記非
同期データ流が変換器回路により連続した同期データ流
に変換され、前記データフレーム内には選択可能な数の
記憶位置が前記非同期データ流の有用なデータ用に設け
られ、可変数の有用なデータが個々の前記データフレー
ムに対し前記変換器回路により且つ前記非同期データ流
の速度に従って割り当てられ、前記変換器回路によりプ
ロトコルデータが個々の前記データフレームに対して当
該データフレームの各所定の位置に割り当てられ、前記
プロトコルデータが当該データフレーム内に含まれる有
用なデータの数に関する情報を含むようにすることによ
り達成される。
【０００４】上記非同期データ流の有用なデータは、上
記変換器回路により、上記連続した同期データ流のデー
タフレーム内に配置される。個々のデータフレーム内に
非同期データ流の有用なデータ用として設けられる記憶
位置の上記数は、上記変換器回路が使用される特定のア
プリケーションに従って変化させることができる。前記
同期データバスの容量の極く僅かな部分のみしか非同期
データ流の有用なデータ用として使用されないかもしれ
ないが、該同期データバスの全容量が非同期データ流の
有用なデータ用として利用されることも起こり得る。当
該アプリケーションに従って非同期データ流の有用なデ
ータ用に個々のデータフレーム中に設けられる記憶位置
の数は、上記変換器回路により柔軟に調整することがで
きる。上記データフレームは固定のデータ容量を有し、
上記同期データバスを介して時間多重態様で直列に伝送
される。
【０００５】上記変換器回路に単位時間当たり供給され
る非同期な有用データの量は、該非同期データ流の速度
に依存して変化する。上記変換器回路は非同期データ流
と同期データ流との間の時間的減結合（temporal decou
pling）を例えばＦＩＦＯにより行う。ＦＩＦＯは“先
入先出”シフトレジスタである。
【０００６】上記変換器回路内に充分な量の非同期デー
タ流の有用なデータが存在する限りの間は、当該データ
フレーム内に非同期データ流用に設けられた記憶位置
は、有用なデータで満たされる。有用なデータの数が当
該データフレーム内に設けられた記憶位置の数より小さ
い場合は、非同期データ流用に設けられてはいるが必要
とされない記憶位置は、上記変換器回路により規定可能
な値、例えば零、により満たされる。或る時点で有用な
データが存在しない場合は、全記憶位置が例えば零で満
たされる。データフレームに割り当てられる有効な有用
データの各数は上記変換器回路により計数され、当該デ
ータフレームの所定の位置にプロトコルデータとして加
えられる。従って、このプロトコルデータを通して各デ
ータフレームは、当該データフレーム内に存在する非同
期データ流の有効な有用データの数に関する情報を含む
ことになる。更に、データフレーム内に非同期データ流
用に設けられる記憶位置の場所は予め定められているか
ら、当該データフレーム内の上記有効な有用データは上
記プロトコルデータにより明瞭に識別することができ
る。受信機は選択された伝送フォーマットのみを知れば
よい。即ち、受信機は非同期データ流の有用なデータ用
に設けられた記憶位置の場所及び数を知らなければなら
ず、プロトコルデータが当該データフレーム内の何処に
位置するかも知らなければならない。この情報を用い
て、受信機は更なる処理のために当該データフレームか
ら上記の有効な有用データをフィルタすることができ
る。
【０００７】非同期データの同期データへの変換及び伝
送された同期データの非同期データへの再変換は、各変
換器回路により実行される。従って、非同期な有用デー
タを発生する送信機のマイクロプロセッサ及び非同期の
有用データを処理する受信機のマイクロプロセッサは、
該変換による負荷を受けることがない。
【０００８】本方法の魅力的な実施例が請求項２に記載
されている。この実施例は、受信機が異なる分類の有用
データをプロトコルデータに基づいて区別することがで
きるという利点を提供する。例えば、上記有用なデータ
は情報データ及び制御データとして区別することができ
る。制御データは、例えば画像データの伝送の場合、ラ
インの開始又はラインの終了を特徴付けるようなデータ
であると理解されたい。その場合、上記情報データは画
像データ自体となる。
【０００９】請求項３に記載された本方法の有利な実施
例は、２つのコンピュータシステムの間での中間の同期
バスシステムを介しての非同期コンピュータデータの伝
送を可能にする。第１及び第２変換器回路は好ましくは
同一の構成を有し、対応する受信機ユニット及び対応す
る送信機ユニットを各々備える。この構成は２つのマイ
クロプロセッサ間の双方向データ伝送を可能にする。第
１及び第２変換器回路は、非同期データ流と同期データ
流との間の変換、及び同期データ流と非同期データ流と
の間の変換を、各々、実施するので、第１及び第２マイ
クロプロセッサの計算能力は該変換によっては要求され
ない。これによりプロセッサの能力の点で節約が可能と
なるので、このような方法は小さな計算能力しか有さな
いマイクロプロセッサによっても実施することができ
る。
【００１０】請求項４の有利な実施例に従えば、上記同
期データバスは連続したＩ２Ｓバスである。Ｉ２Ｓバス
は、主に、機器内の個々の集積回路間のデジタルオーデ
ィオ信号の伝送を行うものである。Ｉ２Ｓバスの個々の
データフレームは、例えば６４ビットを有し、３２ビッ
トの左データサブフレームと３２ビットの右データサブ
フレームとに副分割されている。
【００１１】本発明による回路装置の点での目的は、前
記非同期データ流を連続した同期データ流に変換する変
換器回路が設けられ、該変換器回路により前記データフ
レーム内の選択可能な数の記憶位置に前記非同期データ
流の有用なデータが割り当てられ、上記変換器回路によ
り且つ前記非同期データ流の速度に従って可変数の有用
なデータが個々の前記データフレームに対し割り当てら
れ、上記変換器回路によりプロトコルデータが個々の前
記データフレームに対して当該データフレームの各所定
の位置に割り当てられ、該プロトコルデータが当該デー
タフレーム内に含まれる有用なデータの数に関する情報
を含んでいるように構成することにより達成される。
【００１２】
【発明の実施の形態】以下、図面の図１ないし図４を参
照して、本発明の幾つかの概念的に表された実施例につ
き説明する。
【００１３】図１は、双方向伝送システムを示し、該シ
ステムは第１マイクロコンピュータシステム１と第２マ
イクロコンピュータシステム２とを有している。第１マ
イクロコンピュータシステム１は第１マイクロプロセッ
サ３を含み、第２マイクロコンピュータシステム２は第
２マイクロプロセッサ４を含んでいる。第１マイクロコ
ンピュータシステム１は第１変換器回路５を含み、第２
マイクロコンピュータシステム２は第２変換器回路６を
含んでいる。第１変換器回路５は、第１送信機FIFO７
と、第１受信機FIFO８と、第１送信機部９と、第１受信
機部１０と、第１構成部（configuration element）１
１と、第１制御部１２と、第１バイパス部１３とを有し
ている。第２変換器回路６は、第２送信機FIFO１４と、
第２受信機FIFO１５と、第２送信機部１６と、第２受信
機部１７と、第２構成部１８と、第２制御部１９と、第
２バイパス部２０とを有している。第１マイクロプロセ
ッサ３は、８ビット並列データバス線２１を介して、第
１送信機FIFO７と、第１受信機FIFO８と、第１構成部１
１と、第１制御部１２と、第１バイパス部１３とに接続
されている。第１送信機FIFO７の出力端は、９ビット並
列データ線２２を介して第１送信機部９に結合されてい
る。第１受信機部１０は、９ビット並列データ線２３を
介して第１受信機FIFO８の入力端に結合されている。第
１構成部１１、第１制御部１２、第１バイパス部１３、
第１送信機部９及び第１受信機部１０は制御線２４によ
り相互に結合されている。
【００１４】第２プロセッサ４は、８ビットデータ線２
５を介して、第２送信機FIFO１４の入力端と、第２受信
機FIFO１５の出力端と、第２構成部１８と、第２制御部
１９と、第２バイパス部２０とに結合されている。
【００１５】第２送信機FIFO１４の出力端は、９ビット
並列データ線２６を介して第２送信機部１６に結合され
ている。第２受信機部１７は、９ビット並列データ線２
７を介して第２受信機FIFO１５に結合されている。第２
構成部１８、第２制御部１９、第２バイパス部２０、第
２送信機部１６及び第２受信機部１７は制御線２８によ
り相互に結合されている。
【００１６】例えばＤ２Ｂバスシステムのような光バス
システム３０が設けられ、該バスシステムは第１インタ
ーフェース３１と第２インターフェース３２とを含んで
いる。第１インターフェース３１及び第２インターフェ
ース３２は、Ｉ２Ｓフォーマットの電気的データを上記
光バスシステム３０におけるフォーマットの光学データ
に変換するよう作用する。Ｉ２Ｓは、デジタルオーディ
オ信号用の伝送バスである。このバスは３本の線の直列
バスからなり、そのうちの１本は時間多重形態の２つの
データチャンネル用に設けられている。
【００１７】光バスシステム３０は、車両の種々の電子
部品が接続されるようなループ状のシステムとして構成
されている。該光バス３０に接続することができる部品
は、例えば、ＣＤチェンジャー、電話、ナビゲーション
システム、電力増幅器、ディスプレイ及びラジオ制御ユ
ニット等である。
【００１８】第１インターフェース３１及び第２インタ
ーフェース３２は、光バスシステム３０の部分３３を介
して相互に結合されている。第１インターフェース３１
は、Ｉ２Ｓ線３５を介して第１マイクロコンピュータシ
ステム１の第１受信機部１０に結合される一方、Ｉ２Ｓ
線３４を介して第１マイクロコンピュータシステム１の
第１送信機部９に結合されている。第２インターフェー
ス３２は、Ｉ２Ｓ線３６を介して第２マイクロコンピュ
ータシステム２の第２受信機部１７に結合される一方、
Ｉ２Ｓ線３７を介して第２マイクロコンピュータシステ
ム２の第２送信機部１６に結合されている。
【００１９】第１マイクロコンピュータシステム１は、
例えば、ナビゲーションデータをディスプレイに伝送す
ることを意図するような車両のナビゲーションシステム
におけるナビゲーションコンピュータである。この場
合、上記ディスプレイはマイクロコンピュータシステム
２により表される。マイクロコンピュータシステム１の
ナビゲーションデータは非同期であって、大きな帯域幅
で発生する。しかしながら、光バスシステム３０は、直
列の連続した同期データを伝送することのみに適してい
る。電子装置への接続のために、前記第１インターフェ
ース３１及び第２インターフェース３２が設けられ、こ
れらインターフェースはＩ２Ｓ規格による電気的データ
をバスシステム３０の光学データに変換する。
【００２０】本発明による方法を、第１マイクロコンピ
ュータシステム１から第２マイクロコンピュータシステ
ム２へのナビゲーションデータの伝送に基づいて以下に
詳細に説明する。第１マイクロプロセッサ３は上記非同
期ナビゲーションデータを８ビットデータ線２１を介し
て第１送信機FIFO７に供給する。この第１送信機FIFO７
は９ビットの幅を有し、第１マイクロコンピュータシス
テム１とバスシステム３０との間の一時的減結合（deco
upling）をなすよう作用する。上記８ビットデータ線２
１は、第１送信機FIFO７の最初の８つの入力端に直接接
続されている。送信機FIFO７の９番目の入力端はアドレ
スデコーダ４０の出力端に接続されている。８ビットデ
ータ語を第１送信機FIFO７に書き込むためにユーザによ
り使用されるアドレスに応じて、追加の９番目のビット
が該データ語に供給される。この９番目のビットの状態
は当該アドレスに依存する。このように、ユーザはデー
タ語を２つの分類に、例えばデータブロックの開始及び
終了を印す制御データと該データブロックに含まれる情
報データとに、副分割する可能性を有している。同様
に、第２マイクロコンピュータシステム２の８ビットデ
ータ線２５は第２送信機FIFO１４の最初の８つの入力端
に直接接続され、該送信機FIFO１４の９番目の入力端は
アドレスデコーダ４１の出力端に接続されている。
【００２１】第１送信機FIFO７の並列データは第１送信
機部９に供給され、該送信機部は該並列データを並列／
直列シフトレジスタ（図示略）により直列データ流に変
換する。この変換を図２ないし図４を参照して以下に詳
細に説明する。
【００２２】図２はＩ２Ｓ規格に準拠して形成された６
４ビットのデータフレーム５０を示している。このＩ２
Ｓデータフレーム５０は左チャンネル５１と右チャンネ
ル５２とに副分割されている。左チャンネル５１は第１
データ語５３、第２データ語５４、第３データ語５５及
び第４データ語５６に副分割されている。また、右チャ
ンネル５２は第５データ語５７、第６データ語５８、第
７データ語５９及び第８データ語６０に副分割されてい
る。データ語５３ないし６０の各々は１バイトを有して
いる。
【００２３】図３は、上記デジタルフレーム５０を、図
１に従う第１マイクロコンピュータシステム１と第２マ
イクロコンピュータシステム２との間でのデータ伝送に
使用する４つの可能性を図示する表である。その都度、
１つのデータフレーム５０の８つのデータ語５３ないし
６０が示され、これらデータ語５３ないし６０は、その
都度、マイクロコンピュータシステム１とマイクロコン
ピュータシステム２との間のデータ伝送のための異なる
態様で使用されている。該表の行６１による例では、８
個のデータ語５３ないし６０のうちの第１データ語５３
と第５データ語５７のみが第１マイクロコンピュータシ
ステム１と第２マイクロコンピュータシステム２との間
の伝送用として利用することができる。この場合、第１
データ語５３は第１マイクロコンピュータシステム１又
は第２マイクロコンピュータシステム２の有用なデータ
Ｎとして使用されるが、第５データ語５７はプロトコル
データを含むプロトコル語Ｐである。
【００２４】図３の表の行６２による例では、第１デー
タ語５３、第２データ語５４、第５データ語５７及び第
６データ語５８が第１マイクロコンピュータシステム１
と第２マイクロコンピュータシステム２との間の伝送用
として利用することができる。この場合、第１データ語
５３、第２データ語５４及び第５データ語５７は有用な
データＮの伝送用として使用することができるが、第６
データ語５８はプロトコルデータを含むプロトコル語Ｐ
である。
【００２５】図３の表の行６３による例では、第１デー
タ語５３、第２データ語５４、第３データ語５５、第５
データ語５７、第６データ語５８及び第７データ語５９
が第１マイクロコンピュータシステム１と第２マイクロ
コンピュータシステム２との間のデータの伝送用として
利用することができる。この場合、第１データ語５３、
第２データ語５４、第３データ語５５、第５データ語５
７及び第６データ語５８は有用なデータＮの伝送用を意
図するものであるが、第７データ語５９はプロトコルデ
ータを含むプロトコル語Ｐである。
【００２６】行６４による例においては、Ｉ２Ｓデータ
フレーム５０の全容量、従って全てのデータ語５３ない
し６０が第１マイクロコンピュータシステム１と第２マ
イクロコンピュータシステム２との間のデータの伝送用
に利用することができる。この場合、データ語５３ない
し５９は有用なデータＮの伝送用に利用することができ
るが、８番目のデータ語６０はプロトコルデータを含む
プロトコル語Ｐである。
【００２７】上記プロトコル語Ｐは、その都度受信機に
対し、データフレーム中に有用なデータを伴う有効なデ
ータ語が幾つあるかを通知する。更に、該プロトコル語
は上記の有用なデータが情報データに関するものか又は
制御データに関するものであるかについての情報も含ん
でいる。プロトコル語は、各データフレーム５０中に存
在し、当該データフレーム中に特に存在するデータ語に
関する情報のみに関わるものである。
【００２８】図３の行６１による例では、当該データフ
レームのデータ語５４、５５、５６、５８、５９及び６
０は、当該バスシステム３０の他の部品間の伝送用に使
用することができる。行６２による例では、データ語５
５、５６、５９及び６０は、光バスシステム３０の他の
部品間のデータ伝送用に使用することができる。行６３
による例では、データ語５６及び６０のみが、光バスシ
ステム３０の他の部品間のデータ伝送用に使用すること
ができる。
【００２９】個々のデータフレーム５０内で第１マイク
ロプロコンピュータシステム１と第２マイクロコンピュ
ータシステム２との間の伝送に利用することができるデ
ータ語の数は、第１変換器回路５の構成部１１又は第２
変換器回路６の構成部１８によりアプリケーションの関
数として変化させることができる。好ましくは、この調
整は当該アプリケーションの間は固定とし、該回路の動
作中は最早変化しないものとする。しかしながら、動作
中に、第１マイクロプロコンピュータシステム１と第２
マイクロコンピュータシステム２との間のデータ伝送に
利用することができるデータ語の数を変化させることも
できる。
【００３０】第１変換器回路５及び第２変換器回路６の
個々の書き込み及び読み出し動作は、第１制御部１２及
び第２制御部１９により各々制御することができる。第
１制御部１２及び第２制御部１９はレジスタを含み、こ
れらレジスタは第１マイクロコンピュータシステム１及
び第２マイクロコンピュータシステム２に、これら第１
マイクロコンピュータシステム１と第２マイクロコンピ
ュータシステム２との間のデータ伝送の状況又は状態に
関する情報を供給する。より高い優先度を持つバイパス
データは第１バイパス部１３及び第２バイパス部２０に
より優先度を以て伝送することができる。第１バイパス
部１３及び第２バイパス部２０は、優先データを送信し
又は受信するためのバイパスレジスタ（図示略）を含ん
でいる。この優先データは、第１送信機FIFO７、第２送
信機FIFO１４、第１受信機FIFO８及び第２受信機FIFO１
５を各々バイパスして、直接第１送信機部９、第２送信
機部１６、第１受信機部１０及び第２受信機部１７に各
々供給される。
【００３１】前記プロトコル語は第１送信機部９及び第
２送信機部１６により形成される。この目的のために、
第１送信機部９は有用なデータを含む有効データバイト
の数をカウンタ回路（図示略）を用いて計数し、この数
は当該データフレーム５０に挿入される。この目的のた
めに、プロトコル語Ｐの全８ビットのうちの３ビットを
利用することができる。当該プロトコル語の他の１ビッ
トは伝送の自動的中断のための停止ビットとして使用さ
れる。この停止ビットは、例えば、受信機が送信機に対
して該受信機が当該時点で送信されるデータは即座に処
理することはできない旨を通知するため等に使用するこ
とができる。停止ビットが設定されると、当該送信機は
送信の一次停止を挿入することができる。プロトコル語
Ｐの残りの４ビットは、有用なデータＮを含むデータ語
を情報データ及び制御データとして区別するために使用
される。制御データは、画像データの伝送の場合、ライ
ンの開始及び終了を特徴付けるデータを意味するものと
理解されたい。また、情報データは該画像データ自身を
意味するものと理解されたい。
【００３２】第１変換器回路５により形成されたデータ
流はＩ２Ｓ線３４を介して第１インターフェース３１に
供給され、該インターフェースは該直列な電気的データ
を直列な光学的データに変換する。この直列データは、
次いで、バスシステム３０の部分３３を介して第２イン
ターフェース３２に供給され、この第２インターフェー
スは該データを電気的な直列データに再び変換する。こ
の電気的な直列データは、次いで、Ｉ２Ｓ線３６を介し
て第２変換器回路６の第２受信機部１７に供給される。
【００３３】上記直列Ｉ２Ｓデータの非同期並列データ
への再変換は、第２変換器回路６により実施される。上
記直列Ｉ２Ｓデータ流の完全なデータフレーム５０が受
信されると、そのプロトコル語Ｐが、当該データフレー
ム内に幾つの有用なデータＮが含まれるか及びどの形式
の有用なデータＮが含まれるかを決定すべく、評価され
る。プロトコル語は、個々のデータフレーム５０内で第
１マイクロコンピュータシステム１と第２マイクロコン
ピュータシステム２との間の伝送に利用することができ
るものとして選択されたデータ容量に応じて常に同一の
位置に配置されているので、プロトコル語Ｐは、例えば
スイッチ可能なレジスタを用いて第２受信機部１７によ
り、個々のＩ２Ｓデータフレーム５０の残りのデータバ
イトから非常に容易に分離することができる。当該プロ
トコル語Ｐの情報を用いて、第２受信機部１７は個々の
データフレーム５０のデータバイトを直列／並列シフト
レジスタ（図示略）を介して再び並列データに変換し、
該データは第２受信機FIFO１５に供給される。そして、
第２マイクロプロセッサ４は該データを８ビットデータ
線２５を介して読み取り及び処理することができる。
【００３４】第１送信機部９及び第２送信機部１６によ
る個々のデータフレーム５０及びプロトコル語Ｐの形成
を、図４ａないし図４ｄを参照して以下に詳細に説明す
る。図４ａないし図４ｄの基となる例には７個の有用な
データＮ１、Ｎ２、Ｎ３、Ｎ４、Ｎ５、Ｎ６及びＮ７が
存在し、これらデータ語は第１マイクロプロセッサ３に
より第１送信機FIFO７に伝送され、第１送信機部９によ
り直列の同期した連続なデータ流に変換される。
【００３５】第１変換器回路５と第２変換器回路６とは
図３の表における行６３の例に従って調整されるものと
する。このように、第１マイクロコンピュータシステム
１と第２マイクロコンピュータシステム２との間のデー
タの伝送用として第１データ語５３、第２データ語５
４、第３データ語５５、第５データ語５７、第６データ
語５８及び第７データ語５９を利用することができる。
【００３６】図４ａは第１送信機部９により形成される
第１データフレーム５０の構成を示し、図４ｂは後続の
データフレーム５０を示している。図４ａに従って、第
１の有用なデータ語Ｎ１は当該データフレーム５０の第
１データ語５３に割り当てられ、第２の有用なデータ語
Ｎ２は第２データ語５４に割り当てられ、第３の有用な
データ語Ｎ３は第３データ語５５に割り当てられ、第４
の有用なデータ語Ｎ４は第５データ語５７に割り当てら
れ、第５の有用なデータ語Ｎ５は第６データ語５８に割
り当てられ、プロトコル語Ｐは当該データフレーム５０
の第７データ語５９に割り当てられる。図４ｂに示す時
間的に後続するデータフレーム５０は２つの残りの有用
なデータ語Ｎ６及びＮ７を有している。この場合、第６
の有用なデータＮ６は図４ｂのデータフレーム５０の第
１データ語５３に割り当てられ、第７の有用なデータＮ
７は第２データ語５４に割り当てられる。この場合、図
１の送信機FIFO７には、それ以上の有用なデータはない
ので、第３データ語５５、第５データ語５７及び第６デ
ータ語５８は、第１送信機部９により零で満たされる。
図４ｂのデータフレーム５０の第７データ語５９は再び
プロトコル語Ｐとなる。
【００３７】図４ｃは図４ａのデータフレーム５０のプ
ロトコル語の構成を示している。図４ｃのプロトコル語
Ｐは第１カウンタビット７０、第２カウンタビット７１
及び第３カウンタビット７２を有している。該プロトコ
ル語Ｐは、停止ビット７３並びに第１修飾子ビット７
４、第２修飾子ビット７５、第３修飾子ビット７６及び
第４修飾子ビット７７も有している。図４ａのデータフ
レーム５０は５つの有用なデータ語を含んでいるので、
上記カウンタビット７０ないし７２は“５”なる計数情
報を含んでいる。このように、第１カウンタビット７０
は１となり、第２カウンタビット７１も１となり、第３
カウンタビット７２は零となる。上記停止ビット７３も
零となる。何故なら、本例ではデータ伝送の中断は要求
されないからである。第１修飾子ビット７４は第１デー
タ語５３に割り当てられ、第２修飾子ビット７５は第２
データ語５４に割り当てられ、第３修飾子ビット７６は
第３データ語５５に割り当てられ、第４修飾子ビット７
７は第５データ語５７に割り当てられる。これら修飾子
ビット７４ないし７７は、対応するデータ語が情報デー
タに関するものか又は制御データに関するものであるか
を決定するために使用することができる。第１修飾子ビ
ット７４は１である。本例では、これは、第１の有用な
データＮ１が例えば画像データ伝送の場合にラインの開
始を特徴付けるような制御データ語であることを示すよ
うに作用する。修飾子ビット７５ないし７７は零であ
る。従って、対応する有用なデータ語Ｎ２、Ｎ３及びＮ
４は情報データ語である。第５の有用なデータ語Ｎ５も
情報データ語である。プロトコル語Ｐは８ビットのみの
幅しか有さず、従って第６データ語５８用の修飾子ビッ
トはないので、第１送信機部９は、有用なデータ語が情
報データ語である場合に限り該有用なデータ語により第
６データ語５８が満たされるように、調整される。制御
データ語が存在する場合は、該制御データ語は次のデー
タフレーム５０に割り当てられ、このフレームにおいて
該制御データ語は適切な修飾子ビットにより特徴付けら
れるようにする。
【００３８】図４ｄのプロトコル語Ｐは図４ｂのデータ
フレーム５０に割り当てられる。図４ｂのデータフレー
ム５０は２つの有用なデータ語Ｎ６及びＮ７しか有して
いないので、カウンタビット７０ないし７２は“２”な
る計数情報を提供する。
【００３９】従って、第１カウンタビット７０は“０”
となり、第２カウンタビット７１は“１”となり、第３
カウンタビット７２は“０”となる。当該データ伝送の
中断は要求されていないので、停止ビット７３は“０”
である。また、上記有用なデータ語Ｎ６及びＮ７は情報
データ語に関するものであるから、修飾子ビット７４及
び７５は“０”である。また、データ語５５及び５７は
有用なデータ語を含んでいないので、対応する修飾子ビ
ット７６及び７７も“０”である。
【００４０】
【図面の簡単な説明】
【図１】図１は双方向伝送システムを示し、該システム
は有用な非同期データ流を発生する第１マイクロプロセ
ッサと、この有用な非同期データ流を同期データ流に変
換する第１変換器回路と、この同期データ流を伝送する
ための同期データバスと、この同期データ流を非同期デ
ータ流に再変換する第２変換器回路と、この再変換され
た非同期データ流を処理する第２マイクロプロセッサと
を有している。
【図２】図２は、Ｉ２Ｓバスの６４ビットデータフレー
ムを示す。
【図３】図３は、図２に従うＩ２Ｓバスのデータフレー
ムの記憶容量を図１の第１プロセッサと第２プロセッサ
との間のデータ伝送用に使用する４つの可能性を図示す
る表、
【図４】図４ａは、５つの有用なデータ語を含む図３の
表の行６３に従うデータフレームを示す。
【図５】図４ｂは、２つの有用なデータ語を含む図３の
表の行６３に従うデータフレームを示す。
【図６】図４ｃは、図４ａのデータフレームに割り当て
られるプロトコル語を示す。
【図７】図４ｄは、図４ｂのデータフレームに割り当て
られるプロトコル語を示す。
【符号の説明】
１、２…マイクロコンピュータシステム ３、４…マイクロプロセッサ ５、６…変換器回路 ７、１４…送信機FIFO ８、１５…受信機FIFO ９、１６…送信機部 １０、１７…受信機部 １１、１８…構成部 １２、１９…制御部 １３、２０…バイパス部 ２１、２５…並列データバス線 ２２、２３、２６、２７…並列データ線 ３０…光バスシステム ３１、３２…インターフェース ３４〜３７…Ｉ２Ｓ線
フロントページの続き (71)出願人 590000248 Ｇｒｏｅｎｅｗｏｕｄｓｅｗｅｇ １, 5621 ＢＡ Ｅｉｎｄｈｏｖｅｎ， Ｔｈ ｅ Ｎｅｔｈｅｒｌａｎｄｓ (72)発明者 カール−ハインツ クノブル ドイツ国 ディー−65549 リムブルグ ディーツェル ストラッセ ８ (72)発明者 ミヒャエル シェイファー ドイツ国 ディー−35625 ヒュッテンベ ルグ ヴィーセンストラッセ 10

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】有用なデータを含む非同期データ流を、デ
    ータフレームを時間多重態様で伝送するよう構成された
    同期データバスを介して伝送する方法において、 前記非同期データ流は変換器回路により連続した同期デ
    ータ流に変換され、 前記データフレーム内には、選択可能な数の記憶位置が
    前記非同期データ流の有用なデータ用に設けられ、 可変数の有用なデータが、個々の前記データフレームに
    対し、前記変換器回路により且つ前記非同期データ流の
    速度に従って割り当てられ、 前記変換器回路により、プロトコルデータが個々の前記
    データフレームに対して当該データフレームの各所定の
    位置に割り当てられる、ような各過程を有し、前記プロ
    トコルデータが当該データフレーム内に含まれる有用な
    データの数に関する情報を含んでいることを特徴とする
    方法。
  2. 【請求項２】請求項１に記載の方法において、前記プロ
    トコルデータが有用なデータの形式に関する情報を含ん
    でいることを特徴とする方法。
  3. 【請求項３】請求項１に記載の方法において、前記非同
    期データ流が第１マイクロプロセッサにより発生され、
    第１変換器回路により連続した同期データ流に変換さ
    れ、前記同期データバスを介して伝送され、第２変換器
    回路により非同期データ流に再び変換され、及び第２マ
    イクロプロセッサに供給されることを特徴とする方法。
  4. 【請求項４】請求項１に記載の方法において、前記同期
    データバスが連続したＩ２Ｓバスであることを特徴とす
    る方法。
  5. 【請求項５】請求項１に記載の方法において、前記非同
    期データ流の高い優先度のバイパスデータが、前記変換
    器回路のバイパスレジスタにより、前記同期データ流に
    時間的な優先度で以て挿入されることを特徴とする方
    法。
  6. 【請求項６】有用なデータを含む非同期データ流を、デ
    ータフレームを時間多重態様で伝送するよう構成された
    同期データバスを介して伝送する回路装置において、 前記非同期データ流を連続した同期データ流に変換する
    変換器回路が設けられ、 前記変換器回路により、前記データフレーム内の選択可
    能な数の記憶位置に、前記非同期データ流の有用なデー
    タが割り当てられ、 前記変換器回路により且つ前記非同期データ流の速度に
    従って、可変数の有用なデータが、個々の前記データフ
    レームに対し割り当てられ、 前記変換器回路により、プロトコルデータが個々の前記
    データフレームに対して当該データフレームの各所定の
    位置に割り当てられる、ように構成され、前記プロトコ
    ルデータが当該データフレーム内に含まれる有用なデー
    タの数に関する情報を含んでいることを特徴とする回路
    装置。
  7. 【請求項７】請求項６に記載の回路装置を含む特にナビ
    ゲーションシステムの形態の電子システムであって、 非同期で有用なデータ流を発生する第１マイクロプロセ
    ッサと、 前記非同期で有用なデータ流を同期データ流に変換する
    第１変換器回路と、 前記同期データ流を伝送するための特にＩ２Ｓバスの形
    態の同期式連続データバスと、 前記同期データ流を非同期データ流に再び変換する第２
    変換器回路と、 前記再変換された非同期データ流を処理する第２マイク
    ロプロセッサと、を備えることを特徴とする電子システ
    ム。
  8. 【請求項８】請求項７に記載の電子システムにおいて、
    前記第１マイクロプロセッサには非同期画像データを発
    生するナビゲーションシステムのナビゲーションコンピ
    ュータが組み合わされ、前記データバスが光バスであ
    り、前記第２マイクロプロセッサにはナビゲーションシ
    ステムの表示装置が組み合わされていることを特徴とす
    る電子システム。
  9. 【請求項９】請求項６に記載の回路装置を有する車両。
  10. 【請求項１０】ナビゲーションシステムのナビゲーショ
    ンコンピュータとナビゲーションシステムの表示システ
    ムとの間で非同期画像データを伝送するための請求項１
    に記載の方法の応用。
JP10364652A 1997-12-22 1998-12-22 同期データバスを介して非同期データ流を伝送する方法及びそのような方法を実施する回路装置 Pending JPH11266274A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19757195.6 1997-12-22
DE19757195A DE19757195A1 (de) 1997-12-22 1997-12-22 Verfahren zum Übertragen eines asynchronen Datenstroms über einen synchronen Datenbus, sowie Schaltungsanordnung zur Durchführung des Verfahrens

Publications (1)

Publication Number Publication Date
JPH11266274A true JPH11266274A (ja) 1999-09-28

Family

ID=7852963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10364652A Pending JPH11266274A (ja) 1997-12-22 1998-12-22 同期データバスを介して非同期データ流を伝送する方法及びそのような方法を実施する回路装置

Country Status (6)

Country Link
US (1) US6590903B1 (ja)
EP (1) EP0924622B1 (ja)
JP (1) JPH11266274A (ja)
KR (1) KR100568435B1 (ja)
DE (2) DE19757195A1 (ja)
TW (1) TW501352B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342566B1 (ko) * 1999-01-26 2002-07-04 윤종용 티디엠 버스 동기화 신호 콘센트레이터와 데이터 전송시스템 및 그 방법
KR100558657B1 (ko) * 2002-11-15 2006-03-14 한국전자통신연구원 광 가입자 액세스 시스템에서의 스토리지 연동 처리 장치및 그 방법
JP2009135836A (ja) * 2007-11-30 2009-06-18 Victor Co Of Japan Ltd ディジタル画像無線伝送装置及びその画像データ処理方法、ディジタル画像無線受信装置及びディジタル画像無線送受信システム
JP2009141502A (ja) * 2007-12-04 2009-06-25 Victor Co Of Japan Ltd 画像データ伝送方法、画像データ送信装置、画像データ受信装置及び画像データ通信装置
JP2012050023A (ja) * 2010-08-30 2012-03-08 Jvc Kenwood Corp 画像データ送信装置、画像データ受信装置、画像データ伝送システム、画像データ送信方法および画像データ受信方法

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19943323B4 (de) * 1999-09-10 2009-07-23 Harman Becker Automotive Systems Gmbh Verfahren und Schaltungsanordnung zur digitalen Datenübertragung
US7197046B1 (en) * 2000-08-07 2007-03-27 Shrikumar Hariharasubrahmanian Systems and methods for combined protocol processing protocols
US6744772B1 (en) * 2000-11-30 2004-06-01 Western Digital Ventures, Inc. Converting asynchronous packets into isochronous packets for transmission through a multi-dimensional switched fabric network
US7002926B1 (en) 2000-11-30 2006-02-21 Western Digital Ventures, Inc. Isochronous switched fabric network
DE10111265B4 (de) 2001-03-09 2005-12-01 Robert Bosch Gmbh Vorrichtung zur Datenübertragung zwischen Fahrzeugsensoren und einem Prozessor eines Steuergeräts
TWM331698U (en) * 2007-10-25 2008-05-01 Universal Scient Ind Co Ltd Signal converter for expansion of FIFO capacity and debugging
US10255463B2 (en) 2008-11-17 2019-04-09 International Business Machines Corporation Secure computer architecture
DE102011007437A1 (de) * 2010-11-15 2012-05-16 Continental Teves Ag & Co. Ohg Verfahren und Schaltungsanrodnung zur Datenübertragung zwischen Prozessorbausteinen
DE102014207762A1 (de) * 2014-04-24 2015-10-29 Continental Teves Ag & Co. Ohg Für asynchrone und synchrone Datenübertragung universell einsetzbare PSI5-Schnittstelle
KR101667886B1 (ko) 2015-07-28 2016-10-28 엘에스산전 주식회사 데이터 제어 시스템

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4679191A (en) * 1983-05-04 1987-07-07 Cxc Corporation Variable bandwidth switching system
US4755817A (en) 1984-02-22 1988-07-05 U.S. Philips Corporation Data transmission system having transmission intervals which are adjustable for data words of various lengths
US5054020A (en) * 1990-04-11 1991-10-01 Digital Access Corporation Apparatus for high speed data communication with asynchronous/synchronous and synchronous/asynchronous data conversion
EP0519111B1 (de) * 1991-06-21 1997-05-02 BECKER GmbH Verfahren zur gemeinsamen Übertragung von digitalen Audio- und Steuerdaten auf einer gemeinsamen Busleitung, Bussystem zur Durchführung des Verfahrens und Schnittstelle zum Einsatz bei dem Verfahren
DE4224339A1 (de) * 1992-07-23 1994-01-27 Sel Alcatel Ag Bussystem für ein lokales Operationsnetzwerk
US5475628A (en) * 1992-09-30 1995-12-12 Analog Devices, Inc. Asynchronous digital sample rate converter
US5345446A (en) * 1992-11-06 1994-09-06 At&T Bell Laboratories Establishing telecommunications call paths in broadband communication networks
US5666516A (en) * 1993-12-16 1997-09-09 International Business Machines Corporation Protected programmable memory cartridge having selective access circuitry
US5757801A (en) * 1994-04-19 1998-05-26 Multi-Tech Systems, Inc. Advanced priority statistical multiplexer
KR960032662A (ko) * 1995-02-15 1996-09-17 구자홍 동기/비동기 버스 접속장치
US5649176A (en) * 1995-08-10 1997-07-15 Virtual Machine Works, Inc. Transition analysis and circuit resynthesis method and device for digital circuit modeling
US5710769A (en) * 1996-02-29 1998-01-20 Lucent Technologies Inc. Merging the functions of switching and cross connect in telecommunications networks
GB9606084D0 (en) * 1996-03-22 1996-05-22 D2B Systems Co Ltd Data frame buffering

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100342566B1 (ko) * 1999-01-26 2002-07-04 윤종용 티디엠 버스 동기화 신호 콘센트레이터와 데이터 전송시스템 및 그 방법
KR100558657B1 (ko) * 2002-11-15 2006-03-14 한국전자통신연구원 광 가입자 액세스 시스템에서의 스토리지 연동 처리 장치및 그 방법
JP2009135836A (ja) * 2007-11-30 2009-06-18 Victor Co Of Japan Ltd ディジタル画像無線伝送装置及びその画像データ処理方法、ディジタル画像無線受信装置及びディジタル画像無線送受信システム
JP2009141502A (ja) * 2007-12-04 2009-06-25 Victor Co Of Japan Ltd 画像データ伝送方法、画像データ送信装置、画像データ受信装置及び画像データ通信装置
JP2012050023A (ja) * 2010-08-30 2012-03-08 Jvc Kenwood Corp 画像データ送信装置、画像データ受信装置、画像データ伝送システム、画像データ送信方法および画像データ受信方法

Also Published As

Publication number Publication date
EP0924622B1 (de) 2003-11-12
DE59810154D1 (de) 2003-12-18
EP0924622A3 (de) 2002-06-12
EP0924622A2 (de) 1999-06-23
US6590903B1 (en) 2003-07-08
KR100568435B1 (ko) 2006-06-01
KR19990063291A (ko) 1999-07-26
TW501352B (en) 2002-09-01
DE19757195A1 (de) 1999-06-24

Similar Documents

Publication Publication Date Title
JPH11266274A (ja) 同期データバスを介して非同期データ流を伝送する方法及びそのような方法を実施する回路装置
US6381293B1 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
US8867573B2 (en) Transferring data between asynchronous clock domains
US20020114415A1 (en) Apparatus and method for serial data communication between plurality of chips in a chip set
US9817705B2 (en) Method for enabling a communication between processes, processing system, integrated chip and module for such a chip
US5940398A (en) Method for common transmission of digital source and control data between data sources and data sinks connected through data lines
EP0641139B1 (en) Merging audio and telephone data for a computer
US7448060B2 (en) Method for determining signal path
JPH06209348A (ja) 多重ステーション通信バス・システム
US5935214A (en) Method for transmitting source data and control data in a communication system with a ring structure
US6477177B1 (en) Multiple device access to serial data stream
EP0482953A2 (en) Method of and system for data communication in communication network on automobile
JP2568458B2 (ja) データ長さ検出装置
US6094696A (en) Virtual serial data transfer mechanism
US6378017B1 (en) Processor interconnection
US6738389B1 (en) Circuit and method for performing partial parallel data transfer in a communications system
JP2541747B2 (ja) 通信用スイッチングシステム
JPS5878221A (ja) バス制御システム
JP3115067B2 (ja) シグナリングデータ伝送方式
JPH02280439A (ja) 先き入れ先だしメモリを用いた時分割方式よりパケット方式へのデータ変換回路
JPH05100993A (ja) 信号線共有化方式
EP0446335A4 (en) Packet/fast packet switch for voice and data
JP2697629B2 (ja) 速度変換装置
US20050094590A1 (en) Method for reducing the amount of needed memory in a tdm switch system
JP2869673B2 (ja) データ通信システム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080619

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080919

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080925

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20081218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090203