JPH10222464A - 同期式直列データ転送装置 - Google Patents

同期式直列データ転送装置

Info

Publication number
JPH10222464A
JPH10222464A JP9019406A JP1940697A JPH10222464A JP H10222464 A JPH10222464 A JP H10222464A JP 9019406 A JP9019406 A JP 9019406A JP 1940697 A JP1940697 A JP 1940697A JP H10222464 A JPH10222464 A JP H10222464A
Authority
JP
Japan
Prior art keywords
data
state
clock
serial data
output terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9019406A
Other languages
English (en)
Inventor
Teruyuki Ito
輝之 伊藤
Katsunori Suzuki
勝則 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP9019406A priority Critical patent/JPH10222464A/ja
Priority to TW086106459A priority patent/TW329488B/zh
Priority to US08/861,832 priority patent/US5878281A/en
Priority to FR9707164A priority patent/FR2759179A1/fr
Priority to DE19724716A priority patent/DE19724716A1/de
Priority to KR1019970030760A priority patent/KR19980069825A/ko
Publication of JPH10222464A publication Critical patent/JPH10222464A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4291—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a clocked protocol
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/38—Synchronous or start-stop systems, e.g. for Baudot code
    • H04L25/40—Transmitting circuits; Receiving circuits
    • H04L25/45—Transmitting circuits; Receiving circuits using electronic distributors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew

Abstract

(57)【要約】 【課題】 入力受信データ無効レベルやクロックイネー
ブルエッジの異なる外部受信回路に対応させるために
は、ハードウェアの変更が必要となる。 【解決手段】 直列データ出力制御手段２３より送信完
了信号が発生すると、データ制御手段２５が直列データ
状態記憶手段２４にあらかじめ保存されている状態デー
タに応じた所定の状態に、データ出力端子１１のライン
状態を保持し、クロック制御手段２７がクロック状態記
憶手段２６にあらかじめ保存されている状態データに応
じた所定のクロックディスイネーブル状態に、クロック
出力端子１２のライン状態を保持するようにした。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、複数の外部受信
回路が接続され、それら各外部受信回路のそれぞれに対
して、転送データをクロック信号に同期させて直列に転
送する同期式直列データ転送装置に関するものであり、
特に、転送データの最終データ送信完了後における、当
該同期式直列データ転送装置と外部受信回路とを接続す
るためのデータ入出力端子間、あるいはクロック入出力
端子間のインターフェースに関するものである。
【０００２】
【従来の技術】図１２は従来の同期式直列データ転送装
置を利用した通信システムを示すブロック図であり、図
１３はその同期式直列データ転送装置の内部構成を示す
ブロック図である。これら各図において、１は転送デー
タをクロック信号に同期させて直列に転送する従来の同
期式直列データ転送装置であり、２ａ〜２ｎはこの同期
式直列データ転送装置１より送出された転送データを受
信する複数の外部受信回路である。１１は同期式直列デ
ータ転送装置１が転送データを送出するデータ出力端
子、１２は同じくクロック信号を送出するクロック出力
端子であり、１３は各外部受信回路２ａ〜２ｎにおい
て、同期式直列データ転送装置１がデータ出力端子１１
に送出した転送データを受け取るデータ入力端子、１４
は同じくクロック信号を受け取るクロック入力端子であ
る。また、２１はクロック出力端子１２より出力される
クロック信号を生成するクロック信号発生手段であり、
２２は外部より並列に入力された入力データを直列デー
タに変換し、それをクロック信号発生手段２１からのク
ロック信号に同期させて、転送データとしてデータ出力
端子１１より送出する直列データ出力手段である。
【０００３】次に動作について説明する。同期式直列デ
ータ転送装置１は外部より入力データが並列に入力され
ると、それを直列データ出力手段２２で直列データに変
換し、それをクロック信号発生手段２１の発生するクロ
ック信号に同期させて転送データを生成する。この転送
データをデータ出力端子１１より、またクロック信号発
生手段２１の発生したクロック信号をクロック出力端子
１２より、転送先の外部受信回路２ａ〜２ｎを指定して
送出する。この転送データの最終データの送信が完了す
ると、この同期式直列データ転送装置１では図１４に示
すように、データ出力端子１１がその転送データの最終
データを保持したままの状態で終了する。
【０００４】そのため、このような同期式直列データ転
送装置１では、転送先の外部受信回路２ａ〜２ｎの入力
受信データ無効レベルが、たとえばハイレベル（以下、
Ｈという）の場合には、転送データの最終データが常に
Ｈとなるようにしたり、同期式直列データ転送装置１よ
り転送先の外部受信回路２ａ〜２ｎに対して、転送デー
タの送信が完了したことを何らかの方法で知らせ、それ
を受けた外部受信回路２ａ〜２ｎ側でラインの切り離し
を行うなどの工夫が必要となる。また、入力受信データ
無効レベルの異なる外部受信回路２ａ〜２ｎに対応させ
る場合には、当該同期式直列データ転送装置１のハード
ウェアの変更を必要とする。
【０００５】一方、転送データの最終データ送信完了後
におけるクロック出力端子１２のライン状態は、クロッ
ク信号が立下がりイネーブルの場合にはデータ１、立上
がりイネーブルの場合にはクロック出力はデータ０（ク
ロックエッジディスエーブル状態）でそれぞれ終了す
る。したがって、クロックイネーブルエッジの異なる外
部受信回路２ａ〜２ｎに対応させる場合にはハードウェ
アの変更が必要となってくる。
【０００６】なお、このような従来の同期式直列データ
転送装置について、たとえば特開平５−１８１７９６号
公報に記載がある。
【０００７】
【発明が解決しようとする課題】従来の同期式直列デー
タ転送装置は以上のように構成されているので、転送先
の外部受信回路２ａ〜２ｎの入力受信データ無効レベル
に合わせて、転送データの最終データを常にそのレベル
となるようにしたり、転送データの送信が完了したこと
を何らかの方法で、転送先の外部受信回路２ａ〜２ｎに
知らせてラインの切り離しを行わせるなどの工夫が必要
となり、入力受信データ無効レベルの異なる外部受信回
路２ａ〜２ｎに対応させる場合には、同期式直列データ
転送装置のハードウェアの変更が必要であり、また、ク
ロックイネーブルエッジの異なった外部受信回路２ａ〜
２ｎに対応させる場合にもハードウェアの変更が必要に
なるなどの課題があった。
【０００８】この発明は上記のような課題を解決するた
めになされたもので、入力受信データ無効レベル、ある
いはクロックイネーブルエッジの異なる外部受信回路に
ついても、ハードウェアの変更を伴うことなく対応する
ことが可能な同期式直列データ転送装置を得ることを目
的とする。
【０００９】
【課題を解決するための手段】請求項１記載の発明に係
る同期式直列データ転送装置は、送信データの最終デー
タの送信が終わった時点で直列データ出力制御手段が送
信完了信号を発生させると、それを受けたデータ制御手
段がデータ出力端子のライン状態を、直列データ状態記
憶手段が記憶している状態データに応じた所定の状態に
保持するようにしたものである。
【００１０】請求項２記載の発明に係る同期式直列デー
タ転送装置は、送信完了信号発生後のデータ出力端子の
ライン状態をデータ０の状態に保持させるための状態デ
ータを、データ状態記憶手段に設定したものである。
【００１１】請求項３記載の発明に係る同期式直列デー
タ転送装置は、送信完了信号発生後のデータ出力端子の
ライン状態をデータ１の状態に保持させるための状態デ
ータを、データ状態記憶手段に設定したものである。
【００１２】請求項４記載の発明に係る同期式直列デー
タ転送装置は、送信完了信号発生後のデータ出力端子の
ライン状態をハイインピーダンス状態に保持させるため
の状態データを、データ状態記憶手段に設定したもので
ある。
【００１３】請求項５記載の発明に係る同期式直列デー
タ転送装置は、送信データの最終データの送信が終わっ
た時点で直列データ出力制御手段が送信完了信号を発生
させると、それを受けたクロック制御手段がクロック出
力端子のライン状態を、クロック状態記憶手段が記憶し
ている状態データに応じた所定の状態に保持するように
したものである。
【００１４】請求項６記載の発明に係る同期式直列デー
タ転送装置は、送信完了信号発生後のクロック出力端子
のライン状態を０レベルに保持させるための状態データ
を、クロック状態記憶手段に設定したものである。
【００１５】請求項７記載の発明に係る同期式直列デー
タ転送装置は、送信完了信号発生後のクロック出力端子
のライン状態を１レベルに保持させるための状態データ
を、クロック状態記憶手段に設定したものである。
【００１６】請求項８記載の発明に係る同期式直列デー
タ転送装置は、送信完了信号発生後のクロック出力端子
のライン状態をハイインピーダンス状態に保持させるた
めの状態データを、クロック状態記憶手段に設定したも
のである。
【００１７】請求項９記載の発明に係る同期式直列デー
タ転送装置は、送信データの最終データの送信が終わっ
た時点で直列データ出力制御手段が送信完了信号を発生
させると、それを受けたデータ制御手段がデータ出力端
子のライン状態を直列データ状態記憶手段が記憶してい
る状態データに応じた所定の状態に、クロック制御手段
がクロック出力端子のライン状態をクロック状態記憶手
段が記憶している状態データに応じた所定の状態に、そ
れぞれ保持するようにしたものである。
【００１８】
【発明の実施の形態】以下、この発明の実施の一形態を
説明する。 実施の形態１．図１はこの発明の実施の形態１による同
期式直列データ転送装置を利用した通信システムを示す
ブロック図であり、図２はその同期式直列データ転送装
置の内部構成を示すブロック図である。これら各図にお
いて、３は転送データをクロック信号に同期させて直列
に転送する、この発明の実施の形態１による同期式直列
データ転送装置であり、４ａ〜４ｎはこの同期式直列デ
ータ転送装置３より送出された転送データを受信する複
数の外部受信回路である。１１は同期式直列データ転送
装置３が転送データを送出するデータ出力端子、１２は
同じくクロック信号を送出するクロック出力端子であ
り、１３は各外部受信回路４ａ〜４ｎにおいて、同期式
直列データ転送装置３がデータ出力端子１１に送出した
転送データを受け取るデータ入力端子、１４は同じくク
ロック信号を受け取るクロック入力端子である。
【００１９】また、２１はクロック出力端子１２より出
力されるクロック信号を生成するクロック信号発生手段
であり、これは図１３に示した従来のものと同等のもの
である。２３は外部より並列に入力された入力データを
直列データに変換し、それを送信データとしてクロック
信号発生手段２１からのクロック信号に同期させて出力
するとともに、この送信データの最終データの送信が完
了した時点で送信完了信号を発生させる直列データ出力
制御手段である。２４は外部からの設定データによっ
て、直列データ出力制御手段２３が最終データ送信完了
時に送信完了信号を発生させた後のデータ出力端子１１
のライン状態が設定され、それを状態データとして記憶
している直列データ状態記憶手段であり、たとえばその
設定データに基づく状態データを保持する状態レジスタ
などが用いられる。２５は直列データ出力制御手段２３
から送られてくるクロック信号に同期した送信データ
を、転送データとしてデータ出力端子１１に出力すると
ともに、送信データの最終データの送信が完了して、直
列データ出力制御手段２３が送信完了信号を発生する
と、データ出力端子１１のライン状態を、直列データ状
態記憶手段２４が記憶している状態データに応じた所定
の状態に保持するデータ制御手段であり、たとえば送信
完了信号を制御信号として、送信データと状態データと
の切り換えを行うセレクタなどが用いられる。
【００２０】なお、この実施の形態１による同期式直列
データ転送装置３は、これらクロック信号発生手段２
１、直列データ出力制御手段２３、直列データ状態記憶
手段２４、およびデータ制御手段２５にて形成されてい
る点で、図１３に示した従来の同期式直列データ転送装
置１とは異なっている。
【００２１】次に動作について説明する。図３から図５
はこの実施の形態１による同期式直列データ転送装置３
のデータ出力端子１１から出力される転送データと、ク
ロック出力端子１２から出力されるクロック信号の波形
を示すタイミング図であり、図３は外部受信回路４ａ〜
４ｎの入力受信データ無効レベルがデータ０である場
合、図４はそれがデータ１である場合、図５はそれがハ
イインピーダンス状態である場合についてそれぞれ示し
ている。
【００２２】同期式直列データ転送装置３は外部より並
列の入力データが入力されると、直列データ出力制御手
段２３において、それを直列データに変換するととも
に、クロック信号発生手段２１の発生するクロック信号
に同期させて送信データを生成する。この送信データは
データ制御手段２５に送られ、データ制御手段２５はそ
れを転送データとして、データ出力端子１１より転送先
の外部受信回路４ａ〜４ｎを指定して送出する。なお、
この転送先の指定は、転送データの先頭に転送先の外部
受信回路４ａ〜４ｎを示すアドレスを付加する。そのと
き同時に、クロック信号発生手段２１の発生したクロッ
ク信号もクロック出力端子１２より当該外部受信回路４
ａ〜４ｎに転送される。
【００２３】直列データ出力制御手段２３は直列データ
に変換された送信データを、最終データまでデータ制御
手段２５に送信し終ると、送信完了信号を生成してデー
タ制御手段２５に送る。データ制御手段２５ではこの送
信完了信号を受け取ると、直列データ状態記憶手段２４
に保持されている状態データを読み出し、転送データの
最終データの送信が完了した後にそれを転送データとし
てデータ出力端子１１に出力する。それにより、当該デ
ータ出力端子１１のライン状態を直列データ状態記憶手
段２４より読み出した状態データに対応した所定の状態
に保持する。なお、この直列データ状態記憶手段２４へ
の状態データの設定は、接続される外部受信回路４ａ〜
４ｎの入力受信データ無効レベルに応じた設定データを
入力することによって行うものである。
【００２４】たとえば、当該同期式直列データ転送装置
３に接続されている外部受信回路４ａ〜４ｎの入力受信
データ無効レベルがデータ０であった場合には、あらか
じめ直列データ状態記憶手段２４に、転送データの最終
データ送信完了後のデータ出力端子１１のライン状態を
データ０の状態とするための設定データを入力して、デ
ータ制御手段２５の読み出しに対してデータ０を出力す
る状態データを保存させておく。これによって、データ
制御手段２５が直列データ状態記憶手段２４から読み出
す状態データはデータ０となり、送信完了信号を受け取
ったデータ制御手段２５はそのデータ０を送信データの
最終データ送信完了後に転送データとして出力する。こ
のようにして、前の転送データの最終データがその転送
先である外部受信回路、たとえば外部受信回路４ａに送
信し終ると、その最終データの内容には関係なく、デー
タ出力端子１１のライン状態は、図３に示すように、次
の転送データの転送先である外部受信回路、たとえば外
部受信回路４ｎの入力受信データ無効レベル、すなわち
データ０の状態に保持される。
【００２５】なお、当該同期式直列データ転送装置３に
接続されている外部受信回路４ａ〜４ｎの入力受信デー
タ無効レベルがデータ１、あるいはハイインピーダンス
状態である場合も同様である。すなわち、入力受信デー
タ無効レベルがデータ１である場合には、直列データ状
態記憶手段２４にデータ１を出力するための状態データ
をあらかじめ保存させておき、前の転送データの最終デ
ータの送信が完了すると、データ制御手段２５はデータ
１を転送データとして出力して、図４に示すように、デ
ータ出力端子１１のライン状態をデータ１の状態に保持
する。また、入力受信データ無効レベルがハイインピー
ダンス状態である場合には、直列データ状態記憶手段２
４にハイインピーダンス状態に対応する状態データをあ
らかじめ保存させておき、前の転送データの最終データ
の送信が完了すると、図５に示すように、データ制御手
段２５はデータ出力端子１１のライン状態をハイインピ
ーダンス状態に保持する。
【００２６】このように、この実施の形態１によれば、
直列データ状態記憶手段２４の記憶する状態データを設
定データによって書き換えてやるだけで、データ出力端
子１１のライン状態を外部受信回路４ａ〜４ｎの入力受
信データ無効レベルに対応した状態に保持することが可
能となり、同期式直列データ転送装置３のハードウェア
を変更することなく、入力受信データ無効レベルの異な
る外部受信回路４ａ〜４ｎに対応させることが可能とな
る。
【００２７】また、直列データ状態記憶手段２４には、
データ出力端子１１のライン状態を上記データ０、デー
タ１およびハイインピーダンスの状態に保持するための
状態データだけではなく、転送データの最終データに保
持するための状態データを保持させることも可能であ
る。このような状態データを直列データ状態記憶手段２
４に保存させれば、当該同期式直列データ転送装置３を
従来の通信システムにそのまま適用することも可能とな
って、従来の同期式直列データ転送装置１との互換性を
保つことができる。
【００２８】実施の形態２．上記実施の形態１では、デ
ータ出力端子のライン状態を、外部受信回路の入力受信
データ無効レベルに対応した状態に保持するものについ
て説明したが、クロック出力端子のライン状態を、次に
転送データを転送する外部受信回路のクロックエッジデ
ィスエーブル状態に保持するようにすることにより、ク
ロックイネーブルエッジの異なる外部受信回路に対して
も対応できるようにすることも可能である。
【００２９】図６はそのようなこの発明の実施の形態２
による同期式直列データ転送装置を利用した通信システ
ムを示すブロック図であり、図７はその同期式直列デー
タ転送装置の内部構成を示すブロック図である。これら
各図において、５は転送データをクロック信号に同期さ
せて直列に転送する、この発明の実施の形態２による同
期式直列データ転送装置であり、６ａ〜６ｎはこの同期
式直列データ転送装置５より送出された転送データを受
信する複数の外部受信回路である。また、１１はデータ
出力端子、１２はクロック出力端子、１３はデータ入力
端子、１４はクロック入力端子であり、同期式直列デー
タ転送装置５中の、２１はクロック信号発生手段、２３
は直列データ出力制御手段である。なお、これらは図１
および図２に同一符号を付して示した実施の形態１にお
けるそれらと同等のものであるため、詳細な説明は省略
する。
【００３０】また、２６は外部からの設定データによっ
て、直列データ出力制御手段２３が転送データの最終デ
ータ送信完了時に送信完了信号を発生させた後のクロッ
ク出力端子１２のライン状態が設定され、それを状態デ
ータとして記憶しているクロック状態記憶手段であり、
たとえばその設定データに基づく状態データを保持する
状態レジスタなどが用いられる。２７はクロック信号発
生手段２１の発生したクロック信号をクロック出力端子
１２に出力するとともに、転送データの最終データの送
信が完了して、直列データ出力制御手段２３が送信完了
信号を発生すると、クロック出力端子１２のライン状態
を、クロック状態記憶手段２６が記憶している状態デー
タに応じた所定の状態、すなわち、接続されている外部
受信回路６ａ〜６ｎのクロックエッジディスエーブル状
態に保持するクロック制御手段であり、たとえば送信完
了信号を制御信号として、クロック信号と状態データと
の切り換えを行うセレクタなどが用いられる。
【００３１】なお、この実施の形態２による同期式直列
データ転送装置５は、これらクロック信号発生手段２
１、直列データ出力制御手段２３、クロック状態記憶手
段２６およびクロック制御手段２７にて形成されている
点で、図２に示した実施の形態１の同期式直列データ転
送装置３とは異なっている。
【００３２】次に動作について説明する。図８から図１
０はこの実施の形態２による同期式直列データ転送装置
５のデータ出力端子１１から出力される転送データと、
クロック出力端子１２から出力されるクロック信号の波
形を示すタイミング図であり、図８は次に送信対象とな
る外部受信回路６ａ〜６ｎのクロックイネーブルエッジ
が、クロック信号の０レベルをクロックエッジディスエ
ーブル状態とする場合、図９はクロック信号の１レベル
をクロックエッジディスエーブル状態とする場合、図１
０はハイインピーダンス状態をクロックエッジディスエ
ーブル状態とする場合についてそれぞれ示している。
【００３３】同期式直列データ転送装置５は外部より並
列の入力データが入力されると、直列データ出力制御手
段２３において、それを直列データに変換するととも
に、クロック信号発生手段２１の発生するクロック信号
に同期させて転送データを生成し、その転送データをデ
ータ出力端子１１より転送先の外部受信回路６ａ〜６ｎ
に転送する。一方、クロック信号発生手段２１の発生し
たクロック信号はクロック制御手段２７にも送られ、ク
ロック制御手段２７はそのクロック信号をクロック出力
端子１２より転送先の外部受信回路６ａ〜６ｎに送出す
る。
【００３４】直列データ出力制御手段２３は直列データ
に変換された転送データを、最終データまでデータ出力
端子１１より送信し終わると送信完了信号を生成して、
それをクロック制御手段２７に送る。この送信完了信号
を受け取ったクロック制御手段２７は、クロック状態記
憶手段２６に保持されている状態データを読み出し、転
送データの最終データの送信が完了した後に、クロック
出力端子１２のライン状態を、このクロック状態記憶手
段２６より読み出した状態データに対応した所定のクロ
ックエッジディスエーブル状態に保持する。なお、この
場合、クロック状態記憶手段２６への状態データの設定
は、接続される外部受信回路６ａ〜６ｎのクロックエッ
ジディスエーブル状態に応じた設定データを入力するこ
とによって行うものである。
【００３５】たとえば、当該同期式直列データ転送装置
５に接続されている外部受信回路６ａ〜６ｎのクロック
信号のクロックイネーブルエッジが立上がりイネーブル
であった場合には、あらかじめクロック状態記憶手段２
６に、転送データの最終データ送信完了後のクロック出
力端子１２のライン状態を０レベルのクロックエッジデ
ィスエーブル状態とするための設定データを入力して、
クロック制御手段２７の読み出しに対してデータ０を出
力する状態データを保存させておく。これによって、ク
ロック制御手段２７がクロック状態記憶手段２６から読
み出す状態データはデータ０となるため、送信完了信号
を受け取ったクロック制御手段２７はそのデータ０によ
って、最終データの送信完了後のクロック出力端子１２
のライン状態を、図８に示すように、０レベルのクロッ
クエッジディスエーブル状態に保持する。
【００３６】なお、当該同期式直列データ転送装置５に
接続されている外部受信回路６ａ〜６ｎのクロック信号
のクロックイネーブルエッジが立下がりイネーブルであ
った場合や、ハイインピーダンス状態をクロックエッジ
ディスエーブル状態とする場合も同様に、クロック制御
手段２７がクロック状態記憶手段２６にあらかじめ保存
されている状態データを読み出し、転送データの最終デ
ータ送信完了後におけるクロック出力端子１２のライン
状態を、その状態データにしたがって、図９に示した１
レベル、あるいは図１０に示したハイインピーダンス状
態などのクロックエッジディスエーブル状態に保持す
る。
【００３７】このように、この実施の形態２によれば、
クロック状態記憶手段２６の記憶する状態データを設定
データによって書き換えてやるだけで、クロック出力端
子１２のライン状態を外部受信回路６ａ〜６ｎのクロッ
クエッジディスエーブル状態に保持することが可能とな
って、ハードウェアを変更することなく、いかなるクロ
ックイネーブルエッジを持つ外部受信回路６ａ〜６ｎに
対しても対応できる同期式直列データ転送装置５を実現
することができる。
【００３８】実施の形態３．上記実施の形態１では、デ
ータ出力端子のライン状態を、次に接続される外部受信
回路の入力受信データ無効レベルに対応した状態に保持
するものについて、また、実施の形態２では、クロック
出力端子のライン状態を、次に接続される外部受信回路
のクロックエッジディスエーブル状態に保持するものに
ついて説明したが、それら両機能を併せ持つ同期式直列
データ転送装置を実現することも可能である。
【００３９】図１１はそのようなこの発明の実施の形態
３による同期式直列データ転送装置の内部構成を示すブ
ロック図である。図において、１１はデータ出力端子、
１２はクロック出力端子、２１はクロック信号発生手
段、２３は直列データ出力制御手段、２４は直列データ
状態記憶手段、２５はデータ制御手段、２６はクロック
状態記憶手段、２７はクロック制御手段であり、これら
は図２および図７に同一符号を付して示した実施の形態
１あるいは実施の形態２におけるものと同等のものであ
るため、詳細な説明は省略する。
【００４０】また、７は転送データをクロック信号に同
期させて直列に転送する、この発明の実施の形態３によ
る同期式直列データ転送装置であり、これらクロック信
号発生手段２１、直列データ出力制御手段２３、直列デ
ータ状態記憶手段２４、データ制御手段２５、クロック
状態記憶手段２６、およびクロック制御手段２７にて形
成され、転送データはデータ制御手段２５を経由して、
クロック信号はクロック制御手段２７を経由してそれぞ
れ出力されるものである点で、図２および図７に示した
実施の形態１の同期式直列データ転送装置３、あるいは
実施の形態２の同期式直列データ転送装置５とは異なっ
ている。
【００４１】次に動作について説明する。ここで、基本
的な動作は、実施の形態１の同期式直列データ転送装置
３および実施の形態２の同期式直列データ転送装置５の
場合と同様である。すなわち、同期式直列データ転送装
置７は外部より並列の入力データが入力されると、それ
を直列データ出力制御手段２３で直列データに変換し
て、クロック信号発生手段２１の発生するクロック信号
に同期させて送信データを生成し、データ制御手段２５
はこの送信データを転送データとしてデータ出力端子１
１より転送先の外部受信回路に転送する。一方、クロッ
ク信号発生手段２１の発生したクロック信号はクロック
制御手段２７にも送られ、クロック制御手段２７はそれ
をクロック出力端子１２より転送先の外部受信回路に送
出する。
【００４２】直列データ出力制御手段２３はデータ制御
手段２５への送信データの送信が最終データまで完了す
ると、送信完了信号を生成してそれをデータ制御手段２
５およびクロック制御手段２７に送る。データ制御手段
２５ではこの送信完了信号を受け取ると、直列データ状
態記憶手段２４よりそこに保持されている状態データを
読み出し、転送データの最終データの送信が完了した後
にそれを転送データとしてデータ出力端子１１に出力す
る。これによって、当該データ出力端子１１のライン状
態は、直列データ状態記憶手段２４から読み出された状
態データに対応した所定の状態に保持される。また、ク
ロック制御手段２７ではその送信完了信号を受け取る
と、クロック状態記憶手段２６よりそこに保持されてい
る状態データを読み出し、転送データの最終データの送
信が完了した後にクロック出力端子１２のライン状態
を、このクロック状態記憶手段２６から読み出された状
態データに応じたクロックエッジディスエーブル状態に
保持する。
【００４３】なお、実施の形態１あるいは実施の形態２
の場合と同様に、直列データ状態記憶手段２４への状態
データの設定は、接続される外部受信回路の入力受信デ
ータ無効レベルに応じた設定データを入力することによ
って行うものであり、クロック状態記憶手段２６への状
態データの設定は、接続される外部受信回路のクロック
エッジディスエーブル状態に応じた設定データを入力す
ることによって行うものである。
【００４４】このように、この実施の形態３によれば、
直列データ状態記憶手段２４およびクロック状態記憶手
段２６の記憶する状態データを、外部からの設定データ
によって書き換えてやるだけで、データ出力端子１１の
ライン状態を外部受信回路の入力受信データ無効レベル
に対応した状態に、クロック出力端子１２のライン状態
を外部受信回路のクロックイネーブルエッジに対応した
クロックエッジディスエーブル状態に保持することが可
能となるため、同期式直列データ転送装置７のハードウ
ェアを変更することなく、入力受信データ無効レベルお
よびクロックイネーブルエッジがいかなる外部受信回路
にも接続できるようになる。
【００４５】
【発明の効果】以上のように、請求項１記載の発明によ
れば、直列データ出力制御手段より送信完了信号が発生
すると、データ制御手段がデータ出力端子のライン状態
を、直列データ状態記憶手段から読み出した状態データ
に応じた所定の状態に保持するように構成したので、ハ
ードウェアの変更なしに、直列データ状態記憶手段の状
態データを書き換えてやるだけで、入力受信データ無効
レベルの異なる外部受信回路に対応させることが可能な
同期式直列データ転送装置が得られる効果がある。
【００４６】請求項２記載の発明によれば、データ状態
記憶手段に、送信完了信号発生後のデータ出力端子のラ
イン状態をデータ０の状態に保持させるための状態デー
タを設定するように構成したので、ハードウェアの変更
なしに、入力受信データ無効レベルがデータ０の外部受
信回路に対応させることができる同期式直列データ転送
装置が得られる効果がある。
【００４７】請求項３記載の発明によれば、データ状態
記憶手段に、送信完了信号発生後のデータ出力端子のラ
イン状態をデータ１の状態に保持させるための状態デー
タを設定するように構成したので、ハードウェアの変更
なしに、入力受信データ無効レベルがデータ１の外部受
信回路に対応させることができる同期式直列データ転送
装置が得られる効果がある。
【００４８】請求項４記載の発明によれば、データ状態
記憶手段に、送信完了信号発生後のデータ出力端子のラ
イン状態をハイインピーダンス状態に保持させるための
状態データを設定するように構成したので、ハードウェ
アの変更なしに、入力受信データ無効レベルがハイイン
ピーダンス状態の外部受信回路に対応させることができ
る同期式直列データ転送装置が得られる効果がある。
【００４９】請求項５記載の発明によれば、直列データ
出力制御手段より送信完了信号が発生すると、クロック
制御手段がクロック出力端子のライン状態を、クロック
状態記憶手段が記憶している状態データに応じた所定の
状態に保持するように構成したので、ハードウェアの変
更なしに、クロック状態記憶手段の状態データを書き換
えてやるだけで、クロックイネーブルエッジの異なる外
部受信回路に対応させることができる同期式直列データ
転送装置が得られる効果がある。
【００５０】請求項６記載の発明によれば、クロック状
態記憶手段に、送信完了信号発生後のクロック出力端子
のライン状態を０レベルに保持させるための状態データ
を設定するように構成したので、ハードウェアの変更な
しに、クロックイネーブルエッジが立上がりイネーブル
である外部受信回路に対応させることができる同期式直
列データ転送装置が得られる効果がある。
【００５１】請求項７記載の発明によれば、クロック状
態記憶手段に、送信完了信号発生後のクロック出力端子
のライン状態を１レベルに保持させるための状態データ
を設定するように構成したので、ハードウェアの変更な
しに、クロックイネーブルエッジが立下がりイネーブル
である外部受信回路に対応させることができる同期式直
列データ転送装置が得られる効果がある。
【００５２】請求項８記載の発明によれば、クロック状
態記憶手段に、送信完了信号発生後のクロック出力端子
のライン状態をハイインピーダンス状態に保持させるた
めの状態データを設定するように構成したので、ハード
ウェアの変更なしに、ハイインピーダンス状態をクロッ
クエッジディスエーブル状態とする外部受信回路に対応
させることができる同期式直列データ転送装置が得られ
る効果がある。
【００５３】請求項９記載の発明によれば、直列データ
出力制御手段より送信完了信号が発生すると、データ制
御手段が直列データ状態記憶手段の保存している状態デ
ータに応じた所定の状態にデータ出力端子のライン状態
を保持し、クロック制御手段がクロック状態記憶手段の
保存している状態データに応じた所定の状態にクロック
出力端子のライン状態を保持するように構成したので、
直列データ状態記憶手段やクロック状態記憶手段の状態
データを書き換えてやるだけで、ハードウェアの変更な
しに、入力受信データ無効レベルおよびクロックイネー
ブルエッジがいかなる外部受信回路にも接続できる同期
式直列データ転送装置が得られる効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１による同期式直列デ
ータ転送装置を利用した通信システムを示すブロック図
である。
【図２】 実施の形態１における同期式直列データ転送
装置の内部構成を示すブロック図である。
【図３】 実施の形態１における、次に接続される外部
受信回路の入力受信データ無効レベルがデータ０である
場合の、転送データとクロック信号の波形を示すタイミ
ング図である。
【図４】 実施の形態１における、次に接続される外部
受信回路の入力受信データ無効レベルがデータ１である
場合の、転送データとクロック信号の波形を示すタイミ
ング図である。
【図５】 実施の形態１における、次に接続される外部
受信回路の入力受信データ無効レベルがハイインピーダ
ンス状態である場合の、転送データとクロック信号の波
形を示すタイミング図である。
【図６】 この発明の実施の形態２による同期式直列デ
ータ転送装置を利用した通信システムを示すブロック図
である。
【図７】 実施の形態２における同期式直列データ転送
装置の内部構成を示すブロック図である。
【図８】 実施の形態２における、次に接続される外部
受信回路のクロックイネーブルエッジが立上がりイネー
ブルである場合の、転送データとクロック信号の波形を
示すタイミング図である。
【図９】 実施の形態２における、次に接続される外部
受信回路のクロックイネーブルエッジが立下がりイネー
ブルである場合の、転送データとクロック信号の波形を
示すタイミング図である。
【図１０】 実施の形態２における、次に接続される外
部受信回路がハイインピーダンス状態をクロックエッジ
ディスエーブル状態とするものである場合の、転送デー
タとクロック信号の波形を示すタイミング図である。
【図１１】 この発明の実施の形態３による同期式直列
データ転送装置の内部構成を示すブロック図である。
【図１２】 従来の同期式直列データ転送装置を利用し
た通信システムを示すブロック図である。
【図１３】 従来の同期式直列データ転送装置の内部構
成を示すブロック図である。
【図１４】 従来の同期式直列データ転送装置におけ
る、転送データとクロック信号の波形を示すタイミング
図である。
【符号の説明】
３，５，７ 同期式直列データ転送装置、４ａ〜４ｎ，
６ａ〜６ｎ 外部受信回路、１１ データ出力端子、１
２ クロック出力端子、２１ クロック信号発生手段、
２３ 直列データ出力制御手段、２４ 直列データ状態
記憶手段、２５データ制御手段、２６ クロック状態記
憶手段、２７ クロック制御手段。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 データ出力端子より外部受信回路に対し
    て直列に転送される送信データを、クロック信号発生手
    段の発生するクロック信号に同期させて出力するととも
    に、当該送信データの最終データ送信完了時に送信完了
    信号を発生させる直列データ出力制御手段と、 前記直列データ出力制御手段が送信完了信号を発生した
    後の前記データ出力端子のライン状態が設定され、それ
    を状態データとして記憶している直列データ状態記憶手
    段と、 前記直列データ出力制御手段からのクロック信号に同期
    した送信データを、転送データとして前記データ出力端
    子に出力するとともに、前記直列データ出力制御手段が
    送信完了信号を発生させると、前記データ出力端子のラ
    イン状態を、前記直列データ状態記憶手段が記憶してい
    る状態データに応じた所定の状態に保持するデータ制御
    手段とを備えた同期式直列データ転送装置。
  2. 【請求項２】 データ状態記憶手段に、直列データ出力
    制御手段が送信完了信号を発生した後のデータ出力端子
    のライン状態をデータ０の状態に保持させる状態データ
    が設定されていることを特徴とする請求項１記載の同期
    式直列データ転送装置。
  3. 【請求項３】 データ状態記憶手段に、直列データ出力
    制御手段が送信完了信号を発生した後のデータ出力端子
    のライン状態をデータ１の状態に保持させる状態データ
    が設定されていることを特徴とする請求項１記載の同期
    式直列データ転送装置。
  4. 【請求項４】 データ状態記憶手段に、直列データ出力
    制御手段が送信完了信号を発生した後のデータ出力端子
    のライン状態をハイインピーダンス状態に保持させる状
    態データが設定されていることを特徴とする請求項１記
    載の同期式直列データ転送装置。
  5. 【請求項５】 データ出力端子より外部受信回路に対し
    て直列に転送される送信データを、クロック信号発生手
    段の発生するクロック信号に同期させて、前記データ出
    力端子より転送データとして出力するとともに、当該送
    信データの最終データ送信完了時に送信完了信号を発生
    させる直列データ出力制御手段と、 前記直列データ出力制御手段が送信完了信号を発生した
    後のクロック出力端子のライン状態が設定され、それを
    状態データとして記憶しているクロック状態記憶手段
    と、 前記クロック信号発生手段の発生したクロック信号を前
    記クロック出力端子に出力するとともに、前記直列デー
    タ出力制御手段が送信完了信号を発生させると、前記ク
    ロック出力端子のライン状態を、前記クロック状態記憶
    手段が記憶している状態データに応じた所定の状態に保
    持するクロック制御手段とを備えた同期式直列データ転
    送装置。
  6. 【請求項６】 クロック状態記憶手段に、直列データ出
    力制御手段が送信完了信号を発生した後のクロック出力
    端子のライン状態を０レベルに保持させる状態データが
    設定されていることを特徴とする請求項５記載の同期式
    直列データ転送装置。
  7. 【請求項７】 クロック状態記憶手段に、直列データ出
    力制御手段が送信完了信号を発生した後のクロック出力
    端子のライン状態を１レベルに保持させる状態データが
    設定されていることを特徴とする請求項５記載の同期式
    直列データ転送装置。
  8. 【請求項８】 クロック状態記憶手段に、直列データ出
    力制御手段が送信完了信号を発生した後のクロック出力
    端子のライン状態をハイインピーダンス状態に保持させ
    る状態データが設定されていることを特徴とする請求項
    ５記載の同期式直列データ転送装置。
  9. 【請求項９】 データ出力端子より外部受信回路に対し
    て直列に転送される送信データを、クロック信号発生手
    段の発生するクロック信号に同期させて出力するととも
    に、当該送信データの最終データ送信完了時に送信完了
    信号を発生させる直列データ出力制御手段と、 前記直列データ出力制御手段が送信完了信号を発生した
    後の前記データ出力端子のライン状態が設定され、それ
    を状態データとして記憶している直列データ状態記憶手
    段と、 前記直列データ出力制御手段からのクロック信号に同期
    した送信データを、転送データとして前記データ出力端
    子に出力するとともに、前記直列データ出力制御手段が
    送信完了信号を発生させると、前記データ出力端子のラ
    イン状態を、前記直列データ状態記憶手段が記憶してい
    る状態データに応じた所定の状態に保持するデータ制御
    手段と、 前記直列データ出力制御手段が送信完了信号を発生した
    後のクロック出力端子のライン状態が設定され、それを
    状態データとして記憶しているクロック状態記憶手段
    と、 前記クロック信号発生手段の発生したクロック信号を前
    記クロック出力端子に出力するとともに、前記直列デー
    タ出力制御手段が送信完了信号を発生させると、前記ク
    ロック出力端子のライン状態を、前記クロック状態記憶
    手段が記憶している状態データに応じた所定の状態に保
    持するクロック制御手段とを備えた同期式直列データ転
    送装置。
JP9019406A 1997-01-31 1997-01-31 同期式直列データ転送装置 Pending JPH10222464A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP9019406A JPH10222464A (ja) 1997-01-31 1997-01-31 同期式直列データ転送装置
TW086106459A TW329488B (en) 1997-01-31 1997-05-15 Synchronous serial data transmission device
US08/861,832 US5878281A (en) 1997-01-31 1997-05-23 Synchronous serial data transfer device
FR9707164A FR2759179A1 (fr) 1997-01-31 1997-06-10 Dispositif de transfert synchrone de donnees en serie
DE19724716A DE19724716A1 (de) 1997-01-31 1997-06-11 Synchrone serielle Datenübertragungseinrichtung
KR1019970030760A KR19980069825A (ko) 1997-01-31 1997-07-03 동기식 직렬 데이터 전송장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9019406A JPH10222464A (ja) 1997-01-31 1997-01-31 同期式直列データ転送装置

Publications (1)

Publication Number Publication Date
JPH10222464A true JPH10222464A (ja) 1998-08-21

Family

ID=11998387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9019406A Pending JPH10222464A (ja) 1997-01-31 1997-01-31 同期式直列データ転送装置

Country Status (6)

Country Link
US (1) US5878281A (ja)
JP (1) JPH10222464A (ja)
KR (1) KR19980069825A (ja)
DE (1) DE19724716A1 (ja)
FR (1) FR2759179A1 (ja)
TW (1) TW329488B (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3490131B2 (ja) * 1994-01-21 2004-01-26 株式会社ルネサステクノロジ データ転送制御方法、データプロセッサ及びデータ処理システム
JPH10336218A (ja) * 1997-05-28 1998-12-18 Mitsubishi Electric Corp 同期シリアル転送装置および同期シリアル転送方法
KR20010095265A (ko) * 2000-04-05 2001-11-03 이데이 노부유끼 송신 회로와 그 방법, 수신 회로와 그 방법 및 데이터통신 장치
DE10125533B4 (de) * 2001-05-23 2005-06-02 Dr. Johannes Heidenhain Gmbh Verfahren zum Betrieb einer Positionsmesseinrichtung sowie Positionsmesseinrichtung und Auswerteeinheit zur Durchführung des Verfahrens
KR100711718B1 (ko) * 2005-07-19 2007-04-25 엘지전자 주식회사 보드 내 동기식 직렬 데이터 버스 장치 및 그 전송 방법
US8989331B2 (en) * 2006-05-31 2015-03-24 Broadcom Corporation Method and system for advance high performance bus synchronizer
DE102010061771A1 (de) * 2010-11-23 2012-05-24 Robert Bosch Gmbh Kommunikationssystem und Verfahren zum Betreiben eines Kommunikationssystems
JP2015043170A (ja) * 2013-08-26 2015-03-05 株式会社東芝 インターフェース回路及びシステム
US20190171611A1 (en) * 2017-12-05 2019-06-06 Qualcomm Incorporated Protocol-framed clock line driving for device communication over master-originated clock line

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60224333A (ja) * 1984-04-23 1985-11-08 Seiko Epson Corp パラレル・シリアル変換回路
DE3789743T2 (de) * 1986-09-01 1994-08-18 Nec Corp Serielles Datenübertragungssystem.
US5019966A (en) * 1986-09-01 1991-05-28 Nec Corporation Dual processors using busy signal for controlling transfer for predetermined length data when receiving processor is processing previously received data
JPH0786855B2 (ja) * 1987-04-15 1995-09-20 日本電気株式会社 シリアルデ−タ処理装置
JP2778222B2 (ja) * 1990-08-15 1998-07-23 日本電気株式会社 半導体集積回路装置
JP3272394B2 (ja) * 1991-03-29 2002-04-08 株式会社日立製作所 通信装置
US5341131A (en) * 1991-03-29 1994-08-23 Hitachi, Ltd. Communications system and a system control method
JPH04323757A (ja) * 1991-04-24 1992-11-12 Hitachi Ltd シリアルデ−タ伝送装置
JP3190398B2 (ja) * 1991-12-24 2001-07-23 松下電器産業株式会社 データ入出力制御装置及び方法
US5341480A (en) * 1992-04-09 1994-08-23 Apple Computer, Inc. Method and apparatus for providing a two conductor serial bus
JPH0713898A (ja) * 1993-06-29 1995-01-17 Mitsubishi Electric Corp 半導体集積回路装置
JPH0721103A (ja) * 1993-06-30 1995-01-24 Mitsubishi Electric Corp データ転送装置
JPH0721123A (ja) * 1993-07-02 1995-01-24 Mitsubishi Electric Corp 直列データ転送装置
JPH0721124A (ja) * 1993-07-02 1995-01-24 Mitsubishi Electric Corp 同期式直列情報受信装置
JPH0856274A (ja) * 1994-06-06 1996-02-27 Ricoh Co Ltd 画像形成装置の通信回路
KR0142703B1 (ko) * 1994-06-10 1998-07-15 구자홍 시리얼 전송시스템
EP0693729B1 (en) * 1994-07-15 2000-02-23 Thomson Consumer Electronics, Inc. Multi-protocol data bus system
JPH08111675A (ja) * 1994-10-07 1996-04-30 Mitsubishi Denki Eng Kk 同期回路
JPH08161259A (ja) * 1994-11-30 1996-06-21 Mitsubishi Electric Corp 直列データ受信装置及び直列データ転送装置
KR0164807B1 (ko) * 1995-12-22 1999-02-01 김광호 반도체 메모리 장치의 데이타 출력버퍼 제어회로
JPH103436A (ja) * 1996-06-17 1998-01-06 Mitsubishi Electric Corp 自動転送機能付シリアル入出力回路

Also Published As

Publication number Publication date
TW329488B (en) 1998-04-11
US5878281A (en) 1999-03-02
KR19980069825A (ko) 1998-10-26
FR2759179A1 (fr) 1998-08-07
DE19724716A1 (de) 1998-08-06

Similar Documents

Publication Publication Date Title
KR20070101189A (ko) 하이브리드 병렬/직렬 버스 인터페이스를 구비하는 기지국
JPH10222464A (ja) 同期式直列データ転送装置
JP2641276B2 (ja) ２段式同期装置
US10496576B2 (en) Communication apparatus
US6069926A (en) Communication control system and apparatus
JPS60241150A (ja) デ−タ転送装置
JPH0731530B2 (ja) 同期制御ｎｃ装置
JP3534937B2 (ja) データ通信方法及び制御データ通信装置
KR0143684B1 (ko) I2c 프로토콜 지원용 인터페이스
JPH08228157A (ja) データ転送回路
JP3947330B2 (ja) 同期シリアル通信コントローラ
JP2002149594A (ja) 非同期データ転送回路
JP2532405Y2 (ja) データ伝送回路
JP2001086106A (ja) データ伝送装置及び伝送システム
KR100994356B1 (ko) 통신 시스템 및 통신 방법
JP2000057086A (ja) バス接続装置
KR920008283B1 (ko) 컴퓨터 시스템간 데이타 전송을 위한 장치
JPH0724832Y2 (ja) 送受信自動切換回路
JPH04150640A (ja) データ転送装置
KR20050107159A (ko) 시스템의 직렬 인터페이스 버스를 위한 버스 컨트롤러
JPH0637854A (ja) データ伝送装置
JPH11252132A (ja) データ伝達装置
JPH08106430A (ja) データ転送方法
JPH04262442A (ja) 入出力装置のシリアル通信制御装置
JPH0422241A (ja) 標準インターフェース用回線アダプタ