JP2001086106A - データ伝送装置及び伝送システム - Google Patents
データ伝送装置及び伝送システムInfo
- Publication number
- JP2001086106A JP2001086106A JP25955799A JP25955799A JP2001086106A JP 2001086106 A JP2001086106 A JP 2001086106A JP 25955799 A JP25955799 A JP 25955799A JP 25955799 A JP25955799 A JP 25955799A JP 2001086106 A JP2001086106 A JP 2001086106A
- Authority
- JP
- Japan
- Prior art keywords
- data
- phase
- code
- received data
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
生じたとしても、安定して受信が可能となるデータ伝送
装置を提供すること。 【解決手段】データ伝送装置に備わるデータ受信回路8
は、内部クロック生成回路19が出力したクロックで受
信データを第1のシフトレジスタ26によりサンプリン
グし、このサンプリング後の受信データと分周回路23
により分周されたクロックの位相差で受信データを位相
補正回路30により補正し、該位相補正された受信デー
タを内部クロック生成回路19が出力したクロックで第
2のシフトレジスタ28によりサンプリングし、このサ
ンプリング後の受信データを分周回路23により分周さ
れたクロックの位相に位相同期化回路22にて同期さ
せ、この位相同期化した受信データをデータ再生回路2
5により再生する。
Description
保有するクロックの周波数偏差に影響を受けず安定して
データ伝送が可能なデータ伝送装置及び伝送シスムに関
する。
では、図8に示すように、データ伝送装置2は、情報が
伝達される伝送路1に、送信データ線3及び受信データ
線4を介して接続している。なお、図8では、一つのデ
ータ伝送装置2を示しているが、一般に、この種の伝送
システムては、複数のデータ伝送装置2が設けられる。
5から信号線6を通してデータ送信回路7にデータが送
られ、データ送信回路7では伝送路1に適した信号形態
でデータが送出される。
8は、受信データ線4を通して得られたデータから、伝
送制御コントローラ5が判別できる受信再生データ9と
受信再生クロック10とを生成し、伝送制御コントロー
ラ5に送る。
介してμPU12と接続しており、μPU12から伝送
制御コントローラ5間で情報のやり取りを行なう。
ターフェイスバス13を持ち、外部機器インターフェイ
ス14と信号線15を介して接続している。また、外部
機器インターフェイス14は信号線16でμPU12と
信号線17で伝送制御コントローラ5と接続し、情報交
換を行なっている。
に、受信データ線4を介して、シフトレジスタ18に受
信データが入力し、内部クロック生成回路19からのク
ロック信号20によってサンプリングされ、信号線21
を介して位相同期化回路22に接続している。
て、伝送制御コントローラ5が使用する受信再生クロッ
ク10に分周され、位相同期化回路22によって受信デ
ータと受信再生クロック10の位相を同期化した後、信
号線24によって、データ再生回路25に送られ、デー
タ再生回路25にて、伝送制御コントローラ5が使用可
能な受信再生データ9が作られる。
受信回路では、各データ伝送装置間のクロックに周波数
偏差があるため、データ受信開始時点で、再生受信デー
タと受信再生クロックの同期をとっても、データ受信の
途中で同期が外れることがあり、安定した受信が損なわ
れ問題がある。
ロックに周波数偏差が生じたとしても、安定して受信が
可能となるデータ伝送装置を提供することにある。
に請求項1に係る発明では、内部クロック生成手段及び
分周手段を有するデータ受信回路を備えるデータ伝送装
置において、前記データ受信回路は、前記内部クロック
生成手段が出力したクロックで受信データをサンプリン
グする第1のシフトレジスタ手段と、この第1のシフト
レジスタ手段によるサンプリング後の受信データと前記
分周手段により分周された前記クロックの位相差で受信
データを補正する位相補正手段と、この位相補正手段に
より位相補正された受信データを前記内部クロック生成
手段が出力したクロックでサンプリングする第2のシフ
トレジスタ手段と、この第2のシフトレジスタ手段によ
るサンプリング後の受信データを前記分周手段により分
周された前記クロックの位相に同期させる位相同期化手
段と、この位相同期化手段により位相同期化した受信デ
ータを再生するデータ再生手段とを具備することを特徴
とする。
データ伝送装置の内部クロックに周波数偏差があって
も、受信データと受信クロックの同期外れが発生しにく
いデータ伝送装置を実現できる。
データ伝送装置における前記データ再生手段は、4B5
B符号化された受信データを再生する場合、5B符号か
ら4B符号に変換する第1の変換手段を具備したことを
特徴とする。
4B5B符号を使用するデータ伝送装置で、5B符号か
ら4B符号に変換する際、変換用のテーブルを使用せず
少量の論理回路で変換できるデータ伝送装置を実現でき
る。
データ伝送装置における前記内部クロック生成手段、前
記分周手段、前記位相補正手段、前記位相同期化手段及
び前記データ再生手段は、特定用途向け論理回路で構成
されることを特徴とする。
同期外れを防止する論理回路を特定用途向け論理回路で
作成することにより、低価格でコンパクトなデータ伝送
装置を実現できる。
データ伝送装置における前記内部クロック生成手段、前
記分周手段、前記位相補正手段、前記位相同期化手段及
び前記データ再生手段は、書き換え可能な論理回路で構
成されることを特徴とする。
同期外れを防止する論理回路を書き換え可能な論理回路
で作成することにより、将来の機能追加にも対応可能な
データ伝送装置を実現できる。
データ伝送装置における前記第1の変換手段で処理され
るデータを生成するため4B符号から5B符号に変換す
る第2の変換手段を具備したことを特徴とする。
4B5B符号を使用するデータ伝送装置で、4B符号か
ら5B符号に変換する際、変換用のテーブルを使用せず
少量の論理回路で変換できるデータ伝送装置を実現でき
る。
ロック生成手段及び分周手段を有し、前記伝送路からの
データを受信処理するデータ受信回路を備える複数のデ
ータ伝送装置とからなる伝送システムにおいて、前記デ
ータ受信回路は、前記内部クロック生成手段が出力した
クロックで受信データをサンプリングする第1のシフト
レジスタ手段と、この第1のシフトレジスタ手段による
サンプリング後の受信データと前記分周手段により分周
された前記クロックの位相差で受信データを補正する位
相補正手段と、この位相補正手段により位相補正された
受信データを前記内部クロック生成手段が出力したクロ
ックでサンプリングする第2のシフトレジスタ手段と、
この第2のシフトレジスタ手段によるサンプリング後の
受信データを前記分周手段により分周された前記クロッ
クの位相に同期させる位相同期化手段と、この位相同期
化手段により位相同期化した受信データを再生するデー
タ再生手段とを具備することを特徴とする。
データ伝送装置群の内部クロックに周波数偏差があって
も、受信データと受信クロックの同期外れが発生しにく
い伝送システムを実現できる。
伝送システムにおける前記データ再生手段が、4B5B
符号化された受信データを再生する場合、5B符号から
4B符号に変換する第1の変換手段を具備したことを特
徴とする。
4B5B符号を使用するデータ伝送装置群が、5B符号
から4B符号に変換する際、変換用のテーブルを使用せ
ず少量の論理回路で変換できる伝送システムを実現でき
る。
伝送システムにおける前記内部クロック生成手段、前記
分周手段、前記位相補正手段、前記位相同期化手段及び
前記データ再生手段を、特定用途向け論理回路で構成し
たことを特徴とする。
同期外れを防止する論理回路を特定用途向け論理回路で
作成することにより、低価格でコンパクトな伝送を実現
できる。
ク生成手段、前記分周手段、前記位相補正手段、前記位
相同期化手段及び前記データ再生手段を、書き換え可能
な論理回路で構成したことを特徴とする。
同期外れを防止する論理回路を書き換え可能な論理回路
で作成することにより、将来の機能追加にも対応可能な
伝送システムを実現できる。
の伝送システムにおける前記第1の変換手段で処理され
るデータを生成するため4B符号から5B符号に変換す
る第2の変換手段を具備したことを特徴とする。
ば、4B5B符号を使用するデータ伝送装置が、4B符
号から5B符号に変換する際、変換用のテーブルを使用
せず少量の論理回路で変換できる伝送システムを実現で
きる。
び伝送システムの実施の形態について図面を参照しなが
ら説明する。
1は、図8及び図9における同一部分には同一符号を付
した本実施形態のデータ伝送装置のブロック図である。
送装置のデータ受信回路8は、内部クロック生成回路1
9、位相同期化回路22、分周回路23、データ再生回
路25、第1シフトレジスタ26、位相補正回路27、
第2シフトレジスタ28から構成され、図9に示す従来
のデータ受信回路とは、第1シフトレジスタ26、位相
補正回路27及び第2シフトレジスタ28が相違する。
のデータ受信回路8で、受信データ線4の受信データ
は、第1シフトレジスタ26に入力し、クロック信号2
0によりサンプリングされた後、サンプリング後の受信
データとして信号線29を介して位相補正回路30に入
力する。
10と受信データの位相状態から内部クロック生成回路
19の周波数偏差の影響を最小に押さえるように、受信
データの位相を補正した後、信号線30に出力する。
介して受信データを入力し、クロック信号20で再度受
信データをサンプリングした後、信号線31を介して位
相同期化回路22へサンプリングした受信データを出力
する。
ク10と受信データの同期化を行なった後、信号線24
を介してデータ再生回路25へ受信再生クロック10と
同期化した受信データを出力する。
いている符号を伝送制御コントローラ5が処理できる符
号に変換して、受信再生データ9として出力する。
位相補正回路30によって、内部クロック生成回路19
で生成したクロックの周波数偏差の影響を最小に押さえ
ることができるので、データ伝送装置の内部クロックに
周波数偏差があっても、受信データと受信クロックの同
期外れが発生しにくいデータ伝送装置を実現できる。
7は、図1、図8及び図9における同一部分には同一符
号を付した本実施形態の伝送システム置のブロック図で
ある。
で示したデータ受信回路8をそれぞれ内蔵したデータ伝
送装置群2a〜2dを備え、これらデータ伝送装置群2
a〜2dが、伝送路1に、送信データ線3a〜3d及び
受信データ線4a〜4dを介して接続している。
ムによれば、データ伝送装置群2a〜2dそれぞは、位
相補正回路30によって、内部クロック生成回路19で
生成したクロックの周波数偏差の影響を最小に押さえる
ことで、各データ伝送装置の内部クロックに周波数偏差
があっても、受信データと受信クロックの同期外れが発
生しにくいようになるので、伝送システムとしても各デ
ータ伝送装置の内部クロックの周波数偏差の影響を最小
に押さえ、もって、安定してデータ受信できる伝送シス
テムを実現することができる。
実施形態は、データ再生回路25の詳細な構成について
開示する。すなわち、図2は4B5Bコード変換テーブ
ルを示しており、図3は、5Bコードから4Bコードへ
の変換を行うための論理式100を示している。
路25が行うべき、5Bコードの受信データを伝送制御
コントローラ5が処理できる4Bコードへの変換を、図
2に示す変換テーブルを用いることなく、図3に示した
論理式100に従って実施する。
から4Bコードに変換する際、図2に示すような変換テ
ーブルを用いずに、最小の論理回路でコード変換できる
図3に示すような論理式100を用いることにより、簡
易なシステムを構成することが可能となる。
実施形態は、図3に示す、5Bコードの受信データを4
Bコードへ変換するための論理式100を実施するコー
ド変換論理回路を、図7に示すデータ伝送装置群2a〜
2dが備える構成である。
送装置群2a〜2dが、図3に示す論理式100を実施
するコード変換論理回路を保有することで、5Bコード
から4Bコードへの変換を高効率で行うことが可能な伝
送システムを実現することができ。
実施形態は、図5に示すように、図1に示すデータ受信
回路8を特定用途向け論理回路32で製作するものであ
る。
示すデータ受信回路8を特定用途向け論理回路32で製
作することにより、低価格でコンパクトなデータ伝送装
置を実現できる。
実施形態は、図7に示すデータ伝送装置群2a〜2dに
おいて、そのデータ受信回路を特定用途向け論理回路3
2で製作したものとしている。
伝送装置群2a〜2dの低価格化及びコンパクト化によ
り、伝送システムの低価格化及びコンパクト化が実現さ
れる。
実施形態は、図6に示すように、図1におけるデータ受
信回路8を、ROM34から電源立ち上げ時に信号線3
4を介して論理情報をインストールする書き換え可能な
論理回路33で製作する。
路33により図1におけるデータ受信回路8を実現して
いるので、将来の機能拡張に対応可能なデータ伝送装置
を実現できる。
実施形態は、図7に示すデータ伝送装置群2a〜2dに
おいて、そのデータ受信回路を書き換え可能な論理回路
33で製作したものとしている。
能拡張に対応可能な伝送システムを実現することができ
る。
実施形態は、図1におけるデータ送信回路7の詳細な構
成について開示する。すなわち、図4は、4Bコードか
ら5Bコードへの変換を行う論理式101を示してい
る。図1の伝送制御コントローラ5が出力した4Bコー
ドをデータ送信回路7で5Bコードに変換する場合、図
4に示した論理式101に従い変換するものである。
から5Bコードに変換する際、変換テーブルを用いず
に、最小の論理回路でコード変換できる論理式101に
てデータ送信回路7を構成したことにより、データ変換
を高効率で行うことが可能なデータ伝送装置を実現でき
る。
応)本実施形態は、図7に示すデータ伝送装置群2a〜
2dにおいて、そのデータ送信回路に、図4に示す論理
式101に従うコード変換論理回路を保有することで、
4Bコードから5Bコードへ高効率で変換できる伝送シ
ステムを実現することができる。
ータ伝送装置の内部クロックに周波数偏差があっても受
信データと受信クロックの同期外れが発生しにくいデー
タ伝送装置を提供できるものである。
すブロック図。
図。
への変換を示す図。
への変換を示す図。
路を使用したデータ伝送装置を示すブロック図。
回路を使用したデータ伝送装置を示すブロック図。
ブロック図。
を示すブロック図。
4…受信データ線、5…伝送制御コントローラ、7…デ
ータ送信回路、8…データ受信回路、12…μPU、1
4…外部機器インターフェイス、18…シフトレジス
タ、19…内部クロック生成回路、22…位相同期化回
路、23…分周回路、25…データ再生回路、26…第
1シフトレジスタ、27…位相補正回路、28…第2シ
フトレジスタ、32…特定用途向け論理回路、33…書
き換え可能論理回路、34…ROM。
Claims (10)
- 【請求項1】 内部クロック生成手段及び分周手段を有
するデータ受信回路を備えるデータ伝送装置において、 前記データ受信回路は、 前記内部クロック生成手段が出力したクロックで受信デ
ータをサンプリングする第1のシフトレジスタ手段と、 この第1のシフトレジスタ手段によるサンプリング後の
受信データと前記分周手段により分周された前記クロッ
クの位相差で受信データを補正する位相補正手段と、 この位相補正手段により位相補正された受信データを前
記内部クロック生成手段が出力したクロックでサンプリ
ングする第2のシフトレジスタ手段と、 この第2のシフトレジスタ手段によるサンプリング後の
受信データを前記分周手段により分周された前記クロッ
クの位相に同期させる位相同期化手段と、 この位相同期化手段により位相同期化した受信データを
再生するデータ再生手段とを具備することを特徴とする
データ伝送装置。 - 【請求項2】 前記データ再生手段は、4B5B符号化
された受信データを再生する場合、5B符号から4B符
号に変換する第1の変換手段を具備したことを特徴とす
る請求項1記載のデータ伝送装置。 - 【請求項3】 前記内部クロック生成手段、前記分周手
段、前記位相補正手段、前記位相同期化手段及び前記デ
ータ再生手段は、特定用途向け論理回路で構成されるこ
とを特徴とする請求項1記載のデータ伝送装置。 - 【請求項4】 前記内部クロック生成手段、前記分周手
段、前記位相補正手段、前記位相同期化手段及び前記デ
ータ再生手段は、書き換え可能な論理回路で構成される
ことを特徴とする請求項1記載のデータ伝送装置。 - 【請求項5】 前記第1の変換手段で処理されるデータ
を生成するため4B符号から5B符号に変換する第2の
変換手段を具備したことを特徴とする請求項2記載のデ
ータ伝送装置。 - 【請求項6】 伝送路と、内部クロック生成手段及び分
周手段を有し、前記伝送路からのデータを受信処理する
データ受信回路を備える複数のデータ伝送装置とからな
る伝送システムにおいて、 前記データ受信回路は、 前記内部クロック生成手段が出力したクロックで受信デ
ータをサンプリングする第1のシフトレジスタ手段と、 この第1のシフトレジスタ手段によるサンプリング後の
受信データと前記分周手段により分周された前記クロッ
クの位相差で受信データを補正する位相補正手段と、 この位相補正手段により位相補正された受信データを前
記内部クロック生成手段が出力したクロックでサンプリ
ングする第2のシフトレジスタ手段と、 この第2のシフトレジスタ手段によるサンプリング後の
受信データを前記分周手段により分周された前記クロッ
クの位相に同期させる位相同期化手段と、 この位相同期化手段により位相同期化した受信データを
再生するデータ再生手段とを具備することを特徴とする
伝送システム。 - 【請求項7】 前記データ再生手段は、4B5B符号化
された受信データを再生する場合、5B符号から4B符
号に変換する第1の変換手段を具備したことを特徴とす
る請求項6記載のデータ伝送装置。 - 【請求項8】 前記内部クロック生成手段、前記分周手
段、前記位相補正手段、前記位相同期化手段及び前記デ
ータ再生手段は、特定用途向け論理回路で構成されるこ
とを特徴とする請求項6記載のデータ伝送装置。 - 【請求項9】 前記内部クロック生成手段、前記分周手
段、前記位相補正手段、前記位相同期化手段及び前記デ
ータ再生手段は、書き換え可能な論理回路で構成される
ことを特徴とする請求項6記載のデータ伝送装置。 - 【請求項10】 前記第1の変換手段で処理されるデー
タを生成するため4B符号から5B符号に変換する第2
の変換手段を具備したことを特徴とする請求項7記載の
データ伝送装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25955799A JP3552204B2 (ja) | 1999-09-13 | 1999-09-13 | データ伝送装置及び伝送システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25955799A JP3552204B2 (ja) | 1999-09-13 | 1999-09-13 | データ伝送装置及び伝送システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001086106A true JP2001086106A (ja) | 2001-03-30 |
JP3552204B2 JP3552204B2 (ja) | 2004-08-11 |
Family
ID=17335785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP25955799A Expired - Fee Related JP3552204B2 (ja) | 1999-09-13 | 1999-09-13 | データ伝送装置及び伝送システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3552204B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011501277A (ja) * | 2007-10-22 | 2011-01-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・システムのi/o電力を低減するための方法及び装置、並びにコンピュータ・システム |
CN106681127A (zh) * | 2016-12-22 | 2017-05-17 | 建荣半导体(深圳)有限公司 | 移位寄存器电路、相位差计算方法及时间数字转换器 |
-
1999
- 1999-09-13 JP JP25955799A patent/JP3552204B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011501277A (ja) * | 2007-10-22 | 2011-01-06 | インターナショナル・ビジネス・マシーンズ・コーポレーション | コンピュータ・システムのi/o電力を低減するための方法及び装置、並びにコンピュータ・システム |
US9286259B2 (en) | 2007-10-22 | 2016-03-15 | International Business Machines Corporation | Method and apparatus for lowering I/O power of a computer system and computer system |
CN106681127A (zh) * | 2016-12-22 | 2017-05-17 | 建荣半导体(深圳)有限公司 | 移位寄存器电路、相位差计算方法及时间数字转换器 |
CN106681127B (zh) * | 2016-12-22 | 2019-02-01 | 建荣半导体(深圳)有限公司 | 移位寄存器电路、相位差计算方法及时间数字转换器 |
Also Published As
Publication number | Publication date |
---|---|
JP3552204B2 (ja) | 2004-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1256197B1 (en) | Reference time distribution over a network | |
JP5569299B2 (ja) | 通信システム及び通信インタフェース装置、並びに同期方法 | |
JP3635001B2 (ja) | 同期クロックを発生させるための回路 | |
JPH05507398A (ja) | 非同期転送モード型ディジタル電気通信ネットワークの端末装置用同期装置 | |
JP2001086106A (ja) | データ伝送装置及び伝送システム | |
JPH10136026A (ja) | 伝送フレームフォーマット変換回路 | |
JPH10222464A (ja) | 同期式直列データ転送装置 | |
US8037335B2 (en) | Apparatus and method for synchronizing a channel card in a mobile communication system | |
JPH1098763A (ja) | パイロット信号の基地局間同期方法及び回路 | |
JP2005033444A (ja) | 時刻同期方式 | |
JP3092314B2 (ja) | データ中継装置 | |
JP3039135B2 (ja) | データ中継装置 | |
JP2004266723A (ja) | ネットワークシステム、データ送受信装置、およびデータ送受信方法 | |
JP3493111B2 (ja) | 半導体集積回路装置 | |
JPS5923502B2 (ja) | ル−プ伝送システム | |
CN118487693A (zh) | 一种802.1as的同步高效收敛方法及系统 | |
JPH04352535A (ja) | ループ式伝送路制御方式 | |
JP4481231B2 (ja) | エミュレーション同期システムおよびその方法 | |
JP2003258781A (ja) | クロック生成回路およびそれを用いたデータ抽出回路 | |
JP2511551B2 (ja) | 共通バス制御方式 | |
JPS59221045A (ja) | デ−タ送受信タイミング制御方式 | |
JP2929837B2 (ja) | 信号同期回路 | |
JPH08154088A (ja) | 位相調整回路 | |
JPH10190639A (ja) | クロック乗せ替え回路 | |
JPH08237235A (ja) | ディジタル通信システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040423 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |