JP3092314B2 - データ中継装置 - Google Patents
データ中継装置Info
- Publication number
- JP3092314B2 JP3092314B2 JP04126894A JP12689492A JP3092314B2 JP 3092314 B2 JP3092314 B2 JP 3092314B2 JP 04126894 A JP04126894 A JP 04126894A JP 12689492 A JP12689492 A JP 12689492A JP 3092314 B2 JP3092314 B2 JP 3092314B2
- Authority
- JP
- Japan
- Prior art keywords
- timing signal
- data
- serial
- delimiter
- parallel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc Digital Transmission (AREA)
- Small-Scale Networks (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、有効データを識別する
区切り符号で囲まれたディジタルデータを扱うデータ中
継装置に関する。
区切り符号で囲まれたディジタルデータを扱うデータ中
継装置に関する。
【０００２】
【従来の技術】ＬＡＮは通常、単一組織により専有され
る通信ネットワークであり、このネットワークを介して
相互接続された装置の間でビットシリアルなデータ通信
が行われる。ＬＡＮの構成方式には、リング型ネットワ
ークとバス型ネットワークがある。リング型ネットワー
クでは、図５(a) に示すように、複数の端末５２が伝送
媒体５１によりリング状に接続される。ある端末から送
出された信号は、隣接端末で再生，中継されて順次転送
され、最後に元の端末に戻る。通常すべての端末は対等
の関係で、分散制御によって伝送媒体５１を共有して、
任意の端末間でデータを転送することができる。
る通信ネットワークであり、このネットワークを介して
相互接続された装置の間でビットシリアルなデータ通信
が行われる。ＬＡＮの構成方式には、リング型ネットワ
ークとバス型ネットワークがある。リング型ネットワー
クでは、図５(a) に示すように、複数の端末５２が伝送
媒体５１によりリング状に接続される。ある端末から送
出された信号は、隣接端末で再生，中継されて順次転送
され、最後に元の端末に戻る。通常すべての端末は対等
の関係で、分散制御によって伝送媒体５１を共有して、
任意の端末間でデータを転送することができる。
【０００３】この様なリング型ネットワークにおいて転
送されるシリアルデータは、図５(b) に示すように、伝
送媒体に対するアクセス権を表すトークンと、転送すべ
き情報を表すフレームにより構成される。トークンとフ
レームは図に斜線で示すように、有効データを識別する
ための２ビット以上で構成される区切り符号５３で囲ま
れており、これが所定ビット分のプリアンブル（無効期
間）５４を挟んで転送される。トークンアクセスの動作
には、トークンを捕捉してフレームを送信した端末が、
伝送媒体を一巡して戻ってきたフレームを回収すると同
時にトークンを伝送媒体に送出する方式と、フレームの
送信直後にトークンを解放送出する方式とがある。
送されるシリアルデータは、図５(b) に示すように、伝
送媒体に対するアクセス権を表すトークンと、転送すべ
き情報を表すフレームにより構成される。トークンとフ
レームは図に斜線で示すように、有効データを識別する
ための２ビット以上で構成される区切り符号５３で囲ま
れており、これが所定ビット分のプリアンブル（無効期
間）５４を挟んで転送される。トークンアクセスの動作
には、トークンを捕捉してフレームを送信した端末が、
伝送媒体を一巡して戻ってきたフレームを回収すると同
時にトークンを伝送媒体に送出する方式と、フレームの
送信直後にトークンを解放送出する方式とがある。
【０００４】通常この様なリング型ネットワークでは、
特定の局が水晶発信器で安定化した送信クロック発生器
を持ち、他の中継局では受信クロックをそのまま送信ク
ロックとして用いている。すなわちクロック系に注目す
ると、マスター・スレーブの関係が存在する（例えば、
特開昭５８−１５０３４６号公報，特開昭６０−２２６
２４９号公報）。
特定の局が水晶発信器で安定化した送信クロック発生器
を持ち、他の中継局では受信クロックをそのまま送信ク
ロックとして用いている。すなわちクロック系に注目す
ると、マスター・スレーブの関係が存在する（例えば、
特開昭５８−１５０３４６号公報，特開昭６０−２２６
２４９号公報）。
【０００５】
【発明が解決しようとする課題】しかし、受信クロック
で送信を行うと、中継局の受信，送信系の精度で中継局
数が制限されるか、または必要な中継局数に応じて高精
度の受信，送信系が求められる。また受信データをシリ
アルデータのまま受信クロック同期から送信クロック同
期への変換を行うと、回路構成が複雑になる（米国特許
第４６７４０８６号明細書，Ｆig．１０参照）。本発明
は、この様な事情を考慮してなされたもので、受信，送
信系の精度が多少悪くても，多段中継を可能としたデー
タ中継装置を提供することを目的とする。
で送信を行うと、中継局の受信，送信系の精度で中継局
数が制限されるか、または必要な中継局数に応じて高精
度の受信，送信系が求められる。また受信データをシリ
アルデータのまま受信クロック同期から送信クロック同
期への変換を行うと、回路構成が複雑になる（米国特許
第４６７４０８６号明細書，Ｆig．１０参照）。本発明
は、この様な事情を考慮してなされたもので、受信，送
信系の精度が多少悪くても，多段中継を可能としたデー
タ中継装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】本発明は、有効データを
識別するための区切り符号で囲まれたシリアルデータを
伝送媒体を介して受信，中継して転送を行うデータ中継
装置において、受信クロックに同期した受信シリアルデ
ータから前記区切り符号を抽出して区切りタイミング信
号を発生する区切り符号検出手段と、この手段により得
られた区切りタイミング信号から前記受信クロックに同
期した第１の変換タイミング信号を発生する手段と、正
常時に期待される精度を持つ送信クロックを発生する送
信クロック発生手段と、前記区切り符号検出手段から得
られる区切りタイミング信号から前記送信クロックに同
期した第２の変換タイミング信号を発生する手段と、前
記受信シリアルデータを前記第１の変換タイミング信号
でパラレルデータに変換するシリアル／パラレル変換
器、およびこのシリアルパラレル変換器から得られたパ
ラレルデータを前記第２の変換タイミング信号で再度シ
リアルデータに変換するパラレル／シリアル変換器を有
し、前記受信シリアルデータを前記区切り符号で囲まれ
たシリアルデータ長単位でタイミングを初期化して送信
するように構成されたバッファとを備えたことを特徴と
している。
識別するための区切り符号で囲まれたシリアルデータを
伝送媒体を介して受信，中継して転送を行うデータ中継
装置において、受信クロックに同期した受信シリアルデ
ータから前記区切り符号を抽出して区切りタイミング信
号を発生する区切り符号検出手段と、この手段により得
られた区切りタイミング信号から前記受信クロックに同
期した第１の変換タイミング信号を発生する手段と、正
常時に期待される精度を持つ送信クロックを発生する送
信クロック発生手段と、前記区切り符号検出手段から得
られる区切りタイミング信号から前記送信クロックに同
期した第２の変換タイミング信号を発生する手段と、前
記受信シリアルデータを前記第１の変換タイミング信号
でパラレルデータに変換するシリアル／パラレル変換
器、およびこのシリアルパラレル変換器から得られたパ
ラレルデータを前記第２の変換タイミング信号で再度シ
リアルデータに変換するパラレル／シリアル変換器を有
し、前記受信シリアルデータを前記区切り符号で囲まれ
たシリアルデータ長単位でタイミングを初期化して送信
するように構成されたバッファとを備えたことを特徴と
している。
【０００７】
【作用】本発明においては、受信クロックでの送信を止
めて、中継局に固有の送信クロック発生手段を設けてい
る。そして、受信シリアルデータから区切りタイミング
信号を発生させて、これから受信クロックに同期した第
１の変換タイミング信号と送信クロックに同期した第２
の変換タイミング信号を発生して、第１の変換タイミン
グ信号で受信シリアルデータを一旦パラレルデータに変
換し、第２の変換タイミング信号で再度シリアルデータ
に変換して送信する、という方式を採用している。この
方式では、受信，送信系の精度は中継局数に関係なく、
上流或いは下流の中継局までの精度が保証されていれば
よい。したがって受信，送信系の精度が多少悪くても多
段中継が可能なデータ伝送システムを構成することがで
きる。
めて、中継局に固有の送信クロック発生手段を設けてい
る。そして、受信シリアルデータから区切りタイミング
信号を発生させて、これから受信クロックに同期した第
１の変換タイミング信号と送信クロックに同期した第２
の変換タイミング信号を発生して、第１の変換タイミン
グ信号で受信シリアルデータを一旦パラレルデータに変
換し、第２の変換タイミング信号で再度シリアルデータ
に変換して送信する、という方式を採用している。この
方式では、受信，送信系の精度は中継局数に関係なく、
上流或いは下流の中継局までの精度が保証されていれば
よい。したがって受信，送信系の精度が多少悪くても多
段中継が可能なデータ伝送システムを構成することがで
きる。
【０００８】
【実施例】以下、図面を参照しながら本発明の実施例を
説明する。図１は、本発明の一実施例のデータ中継装置
の構成である。このデータ中継装置は、受信シリアルデ
ータの区切り符号を検出して区切りタイミング信号を発
生する区切り符号検出器１、この区切り符号検出器１か
ら得られる区切りタイミング信号と受信クロックＣＫ1
とから第１の変換タイミング信号を発生する変換タイミ
ング信号発生器２、水晶発信器で安定化された送信クロ
ックＣＫ2 を発生する送信クロック発生器３、送信クロ
ックＣＫ2 と区切りタイミング信号とから第２の変換タ
イミング信号を発生する変換タイミング発生器４、およ
び受信シリアルデータをフレーム単位で初期化して送信
するためのバッファ５により構成されている。
説明する。図１は、本発明の一実施例のデータ中継装置
の構成である。このデータ中継装置は、受信シリアルデ
ータの区切り符号を検出して区切りタイミング信号を発
生する区切り符号検出器１、この区切り符号検出器１か
ら得られる区切りタイミング信号と受信クロックＣＫ1
とから第１の変換タイミング信号を発生する変換タイミ
ング信号発生器２、水晶発信器で安定化された送信クロ
ックＣＫ2 を発生する送信クロック発生器３、送信クロ
ックＣＫ2 と区切りタイミング信号とから第２の変換タ
イミング信号を発生する変換タイミング発生器４、およ
び受信シリアルデータをフレーム単位で初期化して送信
するためのバッファ５により構成されている。
【０００９】バッファ５は、受信シリアルデータを８ビ
ット単位で一旦パラレルデータに変換するシリアル／パ
ラレル変換器６と、得られたパラレルデータを再度送信
クロックに同期したシリアルデータに変換するパラレル
／シリアル変換器７により構成される。シリアル／パラ
レル変換器６を制御するのが、第１の変換タイミング信
号発生器２から得られる第１の変換タイミング信号であ
る。第１の変換タイミング信号発生器２は具体的には、
受信クロックＣＫ1 を1/8 分周する分周回路である。ま
たパラレル／シリアル変換器７を制御するのが、第２の
変換タイミング信号発生器４から得られる第２の変換タ
イミング信号であり、この第２の変換タイミング信号発
生器４は具体的には、送信クロック発生器３から得られ
る送信クロックＣＫ2 を1/8 分周する分周回路である。
ット単位で一旦パラレルデータに変換するシリアル／パ
ラレル変換器６と、得られたパラレルデータを再度送信
クロックに同期したシリアルデータに変換するパラレル
／シリアル変換器７により構成される。シリアル／パラ
レル変換器６を制御するのが、第１の変換タイミング信
号発生器２から得られる第１の変換タイミング信号であ
る。第１の変換タイミング信号発生器２は具体的には、
受信クロックＣＫ1 を1/8 分周する分周回路である。ま
たパラレル／シリアル変換器７を制御するのが、第２の
変換タイミング信号発生器４から得られる第２の変換タ
イミング信号であり、この第２の変換タイミング信号発
生器４は具体的には、送信クロック発生器３から得られ
る送信クロックＣＫ2 を1/8 分周する分周回路である。
【００１０】図２は、この実施例の回路の動作説明図で
ある。第１の変換タイミング信号と第２の変換タイミン
グ信号とは、理想的には同じ一定周期であるが、図示の
ように位相差δがある。この位相差δは、図１では示し
ていないが、例えば第２の変換タイミング信号発生器４
内に所定の遅延回路を設けることにより、得られる。こ
の位相差δの大きさは、第１，第２の変換タイミング信
号の周期の半分位に設定しておくとよい。その場合区切
り符号が入力され度に位相差δが初期化されるので、フ
レーム間の累積で半周期になるような第１，第２の変換
タイミング信号のずれは許容できる。
ある。第１の変換タイミング信号と第２の変換タイミン
グ信号とは、理想的には同じ一定周期であるが、図示の
ように位相差δがある。この位相差δは、図１では示し
ていないが、例えば第２の変換タイミング信号発生器４
内に所定の遅延回路を設けることにより、得られる。こ
の位相差δの大きさは、第１，第２の変換タイミング信
号の周期の半分位に設定しておくとよい。その場合区切
り符号が入力され度に位相差δが初期化されるので、フ
レーム間の累積で半周期になるような第１，第２の変換
タイミング信号のずれは許容できる。
【００１１】図２に示すように、受信クロックＣＫ1 を
1/8 分周した第１の変換タイミング信号によって、受信
シリアルデータは８ビット毎にシリアルデータからパラ
レルデータに変換され、更に送信クロックＣＫ2 を1/8
分周した第２の変換タイミング信号によりそのパラレル
データが送信シリアルデータに変換される。
1/8 分周した第１の変換タイミング信号によって、受信
シリアルデータは８ビット毎にシリアルデータからパラ
レルデータに変換され、更に送信クロックＣＫ2 を1/8
分周した第２の変換タイミング信号によりそのパラレル
データが送信シリアルデータに変換される。
【００１２】この実施例の場合、中継局に固有の送信ク
ロックが用いられるから、受信クロックがそのまま送信
クロックとして用いられる従来方式のようにクロック周
期のずれが多段中継により累積されることがない。この
実施例の場合初期化がフレーム単位で行われるため、フ
レーム長が制限されていれば、受信，送信系の精度が求
められる。例えば、データ長１４６バイト、伝送コード
差動マンチェスタ形式として、第１の変換タイミング信
号と第２の変換タイミング信号の位相差δの最大許容範
囲は、伝送コードで８ビットであるから、 ８／１４６（バイト）×８（ビット）×２＝０．３４［％］ である。一般的な水晶発信機の精度が１００[ ｐｐｍ］
とすると、この実施例の場合受信クロックと送信クロッ
クの最大誤差は２００［ｐｐｍ］＝０．０２［％］であ
り、十分に余裕があることになる。
ロックが用いられるから、受信クロックがそのまま送信
クロックとして用いられる従来方式のようにクロック周
期のずれが多段中継により累積されることがない。この
実施例の場合初期化がフレーム単位で行われるため、フ
レーム長が制限されていれば、受信，送信系の精度が求
められる。例えば、データ長１４６バイト、伝送コード
差動マンチェスタ形式として、第１の変換タイミング信
号と第２の変換タイミング信号の位相差δの最大許容範
囲は、伝送コードで８ビットであるから、 ８／１４６（バイト）×８（ビット）×２＝０．３４［％］ である。一般的な水晶発信機の精度が１００[ ｐｐｍ］
とすると、この実施例の場合受信クロックと送信クロッ
クの最大誤差は２００［ｐｐｍ］＝０．０２［％］であ
り、十分に余裕があることになる。
【００１３】送信クロックと受信クロックの周波数誤差
が大きく、またフレーム長が大きく、上記実施例のよう
な８ビット単位でのシリアル／パラレル変換，パラレル
／シリアル変換では初期化ができない場合も考えられ
る。図３はその様子を示している。第１の変換タイミン
グ信号の周期Ｔ1 と第２の変換タイミング信号の周期Ｔ
2 の誤差が大きい場合、１フレーム内でこれが累積され
て、位相差δが第１の変換タイミング信号の周期Ｔ1 よ
り大きくなると、バッファ５内でシリアル／パラレル変
換器６がオーバーフローして、正しい送信データが得ら
れなくなる。そのような場合には、バッファのシリアル
／パラレル変換，パラレル／シリアル変換のサイズを可
変制御できるようにすることが望ましい。
が大きく、またフレーム長が大きく、上記実施例のよう
な８ビット単位でのシリアル／パラレル変換，パラレル
／シリアル変換では初期化ができない場合も考えられ
る。図３はその様子を示している。第１の変換タイミン
グ信号の周期Ｔ1 と第２の変換タイミング信号の周期Ｔ
2 の誤差が大きい場合、１フレーム内でこれが累積され
て、位相差δが第１の変換タイミング信号の周期Ｔ1 よ
り大きくなると、バッファ５内でシリアル／パラレル変
換器６がオーバーフローして、正しい送信データが得ら
れなくなる。そのような場合には、バッファのシリアル
／パラレル変換，パラレル／シリアル変換のサイズを可
変制御できるようにすることが望ましい。
【００１４】図４は、そのような実施例の中継局構成を
示している。図１と対応する部分には図１と同一符号を
付してある。第１の変換タイミング信号発生器２は、1/
8 分周器２１と1/16分周器２２を持ち、またこれらの出
力を切替えるセレクタ２３を有する。第２の変換タイミ
ング信号発生器４も同様に、1/8 分周器４１と1/16分周
器４２を持ち、これらの出力を切替えるセレクタ４３を
有する。バッファ５には、二つの８ビット・シリアル／
パラレル変換器６ａ，６ｂと、二つの８ビット・パラレ
ル／シリアル変換器７ａ，７ｂが設けられている。セレ
クタ８は、二つの８ビット・シリアル／パラレル変換器
６ａ，６ｂの一方、すなわち６ｂのみを用いるか、これ
らをシリーズに接続して１６ビット・シリアル／パラレ
ル変換器に拡張するかを選択するために設けられてい
る。これら各部のセレクタ２３，４３および８を制御す
るために、比較器９，判定器１０およびタイマ１１が設
けられている。
示している。図１と対応する部分には図１と同一符号を
付してある。第１の変換タイミング信号発生器２は、1/
8 分周器２１と1/16分周器２２を持ち、またこれらの出
力を切替えるセレクタ２３を有する。第２の変換タイミ
ング信号発生器４も同様に、1/8 分周器４１と1/16分周
器４２を持ち、これらの出力を切替えるセレクタ４３を
有する。バッファ５には、二つの８ビット・シリアル／
パラレル変換器６ａ，６ｂと、二つの８ビット・パラレ
ル／シリアル変換器７ａ，７ｂが設けられている。セレ
クタ８は、二つの８ビット・シリアル／パラレル変換器
６ａ，６ｂの一方、すなわち６ｂのみを用いるか、これ
らをシリーズに接続して１６ビット・シリアル／パラレ
ル変換器に拡張するかを選択するために設けられてい
る。これら各部のセレクタ２３，４３および８を制御す
るために、比較器９，判定器１０およびタイマ１１が設
けられている。
【００１５】通常の状態では、セレクタ２３は1/8 分周
器２１の出力を選択し，セレクタ４３は1/8 分周器４１
の出力を選択し、セレクタ８は、受信シリアルデータを
８ビット・シリアル／パラレル変換器６ｂに直接取り込
むようになっている。この状態は、先の実施例と同様で
ある。８ビット・シリアル／パラレル変換器がオーバー
フローする状態になると、比較器９は、図３に示すよう
に第１，第２のタイミング信号の重なりによってこれを
検知し、この検出結果に基づいて判定器１０により各セ
レクタ２３，４３，８を切り替える。即ち第１，第２の
変換タイミング信号発生器２，４ではそれぞれ、1/16分
周器２２，４２の出力が選択され、バッファ５ではシリ
アル／パラレル変換器６ａ，６ｂが直列接続される。こ
れにより、１６ビット単位でのシリアル／パラレル変
換，パラレル／シリアル変換に切り替えられる。
器２１の出力を選択し，セレクタ４３は1/8 分周器４１
の出力を選択し、セレクタ８は、受信シリアルデータを
８ビット・シリアル／パラレル変換器６ｂに直接取り込
むようになっている。この状態は、先の実施例と同様で
ある。８ビット・シリアル／パラレル変換器がオーバー
フローする状態になると、比較器９は、図３に示すよう
に第１，第２のタイミング信号の重なりによってこれを
検知し、この検出結果に基づいて判定器１０により各セ
レクタ２３，４３，８を切り替える。即ち第１，第２の
変換タイミング信号発生器２，４ではそれぞれ、1/16分
周器２２，４２の出力が選択され、バッファ５ではシリ
アル／パラレル変換器６ａ，６ｂが直列接続される。こ
れにより、１６ビット単位でのシリアル／パラレル変
換，パラレル／シリアル変換に切り替えられる。
【００１６】またタイマ１１で計測して、一定時間、第
１の変換タイミング信号の周期と第２の変換タイミング
信号の位相差が許容度の半分より小さい場合には、セレ
クタ８，２３，４３によりシリアル／パラレル変換，パ
ラレル／シリアル変換のサイズを減らす。データ転送時
間を考えるとシリアル／パラレル変換，パラレル／シリ
アル変換のサイズは小さい方がよく、したがってこの実
施例では、通常の状態では高速性能を保持しながら、例
えばフレーム長が長く、送信クロックの受信クロックか
らのずれが問題になる場合にはサイズ変換を行うこと
で、確実なデータ初期化が可能になる。
１の変換タイミング信号の周期と第２の変換タイミング
信号の位相差が許容度の半分より小さい場合には、セレ
クタ８，２３，４３によりシリアル／パラレル変換，パ
ラレル／シリアル変換のサイズを減らす。データ転送時
間を考えるとシリアル／パラレル変換，パラレル／シリ
アル変換のサイズは小さい方がよく、したがってこの実
施例では、通常の状態では高速性能を保持しながら、例
えばフレーム長が長く、送信クロックの受信クロックか
らのずれが問題になる場合にはサイズ変換を行うこと
で、確実なデータ初期化が可能になる。
【００１７】
【発明の効果】以上のべたように本発明によれば、送信
クロックとして局固有のクロックを用いることにより、
多段中継を行う場合に受信機や送信機の精度が多少悪く
てもデータ転送システムの構成を可能としたデータ中継
装置を提供することができる。
クロックとして局固有のクロックを用いることにより、
多段中継を行う場合に受信機や送信機の精度が多少悪く
てもデータ転送システムの構成を可能としたデータ中継
装置を提供することができる。
【図１】本発明の一実施例のデータ中継装置の構成を示
す図。
す図。
【図２】同実施例装置の動作を説明するための図。
【図３】同実施例装置の動作を説明するための図。
【図４】他の実施例のデー中継装置の構成を示す図。
【図５】リング型ネットワークの構成を示す図。
１…区切り符号検出器、２…第１のタイミング信号発生
器、３…送信機、４…第２のタイミング信号発生器、５
…バッファ、６…シリアル／パラレル変換器、７…パラ
レル／シリアル変換器、８，２３，４２…セレクタ、９
…比較器、１０…判定器、１１…タイマ。
器、３…送信機、４…第２のタイミング信号発生器、５
…バッファ、６…シリアル／パラレル変換器、７…パラ
レル／シリアル変換器、８，２３，４２…セレクタ、９
…比較器、１０…判定器、１１…タイマ。
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 7/00 H04L 25/00 H04L 11/00
Claims (2)
- 【請求項１】 有効データを識別するための区切り符号
で囲まれたシリアルデータを伝送媒体を介して受信，中
継して転送を行うデータ中継装置において、 受信クロックに同期した受信シリアルデータから前記区
切り符号を抽出して区切りタイミング信号を発生する区
切り符号検出手段と、 この手段により得られた区切りタイミング信号から前記
受信クロックに同期した第１の変換タイミング信号を発
生する手段と、 正常時に期待される精度を持つ送信クロックを発生する
送信クロック発生手段と、 前記区切り符号検出手段から得られる区切りタイミング
信号から前記送信クロックに同期した第２の変換タイミ
ング信号を発生する手段と、 前記受信シリアルデータを前記第１の変換タイミング信
号でパラレルデータに変換するシリアル／パラレル変換
器、およびこのシリアルパラレル変換器から得られたパ
ラレルデータを前記第２の変換タイミング信号で再度シ
リアルデータに変換するパラレル／シリアル変換器を有
し、前記受信シリアルデータを前記区切り符号で囲まれ
たシリアルデータ長単位でタイミングを初期化して送信
するように構成されたバッファとを備えたことを特徴と
するデータ中継装置。 - 【請求項２】 有効データを識別するための区切り符号
で囲まれたシリアルデータを伝送媒体を介して受信，中
継して転送を行うデータ中継装置において、 受信クロックに同期した受信シリアルデータから前記区
切り符号を抽出して区切りタイミング信号を発生する区
切り符号検出手段と、 この手段により得られた区切りタイミング信号から前記
受信クロックに同期した第１の変換タイミング信号を発
生する手段と、 正常時に期待される精度を持つ送信クロックを発生する
送信クロック発生手段と、 前記区切り符号検出手段から得られた区切りタイミング
信号から前記送信クロックに同期した第２の変換タイミ
ング信号を発生する手段と、 前記受信シリアルデータを前記第１の変換タイミング信
号でパラレルデータに変換するシリアル／パラレル変換
器、及び得られたパラレルデータを前記第２の変換タイ
ミング信号で再度シリアルデータに変換するパラレル／
シリアル変換器を有し、これらシリアル／パラレル変換
器及びパラレル／シリアル変換器の扱うパラレルデータ
の単位ビット数を変更可能に構成されたバッファと、前記第１の変換タイミング信号と第２の変換タイミング
信号の位相差が所定値より大きくなったときに前記バッ
ファのパラレルデータの単位ビット数を大きくするよう
に変更 制御する手段と、を備えたことを特徴とするデー
タ中継装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04126894A JP3092314B2 (ja) | 1992-04-20 | 1992-04-20 | データ中継装置 |
| US08/049,527 US5377228A (en) | 1992-04-20 | 1993-04-20 | Data repeating apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04126894A JP3092314B2 (ja) | 1992-04-20 | 1992-04-20 | データ中継装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05300137A JPH05300137A (ja) | 1993-11-12 |
| JP3092314B2 true JP3092314B2 (ja) | 2000-09-25 |
Family
ID=14946507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04126894A Expired - Fee Related JP3092314B2 (ja) | 1992-04-20 | 1992-04-20 | データ中継装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3092314B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6416956B2 (ja) | 2017-03-01 | 2018-10-31 | ファナック株式会社 | シリアル通信ユニットおよびシリアル通信ユニットの通信方法 |
-
1992
- 1992-04-20 JP JP04126894A patent/JP3092314B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05300137A (ja) | 1993-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4916690A (en) | Division multiplex packet switching circuit using a circular shift register | |
| JPH055711Y2 (ja) | ||
| EP0105902B1 (en) | Synchronization apparatus in transmitting information on a simplex bus | |
| US6385319B1 (en) | Encoding circuit and method of detecting block code boundary and establishing synchronization between scrambler and descrambler | |
| US7134038B2 (en) | Communication clocking conversion techniques | |
| JPH05507398A (ja) | 非同期転送モード型ディジタル電気通信ネットワークの端末装置用同期装置 | |
| JP3092314B2 (ja) | データ中継装置 | |
| US4792966A (en) | Arrangement for synchronizing a byte clock derived from a data bit stream with a byte-oriented processing clock of a terminal equipment | |
| JP2947074B2 (ja) | フレーム同期検出回路 | |
| JP3039135B2 (ja) | データ中継装置 | |
| US4910755A (en) | Regenerator/synchronizer method and apparatus for missing-clock timing messages | |
| US5164940A (en) | Modular communication system with allocatable bandwidth | |
| JPH0142177B2 (ja) | ||
| JPH0425743B2 (ja) | ||
| JPS5848925B2 (ja) | スロット・アクセス・デ−タ転送方式 | |
| JP2677274B2 (ja) | 可変長シリアルデータ通信方式 | |
| JPS58133066A (ja) | ル−プ通信システムの多重化方法 | |
| GB2286318A (en) | Modular communication system with allocatable bandwidth | |
| JP2001086106A (ja) | データ伝送装置及び伝送システム | |
| JP2901379B2 (ja) | リング状ネットワーク通信装置 | |
| JP2713009B2 (ja) | 遅延時間差吸収装置 | |
| JPH04157828A (ja) | 伝送装置におけるフレーム同期方式 | |
| JPH0123016B2 (ja) | ||
| JPS633534A (ja) | 複数装置間相互のデータ伝送システムおよびデータ伝送方法 | |
| JPS61253958A (ja) | デイジタル通信方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |