JPS58133066A - ル−プ通信システムの多重化方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、高速ループ式通信システムにおいて低速から
高速までの多種類の伝送速度を有する複数のチャンネル
を混在させ得る多重化方法に関する。

従来、ループ通信システムはデータハイウェイシステム
に見られるように電力、鉄鋼入化学プラントなど広域に
わたる生産管理、計算機制御などの分野で多数用いられ
ている。このループ通信システムは従来計算機−計算機
関、あるいは計算機一端末装置間などの分野でのデータ
伝送に使用されている。しかし最近では光フアイバ伝送
の急速な発展によｆｉ　１００Ｍビット／秒程度（以下
ＭｂｐＩと省略）と高速なループ通信が実現可能となり
つつある。これに伴なってループ通信システムには、従
来の計算機データのみならず、画像、電話などの音声な
どの異種情報、あるいは計算機データにおいても計算機
−磁気ディスクなど高速専用なチャンネルなどが要求さ
れており、この丸めこれら多様な伝送速度を有する情報
を伝送できる多数のチャンネルを設ける必要が生じてき
ている。すなわち各種の伝送速度を有する複数チャンネ
ルを多重統合して、高速ループ通信システムを構築する
ことである。

本発明の目的は上記した諸点に鑑み、高速ループ伝送路
上に簡単で柔軟性のめる、多種類の伝送速度を有する４
［歇のチャンネルを設けることを可能とする多重化方法
を提供することにある。

本発明の特徴は伝送７レームを生成するコントロールス
テーションがフレーム１１号を付与して伝送フレームを
ループ状回線に送出し、各ステーションは前もって決め
られたフレーム番号のタイムスロットを用いて伝送チャ
ンネルを形成するようにしていることである。

以下、本発明を実施例により詳細に説明する。

第１図はシステム構成例、第２図は基本フレームの４成
をそれぞれ示し、これらを用いて先ず本発明の動作概念
を以下に説明する。

第１図に示すようにループ通信システムはコントロール
ステーション（Ｃ８Ｔ）２と計算機５−１〜５−３間の
データ転送のための高速ステーション３−１〜３−３及
び電話あるいは従来電話回線を介して接続されていた一
般通信端末（ＦＡＸなど）を接続する低速ステーション
４−１．４−２がループ状に構成された共通の回線１に
接続されている０図示のシステムでは説明を簡単化する
ため、高速と低速の２種類の伝送速度が必要な場合につ
いて示している。

Ｃ３Ｔ２は第２図に示した基本の伝送りレー人を複数個
ループ上を周回させ、高速、低速の各ステージ目ンは前
もって割付けられたタイムスロットを使用して必要な伝
送速度でデータの送受信を実行する。

第２図に示した基本伝送７し一ムはフレーム同期信号Ｐ
１　フレーム番号ＰＮよ多構成される７レ一五制御部と
複数タイムスロットのデータ部から構成されているクレ
ーム同期信号Ｆは１〜任意ピツト数を用いて、特定パタ
ーンを構成しその同期性を用いて検出する方法、あるい
は伝送路上へ送出する符号形式（例えばＡＭ　Ｉ　：　
ＡｌｔｅｒｎａｔｅＭａｒｋ　Ｉｎｖｅｒｓ　ｉｏｎ　
）の符号化規則を乱す、言わゆるｃｏｄ・ｖｌｏｌａｔ
ｉｏｎ　　などの方法があるが、どの方法を採用しても
本発明の効果は損なわれるものではない。また、データ
部は各ステーション間でのデータ伝送に使用する部分で
ある。この基本伝送フレーム構成は具体的な応用毎に任
意のビット赦、タイムスロット数で構成して良いことは
明らかであるが、本実施例では説明を簡単にするために
８ビット単位の多重化、２タイムスロツト構成としてい
る。

第１．２図の構成において、ループ通信システムの伝送
速度をＡ　（Ｍｂｐｓ　）として、以下台チャンネルの
伝送速度を決定する方法について述べる。

第２図の基本伝送フレーム構成において連続するフレー
ムから同一タイムスロットを取少出すことにより、各チ
ャンネルの伝送速度はＡ／３（Ｍｂｐ＠）となる。高速
チャンネルはこのように各フレームに付加されているフ
レーム番号にかかわ９なく、同一タイムスロット番号の
ものを抜き出して使用することによシ人／　３　（Ｍｂ
ｐｓ　）の伝送速度を得ることができる。次にフレーム
番号ＦＮ＝０．１゜・・・・・・、Ｂとして、これらの
フレーム番号を付与し九伝送フレームが（Ｂ−１−１）
Ｘ基本伝送フレームの周期でループ上を周回している場
合を考える。

低速ステージ璽ンは前もって決められた同一７レ一ム誉
号の同一タイムスロットを取）出すことによ）伝送速度
ム／３・（Ｂ＋１　）　（Ｍｂｐｓ）の低速チャンネル
を（Ｂ＋１１線分を得る仁とができる。を九フレーム喬
号ＦＮＯ取り出し方によりその他の伝送速度を得ること
も可能である。

例えばフレーム番号ＰＮの取９出し方として、（１）　
　周期的な抜き出し く１）ＦＮ−０，２，４，・・・・・・川、Ｂ（舖）Ｆ
ＮＮＯ３３，６，・・・・・・・・・、Ｂ・・・・・・
・・・など （２）非周期的抜き出し く１）ＦＮＮＯ３１，２，３ ・・・・・・・・・などが考えられる。

ここでは便宜上高速チャンネル鴛νｓ（Ｍｂｐｓ）、低
速チャンネル−Ａ／３・（Ｂ＋１　）としているが、こ
れらは応用システムごとに変ってくるべきものであり、
上記し九どの伝送速度でも可能である。

以上述べえようにフレームにフレーム番号を付与し、か
つこの番号に応じて各ステーションは必要なタイムスロ
ットを取シ出すことにより、ループ通信システムとして
任意の伝送速度を有する複数チャンネルをループ上に設
けることができる。

本発明を実現するためのステーション４（４−１゜４−
２）、コントロールステーション２の構成例をそれぞれ
第３図、第４図に示している。第３図においてステーシ
ョン４は、回線１から受信器（Ｒ）１０を介してデータ
を受信し、その受信データ暑からクロック発生器（ＣＬ
Ｋ）１１によプクロツクを抽出する。フレーム同期検出
器（Ｆ　ＤＥＴ）１３はフレーム同期信号Ｆを検出する
もので、７レ一五番号レジスタ（ＦＮ　ＲＥＧ）１４は
前記フレーム同期に引続き受信されるフレーム番号ＦＮ
を受信、保持する。フレーム番号比較器（ＦＮＣＣＭＰ
）１５は前記フレーム番号レジスタ１４の内容とフレー
ム番号設定器（ＦＮ　８ＢＴ）１６の内容を比較し、−
歇し九場合に信号が出力される。受信レジスタ（ＲＸ　
ＲＥＧ）１９は前もって決められたフレーム番号、タイ
ムスロット番号のデータを受信するレジスタである。２
１は伝送制御部でデータの送受信制御、及び計算機、あ
るいは端末装置とのインターフェイス制御を実行する。

チャンネル制御部１７はフレーム同期信号検出器１３、
フレーム番号比較器１５などの出力をもとにして、ステ
ーションで使用可能なタイムスロットを割出す制御回路
である。２０は送信レジスタ、１８１〜１８３はＡＮＤ
ゲー）、２２１はインバータ、また２３１．２３２はワ
イヤード−オアされていることを示している。

第４図において第３図と同一の機能を実行するものは、
同一番号を付している。２４はメモリ（ＭＥＭ）で、ル
ープ上に整数個の基本伝送フレームが存在するようにル
ープ−進遅延時間を補正する友めのものである。従って
メモリ２４は遅延回路として挿入されていると言える。

メモリ制御部（ＭＥＭ　ＣＴＬ）２５は受信し丸フレー
ムのうち７レ一ム制御部を除くタイムスロットの内容を
メモリ２４への格納制御、あるいは送信レジスタ（ＴＸ
ＲＥＧ）２０への続出し制御を実行する。

フレーム発生制御部（Ｆ　ＧＥＮ　ＣＴＬ　）２６は一
定周期毎にフレームを発生し、フレームレジスタ（ＦＲ
ＥＧ）２７にフレーム同期信号、フレーム番号をセット
する。

＃Ｉ５図はステーション４の動作タイＺングチャートを
示し九もので、フレーム同期信号検出器１３が受信デー
タ１およびクロック／（ルスｂより時刻１１でフレーム
同期信号Ｆを検出すると信号Ｃが出力され、かつフレー
ム番号レジスタ１４に以下の受信データがセットされる
。フレーム番号設定６１６の内容とフレーム番号レジス
タ１４の内容が一致すると時刻ｔｌでフレーム番号比較
器１５から信号ｄが出力される。チャンネル制御部１７
はフレーム同期信号検出器１３の出力Ｃをトリガとして
クロックパルスｂをカウントし、指定されたタイムスロ
ット（＝２）が検出されていることと７レ一ム番号比較
器１５の出力ｄが出力されていることとの論理積条件で
時刻１．に出力ｅを出力する。時刻１．からｔ４の間、
ＡＮＤゲート１８１が開かれタイムスロット２のデータ
が受信レジスタ１９に取９こまれると共に、インバータ
２２１％ＡＮＤゲート１８２によシ受信データの送出が
禁止され、一方ＡＮＤゲート１８３が開かれて送信レジ
スタ２０のデータが送信器１２管介して回＠ＩＫ送出さ
れる０時刻ｔ４で信号ｅがオフすると、受信フレームは
受信器ｌＯ１人ＮＤゲー）１８２、送信器１２の経路で
ステーション４を通過していくことになる。なお、以上
は低速ステーションの動作について述べ九が、高速ステ
ーションの場合はフレーム番号を検出する必要がなく単
に前もって決められ九タイムスロット番号のみを検出す
ればよい。従って７１−ドウエアとしては低速ステーシ
ョンのそれと共用でき、その動作を低速ステーションの
それから容易に類推できるため説明は省略する。

次に第４図、第６図を参照して２ントロールステーシヨ
ン２の動作を説明する。コントロールステーションの基
本的な機能は伝送７レームの生成と前記したループ−巡
遅延時間補正の丸め受信したタイムスロットの内容をメ
モリ２４によシ遅延させることである。受信器１０から
のデータはフレーム同期信号検出器１３、メモリ制御部
２５によりフレーム制御部Ｆ、ＰＮを除いたタイムスロ
ットの内容のみがメモリ２４に順次格納される。

つまシ、第６図の受信信号ｈ１　メモリ書込み信号ｇに
示すようにタイムスロットごとに受信レジスタ１９によ
り直並列変換され、メモリ２４に書き込まれる。一方送
信側ではフレーム発生制御部２６は一定周期ごとにフレ
ームを生成し、フレーム番号を挿入する。生成されたフ
レーム制御部はフレームレジスタ２７にセレトされ、Ａ
ＮＤゲー）　１８４、送信器１２を介して伝送路１に送
出される（時刻１１・〜１１Ｋ）。フレームレジスタ２
７の内容が送出完了すると、ＡＮＤゲート１８５が開き
、メモリ２４から読出され送信レジスタ２０にセットさ
れ九タイムスロットの内容が回線１に送出される。すな
わち第６図の送信信号歪、メモリ続出し信号ｆ［示すよ
うに送信レジスタ２ｏにメモリ２４からデータが読出さ
れ、並直変換され、その後伝送路１に送出される。

ＣＡＴから送出されたフレーム（信号１）はループを一
巡してくる間にステーション数、伝送路長などに依存す
るルーグー巡遅延時間（ｉｔ・〜１ｓａ）遅れてＣ３Ｔ
２に受信される（信号ｈ）。Ｃ３Ｔ２では前述し友よう
にループ上に整数個のフレームを周回させておくため、
前記ループ−巡遅延時間を補正する必要がある。このた
めＣ３Ｔ２ではメモリ２４によシ時刻ｔ１ｍから時刻ｔ
１４まで遅延させる。この補正によシ第６図に示すごと
＜、ＦＮ＝０〜ＦＮ−Ｂの（Ｂ＋１）個のフレームをル
ープ上を周回させることができる。このため例えば時刻
ｔｔｓでメモリ２４に格納されたフレーム番号ＦＮ−０
のタイムスロットｌは時刻ｔｔｓで送信レジスタ２０に
続出され、送出される。このようにコントロールステー
ション２ではフレームレジスタ々と更新してフレームを
生成する動作を繰返している。

第７図は本発明で使用するパケットフォーマットの一例
を示し友もので、各フレームから同一のタイムスロット
、ここではタイムスロット１を取出し形成したものであ
り、フレーム番号にてパケットの開始、終了を認識する
ようになっている。

ここでは、フレームφ０のタイムスロット１がパケット
制御フィールドＣＴＬとなってお９、順次フレームφ１
．φ２・・・・・・が宛先ステーションアドレスＤＡ、
　送（ｉｔステーションアドレスＳＡ１送１ＢデータＤ
ＡＴＡとなシ、フレームφＢのタイムスロット１が誤シ
制御フィールドＣＲＣになっている。

第７図ではＢ＋１個のタイムスロットにより１パケツト
を形成している。

パケット制御フィールドＣＴＬは、例えば８ビツトが割
当てられるが、第０ビツト目がｒＯＪであればパケット
使用可能、当該ビットに「１」を書き込みデータを送信
する。もし、ｌｌｌ０ビツト目がｒｌＪであれば、これ
はパケット使用中を意味し、当該パケットは使用しない
。

データ送信の場合は、ＤＡで指定したステーションだけ
がパケットを受信する。本パケット７オーマツトでは固
定長のメツセージしか伝送できないが、長いメツセージ
は伝送制御部でブロッキングして複数パケットを使用し
て伝送すればよい。

第８図は高速ステーション３の伝送制御ｌ！１ｓ２１の
一実施例構成を示し九もので、３ｏは、受信動作に伴う
各種の制御信号を生成する受信制御部で４！、３１１〜
３１３はバッファレジスタで、例えばオクテツト長のデ
ータを一次的に保持する。

３２はステーションアドレス比較器で、ステーションア
ドレス設定器３３の内容とパケット中の宛先ステーショ
ンアドレスと比較し、一致し九場合に出力が得られる。

３４１〜３４４はＡＮＤゲート、４２はインバータであ
る。３５はフリップ７０ツブ、４２はマルチプレフナ、
４１はパケットを受信するためのメモリである。送信制
御部３６は送信動作に伴う各種の制御信号を生成するも
ので、このステーションに送信要求がある場合にパケッ
トを占有し、データを送信せしめると共に、パケットが
ループを一巡してき九ことによシ本パケットの占有を解
除する。３７は送信データを格納する送信メモリ、４０
はワイヤードーオツされていることを示す記号である。

３８は各種の伝送制御、インターフェイス制御などを実
行するマイクロプロセッサ、３９は計算機とのインター
フェイスを行うインターフェイス制御部である。

次に第７図、＃Ｉ８図を用いてステーションの動作を説
明する。回−１上のデータは定常的に受信レジスタ１９
で並列データに変換されるごとに転送ストローブ信号４
００（発生回路は図示していない）によりバッファレジ
スタ３１１，３１２゜３１３間を転送され、送信レジス
タ２０により直列データに変換され、回線１上に送出さ
れる。受信動作は受信制御部３０のもとて実行される。

受信、ｔＩＩＪ御ｓ３０はフレームφ０受信信号４０１
（発生回路は図示していない）によりパケットの開始を
知り、転送ストローブ信号４００をカウントすることに
より現在受信中のパケットが何であるかを知ることがで
きる。図示の例ではバッファレジスタ３１１に宛先ステ
ーションアドレス、バッファレジスタ３１２にパケット
制御フィールドがセットされている状態で、アドレス比
軟指令ｋを出力する。パケット中の宛先ステージ曹ンア
ドレスとステージ璽ンアドレス設定器３３の内容が一致
するとステージ冒ンアドレス比較量３２の出力が出され
、かつパケット制御フィールドが使用中であるとの条件
をＡＮＤゲート３４１でと〕、ツリツブフロップ３５を
セットする。ツリツブフロップ３ｓがセットされると転
送ス）ａ−プ償号はＡＮＤゲート３４２を介して受信メ
モリ４１にも供給畜れ、バッファレジスタ３１２の出力
が受信メモリにも書込まれることになる。

このようにパケットが順次受Ｉｌされ、誤シ制御フィー
ルドＣＲＣ（誤シ制御を行う回路は図示していない）が
受信されると、受信制御部３０からパケット受信完了信
号ｔが出力される。パケット受信完了信号ｔが出力され
ると、ツリツブフロップ３５はりセットされ、パケット
の受信を終了する。パケット受信完了はマイク田プ胃セ
ツｔ３８へも連絡され、受信旭理が開始されるととにな
るが、本発明と特に関連がないので受信処理Ｏ説明は省
略する。

次に送信動作について説明する。計算機からの送信デー
タはインターフェイス制御部３９を介して送１１！ｔメ
モリ３７に格納されている状態で、マイクロプロセッサ
３８はパケット送信要求信号ｎを出力する。送信制御部
３６は受信制御部３０からのパケット制御フィールド・
チェック指令ｍ（パケット制御フィールドがバッファレ
ジスタ３１２にセットされ九ことを示す）により、パケ
ット使用中、めるいはパケット使用可能を判断する。使
用ＯＴ　Ｍ１５であればパケット制御フィールドがバッ
ファレジスタ３１３から送信レジスタ２０へ転送される
ときに、マルテプレクｆ４２を切換えて、送ｇ！制御５
１３６がパケット使用中を表わすパケット制御フィール
ドを送出する。パケット制御フィールドが送信レジスタ
２０へ転送されると、送信側＃部３６はパケット送信指
令ｐを出力し、ＡＮＤゲート３４３によシ転送ストロー
ブを禁止すると共に、インバータ４２、ＡＮＤゲート３
４４を介して送信メモリ３７に転送ストローブを供給す
る。

従って、送信メモリ３７のデータが送信レジスタ２０へ
順次転送され、回線１上へ送出されることＫなる。

以上はパケット伝送を行う高速ステーションについて述
べ九が、第１図に示した低速ステージ冒ンでは一般的に
は回線交換方式がとられる。回線交換の場合はまず接続
制御を行って、リンクを確立する必要がある。接続制御
は前記のパケット伝送によって行なえばよく、接続制御
が完了すれば特定の夕、イムスロット（例えば特定のフ
レーム番号でかつ、特定タイムス四ツド番号を用い、音
声の場合には６４　ｋｂｐｓの伝送速度を作り出せばよ
い）のみを定常的に占有して伝送を行なえばよい。

これは従来技術の積上げで十分実現できるものであり、
詳細な説明は省略する。

陶、上記実施例においてはフレーム制御部に１つのフレ
ーム番号を設は九場合について説明したが、２つ以上の
フレーム番号を設けることができ、この場合には、更に
柔軟性に富んだ伝送速度を混在させることが可能である
。

以上詳細に説明しえように、本発明によれば、コントロ
ールステージ四ンで生成スルフレーム番号或いはステー
ションに割付けるタイムスロット番号を必要に応じて選
択することによシ、ループ通信システムとして多種類の
伝送速度を有する複数のチャンネルを設けることができ
る。

【図面の簡単な説明】

Ｍ１図は本発明が適用されるループ通信システムの一般
的な構成を示す全体構成図、第２図は本発明における基
本伝送フレーム構成の一例を示す図、ｍ３，４図はそれ
ぞれ本発明を実現するステーション、及びコントロール
ステーションの構成を示す図、第５図、第６図はそれぞ
れ第３図、第４図の動作を説明するためのタイミングチ
ャート、第７図は本発明で使用するパケットフォーマッ
トの一例を示す図、第８図は高速ステーションの伝送制
御部の具体的な構成例を示したものである。 Ｆ・・・フレーム同期ｍ号、ＦＮ・・・フレーム番号、
１・・・ループ状回線、２・・・コントロールステーシ
ョン、３−１〜３−３・・・高速ステーション、４−１
゜４−２・・・低速ステーション、５−１〜５−３・・
・計ＪＩ機システム、１３・・・フレーム１ｊｌ１期検
出器、１４・・・フレーム番号レジスタ、１５・・・フ
レーム番号比較器、１６・・・フレーム番号設定器、１
７・・・チャンネル制御部、２０・・・送信レジスタ、
２１・・・伝送制御部、２４川メモリ、２５・・・メモ
リ制御部、２６・・・７ｖ−ム発生制御部、２７・・・
フレームレジスタ、ＣＴＬ・・・パケット制御フィール
ド、３ｏ・・・受信制御部、３２・・・ステーションア
ドレス比較器、３３・・・ステーションアドレス設定器
、３６・・・伝送制御部、３８・・・マイクロプロセッ
サ、３９・・・インターフェイス制御部・ ＩＪ　　図

Claims (1)

【特許請求の範囲】
1. １、ループ状に構成され友共通の回線に、各種情報処理
   装置を接続してデータ伝送を行う複数のステーションと
   、該回線に各ステーションが使用する基本伝送フレーム
   を繰返し送出するコントロールステーションを設ケ、該
   コントロールステーションは、該基本伝送フレームの送
   出に際してフレーム番号を付与し、ループ上に複数個の
   基本伝送フレームを周回させ、各ステーションは予め割
   り当てられたフレーム番号の基本伝送フレーム上の割り
   当てられたタイムスロットを取り出し、少なくとも１つ
   のステーションには複数のフレーム番号分割り当て、伝
   送速度の異なる１１１！数チヤンネルを形成するように
   したことを％徴とするループ通１６システムの多重化方
   法。