JPS6159940A - ル−プ状デ−タハイウエイにおける非同期デ−タ伝送方式 - Google Patents
ル−プ状デ−タハイウエイにおける非同期デ−タ伝送方式Info
- Publication number
- JPS6159940A JPS6159940A JP18115684A JP18115684A JPS6159940A JP S6159940 A JPS6159940 A JP S6159940A JP 18115684 A JP18115684 A JP 18115684A JP 18115684 A JP18115684 A JP 18115684A JP S6159940 A JPS6159940 A JP S6159940A
- Authority
- JP
- Japan
- Prior art keywords
- data
- clock
- highway
- buffer
- time slot
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、時分割多重方式のループ状データハイウェイ
を通して該ハイウェイのクロックと非同！用のデータを
伝送する方式に関する。
を通して該ハイウェイのクロックと非同！用のデータを
伝送する方式に関する。
データ端末にはＳＴＩ端末、及びＳＴ２端末があり、Ｓ
ＴＩは端末の中にクロック源があり、そのクロックによ
り送受信を行なう。Ｓｒ１はモデムからクロックを与え
られて動作する。またデータ伝送線には時分割多重ルー
プ状データハイウェイと呼ばれるものがあり、これは該
ハイウェイ固有のクロック周波数に同期させて信号の伝
送を行なうものが一般的である。即ち例えば第３図に示
すように、フレーム同期信号ＦＳで始まる１フレームを
１２５μｓ （８ＫＨｚ）とし、該７Ｌ−−，ｌ。
ＴＩは端末の中にクロック源があり、そのクロックによ
り送受信を行なう。Ｓｒ１はモデムからクロックを与え
られて動作する。またデータ伝送線には時分割多重ルー
プ状データハイウェイと呼ばれるものがあり、これは該
ハイウェイ固有のクロック周波数に同期させて信号の伝
送を行なうものが一般的である。即ち例えば第３図に示
すように、フレーム同期信号ＦＳで始まる１フレームを
１２５μｓ （８ＫＨｚ）とし、該７Ｌ−−，ｌ。
を複数のタイムスロットＴＳＩ、ＴＳ２．・・・・・・
に区分し、伝送データはこれらのタイムスロットに収め
て伝送する。
に区分し、伝送データはこれらのタイムスロットに収め
て伝送する。
前記の各Ｖｉ端末がか−るデータハイウェイを通して接
続する場合を考えると、Ｓｒ１及びＲＴはモデムまたは
受信信号からクロックをもらうタイプなので、固有のク
ロック源を持つデータハイウェイに容易に適合（同期化
）できる。しかしＳＴ１端末は自己のクロックで動作す
るのでデータハイウェイとは非同期であり、接続に問題
がある。
続する場合を考えると、Ｓｒ１及びＲＴはモデムまたは
受信信号からクロックをもらうタイプなので、固有のク
ロック源を持つデータハイウェイに容易に適合（同期化
）できる。しかしＳＴ１端末は自己のクロックで動作す
るのでデータハイウェイとは非同期であり、接続に問題
がある。
例えばデータハイウェイのタイムスロットは８ビソトと
すると、このタイムスロ・ノド１つを用いて８Ｘ８＝６
４Ｋｂ／Ｓのデータを伝送でき、音声信号のビットレー
トは一般に６４Ｋｂ／Ｓなので、この音声信号の伝送に
は問題ない。またデータ伝送のピットレー１・は４８に
、１９．２に、９．６Ｋｂ／Ｓなどであり、４８Ｋｂ／
Ｓの高速データ伝送（ＣＣＩＴＴの■３５）の場合は各
タイムスロ・ノドの６ビツトだけを使用しく８Ｘ６＝４
８Ｋｂ／Ｓ）、残りの２ビツトを余らせるという方法を
とり得るので、この場合も格別問題を生じない。
すると、このタイムスロ・ノド１つを用いて８Ｘ８＝６
４Ｋｂ／Ｓのデータを伝送でき、音声信号のビットレー
トは一般に６４Ｋｂ／Ｓなので、この音声信号の伝送に
は問題ない。またデータ伝送のピットレー１・は４８に
、１９．２に、９．６Ｋｂ／Ｓなどであり、４８Ｋｂ／
Ｓの高速データ伝送（ＣＣＩＴＴの■３５）の場合は各
タイムスロ・ノドの６ビツトだけを使用しく８Ｘ６＝４
８Ｋｂ／Ｓ）、残りの２ビツトを余らせるという方法を
とり得るので、この場合も格別問題を生じない。
しかし、伝送データが４８±αＫｂ／Ｓのような高速又
は低速であると、データハイウェイの１タイムスロツト
では伝送し切れない又は空きが生じるという問題が出る
。例えば４７ Ｋ ｂ／３のデータを伝送する場合は４
８回に１回の割でタイムスロットに空きが生じ、また４
９ Ｋ ｂ／Ｓのデータを伝送する場合には４８回に
１回の割で伝送できないデータが生ずる。従って、従来
はタイムスロ７１−に過不足が生じるこのようなデータ
（非同期データ）の伝送は行っていない。本発明はタイ
ムスロットに有効／無効を示すフラグを設けることによ
り、また伝送速度の速い非同期データに対しては複数の
タイムスロットを使用することにより、同じデータム・
Ｃウェイで同期データのみならず非同期データをも扱え
るようにするものである。
は低速であると、データハイウェイの１タイムスロツト
では伝送し切れない又は空きが生じるという問題が出る
。例えば４７ Ｋ ｂ／３のデータを伝送する場合は４
８回に１回の割でタイムスロットに空きが生じ、また４
９ Ｋ ｂ／Ｓのデータを伝送する場合には４８回に
１回の割で伝送できないデータが生ずる。従って、従来
はタイムスロ７１−に過不足が生じるこのようなデータ
（非同期データ）の伝送は行っていない。本発明はタイ
ムスロットに有効／無効を示すフラグを設けることによ
り、また伝送速度の速い非同期データに対しては複数の
タイムスロットを使用することにより、同じデータム・
Ｃウェイで同期データのみならず非同期データをも扱え
るようにするものである。
本発明は、時分割多重伝送方式のループ状データハイウ
ェイで１つのデータに対して任意の個数のタイムスロッ
トを割り付け、且つ該タイムスロット内のデータが有効
か無効かを表わす信号を含ませて伝送することにより、
前記ハイウェイのクロックとは非同期のデータを伝送可
能とすることを特徴とするものである。
ェイで１つのデータに対して任意の個数のタイムスロッ
トを割り付け、且つ該タイムスロット内のデータが有効
か無効かを表わす信号を含ませて伝送することにより、
前記ハイウェイのクロックとは非同期のデータを伝送可
能とすることを特徴とするものである。
データの上り回線と下り回線に分かれた該上り回線（Ｓ
ＴＩ端末側）の送信側では、端末のＳＴ１クロックによ
ってバッファメモリにデータを書き込み、それをハイウ
ェイ内のクロ・ツクで読み出して決められたタイムスロ
ットに送出するとともに、データ有効／無効の信号も同
時に送出することによって、ＳＴｌクロックとハイウェ
イ内クロックの非同期を吸収できる。一方、受信側では
、データ有シＪのタイムスロッＩ−のみをバッファに書
き込み、該バッファ内のデータ蓄積量で読み出しクロッ
ク（ＲＴクロック）の周波数を変化させる。
ＴＩ端末側）の送信側では、端末のＳＴ１クロックによ
ってバッファメモリにデータを書き込み、それをハイウ
ェイ内のクロ・ツクで読み出して決められたタイムスロ
ットに送出するとともに、データ有効／無効の信号も同
時に送出することによって、ＳＴｌクロックとハイウェ
イ内クロックの非同期を吸収できる。一方、受信側では
、データ有シＪのタイムスロッＩ−のみをバッファに書
き込み、該バッファ内のデータ蓄積量で読み出しクロッ
ク（ＲＴクロック）の周波数を変化させる。
これにより受信周波数を送信周波数に実効的に合わせる
ことができる。更に下り回線では、ＲＴＴａ２ツクを端
末に供給し、このクロックでデータをバッファメモリに
書き込ませ、そしてハイウェイ内クロックで該データを
読み出して決められたタイムスロットに送出するととも
に、データ有効／無グツの信号も同時に送出する。下り
回線の受信側（ｓｒｕｇ＋末側）では、データ有効のタ
イムスロットのみをバッファに凹き込み、端末からのＳ
Ｔｌクロックでデータを読み出す。このようにすること
で固有のハイウェイクロックを使用するデータハイウェ
イを用いて、それとは非同期のデータを送受信すること
ができる。図示の実施例を参照しながらこれをδ°を細
に説明する。
ことができる。更に下り回線では、ＲＴＴａ２ツクを端
末に供給し、このクロックでデータをバッファメモリに
書き込ませ、そしてハイウェイ内クロックで該データを
読み出して決められたタイムスロットに送出するととも
に、データ有効／無グツの信号も同時に送出する。下り
回線の受信側（ｓｒｕｇ＋末側）では、データ有効のタ
イムスロットのみをバッファに凹き込み、端末からのＳ
Ｔｌクロックでデータを読み出す。このようにすること
で固有のハイウェイクロックを使用するデータハイウェ
イを用いて、それとは非同期のデータを送受信すること
ができる。図示の実施例を参照しながらこれをδ°を細
に説明する。
第１図は本発明の一実施例を示すブロック図、第２図は
種々のハイウェイ構成への通用例を示す７、−図、第３
図はデータハイウェイ上の信号フメーーマットを説明す
る図である。前述のように１タイムスロツトが８ピッ日
背成であれば、フレーム周波数は８ＫＨｚであるから８
Ｘ８＝６４Ｋｂ／Ｓのデータをｎ回線（ｎはタイムスロ
・ノド数）分伝送できる。データ伝送には８ビツトのう
ちの６ビ・ノドしか使用しないとずれば６Ｘ８＝４８Ｋ
ｂ／Ｓのデータをｎ回線伝送でき、各タイムスロ・ノド
に２ビツトの空きが生じる。本発明ではこの２ビ・ノド
のうちの１ビツトをタイムスＵ・ノドの有効／無効を示
す信号（フラグ）として使用する。例えば第１ビツトを
有効／無効フラグａ１として使用し、第２〜第７ビツト
にデータａ２を入れる。第８ヒ゛ツトは使用しない。
種々のハイウェイ構成への通用例を示す７、−図、第３
図はデータハイウェイ上の信号フメーーマットを説明す
る図である。前述のように１タイムスロツトが８ピッ日
背成であれば、フレーム周波数は８ＫＨｚであるから８
Ｘ８＝６４Ｋｂ／Ｓのデータをｎ回線（ｎはタイムスロ
・ノド数）分伝送できる。データ伝送には８ビツトのう
ちの６ビ・ノドしか使用しないとずれば６Ｘ８＝４８Ｋ
ｂ／Ｓのデータをｎ回線伝送でき、各タイムスロ・ノド
に２ビツトの空きが生じる。本発明ではこの２ビ・ノド
のうちの１ビツトをタイムスＵ・ノドの有効／無効を示
す信号（フラグ）として使用する。例えば第１ビツトを
有効／無効フラグａ１として使用し、第２〜第７ビツト
にデータａ２を入れる。第８ヒ゛ツトは使用しない。
このようにすると、−例としてタイムスロ・ノ１〜Ｔ
Ｓ ３に着目した場合、そのフラグａ１を４８回に１回
の割で無９ＪＪにすると伝送速度は４８−１＝４７ Ｋ
ｂ／Ｓになる。この考えは（４８−α）Ｋｂ／Ｓの非
同期データに拡張される（４８回のうちα回の割でフラ
グａ１を無効にする）。しかし、（４８＋α）Ｋｂ／Ｓ
の非同期データは、１つのタイムスロソ１−のフラグａ
１を毎回、つまり４８回のうち４８回の割で有効にして
も４８ Ｋ ｂ／Ｓが限界であるから、（４８−α）Ｋ
ｂ／Ｓの非同期データと同じ考えだけでは伝送しきれな
い。この場合には他のタイムスロットも併用する。第３
図の例ではタイムスロットＴＳ３．ＴＳ＆を用い、タイ
ムスロットＴＳ３のフラグａ１は常に有効にし、タイム
スロットＴＳ４のフラグａ１は４８回のうちα回だけ有
効にする。そして、タイムスロッ１−ＴＳ：ｌで伝送で
きない分をタイムスロットＴＳ４伝送するようにする。
Ｓ ３に着目した場合、そのフラグａ１を４８回に１回
の割で無９ＪＪにすると伝送速度は４８−１＝４７ Ｋ
ｂ／Ｓになる。この考えは（４８−α）Ｋｂ／Ｓの非
同期データに拡張される（４８回のうちα回の割でフラ
グａ１を無効にする）。しかし、（４８＋α）Ｋｂ／Ｓ
の非同期データは、１つのタイムスロソ１−のフラグａ
１を毎回、つまり４８回のうち４８回の割で有効にして
も４８ Ｋ ｂ／Ｓが限界であるから、（４８−α）Ｋ
ｂ／Ｓの非同期データと同じ考えだけでは伝送しきれな
い。この場合には他のタイムスロットも併用する。第３
図の例ではタイムスロットＴＳ３．ＴＳ＆を用い、タイ
ムスロットＴＳ３のフラグａ１は常に有効にし、タイム
スロットＴＳ４のフラグａ１は４８回のうちα回だけ有
効にする。そして、タイムスロッ１−ＴＳ：ｌで伝送で
きない分をタイムスロットＴＳ４伝送するようにする。
このようにすれば２つのタイムスロットの和として（４
８＋α）Ｋｂ／Ｓの非同期データの伝送が可能になる。
８＋α）Ｋｂ／Ｓの非同期データの伝送が可能になる。
次に第１図の実施例を説明する。同図において、１はＳ
ＴＩ端末、２はＳＴ２端末、３はこれらを結ぶループ状
データハイウェイ内通信路であり、端末１から端末２へ
向う流れを下り回線、逆向きを上り回線とする。４はハ
イウェイクロック源で、そのマスタクロツタ周波数ｒＭ
を分周した周波数ｆＳがタイムスロット等を定める。Ｓ
Ｔ２端末はクロックｆｓを、詳しくはＰＬＯＩＩにより
修正した該ｆＳをクロックとする。これに対し、ＳＴ１
端末１はマスククロック周波数ｒＭとは非同期のクロッ
ク５ＴＩＣＬＫを内蔵し、これにより動作する。５はマ
スククロックｆＭを分周するクロンク発生器、６〜９は
速度変換用バッファ、１０はバッファ７のデータ蓄積量
をカウントするカウンタ、１１は該カウンタの計数値に
応じて発振周波数を変化させる位相同期発振器（ＰＬＯ
）である。
ＴＩ端末、２はＳＴ２端末、３はこれらを結ぶループ状
データハイウェイ内通信路であり、端末１から端末２へ
向う流れを下り回線、逆向きを上り回線とする。４はハ
イウェイクロック源で、そのマスタクロツタ周波数ｒＭ
を分周した周波数ｆＳがタイムスロット等を定める。Ｓ
Ｔ２端末はクロックｆｓを、詳しくはＰＬＯＩＩにより
修正した該ｆＳをクロックとする。これに対し、ＳＴ１
端末１はマスククロック周波数ｒＭとは非同期のクロッ
ク５ＴＩＣＬＫを内蔵し、これにより動作する。５はマ
スククロックｆＭを分周するクロンク発生器、６〜９は
速度変換用バッファ、１０はバッファ７のデータ蓄積量
をカウントするカウンタ、１１は該カウンタの計数値に
応じて発振周波数を変化させる位相同期発振器（ＰＬＯ
）である。
ＳＴＩ端末１のクロックＳＴＩ ＣＬＫの周波数ｆＳｌ
はハイウェイクロックの周波数ｆａ（前述の例では６
４ＫＨｚで、８Ｘｆｓ）に対し偏差上Δｆｏ（前述のα
に相当する）を有する。送信バフアロはこのクロック５
ＴＩＣＬＫで端末１からのデータＳＤＳを取り込む。実
際には図示せぬシリアル・パラレル変換器でシリアルデ
ータを６ビツトずつパラレルに変換したものについてこ
れを行なう。バッファ６はクロ７り入力端子ＣＫｉとそ
の出力端子ＣＫａ、およびデータ入力端子ｐｉとその出
力端子Ｄｏとを有し、クロック出力端子ＣＫｏの出力は
ゲート１２へ供給され、パルス発生器５の出力ｆＳとア
ンド論理をとられてフラグａｌになる。クロックｆｓは
第３図のタイムスロットＴＳ ｌ、ＴＳ ２．・・・・
・・の割り付けに用いられ、このクロックｆｓでバッフ
ァ６の内容が読出される。即ち、バッファ６に６ビソト
データが格納されておれば該ハ゛ソファ６の６ビツトデ
ータが読出され、これ（ａ２）にゲート１２の出力ａ１
＝１が付き、無ければバッファ６からのデータ読出しは
行なわれず、ａ ＋ ＝Ｏ＋ ａ２も０になる。この
ａｌが当該タイムスロット円データの有効、無効を示す
。バッファ６の読出しはｆｓ （本例では８ＫＨｚ、ビ
ットレートでは６４Ｋｂ／Ｓ）で行なわれるから、この
タイミングでもバッファ６に６ビソトデータ（フラグ１
ビツトと無効１ビツトをつけるので全体では８ビツト）
が格納されないということ（ａ＋−０）はｒｓｔが６Ｘ
８＝４８ＫＨｚより下って前記４７ＫＨｚなどになった
ということである。ｆｓｌ ＝４８ＫＨｚなら同期した
状態になり、毎フレーム毎、バッファ６に６ビツトデー
タが格納されたとき読出しが行なわれ、当該タイムスロ
ットにａ１＝１及びａ２がのせられる。ｒｓｔが４９Ｋ
Ｈｚなどの高い周波数になると１タイムスロツトでは収
容し切れないので、隣接２タイムスロツトを割当てる。
はハイウェイクロックの周波数ｆａ（前述の例では６
４ＫＨｚで、８Ｘｆｓ）に対し偏差上Δｆｏ（前述のα
に相当する）を有する。送信バフアロはこのクロック５
ＴＩＣＬＫで端末１からのデータＳＤＳを取り込む。実
際には図示せぬシリアル・パラレル変換器でシリアルデ
ータを６ビツトずつパラレルに変換したものについてこ
れを行なう。バッファ６はクロ７り入力端子ＣＫｉとそ
の出力端子ＣＫａ、およびデータ入力端子ｐｉとその出
力端子Ｄｏとを有し、クロック出力端子ＣＫｏの出力は
ゲート１２へ供給され、パルス発生器５の出力ｆＳとア
ンド論理をとられてフラグａｌになる。クロックｆｓは
第３図のタイムスロットＴＳ ｌ、ＴＳ ２．・・・・
・・の割り付けに用いられ、このクロックｆｓでバッフ
ァ６の内容が読出される。即ち、バッファ６に６ビソト
データが格納されておれば該ハ゛ソファ６の６ビツトデ
ータが読出され、これ（ａ２）にゲート１２の出力ａ１
＝１が付き、無ければバッファ６からのデータ読出しは
行なわれず、ａ ＋ ＝Ｏ＋ ａ２も０になる。この
ａｌが当該タイムスロット円データの有効、無効を示す
。バッファ６の読出しはｆｓ （本例では８ＫＨｚ、ビ
ットレートでは６４Ｋｂ／Ｓ）で行なわれるから、この
タイミングでもバッファ６に６ビソトデータ（フラグ１
ビツトと無効１ビツトをつけるので全体では８ビツト）
が格納されないということ（ａ＋−０）はｒｓｔが６Ｘ
８＝４８ＫＨｚより下って前記４７ＫＨｚなどになった
ということである。ｆｓｌ ＝４８ＫＨｚなら同期した
状態になり、毎フレーム毎、バッファ６に６ビツトデー
タが格納されたとき読出しが行なわれ、当該タイムスロ
ットにａ１＝１及びａ２がのせられる。ｒｓｔが４９Ｋ
Ｈｚなどの高い周波数になると１タイムスロツトでは収
容し切れないので、隣接２タイムスロツトを割当てる。
具体的にはバッファ６を２個設け、６ビツトデータが集
まる毎に第１．第２．第１．第２．・・・・・・の順で
該２１［１ｉ１のバッファへデータを格納する。これら
のバッファのｆｓでの読出し、フラグａｌ、データａ２
の作成要領は上記と同じである。読出しタイミングにな
）てもバッファにデータが格納されていないときはａ２
＝ｏ、Ｏ，・・・・・・０となるが、これはデータがオ
ールＯということではない。ａ２＝ｏ、Ｏ。
まる毎に第１．第２．第１．第２．・・・・・・の順で
該２１［１ｉ１のバッファへデータを格納する。これら
のバッファのｆｓでの読出し、フラグａｌ、データａ２
の作成要領は上記と同じである。読出しタイミングにな
）てもバッファにデータが格納されていないときはａ２
＝ｏ、Ｏ，・・・・・・０となるが、これはデータがオ
ールＯということではない。ａ２＝ｏ、Ｏ。
・・・・・・０が真のデータか未格納状態なのか区別す
るためにａ＋＝１．Ｏを送信する。
るためにａ＋＝１．Ｏを送信する。
受信側ではゲート１３の出力を書込みクロックとして受
信バッファ７にデータａ２を取り込む。
信バッファ７にデータａ２を取り込む。
このとき取込まれるデータはクロック（フラグ）ａｌに
よって有効とされたタイムスロットのものに限られる。
よって有効とされたタイムスロットのものに限られる。
カウンタｌＯはゲート１３の出力でカウントアツプし、
またＰＬＯＩＩの出力でカウントダウンして各時点のバ
ッファ７内のデータ蓄積量をカウントする。ＰＬｏｌｌ
はカウンタ１０の出力を受け、バッファ７が満杯になっ
たり空にならないように、′１ＫＷ４クロックＲＴの周
波数ｆＲＴを変化させる。
またＰＬＯＩＩの出力でカウントダウンして各時点のバ
ッファ７内のデータ蓄積量をカウントする。ＰＬｏｌｌ
はカウンタ１０の出力を受け、バッファ７が満杯になっ
たり空にならないように、′１ＫＷ４クロックＲＴの周
波数ｆＲＴを変化させる。
第４図はこの説明図である。復調クロックＲＴの周波数
ｆＲＴも送信クロックＳＴＩの周波数ｆｓ１の周波数ｆ
ｓｌ が【０のときは同じ周波数でよいが、ｆｏ→−Δ
ｒａであるためこのま−ではバッファ蓄積量が増えてし
まう場合には（２＝ｆｏ（ｍ＋ ｌ ） ／ ｍに周波
数を上げ、逆にｒｏ−ΔｆＯであるためこのま−では減
ってしまう場合にはｆｌ−ｆ（ｍ−１）／ｍに周波数を
下げ（ｍはＰＬ、０１１の分周比）、このようにしてバ
ッファ蓄積量を通正に制御する。両端末間でデータ伝送
するとき、本質的には送、受信周波数（送、受信ビット
レート）が一致している必要がある。ＰＬＯｌｌによる
上記周波数関節は、この周波数−敗北を行なうものであ
る。
ｆＲＴも送信クロックＳＴＩの周波数ｆｓ１の周波数ｆ
ｓｌ が【０のときは同じ周波数でよいが、ｆｏ→−Δ
ｒａであるためこのま−ではバッファ蓄積量が増えてし
まう場合には（２＝ｆｏ（ｍ＋ ｌ ） ／ ｍに周波
数を上げ、逆にｒｏ−ΔｆＯであるためこのま−では減
ってしまう場合にはｆｌ−ｆ（ｍ−１）／ｍに周波数を
下げ（ｍはＰＬ、０１１の分周比）、このようにしてバ
ッファ蓄積量を通正に制御する。両端末間でデータ伝送
するとき、本質的には送、受信周波数（送、受信ビット
レート）が一致している必要がある。ＰＬＯｌｌによる
上記周波数関節は、この周波数−敗北を行なうものであ
る。
ＰＬＯＩＩの出力は上り回線の送信クロックＳＴ２とし
ても使用される。ＳＴ２端末はモデムからクロックをも
らうが、ＰＬＯＩＩからのクロ７りはこのモデムからの
クロックに相当する。ＰＬｏｌｌの出力はバッファ７へ
のデータ格納状態により修正されるからＳＴ２端末２が
送受信を同時に行なう場合は送信周波数（ＳＴ２）は受
信周波数（ＲＴ）に等しくなり、これによりＳＴ２端末
２からのデータＳＤＲをＳＴ ｌａａｌで受信データＲ
ＤＳとして受信できる。ＲＴ２１４末２が送信のみのと
きは、ＰＬＯＩＩによる周波数調整は行なわれないから
その送信周波数はハイウェイの周波数ｆｓに等しい。バ
ッファ９．８とゲート１４゜１５は前述の下り回線の機
能と同じである。即ちａ３はフラグ、ａ４はデータであ
り、ｆｓのタイミングでバッファ９の読出しが行なわれ
、そのときデータがバッファ９に格納されておればａ３
＝１、ａ＜＝バッファ９内デーダであり、データがバッ
ファ９に格納されていなければａ３＝０．ａａ＝０であ
る。バッファ８へはｆＳで７１イウエイデータが取り込
まれる。ＳＴＩ端末１は自己のクロックで動作するから
ＳＴ２の送信周波数はｆｓ１以下にする。
ても使用される。ＳＴ２端末はモデムからクロックをも
らうが、ＰＬＯＩＩからのクロ７りはこのモデムからの
クロックに相当する。ＰＬｏｌｌの出力はバッファ７へ
のデータ格納状態により修正されるからＳＴ２端末２が
送受信を同時に行なう場合は送信周波数（ＳＴ２）は受
信周波数（ＲＴ）に等しくなり、これによりＳＴ２端末
２からのデータＳＤＲをＳＴ ｌａａｌで受信データＲ
ＤＳとして受信できる。ＲＴ２１４末２が送信のみのと
きは、ＰＬＯＩＩによる周波数調整は行なわれないから
その送信周波数はハイウェイの周波数ｆｓに等しい。バ
ッファ９．８とゲート１４゜１５は前述の下り回線の機
能と同じである。即ちａ３はフラグ、ａ４はデータであ
り、ｆｓのタイミングでバッファ９の読出しが行なわれ
、そのときデータがバッファ９に格納されておればａ３
＝１、ａ＜＝バッファ９内デーダであり、データがバッ
ファ９に格納されていなければａ３＝０．ａａ＝０であ
る。バッファ８へはｆＳで７１イウエイデータが取り込
まれる。ＳＴＩ端末１は自己のクロックで動作するから
ＳＴ２の送信周波数はｆｓ１以下にする。
第２図は本発明の各種実施例の説明図である。
ＳＴ２端末はモデムからクロックをもらうので、独自の
クロックを持つデーツノ１イウエイに容易に適合できる
。第２図（ａｌはこれを示し、データハイウェイＤＨＷ
に連なる送信側及び受信側両端末がＳＴ２端末である。
クロックを持つデーツノ１イウエイに容易に適合できる
。第２図（ａｌはこれを示し、データハイウェイＤＨＷ
に連なる送信側及び受信側両端末がＳＴ２端末である。
この図のＳＴ２はＳＴ２モードの伝送装置を、またＤＴ
Ｅはデータ端末を示す。
Ｅはデータ端末を示す。
ＣＫはループ状データハイウェイのクロック源を示す。
ＲＴ端末は受信信号からクロ・ツクを得るので、これも
データハイウェイＤＨＷに容易に適合する。独自のクロ
ックを持つＳＴＩ端末に対しては上記手法をとると、こ
れもデーツノ１イウエイに接続することができる。第２
図（ｂｌ ｆｃ）のＲＴはこのＲＴモードの伝送装置を
、またＳＴＩはＳＴＩモードの伝送装置を示す。第２図
（ｂ）のＭはモデムで、ＣＫは該モデムのクロック源で
ある。（Ｃ１は２つのデータハイウェイを通して両端末
ＤＴＥ間で通信する例である。本発明によればこのよう
な各種の伝送路形態をとることができ、データハイウェ
イはトランスベアレンジ−となり、通常の信号線と同様
に扱える。
データハイウェイＤＨＷに容易に適合する。独自のクロ
ックを持つＳＴＩ端末に対しては上記手法をとると、こ
れもデーツノ１イウエイに接続することができる。第２
図（ｂｌ ｆｃ）のＲＴはこのＲＴモードの伝送装置を
、またＳＴＩはＳＴＩモードの伝送装置を示す。第２図
（ｂ）のＭはモデムで、ＣＫは該モデムのクロック源で
ある。（Ｃ１は２つのデータハイウェイを通して両端末
ＤＴＥ間で通信する例である。本発明によればこのよう
な各種の伝送路形態をとることができ、データハイウェ
イはトランスベアレンジ−となり、通常の信号線と同様
に扱える。
以上述べたように本発明によれば、時分割多重方式のル
ープ状データハイウェイでハイウェイクロックに同期し
たデータのみならず非同期のデータも伝送でき各種の伝
送路形態を構成できる利点がある。
ープ状データハイウェイでハイウェイクロックに同期し
たデータのみならず非同期のデータも伝送でき各種の伝
送路形態を構成できる利点がある。
第１図は本発明の一実施例を示すブロック図、第２図は
各種の応用例を示すシステム構成図、第３図は本発明の
概要説明図、第４図はバッファ制御の説明図である。 図中、１は非同期端末、２は同期端末、３はハイウェイ
内通信路、４はハイウェイマスタクロツタ源、５はクロ
ック発生器、６〜９はバッファ、１０はバッファ蓄積器
カウンタ、１１は位相同期発振器である。
各種の応用例を示すシステム構成図、第３図は本発明の
概要説明図、第４図はバッファ制御の説明図である。 図中、１は非同期端末、２は同期端末、３はハイウェイ
内通信路、４はハイウェイマスタクロツタ源、５はクロ
ック発生器、６〜９はバッファ、１０はバッファ蓄積器
カウンタ、１１は位相同期発振器である。
Claims (1)
- 時分割多重伝送方式のループ状データハイウェイで１つ
のデータに対して任意の個数のタイムスロットを割り付
け、且つ該タイムスロット内のデータが有効か無効かを
表わす信号を含ませて伝送することにより、前記ハイウ
ェイのクロックとは非同期のデータを伝送可能とするこ
とを特徴とするループ状データハイウェイにおける非同
期データ伝送方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18115684A JPS6159940A (ja) | 1984-08-30 | 1984-08-30 | ル−プ状デ−タハイウエイにおける非同期デ−タ伝送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18115684A JPS6159940A (ja) | 1984-08-30 | 1984-08-30 | ル−プ状デ−タハイウエイにおける非同期デ−タ伝送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6159940A true JPS6159940A (ja) | 1986-03-27 |
Family
ID=16095864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18115684A Pending JPS6159940A (ja) | 1984-08-30 | 1984-08-30 | ル−プ状デ−タハイウエイにおける非同期デ−タ伝送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6159940A (ja) |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513502A (ja) * | 1974-06-27 | 1976-01-13 | Mitsubishi Electric Corp | |
| JPS5193112A (ja) * | 1975-02-13 | 1976-08-16 | ||
| JPS54148416A (en) * | 1978-05-15 | 1979-11-20 | Nippon Telegr & Teleph Corp <Ntt> | Multiplied transmission system |
| JPS55159653A (en) * | 1979-05-30 | 1980-12-11 | Mitsubishi Electric Corp | Data transmission unit |
| JPS56112158A (en) * | 1980-02-08 | 1981-09-04 | Hitachi Ltd | Control method for channel assignment in loop communication system |
| JPS57201930A (en) * | 1981-10-14 | 1982-12-10 | Gen Datacomm Ind Inc | Receiving non-synchronous data buffer |
| JPS58133066A (ja) * | 1982-02-03 | 1983-08-08 | Hitachi Ltd | ル−プ通信システムの多重化方法 |
-
1984
- 1984-08-30 JP JP18115684A patent/JPS6159940A/ja active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS513502A (ja) * | 1974-06-27 | 1976-01-13 | Mitsubishi Electric Corp | |
| JPS5193112A (ja) * | 1975-02-13 | 1976-08-16 | ||
| JPS54148416A (en) * | 1978-05-15 | 1979-11-20 | Nippon Telegr & Teleph Corp <Ntt> | Multiplied transmission system |
| JPS55159653A (en) * | 1979-05-30 | 1980-12-11 | Mitsubishi Electric Corp | Data transmission unit |
| JPS56112158A (en) * | 1980-02-08 | 1981-09-04 | Hitachi Ltd | Control method for channel assignment in loop communication system |
| JPS57201930A (en) * | 1981-10-14 | 1982-12-10 | Gen Datacomm Ind Inc | Receiving non-synchronous data buffer |
| JPS58133066A (ja) * | 1982-02-03 | 1983-08-08 | Hitachi Ltd | ル−プ通信システムの多重化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0217973B2 (ja) | ||
| US5263057A (en) | Method of reducing waiting time jitter | |
| US4392234A (en) | PCM Signal interface apparatus | |
| JPH04211534A (ja) | データ伝送方法 | |
| US5717948A (en) | Interface circuit associated with a processor to exchange digital data in series with a peripheral device | |
| EP0675613B1 (en) | Jitter reduction system in digital demultiplexers | |
| US6526069B1 (en) | Synchronization device for a synchronous digital message transmission system and process for producing a synchronous output signal | |
| JPH06204960A (ja) | 同期伝送装置および同期伝送装置の信号のデータバイトの検出回路装置 | |
| JPS6159940A (ja) | ル−プ状デ−タハイウエイにおける非同期デ−タ伝送方式 | |
| JP2895840B2 (ja) | データパケットシーケンスを通常の多重化形式に変換する回路配置 | |
| EP1091289B1 (en) | Device for processing sonet or SDH frames-DS0 to channel mapping | |
| US5164940A (en) | Modular communication system with allocatable bandwidth | |
| JPH04212538A (ja) | ディジタル無線伝送方式 | |
| EP0282990B1 (en) | Digital data multiple conversion system for converting data having a frequency to data having another frequency by a digital stuffing method | |
| JP2713252B2 (ja) | パケット位相同期回路 | |
| EP1461917B1 (en) | Method for reducing the amount of needed memory in a tdm switch system | |
| JP2601219B2 (ja) | 多重化装置 | |
| JP2834145B2 (ja) | パケット位相同期回路およびパケット位相同期方法 | |
| JPH0821914B2 (ja) | 終端装置 | |
| JPH06224782A (ja) | マルチプレクサ | |
| JP3344319B2 (ja) | デマンドアサイン多重化装置とその制御方法 | |
| JPH0235837A (ja) | 網間接続装置 | |
| EP1091302B1 (en) | Device for processing SONET or SDH frames on a PCI bus | |
| JP2655489B2 (ja) | Ａｔｍセル信号フォーマット変換装置 | |
| WO1995010897A1 (en) | A buffering method and a buffer |