JPH06204960A - 同期伝送装置および同期伝送装置の信号のデータバイトの検出回路装置 - Google Patents

Abstract

(57)【要約】 【目的】 僅かなハードウェアコストしか要しない、受
信または送信すべき信号のデータバイトを検出するため
の回路装置を有している同期伝送装置。 【構成】 高いビットレートの搬送ユニットのポインタ
バイトをマーキングするカウンタ１１，１９と、高いビ
ットレートの搬送ユニットのデータバイトをカウントに
よってマーキングするカウンタ６，１７と、低いビット
レートの搬送ユニットのそれぞれの群に対する位置カウ
ンタ６，１７とを備えた制御回路２，１４を有し、位置
カウンタは、前記群の低いビットレートの搬送ユニット
におけるデータバイトをカウントによってマーキング
し、前記制御回路はカウントおよび信号の搬送ユニット
についての情報に基づいてペイロードバイトおよびポイ
ンタバイトを識別する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、受信または送信すべき
信号のデータバイトを検出するための回路装置を有して
いる同期伝送装置に関する。この種の同期伝送装置は、
同期デジタルハイアラーキ（ＳＤＨ）または同期オプチ
カルネットワーク（ＳＯＮＥＴ）の系を含んでいること
を表している。

【０００２】

【従来の技術】同期伝送装置のこの種の回路装置は、西
独国特許出願第４１０８４２９号明細書から公知であ
り、そこでは、同期デジタルハイアラーキのＳＴＭ−１
信号が処理される。同期伝送装置は、ポインタバイトを
検出しかつ評価し、更にはデータバイト、例えば受信さ
れたＳＴＭ−１信号の書き込みを制御するために使用さ
れる。この装置は更に、ポインタバイトを形成しかつ送
信すべきＳＴＭ−１信号に対するバッファからのデータ
バイトの読み出しを制御するために使用される。

【０００３】ＳＴＭ−１信号（同期デジタルハイアラー
キ信号）は、フレームにおいて構成されておりかつ、信
号の実ペイロードに加えて、データギャップと称され
る、制御指示ビットおよび調整データを有している。Ｓ
ＴＭ−１フレームは、２７０の列および９つの行（行毎
に２７０バイト）を有している。列１ないし９すべての
行１ないし３および５ないし９は、オーバヘッドに対す
るセクションオーバヘッド（ＳＯＨ）およびエラー検出
情報バイトを支持しかつストラクチャの残り（ＡＵペイ
ロード）は、信号のデータ、調整データおよび更にオー
バヘッドバイトを支持する。

【０００４】複数の種々のコンテナ（Ｃ−４，Ｃ−３，
Ｃ−２，Ｃ−１２およびＣ−１１）は、ＡＵ−ペイロー
ドに収容することができる。コンテナは、デジタルペイ
ロードのキャリッジに対する基本ユニットを意味するも
のと解される。例えば、ＳＴＭ−１フレームは、１３
９.２６４Ｍｂｉｔ／ｓｅｃビットレートに対するコン
テナＣ−４を備えた管理用ユニットＡＵ−４を有するこ
とができる。選択的に、３つの管理用ユニットＡＵ−３
がＳＴＭ−１フレーム内に収容されていることも可能で
ある。例えば、そのうち管理用ユニットＡＵ−３は、４
４_.７３６Ｍｂｉｔ／ｓｅｃビットレートに対するコン
テナＣ−３を有している。第２の管理用ユニットＡＵ−
３は、例えば、６_.３１２Ｍｂｉｔ／ｓｅｃビットレー
トに対するそれぞれ１つのコンテナＣ−２を有している
７つの従属ユニット群ＴＵＧ−２を有することができ
る。２_.０４８Ｍｂｉｔ／ｓｅｃビットレートに対する
それぞれ３つのコンテナＣ−１２を有している７つのＴ
ＵＧ−２は更に、第３の管理用ユニットＡＵ−３に収め
ることができる。制御指示および調整指示ビットをコン
テナに付加することによって、一層高いオーダの高いレ
ートおよび低いビットレートの搬送ユニット（ＶＣ−
４，ＶＣ−３，ＴＵ−３，ＴＵ−２，ＴＵ−１２および
ＴＵ−１１）が形成される。高いビットレートの搬送ユ
ニット（ＶＣ−４，ＶＣ−３）は、別の搬送ユニットを
含むことができる搬送ユニットを意味するものと解され
る。低いビットレートの搬送ユニットは、別の搬送ユニ
ットを含むことができない搬送ユニットを意味するもの
と解される。

【０００５】冒頭に挙げた特許出願明細書には、ＳＴＭ
−１信号に含まれているそれぞれの搬送ユニットがデー
タバイトをカウントするための固有のカウンタを有して
いることが記載されている。例えば、ＶＣ−１２のみを
含んでいる１つのＶＣ−４を有するＳＴＭ−１信号が伝
送されるとき、ＶＣ−４およびそれぞれのＶＣ−１２は
固有のカウンタを有している。その後同じ回路装置は、
ＶＣ−４およびそれぞれのＶＣ−１１に対する別のカウ
ンタが使用可能になるまで、ＶＣ−１１を含んでいるＶ
Ｃ−４を有するＳＴＭ−１信号を伝送するために使用す
ることはできない。従ってＶＣ−１２を含んでいるＶＣ
−４に対して使用されるのと同じカウンタは、ＶＣ−１
１を含んでいるＶＣ−４に対して使用することはできな
い。従って、ＳＴＭ−１信号における考えられるあらゆ
る搬送ユニット形態は、生じるそれぞれの搬送ユニット
に対して、別の搬送ユニット形態に対して使用すること
ができない固有のカウンタを必要とする。このような回
路装置は極めて高価である。

【０００６】

【発明の課題】本発明の課題は、僅かなハードウェアコ
ストしか必要としない、冒頭に述べた形式の回路装置を
提供することである。

【０００７】

【発明の概要】この課題は、本発明によれば、冒頭に述
べた形式の、受信または送信すべき信号のデータバイト
を検出するための回路装置を有している同期伝送装置に
おいて、次の特徴によって解決される：この回路措置は
制御回路を有しており、該制御回路は、生じる可能性が
ある、それぞれの高いビットレートの搬送ユニットのポ
インタバイトをマーキングするための少なくとも１つの
カウンタを含んでおり、かつ生じる可能性がある、それ
ぞれの高いビットレートの搬送ユニットのデータバイト
をカウントによってマーキングするための少なくとも１
つのカウンタを有しており、かつそれぞれ最大ビットレ
ートの搬送ユニットにおいて生じる可能性がある、低い
ビットレートの搬送ユニットのそれぞれの群に対して少
なくとも１つの位置カウンタを有しており、該カウンタ
は、前記群の低いビットレートの搬送ユニットにおける
データバイトをカウントによってマーキングするために
設けられており、かつ少なくとも、前記カウントおよび
前記信号の搬送ユニットについての情報に基づいてペイ
ロードバイトおよびポインタバイトを識別するために設
けられている。

【０００８】本発明の同期伝送装置は、搬送ユニットの
ポインタバイトおよびデータバイトを検出するための種
々のカウンタを含んでいる制御回路を有している。この
目的のために、少なくとも１つのカウンタが、それぞれ
の高いビットレートの搬送ユニット（例えばＳＴＭ−１
信号におけるＶＣ−４）に対して使用可能である。３つ
の高いビットレートの搬送ユニットＶＣ−３がＳＴＭ−
１信号において転送される場合、３つのカウンタが要求
される。ＳＴＭ−１信号における、ＶＣ−４またはＶＣ
−３それぞれに対するポインタバイトは、少なくとも１
つの別のカウンタによって識別される。それぞれの低い
ビットレートの搬送ユニットに対して、１つまたは複数
の低いビットレートの搬送ユニットにおけるデータバイ
トをマーキングする、使用可能な少なくとも１つの位置
カウンタがある。その場合この種の位置カウンタは、低
いビットレートの搬送ユニットまたは低いビットレート
の搬送ユニットの群それぞれの特定のタイプに対するＳ
ＴＭ−１信号における形態にかかわりなく使用される。
例えば、ＴＵＧ−２に含まれているすべてのＶＣ−１１
に対して１つの位置カウンタを使用することができる。
ペイロードバイトおよびポインタバイトは、カウントに
基づいて制御回路において識別される。

【０００９】この種の制御回路は、従来の形式の回路装
置より僅かなハードウェアしか有しずかつ搬送ユニット
のそれぞれの種類の要素のデータバイトを、それぞれマ
ーキングまたはカウントすることができる。

【００１０】本発明の手段は、同期伝送装置に含まれて
いるバッファを制御するように具体設計することができ
る。その場合制御回路は、−信号のペイロードバイトを
バッファに書き込みまたはバッファから読み出し、−そ
の都度書き込みまたは読み出しカウンタを信号の搬送ユ
ニットに割り当て、−少なくとも、前記ペイロードバイ
トに割り当てられた前記書き込みまたは読み出しカウン
タのカウントからバッファアドレスを形成し、かつ−ペ
イロードバイトの発生時に前記バッファを解除するため
に設けられている。

【００１１】制御回路は、信号（例えば、ＳＴＭ−１信
号）において生じる搬送ユニットを検出しかつ、例え
ば、書き込みカウンタを、バッファにペイロードバイト
を書き込むためにそれぞれのコンテナに割り当てる。ペ
イロードバイトをバイトから読み出すために、１つの読
み出しカウンタがそれぞれのコンテナに割り当てられ
る。ペイロードバイトは、伝送すべき信号の実際の情報
を含んでいる。ペイロードバイトは、そのバッファアド
レスが少なくとも書き込みカウントから形成される、バ
ッファのロケーションに記憶される。特定の低いビット
レートの搬送ユニット（ＴＵ−２，ＴＵ−１２，ＴＵ−
１１）によって殊に、バッファアドレスは、一層簡便な
記憶プロシージャが実現されるように、搬送ユニットお
よび書き込みカウントに割り当てられたアドレスから形
成することができる。

【００１２】データバイトは、それがペイロードバイト
である場合にのみ、バッファに書き込むことができる。
同様に、ペイロードバッファのみがバッファから読み出
される。それがペイロードバイトであるかどうかを検出
するために、信号（例えば、ＳＴＭ−１信号）およびペ
イロードバイトが属する搬送ユニットにおけるそれぞれ
のデータバイトの位置が、カウンタを用いて制御回路に
よって検出される。ペイロードバイトをバッファに書き
込むべきとき、バッファは、書き込まれるために解除さ
れる。反対に、ペイロードバイトを信号（例えば、ＳＴ
Ｍ−１信号）内に収めるべきとき、バッファは読み出さ
れるために解除される。

【００１３】同期伝送装置の回路装置はまた、ポインタ
バイトを評価する。この目的のために、制御回路は、識
別されたポインタバイトから少なくともポインタ値を推
定するかまたは少なくともポインタ値を識別されたポイ
ンタバイトに挿入するために設けられている。

【００１４】制御回路は、カウンタを用いて信号におけ
るポインタバイトを検出する。ＳＴＭ−１フレームの５
番目の行における列１ないし９において搬送される、管
理用ユニットＡＵ−４またはＡＵ−３に対する所謂ＡＵ
−ポインタバイト（Ｈ１，Ｈ２およびＨ３−ポインタバ
イト）は、例えば、ＡＵ−ペイロード（行１ないし９、
列１０ないし２７０）におけるＶＣ−４またはＶＣ−３
の始めについての情報および調整指示バイトを含んでい
る。ＡＵ−ペイロードにおける適当なロケーションにお
いて、通例言われているところのＴＵ−ポインタバイト
（ＴＵ−２，ＴＵ−１２およびＴＵ−１１に対するＶ
１，Ｖ２およびＶ３−ポインタバイトおよびＴＵ−３に
対するＨ１，Ｈ２およびＨ３−ポインタ）が搬送され
る。ＶＣ−４，ＶＣ−３，ＴＵ−３，ＴＵ−２，ＴＵ−
１２またはＴＵ−１１の始めは、ポインタバイトにおい
て搬送されるポインタ値に含まれている。

【００１５】識別後、少なくとも１つのポインタ値が受
信された信号におけるポインタバイトから推定される
か、または少なくともポインタ値が、伝送すべき信号の
ポインタバイト内に挿入される。ポインタバイトにおい
て伝送すべき別の指示バイトは、同様にに推定または挿
入することも可能である。

【００１６】本発明の別の実施例において、制御回路
は、カウンタのカウントの評価によって、−ＡＵ−ペイ
ロードバイトおよびＡＵ−ポインタバイトを識別し、−
ＡＵペイロードバイトを個々の搬送ユニットに割り当
て、−ＴＵポインタバイトを識別し、かつ−否定調整動
作があるとき、否定調整機会をペイロードバイトとして
識別しかつ肯定調整動作があるとき、肯定調整機会をペ
イロードバイトとしてもはや識別しないために設けられ
ている。

【００１７】データの、搬送ユニットに対する割り当て
は、カウントの評価によって制御回路において行われ
る。スタートバイトが検出されると、ＡＵ−ペイロード
バイトおよびＡＵ−ポインタバイトが、カウントの検出
によって検出されかつそれから識別される。例えば、Ａ
Ｕ−ペイロードバイトを指示するポインタがセットされ
る。更に、ＡＵ−ペイロードバイトが付加的に配分さ
れ、即ちそれらは、それらがペイロードを含んでいると
ころの搬送ユニットに割り当てられる。肯定調整動作が
あるとき、ペイロードは信号から取り出されずまたは信
号内に収めされる。肯定調整動作があるとき、ペイロー
ドは省略される。これとは反対に、否定調整動作がある
とき、ペイロードはこの調整機会において転送される。
この種の調整動作は、ポインタバイトの評価によって書
き込み操作の期間に検出すべきである。ポインタバイト
が評価されると、この調整機会においてペイロードバイ
トがあるかどうかを確定することができる。読み出し操
作期間に、例えば、西独国特許出願第４１０８４２９号
明細書から公知の調整決定回路が、調整動作を実施すべ
きかどうかを指示する。

【００１８】信号におけるＡＵ−ポインタバイトの位置
を検出するために、制御回路は、ＡＵ−ポインタバイト
をカウントするために設けられている少なくとも１つの
カウンタを有している。特定のカウントに達したとき、
前記制御回路は更に、ＡＵ−ポインタバイトまたは可能
な調整機会に対するポインタ識別子を形成するために設
けられている。ポインタ識別子は、データバイトを、ポ
インタバイトまたは可能な肯定または否定調整機会とし
て識別する。肯定調整動作によってペイロードは省略さ
れる。このことは、ＡＵ−ポインタ後の次のデータバイ
トがペイロードを含んでいないことを意味するものと解
される。これとは異なって、否定調整動作があるとき、
ペイロードはこの調整ロケーションにおいて転送され
る。Ｈ３−ポインタは、その場合１つのペイロードバイ
トを有することになる。

【００１９】信号におけるＴＵ−ポインタバイトの位置
を検出するために、制御回路は、ＡＵ−ペイロードにお
けるデータバイトをカウントするために設けられている
少なくとも１つのカウンタ回路を有している。カウンタ
回路のカウントを評価することによって、制御回路は更
に、ＡＵ−ペイロード構造におけるデータバイトの位置
を検出し、データバイトをＴＵ−搬送ユニットに割り当
てかつＴＵ−ポインタバイトまたは可能な調整バイトに
対するポインタ識別子を形成するために設けられてい
る。カウンタ回路は、ＡＵ−ペイロード構造におけるデ
ータバイトの位置を検出し、その際それはＴＵ−３，Ｔ
Ｕ−２，ＴＵ−１２またはＴＵ−１１（ＴＵ搬送ユニッ
ト）をデータバイトに割り当てかつＴＵ搬送ユニットに
おいてデータバイトの位置を検出し、ひいては少なくと
も１つのカウントの検出によってポインタバイトの位置
および可能な調整バイトの位置を検出する。

【００２０】カウンタ回路に対する実施例は、−ＶＣ−
４またはＶＣ−３における列を検出するための少なくと
も１つの列カウンタおよび行を検出するための少なくと
も１つの行カウンタ、−ＴＵ−３におけるペイロードバ
イトを識別するための少なくとも１つのＴＵ−３に対す
る１つの位置カウンタ、−ＴＵＧ−２を識別するための
１つのカウンタ、−少なくとも１つのＴＵＧ−２におけ
るＴＵ−１２を識別するための少なくとも１つのカウン
タ、−少なくとも１つのＴＵ−１１におけるＴＵ−１１
を識別するための少なくとも１つのカウンタ、および−
ＴＵ−２，ＴＵ−１２およびＴＵ−１１におけるペイロ
ードバイトを識別するための少なくともそれぞれのＴＵ
−２，ＴＵ−１２およびＴＵ−１１に対する少なくとも
１つの位置カウンタを有している。

【００２１】管理用ユニットＡＵ−３において、コンテ
ナＣ−３，Ｃ−２，Ｃ−１２およびＣ−１１を支持する
ことができる。高次の従属ユニットＴＵ−２，ＴＵ−１
２およびＴＵ−１１は、従属ユニット群ＴＵＧ−２に収
められる。この種の搬送ユニットＴＵにおける有効デー
タバイトおよびポインタバイトおよびいずれかの使用可
能な固定および可変の調整ロケーションを検出するため
に常に、列および行カウンタ、ＴＵＧ−２，ＴＵ−１２
およびＴＵ−１１を識別するためのカウンタおよび使用
可能なＴＵ−２，ＴＵ−１２およびＴＵ−１１に対する
位置カウンタがある。その場合、ＴＵＧ−２において常
に、データバイトがどのように分配されているかを検出
することだけが必要である。同様に、ＴＵＧ−２におい
て搬送すべきＴＵ−２，ＴＵ−１２またはＴＵ−１１の
内容のみを検出すべきである。それぞれの可能なコンテ
ナに対して固有のカウンタを使用することが択一的に可
能でありかつ一層高価である。その場合カウンタ回路
は、管理用ユニットＡＵ−４かまたはＡＵ−３に対し
て、搬送ユニットのそれぞれ考えられる構成配置を検出
しかつ更に位置カウンタを用いてペイロードバイトを検
出しかつ、例えば、列および行カウンタを用いて固定の
調整ロケーションを検出する。

【００２２】従属ユニットＴＵ−３に対する位置カウン
タは、ＡＵ−３の内容を識別するために要求されない。
ＴＵ−３は、管理用ユニットＡＵ−４において搬送する
ことができるにすぎない。簡単なカウンタ回路を有しか
つ２つの管理用ユニットＡＵ−３およびＡＵ−４に対し
て同じカウンタ回路を使用するために、この位置カウン
タは、ＡＵ−３に対しても存在している。ＳＴＭ−１フ
レームにおいて搬送すべき３つの管理用ユニットＡＵ−
３に対して、３つのこの種のカウンタ回路が必要であ
る。これらの３つのカウンタ回路を管理用ユニットＡＵ
−４に対しても利用するために、ＡＵ−４は、交番する
列を有する３つのストラクチャに細分割してもよい。本
発明において使用されるカウンタ回路は、この形式のカ
ウンタ回路の現状と比較して、著しく小さな数のカウン
タを有している。

【００２３】制御回路に含まれているアドレッシング回
路は、バッファアドレスを形成するために使用され、そ
の際アドレス指定回路は、−ＶＣ−４またはＶＣ−３が
あるとき、それぞれ割り当てられた書き込みまたは読み
出しカウンタのカウントからバッファアドレスを形成
し、−ＴＵ−２があるとき、それぞれ割り当てられた書
き込みまたは読み出しカウンタのカウントからおよびＴ
ＵＧ−２の識別子に対するカウンタのカウントからバッ
ファアドレスを形成し、−ＴＵ−１２またはＴＵ−１１
があるとき、それぞれ割り当てられた書き込みまたは読
み出しカウンタのカウントからおよびＴＵＧ−２の識別
子に対するカウンタのカウントおよびＴＵ−１２または
ＴＵ−１１の識別に対するカウンタのカウントからバッ
ファアドレスを形成するために設けられている。

【００２４】従って、アドレッシング回路においてま
ず、どの搬送ユニットにペイロードバイトが属するかが
検出される。バーチャルコンテナＶＣ−４またはＶＣ−
３のペイロードバイトあれば、バッファアドレスは、こ
のバーチャルコンテナに割り当てられた、それぞれモジ
ュロカウンタであるそれぞれの書き込みまたは読み出し
カウンタのカウントから取り出される。モジュロカウン
タの値は、補償すべき書き込みおよび読み出し操作の間
で時間とともに移動する必要なバッファ深度に依存して
いる。ＴＵ−２によって、バッファアドレスは、ＴＵＧ
−２の識別子に対するカウンタのカウントからおよび割
り当てられた書き込みおよび読み出しカウンタのカウン
トから形成される。その場合バッファアドレスの最上位
ビットは、ＴＵＧ−２の識別子に対するカウンタのカウ
ントによって形成されかつ下位ビットは、書き込みまた
は読み出しカウンタのカウントから形成される。付加的
に、ＴＵ−１２またはＴＵ−１１の識別子に対するカウ
ンタのカウントは、ＴＵ−１２またはＴＵ−１１に対す
るバッファアドレスの最上位ビットに付加される。

【００２５】本発明の別の実施例において、制御回路
は、それぞれＨ１またはＶ１およびＨ２またはＶ２−ポ
インタに対するポインタ識別子があるとき、ポインタバ
イトからポインタ値の部分を推定するためまたはポイン
タ値の部分をポインタバイト内に挿入するために設けら
れているポインタ回路を有している。その場合ポインタ
回路は、Ｈ１，Ｈ２，Ｖ１またはＶ２−ポインタバイト
に対する少なくともポインタ識別子を検出しかつポイン
タ値が作られた部分からその都度、Ｈ１，Ｈ２，Ｖ１ま
たはＶ２−ポインタバイトを推定しかつそれぞれ、Ｈ
１，Ｈ２，Ｖ１またはＶ２−ポインタバイトを挿入す
る。

【００２６】実ポインタ値は常に、それまでの実ポイン
タ値が既知である間に形成される。実ポインタ値とは、
かかわりのある搬送ユニットの始めを表すポインタ値を
意味するもとと解される。それ故に、ポインタ回路にお
けるポインタメモリは少なくとも、制御回路に含まれて
いるアドレッシング回路によって形成すべきポインタア
ドレスによって識別されるメモリロケーションにポイン
タ値を記憶するために設けられている。固定された所定
のポインタアドレスはＶＣ−４およびＶＣ−３に対して
発生され、ＴＵＧ−２を識別するためのカウンタに依存
するポインタアドレスはＴＵ−２に対して発生され、か
つＴＵＧ−２を識別するためのカウンタに依存しかつＴ
Ｕ−１２またはＴＵ−１１を識別するためのそれぞれの
カウンタに依存するポインタアドレスは、ＴＵ−１２ま
たはＴＵ−１１に対して発生される。

【００２７】受信された信号において、搬送ユニットＴ
Ｕに対する実ポインタ値が、それまでの実ポインタ値、
新しく受信されたポインタ値および最後に受信されたポ
インタ値の評価によって形成される。新しく受信された
ポインタ値と最後に受信されたポインタ値とが相応しか
つそれまでの実ポインタ値と新しいポインタ値とが相応
しないとき、ポインタ回路は大抵、新しく受信されたポ
インタ値を実ポインタ値としてセットするために設けら
れている。その他の場合、それまでの実ポインタ値が実
ポインタ値であり続ける。

【００２８】調整動作は、例えば、Ｖ−３ポインタバイ
トとともにスタートするＴＵ−搬送ユニットＴＵ−２，
ＴＵ−１２およびＴＵ−１１において実施される。調整
動作を実施すべきであれば、ＴＵ−搬送ユニットの始め
は、１データバイトだけシフトされる。このことは、Ｔ
Ｕ−ポインタ値が、単位分デクリメントまたはインクリ
メントされることを意味している。ＴＵ−搬送ユニット
ＴＵ−２，ＴＵ−１２またはＴＵ−１１のＶ１およびＶ
２−ポインタバイトの評価後ポインタ値が、Ｖ２および
Ｖ３−ポインタバイトの間にある、かかわりのあるコン
テナの始めを指示するならば、実際の調整機会の前にシ
フトがある。管理用ユニットＡＵ−４およびＡＵ−３に
対して同じことが維持される。実際の調整機会のシフト
を回避するために、ポインタ回路は、肯定または否定調
整動作があるとき、搬送ユニットのＨ３またはＶ３−ポ
インタバイトの発生まで、ポインタ値をインクリメント
またはデクリメントすることはない。

【００２９】カウンタ回路のカウンタが同期デジタルハ
イアラーキの受信された信号のフレームに対して共通の
基準点を有するように、カウンタ回路のカウンタは、Ａ
Ｕ−４またはＡＵ−３管理用ユニットの始めにその都度
初期化される。

【００３０】西独国特許出願第４２０５９５９号明細書
には、ＡＵ−ペイロードバイトおよび別のデータバイト
を含んでいる到来する信号と出て行く信号との間の周波
数および／または位相変化を等化するための回路装置が
開示されている。この回路装置は、ＡＵ−ポインタの始
めをマーキングするペイロードバイトおよびＡＵ−ポイ
ンタコードを一時記憶するためのキャッシュメモリと、
調整の場合に阻止信号を発生する制御回路とを有してい
る。調整は、周波数および／または位相変化の発生時お
よびＳＴＭ−１フレームのＳＯＨデータとともに生じ
る。その場合ペイロードバイトがキャッシュメモリから
読み出されないとき、阻止信号が生じる。

【００３１】受信されたＳＴＭ−１信号のポインタバイ
トの評価のための、本発明による回路装置の制御回路
は、ＡＵ−ペイロードバイトがないとき阻止信号を受信
しかつ、阻止信号が生じるとき、ペイロードバイトの不
在を指示するためのポインタを発生するために設けられ
ている。阻止信号は、例えば、西独国特許出願第４２０
５９５９号明細書から公知のキャッシュメモリによって
供給される。ポインタは、ＡＵペイロードバイトがある
かどうかを指示する。更に、阻止信号が生じるとき、カ
ウント操作を中断する、ＡＵ−ペイロードバイトをカウ
ントするための位置カウンタが存在する。この位置カウ
ンタは、ＡＵ−ポインタバイトを検出するために必要で
ある。

【００３２】実ポインタ値が、関連の位置カウンタの内
容に相応すれば、制御回路は、ＡＵ−４，ＡＵ−３，Ｔ
Ｕ−３，ＴＵ−２，ＴＵ−１２またはＴＵ−１１の始め
に対してその都度インジケータを出力するために設けら
れている。例えば、ＡＵ−位置カウンタのカウントが、
適当な管理用ユニットＡＵ−３またはＡＵ−４のポイン
タ値に等しければ、ＳＴＭ−１信号のペイロードバイト
を一時記憶しかつペイロードバイトの読み出しに対する
時間順序を割り付けるために使用されるバッファに一時
記憶することができるインジケータが送出される。

【００３３】制御回路は、ＡＵ−ポインタが生じる時点
を検出するためにＡＵ−ポインタカウンタを有してい
る。制御回路は、ＡＵ−ポインタの始めを識別するため
のＡＵ−ポインタコードを受信する。このＡＵ−ポイン
タコードは、ＡＵ−ポインタバイトをカウントするため
のＡＵ−ポインタカウンタを初期化する。ＡＵ−ポイン
タコードは、西独国特許出願第４２０５９５９号明細書
から公知のキャッシュメモリによって発生するようにし
てもよい。

【００３４】伝送すべき信号を形成する、同期伝送装置
の回路装置は、ペイロードバイトを一時記憶するために
使用されるバッファからＡＵ−４，ＡＵ−３，ＴＵ−
３，ＴＵ−２，ＴＵ−１２またはＴＵ−１１の始めに対
するインジケータを受信する。ＡＵ−４，ＡＵ−３，Ｔ
Ｕ−３，ＴＵ−２，ＴＵ−１２またはＴＵ−１１の始め
に対するインジケータが供給されるとき、ポインタ回路
は、関連の位置カウンタのカウントから実ポインタ値を
形成するために設けられている。肯定または否定調整動
作を実施すべきであれば、ポインタ回路は、実ポインタ
値をインクリメントまたはデクリメントすることにな
る。

【００３５】伝送すべき同期デジタルハイアラーキ信号
に対して、同期デジタルハイアラーキのフレーム同期化
信号（ＳＴＭ−１信号）における列を検出するための列
カウンタおよび行を検出するための行カウンタとを有す
る送信フレームカウンタ回路を付加的に含んでいる制御
回路が必要である。列カウンタおよび行カウンタは、カ
ウンタ回路のカウンタの初期化のために必要である（共
通の基準点の発生）。カウンタ回路のカウンタは、ＳＴ
Ｍ−１フレームにおける９番目の列および４番目の行の
始めにその都度初期化される。更に、送信フレームカウ
ンタ回路における列カウンタおよび行カウンタは、ＡＵ
−ポインタバイトに対するポインタ識別子を検出するた
めに使用される。

【００３６】

【実施例】次に本発明を図示の実施例につき図面を用い
て詳細に説明する。

【００３７】同期デジタルハイアラーキの信号を伝送す
る伝送装置は、整合回路が、到来する信号と出て行く信
号との間の周波数および位相偏差を打ち消す再生器回路
を有している。この種の伝送装置によって、例えば、Ｓ
ＴＭ−１信号が伝送される。このＳＴＭ−１信号は、フ
レームにおいて構成されておりかつ更に、ＣＣＩＴＴ勧
告Ｇ.７０９において説明されている。以下、本発明に
とって本質的である、このＳＴＭ−１フレーム構成の部
分について説明する。

【００３８】ＳＴＭ−１フレームの構成は、図１のＡに
略示されている。フレームは、２７０列および９行（行
当たり２７０バイト）を有している。列１ないし９にお
ける行１ないし３および５ないし９はすべて、オーバヘ
ッドおよびエラー検出情報に対するセクションオーバヘ
ッド（ＳＯＨ）を支持し、列１ないし９の４番目の行は
ＡＵ−ポインタ（ＡＵ−Ｐ）および実ペイロード、ＡＵ
−ペイロードまたはＡＵ−ペイロードストラクチャ
（Ｐ）を支持している。図１のＢに示されているよう
に、ペイロードストラクチャは、例えば、Ｃ−４ペイロ
ードおよびパスオーバヘッド（ＰＯＨ）を有するバーチ
ャルコンテナＶＣ−４を支持している。ここにおいてコ
ンテナは、ペイロードバイトのキャリジに対する基本ユ
ニットを表していることを意味する。このようなコンテ
ナは別のコンテナを支持していてよい。

【００３９】図２には、ＳＴＭ−１フレームに対する多
重構造が示されている。４４.７３６Ｍｂｉｔ／ｓｅｃ
ビットレートを有する有効信号のデータは、コンテナＣ
−３に収められている。ＰＯＨを付加することによって
Ｃ−３コンテナは、バーチャルコンテナＣ−３内に形成
される。ポインタバイト、調整バイトおよび別のバイト
を付加することによって、バーチャルコンテナＶＣ−３
は従属ユニットＴＵ−３または管理用ユニットＡＵ−３
になる。３つの管理用ユニットＡＵ−３は、１つのＳＴ
Ｍ−１フレーム内に収められる。

【００４０】６.３１２Ｍｂｉｔ／ｓｅｃビットレート
を有する有効信号のデータはコンテナＣ−２に収めら
れ、２.０４８Ｍｂｉｔ／ｓｅｃビットレートを有する
有効信号のデータはコンテナＣ−１２に収められかつ
１.４４Ｍｂｉｔ／ｓｅｃビットレートを有する有効信
号のデータはコンテナＣ−１１に収められる。コンテナ
Ｃ−２，Ｃ−１２およびＣ−１１は、ＰＯＨが付加され
る都度、バーチャルコンテナＶＣ−２，ＶＣ−１２およ
びＶＣ−１１になる。バーチャルコンテナＶＣ−２，Ｖ
Ｃ−１２およびＶＣ−１１が調整バイトおよび別のバイ
トによって完成されると、それらは、従属ユニットＴＵ
−２，ＴＵ−１２およびＴＵ−１１になる。ＴＵ−２，
ＴＵ−１２およびＴＵ−１１は、従属ユニット群ＴＵＧ
−２に結合される。ＴＵＧ−２は、１つのＴＵ−２また
は３つのＴＵ−１２または４つのＴＵ−１１を支持して
いる。

【００４１】７つのＴＵＧ−２は１つのＶＣ−３内に収
めることができまたは７つのＴＵＧ−２は１つのＴＵＧ
−３に収めることができる。前者の場合ＰＯＨが付加さ
れ、後者の場合別のバイトおよび調整バイトが付加され
る。３つのＴＵＧ−３は、更に１つのＰＯＨ、別のバイ
トおよび調整バイトを含んでいる１つのＶＣ−４に収め
られる。これまでに既に考察したように、コンテナＣ−
４は、ＶＣ−４に収めてもよい。ＶＣ−４は、バーチャ
ルコンテナＶＣ−４と比較して、付加的にＡＵ−ポイン
タを含んでいるＡＵ−４（管理用ユニット群ＡＵ−４と
も称される）に収められている。その場合このＡＵ−４
はＳＯＨと一緒に、ＳＴＭ−１フレームを形成する。Ｓ
ＴＭ−１フレームを多重化することによって、高次のＳ
ＴＭ−１フレーム（ＳＴＭ−Ｎ）が形成される。

【００４２】図３には、４つのＴＵ−１１および３つの
ＴＵＧ−１２がそれぞれ、１つのＴＵＧ−２に多重化さ
れる様が示されている。ＴＵＧ−１１およびＴＵＧ−１
２の列のバイトはそれぞれ、交互にＴＵＧ−２に収めら
れている。

【００４３】図４には、７つのＴＵＧ−２を１つのＶＣ
−３に収める場合の多重化構成が示されている。ＶＣ−
３の第１列はＰＯＨを支持する。ＴＵＧ−２の列のバイ
トが交互に、ＶＣ−３の次の列に収められている。図５
には、７つのＴＵＧ−２の、１つのＴＵＧ−３への多重
化構造に対する類似の多重化構成が示されている。しか
しその場合、第１の２つの列は固定の調整バイトのため
にある。

【００４４】図６には、３つのＴＵＧ−３の、１つのＶ
Ｃ−４への多重化構成が示されている。ＶＣ−４の最初
の３つの列は１つのＰＯＨおよび固定の調整バイトを支
持している。ＶＣ−４の残りの列は交互に、それぞれの
ＴＵＧ−３の列を支持している。

【００４５】適当なＡＵ−ポインタを有する３つのＡＵ
−３の多重化が図７に示されている。それぞれのＡＵ−
３のＡＵ−ポインタは交互に、ＳＴＭ−１フレームのＡ
Ｕ−ポインタにおいて支持されている。ＡＵ−３のそれ
ぞれの列のバイトも、１つのＡＵ−４において交互に支
持されている。

【００４６】ＡＵ−３およびＡＵ−４それぞれおよびＴ
Ｕ−３，ＴＵ−２，ＴＵ−１１それぞれは、１つのポイ
ンタを有している。ポインタは固定の所定のロケーショ
ンに収められている。それらは、適当なバーチャルコン
テナの始めを指示しかつ調整データを含んでいてもよ
い。ＡＵ−４およびＡＵ−３に対するポインタの位置
は、図１および図７から明らかである。ＴＵ−３に対す
るポインタの位置は図８から明らかである。ポインタＨ
１，Ｈ２およびＨ３は、ＶＣ−４における３つのＴＵ−
３のそれぞれに対して、ＶＣ−４の列４ないし６および
行１ないし３において支持されている。ＶＣ−４の第１
列はＰＯＨを支持しかつＶＣ−４の第２列および第３列
は、３つのＴＵ−３が１つのＶＣ−４に収められていれ
ば、固定の調整バイトを収容している。

【００４７】ＴＵ−２，ＴＵ−１２またはＴＵ−１１
は、４つの連続するＳＴＭ−１フレームにおいて搬送さ
れる。従属ユニットの第１フレームは、第１バイト位置
においてポインタＶ１を支持し、第２フレームは第１バ
イト位置においてポインタＶ２を支持し、第３フレーム
は第１バイト位置において第３ポインタＶ３を支持しか
つ第４フレームは第１バイト位置においてポインタＶ４
を支持する。第３フレームにおいて、第２バイト位置に
おいて肯定調整機会が存在してもよい。更に、バーチャ
ルコンテナＶＣ−１１の２６のバイト、バーチャルコン
テナＶＣ−１２の３５のバイトおよびバーチャルコンテ
ナＶＣ−２の１０７のバイトが、フレーム毎に搬送され
る。

【００４８】図１０には、同期伝送装置に対する１実施
例、例えば、同期デジタルハイアラーキ（ＳＤＨ）また
は同期オプチカルネットワーク（ＳＯＮＥＴ）が図示さ
れている。この実施例は、部分的に接続路を介して接続
されている複数の伝送装置２１を有している。この種の
伝送装置２１は、例えば、少なくとも１つのＳＴＭ−１
信号を受信しかつ送信する。更に、伝送装置２１は、イ
ンタフェース回路２２からの信号を受信しまたはそこに
信号を送信することができる。この種のインタフェース
回路２２は、ＳＴＭ−１信号の搬送ユニットの信号も受
信する。インタフェース回路２２においてこのＳＴＭ−
１信号は、例えば、整合すべき信号クロックに対して、
整合回路のバッファに書き込まれる。

【００４９】整合回路の部分を形成しかつＳＴＭ−１信
号を処理する、図１０に示されているような回路装置の
第１実施例が、図１１に略示されている。バッファ１
は、受信制御回路２によって制御されかつそこから書き
込みコマンド、インジケータ値Ｊ１Ｄおよびバッファア
ドレスＰＳを受信する。受信制御回路２は更に、到来信
号と出て行く信号とのまたはの周波数および／または位
相変化を打ち消すための回路装置３（以下キャッシュメ
モリと称される）に接続されている。このキャッシュメ
モリ３は、西独国特許出願第４２０５９５９号明細書か
ら公知である。それはデータバイトをバッファ１および
受信制御回路２に供給する。更にそれは、バッファ回路
３からデータバイトが読み出されなければ、受信制御回
路２に阻止信号を供給する。受信制御回路２はキャッシ
ュメモリ３から、ＡＵ−ポインタの始めおよびストラク
チャコードＢを識別する付加的なＡＵ−ポインタを受信
する。それぞれのＡＵ−３およびそれぞれの関連するＡ
Ｕ−ポインタは交互に、ＳＴＭ−１フレーム内に収めら
れる。結果的に、ＳＴＭ−１フレームに交互に現れる３
つのストラクチャがある。ストラクチャを識別するため
に、キャッシュメモリ３は、ペイロードストラクチャの
評価のために受信制御回路２においても使用されるスト
ラクチャコードＢを供給する。どのコンテナがＳＴＭ−
１信号において搬送されるかについての情報は、ここに
は詳しく示されていない装置管理の管理メモリによって
供給される。

【００５０】受信制御回路２は、書き込み回路４とキャ
ッシュメモリ３からデータバイトも受信する受信ポイン
タ回路５とを有している。受信ポインタ回路５は、ＡＵ
−ペイロードバイトが存在しているかどうかの情報を供
給する。この場合、インジケータＤＡＴは１にセットさ
れる。更に、ポインタ回路５はＪ１−識別子を書き込み
回路４に供給し、書き込み回路は、バッファ１に書き込
むべきペイロードが、ＡＵ−３におけるＶＣ−４または
ＶＣ−３の始めであるかどうかを識別する。書き込み回
路４は更に、受信ポインタ回路５から、それぞれ供給さ
れたコンテナおよび肯定または否定調整動作が関連して
いるかどうかの識別子を有するポインタ値Ｐ_akt（Ｂ，
ｎ）を受信する。受信ポインタ回路５は、先行のＳＴＭ
−１フレームのポインタ情報信号が記憶されているポイ
ンタメモリを有している。書き込み回路４は、受信ポイ
ンタ回路５にその都度供給されるコンテナとともに進む
ポインタアドレスＰＡを供給する。更に、書き込み回路
４は、ポインタ識別子Ｖ１，…，Ｖ４を受信ポインタ回
路５に供給し、受信ポインタ回路はその都度、使用可能
な調整ロケーションおよびポインタバイトがあるかもし
れないことを識別する。最後に、書き込み回路はＴＵ−
コードを受信ポインタ回路５に供給し、受信ポインタ回
路は、キャッシュメモリ３から供給されたデータバイト
がどの従属ユニットに属するかを指示する。

【００５１】更に図１０において、クロック信号接続は
指示されずかつ説明もしなかったことを述べておく。

【００５２】図１３は、書き込み回路４のブロック回路
図である。この回路は、受信カウンタ回路６、受信アド
レッシング路７、Ｈ４−回路８および書き込み決定回路
９を含んでいる。受信カウンタ回路６は、ストラクチャ
に割り当てられた３つのカウンタ段を有している。それ
ぞれのカウンタ段は、ＡＵ−３またはＡＵ−４それぞれ
における列をカウントするための列カウンタＡＵＳ
（Ｂ）、ＡＵ−３，ＡＵ−４それぞれにおける行をカウ
ントするための行カウンタを有している。それぞれのス
トラクチャに対して、カウンタＴＵＧ２（Ｂ）、カウン
タＴＵ１１（Ｂ）およびカウンタＴＵ１１（Ｂ）および
カウンタＴＵ１２（Ｂ）が存在している。カウンタＴＵ
Ｇ２（Ｂ）は、ＴＵＧ２がストラクチャにおいて搬送さ
れるとき、どのＴＵＧ２に使用可能なデータバイトを割
り当てるべきかを検出する。複数のＴＵ−１２がＴＵＧ
−２に収められたとき、カウンタＴＵ１２（Ｂ）がスト
ラクチャに対して、どのＴＵ−１２にデータバイトを割
り当てるべきかを検出する。同じことは、カウンタＴＵ
１１（Ｂ）を有するＴＵ−１１に対するストラクチャに
対するＴＵＧ−２に対して行われる。

【００５３】更に、この種の搬送ユニットが使用される
とき、関連するＴＵ−３，ＴＵ−２，ＴＵ−１２および
ＴＵ−１１におけるペイロードバイトの位置をその都度
検出する４つの位置カウンタＴＵ３ＰＯＳ（Ｂ），ＴＵ
２ＰＯＳ（Ｂ），ＴＵ１２ＰＯＳ（Ｂ），ＴＵ１１ＰＯ
Ｓ（Ｂ）が存在する。種々のカウントに基づいて、受信
カウンタ回路６は、使用可能なデータバイトがポインタ
バイトまたは調整バイトであることを指示する種々のイ
ンジケータ（ＴＵ−３に対するＨ１ＴＵ３（Ｂ），Ｈ２
ＴＵ３（Ｂ），Ｈ３ＴＵ３（Ｂ）およびＨ３ＴＵ３Ｐ
（Ｂ）；ＴＵ−２に対するＶＴＵ２（Ｂ），ＶＴＵ２Ｐ
（Ｂ）；ＴＵ−１１に対するＶＴＵ１１（Ｂ）およびＶ
ＴＵ１１Ｐ（Ｂ）；ＴＵ−１２に対するＶＴＵ１２
（Ｂ）およびＶＴＵ１２Ｐ（Ｂ））をセットする。

【００５４】位置カウントは、受信アドレッシング回路
７に供給される。列カウンタＡＵＳ（Ｂ）のカウント
は、Ｈ４回路８および書き込み決定回路９に供給されか
つ行カウンタＡＵＺ（Ｂ）のカウントは、Ｈ４回路８に
供給される。更に、受信カウンタ回路６はデータバイト
およびストラクチャコードＢをキャッシュメモリ３から
受信しかつインジケータＤＡＴおよびＪ１−識別子を受
信ポインタ回路５から受信する。受信カウンタ回路は、
ＴＵ−３またはＴＵ−２がいつ存在するかを識別する、
それぞれのストラクチャに対する２つのＴＵインジケー
タＴＵ３Ｄ（Ｂ）およびＴＵ２Ｄ（Ｂ）を発生する。更
に、受信カウンタ回路６並びに受信アドレッシング回路
７、Ｈ４−回路８および書き込み決定回路９はその他
に、装置管理の管理メモリに対する接続部を有してい
る。

【００５５】Ｈ４−回路８は、供給されたデータバイト
が４つのフレームのいずれに属するかを検出する。この
ために、Ｈ４−回路８には、キャッシュメモリ３からス
トラクチャコードＢおよびデータバイトが供給されかつ
受信ポインタ回路５からポインタＤＡＴが供給される。
Ｈ４−回路８は、値Ｈ４_akt（Ｂ，ｎ）を受信アドレッ
シング回路７に供給する。

【００５６】受信アドレッシング回路７において、ＴＵ
コード、ポインタアドレスＰＡ、バッファアドレスＰ
Ｓ、ポインタ識別子Ｖ１，Ｖ２，Ｖ３ＰおよびＶ４およ
び位置インジケータＴＵＰＯＳが形成される。位置イン
ジケータＴＵＰＯＳは、位置カウンタＴＵ３ＰＯＳ
（Ｂ），ＴＵ２ＰＯＳ（Ｂ），ＴＵ１２ＰＯＳ（Ｂ）ま
たはＴＵ１１ＰＯＳ（Ｂ）の１つの値を発生する。ポイ
ンタ識別子Ｖ１ないしＶ４は、どのポインタバイトが使
用可能でありかつ肯定調整機会があるかどうかを識別す
る。

【００５７】受信ポインタ回路５からストラクチャコー
ドＢを受信しかつキャッシュメモリ３からＪ１識別子、
インジケータＤＡＴ、ポインタ値および調整動作がある
かどうかのメッセージを受信する書き込み決定回路９
は、書き込みコマンドおよびインジケータＪ１Ｄを発生
する。バッファアドレスＰＳを形成するために、書き込
み決定回路９は受信アドレッシング回路７に書き込みカ
ウンタのカウントを供給する。ＶＣ−４に対して、書き
込みカウンタＶＣ４ＳＣがあり、それぞれのＶＣ−３に
対して、書き込みカウンタＶＣ３ＳＣ（Ｂ）がありかつ
８４の低ビットレートのコンテナの最大値のそれぞれに
対して、使用可能な書き込みカウンタＬＯＳＣ（ＰＡ）
がある。１つのＡＵ−４または３つのＡＵ−３において
全部で８４のＣ−１１を搬送することができる。

【００５８】上記の回路６ないし９は、アプリケーショ
ン固有の集積回路（ＡＳＩＣ）の部分またはコンピュー
タにおける固有の設計言語を用いて設計されているプロ
セッサ素子であってよい（例えば“ASIC-Entwurf mit V
HDL und Logiksynthese”D.Peer 著、Elektronik 23, 1
991, 第８４ないし９２頁参照）。それ故にこの種の回
路素子の機能は、状態またはプログラムルーチンを用い
て一層簡単な方法で説明することができる。

【００５９】次に、付録Ａに示されている、書き込み回
路４における装置構成に対する状態ルーチンについて説
明する。まず、書き込み回路４の受信カウンタ６におい
て、キャッシュメモリ３によって供給されるそれぞれの
データバイトがＳＴＭ−１フレームのどこに収容すべき
であるかが検出される。管理用ユニットＡＵ−４におい
て、３つのＡＵ−３が１つの列から次の列に交番する仕
方において収められている。このようにして、３つの連
続する列のバイトはその都度、種々のＡＵ−３に属す
る。それぞれのＡＵ−３は、１つのストラクチャに割り
当てられている。ＡＵ−４は全体的にＡＵＧに関連付け
られる。後者はまた、３つのストラクチャに分割されて
いる。それぞれ３番目の列は、同じストラクチャに割り
当てられている。列０，３，６…はストラクチャ０に属
し、列１，４，７…はストラクチャ１に属しかつ列２，
５，８…はストラクチャ２に属する。

【００６０】受信カウンタ回路６においてスタート後ま
ず、受信ポインタ回路５から供給されたインジケータＤ
ＡＴが１に等しいかどうか、ひいては有効データが存在
するかどうかが検査される。有効データが存在しなけれ
ば、スタートへの復帰が行われる。その他の場合には、
受信ポインタ回路５から供給されたＪ１−識別子が存在
するかどうかが検査される。Ｊ１−識別子はＡＵ−４に
おけるＶＣ−４またはＡＵ−３におけるＶＣ−３の始め
を指示する。Ｊ１−識別子が存在すれば、検査すべき次
の事項は、ＡＵ−４が供給されているかどうかである。
この情報は、管理メモリによって供給することができ
る。ＡＵ−４が存在すれば、３つのストラクチャ（Ｊ１
−識別子は第１ストラクチャに対してのみ存在する）の
それぞれに対する初期化ルーチン（付録Ａ）において初
期化が行われる。まずストラクチャＢが０にセットされ
かつそれから初期化ルーチンに飛び越される。続いて、
同じことが２つの別のストラクチャに対して実施され
る。ＡＵ−４は存在しないが、ＡＵ−３が存在する場合
も、初期化ルーチンに飛び越される。その場合、初期化
は実ストラクチャに対して行われる。

【００６１】Ｊ１−識別子が存在しなければ、管理メモ
リの問い合わせによって、ＡＵ−４が供給されているか
どうかが検査される。供給されていれば、カウンタルー
チン１（付録Ａ）に飛び越される。ＡＵ−３が存在して
いる場合、カウンタルーチン２（付録Ａ）に飛び越され
る。

【００６２】次に、初期化ルーチンについて説明する。
スタート後、列カウンタＡＵＳ（Ｂ），行カウンタＡＵ
Ｚ（Ｂ），カウンタＴＵＧ２（Ｂ），ＴＵ１１（Ｂ），
ＴＵ１２（Ｂ）および位置カウンタＴＵ３ＰＯＳ（Ｂ）
が、関連のストラクチャに対して初期化される。列カウ
ンタＡＵＳ（Ｂ）および行カウンタＡＵＺ（Ｂ）には、
０の値が与えられる。７つのＴＵＧ−２の１つを識別す
る、カウンタＴＵＧ２（Ｂ）のカウントは６にセットさ
れる。４つのＴＵ−１１の１つを識別する、カウンタＴ
Ｕ１１（Ｂ）のカウントには、３の値が与えられる。３
つのＴＵ−１２の１つを識別する、カウンタＴＵＧ１２
（Ｂ）のカウントには、２の値が与えられる。ＴＵ−３
のデータバイトを識別する、位置カウンタＴＵ３ＰＯＳ
（Ｂ）のカウントには、５９４の値が与えられる。ＴＵ
−３は、７６５のデータバイトを支持する（図３.８／
Ｇ７０９参照）。５９４の値は、ＶＣ−４におけるＴＵ
−３の終わりに関する。位置カウンタＴＵ３ＰＯＳ
（Ｂ）は、すべてのカウンタについて説明しかつなお説
明するように、そのカウント値としてカウント０を有す
る。

【００６３】ＴＵ−２，ＴＵ−１２またはＴＵ−１１に
おけるデータバイトの位置をそれぞれ検出する３つの別
の位置カウンタＴＵ２ＰＯＳ（Ｂ），ＴＵ１２ＰＯＳ
（Ｂ）およびＴＵ１１ＰＯＳ（Ｂ）は、４つのフレーム
の第１フレームが存在するまで初期化されない。インジ
ケータＨ４_akt（Ｂ，ｎ）は、このことについての情報
を発生し、この情報はＨ４回路８によって供給される。
インジケータＨ４_akt（Ｂ，ｎ）が０に等しければ、第
１フレームは存在しかつ位置カウンタＴＵ２ＰＯＳ
（Ｂ）のカウントには３２０の値が与えられ（コンテナ
ＴＵ−２当たり４３８バイト；バイト３２０はＴＵ−２
の終わりを識別する；図３.１１／Ｇ７０９参照）、位
置カウンタＴＵ１２ＰＯＳ（Ｂ）のカウントには値１０
４の値が与えられ（コンテナＴＵ−１２当たり１４０バ
イト；バイト１０４はＴＵ−１２の終わりを識別する；
図３.１１／Ｇ７０９参照）かつ位置カウンタＴＵ１１
ＰＯＳ（Ｂ）のカウントには７７の値が与えられる（コ
ンテナＴＵ−１１当たり１０４バイト；バイト７７はＴ
Ｕ−１１の終わりを識別する；図３.１１／Ｇ７０９参
照）。別のフレームが存在すれば（識別子Ｈ４
_akt（Ｂ，ｎ）≠０）、終了に飛び越される。

【００６４】次に、ＡＵ−４が存在するときスタートす
るカウンタルーチン１について説明する。スタート後、
列カウンタＡＵＳ（Ｂ）のカウントが８６に等しいかど
うか、ひいては行の終わりにおける最後のデータバイト
を処理することができるかどうか（ストラクチャ当たり
８７列）が検査される。そうであれば、列カウンタＡＵ
Ｓ（Ｂ）のカウントが０にセットされる。それから行カ
ウンタＡＵＺ（Ｂ）のカウントが単位分インクリメント
される。カウントが９に等しいとき、それは０にリセッ
トされる。この場合に行カウンタは再びＶＣ−４の第１
行を識別する。列カウンタＡＵＳ（Ｂ）のカウントが８
６に等しくなければ、それは単位分インクリメントされ
る。

【００６５】ＶＣ−４は、１つのＴＵ−３かまたは７つ
のＴＵ−２とともに３つのＴＵＧ−３を搬送することが
できる。ＶＣ−４におけるデータバイトの位置は、続い
ていずれか可能な組み合わせに対して検出される。まず
このことはＴＵ−３において検出される。列カウンタＡ
ＵＳ（Ｂ）のカウントが１を上回っているかどうかが検
査される。そうでなければ、ＴＵインジケータＴＵ３Ｄ
（Ｂ）は０にセットされる。このことは、ＴＵ−３デー
タが存在しないことを意味する。実際には、ＴＵ−３の
データは、それぞれのストラクチャの第３列まで存在し
ない（図２.４および図２.５／Ｇ７０９参照）。その他
の場合、ＴＵインジケータＴＵ３Ｄ（Ｂ）は１にセット
されかつそれから位置カウンタＴＵ３ＰＯＳ（Ｂ）のカ
ウントは単位分インクリメントされる。７６５のカウン
トにおいて位置カウンタＴＵ３ＰＯＳ（Ｂ）はカウント
を再び０でスタートする（ＴＵ−３当たり７６５バイ
ト）。

【００６６】更に、ポインタバイトまたは肯定調整機会
または否定調整機会が生じているかどうかが検査され
る。まず、列カウンタＡＵＳ（Ｂ）のカウントが１に等
しいかどうかが確認される。そうでなければ、３つのポ
インタインジケータＨ１ＴＵ３（Ｂ），Ｈ２ＴＵ３
（Ｂ）およびＨ３ＴＵ３（Ｂ）が０にセットされる。そ
れから列カウンタＡＵＳ（Ｂ）のカウントが２に等しい
かどうかおよび行カウンタＡＵＺ（Ｂ）のカウントが２
に等しいかどうかが確認される。等しくなければ、ポイ
ンタインジケータＨ３ＴＵ３（Ｂ）は０にセットされ
る。その他の場合、ポインタインジケータＨ３ＴＵ３
（Ｂ）は１にセットされる。このことは、肯定調整機会
があることを指示する。列カウンタＡＵＳ（Ｂ）のカウ
ントが１に等しければ、行カウンタＡＵＺ（Ｂ）のカウ
ントが０に等しいかどうかが確認される。そうであれ
ば、第１行が存在しかつポインタインジケータＨ１ＴＵ
３（Ｂ）は１にセットされる。行カウンタＡＵＺ（Ｂ）
のカウントが０に等しくなければ、行カウンタＡＵＺ
（Ｂ）のカウントが１に等しいかどうかの次の確認が行
われる。そうであれば、ポインタインジケータＨ２ＴＵ
３（Ｂ）は１にセットされる。そうでなければ、行カウ
ンタＡＵＺ（Ｂ）のカウントが２に等しいかどうの最後
の確認が行われる。データバイトが第３行にあれば、ポ
インタインジケータＨ３ＴＵ３（Ｂ）は１に等しくされ
る。ポインタインジケータＨ１ＴＵ３（Ｂ），Ｈ２ＴＵ
３（Ｂ）およびＨ３ＴＵ３（Ｂ）は、それらが１にセッ
トされていれば、ポインタロケーションＨ１およびＨ２
および否定調整機会（Ｈ３）があることを指示する。

【００６７】次の動作は、ＴＵ−２が存在するときの、
データバイトの位置を検出することである。まず、列カ
ウンタＡＵＳ（Ｂ）のカウントが２を上回っているかど
うかの確認が行われる。そうでなければ、ＴＵインジケ
ータＴＵＧ２Ｄ（Ｂ）が０にセットされ、即ちＴＵＧ−
２、ひいてはＴＵ−２の使用可能なデータはない。別の
場合、ＴＵインジケータＴＵＧ２Ｄ（Ｂ）は１にセット
される（図２.４および図２.７／７０９参照）。引き続
いて、どのＴＵＧ−２が存在するかの確認が行われる。
それから、カウンタＴＵＧ２（Ｂ）のカウントが６に等
しいかどうかが確認される。そうでなければ、カウンタ
ＴＵＧ２（Ｂ）のカウントは単位分インクリメントされ
る。その他の場合、それは０にセットされかつ列カウン
タＡＵＳ（Ｂ）のカウントが１０より小さくかつ行カウ
ンタＡＵＺ（Ｂ）のカウントが０に等しいかどうかが確
認される。この確認および後続の命令または確認はそれ
ぞれ、第１のＴＵＧ−２に対してのみ実施される。別の
６つのＴＵＧ−２に対して、類似の答が得られる。最後
の確認が肯定的な答を有すれば、ＴＵ−２ポインタを含
んでいるＴＵＧ−２の部分が存在する。この場合、ポイ
ンタインジケータＶＴＵ２（Ｂ）は１にセットされかつ
その他の場合０にセットされる。ポインタインジケータ
ＶＴＵ２（Ｂ）が０に等しければ、データバイトは、Ｔ
Ｕ−２のポインタが生じる、ＴＵＧ−２の部分には位置
していない。ポインタインジケータＶＴＵ２（Ｂ）が０
にセットされた後、位置カウンタＴＵ２ＰＯＳ（Ｂ）の
カウントは単位分インクリメントされる。４２８のカウ
ントで位置カウンタＴＵ２ＰＯＳ（Ｂ）は再び０におい
てカウント開始する。ＴＵ−２は、４つのフレーム中に
４２８のバイトを含んでいる（ポインタなし；図３.１
１／Ｇ７０９参照）。引き続いて、列カウンタＡＵＳ
（Ｂ）のカウントが１７より小さくかつ行カウンタＡＵ
Ｚ（Ｂ）のカウントが０に等しいかどうかが検査され
る。そうであれば、ポインタインジケータＶＴＵ２Ｐ
（Ｂ）は１にセットされかつその他の場合０にセットさ
れる。このポインタインジケータＶＴＵ２Ｐ（Ｂ）は、
列１０ないし１６およびそれぞれ第１行に生じる、ＴＵ
−２の肯定調整機会を識別する。この割り当ては、４つ
のフレームの第３フレームに対してのみ有効である。

【００６８】ＴＵＧ−２におけるＴＵ−２に対するデー
タ位置またはポインタ位置が検出されると、次いでＴＵ
Ｇ−２におけるＴＵ−１１のポインタ位置またはデータ
位置がその都度検出される。列カウンタＡＵＳ（Ｂ）の
カウントが２を上回りかつカウンタＴＵＧ２（Ｂ）が０
に等しいかどうかがまず確認される。上述したように、
ＴＵＧ−２のデータは、４番目の列におけるまで生じな
い。この確認が、列カウンタＡＵＳ（Ｂ）のカウントが
２より小さかまたは２に等しくかつカウンタＴＵＧ２
（Ｂ）のカウントが０に等しくないことを示すと、ラベ
ル１１までジャンプする。その他の場合、カウンタＴＵ
１１（Ｂ）のカウントが３に等しいかどうかの確認が行
われる。この確認の結果が否定的であれば、カウンタＴ
Ｕ１１（Ｂ）のカウントは単位分インクリメントされ
る。結果が肯定的であれば、カウンタＴＵ１１（Ｂ）の
カウントは０にセットされる。従って後続の命令および
問い合わせは、ＴＵ−２における第１のＴＵ−１１に対
してのみ行われる。引き続いて、列カウンタＡＵＳ
（Ｂ）のカウントが３１より小さいかどうかかつ行カウ
ンタＡＵＺ（Ｂ）のカウントが０に等しいかどうかが確
認される。列番号３０までの第１行において、ＴＵＧ−
３におけるポインタＶ１ないしＶ４がある（図２.６お
よび図２.７／Ｇ７０９参照）。データバイトがＳＴＭ
−１フレームのこの部分に位置していれば、ポインタイ
ンジケータＶＴＵ１１（Ｂ）は１にセットされる。その
他の場合、ポインタインジケータＶＴＵ１１（Ｂ）は０
にセットされかつ位置カウンタＴＵ１１ＰＯＳ（Ｂ）の
カウントは単位分インクリメントされる。１０４のカウ
ントにおいてカウンタＴＵ１１ＰＯＳ（Ｂ）は再び０か
らのカウントをスタートする。位置カウンタＴＵ１１Ｐ
ＯＳ（Ｂ）は、ＴＵ−１１におけるデータバイトの位置
を指示する。データバイトが肯定調整機会において位置
するかどうかを突き止めるために、列カウンタＡＵＳ
（Ｂ）のカウントが５９より小さくかつ行カウンタＡＵ
Ｚ（Ｂ）のカウントが０に等しいかどうかが確認される
（図３.１１／Ｇ７０９参照）。イエスであれば、ポイ
ンタインジケータＶＴＵ１１Ｐ（Ｂ）は１にセットされ
る。この割り当ては、４つのフレームの第３フレームに
対しても維持される。そうでない場合には、このポイン
タインジケータＶＴＵ１１Ｐ（Ｂ）は０にセットされ
る。それからラベル１１に到達する。

【００６９】カウンタルーチン１の終了時に、ＴＵ−１
２のポインタ位置およびデータ位置が検出される。ま
ず、列カウンタＡＵＳ（Ｂ）のカウントが２を上回って
いるかどうかおよびカウンタＴＵＧ２（Ｂ）のカウント
が０に等しいかどうかが確認される。そうであれば、即
ちＴＵ−１２にデータが存在する可能性があれば、カウ
ンタＴＵ１２（Ｂ）のカウントが２に等しいかどうかが
確認される。３つのＴＵ−１２は、１つのＴＵＧ−２に
収めることができる。従ってどのＴＵ−１２が存在する
かを検出する質問がある。カウンタＴＵ１２（Ｂ）のカ
ウントが２に等しくなければ、カウンタＴＵ１２（Ｂ）
のカウントは単位分インクリメントされる。その他の場
合、カウンタＴＵ１２（Ｂ）のカウントは０にセットさ
れかつ第１のＴＵ−１２に対して別の命令および確認が
行われる。引き続いて、列カウンタＡＵＳ（Ｂ）のカウ
ントが２４より小さくかつ行カウンタＡＵＺ（Ｂ）のカ
ウントが０に等しいかどうかが確認される。このこと
は、ポインタが存在する可能性があるかどうかを突き止
めることである。実際には、ポインタはＴＵＧ−３にお
いて第１行の列３ないし２３に生じる。確認の結果が肯
定的であれば、ポインタインジケータＶＴＵ１２（Ｂ）
は１にセットされ、即ちＴＵ−１２のＶ１，Ｖ２，Ｖ３
またはＶ４−バイトが存在する。結果が否定的であれ
ば、ポインタインジケータＶＴＵ１２（Ｂ）は０にセッ
トされる。それから位置カウンタＴＵ１２ＰＯＳ（Ｂ）
のカウントが単位分インクリメントされる。１４０のカ
ウントにおいて、位置カウンタＴＵ１２ＰＯＳ（Ｂ）は
再び０からカウンタをスタートする。位置カウンタＴＵ
１２ＰＯＳ（Ｂ）は、ＴＵ−１２におけるデータバイト
の位置を指示する。引き続いて、これが、肯定調整機会
が生じるかもしれない部分であるかどうかが検査され
る。それから、列カウンタＡＵＳ（Ｂ）のカウントが４
５より小さくかつ行カウンタＡＵＺ（Ｂ）のカウントが
０に等しいかどうかが確認される。第１の行における列
２４ないし４４において、肯定調整機会が生じる可能性
がある。この確認の結果が肯定的であれば、ポインタイ
ンジケータＶＴＵ１２Ｐ（Ｂ）は１にセットされる（こ
の割り付けは、４つのフレームの第３フレームに対して
のみ有効である）。結果が否定的であれば、それは０に
セットされる。この最後の命令の後、カウンタルーチン
１は終了する。

【００７０】次に、ＡＵ−３が存在するとき使用される
カウンタルーチン２について説明する。スタート後、列
カウンタＡＵＳ（Ｂ）のカウントが８６に等しいかどう
かが確認される。そうであれば、列カウンタＡＵＳ
（Ｂ）のカウントは０にセットされる。それから行カウ
ンタＡＵＺ（Ｂ）のカウントは単位分インクリメントさ
れる。９のカウントにおいて、行カウンタＡＵＺ（Ｂ）
は０にセットされる。列カウンタＡＵＺ（Ｂ）のカウン
トが８６に等しくなければ、それは単位分インクリメン
トされる。

【００７１】ＶＣ−３において１つのコンテナＣ−３ま
たは７つのＴＵＧ−２を搬送することができる。ＴＵＧ
−２におけるＴＵ−１１，ＴＵ−１２およびＴＵ−２そ
れぞれの搬送に対して、ＳＴＭ−１フレームにおける位
置が次のように検出される。最初ＴＵ−２位置が検出さ
れる。まず、列カウンタＡＵＳ（Ｂ）のカウントが０に
等しいかどうかまたは２９に等しいかどうかまたは５８
に等しいかどうかが確認される（図２.３および図２.９
／Ｇ７０９参照）。この条件を満足すれば、ＴＵインジ
ケータＴＵＧ２Ｄ（Ｂ）が０にセットされる。ＶＣ−３
の第１列においてＶＣ−３−ＰＯＨがあり、３０番目の
行および５９番目の行において固定の調整バイトがあ
る。このことは、これらの行がＴＵＧ−２データバイト
を含んでいないことを表す。この条件が満たされなけれ
ば、ＴＵ−インジケータＴＵＧ２Ｄ（Ｂ）は１にセット
される。それからＴＵＧ−２が存在するかどうかが確認
される。カウンタＴＵＧ２（Ｂ）のカウントが６に等し
いかどうかが確認される。この確認は、第１のＴＵＧ−
２を検出することである。この確認結果が否定的であれ
ば、カウンタＴＵＧ２（Ｂ）のカウントは単位分インク
リメントされる。そうでなければ、カウンタＴＵＧ２
（Ｂ）のカウントは０にセットされる。その場合第１の
ＴＵＧ−２も生じる。第１のＴＵＧ−２に対してのみ、
次の命令および確認が実施される。

【００７２】次に、列カウンタＡＵＳ（Ｂ）のカウント
が７を上回っているかどうかが確認される。そうでなけ
れば、ＴＵＧ−２の、ＴＵ−２のポインタを含んでいる
部分が生じる。それからポインタインジケータＶＴＵ２
（Ｂ）が１にセットされる。その他の場合、ポインタイ
ンジケータＶＴＵ２（Ｂ）は０にセットされかつ位置カ
ウンタＴＵ２ＰＯＳ（Ｂ）のカウントが単位分インクリ
メントされる。それから列カウンタＡＵＳ（Ｂ）のカウ
ントが１４を上回っているかどうかが確認される。この
確認が否定的な結果を有すれば、ポインタインジケータ
ＶＴＵ２Ｐ（Ｂ）は１にセットされる。ポインタインジ
ケータＶＴＵ２Ｐ（Ｂ）は、既に説明したように、肯定
調整機会を含んでいるデータバイトを指示する（この割
り付けは、４つのフレームの第３フレームに対してのみ
有効である）。列カウンタＡＵＳ（Ｂ）のカウントが１
４を上回っていれば、ポインタインジケータＶＴＵ２Ｐ
（Ｂ）は０にセットされる。

【００７３】ＴＵＧ−２におけるＴＵ−１１のポインタ
位置およびデータ位置をそれぞれ検出するために、カウ
ンタルーチン２の次の部分が使用される。まず、カウン
タＴＵＧ２（Ｂ）のカウントが０に等しいかどうかが検
査される。そうでない場合には、ラベル１２に飛び越さ
れる。そうであれば、カウンタＴＵ１１（Ｂ）のカウン
トが３に等しいかどうかが確認される。そうでなけれ
ば、カウンタＴＵ１１（Ｂ）のカウントが単位分インク
リメントされかつその他の場合には０にセットされる。
第１のＴＵ−１１が発見されると（カウンタＴＵ１１
（Ｂ）のカウントは０に等しい）、列カウンタＡＵＳ
（Ｂ）のカウントが２０を上回っているかどうかが確認
される。この確認および次の確認は、第１のＴＵ−１１
によってのみ実施される。結果が否定的であれば、ポイ
ンタインジケータＶＴＵ１１（Ｂ）は１にセットされ
る。肯定的な結果によってポインタインジケータＶＴＵ
１１（Ｂ）は０にセットされる。従ってデータバイトは
ポインタバイトではありえない。引き続いて、位置カウ
ンタＴＵ１１ＰＯＳ（Ｂ）のカウントは単位分だけイン
クリメントされる。１０４のカウントにおいてそれは０
にセットされる。次いで、列カウンタＡＵＳ（Ｂ）のカ
ウントが５７を上回っているかどうかが検査される。カ
ウントが５７を上回っていれば、肯定調整機会は生じず
かつポインタインジケータＶＴＵ１１Ｐ（Ｂ）は０にセ
ットされる。その他の場合、肯定調整機会があるかもし
れずかつポインタインジケータＶＴＵ１１（Ｂ）には１
の値が与えられる（この割り付けは、４つのフレームの
第３フレームに対してのみ有効である）。それからラベ
ル１２が処理される。

【００７４】カウンタルーチン２の終りに、ＴＵ−１２
のポインタ位置およびデータ位置が検出される。まず、
カウンタＴＵＧ２（Ｂ）のカウントが０に等しいかどう
かが確認される。そうであれば、ＴＵ−１２のデータは
存在しかつ第１のＴＵ−１２が探索される。それから、
カウンタＴＵ１２（Ｂ）のカウントが２に等しいかどう
かが確認される。このカウントが２に等しくなければ、
カウンタＴＵ１２（Ｂ）のカウントは単位分だけインク
リメントされる。２に等しければ、カウンタのカウント
は０にセットされかつ別の命令および確認が実施され
る。それから、ポインタバイトを支持することができな
い部分が探索される。列カウンタＡＵＳ（Ｂ）のカウン
トが２１を上回っているかどうかの質問が行われる。実
際には、２１番目の列までまだ、ポインタバイトである
可能性がある。２１の値に達していなければ、ポインタ
インジケータＶＴＵ１２（Ｂ）は１にセットされかつそ
の他の場合は０にセットされる。引き続いて、位置カウ
ンタＴＵ１２ＰＯＳ（Ｂ）のカウントは単位分だけイン
クリメントされる。最後に、肯定調整機会が探索され
る。肯定調整機会は列２２ないし４２に生じる可能性が
ある。それ故に、列カウンタＡＵＳ（Ｂ）のカウントが
４３より小さいかどうかが確認される。そうであれば、
ポインタインジケータＶＴＵ１２（Ｂ）は１にセットさ
れ（この割り付けは４つのフレームの第３フレームに対
してのみ有効である）かつその他の場合には０にセット
される。この最後の命令が、カウンタルーチンを終了す
る。

【００７５】受信カウンタ回路６においてデータバイト
をＡＵ−ペイロードのどこに収めることができるかが確
認されると、データバイトに対するバッファアドレスＰ
ＳおよびポインタアドレスＰＡが受信アドレッシング回
路７において形成され、かつ固有のカウントおよびイン
ジケータまたは識別子がこのデータバイトに割り当てら
れる。しかしまず、ＴＵコードが０にセットされる。こ
のことは、ＴＵ−３，ＴＵ−１２またはＴＵ−１１のデ
ータは生じていないことを指示する。それからＶＣ−４
が存在するかどうかが検査される。この情報は、管理メ
モリから取り出される。ＶＣ−４が存在すれば、バッフ
ァアドレスＰＳは、書き込みカウンタＶＣ４ＳＣの内容
にセットされる。この書き込み回路ＶＣ４ＳＣのカウン
トは、それぞれのデータバイト後に単位分だけインクリ
メントされる。更に、ポインタアドレスＰＡは“００１
１１ＢＢ”にセットされる。２つの“Ｂ”は、ストラク
チャのために設けられている。ＶＣ−４がなければ、Ａ
Ｕ−３中にＶＣ−３があるかどうかが確認される。この
情報も管理メモリから到来する。この確認が肯定的な結
果を有すれば、バッファアドレスＰＳは、書き込みカウ
ンタＶＣ３ＳＣ（Ｂ）の内容にセットされる。それぞれ
のストラクチャに対して、そのカウントがそれぞれのデ
ータバイト後に単位分インクリメントされる書き込みカ
ウンタＶＣ３ＳＣ（Ｂ）がある。ポインタアドレスＰＡ
は“００１１１ＢＢ”にセットされる。後者の確認が否
定的な結果を有すれば、ＶＣ−３がＡＵ−４において生
じているかどうかが確認される。そうであれば、バッフ
ァアドレスＰＳは書き込みカウンタＶＣ３ＳＣ（Ｂ）の
内容にセットされかつポインタアドレスＰＡは“ＢＢ０
００００”にセットされる。その他の場合、ＴＵＧ−２
アドレスルーチンに飛び越される。

【００７６】受信ＴＵＧ−２アドレスルーチンのスター
ト後、中間アドレスＺＷが“ＢＢＴＴＴ”にセットされ
る。２つの“Ｂ”はストラクチャを表しかつ３つの
“Ｔ”は、カウンタＴＵＧ２（Ｂ）の内容に対して設け
られている。それから、ＴＵ−２があるかどうかが、管
理メモリから学習される。ＴＵ−２があれば、ポインタ
アドレスＰＡは、中間アドレスおよび０にセットされて
いる２つの最下位ビットから構成される。ＴＵ−２がな
ければ、管理メモリの内容を用いて、ＴＵ−１２がある
かどうか確認される。ＴＵ−１２があれば、ポインタア
ドレスＰＡは、最上位ビットとしての中間アドレスＺＷ
および最下位ビットとしてのカウンタＴＵ１２（Ｂ）の
内容を含んでいるデータ語によって構成される。その他
の場合、ポインタアドレスＰＡは中間アドレスＺＷおよ
びカウンタＴＵ１１（Ｂ）の内容によって構成される。
それから、バッファアドレスＰＳは、ポインタアドレス
および書き込みカウンタＬＯＳＣ（ＰＡ）の内容から構
成される。それからポインタアドレスは最上位ビットを
形成する。ポインタアドレスによって指示される、全部
で８４の書き込みカウンタＬＯＳＣ（ＰＡ）がある。こ
れにより、受信ＴＵＧ−２アドレスルーチンは終了す
る。

【００７７】受信アドレッシング回路７の状態ルーチン
において続いて、受信カウンタ回路６において検出され
たポインタインジケータがポインタ識別子Ｖ１，Ｖ２，
Ｖ３，Ｖ３ＰおよびＶ４に割り当てられかつ位置カウン
タの内容が位置インジケータＴＵＰＯＳに割り当てられ
る。まず、管理メモリから、ＴＵ−３があるかどうかが
学習される。ＴＵ−３があれば、ＴＵ−コードが４にセ
ットされかつポインタインジケータＨ１ＴＵ３（Ｂ）が
ポインタ識別子Ｖ１に割り当てられ、ポインタインジケ
ータＨ２ＴＵ３（Ｂ）がポインタ識別子Ｖ２に割り当て
られ、ポインタインジケータＨ３ＴＵ３（Ｂ）がポイン
タ識別子Ｖ３に割り当てられ、ポインタインジケータＨ
３ＴＵ３Ｐ（Ｂ）がポインタ識別子Ｖ３Ｐに割り当てら
れかつ値０がポインタ識別子Ｖ４に割り当てられる。位
置インジケータＴＵＰＯＳは、位置カウンタＴＵ３ＰＯ
Ｓ（Ｂ）の内容にセットされる。引き続いて、受信アド
レッシング回路の終りに飛び越される。ＴＵ−３がなけ
れば、ＡＵ−３にＶＣ−３があるかどうかまたはＡＵ−
４にＶＣ−４があるかどうかが確認される。この情報
も、管理メモリから学習される。ＶＣ−３またはＶＣ−
４があれば、ポインタ識別子Ｖ１，Ｖ２，Ｖ３，Ｖ３Ｐ
およびＶ４は０にセットされる。その他の場合、ＴＵ−
１１が生じているかどうかが確認される。そうであれ
ば、ＴＵ−コードは３にセットされ、インジケータＶは
ポインタインジケータＶＴＵ１１（Ｂ）にセットされ、
インジケータＶＰはポインタインジケータＶＴＵ１１Ｐ
（Ｂ）にセットされかつ位置インジケータＴＵＰＯＳは
位置カウンタＴＵ１１ＰＯＳ（Ｂ）の内容にセットされ
る。ＴＵ−１１がなければ、ＴＵ−１２があるかどうか
が確認される。ＴＵ−１２があれば、ＴＵ−コードが２
にセットされているかどうかの確認が行われ、インジケ
ータＶはポインタインジケータＶＴＵ１２（Ｂ）にセッ
トされ、インジケータＶＰはポインタインジケータＶＴ
Ｕ１２Ｐ（Ｂ）にセットされかつ位置インジケータＴＵ
ＰＯＳは位置カウンタＴＵ１２ＰＯＳ（Ｂ）の内容にセ
ットされる。その他の場合、インジケータＶおよびＶＰ
の割り当ても実施されるＴＵ−２がある。インジケータ
Ｖは、ポインタインジケータＶＴＵ２（Ｂ）にセットさ
れ、インジケータＶＰはインジケータＶＴＵ２Ｐ（Ｂ）
にセットされかつ位置インジケータＴＵＰＯＳは位置カ
ウンタＴＵ１２ＰＯＳ（Ｂ）の内容にセットされる。更
に、ＴＵ−コードには０の値が与えられる。

【００７８】実行すべき次の事項は、ＴＵ−１１，ＴＵ
−１２またはＴＵ−２において４つのフレームのいずれ
が生じたのかを検出することである。この情報は、Ｈ４
−回路から学習される。第１のフレームが生じると（Ｈ
４_akt（Ｂ，ｎ）＝０）、ポインタ識別子Ｖ１はインジ
ケータＶにセットされかつ残りのポインタ識別子Ｖ２，
Ｖ３，Ｖ３ＰおよびＶ４は０にセットされる。Ｈ４_akt
（Ｂ，ｎ）が１に等しければ、第２のフレームが存在す
る。その場合、ポインタ識別子Ｖ２はポインタＶに等し
くかつ残りのポインタ識別子は０にセットされる。第３
のフレーム（Ｈ４_akt（Ｂ，ｎ）＝２）が存在すると
き、ポインタ識別子Ｖ３はインジケータＶにセットされ
かつポインタ識別子Ｖ３ＰはポインタインジケータＶＰ
にセットされる。別のポインタ識別子には０の値が与え
られる。Ｈ４_akt（Ｂ，ｎ）が２に等しくなければ、デ
ータバイトは第４のフレームに属する。それからポイン
タ識別子Ｖ４のみがインジケータＶに等しくされる。他
のポインタ識別子は０にセットされる。後者の命令によ
り、受信アドレッシング回路７の状態ルーチンが終了す
る。

【００７９】受信アドレッシング回路７の状態ルーチン
の後、書き込み決定回路９の状態ルーチンが実施され
る。書き込みコマンドは、バッファ１を書き込みかつ種
々の書き込みカウンタのカウントをインクリメントする
ために使用される。スタート後、管理メモリから、ＡＵ
−４においてＶＣ−４があるかどうかが学習される。そ
うであれば、Ｊ１−識別子が存在するかどうかが確認さ
れる。この情報は、受信ポインタ回路５から供給され
る。識別子が存在するとき、インジケータＪ１Ｄに１の
値が与えられる。その他の場合、識別子Ｊ１Ｄは０にセ
ットされる。引き続いて、有効データが生じたかどうか
が検出される（ＤＡＴ＝１？）。有効データが生じると
きにのみ、書き込みコマンドが発生される。

【００８０】ＶＣ−４を含んでいるＡＵ−４が存在しな
いことが明らかであれば、次にＶＣ−３を含んでいるＡ
Ｕ−３が存在するかどうかが確認される。この情報は、
管理メモリから供給される。確認された場合、Ｊ１−識
別子が検出されたとき、識別子Ｊ１Ｄは１にセットされ
る。その他の場合、識別子には０の値が与えられる。引
き続いて、有効データが生じ（ＤＡＴ＝１）かつＡＵ−
３において固定の調整機会がなければ（列カウンタＡＵ
Ｓ（Ｂ）≠２９および≠５８）、書き込みコマンドが形
成される。

【００８１】ＶＣ−３を含んでいるＡＵ−３がなけれ
ば、コンテナにおけるデータバイトの位置を検出するイ
ンジケータＴＵＰＯＳが、Ｖ５に対するポインタ値また
はＪ１−バイトに等しいかどうかが確認される。このポ
インタ値は受信ポインタ回路５によって供給される。イ
ンジケータがこのポインタ値に等しければ、インジケー
タＪ１Ｄには１の値が与えられかつその他の場合には０
の値が与えられる。その後、ＴＵ−３が存在するかどう
かが確認される。この情報は、管理メモリによって供給
される。ＴＵ−３が存在する場合、ａ）有効データがあ
り（ＤＡＴ＝１）かつｂ）ＴＵ−インジケータＴＵ３Ｄ
（Ｂ）が１にセットされかつｃ）肯定調整動作が実施さ
れずまたはｄ）否定調整動作が実施されるならば、書き
込みコマンドが与えられる。ＴＵ−３が存在しない場
合、ａ）有効データが存在し（ＤＡＴ＝１）かつｂ）Ｔ
Ｕ−インジケータＴＵ２Ｄ（Ｂ）が１に等しくかつｃ）
ポインタ識別子Ｖ１が０に等しくかつｄ）ポインタ識別
子Ｖ２が０のに等しくかつｅ）ポインタ識別子Ｖ３が０
に等しくまたは否定調整動作が実施されかつｆ）ポイン
タ識別子Ｖ３Ｐが０に等しいかまたは肯定調整動作が実
施されずかつｇ）ポインタ識別子Ｖ４が０に等しくなる
まで、書き込みコマンドは与えられない。書き込み決定
回路モジュールの終わりにおいて、書き込みコマンドが
あるかどうかが検査される。書き込みコマンドがあれ
ば、書き込みカウンタＶＣ４ＳＣ，ＶＣ３ＳＣ（Ｂ）お
よびＬＯＳＣ（ＰＡ）のカウントがインクリメントされ
かつコマンド“バッファにデータバイトおよびインジケ
ータＪ１Ｄを書き込め”が与えられる。これをもって、
書き込み決定回路は終了する。

【００８２】Ｈ４−回路８の状態ルーチンによって、ま
ず、列カウンタＡＵＳ（Ｂ）が０に等しくかつ行カウン
タＡＵＺ（Ｂ）が５に等しいかどうかかつインジケータ
ＤＡＴが１に等しいかどうかが検査される。それぞれの
ＡＵ−４またはＡＵ−３において、第１列および第５行
においてＨ４−バイトが搬送され、このバイトはフレー
ム番号を指示する。まず、ＡＵ−が存在するかどうかが
検査される。それから、Ｈ４−値が、ＡＵ−４のそれぞ
れのストラクチャコードに対して（Ｂ＝１，２，３）お
よびＡＵ−３におけるそれぞれのストラクチャに対して
検出される。フレーム番号（Ｈ４−値）は、Ｈ４−バイ
トの最下位ビットから形成される。引き続いて、Ｈ４−
値は、Ｈ４−回路８に含まれているメモリに記憶され
る。このＨ４−値は、新たに受信されたＨ４−値Ｈ４
_neu（Ｂ，ｎ）と称される。この値は、１だけインクリ
メントされた実Ｈ４−値Ｈ４_akt（Ｂ，ｎ−１）と比較
される。実Ｈ４−値は、その前に受信されたＶＣ−４ま
たはＶＣ−３のフレーム番号を表す。変数“ｎ”は、新
たに受信された実Ｈ４−値および検出すべき実Ｈ４−値
に関する。“ｎ−１”は、関連のその前のＨ４−値に関
する。新たに受信されたＨ４−値が単位分だけインクリ
メントされた実Ｈ−４値に等しければ、実Ｈ４−値は新
たに受信されたＨ４−値に等しくなるようにセットされ
る（Ｈ４_akt（Ｂ，ｎ）：＝Ｈ４_neu（Ｂ，ｎ））。そう
でない場合には、新たに受信されたＨ４−値が、最後の
４つのその前に受信されたＨ４−値とともに１つのシー
ケンスを形成するかどうかが確認される。シーケンス
は、４つのフレーム番号が周期的に送出されることを表
す。例えば、まず第１のフレームが送出されかつそれか
ら第５のフレームが送出されたならば、シーケンスはな
い。この種のシーケンスが生じたならば、実Ｈ４−値が
新たに受信されたＨ４−値に等しくなるようにセットさ
れる（Ｈ４_akt（Ｂ，ｎ）：＝Ｈ４_neu（Ｂ，ｎ））。そ
うでない場合には、実Ｈ４−値はインクリメントされる
（Ｈ４_akt（Ｂ，ｎ）：＝Ｈ４_akt（Ｂ，ｎ）＋１）。

【００８３】図１２には、受信ポインタ回路５のブロッ
ク図が示されている。それは、主装置１０，ＡＵ−ポイ
ンタカウンタ１１およびＡＵ−ペイロードバイトおよび
ＡＵ−ポインタをカウントするためのＡＵ−位置カウン
タ１２を有している。ＡＵ−ポインタカウンタ１１は、
キャッシュメモリ３からＡＵ−ポインタのスタートを識
別するＡＵ−ポインタコードを受信する。ＡＵ−ポイン
タカウンタ１１は、ＡＵ−ポインタバイトが生じたとき
そのカウントを変化する。ＡＵ−ポインタカウンタ１１
のカウントは、主装置１０およびＡＵ−位置カウンタ１
２に供給される。ＡＵ−位置カウンタ１２は更に、キャ
ッシュメモリ３から阻止信号およびストラクチャコード
Ｂを受信する。位置カウンタ２のカウントは主装置１０
に搬送される。更に、位置カウンタ１２はインジケータ
ＤＡＴを供給する。

【００８４】受信ポインタ回路５における主装置１０は
複数のメモリおよびカウンタを有している。それは書き
込み回路４からポインタアドレスＰＡ、ポインタ識別子
Ｖ１，Ｖ２およびＶ３およびＴＵ−コードを受信する。
ポインタアドレスＰＡはアドレスバッファに一時記憶さ
れる。ポインタ値の計算および肯定または否定調整動作
が生じたかどうかの計算は、Ｈ１Ｖ１−メモリ、ポイン
タメモリ、ポインタカウンタおよび調整カウンタを用い
て実施される。主装置１０は更に、キャッシュメモリ３
からのデータバイトを含んでいる。

【００８５】主装置１０は、否定または肯定調整動作に
おいてインジケータＤＡＴを所望のように変化する。更
に、それは、調整動作が設けられているかどうかの情報
を供給する。ＴＵ−３，ＴＵ−２，ＴＵ−１２およびＴ
Ｕ−１１に対して計算されるポインタ値Ｐ_akt（ＰＡ，
ｎ）は、ＶＣ−４またはＶＣ−３コンテナのスタートに
対するＪ１−識別子のように発生される。

【００８６】付録Ｂには、受信ポインタ回路５の状態ル
ーチンが示されている。まず、ＡＵ−ポインタカウンタ
１１の状態ルーチンについて説明する。ＡＵ−ポインタ
コードは、ＡＵポインタの始めが存在するとき、キャッ
シュメモリ３からＡＵ−カウンタ１１に供給される。Ａ
Ｕ−ポインタコードが生じるとき、ＡＵ−ポインタカウ
ンタ１１のカウント（ＡＵＰＯ）は０の値にセットされ
る。その他の場合、ＡＵ−ポインタカウンタ１１のカウ
ントが１２の値を有しているかどうかが確認される。１
２の値が存在しなければ、ＡＵ−ポインタまたは肯定調
整ロケーションのデータバイトがあるはずである。それ
からＡＵ−ポインタカウンタ１１のカウント（ＡＵＰ
Ｏ）は単位分だけインクリメントされる。その他の場
合、ＡＵ−ポインタカウンタ１１の内容の変化は行われ
ない。

【００８７】ＡＵ−ポインタカウンタ１２の状態ルーチ
ンは、有効データが存在しているかどうかおよびＳＴＭ
−１フレームにおけるそれぞれのデータバイトの位置を
示す。まず、阻止信号がキャッシュメモリ３によって供
給されるかどうかが確認される。この信号が供給されな
ければ、インジケータＤＡＴは１にセットされ、即ち有
効データは存在している。それから第１にストラクチャ
が存在するかどうか、即ちストラクチャコードＢが０に
等しいかどうかの検査が行われる。そうであれば、ＡＵ
−位置カウンタ１２のカウント（ＡＵＶＣ）が単位分イ
ンクリメントされる。ＡＵ−位置カウント１２のカウン
ト（ＡＵＶＣ）は、第１ストラクチャが存在する、即ち
それが０から７８２（９行、８７列）までカウントする
ときのみ、インクリメントされる。そうでなければ、Ａ
Ｕ−位置カウンタ１２の内容は変化しない。阻止信号が
存在するならば、インジケータＤＡＴは０にセットされ
る。その場合、有効データは存在しない。引き続いて、
第１の肯定調整ロケーションが存在するかどうかが突き
止められる。このことは、第１分岐からＡＵ−ポインタ
カウンタ１１によって指示される。ＡＵ−ポインタカウ
ンタ１１のカウント（ＡＵＰＯ）が９に等しければ、第
１の肯定調整ロケーションが存在する。それからＡＵ−
ポインタカウンタ１２のカウント（ＡＵＶＣ）が０にセ
ットされる。その他の場合、ＡＵ−ポインタカウンタ１
２の内容は変化しない。

【００８８】引き続いて、主装置１０の状態ルーチンに
ついて説明する。書き込み回路４によって供給されるポ
インタアドレスＰＡが書き込まれると、それはアドレス
バッファに記憶される。実施すべき次の事項は、Ｈ１，
Ｈ２，Ｖ１またはＶ２−バイトが存在するかどうかの検
査である。この目的のために、ＡＵ−ポインタカウンタ
１１のカウント（ＡＵＰＯ）および書き込み回路４が評
価される。Ｈ１またはＨ２−バイトが存在するならば、
ＡＵ−ポインタカウンタ１１は、カウント０ないし５を
指示する。書き込み回路４は、Ｖ１またはＶ２−バイト
が存在するならば、ポインタ識別子Ｖ１またはＶ２を発
生する。

【００８９】検査の結果が肯定的であれば、検査すべき
次の事項は、Ｈ１またはＶ１−バイトが存在するかどう
かである。存在すれば、Ｈ１またはＶ１−バイトはＨ１
Ｖ１−バッファに一時記憶される。結果が否定的であれ
ば、即ちＨ２またはＶ２−バイトが存在すれば、評価ル
ーチンに飛び越される。

【００９０】次に、評価ルーチンについて説明する。ま
ず、Ｈ１Ｖ１−バッファからＨ１またはＶ１−バイトが
書き込まれ、次いで新たに受信されたＨ２またはＶ２−
バイトが書き込まれる。最後に受信されたポインタ値Ｐ
(ＰＡ，ｎ−１)および実ポインタ値Ｐ_akt(ＰＡ，ｎ−
１）が、ポインタメモリから呼び出される。これらのポ
インタ値は、書き込み回路４によって供給されるポイン
タアドレスＰＡによって識別される、ポインタメモリの
メモリ領域に記憶される。実ポインタ値は、ＶＣ−４，
ＶＣ−３，ＴＵ−３，ＴＵ−２，ＴＵ−１２またはＴＵ
−１１のスタートアドレスを指示するポインタ値であ
る。変数“ｎ”は、なお計算すべき新たに受信されたポ
インタ値に関する。“ｎ−１”は、その前のデータバイ
トに関する。次に新しい実ポインタ値が検出される。そ
れは、これまでの実ポインタ値、新たに書き込まれたポ
インタ値および最後に受信されたポインタ値から得られ
る。

【００９１】まず、ポインタカウンタＰＺがインクリメ
ントされる。それからインジケータＳＴＯＰＦＤＡＴは
１にセットされ、このインジケータは、新しい実ポイン
タ値がこれまでの実ポインタ値にセットされているかま
たは新たに受信されたポインタ値にセットされているか
を指示する。新たに供給されたポインタ値Ｐ（ＰＡ，
ｎ）が最後に受信されたポインタ値Ｐ（ＰＡ，ｎ−１）
に等しくなければ、ポインタカウンタＰＺのカウントは
１にセットされる。逆が真であれば、実ポインタ値Ｐ
_akt（ＰＡ，ｎ−１）が新しいポインタ値Ｐ（ＰＡ，
ｎ）に等しいかどうかの検査が行われる。等しい場合、
ポインタカウンタＰＺのカウントは０にセットされる。
等しくない場合、まずインジケータＳＴＯＰＦＤＡＴは
０にセットされかつそれからポインタカウンタＰＺの内
容が３に等しいかどうかの検査が行われる。等しくなけ
れば、実ポインタ値は変化せず、即ちＰ_akt（ＰＡ，
ｎ）：＝Ｐ_{a kt}（ＰＡ，ｎ−１）。ポインタカウンタＰ
Ｚの内容が３に等しければ、新しい実ポインタ値Ｐ_akt
（ＰＡ，ｎ）が新しいポインタ値Ｐ（ＰＡ，ｎ）にセッ
トされる。

【００９２】ポインタ値の更新に加えて、評価ルーチン
において、調整動作を実施すべきであるかどうかが検査
される。ＣＣＩＴＴ勧告Ｇ.７０９において、図３.３に
肯定または否定調整に対して生じるべき条件が説明され
ている。１０個のビットから成るポインタ値は交互にＩ
ビットおよびＤビットを有している。５つのＩビットの
大抵が反転されていれば、肯定調整動作を実施すべきで
あり、５つのＤビットの大抵が反転されていれば、否定
調整動作を実施すべきである。

【００９３】調整動作は、インジケータＳＴＯＰＦＤＡ
Ｔが１に等しい、即ち実ポインタ値Ｐ_akt（ＰＡ，ｎ）
がまだ検出されていないときにのみ実施される。調整動
作を実施すべきであれば、調整カウンタＳＺの内容が３
の値を有しているかどうかが検査される。そうであれ
ば、Ｈ２−バイトが存在しているかどうかが確認され
る。このことは、ＡＵ−ポインタカウンタ１１のカウン
ト（ＡＵＰＯ）から学習される。Ｈ２−バイトが存在す
れば、肯定調整動作があるかどうかが確認される。ある
場合、実ポインタ値Ｐ_akt（ＰＡ，ｎ）は、それが７８
２に等しければ、０にセットされる。その他の場合、実
ポインタ値Ｐ_akt（ＰＡ，ｎ）はインクリメントされる
（Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，ｎ−１）＋
１）。実ポインタ値は７８２において検査される。その
理由は管理用ユニットＡＵ−３においてまたは管理用ユ
ニットＡＵ−４におけるストラクチャ毎に７８３バイト
があるからである。否定調整動作があれば、それが０で
なければ実ポインタ値はデクリメントされる（Ｐ
_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，ｎ−１）−１）。そ
の他の場合、実ポインタ値は７８２にセットされる。Ｈ
２−バイトが存在しなければ、これまでの実ポインタ値
が引き継がれかつ調整カウンタＳＺのカウントが０の値
にセットされる。調整カウンタＳＺの内容が３に等しく
なければ、調整動作は実施されずかつ調整カウンタＳＺ
には０の値が与えられる。調整動作を実施すべきでなけ
れば、調整カウンタＳＺの内容が３の値を有しているか
どうかが確認される。この場合、調整カウンタＳＺの内
容は変化しない。その他の場合、調整カウンタＳＺはイ
ンクリメントされる。これにより評価ルーチンは終了す
る。

【００９４】評価ルーチンが終了すると、主装置１０の
状態ルーチンにおいて、実ポインタ値Ｐ_akt（ＰＡ，
ｎ）および新しいポインタ値Ｐ（ＰＡ，ｎ）および肯
定、否定調整が必要かどうかまたは調整は全く必要でな
いかどうかの調整情報が、ポインタメモリに記憶され
る。

【００９５】主装置１０の状態ルーチンの次の部分は、
Ｈ３またはＶ３−バイトがあるかどうかおよびＪ１−バ
イトの位置であるかどうかを検出する。即ちＨ１，Ｈ
２，Ｖ１またはＶ２−バイトは存在しない。それからＨ
３−バイトがあるかどうかが確認される。このことは、
ＡＵ−ポインタカウンタ１１のカウント（ＡＵＰＯ）に
基づいて検出される。Ｈ３−バイトが存在すれば、否定
調整バイトがあるかどうかが確認される。否定調整バイ
トがなければ、インジケータＤＡＴは０にセットされか
つ終わりに飛び越される。従ってそれからはＨ３−ポイ
ンタにデータはなく、またＪ１−バイトもない。その他
の場合、インジケータＤＡＴは１にセットされ、即ちＨ
３−ポインタの位置においてペイロードバイトがある。
引き続いて、ラベル２１に飛び越される。使用可能なデ
ータバイトがＨ３−バイトでなければ、ＡＵ−３または
ＡＵ−４に対して調整バイトがあるかどうかが確認され
る。この場合のＡＵ−ポインタカウンタ１１の内容は、
番号９，１０または１１を指示する。このような調整バ
イトがなければ、ラベル２１に飛び越される。その他の
場合、肯定調整バイトがあれば、存在するインジケータ
ＤＡＴは０にセットされ、即ちペイロードバイトはなく
かつ、引き続いて、終わりに飛び越される。

【００９６】それからラベル２１がある。ＴＵ−３，Ｔ
Ｕ−４，ＴＵ−１２およびＴＵ−１１に対するポインタ
値Ｐ_akt（ＰＡ，ｎ）およびポインタメモリからの調整
情報は、書き込み回路４に供給される。ＡＵ−４または
ＡＵ−３に対するポインタ値Ｐ_akt（ＰＡ，ｎ）は、書
き込み制御回路に供給されずに、ポインタメモリに記憶
された状態にとどまる。

【００９７】それからＪ１−バイトが存在するかどうか
が検出される。この目的のために、ポインタメモリから
読み出されたＡＵ−ポインタ値Ｐ_akt（ＰＡ，ｎ）がＡ
Ｕ−位置カウンタ１２の内容（ＡＵＶＣ）に等しいかど
うかが確認される。そうであれば、Ｊ１−識別子が書き
込み回路４に供給される。

【００９８】最後に、Ｖ３−バイトが存在するかどうか
が検出される。このようなＶ３−バイトは、書き込み回
路４がポインタ識別子Ｖ３を供給するとき、存在する。
調整動作が実施されるかどうかの次の検査は、インジケ
ータＳＴＯＰＦＤＡＴが１に等しいときにのみ行われ
る。この場合、まず肯定調整動作があるかどうかの検査
が行われる。あれば、コードルーチン１（付録Ｂ）に飛
び越される。コードルーチン１において、ＴＵ−３があ
る、即ち書き込み回路４から供給されるＴＵ−コードが
４に等しいとき、これまでの実ポインタ値Ｐ_akt（Ｐ
Ａ，ｎ）が７６４に等しくなければ、新しい実ポインタ
値Ｐ_akt（ＰＡ，ｎ）はインクリントされる。これまで
の実ポインタ値が７６４であれば、新しいポインタ値Ｐ
_akt（ＰＡ，ｎ）は０にセットされる。ＴＵ−２があれ
ば（ＴＵ−コードは０に等しい）、４２７のカウントに
おいてのみ、新しいポインタ値Ｐ_akt（ＰＡ，ｎ）はイ
ンクリントされない。その場合、ポインタ値は０にセッ
トされる。ＴＵ−コードが２に等しければ（ＴＵ−１
２）、これまでの実ポインタ値Ｐ_akt（ＰＡ，ｎ−１）
が１３９に等しいことを条件として、新しいポインタ値
Ｐ_akt（ＰＡ，ｎ）は０にセットされ、かつその他の場
合はインクリントされる。ＴＵ−１１（ＴＵ−コードは
３に等しい）によって、これまでの実ポインタ値Ｐ_akt
（ＰＡ，ｎ−１）が１０３に等しいならば、新しいポイ
ンタ値Ｐ_akt（ＰＡ，ｎ）は０にセットされ、かつその
他の場合はインクリントされる。コードルーチン１が終
了した後、実ポインタ値Ｐ_akt（ＰＡ，ｎ）はポインタ
メモリに記憶される。

【００９９】否定調整動作がある場合、コードルーチン
２（付録Ｂ）に飛び越される。コードルーチン２におい
て、まず、ＴＵ−コードが４に等しい、即ちＴＵ−３が
存在するかどうかが確認される。この場合、これまでの
実ポインタ値Ｐ_akt（ＰＡ，ｎ−１）が０に等しいかど
うかが検査される。等しければ、新しい実ポインタ値Ｐ
_akt（ＰＡ，ｎ）が７６４にセットされ、かつ等しくな
ければ、この値はデクリメントされる。ＴＵ−２があれ
ば（ＴＵ−コードは０に等しい）、これまでの実ポイン
タ値Ｐ_akt（ＰＡ，ｎ−１）が０に等しい場合、新しい
ポインタ値Ｐ_akt（ＰＡ，ｎ）は４２７にセットされ、
かつその他の場合はデクリメントされる。ＴＵ−コード
が２であれば（ＴＵ−１２）、これまでの実ポインタ値
Ｐ_akt（ＰＡ，ｎ−１）が０に等しい場合、新しいポイ
ンタ値Ｐ_akt（ＰＡ，ｎ）は１３９にセットされ、かつ
その他の場合はデクリメントされる。ＴＵ−１１があれ
ば（ＴＵ−コードは３に等しい）、これまでの実ポイン
タ値Ｐ_akt（ＰＡ，ｎ−１）が０に等しくない場合、新
しいポインタ値Ｐ_akt（ＰＡ，ｎ）はデクリメントさ
れ、かつその他の場合は、これまでの実ポインタ値Ｐ
_akt（ＰＡ，ｎ−１）が０に等しいとき、新しい実ポイ
ンタ値Ｐ_akt（ＰＡ，ｎ）は１０３にセットされる。こ
れにより、主装置１０の状態ルーチンは終了する。

【０１００】コードルーチン１または２におけるポイン
タ値のインクリントまたはデクリメントは、ＴＵ−２，
ＴＵ−１２またはＴＵ−１１のＴＵ−３またはＶ３−ポ
インタバイトのＨ３−ポインタバイトが生じるまで行わ
れない。Ｈ１，Ｖ１およびＨ２，Ｖ２−ポインタの評価
がそれぞれ、肯定調整動作がありかつＨ２，Ｖ２−ポイ
ンタバイトの後およびＨ３，Ｖ３−ポインタバイトの前
で実ポインタ値が生じること示すならば、実ポインタ値
は、Ｈ３またはＶ３−ポインタバイトのそれぞれの発生
まで、インクリントまたはデクリメントされない。否定
または肯定調整は、Ｈ３またはＶ３−ポインタバイトが
それぞれ存在するまで、関連の搬送ユニットの始めに影
響しない。

【０１０１】図１４には、読み出し操作に対してバッフ
ァ１３を制御するための本発明の回路装置に対する第２
実施例が略示されている。バッファ１３は、送信制御回
路１４によって制御されかつそこから読み出しコマンド
およびバッファアドレスＰＳを受信する。バッファ１３
は、送信制御回路にペイロードバイトおよびバッファア
ドレスＰＳにおいて記憶されているインジケータＪ１Ｄ
を供給する。更に、送信制御回路１４は、装置管理の管
理メモリからデータを受信しかつ例えば西独国特許出願
第４１０８４２９号明細書から公知である、図示されて
いない調整決定回路から調整バイトを受信する。それか
ら読み出し回路は、出力データを、該出力データをＳＯ
Ｈと結合する、図示されていない回路に供給する。

【０１０２】送信制御回路１４は、送信ポインタ回路１
５と読み出し回路１６とを有している。読み出し回路１
６は、送信ポインタ回路１５に、ポインタアドレスＰ
Ａ、ＴＵ−コード、ポインタ識別子Ｖ１，Ｖ２，Ｖ３，
Ｖ３ＰおよびＶ４、ＳＴＭ−列カウンタおよびＳＴＭ−
行カウンタのカウントおよび位置インジケータＴＵＰＯ
Ｓを供給する。送信ポインタ回路１５は、読み出し回路
１６に、Ｈ１，Ｈ２，Ｖ１およびＶ２−バイトを供給す
る。更に、肯定または否定調整およびポインタ値がある
とき、宣言が行われる。

【０１０３】図１５は、送信カウンタ回路１７、送信ア
ドレッシング回路１８、送信フレームカウンタ回路１９
および読み出し決定回路２０を有している読み出し回路
１６のブロック略図である。送信カウンタ回路１７は、
受信カウンタ回路６と同様に構成されている。この回路
は、１つのストラクチャに割り付けられている３つのカ
ウンタ段を有している。カウンタ段はそれぞれ、列カウ
ンタＡＵＳ（Ｂ），行カウンタＡＵＺ（Ｂ），カウンタ
ＴＵＧ２（Ｂ），カウンタＴＵ１１（Ｂ）およびカウン
タＴＵ１２（Ｂ）を有している。更に、それぞれのカウ
ンタ段に存在している、４つの位置カウンタＴＵ３ＰＯ
Ｓ（Ｂ），ＴＵ２ＰＯＳ（Ｂ），ＴＵ１２ＰＯＳ（Ｂ）
およびＴＵ１１ＰＯＳ（Ｂ）がある。これらのカウンタ
は、受信カウンタ回路６におけるカウンタと同様の機能
を有している。種々のカウントに基づいて、送信カウン
タ回路１７は種々のポインタインジケータ（Ｈ１ＴＵ３
（Ｂ），…，ＶＴＵ１２（Ｂ））をセットし、これらの
インジケータは、使用可能なデータバイトがポインタバ
イトであるかまたは調整バイトであるかどうかを検出す
る。これらのポインタインジケータは、送信アドレッシ
ング回路１８に供給される。更に、送信アドレッシング
回路１８は、位置カウンタのカウントを有している。

【０１０４】送信カウンタ回路１７は、バッファ１３か
らデータバイトを受信しかつ装置管理の管理メモリから
データを受信する。送信カウンタ回路１７は更に、ＴＵ
−インジケータＴＵ３Ｄ（Ｂ）およびＴＵ２Ｄ（Ｂ）を
読み出し決定回路２０に供給する。

【０１０５】送信フレームカウンタ回路１９において、
ＳＴＭ−列カウンタＳＴＭＳ、ＳＴＭ−行カウンタＳＴ
ＭＺ、ストラクチャカウンタＢおよび位置カウンタＡＵ
ＰＯＳがある。これらのカウンタは、周期的に供給され
る個別スタート識別子を用いて装置管理によってスター
トされる。ＳＴＭ−列カウンタは、ＳＴＭ−１フレーム
の列をカウントしかつＳＴＭ−行カウンタはＳＴＭ−１
フレームの行をカウントする。ストラクチャカウンタ
は、３つのストラクチャの１つを、それぞれの列に割り
当てかつそのカウントをストラクチャコードＢとして送
信カウンタ回路、送信アドレッシング回路１８および読
み出し決定回路２０に供給する。位置カウンタＡＵＰＯ
Ｓは、ＳＴＭ−１フレームにおいてストラクチャコード
Ｂ＝０を有するＡＵ−ペイロードストラクチャにおける
位置をカウントする。ＳＴＭ−列カウンタおよびＳＴＭ
−行カウンタのカウントは更に、送信カウンタ回路１７
に供給される。更に、インジケータＡＵＤＡＴは、送信
フレームカウンタ回路１９において発生され、その際イ
ンジケータはＡＵ−ペイロードのデータバイトを識別す
る。このインジケータＡＵＤＡＴは、送信カウンタ回路
１７および読み出し決定回路２０に供給される。送信フ
レームカウンタ回路１９は、４つのフレームのいずれが
存在するかを指示する。この目的のために、送信フレー
ムカウンタ回路は、送信アドレッシング回路１８に供給
される値Ｈ４_akt（Ｂ，ｎ）を発生する。更に、送信フ
レームカウンタ回路１９は、ＡＵ−ポインタバイトに対
するポインタ識別子Ｈ１，Ｈ２，Ｈ３およびＨ３Ｐを読
み出し決定回路２０に供給する。

【０１０６】送信アドレッシング回路１８において、Ｔ
Ｕ−コード、ポインタアドレスＰＡ、バッファアドレス
ＰＳ、ポインタ識別子Ｖ１，Ｖ２，Ｖ３，Ｖ３Ｐおよび
Ｖ４および位置インジケータＴＵＰＯＳが形成される。
位置インジケータＴＵＰＯＳは、位置カウンタＴＵ３Ｐ
ＯＳ（Ｂ），ＴＵ２ＰＯＳ（Ｂ），ＴＵ１２ＰＯＳ
（Ｂ）またはＴＵ１１ＰＯＳ（Ｂ）の１つの値を発生す
る。ポインタ識別子Ｖ１ないしＶ４は、どのポインタバ
イトが存在するかおよび肯定調整機会があるかどうかを
識別する。

【０１０７】データバイトおよびインジケータＪ１Ｄを
バッファ１３から受信しかつＨ１，Ｈ２，Ｖ１およびＶ
２−バイトおよび調整機会についての宣言を送信ポイン
タ回路１５から受信する読み出し決定回路２０は、読み
出しコマンドおよび出力データバイトを発生する。バッ
ファアドレスＰＳを形成するために、読み出し決定回路
２０は、送信アドレッシング回路１８に読み出しカウン
タのカウントを供給する。書き込み決定回路９に類似し
て、読み出し決定回路２０は、ＶＣ−４に対する読み出
しカウンタＶＣ４ＲＣ、それぞれのＶＣ−３に対する書
き込みカウンタＶＣ３ＲＣ（Ｂ）および８４の低ビット
レートのコンテナの最大値に対する書き込みカウンタＬ
ＯＲＣ（ＰＡ）を有している。更に、ＡＵ−３の列をカ
ウントするＡＵ−３列カウンタＡＵＳ３Ｓ（Ｂ）が存在
する。

【０１０８】回路１７ないし２０は、以下に、状態ルー
チンを用いて詳しく説明する、アプリケーション特有集
積回路（ＡＳＩＣ）の部分またはプロセッサ素子であっ
てもよい。

【０１０９】まず、付録Ｃに示されている状態ルーチン
を用いて送信フレームカウンタ回路について説明する。
装置管理によって送信フレームカウンタ回路に周期的に
供給されるスタート識別子があるとき、ＳＴＭ−列カウ
ンタＳＴＭＳ、ＳＴＭ−行カウンタＳＴＭＺおよびスト
ラクチャカウンタＢのカウントは０にセットされる。位
置カウンタＡＵＰＯＳは５２１にセットされる（値５２
１は第１のストラクチャに対するその前のフレームにお
ける最後のバイトの位置を表す）。インジケータＨ４
_akt（Ｂ，ｎ）はインクリメントされる。４の値におい
てインジケータＨ４_akt（Ｂ，ｎ）は０にセットされ
る。スタート識別子がなければ、ＳＴＭ−列カウンタＳ
ＴＭＳは２７０の値にインクリメントされる。それから
ＳＴＭ−列カウンタＳＴＭＳは０にセットされる。ＳＴ
Ｍ−列カウンタＳＴＭＳが０と等しければ、行カウンタ
ＳＴＭＺは単位分インクリメントされて９の値になる。
それからこの列カウンタは０にセットされる。スタート
識別子がなければ、ストラクチャカウンタもインクリメ
ントされる。ストラクチャカウンタは、カウントが３で
あるとき、０にセットされる modulo−３カウンタであ
る。ここまで説明してきたカウンタによって、ＳＴＭ−
１フレームにおける列および行が識別されかつストラク
チャコードＢを用いてそのストラクチャが識別される。

【０１１０】次の事項は、ＡＵ−ポインタにおけるポイ
ンタバイトを識別するポインタ識別子Ｈ１，Ｈ２，Ｈ３
およびＨ３Ｐが形成されることである。ＳＴＭ−行カウ
ンタＳＴＭＺのカウントが３に等しければ、使用可能な
データバイトがどの列に属するかが検査される。ＳＴＭ
−列カウンタＳＴＭＳが０，１または２を示すとき、ポ
インタ識別子Ｈ１は１にセットされかつその他の場合は
０にセットされ、ＳＴＭ−列カウンタＳＴＭＳが３，４
または５に等しければ、ポインタ識別子Ｈ２は１にセッ
トされかつその他の場合は０にセットされかつＳＴＭ−
列カウンタＳＴＭＳが６，７，または８に等しければ、
ポインタ識別子Ｈ３は１にセットされかつその他の場合
は０にセットされかつＳＴＭ−列カウンタＳＴＭＳが
９，１０または１１に等しければ、肯定調整機会があり
かつポインタ識別子Ｈ３Ｐは１にセットされかつその他
の場合は０にセットされる。最後に、ＳＴＭ−列カウン
タＳＴＭＳが８より大きい値を示すならば、インジケー
タＡＵＤＡＴは１にセットされる。その他の場合、ポイ
ンタＡＵＤＡＴは０の値に割り当てられる。インジケー
タＡＵＤＡＴは、有効送信データに対するストラクチャ
を識別しかつＳＴＭ−１フレームのＳＯＨおよびＡＵ−
ポインタストラクチャを排除する。それからインジケー
タＡＵＤＡＴが１に等しいかどうかおよびストラクチャ
コードＢが０に等しいかどうかが検査される。この場
合、位置カウンタＡＵＰＯＳはインクリメントされる。
７８３の値において位置カウンタのカウントは０にセッ
トされる。

【０１１１】次に、送信カウント回路１７の状態または
プログラムルーチンについて説明する。スタート後、ポ
インタＡＵＤＡＴが１に等しいかどうかが確認される。
等しくなければ、スタートに戻る。その他の場合は、Ｓ
ＴＭ−列カウンタＳＴＭＳのカウントが９に等しいかど
うかおよびＳＴＭ−行カウンタＳＴＭＺのカウントが３
に等しいかどうかが確認される。この場合、受信カウン
タ回路６の状態ルーチン（付録Ａ）に関して説明した初
期化ルーチンに飛び越される。従って送信カウンタ回路
１７における個々のカウンタ段のカウンタは、ＡＵ−ポ
インタバイトの発生後に直接初期化される。ＡＵ−ポイ
ンタバイトの後に直接、データバイトがなければ、スト
ラクチャコードＢが０に等しいかどうかが確認される。
そうであれば、ＡＵ−４があるかどうかが確認される。
この情報は、管理メモリから受信される。ＡＵ−４があ
れば、カウンタルーチン１（付録Ａ）に飛び越される。
このルーチンは、受信カウンタ回路６においても使用さ
れる。その他の場合、受信カウンタ回路６に関しても説
明したカウンタルーチン２（付録Ａ）に飛び越される。
ストラクチャコードＢが０に等しくなければ、スタート
へ戻り、かつ送信カウンタ回路１７のプログラムルーチ
ンは終了する。送信カウンタ回路１７は、単一のカウン
タ段を有している必要がある。その理由は、ＳＴＭ−１
フレーム内の個別ストラクチャはオフセットではなく、
即ち計算は第１ストラクチャのみに対して行われるから
である（ストラクチャコードＢ＝０）。

【０１１２】ＴＵ−コードに付加的に、ポインタアドレ
スＰＡおよびバッファアドレスＰＳが、データバイトに
対する送信アドレッシング回路１８において形成され
る。送信アドレッシング回路１８の状態ルーチンにおい
て、まずＴＵ−コードが０にセットされる。引き続い
て、ＶＣ−４（管理メモリから）があるかどうかが確認
される。ある場合、バッファアドレスＰＳは読み出しカ
ウンタＶＣ４ＲＣのカウントにセットされかつポインタ
アドレスＰＡは“００１１１ＢＢ”にセットされる。２
つの文字“Ｂ”はストラクチャのために予約されてい
る。ＶＣ−４がなければ、ＡＵ−３にＶＣ−３があるか
どうか（管理メモリから）が確認される。あれば、バッ
ファアドレスＰＳが読み出しカウンタＶＣ３ＲＣ（Ｂ）
のカウントにセットされかつポインタアドレスＰＡは
“００１１１ＢＢ”にセットされる。ＡＵ−３において
ＶＣ−３も搬送されなければ、ＶＣ−３がＡＵ−４（管
理メモリから）において搬送されるかどうかが確認され
る。そうであれば、バッファアドレスＰＳは読み出しカ
ウンタＶＣ３ＲＣ（Ｂ）のカウントにセットされかつポ
インタアドレスＰＡは“ＢＢ０００００”にセットされ
る。この確認の結果も否定的であれば、ＴＵＧ−２アド
レス送信ルーチン（付録Ｃ）に飛び越される。

【０１１３】まず、ＴＵＧ−２アドレス送信ルーチンの
スタート後、中間アドレスＺＷは“ＢＢＴＴＴ”にセッ
トされる。２つの“Ｂ”は、ストラクチャのために存在
しかつ３つの“Ｔ”はカウンタＴＵＧ２（Ｂ）のカウン
トのために予約されている。ＴＵ−２があれば（管理メ
モリから）、ポインタアドレスＰＡは中間アドレスおよ
び“０”にセットされている２つの最下位ビットに等し
くなる。ＴＵ−２がなければ、管理メモリは、ＴＵ−１
２があるかどうかを述べる。あれば、データ語はポイン
タアドレスＰＡになるべく形成され、この語はその最上
位ビットとして中間アドレスＺＷおよび最下位ビットと
してカウンタＴＵ１２（Ｂ）のカウントを有する。ＴＵ
−１２がなければ、ＴＵ−１１がある。それからポイン
タアドレスＰＡは、中間アドレスおよびカウンタＴＵ１
１（Ｂ）のカウントによって形成される。引き続いて、
バッファアドレスＰＳは、ポインタアドレスＰＡおよび
読み出しカウンタＬＯＲＣ（ＰＡ）のカウントから形成
される。それからポインタアドレスは最上位ビットを形
成する。これにより、ＴＵＧ２アドレス送信ルーチンは
終了する。

【０１１４】その後、送信カウンタ回路１７において検
出されたポインタ位置インジケータがポインタ識別子Ｖ
１，Ｖ２，Ｖ３，Ｖ３ＰおよびＶ４に割り当てられかつ
位置カウンタのカウントが送信アドレッシング回路１８
における位置インジケータＴＵＰＯＳに割り当てられ
る。まず、管理メモリを用いて、ＴＵ−３があるかどう
かが検査される。あれば、ＴＵ−コードは４にセットさ
れかつポインタインジケータＨ１ＴＵ３（Ｂ）はポイン
タ識別子Ｖ１に割り当てられ、ポインタインジケータＨ
２ＴＵ３（Ｂ）はポインタ識別子Ｖ２に割り当てられ、
ポインタインジケータＨ３ＴＵ３（Ｂ）はポインタ識別
子Ｖ３に割り当てられ、ポインタインジケータＨ３ＴＵ
３Ｐ（Ｂ）はポインタ識別子Ｖ３Ｐに割り当てられかつ
値０がポインタ識別子Ｖ４に割り当てられる。位置カウ
ンタＴＵＰＯＳ（Ｂ）のカウントは更に、位置インジケ
ータＴＵＰＯＳに割り当てられる。

【０１１５】ＴＵ−３がなければ、ＡＵ−３にＶＣ−３
があるかどうかまたはＡＵ−４にＶＣ−４があるかどう
かが確認される。あれば、ポインタ識別子Ｖ１，Ｖ２，
Ｖ３，Ｖ３ＰおよびＶ４はそれぞれ、Ｈ１，Ｈ２，Ｈ
３，Ｈ３Ｐおよび０にセットされ、かつ位置インジケー
タＴＵＰＯＳは位置カウンタＡＵＰＯＳのカウントにセ
ットされる。その他の場合、ＴＵ−１１（管理メモリか
ら）があるかどうかが確認される。ある場合、ＴＵ−コ
ードは３にセットされ、インジケータＶはポインタイン
ジケータＶＴＵ１１（Ｂ）にセットされ、インジケータ
ＶＰはポインタインジケータＶＴＵ１１Ｐ（Ｂ）にセッ
トされかつ位置インジケータＴＵＰＯＳは位置カウンタ
ＴＵ１１ＰＯＳ（Ｂ）にセットされる。ＴＵ−１１がな
ければ、管理メモリを介して、使用可能なＴＵ−１２が
あるかどうかが確認される。ある場合には、ＴＵ−コー
ドは２にセットされ、インジケータＶはポインタインジ
ケータＶＴＵ１２（Ｂ）にセットされ、インジケータＶ
ＰはポインタインジケータＶＴＵ１２Ｐ（Ｂ）にセット
されかつ位置インジケータＴＵＰＯＳは位置カウンタＴ
Ｕ１２ＰＯＳ（Ｂ）のカウントにセットされる。その他
の場合、ＴＵ−コードには値０が与えられ、インジケー
タＶにはポインタインジケータＶＴＵ２（Ｂ）の値が与
えられ、インジケータＶＰにはポインタインジケータＶ
ＴＵ２Ｐ（Ｂ）の値が与えられかつ位置インジケータＴ
ＵＰＯＳには位置カウンタＴＵ２ＰＯＳ（Ｂ）のカウン
トが与えられる。

【０１１６】引き続いて、インジケータＶおよびＶＰ
が、ポインタ識別子Ｖ１ないしＶ４に割り当てられる。
この目的のために、いずれのフレームが存在しているか
を検出すべきである。第１フレームが存在すれば（Ｈ４
_akt（Ｂ，ｎ）＝０）、ポインタ識別子Ｖ１はインジケ
ータＶにセットされかつ残りのポインタ識別子は０にセ
ットされる。第２のフレームが存在すれば（Ｈ４
_akt（Ｂ，ｎ）＝１）、ポインタ識別子Ｖ２はインジケ
ータＶにセットされかつ残りのポインタ識別子は０にセ
ットされる。第３のフレームが存在すれば（Ｈ４
_akt（Ｂ，ｎ）＝２）、ポインタ識別子Ｖ３はインジケ
ータＶにセットされかつポインタ識別子Ｖ３Ｐはインジ
ケータＶＰにセットされる。その他のインジケータには
値０が与えられる。第４のフレームが存在すれば、ポイ
ンタ識別子Ｖ４がインジケータＶに割り当てられかつ値
０がその他のポインタ識別子に割り当てられる。この最
後の命令によって、送信アドレッシング回路１８の状態
ルーチンは終了する。

【０１１７】以下に、読み出し決定回路２０の状態ルー
チンについて説明する（付録Ｃ）。ここで、バッファ１
３を書き込むための書き込みコマンドは、種々のカウン
タのカウントのインクリメントが実施されるとき実施さ
れる。スタート後、管理メモリからＡＵ−４にＶＣ−４
が存在するかどうかがか学習される。存在する場合、ス
トラクチャコードＢが０に等しいかどうかが検査され
る。等しければ、検査すべき次の事項は、ポインタ識別
子Ｈ１が１に等しいかどうかである。その場合、ＡＵ−
ポインタの第１バイトが存在する。ポインタ識別子Ｈ１
が１に等しければ、送信ポインタ回路１５によって供給
されるＨ１−バイトが出力データバイトとして使用され
る。ポインタ識別子Ｈ１が１に等しくなければ、ポイン
タ識別子Ｈ２が１に等しいかどうかが確認される。その
場合、送信ポインタ回路１５によって発生されるＨ２−
バイトが出力データバイトとして使用される。またポイ
ンタ識別子Ｈ２が１に等しくなければ、ａ）インジケー
タＡＵＤＡＴが１に等しくかつ肯定調整動作がなく、ま
たはｂ）否定調整動作があるとき、読み出しコマンドが
３つのデータバイトに対してその都度発生される。

【０１１８】ストラクチャコードＢが０に等しくなけれ
ば、まず、ポインタ識別子Ｈ１が１に等しいかどうかが
確認される。この場合、出力データには固定値（Ｙ−バ
イト）が与えられる（図３.１／Ｇ.７０９参照）。ポイ
ンタ識別子Ｈ１が１に等しくなければ、ポインタ識別子
Ｈ２が１に等しいかどうかが検査される。その場合、出
力データには別の固定値が与えられ、即ちすべてのビッ
トが１にセットされる（図３.１／Ｇ.７０９参照）。

【０１１９】それから行うべき次の事項は、読み出しコ
マンドが存在しているかどうかの確認を行うことであ
る。存在していれば、バッファ回路１３によって供給さ
れるインジケータＪ１Ｄが１に等しいかどうかが確認さ
れる。この場合も、第１ストラクチャによって、即ちス
トラクチャコードＢが０に等しいとき、読み出しカウン
タＶＣ４ＲＣのカウントがインクリメントされる。６４
のカウントにおいて読み出しカウンタＶＣ４ＲＣは０に
セットされる。第２ストラクチャが存在するとき、即ち
ストラクチャコードＢが１に等しければ、読み出しカウ
ンタは２だけインクリメントされる。インジケータＪ１
Ｄが第２ストラクチャに割り当てられている場合、回路
装置がスイッチオンされると、このことが実施される。
その他の場合、インジケータＪ１Ｄが第３ストラクチャ
に割り当てられている場合（ストラクチャコードＢ＝
２）、読み出しカウンタのインクリメントは行われな
い。第１ストラクチャの訂正は、非カウントによって実
施される。インジケータＪ１Ｄが１に等しくなければ、
modulo−６４読み出しカウンタＶＣ４ＲＣがインクリメ
ントされる。それからバッファデータが、出力データと
して供給される。

【０１２０】確認すべき次の事項は、ＡＵ−３にＶＣ−
３が存在するかどうかである。この情報も、装置管理の
管理メモリによって供給される。ＡＵ−３にＶＣ−３が
あれば、ポインタ識別子Ｈ１が１に等しいかどうかが確
認される。そうであれば、送信ポインタ回路から供給さ
れるＨ１バイトは、出力データバイトとして取り出され
る。その他の場合、ポインタ識別子Ｈ２が１に等しいか
どうかが確認される。そうであれば、送信ポインタ回路
１５からのＨ２−バイトが、出力データバイトとして使
用される。ポインタ識別子Ｈ２が１に等しくなければ、
補助ルーチンへの飛び越しが行われる（付録Ｃ）。

【０１２１】ここでまず、ａ）インジケータＡＵＤＡＴ
が１に等しくかつ肯定調整動作があるかどうかまたは
ｂ）否定調整動作があるかどうかが確認される（補助ル
ーチン）。答えがイエスであれば、ＡＵ−３列カウンタ
ＡＵ３Ｓ（Ｂ）はインクリメントされる。ＡＵ−３列カ
ウンタＡＵ３Ｓ（Ｂ）の８７のカウントにおいて、この
カウンタは０にセットされる。このＡＵ−３列カウンタ
ＡＵ３Ｓ（Ｂ）は、ＡＵ−３における列を識別する（こ
の目的のために図２.３／Ｇ７０９参照）。固定された
調整があるかどうかを突き止めるために、ＡＵ−３列カ
ウンタＡＵ３Ｓ（Ｂ）が２９また５９に等しいかどうか
が確認される。そうでなければ、読み出しコマンドが発
生されかつ読み出しカウンタＶＣ３ＲＣ（Ｂ）がインク
リメントされる。３２の値において読み出しカウンタＶ
Ｃ３ＲＣ（Ｂ）は０にセットされる。それからバッファ
１３のデータバイトが出力データバイトとして使用され
る。補助ルーチンの終わりに、インジケータＪ１Ｄが１
に等しいかどうかが確認される。そうであれば、ＡＵ−
３列カウンタＡＵ３Ｓ（Ｂ）は０にセットされる（初期
化）。これにより補助ルーチンは終了する。

【０１２２】読み出し決定回路２０の状態ルーチンにお
ける次のステップは、管理メモリを用いた、ＴＵ−３が
あるかどうかの確認である。ある場合、ａ）インジケー
タＡＵＤＡＴが１に等しいかどうかおよびｂ）インジケ
ータＴＵ３Ｄ（Ｂ）が１に等しいかどうかおよび肯定調
整動作が実施されるかどうかまたはｃ）否定調整動作が
あるかどうかが確認される。そうであれば、読み出しコ
マンドが発生されかつ読み出しカウンタＶＣ３ＲＣ
（Ｂ）は単位分インクリメントされる。３２のカウント
で、この読み出しカウンタＶＣ３ＲＣ（Ｂ）は０にセッ
トされる。それからバッファ１３から読み出されたデー
タバイトが、出力データバイトとして使用される。ＴＵ
−３がなければ、ａ）インジケータＡＵＤＡＴが１にセ
ットされているかどうか、およびｂ）インジケータＴＵ
Ｇ２Ｄ（Ｂ）が１にセットされているかどうかおよび
ｃ）ポインタインジケータＶ１が０にセットされている
かどうかおよびｄ）ポインタ識別子Ｖ２が０にセットさ
れているかどうかおよびｅ）ポインタ識別子Ｖ３が０に
セットされているかどうかまたは否定調整動作があるか
どうかおよびｆ）ポインタ識別子Ｖ３Ｐが０にセットさ
れているかどうかまたは否定調整動作がないかどうかお
よびｇ）ポインタ識別子Ｖ４が０にセットされているか
どうかが確認される。この要求が満たされれば、読み出
しコマンドが発生されかつ読み出しデータバイトに割り
当てられている読み出しカウンタＬＯＲＣ（ＰＡ）がイ
ンクリメントされる。更に、このデータバイトが出力デ
ータバイトとして出力される。読み出しカウンタＬＯＲ
Ｃ（ＰＡ）は、modulo−１２カウンタである。これによ
り、読み出し決定回路２０の状態ルーチンは終了する。

【０１２３】最後に、アドレスバッファおよびポインタ
メモリを有している送信ポインタ回路１５の状態ルーチ
ンについて説明する（付録Ｄ）。読み出し回路１４によ
って供給されるポインタアドレスＰＡが、アドレスバッ
ファに記憶される。それから、ポインタ識別子Ｈ１また
はＶ１が１に等しいかどうかが確認される。その場合、
Ｈ１Ｖ１−ルーチンに飛び越される。そうでなければ、
ポインタ識別子Ｈ２またはＶ２が１に等しいかどうかが
確認される。等しい場合、Ｈ２Ｖ２−ルーチンに飛び越
される。そうでなければ、ポインタ識別子Ｈ３またはＶ
３が１に等しいかどうかが確認される。この場合、Ｈ３
Ｖ３−ルーチンに飛び越される。ポインタ識別子Ｈ３ま
たはＶ３が１に等しくなければ、インジケータＪ１Ｄが
１に等しいかどうか、即ちＪ１またはＶ５−バイトがバ
ッファ１３からの適当なデータバイトに割り当てられて
いるかどうかが確認される。そうでなければ、送信ポイ
ンタ回路１５のプログラムまたは状態ルーチンの終わり
に飛び越される。その他の場合、位置インジケータＴＵ
ＰＯＳの値がポインタ値Ｐ_akt（ＰＡ，ｎ）としてポイ
ンタメモリに記憶される。これにより、送信ポインタ回
路１５の状態ルーチンは終了する。

【０１２４】次に、Ｈ１Ｖ１−ルーチン（付録Ｄ）につ
いて説明する。スタート後まず、調整動作を実施すべき
であるかどうかが確認される。この情報は、ここではこ
れ以上説明しない調整決定回路によって供給される。調
整が必要でなければ、Ｈ１またはＶ１−バイトがポイン
タ値によって形成されかつＨ１Ｖ１−ルーチンの終わり
に飛び越される。調整が必要であれば、調整情報がポイ
ンタメモリに記憶されかつ肯定調整操作を実施すべきで
あるかどうかが確認される。その場合、Ｈ１またはＶ１
−バイトが、反転されたＩ−ビットを有するポインタ値
によって形成されかつルーチンの終わりに飛び越され
る。否定調整操作を実施すべきであれば、反転されたＤ
−ビットを有するポインタ値によってＨ１またはＶ１−
バイトが形成される。

【０１２５】Ｈ２Ｖ２−ルーチン（付録Ｄ）に、Ｈ２ま
たはＶ２−バイトの形成が記述されている。スタート
後、調整操作が必要であるかどうかが確認される。この
ことが必要でなければ、Ｈ２またはＶ２−バイトがポイ
ンタ値から形成される。その他の場合、肯定調整操作が
必要であれば、反転されたＩ−ビットを有するポインタ
値からＨ２またはＶ２−バイトが形成される。否定調整
操作の場合、反転されたＤ−ビットを有するポインタ値
からＨ２またはＶ２−バイトが形成される。これによ
り、Ｈ２Ｖ２−ルーチンは終了する。

【０１２６】Ｈ３Ｖ３−ルーチン（付録Ｄ）のスタート
後まず、ポインタ識別子Ｈ３が１に等しいかどうかが確
認される。この場合、調整操作が必要であるかどうかが
確認される。そうであれば、肯定調整動作が必要である
かどうかが確認される。そうであれば、ポインタ値Ｐ
_akt（ＰＡ，ｎ−１）が７８２に等しいかどうかが確認
される。そうであれば、ポインタ値Ｐ_akt（ＰＡ，ｎ）
は０にセットされる。その他の場合、ポインタ値はイン
クリメントされる（Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（Ｐ
Ａ，ｎ−１）＋１）。否定調整操作の場合、ポインタ値
Ｐ_akt（ＰＡ，ｎ−１）が０に等しいかどうかが確認さ
れる。そうであれば、ポインタ値Ｐ_akt（ＰＡ，ｎ）は
７８２にセットされる。その他の場合、ポインタ値はデ
クリメントされる（Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（Ｐ
Ａ，ｎ−１）−１）。ポインタ識別子Ｈ３が１に等しく
なければ、Ｖ３−バイトに対するロケーションが使用可
能である。調整操作を行うべきであれば、肯定調整操作
の場合にはコードルーチン（付録Ｂ）への飛び越しが行
われかつ否定調整操作の場合にはコードルーチン２（付
録Ｂ）への飛び越しが行われる。これらの２つのコード
ルーチン１および２は、受信ポインタ回路５の説明中に
既に説明している。最後に、実ポインタ値Ｐ_akt（Ｐ
Ａ，ｎ）がポインタメモリに記憶される。これにより、
Ｈ３Ｖ３−ルーチンは終了する。

【０１２７】付 録 Ａ： 受信カウンタ回路６： スタート： ＤＡＴ＝１？ ノー：スタートへ戻る イエス：Ｊ１−識別子は存在するか？ イエス：管理用ユニット４はあるか？ イエス：ストラクチャＢ：＝０，１，２をセットする： 初期化ルーチンに飛び越す ノー：初期化ルーチンに飛び越す ノー：管理用ユニット４はあるか？ イエス：カウンタルーチン１に飛び越す ノー：カウンタルーチン２に飛び越す 終了：初期化ルーチン： スタート： 列カウンタＡＵＳ（Ｂ）：＝０ 行カウンタＡＵＺ（Ｂ）：＝０ カウンタＴＵＧ２（Ｂ）：＝６ カウンタＴｕ１１（Ｂ）：＝３ カウンタＴｕ１２（Ｂ）：＝２ 位置カウンタＴＵ３ＰＯＳ（Ｂ）：＝５９４ Ｈ４_akt（Ｂ，ｎ）＝０？ イエス：位置カウンタＴＵ２ＰＯＳ（Ｂ）：＝３２０ 位置カウンタＴＵ１２ＰＯＳ（Ｂ）：＝１０４ 位置カウンタＴＵ１１ＰＯＳ（Ｂ）：＝７７ 終了：カウンタルーチン１： スタート： 列カウンタＡＵＳ（Ｂ）：＝８６ イエス：列カウンタＡＵＳ（Ｂ）：＝０ 行カウンタＡＵＺ（Ｂ）：＝ＡＵＺ（Ｂ）＋１ ＭＯＤ
９ ノー：列カウンタＡＵＳ（Ｂ）：＝ＡＵＳ（Ｂ）＋１ 列カウンタＡＵＳ（Ｂ）＞１？ ノー：ＴＵ−インジケータＴＵ３Ｄ（Ｂ）：＝０ イエス：ＴＵ−インジケータＴＵ３Ｄ（Ｂ）：＝１ 位置カウンタＴＵ３ＰＯＳ（Ｂ）：＝ＴＵ３ＰＯＳ
（Ｂ）＋１ ＭＯＤ７６５ 列カウンタＡＵＳ（Ｂ）：＝１？ ノー：ポインタインジケータＨ１ＴＵ３（Ｂ），Ｈ２Ｔ
Ｕ３（Ｂ），Ｈ２ＴＵ３（Ｂ）：＝０ 列カウンタＡＵＳ（Ｂ）＝２および 行カウンタＡＵＺ（Ｂ）＝２？ ノー：ポインタインジケータＨ３ＴＵ３Ｐ（Ｂ）：＝０ イエス：ポインタインジケータＨ３ＴＵ３Ｐ（Ｂ）：＝
１ イエス：行カウンタＡＵＺ（Ｂ）＝０？ イエス：ポインタインジケータＨ１ＴＵ３（Ｂ）＝１ ノー：行カウンタＡＵＺ（Ｂ）＝１？ イエス：ポインタインジケータＨ２ＴＵ３（Ｂ）＝１ ノー：行カウンタＡＵＺ（Ｂ）＝２？ イエス：ポインタインジケータＨ３ＴＵ３（Ｂ）＝１ 列カウンタＡＵＳ（Ｂ）＞２？ ノー：ＴＵ−インジケータＴＵＧ２Ｄ（Ｂ）：＝０ イエス：ＴＵ−インジケータＴＵＧ２Ｄ（Ｂ）：＝０ カウンタＴＵＧ２Ｄ（Ｂ）：＝６？ ノー：カウンタＴＵＧ２Ｄ（Ｂ）：＝ＴＵＧ２Ｄ（Ｂ）
＋１ イエス：カウンタＴＵＧ２Ｄ（Ｂ）：＝０ 列カウンタＡＵＳ（Ｂ）＜１０および 行カウンタＡＵＺ（Ｂ）＝０？ イエス：ポインタインジケータＶＴＵ２（Ｂ）＝１ ノー：ポインタインジケータＶＴＵ２（Ｂ）＝０ 位置カウンタ ＴＵ２ＰＯＳ（Ｂ）：＝ＴＵ２ＰＯＳ（Ｂ）＋１ ＭＯ
Ｄ４２８ 列カウンタＡＵＳ（Ｂ）＜１７および 行カウンタＡＵＺ（Ｂ）＝０？ ノー：ポインタインジケータＶＴＵ２（Ｂ）＝０ イエス：ポインタインジケータＶＴＵ２（Ｂ）＝１ 列カウンタＡＵＳ（Ｂ）＞２およびカウンタＴＵＧ２
（Ｂ）＝０？ ノー：ラベル１１に飛び越す イエス：カウンタＴＵ１１（Ｂ）＝３？ ノー：カウンタＴＵ１１（Ｂ）＝ＴＵ１１（Ｂ）＋１ イエス：カウンタＴＵ１１（Ｂ）＝０ 列カウンタＡＵＳ（Ｂ）＜３１および 行カウンタＡＵＺ（Ｂ）＝０？ イエス：ポインタインジケータＶＴＵ１１（Ｂ）：＝１ ノー：ポインタインジケータＶＴＵ１１（Ｂ）：＝０ 位置カウンタ ＴＵ１１ＰＯＳ（Ｂ）：ＴＵ１１ＰＯＳ（Ｂ）＋１ Ｍ
ＯＤ１０４ 列カウンタＡＵＳ（Ｂ）＜５９および 行カウンタＡＵＺ（Ｂ）＝０？ イエス：ポインタインジケータＶＴＵ１１（Ｂ）：＝１ ノー：ポインタインジケータＶＴＵ１１（Ｂ）：＝０ ラベル１１： 列カウンタＡＵＳ（Ｂ）＞２およびカウンタＴＵＧ２
（Ｂ）＝０？ イエス：カウンタＴＵ１２（Ｂ）＝２？ ノー：カウンタＴＵ１２（Ｂ）：＝ＴＵ１２（Ｂ）＋１ イエス：カウンタＴＵ１２（Ｂ）＝０ 列カウンタＡＵＳ（Ｂ）＜２４および 行カウンタＡＵＺ（Ｂ）＝０？ イエス：ポインタインジケータＶＴＵ１２（Ｂ）：＝１ ノー：ポインタインジケータＶＴＵ１２（Ｂ）：＝０ 位置カウンタ ＴＵ１２ＰＯＳ（Ｂ）：＝ＴＵ１２ＰＯＳ（Ｂ）＋１
ＭＯＤ１４０ 列カウンタＡＵＳ（Ｂ）＜４５および 行カウンタＡＵＺ（Ｂ）＝０？ イエス：ポインタインジケータＶＴＵ１２Ｐ（Ｂ）：＝
１ ノー：ポインタインジケータＶＴＵ１２Ｐ（Ｂ）：＝０ 終了：カウンタルーチン２： スタート： 列カウンタＡＵＳ（Ｂ）＝８６？ イエス：列カウンタＡＵＳ（Ｂ）：＝０ 行カウンタＡＵＺ（Ｂ）：＝ＡＵＺ（Ｂ）＋１ ＭＯＤ
９ ノー：列カウンタＡＵＳ（Ｂ）：ＡＵＳ（Ｂ）＋１ 列カウンタＡＵＳ（Ｂ）＝０またはＡＵＳ（Ｂ）＝２９
またはＡＵＳ（Ｂ）＝５８？ イエス：ＴＵ−インジケータＴＵＧ２Ｄ（Ｂ）：＝０ ノー：ＴＵ−インジケータＴＵＧ２Ｄ（Ｂ）：＝１ カウンタＴＵＧ２（Ｂ）＝６？ ノー：カウンタＴＵＧ２（Ｂ）：＝ＴＵＧ２（Ｂ）＋１ イエス：カウンタＴＵＧ２（Ｂ）：＝０ 列カウンタＡＵＳ（Ｂ）＞７？ ノー：ポインタインジケータＶＴＵ２（Ｂ）：＝１ イエス：ポインタインジケータＶＴＵ２（Ｂ）：＝０ 位置カウンタ ＴＵ２ＰＯＳ（Ｂ）：＝ＴＵ２ＰＯＳ（Ｂ）＋１ ＭＯ
Ｄ４２８ 列カウンタＡＵＳ（Ｂ）＞１４？ ノー：ポインタインジケータＶＴＵ２Ｐ（Ｂ）：＝１ イエス：ポインタインジケータＶＴＵ２Ｐ（Ｂ）：＝０ カウンタＴＵＧ（Ｂ）＝０？ ノー：ラベル１２に飛び越す イエス：カウンタＴＵ１１（Ｂ）＝３？ ノー：カウンタＴＵ１１（Ｂ）：＝ＴＵ１１（Ｂ）＋１ イエス：カウンタＴＵ１１（Ｂ）：＝０ 列カウンタＡＵＳ（Ｂ）＞２８？ ノー：ポインタインジケータＶＴＵ１１（Ｂ）：＝１ イエス：ポインタインジケータＶＴＵ１１（Ｂ）：＝０ 位置カウンタ ＴＵ１１ＰＯＳ（Ｂ）：＝ＴＵ１１ＰＯＳ（Ｂ）＋１Ｍ
ＯＤ１０４ 列カウンタＡＵＳ（Ｂ）＞５７？ イエス：ポインタインジケータＶＴＵ１１Ｐ（Ｂ）：＝
０ ノー：ポインタインジケータＶＴＵ１１Ｐ（Ｂ）：＝１ ラベル１２： カウンタＴＵＧ２（Ｂ）＝０？ イエス：カウンタＴＵ１２（Ｂ）＝２？ ノー：カウンタＴＵ１２（Ｂ）：＝ＴＵ１２（Ｂ）＋１ イエス：カウンタＴＵ１２（Ｂ）：＝０ 列カウンタＡＵＳ（Ｂ）＞２１？ ノー：ポインタインジケータＶＴＵ１２（Ｂ）：＝１ イエス：ポインタインジケータＶＴＵ１２（Ｂ）：＝０ 位置カウンタ ＴＵ１１ＰＯＳ（Ｂ）：＝ＴＵ１２ＰＯＳ（Ｂ）＋１Ｍ
ＯＤ１４０ 列カウンタＡＵＳ（Ｂ）＞４３？ イエス：ポインタインジケータＶＴＵ１２Ｐ（Ｂ）：＝
１ ノー：ポインタインジケータＶＴＵ１２Ｐ（Ｂ）：＝０ 終了：受信アドレッシング回路７： スタート： ＴＵ−コード：０ ＶＣ−４はあるか？ イエス：バッファアドレスＰＳ：＝書き込みカウンタＶ
Ｃ４ＳＣ ポインタアドレスＰＡ：＝“００１１１ＢＢ” ノー：ＡＵ−３にＶＣ−３はあるか？ イエス：バッファアドレスＰＳ：＝書き込みカウンタＶ
Ｃ３ＳＣ（Ｂ） ポインタアドレスＰＡ：＝“００１１１ＢＢ” ノー：ＡＵ−４にＶＣ−３はあるか？ イエス：バッファアドレスＰＳ：＝書き込みカウンタＶ
Ｃ３ＳＣ（Ｂ） ポインタアドレスＰＡ：＝“ＢＢ０００００” ノー：ＴＵＧ−２アドレスルーチンに行く ＴＵ−３はあるか？ イエス：ＴＵ−コード：＝４ ポインタ識別子Ｖ１：Ｈ１ＴＵ３（Ｂ），Ｖ２：＝Ｈ２
ＴＵ３（Ｂ），Ｖ３：＝Ｈ３ＴＵ３（Ｂ），Ｖ３Ｐ：＝
Ｈ３ＴＵ３Ｐ（Ｂ），Ｖ４：＝０および位置インジケー
タＴＵＰＯＳ：＝ＴＵ３ＰＯＳ（Ｂ） ノー：ＡＵ−３にＶＣ−３はあるかまたはＡＵ−４にＶ
Ｃ−４はあるか？ イエス：ポインタ識別子Ｖ１：＝０，Ｖ２：＝０，Ｖ
３：＝０，Ｖ３Ｐ：＝０，Ｖ４：０ ノー：ＴＵ−１１はあるか？ イエス：ＴＵ−コード：３ インジケータＶ：＝ＶＴＵ１１（Ｂ），ＶＰ：＝ＶＴＵ
１１Ｐ（Ｂ）， ＴＵＰＯＳ：ＴＵ１１ＰＯＳ（Ｂ） ノー：ＴＵ−１２はあるか？ イエス：ＴＵ−コード：＝２ インジケータＶ：＝ＶＴＵ１２（Ｂ），ＶＰ：＝ＶＴＵ
１２Ｐ（Ｂ），ＴＵＰＯＳ：＝ＴＵ１２ＰＯＳ（Ｂ） ノー：ＴＵ−コード：＝０ インジケータＶ：＝ＶＴＵ２（Ｂ），ＶＰ：＝ＶＴＵ２
Ｐ（Ｂ），ＴＵＰＯＳ：＝ＴＵ２ＰＯＳ（Ｂ） Ｈ４_akt（Ｂ，ｎ）＝０？ イエス：ポインタ識別子Ｖ１：＝Ｖ，Ｖ２：＝０，Ｖ
３：＝０，Ｖ３Ｐ：＝０，Ｖ４：＝０ ノー：Ｈ４_akt（Ｂ，ｎ）＝１？ イエス：ポインタ識別子Ｖ１：＝０，Ｖ２：＝０，Ｖ
３：＝Ｖ，Ｖ３Ｐ：＝ＶＰ，Ｖ４：＝０ ノー：ポインタ識別子Ｖ１：＝０，Ｖ２：＝０，Ｖ３：
＝０，Ｖ３Ｐ：＝０，Ｖ４：＝Ｖ 終了：受信ＴＵＧ２アドレスルーチン： スタート： 中間アドレスＺＷ：＝“ＢＢＴＴＴ” ＴＵ−２は存在するか？ イエス：ポインタアドレスＰＡ：＝ＺＷ／“００” ノー：ＴＵ−１２は存在するか？ イエス：ポインタアドレスＰＡ：＝ＺＷ／ＴＵ１２
（Ｂ） ノー：ポインタアドレスＰＡ：＝ＺＷ／ＴＵ１１（Ｂ） バッファアドレスＰＳ：＝ＰＡ／書き込みカウンタＬＯ
ＳＣ（ＰＡ） 終了：書き込み決定回路９： スタート： ＶＣ−４を有するＡＵ−４は存在するか？ イエス：Ｊ１−識別子は存在するか？ イエス：識別子Ｊ１Ｄ：＝１ ノー：識別子Ｊ１Ｄ＝０ ＤＡＴ＝１？ イエス：書き込み命令の発生 ノー：ＶＣ−３を有するＡＵ−３は存在するか？ イエス：Ｊ１−識別子は存在するか？ イエス：識別子Ｊ１Ｄ：＝１ ノー：識別子Ｊ１Ｄ：＝０ ＤＡＴ＝１および列カウンタＡＵＳ（Ｂ）≠２９および
≠５８？ イエス：書き込み命令の発生 ノー：ＴＵＰＯＳ＝ポインタ値？ イエス：識別子Ｊ１Ｄ：＝１ ノー：識別子Ｊ１Ｄ：＝０ ＴＵ−３は存在するか？ イエス：ａ）ＤＡＴ＝１かおよび ｂ）ＴＵ３Ｄ（Ｂ）は１にセットされているかおよび ｃ）肯定調整操作は存在するか？ ｄ）否定調整操作は存在するか？ イエス：書き込み命令の発生 ノー：ａ）ＤＡＴ＝１かおよび ｂ）ＴＵＧ−２Ｄ（Ｂ）は１にセットされているかおよ
び ｃ）Ｖ１は０にセットされているかおよび ｄ）Ｖ２は０にセットされているかおよび ｅ）Ｖ３は０にセットされているかまたは否定調整操作
は存在するかおよび ｆ）Ｖ３Ｐは０にセットされているかまたは肯定調整操
作は存在するかおよび ｇ）Ｖ４は０にセットされているか？ イエス：書き込み命令の発生 書き込み命令は存在するか？ イエス：書き込みカウンタＶＣ４ＳＣ：＝ＶＣ４ＳＣ＋
１ＭＯＤ ６４ 書き込みカウンタＶＣ３ＳＣ：＝ＶＣ３ＳＣ＋１ＭＯＤ
３２ 書き込みカウンタＬＯＳＣ（ＰＡ）：＝ＬＯＳＣ（Ｐ
Ａ）＋１ＭＯＤ１２ バッファにおけるデータバイトおよび識別子Ｊ１Ｄ 終了：Ｈ４−回路８： スタート： 列カウンタＡＵＳ（Ｂ）＝０および行カウンタＡＵＺ
（Ｂ）＝５およびＤＡＴ＝１？ イエス：ＡＵ−４は存在するか？ イエス：Ｂ：を０，１，２にセットする：Ｈ４−バイト
の２つの最下位ビットに基づいたＨ４−値の検出；Ｈ４
−値の、Ｈ４−メモリへの記憶、新たに受信されたＨ４
−値Ｈ４_neu（Ｂ，ｎ）は実Ｈ４−値Ｈ４_akt（Ｂ，ｎ−
１）＋１に等しいか？ イエス：Ｈ４_akt（Ｂ，ｎ）：＝Ｈ４_neu（Ｂ，ｎ） ノー：新たに受信されたＨ４−値Ｈ４_neu（Ｂ，ｎ）は
４つのその前に受信されたＨ４−値Ｈ４_neu（Ｂ，ｎ−
ｉ），ｉ＝１，…，４と一緒に１つのシーケンスを形成
するか？ イエス：Ｈ４_akt（Ｂ，ｎ）：＝Ｈ４_neu（Ｂ，ｎ） ノー：Ｈ４_akt（Ｂ，ｎ）：＝Ｈ４_neu（Ｂ，ｎ−１）＋
１ 終了：付 録 Ｂ 受信ポインタ回路５： ＡＵ−ポインタカウンタ１１： スタート： ＡＵ−ポインタコードは存在するか？ イエス：ＡＵ−ポインタカウンタＡＵＰＯ：＝０ ノー：ＡＵ−ポインタカウンタＡＵＰＯ：＝１２？ ノー：ＡＵ−ポインタカウンタＡＵＰＯ：＝ＡＵＰＯ＋
１ イエス：ＡＵ−ポインタカウンタＡＵＰＯのカウントの
変化なし 終了：ＡＵ−ポインタカウンタ１２： スタート： 阻止信号は存在するか？ ノー：ＤＡＴ：＝１ 第１のストラクチャ（Ｂ＝０）は存在するか？ イエス：ＡＵ−位置カウンタＡＵＶＣ：＝ＡＵＶＣ＋１ ノー：ＡＵ−位置カウンタＡＵＶＣのカウントの変化な
し イエス：ＤＡＴ：＝０ 第１のストラクチャ（Ｂ＝０）は存在するか？ イエス：ＡＵ−位置カウンタＡＵＶＣ：＝０ ノー：ＡＵ−位置カウンタＡＵＶＣのカウントの変化な
し 終了：主装置１０ スタート： ポインタアドレスＰＡの、アドレスバッファへの記憶： Ｈ１，Ｈ２，Ｖ１またはＶ２−バイトは存在するか？ イエス：Ｈ１またはＶ１−バイトは存在するか？ イエス：Ｈ１またはＶ１−バイトの、Ｈ１Ｖ１−バッフ
ァへの一時記憶； ノー：評価ルーチンへの飛び越し 実ポインタ値Ｐ_akt（ＰＡ，ｎ）および新しいポインタ
値Ｐ（ＰＡ，ｎ）および調整情報の、ポインタメモリへ
の記憶； ノー：Ｈ３−バイトはあるか？ イエス：否定調整バイトは存在するか？ ノー：ＤＡＴ：＝０ 終了への飛び越し イエス：ＤＡＴ＝１ ラベル２１への飛び越し ノー：管理用ユニットＡＵ−３またはＡＵ−４に対する
調整ロケーションは存在するか？ ノー：ラベル２１への飛び越し イエス：肯定調整が存在するか イエス：ＤＡＴ：＝０ 終了への飛び越し ラベル２１： ポインタメモリからの、ＴＵ−３，ＴＵ−２，ＴＵ−１
２，ＴＵ−１１に対するポインタ値Ｐ_akt（ＰＡ，ｎ）
および調整情報の、書き込み回路４への出力；ＡＵ−
４，ＡＵ−３に対するポインタメモリから読み出された
ポインタ値Ｐ_akt（ＰＡ，ｎ）は位置カウンタＡＵＶＣ
のカウントに等しいか？ イエス：Ｊ１−識別子の出力 Ｖ３−バイトは存在するかおよびＳＴＯＰＦＤＡＴ＝１
？ イエス：肯定調整操作は存在するか イエス：コードルーチン１への飛び越し 実ポインタ値Ｐ_akt（ＰＡ，ｎ）の、ポインタメモリへ
の記憶； ノー：否定調整操作は存在するか？ ノー：終了への飛び越し イエス：コードルーチン２への飛び越し 実ポインタ値Ｐ_akt（ＰＡ，ｎ）の、ポインタメモリへ
の記憶； 終了：評価ルーチン： スタート： 新たに受信されたＨ２またはＶ２−バイトのＨ１Ｖ１−
メモリからのＨ１またはＶ１−バイトの出力、その前に
受信されたポインタ値Ｐ（ＰＡ，ｎ−１）および実ポイ
ンタ値Ｐ_akt（ＰＡ，ｎ−１）の、ポインタメモリから
の出力； ポインタカウンタＰＺ：＝ＰＺ＋１； ＳＴＯＰＦＤＡＴ：＝１ 新たに受信されたポインタ値Ｐ（ＰＡ，ｎ）はその前に
受信されたポインタ値Ｐ（ＰＡ，ｎ−１）に等しいか？ イエス：実ポインタ値Ｐ_akt（ＰＡ，ｎ−１）は新しい
ポインタ値に等しいか？ イエス：ポインタカウンタＰＺ：＝０ ノー：ＳＴＯＰＦＤＡＴ：＝０ ポインタカウンタＰＺ＝３？ ノー：Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，ｎ−１） イエス：Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，ｎ） ノー：ポインタカウンタＰＺ：＝１ 実行すべき調整操作は存在するかおよびＳＴＯＰＦＤＡ
Ｔは１に等しいか？ イエス：調整カウンタＳＺ：＝３？ イエス：Ｈ２−バイトは存在するか？ イエス：肯定調整操作は存在するか？ イエス：ポインタ値Ｐ_akt(ＰＡ，ｎ−１)＝７８２？ イエス：Ｐ_akt（ＰＡ，ｎ）：＝０ ノー：Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，ｎ−１）＋
１ ノー：否定調整操作は存在するか？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ−１）＝０？ イエス：Ｐ_akt（ＰＡ，ｎ）：＝７８２ ノー：Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，ｎ−１）−
１ ノー：Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，ｎ−１） 調整カウンタＳＺ：＝０ ノー：調整カウンタＳＺ＝３？ イエス：調整カウンタ：ＳＺ ノー：調整カウンタ：ＳＺ：＝ＳＺ＋１ 終了：コードルーチン１： スタート： ＴＵ−コード＝４？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ−１）＝７６４？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝０ ノー：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，
ｎ−１）＋１ ＴＵ−コード＝０？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ−１）＝４２７？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（Ｐ
Ａ，ｎ−１）＋１ ＴＵ−コード＝２？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ−１）＝１３９？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝０ ノー：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，
ｎ−１）＋１ ＴＵ−コード＝３？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ−１）＝１０３？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝０ ノー：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，
ｎ−１）＋１ 終了： コードルーチン２： スタート：ＴＵ−コード＝４？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ−１）＝０？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝７６４ ノー：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，
ｎ−１）−１ ＴＵ−コード＝０？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ−１）＝０？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝４２７ ノー：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，
ｎ−１）−１ ＴＵ−コード＝２？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ−１）＝０？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝１３９ ノー：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，
ｎ−１）−１ ＴＵ−コード＝３？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ−１）＝０？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝１０３ ノー：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，
ｎ−１）−１ 終了：付 録 Ｃ： 送信フレームカウンタ回路１９： スタート： スタート識別子は存在するか？ イエス：ＳＴＭ−列カウンタＳＴＭＳ：＝０ ＳＴＭ−行カウンタＳＴＭＺ：＝０ ストラクチャカウンタＢ：＝０ 位置カウンタＡＵＰＯＳ：＝５２１ Ｈ_akt（Ｂ，ｎ）：＝Ｈ４_akt（Ｂ，ｎ−１）＋１ＭＯＤ
４ ノー：ＳＴＭ−列カウンタＳＴＭＳ：＝ＳＴＭＳ＋１Ｍ
ＯＤ ２７０ ＳＴＭ−行カウンタＳＴＭＺ：＝０ ストラクチャカウンタＢ：＝０ イエス：ＳＴＭ−行カウンタＳＴＭＺ：＝ＳＴＭＺ＋１
ＭＯＤ ９ ストラクチャカウンタＢ：＝Ｂ＋１ＭＯＤ ３ ＳＴＭ−行カウンタＳＴＭＺ：＝３？ イエス：ＳＴＭ−列カウンタＳＴＭＳ：＝０，１または
２？ イエス：ポインタ識別子Ｈ１：＝１ ノー：ポインタ識別子Ｈ１：＝０ ＳＴＭ−列カウンタＳＴＭＳ：＝３，４または５？ イエス：ポインタ識別子Ｈ２：＝１ ノー：ポインタ識別子Ｈ２：＝０ ＳＴＭ−列カウンタＳＴＭＳ：＝６，７または８？ イエス：ポインタ識別子Ｈ３：＝１ ノー：ポインタ識別子Ｈ３：＝０ ＳＴＭ−列カウンタＳＴＭＳ：＝９，１０または１１？ イエス：ポインタ識別子Ｈ３Ｐ：＝１ ノー：ポインタ識別子Ｈ３Ｐ：＝０ ＳＴＭ−列カウンタＳＴＭＳ＞８？ イエス：識別子ＡＵＤＡＴ：＝１ ノー：識別子ＡＵＤＡＴ：＝０ ＡＵＤＡＴ＝１およびストラクチャカウンタＢ：＝０？ イエス：位置カウンタＡＵＰＯＳ：＝ＡＵＰＯＳ＋１Ｍ
ＯＤ ７８３ 終了：送信カウンタ回路１７： スタート： ＡＵＤＡＴ＝１？ ノー：スタートへ戻る イエス：ＳＴＭ−列カウンタＳＴＭＳ＝９およびＳＴＭ
−行カウンタＳＴＭＺ＝３？ イエス：初期化ルーチンへ飛び越す ノー：ストラクチャカウンタＢ＝０？ イエス：管理用ユニットＡＵ−４は存在するか？ イエス：カウンタルーチン１への飛び越し ノー：カウンタルーチン２への飛び越し ノー：スタートへ戻る； 終了： 送信アドレッシング回路１８： スタート： ＴＵ−コード：＝０ ＶＣ−４はあるか？ イエス：バッファアドレスＰＳ：＝読み出しカウンタＶ
Ｃ４ＲＣ ポインタアドレスＰＡ：＝“００１１１ＢＢ” ノー：ＡＵ−３にＶＣ−３は存在するか？ イエス：バッファアドレスＰＳ：＝読み出しカウンタＶ
Ｃ３ＲＣ（Ｂ） ポインタアドレスＰＡ：＝“００１１１ＢＢ” ノー：ＡＵ−４にＶＣ−３は存在するか？ イエス：バッファアドレスＰＳ：＝読み出しカウンタＶ
Ｃ３ＲＣ（Ｂ） ポインタアドレスＰＡ：＝“ＢＢ０００００” ノー：ＴＵＧ−２アドレス送信ルーチンに進む ＴＵＧ−３は存在するか？ イエス：ＴＵ−コード：＝４ ポインタ識別子Ｖ１：＝Ｈ１ＴＵ３(Ｂ)，Ｖ２：＝Ｈ２
ＴＵ３(Ｂ），Ｖ３：＝Ｈ３ＴＵ３（Ｂ），Ｖ３Ｐ：＝
Ｈ３ＴＵ３Ｐ（Ｂ），Ｖ４：＝０および位置識別子ＴＵ
ＰＯＳ：＝ＴＵ３ＰＯＳ（Ｂ） ノー：ＡＵ−３にＶＣ−３またはＡＵ−４またはＶＣ−
４は存在するか？ イエス：ポインタ識別子Ｖ１：＝Ｈ１，Ｖ２：＝Ｈ２，
Ｖ３：＝Ｈ３，Ｖ３Ｐ：＝Ｈ３Ｐ，Ｖ４：＝０およびＴ
ＵＰＯＳ：＝ＡＵＰＯＳ ノー：ＴＵ−１１は存在するか？ イエス：ＴＵ−コード：＝３ 識別子Ｖ：＝ＶＴＵ１１（Ｂ），ＶＰ：＝ＶＴＵ１１Ｐ
（Ｂ）， ＴＵＰＯＳ：＝ＴＵ１１ＰＯＳ（Ｂ） ノー：ＴＵ−１２は存在するか？ イエス：ＴＵ−コード：＝２ 識別子Ｖ：＝ＶＴＵ１２（Ｂ），ＶＰ：＝ＶＴＵ１２Ｐ
（Ｂ），ＴＵＰＯＳ：＝ＴＵ１２ＰＯＳ（Ｂ） ノー：ＴＵ−コード：＝０ 識別子Ｖ：＝ＶＴＵ２（Ｂ），ＶＰ：＝ＶＴＵ２Ｐ
（Ｂ），ＴＵＰＯＳ：＝ＴＵ２ＰＯＳ（Ｂ） Ｈ４_akt（Ｂ，ｎ）＝０？ イエス：ポインタ識別子Ｖ１：＝Ｖ，Ｖ２：＝０，Ｖ
３：＝０，Ｖ４：＝０ ノー：Ｈ４_akt（Ｂ，ｎ）＝１？ イエス：ポインタ識別子Ｖ１：＝０，Ｖ２：＝Ｖ，Ｖ
３：＝０，Ｖ３Ｐ：＝０，Ｖ４：＝０ ノー：Ｈ４_akt（Ｂ，ｎ）＝２？ イエス：ポインタ識別子Ｖ１：＝０，Ｖ２：＝０，Ｖ
３：＝Ｖ，Ｖ３Ｐ：＝ＶＰ，Ｖ４：＝０ ノー：ポインタ識別子Ｖ１：＝０，Ｖ２：＝０，Ｖ３：
＝０，Ｖ３Ｐ：＝０，Ｖ４：＝Ｖ 終了：ＴＵＧ−２アドレス送信ルーチン： スタート： 中間アドレスＺＷ：＝“ＢＢＴＴＴ” ＴＵ−２は存在するか？ イエス：ポインタアドレスＰＡ：ＺＷ／“００” ノー：ＴＵ−１２は存在するか？ イエス：ポインタアドレスＰＡ：＝ＺＷ／ＴＵ１２
（Ｂ） ノー：ポインタアドレスＰＡ：＝ＺＷ／ＴＵ１１（Ｂ） バッファアドレスＰＳ：＝ＰＡ／読み出しカウンタＬＯ
ＲＣ（ＰＡ） 終了：読み出し決定回路２０： スタート： ＶＣ−４を有するＡＵ−４は存在するか？ イエス：ストラクチャコードＢ＝０？ イエス：ポインタ識別子Ｈ１＝１？ イエス：出力データ：＝Ｈ２−バイト ノー：ａ）ＡＵＤＡＴ＝１かおよび肯定調整操作は存在
しないかまたは ｂ）否定調整操作は存在しないか？ イエス：読み出し命令の発生 ノー：ポインタ識別子Ｈ１＝１？ イエス：出力データ：＝固定値 ノー：ポインタ識別子Ｈ２＝１？ イエス：出力データ：＝固定値 読み出し命令は存在するか？ イエス：Ｊ１Ｄ＝１？ イエス：ストラクチャコードＢ＝０？ イエス：読み出しカウンタＶＣ４ＲＣ：＝ＶＣ４ＲＣ＋
１ＭＯＤ ６４ ノー：ストラクチャコードＢ＝１？ イエス：読み出しカウンタＶＣ４ＲＣ：＝ＶＣ４ＲＣ＋
２ＭＯＤ ６４ ノー：読み出しカウンタＶＣ４ＲＣ：＝ＶＣ４ＲＣ＋１
ＭＯＤ ６４ 出力データ＝バッファデータ ノー：ＶＣ−３を有するＡＵ−３は存在するか？ イエス：ポインタ識別子Ｈ１＝１？ イエス：出力データ：＝Ｈ１−バイト ノー：ポインタ識別子Ｈ２＝１？ イエス：出力データ：＝Ｈ２−バイト ノー：補助ルーチンへの飛び越し ノー：ＴＵ−３は存在するか？ イエス：ａ）ＡＵＤＡＴ＝１かおよび ｂ）ＴＵ３Ｄ（Ｂ）＝１かおよび肯定調整操作は存在し
ないかまたは ｃ）否定調整操作は存在するか？ イエス：読み出し命令の発生 読み出しカウンタＶＣ３ＲＣ（Ｂ）：＝ＶＣ３ＲＣ
（Ｂ）＋１ＭＯＤ ３２ 出力データ：＝バッファデータ ノー：ａ）ＡＵＤＡＴは１にセットされているかおよび ｂ）ＴＵＧ２Ｄ（Ｂ）は１にセットされているかおよび ｃ）Ｖ１は０にセットされているかおよび ｄ）Ｖ２は０にセットされているかおよび ｅ）Ｖ３は０にセットされているかまたは否定調整操作
が存在するかおよび ｆ）Ｖ３Ｐは０にセットされているかまたは否定調整操
作は存在しないかおよび ｇ）Ｖ４は０にセットされているか？ イエス：読み出し命令の発生 読み出しカウンタＬＯＲＣ（ＰＡ）：＝ＬＯＲＣ（Ｐ
Ａ）＋１ＭＯＤ １２ 出力データ：＝バッファデータ 終了：補助ルーチン： スタート： ａ）ＡＵＤＡＴ＝１かおよび肯定調整操作は存在するか
または ｂ）否定調整操作は存在するか？ イエス：ＡＵ−３列カウンタＡＵ３Ｓ（Ｂ）：＝ＡＵ３
Ｓ（Ｂ）＋１ＭＯＤ８７ ＡＵ−３列カウンタＡＵ３Ｓ（Ｂ）：＝２１またはＡＵ
３Ｓ（Ｂ）＝５８？ ノー：読み出し命令の発生 読み出しカウンタＶＣ３ＲＣ（Ｂ）：＝ＶＣ３ＲＣ
（Ｂ）＋１ＭＯＤ ３２ 出力データ：＝バッファデータ Ｊ１Ｄ＝１？ イエス：ＡＵ−３列カウンタＡＵ３Ｓ（Ｂ）＝０ ノー：読み出し決定回路の終わりに飛び越す 終了：付 録 Ｄ 送信ポインタ回路１５： スタート： ポインタアドレスＰＡの、アドレスバッファへの記憶 ポインタ識別子Ｈ１＝１またはＶ１＝１？ イエス：Ｈ１Ｖ１−ルーチンへの飛び越し ノー：ポインタ識別子Ｈ２＝１またはＶ２＝１？ イエス：Ｈ２Ｖ２−ルーチンへの飛び越し ノー：ポインタ識別子Ｈ３＝１またはＶ３＝１？ イエス：Ｈ３Ｖ３−ルーチンへの飛び越し ノー：Ｊ１Ｄ＝１？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ）としての位置識
別子の値の、ポインタメモリへの記憶 終了：Ｈ１Ｖ１−ルーチン： スタート： 実施すべき調整動作は存在するか？ ノー：ポインタ値を有するＨ１またはＶ１−バイトの形
成 終わりへの飛び越し イエス：調整情報の、ポインタメモリへの記憶 実施すべき肯定調整動作はあるか？ イエス：反転されたＩ−ビットを有するポインタ値を有
するＨ１またはＶ１−バイトの形成 終わりへの飛び越し ノー：反転されたＤ−ビットを有するポインタ値を有す
るＨ１またはＶ１−バイトの形成 終了：Ｈ２Ｖ２−ルーチン： スタート： 実施すべき調整動作は存在するか？ ノー：ポインタ値からＨ２またはＶ２−バイトの形成 終わりへの飛び越し イエス：実施すべき肯定調整動作はあるか？ イエス：反転されたＩ−ビットを有するポインタ値を有
するＨ２１またはＶ２１−バイトの形成 終わりへの飛び越し ノー：反転されたＤ−ビットを有するポインタ値からＨ
２またはＶ２−バイトの形成 終了：Ｈ３Ｖ３−ルーチン： スタート： ポインタ識別子Ｈ３＝１？ イエス：実施すべき調整動作は存在するか？ イエス：実施すべき肯定調整動作はあるか？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ−１）＝７８２？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝０ ノー：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，
ｎ−１）＋１ ノー：ポインタ値Ｐ_akt（ＰＡ，ｎ−１）＝０？ イエス：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝７８２ ノー：ポインタ値Ｐ_akt（ＰＡ，ｎ）：＝Ｐ_akt（ＰＡ，
ｎ−１）−１ ノー：実施すべき調整動作は存在するか？ イエス：実施すべき肯定調整動作はあるか？ イエス：コードルーチン１への飛び越し ノー：コードルーチン２への飛び越し 実ポインタ値Ｐ_akt（ＰＡ，ｎ）の、ポインタメモリへ
の記憶 終了：

【図面の簡単な説明】

【図１】ＶＣ−４コンテナを有するＳＴＭ−１フレーム
の概略図である。

【図２】ＳＴＭ−１信号の多重化構成を示す概略図であ
る。

【図３】従属ユニット群ＴＵＧ−２における、従属ユニ
ットＴＵ−１１，ＴＵ−１２それぞれの多重化構成を示
す概略図である。

【図４】バーチャルコンテナＶＣ−３における従属ユニ
ット群ＴＵＧ−２の多重化構成を示す概略図である。

【図５】従属ユニット群ＴＵＧ−３における従属ユニッ
ト群ＴＵＧ−２の多重化構成を示す概略図である。

【図６】バーチャルコンテナＶＣ−４における従属ユニ
ット群ＴＵＧ−３の多重化構成を示す概略図である。

【図７】管理用ユニット群ＡＵ−４における管理用ユニ
ットＡＵ−３の多重化構成を示す概略図である。

【図８】従属ユニットＴＵ−３に対するポインタロケー
ションを有する管理用ユニットＡＵ−４の概略図であ
る。

【図９】バーチャルコンテナＶＣ−１１，ＶＣ−１２お
よびＶＣ−２に対するポインタロケーションを有する多
重フレームの概略図である。

【図１０】本発明の回路装置に対する第１実施例を示す
線図である。

【図１１】図１０に示されているような回路装置に含ま
れている書き込み回路のブロック線図である。

【図１２】図１０に示されているような回路装置に含ま
れている受信ポインタ回路のブロック線図である。

【図１３】本発明の回路装置に対する第２実施例のブロ
ック線図である。

【図１４】図１３に示されている回路装置に含まれてい
る読み出し回路のブロック線図である。

【図１５】図１３に示されている回路装置に含まれてい
る読み出し回路のブロック線図である。

【符号の説明】

１，１３ バッファ、 ２ 受信制御回路、 ４ 書き
込み回路、 ５ 受信ポインタ回路、 ６ 受信カウン
タ回路、 ７ 受信アドレッシング回路、 ８Ｈ４−回
路、 ９ 書き込み決定回路、 １１ カウンタ、 １
４ 送信制御回路、 １７ 送信カウンタ回路、 １８
送信アドレッシング回路、 ２０ 読み出し決定回路

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ミヒャエル ニーゲル ドイツ連邦共和国 ニュルンベルク 10 トゥルン−ウント タクシスシュトラーセ 10 (72)発明者 ヘルムート ロイシュナー ドイツ連邦共和国 ニュルンベルク 10 トゥルン−ウント タクシスシュトラーセ 10

Claims (23)

【特許請求の範囲】
1. 【請求項１】 受信または送信すべき信号のデータバイ
   トを検出するための回路装置を有している同期伝送装置
   において、 制御回路（２，１４）を有しており、該制御回路は、 生じる可能性がある、それぞれの高いビットレートの搬
   送ユニットのポインタバイトをマーキングするための少
   なくとも１つのカウンタ（１１，１９）を含んでおり、 生じる可能性がある、それぞれの高いビットレートの搬
   送ユニットのデータバイトをカウントによってマーキン
   グするための少なくとも１つのカウンタ（６，１７）を
   有しており、 それぞれ最大ビットレートの搬送ユニットにおいて生じ
   る可能性がある、低いビットレートの搬送ユニットのそ
   れぞれの群に対して少なくとも１つの位置カウンタ
   （６，１７）を有しており、該カウンタは、前記群の低
   いビットレートの搬送ユニットにおけるデータバイトを
   カウントによってマーキングするために設けられてお
   り、かつ少なくとも、前記カウントおよび前記信号の搬
   送ユニットについての情報に基づいてペイロードバイト
   およびポインタバイトを識別するために設けられている
   ことを特徴とする同期伝送装置。
2. 【請求項２】 制御回路（２，１４）は、 −信号のペイロードバイトをバッファ（１，１３）に書
   き込みまたは該バッファから読み出し、 −その都度書き込みまたは読み出しカウンタを信号の搬
   送ユニットに割り当て、 −少なくとも、前記ペイロードバイトに割り当てられた
   前記書き込みまたは読み出しカウンタのカウントからバ
   ッファアドレスを形成し、かつ −前記ペイロードバイトの発生時に前記バッファ（１，
   １３）を解除するために設けられている請求項１記載の
   同期伝送装置。
3. 【請求項３】 制御回路（２，１４）は、識別されたポ
   インタバイトから少なくともポインタ値を推定するかま
   たは少なくともポインタ値を前記識別されたポインタバ
   イトに挿入するために設けられている請求項１または２
   記載の同期伝送装置。
4. 【請求項４】 制御回路（２，１４）は、 カウンタのカウントの評価によって、 −ＡＵ−ペイロードバイトおよびＡＵ−ポインタバイト
   を識別し、 −ＡＵ−ペイロードバイトを個々の搬送ユニットに割り
   当て、 −ＴＵ−ポインタバイトを識別し、かつ −否定調整動作があるとき、否定調整機会をペイロード
   バイトとして識別しかつ肯定調整動作があるとき、肯定
   調整機会をもはやペイロードバイトとして識別しないた
   めに設けられている請求項２または３記載の同期伝送装
   置。
5. 【請求項５】 制御回路（２，１４）は、ＡＵ−ポイン
   タバイトをカウントするために設けられている少なくと
   も１つのカウンタ（１１，１９）を有し、その際前記制
   御回路（２，１４）は、所定のカウントに達したとき、
   ＡＵ−ポインタバイトまたは可能な調整バイトに対する
   ポインタ識別子を形成するために設けられている請求項
   ４記載の同期伝送装置。
6. 【請求項６】 制御回路（２，１４）は、ＡＵ−ペイロ
   ード構造におけるデータバイトをカウントするために設
   けられている少なくとも１つのカウンタ回路（６，１
   ７）を有しておりかつ前記制御回路（２，１４）は、前
   記カウンタ回路（６，１７）のカウントの評価に基づい
   て、前記ＡＵ−ペイロード構造における前記データバイ
   トの位置を検出し、前記データバイトをＴＵ−搬送ユニ
   ットに割り当てかつＴＵ−ポインタバイトまたは可能な
   調整バイトに対するポインタ識別子を形成するために設
   けられている請求項５記載の同期伝送装置。
7. 【請求項７】 カウンタ回路（６，１７）は、 −ＶＣ−４またはＶＣ−３における列を検出するための
   少なくとも１つの列カウンタおよび行を検出するための
   少なくとも１つの行カウンタ、 −ＴＵ−３におけるペイロードバイトを識別するための
   少なくとも１つのＴＵ−３に対する１つの位置カウン
   タ、 −ＴＵＧ−２を識別するための１つのカウンタ、 −少なくとも１つのＴＵＧ−２におけるＴＵ−１２を識
   別するための少なくとも１つのカウンタ、 −少なくとも１つのＴＵ−１１におけるＴＵ−１１を識
   別するための少なくとも１つのカウンタ、 −ＴＵ−２，ＴＵ−１２およびＴＵ−１１に対するペイ
   ロードバイトを識別するための少なくともそれぞれのＴ
   Ｕ−２，ＴＵ−１２およびＴＵ−１１に対する少なくと
   も１つの位置カウンタを有している請求項６記載の同期
   伝送装置。
8. 【請求項８】 制御回路（２，１４）がアドレッシング
   回路（７，１８）を有しており、該アドレッシング回路
   は、 −ＶＣ−４またはＶＣ−３があるとき、それぞれ割り当
   てられた書き込みまたは読み出しカウンタのカウントか
   らバッファアドレスを形成し、 −ＴＵ−２があるとき、それぞれ割り当てられた書き込
   みまたは読み出しカウンタのカウントからおよびＴＵＧ
   −２の識別に対するカウンタのカウントからバッファア
   ドレスを形成し、 −ＴＵ−１２またはＴＵ−１１があるとき、それぞれ割
   り当てられた書き込みまたは読み出しカウンタのカウン
   トからおよびＴＵＧ−２の識別に対するカウンタのカウ
   ントおよびＴＵ−１２またはＴＵ−１１の識別に対する
   カウンタのカウントからバッファアドレスを形成するた
   めに設けられている請求項４から７までのいずれか１項
   記載の同期伝送装置。
9. 【請求項９】 制御回路（２，１４）は、それぞれＨ１
   またはＶ１およびＨ２またはＶ２−ポインタバイトに対
   するポインタ識別子があるとき、ポインタバイトからポ
   インタ値の部分を推定するためまたはポインタ値の部分
   をポインタバイト内に挿入するために設けられているポ
   インタ回路（５，１５）を有している請求項８記載の同
   期伝送装置。
10. 【請求項１０】 少なくとも、制御回路（２，１４）に
    含まれているアドレッシング回路（７，１８）によって
    形成すべきポインタアドレスによって識別されるメモリ
    ロケーションにポインタ値を記憶するために、ポインタ
    回路（５，１５）にポインタメモリが設けられている請
    求項９記載の同期伝送装置。
11. 【請求項１１】 アドレッシング回路（７，１８）は、 −ＶＣ−４およびＶＣ−３に対する固定された所定のポ
    インタアドレス、 −ＴＵＧ−２を識別するためのカウンタに依存してい
    る、ＴＵ−２に対するポインタアドレス、および −ＴＵＧ−２を識別するためのカウンタおよびＴＵ−１
    ２またはＴＵ−１１を識別するためのそれぞれのカウン
    タに依存している、ＴＵＧ−１２およびＴＵＧ−１１に
    対するポインタアドレスを形成するために設けられてい
    る請求項１０記載の同期伝送装置。
12. 【請求項１２】 制御回路（２，１４）は、信号のペイ
    ロードデータをバッファ（１）に書き込むために配列さ
    れておりかつポインタ回路（５）は大抵、新たに受信さ
    れたポインタ値と最後に受信されたポインタ値とが相応
    しかつこれまでの実ポインタ値と新しいポインタ値とが
    相応しなければ、新たに受信されたポインタ値を実ポイ
    ンタ値としてセットするために設けられている請求項４
    から１１までのいずれか１項記載の同期伝送装置。
13. 【請求項１３】 ポインタ回路（５）は、肯定または否
    定調整動作があるとき、搬送ユニットのＨ３またはＶ３
    −ポインタバイトの発生まで、ポインタ値をインクリメ
    ントまたはデクリメントしない請求項１２記載の同期伝
    送装置。
14. 【請求項１４】 カウンタ回路（６）のカウンタは、Ａ
    Ｕ−４またはＡＵ−３管理用ユニットの始めにその都度
    初期化される請求項１２または１３記載の同期伝送装
    置。
15. 【請求項１５】 制御回路（２）は、ペイロードデータ
    がないとき阻止信号を受信しかつ前記阻止信号は、ＡＵ
    −ペイロードバイトをカウントするために使用されるＡ
    Ｕ−位置カウンタ（１２）を阻止する請求項１２から１
    ４までのいずれか１項記載の同期伝送装置。
16. 【請求項１６】 実ポインタ値が、関連の位置カウンタ
    の内容に相応すれば、制御回路（２）は、ＡＵ−４，Ａ
    Ｕ−３，ＴＵ−３，ＴＵ−２，ＴＵ−１２またはＴＵ−
    １１の始めに対してその都度インジケータを出力するた
    めに設けられている請求項１２から１５までのいずれか
    １項記載の同期伝送装置。
17. 【請求項１７】 制御回路（２）は、ＡＵ−ポインタの
    始めを識別するためのＡＵ−ポインタコードを受信し、
    該ＡＵ−ポインタコードは、ＡＵ−ポインタバイトをカ
    ウントするためのＡＵ−ポインタカウンタ（１１）を初
    期化する請求項１２から１６までのいずれか１項記載の
    同期伝送装置。
18. 【請求項１８】 制御回路（２，１４）は、同期デジタ
    ルハイアラーキのＳＴＭ−１信号のペイロードをバッフ
    ァ（１）から読み出すために設けられておりかつＡＵ−
    ４，ＡＵ−３，ＴＵ−３，ＴＵ−２，ＴＵ−１２または
    ＴＵ−１１の始めに対するインジケータが供給されると
    き、ポインタ回路（１５）は、関連の位置カウンタのカ
    ウントから実ポインタ値を形成するために設けられてい
    る請求項１１から１７までのいずれか１項記載の同期伝
    送装置。
19. 【請求項１９】 ポインタ回路（１５）は、肯定または
    否定調整操作の場合に実ポインタ値をインクリメントま
    たはデクリメントするために設けられている請求項１６
    記載の同期伝送装置。
20. 【請求項２０】 制御回路（２，１４）は、同期デジタ
    ルハイアラーキのＳＴＭ−１信号のペイロードをバッフ
    ァ（１）から読み出すために設けられておりかつ制御回
    路（１４）は、ＳＴＭ−１フレームにおける列を検出す
    るための列カウンタおよびを行を検出するための行カウ
    ンタを有する送信フレームカウンタ回路（１９）を有し
    ている請求項５から１９までのいずれか１項記載の同期
    伝送装置。
21. 【請求項２１】 カウンタ回路（１７）のカウンタは、
    信号のフレームにおける９番目の列および４番目の行の
    始めにおいてその都度初期化される請求項２０記載の同
    期伝送装置。
22. 【請求項２２】 送信フレームカウンタ回路（１９）に
    おける列カウンタおよび行カウンタは、ＡＵ−ポインタ
    に対するポインタ識別子を検出するために使用される請
    求項２０または２１記載の同期伝送装置。
23. 【請求項２３】 受信または送信すべき、同期伝送装置
    の信号のデータバイトを検出するための回路装置におい
    て、制御回路（２，１４）が設けられており、該制御回
    路は、 生じる可能性がある、それぞれの高いビットレートの搬
    送ユニットのポインタバイトをマーキングするための少
    なくとも１つのカウンタ（１１，１９）を含んでおり、 生じる可能性がある、それぞれの高いビットレートの搬
    送ユニットのデータバイトをカウントによってマーキン
    グするための少なくとも１つのカウンタ（６，１７）を
    有しており、 それぞれ最大のビットレートの搬送ユニットにおいて生
    じる可能性がある、低いビットレートの搬送ユニットの
    それぞれの群に対して少なくとも１つの位置カウンタ
    （６，１７）を有しており、該カウンタは、前記群の低
    いビットレートの搬送ユニットにおけるデータバイトを
    カウントによってマーキングするために設けられてお
    り、かつ少なくとも、前記カウントおよび前記信号の搬
    送ユニットについての情報に基づいてペイロードバイト
    およびポインタバイトを識別するために設けられている
    ことを特徴とする同期伝送装置の信号のデータバイトの
    検出回路装置。