JPH09502310A - 時間又は空間ドメインにおいて切換を実行する方法 - Google Patents
時間又は空間ドメインにおいて切換を実行する方法Info
- Publication number
- JPH09502310A JPH09502310A JP6504182A JP50418294A JPH09502310A JP H09502310 A JPH09502310 A JP H09502310A JP 6504182 A JP6504182 A JP 6504182A JP 50418294 A JP50418294 A JP 50418294A JP H09502310 A JPH09502310 A JP H09502310A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- control memory
- address control
- frame
- basic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000007704 transition Effects 0.000 claims description 2
- 208000003251 Pruritus Diseases 0.000 claims 1
- 230000007803 itching Effects 0.000 claims 1
- 230000002123 temporal effect Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 9
- 230000001419 dependent effect Effects 0.000 description 4
- 230000001360 synchronised effect Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 2
- 238000013507 mapping Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/08—Time only switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
- H04J3/1605—Fixed allocated frame structures
- H04J3/1611—Synchronous digital hierarchy [SDH] or SONET
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0005—Switching elements
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J2203/00—Aspects of optical multiplex systems other than those covered by H04J14/05 and H04J14/07
- H04J2203/0001—Provisions for broadband connections in integrated services digital network using frames of the Optical Transport Network [OTN] or using synchronous transfer mode [STM], e.g. SONET, SDH
- H04J2203/0003—Switching fabrics, e.g. transport network, control network
- H04J2203/0012—Switching modules and their interconnections
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Time-Division Multiplex Systems (AREA)
- Optical Communication System (AREA)
- Magnetic Resonance Imaging Apparatus (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】
本発明は、時間又は空間ドメインにおいて切り換えを実行する方法に係る。この方法において、アドレス制御メモリ(66,93) に含まれたスイッチングデータに基づいて切り換えが行われ、到来するフレーム構造に基づいて基本的な切換ブロック(42)を定めて、そのタイムスロットの数が、フレームにおいて切り換えられるべき最低のハイアラーキレベル(TU-12) の信号の考えられる最大数に対応するようにし、上記基本的な切換ブロックは、切り換えに対して同じ形態で繰り返される。切り換えを簡単化するために、(i)アドレス制御メモリ(66,93) に記憶されるべきスイッチング命令の数は、基本的な切換ブロックのサイズに対応し、これにより、基本的な切換ブロックが上位レベルの信号も含むときに、上記信号が基本的な切換ブロックにおいていかに生じるかに基づいて所与の間隔でアドルス制御メモリ(66,93) に同じスイッチング命令が使用され、(ii)全フレーム構造の間に同じアドレス制御メモリ(66,93) が読み取られて、そのフレームの全てのタイムスロットにスイッチング命令を与え、そして (iii)アドレス制御メモリ(66,93) から読み取られたスイッチング命令は、交差接続されないタイムスロット中はスキップされる。
Description
【発明の詳細な説明】
時間又は空間ドメインにおいて切換を実行する方法発明の分野
本発明は、共通のフレーム構造を有する多数の異なるハイアラーキレベルの信
号に対し、時間ドメインにおいて切換を実行するための請求項1の前文に記載の
方法と、空間ドメインにおいて切換を実行するための請求項3の前文に記載の方
法とに係る。上記フレーム構造は、例えば、SDHシステムで使用されるSTM
−1信号のフレーム構造であり、このフレーム構造について、以下に詳細に説明
する。
従って、本発明の方法は、タイムスイッチ及びスペーススイッチの両方に使用
することができる。この点について、タイムスイッチとは、到来信号のフレーム
構造におけるタイムスロットの内容を出ていくフレーム構造におけるタイムスロ
ットへ切り換えることのできる装置を指す(時間における切り換え)。この装置
は、タイムスイッチと称するのに加えて、タイムスロット交換機とも称する。更
に、スペーススイッチとは、入りラインを出ラインに接続することのできる切換
装置を指す(空間における切り換え)。先行技術の説明
既知の切り換え方法においては、例えば、STM−1フレームの従属単位グル
ープ(TU−12、TU−2、TU−3)の切り換えは、TU−3レベルでは列
13からそしてTU−2及びTU−12レベルでは列19から切り換えをスター
トして、3、21又は63個の列へ別々にスイッチング命令を与えることにより
実施されている。従って、一度に1つのレベルで切り換えを行うことができる。
別の方法は、63列のブロックにおいて列19ないし270を切り換え、そして
TU−3レベルにおいて列13ないし18へ別々にスイッチング命令を与えるこ
とである。このように、3つのレベル全てにおいて同時に交差接続を行うことが
できる。
しかしながら、既知の切り換え方法の欠点は、実際上非常に複雑な装置を必要
とすることである。発明の要旨
本発明の目的は、上記欠点を克服することである。これは、請求項1の特徴部
分に開示された時間切り換えに関する本発明の方法と、請求項4の特徴部分に開
示された空間切り換えに関する本発明の方法とによって達成される。
本発明の考え方は、切り換えの観点から同じ形態でフレーム構造において繰り
返される基本的な切換ブロックを定めることによって到来信号のフレーム構造を
利用し、そして単に上記基本的な切換ブロックの切り換えに意図されたアドレス
制御メモリをベースとしてこのメモリを繰り返し読み取りそして交差接続されな
いタイムスロットにおいて切換命令をスキップすることにより全てのタイムスロ
ットの切り換えを実行することである。
本発明の解決策により、交差接続されるべき信号のレベルを実際のスイッチに
知らせる必要はない。従って、この解決策は、実際の装置を従来よりも更に簡単
に実施できるようにする。
以下、添付図面を参照し、STM−1信号をベースとする例について本発明を
詳細に説明する。図面の簡単な説明
図1は、単一のSTM−Nフレームの基本構造を示す図である。
図2は、単一のSTM−1フレームの構造を示す図である。
図3は、既存のPCMシステムからのSTM−Nフレームの組立を示す図であ
る。
図4は、STM−1フレーム及びこれに含まれた異なるサイズのブロックを示
す図である。
図5は、本発明のタイムスイッチ及び時間切換の実行を示す図である。
図6は、図5に示すタイムスイッチの読取ユニットを詳細に示す図である。
図7は、本発明のタイムスイッチにおけるアドレス制御メモリのスイッチング
命令を異なるチャンネルにいかに分配するかを3つの別々の場合について示す図
である。
図8は、3つの異なるハイアラーキレベルの信号が同時に切り換えられる場合
に本発明のタイムスイッチにおけるアドレス制御メモリのスイッチング命令を異
なるハイアラーキレベルのチャンネルにいかに分配するかを示す図である。
図9は、本発明の解決策をスペーススイッチに適用した場合を示す図である。好ましい実施例の詳細な説明
図1は、SDHネットワークに使用されるSTM−Nフレームの構造を示し、
そして図2は、単一のSTM−1フレームを示す。STM−Nフレームは、9行
及びNx270列のマトリクスを備え、各行と列との間の接続点に1バイトが存
在するようにされる。Nx9の最初の列の行1ないし3及び行5ないし9は、セ
クションオーバーヘッドSOHを備え、そして行4は、AUポインタを備えてい
る。フレーム構造体の残り部分は、Nx261列の長さを有するセクションで形
成され、STM−Nフレームのペイロードセクションを含む。
図2は、上記したように長さが270バイトの単一のSTM−1フレームを示
している。ペイロードセクションは、1つ以上の管理単位AUを備えている。図
示された例において、ペイロードセクションは、管理単位AU−4より成り、こ
れに最も高いレベルの仮想コンテナVC−4が挿入される。(或いは又、STM
−1転送フレームが3つのAU−3単位を含み、その各々がそれに対応する下位
レベルの仮想コンテナVC−3を含んでもよい。)VC−4は、次いで、各行の
始めに配置されて1バイトの長さをもつ経路オーバーヘッドPOH(全部で9バ
イト)と、次の2列に配置された固定スタフFSと、次の3列に配置されたTU
−3ポインタ即ちナルポインタインジケータNPIと、次の3列に配置された固
定スタフ即ちVC−3経路オーバーヘッド(VC−3 POH)と、実際のペイ
ロードセクションPLとで構成される。ナルポインタインジケータNPIは、T
U−3単位より成る従属単位グループTUG−3を、TU−2単位より成る従属
単位グループTUG−3から分離するのに使用される。
図3は、STM−Nフレームを既存のビット流でいかに形成できるかを示して
いる。これらのビット流(図の右側に示された1.5、2、6、8、34、45
又は140Mビット/s)は、第1の段階において、CCITTで指定されたコ
ンテナCにパックされる。第2の段階において、制御データを含むオーバーヘッ
ドバイトがこれらコンテナに挿入され、従って、上記仮想コンテナVC−11、
VC−12、VC−2、VC−3又はVC−4を得る(省略形の第1のサフィッ
クスはハイアラーキのレベルを表し、そして第2のサフィックスは、ビットレー
トを表す)。この仮想コンテナは、同期ネットワークを経てその付与点まで通過
する間に不変のままである。ハイアラーキのレベルに基づいて、更に、仮想コン
テナは、それらにポインタを与えることにより上記のいわゆる従属単位TU又は
AU単位(AU−3及びAU−4)のいずれかに形成される。AU単位は、ST
M−1フレームに直接マップすることができるが、TU単位は、従属単位グルー
プTUG及びVC−3及びVC−4単位を介してAU単位を形成するように組み
立てねばならず、これを次いでSTM−1フレームにマップすることができる。
図3において、マッピングは連続する細い線で示され、整列は破線で示され、そ
してマルチプレクスは、連続する太い線で示されている。
図3から明らかなように、STM−1フレームは多数の別々の方法で組み立て
ることができ、例えば、最高レベルの仮想コンテナVC−4の内容は、組立をス
タータしたレベル及び組立を実行した方法に基づいて変化し得る。従って、ST
M−1信号は、例えば、3つのTU−3単位、又は21個のTU−2単位、又は
63個のTU−12単位(或いは、上記単位のあるものの任意の組み合わせ)を
含んでもよい。上位レベルの単位が多数の下位レベルの単位を含み、例えば、V
C−4単位がTU−12単位を含む(図3の単一のVC−4単位には63個のこ
のような単位がある)ときには、下位レベル単位の各1つから第1バイトを最初
に連続的に取り出し、次いで、第2バイトを取り出し、等々とするようにインタ
ーリーブすることにより下位レベル単位が上位レベルフレームにマップされる。
従って、VC−4信号が、例えば、上記の63個のTU−12信号を含むときに
は、これらの信号は、図2に示すようにVC−4フレームに配置され、第1のT
U−12信号の第1バイトが最初に配置され、次いで、第2のTU−12信号の
第1バイトが配置され、等々となる。最後の信号、即ち第63番目のTU−12
信号の第1バイトの後に、第1のTU−12信号の第2バイトが続き、等々とな
る。
以下のテーブルは、STM−1フレームの列の内容を、該フレームがTU−1
2、TU−2又はTU−3単位を含むかどうかに基づいて概要として示すもので
ある。
SDHシステムは、例えば、参照文献〔1〕ないし〔3〕に詳細に述べられて
いる(参照文献は、本明細書に終わりにリストする)。
上記に基づき、STM−1信号のフレームを図4に示すように切り換えに対し
て示すことができる。これは、2つの形式のブロックより成り、例えば、各行の
セクション及び経路オーバーヘッドより成る第1の18バイトが第1ブロック4
1を形成し、そして各行のそれに続く63バイトが第2ブロック42を形成し、
単一のSTM−1フレーム4にはこれが4つ続いている。第1のブロックに含ま
れたデータは、交差接続されず(TU−3信号の場合の列13ないし18を除い
て)、出力フレームにおいても同じタイムスロットにおいて継続している。
図5及び6は、時間切換を実施するための本発明の解決策を示している。図5
は、タイムスイッチの構造を示すブロック図であり、図6は、図5に示す読取ユ
ニット63の詳細な図である。この例に示すタイムスイッチは、本発明と同日に
出願されたフィンランド特許出願第923295号及び第923296号の要旨
である。しかしながら、本発明の方法は、従来のタイムスイッチにも使用するこ
とができる。
タイムスイッチ(図5)は、最も大きなフレームブロックの2倍の大きさであ
る1つのメモリブロック61のみを備えている。従って、この場合に、メモリブ
ロック61のサイズは、126バイトとなる。メモリへの書き込みは、簡単なカ
ウンタ62によって制御され、このカウンタは、到来する信号フレームには同期
せず(クロック信号に同期し)、そして1から126までを連続的にカウントす
る。異なるサイズのフレームブロックを含む到来信号のバイトは、カウンタによ
り与えられるアドレスWAにおいてメモリへ連続的に書き込まれ、このアドレス
は各バイトごとに1つだけ増加される。書き込みは、到来する信号フレームに同
期せずに行われ、即ちフレーム内の任意の位置からスタートする。
カウンタ62により与えられる書き込みアドレスWAは、読取ユニット63、
特にその中の減算回路64(図6)へも供給され、該回路は、書き込みアドレス
から値63を減算することにより遅延を発生する(この場合は、交差接続遅延は
63バイトの長さを有し、そして一般的には、バイトでの最大フレームブロック
の巾の長さである)。このようにして得られる読み取りアドレスは、加算回路6
5へ送られ、該回路は、アドレス制御メモリ66から得たスイッチングデータに
読み取りアドレスを加える。
STM−1フレームの上記基本構造は、TU−2/3信号を、それらがTU−
12信号で形成されたかのように切り換えできるようにする。これは、STM−
1フレームの63個の連続するバイトを基本的な切換ブロックとして定めること
によって行うことができる。これらのブロック(STM−1フレームの列19−
81、82−144、145−207及び208−270)は全て同様に切り換
えられるので、それらに対して2つ以上のスイッチングマトリクスを定める必要
はない。従って、アドレス制御メモリは、63個分のメモリ位置という長さを有
し、これは上記のように繰り返し読み取られ、そして上記ブロックの各タイムス
ロットに交差接続を与えて、各TU−12チャンネルがそれ自身のスイッチング
命令を有するか、各TU−2チャンネルが3つの同様のスイッチング命令を有す
るか、又は各TU−3チャンネルが21個の同様のスイッチング命令を有するよ
うにする。
この例において、相対的な読み取りアドレスは、アドレス制御メモリにおける
スイッチングデータとして使用される。これは、アドレス制御メモリにおける各
メモリ位置のスイッチングデータが、フレーム構造体内のタイムスロットに含ま
れたデータの相対的な遷移を指示することを意味する。相対的アドレスは、信号
がその到来よりも相対的に早いタイムスロットにおいてタイムスイッチを出る場
合に正であり、そして逆の場合に負である。相対的なアドレスは、−62ないし
+62の(整数)値を有するが、各タイムスロットに有するのではなく、各タイ
ムスロットは、相対的な読み取りアドレスが存在し得るそれ自身の許容範囲を有
している。従って、各フレームブロック42の各行の第1のタイムスロットは、
正のアドルス値(0から+62まで)しかもたず、第2のタイムスロットは、−
1から+61までのアドレス値を有し、等々となり、そして最後のタイムスロッ
トは、負の値及びゼロのみを有し、即ち0から−62までのアドレス値を有する
ことになる(上記の最低及び最高の値全てが含まれる)。相対的な読み取りアド
レスの使用は、上記のフィンランド特許出願に詳細に開示されており、詳細につ
いてはこれを参照されたい。
異なるハイアラーキレベルの従属単位グループのマルチプレクシングは、バイ
トのインターリーブに基づくので、列19、22、25・・・268は第1のT
U−3単位を形成し、列20、23、26・・・269は第2のTU−3単位を
形成し、そして列21、24、27・・・270は第3のTU−3単位を形成す
るか、或いは対応的に、TU−2及び/又はTU−12単位を含む第1、第2及
び第3のTUG−3単位を形成する(図3参照)。従って、例えば、スイッチン
グ命令ワード(メモリ位置)1、4、7、10、13・・・16は、スイッチン
グ命令を第1のTU−3チャンネルに与え、命令ワード2、5、8、11、14
・・・62は、それを第2のTU−3チャンネルに与え、そして命令ワード3、
6、9、12、15・・・63は、それを第3のTU−3チャンネルに与える。
図7は、STM−1フレームが(i)TU−12単位のみ、(ii)TU−2単位
のみ、そして (iii)TU−3単位のみを含む場合に、アドレス制御メモリのスイ
ッチング命令ワード(メモリ位置)が異なるチャンネルにいかに接続されるかを
示している。
アドレス制御メモリは、位相識別回路67の出力67aからフレームの位相に
関する情報を受け取る。列1ないし12がフレーム内を進行するときに情報を与
える列フラグCFLGは、位相識別回路67の別の出力67bから得られる。こ
のフラグが有効である(これら列の間に)ときには、アドレス制御メモリの出力
が強制的にゼロにされ、即ちこれら列の間にアドレス回路65には交差接続デー
タが与えられない。相対的なアドレス0を考慮し、上記列のデータは、スイッチ
を「まっすぐに」通過する(即ち、それが到来したのと同じタイムスロットにお
いてスイッチを出る)。従って、加算回路65の出力は、値(WA−63)を有
し、一方、ブロック42の各タイムスロットは、値(WA−63+相対読み取り
アドレス)を有し、相対読み取りアドレスは、上記のようにタイムスロットに基
づきある範囲内にある。更に、アドレス制御メモリの内容は、列13ないし18
(上記テーブル参照)において解読されねばならず、即ちスイッチング命令が適
当であるかどうか照合しなければならない。列13ないし15以外の列がこれら
の列中にアドレスされる場合には、命令は適当ではなく、TU−3信号に関連し
た列に関与しないことになる。列16ないし18についても同じことが言える。
スイッチング命令が適当でない場合には、ナルポインタインジケータNPIが列
13ないし15へと発生され、そして対応的に固定スタフが列16ないし18へ
と発生される。命令が適当なTU−3レベルのスイッチング命令である場合は、
TU−3又はTU−2スイッチング命令の一部であるか、又はTU−12スイッ
チング命令である。いかなる場合にも当該列を切り換えることができる。という
のは、TU−2又はTU−12信号がTU−3型の命令によって切り換えられる
場合に、到来するTUG−3単位から切り換えられ、これは、この場合にTU−
3信号を含むことができないからである。それ故、ナルポインタインジケータの
位置が変化する場合に問題にならない。
図8は、基本的な切換ブロックが異なるハイアラーキレベルの信号の組み合わ
せより成る(これは、単一のSTM−1フレームをいかに組み立てできるかに基
づいていかなる種類のものでもよい、図3参照)ときのアドレス制御メモリの内
容の一例を示している。この場合に、同じ命令が、3メモリ位置の間隔で各TU
−3チャンネルにコピーされ、21メモリ位置の間隔で各TU−2チャンネルに
コピーされており、そして各TU−12チャンネルは、1つのスイッチング命令
しか有していない。
本発明の解決策は、図9に示すスペーススイッチ90にも使用できる。この例
において、スペーススイッチは、4つの入力及び4つの出力を有する。又、4つ
のマルチプレクサユニット91が設けられており、その各々は、4/1マルチプ
レクサ92及びアドレス制御メモリ93を備えている。各マルチプレクサ92の
入力は、スペーススイッチの対応する入力に接続され(第1のマルチプレクサに
ついてしか図示されていない)、そして各マルチプレクサの出力は、スペースス
イッチの出力の1つを形成する。各4/1マルチプレクサは、個別のアドレス制
御メモリ93によって制御される。この場合に、単一のアドレス制御メモリは、
63個のメモリ位置を有し、そしてスイッチングデータは、図7及び8に基づい
てグループ分けされる。しかしながら、この場合に、スイッチング命令の最も好
ましい形態は、相対的な読み取りアドレスではなく、絶対アドレスであり、即ち
到来するSTM−1信号の番号(入力ラインの番号)であり、この場合、1ない
し4である。この番号は、その特定の瞬間にマルチプレクサの出力へとバイトが
切り換えられるSTM−1信号を指示する。STM−1フレームが始まるときに
は、スイッチング命令ワードの読み取りが一度に1タイムスロットづつスタート
される。これは、命令ワード18まで続けられ、その後に、プロセスは開始点へ
復帰し、63個の命令ワードが全て読み取られる。これは4回行われ、その後に
新たなSTM−1フレームが開始する。列1ないし12の間に、スイッチングデ
ータは常にスキップされ、即ち交差接続は実行されず、データはまっすぐに切り
換えられる(第1入力のバイトは第1出力へ切り換えられ、第2入力のバイトは
第2出力へ切り換えられ、等々)。フレームの位相の関する情報は、位相識別回
路94から受け取られる。スペーススイッチにおいて、列13ないし18は、タ
イムスイッチの場合のように解読される必要はない。というのは、スペーススイ
ッチの場合に、タイムスイッチのように誤った切り換えが行われることがないか
らである。
スペーススイッチそれ自体は公知であるから、ここでは詳細に説明しない。
添付図面に図示された例を参照して本発明を上記に説明したが、本発明は、こ
れに限定されるものではなく、上記した本発明の考え方及び特許請求の範囲内で
種々の変更できることが明らかであろう。又、本発明は、SDH仕様のSTM−
1信号を参照して説明したが、本発明の解決策はいかなる時分割マルチプレクス
信号にも使用できる。
参考文献
〔1〕CCITTブルーブック、推奨規格G.709:「同期マルチプレクシ
ング構造(Synchronous Multiplexing Structure)」、1990年、5月
〔2〕SDH−Ny degital heirarki、TELE 2/90
〔3〕CCITTブルーブック、推奨規格G.783:「同期デジタルハイア
ラーキ(SDH)マルチプレクス装置の機能ブロックの特徴(Characteristics o
f Synchronous Digital Hierarchy (SDH) Multiplexing Equipment Functional
Blocks)」、1990年8月、付録B
─────────────────────────────────────────────────────
フロントページの続き
(81)指定国 EP(AT,BE,CH,DE,
DK,ES,FR,GB,GR,IE,IT,LU,M
C,NL,PT,SE),OA(BF,BJ,CF,CG
,CI,CM,GA,GN,ML,MR,NE,SN,
TD,TG),AT,AU,BB,BG,BR,BY,
CA,CH,CZ,DE,DK,ES,FI,GB,H
U,JP,KP,KR,KZ,LK,LU,MG,MN
,MW,NL,NO,NZ,PL,PT,RO,RU,
SD,SE,SK,UA,US,VN
【要約の続き】
取られたスイッチング命令は、交差接続されないタイム
スロット中はスキップされる。
Claims (1)
- 【特許請求の範囲】 1.共通のフレーム構造を有する多数の異なるハイアラーキレベルの信号に対 し時間切換を実行する方法であって、到来信号のタイムスロットの内容を書き込 みアドレス(WA)により決定されたメモリ位置においてメモリ(61)に書き込み、そ してアドレス制御メモリ(66)に含まれたスイッチングデータによって指示された メモリ位置において上記メモリ(61)から読み取り、到来信号のフレーム構造に基 づいて基本的な切換ブロックを定めて、そのタイムスロットの数が、切り換えら れるべき最低のハイアラーキレベル(TU-12) の信号の考えられる最大数に対応す るようにし、上記基本的な切換ブロックは、切り換えに対して同じ形態で繰り返 されるものである方法において、 上記アドレス制御メモリ(66)に記憶されるべきスイッチング命令の数は、上記 基本的な切換ブロック(42)のサイズに対応し、これにより、基本的な切換ブロッ クが上位レベルの信号も含むときに、上記信号が基本的な切換ブロック(42)にお いていかに生じるかに基づいて所与の間隔でアドレス制御メモリ(66)に同じスイ ッチング命令が使用され、 全フレーム構造の間に同じアドレス制御メモリ(66)が読み取られて、そのフレ ームの全てのタイムスロットにスイッチング命令を与え、そして 上記アドレス制御メモリ(66)から読み取られたスイッチング命令は、交差接続 されないタイムスロット中はスキップされることを特徴とする方法。 2.使用されるスイッチング命令は、フレーム構造内のタイムスロットに含ま れたデータの相対的な遷移を指示する相対的な読み取りアドレスであり、上記ス イッチング命令は、交差接続されないタイムスロット中は強制的にゼロにされる 請求項1に記載の方法。 3.共通のフレーム構造を有する多数の異なるハイアラーキレベルの信号に対 し空間ドメインの切り換えを実行する方法であって、アドレス制御メモリ(93)に 含まれたスイッチングデータに基づいて切り換えを行い、そして到来するフレー ム構造に基づいて基本的な切換ブロック(42)を定めて、そのタイムスロットの数 が、切り換えられるべき最低のハイアラーキレベル(TU-12) の信号の考えられる 最大数に対応するようにし、上記基本的な切換ブロック(42)は、切り換えに対し て同じ形態で繰り返されるものである方法において、 上記アドレス制御メモリ(93)に記憶されるべきスイッチング命令の数は、上記 基本的な切換ブロック(42)のサイズに対応し、これにより、基本的な切換ブロッ クが上位レベルの信号も含むときに、上記信号が基本的な切換ブロック(42)にお いていかに生じるかに基づいて所与の間隔でアドレス制御メモリ(93)に同じスイ ッチング命令が使用され、 全フレーム構造の間に同じアドレス制御メモリ(93)が読み取られて、そのフレ ームの全てのタイムスロットにスイッチング命令を与え、そして 上記アドレス制御メモリ(66)から読み取られたスイッチング命令は、交差接続 されないタイムスロット中はスキップされることを特徴とする方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI923297A FI91349C (fi) | 1992-07-17 | 1992-07-17 | Menetelmä kytkennän toteuttamiseksi aika- tai tilatasossa |
FI923297 | 1992-07-17 | ||
PCT/FI1993/000292 WO1994003021A1 (en) | 1992-07-17 | 1993-07-08 | Method for implementing switching in time or space domain |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09502310A true JPH09502310A (ja) | 1997-03-04 |
JP3366330B2 JP3366330B2 (ja) | 2003-01-14 |
Family
ID=8535632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50418294A Expired - Fee Related JP3366330B2 (ja) | 1992-07-17 | 1993-07-08 | 時間又は空間ドメインにおいて切換を実行する方法 |
Country Status (10)
Country | Link |
---|---|
US (1) | US5570358A (ja) |
EP (1) | EP0650652B1 (ja) |
JP (1) | JP3366330B2 (ja) |
AU (1) | AU671842B2 (ja) |
DE (1) | DE69322784T2 (ja) |
DK (1) | DK0650652T3 (ja) |
FI (1) | FI91349C (ja) |
HK (1) | HK1011820A1 (ja) |
NZ (1) | NZ253722A (ja) |
WO (1) | WO1994003021A1 (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6134218A (en) * | 1994-04-28 | 2000-10-17 | Pmc-Sierra (Maryland), Inc. | Many dimensional congestion detection system and method |
KR0161759B1 (ko) * | 1995-12-23 | 1998-12-01 | 양승택 | 종속 유니트(tu) 신호의 교차연결장치 |
CA2281691A1 (en) * | 1996-11-08 | 1998-05-14 | Brian Alleyne | Method and apparatus for detecting disabled physical devices and deleting undeliverable cells |
DE19712264A1 (de) * | 1997-03-24 | 1998-10-01 | Siemens Ag | Verfahren zur Übertragung von Datenblöcken und Datensignalen |
US6650637B1 (en) * | 1998-12-14 | 2003-11-18 | Lucent Technologies Inc. | Multi-port RAM based cross-connect system |
SE9901607L (sv) | 1999-05-04 | 2000-11-05 | Net Insight Ab | Växel |
CN1099792C (zh) * | 1999-06-26 | 2003-01-22 | 深圳市中兴通讯股份有限公司 | 单板大容量数字时分交换网络 |
GB2358764B (en) * | 2000-01-28 | 2004-06-30 | Vegastream Ltd | Casualty-based memory access ordering in a multriprocessing environment |
US6587937B1 (en) * | 2000-03-31 | 2003-07-01 | Rockwell Collins, Inc. | Multiple virtual machine system with efficient cache memory design |
US6870831B2 (en) | 2000-05-04 | 2005-03-22 | Pmc-Sierra, Inc. | Flexible, self-aligning time and space switch fabrics |
US6836486B2 (en) * | 2000-12-21 | 2004-12-28 | Nortel Networks Limited | Switching of low order data structures using a high order switch |
US20030002498A1 (en) * | 2001-06-05 | 2003-01-02 | Marc Boulais | Column-based reconfigurable switching matrix |
US7962645B2 (en) * | 2005-01-31 | 2011-06-14 | International Business Machines Corporation | Apparatus, system, and method for automatically mapping a tape library system |
US8489846B1 (en) | 2005-06-24 | 2013-07-16 | Rockwell Collins, Inc. | Partition processing system and method for reducing computing problems |
CN101394335B (zh) * | 2007-09-20 | 2011-01-19 | 中兴通讯股份有限公司 | 一种同步数字交叉连接的自路由的方法及系统 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2440672A1 (fr) * | 1978-10-30 | 1980-05-30 | Cit Alcatel | Commutateur spatial multiplex |
DE3122230A1 (de) * | 1981-06-04 | 1982-12-23 | Siemens AG, 1000 Berlin und 8000 München | Schaltungsanordnung fuer zeitmultiplex-fernmeldevermittlungsanlagen, insbesondere pcm-fernsprechvermittlungsanlagen, mit zeitmultiplexleitungen, deren zeitkanaele teils fuer nachrichtenverbindungen und teils zur uebertragung von signalisierungsinformationen dienen |
SE464003B (sv) * | 1989-06-26 | 1991-02-18 | Ellemtel Utvecklings Ab | Foerfarande att i en digital tidsvaeljare mellan abonnenter genomkoppla bredbandsfoerbindeler samt en anordning foer att genomfoera foerfarandet |
JP3169217B2 (ja) * | 1990-01-19 | 2001-05-21 | 株式会社日立製作所 | 時分割多元速度回線接続方法及び装置 |
GB9105922D0 (en) * | 1991-03-20 | 1991-05-08 | Plessey Telecomm | Time switch speech store module |
DE4116939A1 (de) * | 1991-05-24 | 1992-11-26 | Standard Elektrik Lorenz Ag | Koppelfeld zum durchschalten von kanaelen |
-
1992
- 1992-07-17 FI FI923297A patent/FI91349C/fi active
-
1993
- 1993-07-08 NZ NZ253722A patent/NZ253722A/en unknown
- 1993-07-08 DE DE69322784T patent/DE69322784T2/de not_active Expired - Lifetime
- 1993-07-08 AU AU45037/93A patent/AU671842B2/en not_active Ceased
- 1993-07-08 WO PCT/FI1993/000292 patent/WO1994003021A1/en active IP Right Grant
- 1993-07-08 US US08/373,203 patent/US5570358A/en not_active Expired - Lifetime
- 1993-07-08 JP JP50418294A patent/JP3366330B2/ja not_active Expired - Fee Related
- 1993-07-08 EP EP93914764A patent/EP0650652B1/en not_active Expired - Lifetime
- 1993-07-08 DK DK93914764T patent/DK0650652T3/da active
-
1998
- 1998-11-30 HK HK98112590A patent/HK1011820A1/xx not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
FI923297A0 (fi) | 1992-07-17 |
DE69322784T2 (de) | 1999-06-10 |
EP0650652A1 (en) | 1995-05-03 |
AU671842B2 (en) | 1996-09-12 |
US5570358A (en) | 1996-10-29 |
DK0650652T3 (da) | 1999-08-23 |
HK1011820A1 (en) | 1999-07-16 |
FI91349C (fi) | 1994-06-10 |
JP3366330B2 (ja) | 2003-01-14 |
DE69322784D1 (de) | 1999-02-04 |
NZ253722A (en) | 1995-12-21 |
WO1994003021A1 (en) | 1994-02-03 |
AU4503793A (en) | 1994-02-14 |
FI91349B (fi) | 1994-02-28 |
EP0650652B1 (en) | 1998-12-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
AU671278B2 (en) | Method for disassembling and assembling frame structures containing pointers | |
JP3366330B2 (ja) | 時間又は空間ドメインにおいて切換を実行する方法 | |
EP0788694B1 (en) | Method and equipment for elastic buffering in a synchronous digital telecommunication system | |
EP0645065B1 (en) | Method and equipment for monitoring the fill rate of an elastic buffer memory in a synchronous digital telecommunication system | |
US20040042462A1 (en) | Synchonous transmission network node | |
JP3477202B2 (ja) | 時間切換を実行する方法及びタイムスイッチ | |
US5535203A (en) | Method for implementing time switching, and a time switch |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |