JP2003069517A

JP2003069517A - 信号処理装置及び信号処理方法、多重化装置

Info

Publication number: JP2003069517A
Application number: JP2001260407A
Authority: JP
Inventors: Akira Okawa; 章大川; Toshio Kanayama; 敏雄金山; Toshiaki Hayashi; 俊明林; Koji Mizumoto; 浩二水本; Hiroyuki Fukushima; 裕之福島; Katsuichi Ohara; 克一大原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2001-08-29
Filing date: 2001-08-29
Publication date: 2003-03-07
Also published as: US20030043858A1; US7342946B2

Abstract

(57)【要約】【課題】入力データ信号の入力速度と同期クロック速度
の誤差を吸収し、データ信号を出力する信号処理装置及
び信号処理方法、多重化装置を提供する。【解決手段】入力信号を格納するメモリ部（１００）
と、前記メモリ部（１００）から入力信号に含まれるデ
ータ信号を抽出し、所望の出力速度でデータ信号を出力
する抽出部（２）とを有し、前記抽出部（２）は、前記
メモリ部（１００）から通知される前記入力信号の格納
情報に基づいてデータ信号を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ信号処理方法
及び装置に関し、特に非同期データ信号多重化装置に関
する。

【０００２】

【従来の技術】Ｎ：１非同期データ信号多重化装置は、
図１に示されるように、Ｎ個のインタフェース４から出
力されるデータ信号４０２を、多重化回路３により多重
化し、１つのデータ信号として出力する装置である。

【０００３】図１におけるＮ組のインタフェース４は、
入力データ信号をＦＩＦＯメモリ４１に格納し、そのＦ
ＩＦＯメモリ４１から抽出回路４２によりデータ信号を
抽出し、多重化回路３に出力する。それら複数のインタ
フェースから出力されたデータ信号４０２を、多重化回
路３が多重化し、その多重化データ信号３０２と、時分
割多重化周期の先頭を示す出力ＦＰ３０３とを出力す
る。

【０００４】この多重化装置における処理の例として３
組のインタフェースＡ、Ｂ、Ｃからデータ信号が出力さ
れる場合を図２に示す。この図において、数字が振られ
ている正方形はデータ信号を表す。また、この数字は、
入力された順に振られ、インタフェースＡは、１から始
まり、インタフェースＢは、２１から始まり、インタフ
ェースＣは、４１から始まる。また、この正方形で表さ
れているデータ信号を、正方形内の番号ｎを用いて、デ
ータ信号ｎと記すことにする。

【０００５】この図２において、インタフェースＡは、
多重化回路から出力ＦＰが出力されるごとに、データ信
号１からデータ信号４まで入力されている。また他のイ
ンタフェースも同様に４つのデータ信号が入力される。
そして、それぞれデータ信号は、インタフェースから同
期クロックに同期して出力される。多重化回路は、これ
らのインタフェースから出力されるデータ信号を多重化
し出力ＦＰと共に出力する。

【０００６】

【発明が解決しようとする課題】入力データ信号の入力
速度は、同期クロックのクロック速度より速い場合や遅
い場合がある。この場合、図２のように、各インタフェ
ースには、出力ＦＰを出力するごとに４つずつデータ信
号が入力されるのではなく、データ信号の入力速度が速
い場合は、５つ入力されたり、逆に入力速度が遅い場合
には、３つしか入力されないこともあり得る。

【０００７】例えば、図３のインタフェースＢのよう
に、出力ＦＰの出力ごとに３つのデータ信号しか入力さ
れないようなデータ信号の入力速度が遅い場合は、ＦＩ
ＦＯメモリへの入力速度がＦＩＦＯメモリから多重化回
路へデータ信号が送信される速度より遅いため、ＦＩＦ
Ｏメモリには入力データ信号がなくなり、多重化回路に
送信するデータが欠落する現象が発生する。

【０００８】逆に、インタフェースＣのように、出力Ｆ
Ｐの出力ごとに５つのデータ信号が入力されるようなデ
ータ信号の入力速度が速い場合は、ＦＩＦＯメモリへの
入力速度がＦＩＦＯメモリから多重化回路へ出力される
速度より速いため、ＦＩＦＯメモリが飽和し、データ信
号４５やデータ信号５０のようにＦＩＦＯメモリに蓄積
されずに破棄されるスリップ現象が発生する。

【０００９】このように、従来の多重化装置による時分
割多重化では、入力データ信号の入力速度と同期クロッ
クに誤差が生じている場合に、入力データ信号の廃棄、
または出力データの欠落が発生する問題があった。

【００１０】本発明は、このような問題点に鑑み、入力
データ信号の入力速度と同期クロック速度の誤差を吸収
し、データ信号を出力する信号処理装置及び信号処理方
法、多重化装置を提供することを目的とする。

【００１１】

【課題を解決するための手段】請求項１に記載の発明
は、入力信号を格納するメモリ部と、前記メモリ部から
入力信号に含まれるデータ信号を抽出し、所望の出力速
度でデータ信号を出力する抽出部とを有し、前記抽出部
は、前記メモリ部から通知される前記入力信号の格納情
報に基づいてデータ信号を出力することを特徴とする。
請求項１においては、入力データ信号が格納されるメモ
リ部の格納情報により、抽出部が入力信号の入力速度
と、同期クロックの速度との差を認識できるので、メモ
リ部からの入力信号を、その差に対応して処理したデー
タ信号を出力する。

【００１２】請求項２に記載の発明は、前記メモリ部
は、第１、第２、第３の３つのメモリ部で構成され、前
記入力信号は、第１、第２、第３のメモリ部の順に順次
格納され、前記第２のメモリ部は、自らの格納情報を前
記抽出部に通知することを特徴とする。請求項２におい
ては、メモリ部を３つに分割することにより、２番目に
格納されるメモリ部の蓄積情報だけで、抽出部が必要と
するメモリ部全体の蓄積情報を把握することが可能とな
る。また、それぞれのメモリ部の容量を変えることによ
り、出力データ信号の欠落や、入力信号の破棄が発生す
るまでの時間差を設定することができる。

【００１３】請求項４に記載の発明は、請求項１から３
記載の信号処理装置と、複数の前記信号処理装置から出
力されるデータ信号を多重化し、出力する多重化回路と
を備えることを特徴とする。請求項７においては、上述
した特長を有する複数の信号処理回路から出力されるデ
ータ信号を多重化する多重化回路を備えることにより、
信号処理回路の特徴を有する多重化装置となる。

【００１４】請求項５に記載の発明は、データ信号が入
力され、所望の出力速度でデータ信号を出力するデータ
信号処理方法であって、入力信号の入力速度が前記出力
速度より遅い場合は、前記データ信号に無効なデータ信
号を挿入したデータ信号を、前記出力速度で出力し、入
力信号の入力速度が前記出力速度より速い場合は、前記
データ信号に含まれる無効なデータ信号を削除したデー
タ信号を、前記出力速度で出力することを特徴とする。
請求項５においては、入力データ信号に無効なデータを
挿入することにより、出力データの欠落を防ぎ、入力デ
ータ信号に含まれる無効なデータ信号を削除することに
より、有効なデータ信号を優先的に出力する。

【００１５】

【発明の実施の形態】本発明の実施の形態における信号
処理装置及び多重化装置について図面を参照しながら説
明する。

【００１６】最初に、このデータ信号処理装置に連続し
て入力されるデータ信号の説明をする。入力データ信号
は、後述するデータ無符号のデータ長と等しいデータ長
からなるデータ信号の単位で構成される。また、それら
の入力データ信号は、有効なデータばかりではなく、無
効なデータであるデータ無符号も含んでいる。そのた
め、有効または無効なデータ信号を識別するために、有
効なデータには、有効なデータが始まることを示す符号
が付加され、有効なデータの末尾には、有効なデータの
終わりを示す符号が付加されている。

【００１７】次に、本実施の形態における多重化装置の
全体構成が示された図４について説明する。多重化装置
１０は、複数の入力インタフェース１と多重化回路３か
らなる。そのうち入力インタフェース１は、非同期に入
力される入力データ信号１０１を多重化回路３の同期ク
ロック３０１を基準に多重化回路３に出力する。そし
て、多重化回路３は、インタフェース１から出力された
データ信号２０２と他のインタフェースから出力された
データ信号を多重化し、出力データ３０２と出力ＦＰ３
０３とを多重化装置１０から出力する。

【００１８】次に、入力インタフェース１についての説
明をする。入力インタフェース１の構成は、３つのＦＩ
ＦＯメモリ部からなるＦＩＦＯメモリ部１００（前段Ｆ
ＩＦＯメモリ部１１、中段ＦＩＦＯメモリ部１２、後段
ＦＩＦＯメモリ部１３）と、抽出補正回路２からなる。

【００１９】ＦＩＦＯメモリ部１００は、入力データ信
号を格納するメモリである。また、抽出補正回路２は、
ＦＩＦＯメモリ部１００から出力されるデータ信号から
多重化回路３に出力するデータ信号を抽出する回路であ
る。

【００２０】次に、ＦＩＦＯメモリ部１００について説
明する。ＦＩＦＯメモリ部１００は、上述したように入
力データ信号を格納するメモリであるので、まず、入力
データ信号のＦＩＦＯメモリ部１００へ格納方法につい
て説明する。

【００２１】ＦＩＦＯメモリ部１００は、上述したよう
に前段ＦＩＦＯメモリ部１１と、中段ＦＩＦＯメモリ部
１２と、後段ＦＩＦＯメモリ部１３の３つのＦＩＦＯメ
モリで構成される。入力データ信号は、これら３つのＦ
ＩＦＯメモリに後段、中段、前段の順に順次格納され
る。具体的に、３つのＦＩＦＯメモリとも空きである状
態から入力データ信号が格納されるとしたとき、入力デ
ータ信号は、まず後段ＦＩＦＯメモリ部１３に格納され
る。そしてこの後段ＦＩＦＯメモリ部１３が飽和する
と、入力データ信号は中段ＦＩＦＯメモリ部１２に格納
され、さらに中段ＦＩＦＯメモリ部１２が飽和すると前
段ＦＩＦＯメモリ部１１に格納される。

【００２２】このような入力データ信号の格納方法か
ら、中段ＦＩＦＯメモリ部１２に入力データ信号が入っ
ていない枯渇状態では、ＦＩＦＯメモリ部１００の空き
メモリ容量に余裕があると判断できる。逆に、中段ＦＩ
ＦＯメモリ部１２が飽和状態であれば、ＦＩＦＯメモリ
部１００の空きメモリ容量に余裕はないと判断できる。

【００２３】このように、ＦＩＦＯメモリ部１００の入
力データ信号の格納量に着目すると、入力データ信号の
入力タイミングと多重化回路３に出力されるデータ信号
の出力タイミングとのずれを間接的に認識することが可
能となる。従って、ＦＩＦＯメモリ部１００は、中段Ｆ
ＩＦＯメモリ部１２の格納量の情報を抽出補正回路２に
通知する。

【００２４】また、後段ＦＩＦＯメモリ部１３の容量を
変更することにより、中段ＦＩＦＯメモリ部が空きとな
ってから有効なデータ信号の連続によりデータ信号の入
力遅延が補正されずデータ信号の欠落が発生するまでの
時間差を設定できる。また、前段ＦＩＦＯメモリ部１１
の容量を変更することにより、中段ＦＩＦＯメモリ部１
２が飽和してから有効なデータ信号の連続によりデータ
信号の入力過剰が補正されずデータ信号の廃棄が発生す
るまでの時間差を設定できる、次に、抽出補正回路２の
処理について説明した後、抽出補正回路２の構成を詳細
に説明する。

【００２５】抽出補正回路２は、中段ＦＩＦＯメモリ部
１２が空きであることを通知された場合は、多重化回路
３へ出力するデータ信号の出力速度よりも、入力データ
信号の入力速度が遅いと判断できるので、多重化回路３
へ出力するデータ信号の欠落を防ぐために、有効データ
と有効データとの間にデータ無符号を挿入する。

【００２６】また、抽出補正回路２は、逆に中段ＦＩＦ
Ｏメモリ部１２に空きがないことを通知された場合は、
多重化回路３へ出力するデータ信号の出力速度よりも、
入力データ信号の入力速度が速いと判断できるので、多
重化回路３へ出力するデータ信号に無効データがある場
合は、入力インタフェース１内で削除し、有効なデータ
を優先的に多重化回路３へ出力する。

【００２７】このように入力インタフェース１は、ＦＩ
ＦＯメモリ部１００の空き具合で入力データ信号の入力
速度を判断し、抽出補正回路２でデータの削除や挿入を
行う仕組みとなっている。

【００２８】次に、抽出補正回路２の詳細な説明をす
る。

【００２９】抽出補正回路２は、図４に示されるよう
に、セレクタ２４と、データ監視プロトコル処理回路２
１と、データ有効状態判定回路２２と、データ無符号生
成回路２３と、データ無符号保持判定回路２６と、デー
タ削除ＦＩＦＯメモリ２５からなる。

【００３０】データ監視プロトコル処理回路２１は、セ
レクタ２４から送信されるデータ信号の有効性などを監
視し、その監視結果をデータ有効状態判定回路２２また
はデータ無符号保持判定回路２６に通知する。

【００３１】データ有効状態判定回路２２は、データ無
符号生成回路２３にデータ無符号の生成を指示する。ま
た、データ有効状態判定回路２２は、中段ＦＩＦＯメモ
リ部１２から、中段ＦＩＦＯメモリ部１２のメモリ容量
の状態を通知される。

【００３２】データ無符号生成回路２３は、データ有効
状態判定回路２２から指示を受け、データ無符号を生成
すると共に、セレクタ２４に対し後述する指示を行う。

【００３３】セレクタ２４は、ライン２４１に出力する
データ信号を、データ無符号生成回路２３またはＦＩＦ
Ｏメモリ部１００のいずれかから出力するのかを切り替
える。この切り替えは、上記データ有効状態判定回路２
２からの指示により行われる。

【００３４】データ無符号保持判定回路２６は、データ
削除ＦＩＦＯメモリ２５に対し、データ削除ＦＩＦＯメ
モリ２５に格納されているデータ信号の削除を指示す
る。また、データ無符号保持判定回路２６は、中段ＦＩ
ＦＯメモリ部１２から、中段ＦＩＦＯメモリ部１２のメ
モリ容量の状態を通知される。

【００３５】以上に説明した複数の回路により抽出補正
回路２は構成されており、それぞれの回路は同期クロッ
ク３０１で同期している。なお、図中のライン１２２、
１２３、２０１、２１１、２１２、２２１、２３１、２
３２、２４１、２６１は信号線を表す。

【００３６】次に、この抽出補正回路２内の個々の回路
につき、その詳細を図５を用いて説明する。

【００３７】まず、データ監視プロトコル処理回路２１
は、シフトレジスタ２１ａと、２つのデコーダ２１ｂ、
２１ｃからなる。デコーダ２１ｂは、シフトレジスタ２
１ａからのデータ信号から、有効なデータ信号の先頭で
あることを示す符号またはデータ信号の末尾であること
を示す符号が検出された場合は、先頭の符号あるいは末
尾の符号を検出したことをデータ有効状態判定回路２２
へ通知する。デコーダ２１ｃは、シフトレジスタ２１ａ
からのデータ信号から、データ無符号を検出した場合
は、データ無符号を検出したことをデータ無符号保持判
定回路２６へ通知する。

【００３８】データ有効状態判定回路２２は、ラッチ２
２ａとＡＮＤ回路２２ｂからなる。ラッチ２２ａは、デ
ータ監視プロトコル処理回路２１から通知されたデータ
信号の有効または無効である状態を保持する。ＡＮＤ回
路２２ｂは、中段ＦＩＦＯ１２から枯渇状態が通知さ
れ、かつ、ラッチ２２ａにデータ無効状態が保持されて
いる場合に、データ無符号生成回路２３へデータ無符号
生成を通知する。

【００３９】データ無符号生成回路２３は、カウンタ２
３ａと、デコーダ２３ｂと、シフトレジスタ２３ｃから
なる。カウンタ２３ａは、データ有効状態保持回路２２
からデータ無符号生成の通知を受けて、同期クロック３
０１に同期してカウンタ値を０からデータ無符号のビッ
ト長と同じ値まで増加させる。デコーダ２３ｂは、カウ
ンタ２３ａのカウンタ値がデータ無符号のビット長と同
じ値になるまでシフトレジスタ２３ｃにデータ無符号の
送出を通知すると共に、セレクタ２４の入力を２３１側
へ切り替える。シフトレジスタ２３ｃは、デコーダ２３
ｂから通知を受けて同期クロック３０１に同期してデー
タ無符号をセレクタ２４へ送出する。

【００４０】セレクタ２４は、ライン２０１側の後段Ｆ
ＩＦＯ１３から入力されるデータ信号を削除ＦＩＦＯ２
５およびデータ監視プロトコル処理回路２１へ出力す
る。また、セレクタ２４は、データ無符号生成回路２３
から切り替えを通知された場合は、データ信号を入力す
るラインを２３１側へ切り替え、データ無符号生成回路
２３から出力されるデータ無符号を削除ＦＩＦＯ２５お
よびデータ監視プロトコル処理回路２１へ出力する。

【００４１】削除ＦＩＦＯ２５は、セレクタ２４から出
力されたデータ信号を格納し、多重化回路３へ出力す
る。また、データ無符号保持判定回路２６からデータ無
符号削除の通知を受けた場合に格納されたデータ信号を
削除する。

【００４２】データ無符号保持判定回路２６は、カウン
タ２６ｂと、ＡＮＤ回路２６ａと、デコーダ２６ｃから
なる。カウンタ２６ｂは、データ無符号を削除するため
の処理したビット単位で増分するカウンタである。ま
た、ＡＮＤ回路２６ａは、データ監視プロトコル処理回
路２１からデータ無符号が検出されたことの通知があ
り、かつ、デコーダ２６ｃから出力があり、かつ中段Ｆ
ＩＦＯ１２から飽和状態が通知されている場合に、削除
ＦＩＦＯ２５へデータ信号の削除を通知する。

【００４３】ここで、このデータ無符号保持判定回路２
６は、上述したように削除ＦＩＦＯ２５へデータ無符号
の削除を通知するが、連続してデータ無符号を削除する
通知を行わないことにする。具体的に、データ無符号が
２つ連続している場合は、１つ目のデータ無符号を削除
し、２つ目のデータ無符号は削除しないことにする。

【００４４】そのため、カウンタ２６ｂは、データ監視
プロトコル処理回路２１からデータ無符号を検出した通
知を受けて、同期クロック３０１に同期してデータ無符
号のビット長の２倍の値までカウンタ値を増加する。

【００４５】このとき、データ監視プロトコル処理回路
２１は、カウンタ値が１以上で、データ無符号のビット
長以下のときは、データ無符号を削除する通知をし、デ
ータ無符号のビット長より大きく、データ無符号のビッ
ト長の２倍の値以下のときは、データ無符号を削除する
通知をしない。このようにして、連続してデータ無符号
を削除しない。

【００４６】なお、図中のライン２６２、２６３、２１
３、２２２、２３３、２３２、２３４は信号線を表す。

【００４７】以上でインタフェース１の構成の説明を終
え、次に、インタフェース１の処理概要を図６のフロー
チャートを用いて説明する。なお、図６のフローチャー
トにおいて、「削除ＦＩＦＯ」は、データ削除ＦＩＦＯ
メモリ２５であり、「中段ＦＩＦＯ」は、中段ＦＩＦＯ
メモリ部１２を表す。

【００４８】まず、起動したときに、データ有効状態判
定回路にデータ無効をセットし、データ削除ＦＩＦＯメ
モリ２５に、データ無符号がセットされる初期処理が行
われる（Ｓ１）。

【００４９】この初期処理以降、インタフェース１は、
多重化回路３からのデータ信号読み出し要求があるかど
うかの判断（Ｓ２）を、各処理の終了ごとに行う。

【００５０】まず最初に、データ有効状態判定回路２２
は、データ有効を示しており、データ無符号保持判定回
路２６も、データ無符号を保持していない通常の状態で
の処理について説明する。

【００５１】データ信号読み出し要求を受けると（Ｓ２
でＹ）削除ＦＩＦＯから多重化回路へデータ信号が出力
される（Ｓ３）。次にデータ有効状態判定回路はデータ
有効を示しているので（Ｓ４でＹ）、後述する処理Ａが
行われる（Ｓ５）。次に、データ無符号の保持もしてい
ないので（Ｓ６でＮ）、再びステップＳ２の処理に戻
る。

【００５２】次に、処理Ａについて図７のフローチャー
トを用いて説明する。なおフローチャート中の後段ＦＩ
ＦＯメモリ部とは、後段ＦＩＦＯメモリ部１３を表す。

【００５３】処理Ａは、主にデータ有効状態判定回路２
２のデータ有効状態を必要に応じて更新する処理であ
る。

【００５４】まず、後段ＦＩＦＯメモリ部からデータ信
号を読み出し、削除ＦＩＦＯへ格納する（Ｓ２１）。そ
のデータ信号が有効データの開始を示す符号が付加され
ていて、かつ、データ有効状態判定回路２２のデータ有
効状態が無効であれば（Ｓ２２でＹ）、データ有効状態
判定回路２２のデータ有効状態を有効とする（Ｓ２
３）。

【００５５】また、後段ＦＩＦＯメモリ部から読み出し
たデータ信号が、有効なデータの最後を示す符号が付加
されていて、かつ、データ有効状態判定回路２２のデー
タ有効状態が有効であれば（Ｓ２２でＮ、Ｓ２４で
Ｙ）、データ有効状態判定回路２２のデータ有効状態を
無効とする（Ｓ２５）。

【００５６】次に、データ有効状態判定回路２２は、デ
ータ無効を示しており、データ無符号保持判定回路２６
は、データ無符号を保持している状態での処理について
説明する。

【００５７】ステップＳ４までは、上述した処理が行わ
れる。次に、データが無効なため（Ｓ４でＮ）、中段メ
モリが空きかどうかの判定が行われる。このとき中段メ
モリが空きでなければ（Ｓ８でＮ）、上述したステップ
Ｓ５、ステップＳ６と処理される。また、中段メモリが
空きであれば（Ｓ８でＹ）、データの入力速度が遅いこ
とを示しているので、削除ＦＩＦＯへデータ無符号を出
力する（Ｓ９）。以後ステップＳ６が処理される。

【００５８】次に、ステップＳ６において、データ無符
号を保持している（Ｓ６でＹ）場合について説明する。
データ無符号保持判定回路２６がデータ無符号を保持す
るのは、データ無符号保持判定回路２６にデータ監視プ
ロトコル処理回路２１からデータ無符号が検出されたこ
との通知があった場合である。

【００５９】このとき、処理Ｂの処理を行う。この処理
Ｂについて図８のフローチャートを用いて説明する。

【００６０】データ無符号を保持していて、中段ＦＩＦ
Ｏメモリ部１２がオーバーフローで、かつ、データ無符
号を連続して削除することにならない場合（Ｓ３１で
Ｙ）、データ信号の入力速度が速いため、削除ＦＩＦＯ
２５のデータ無符号を削除する（Ｓ３２）。

【００６１】次に、多重化回路よりデータ信号の読み出
し要求がない場合（Ｓ２でＮ）について図６を用いて説
明する。

【００６２】この場合、削除ＦＩＦＯが空きであれば
（Ｓ７でＹ）、上述したステップＳ８からの処理とな
る。また、削除ＦＩＦＯが空きでなければ、多重化回路
に出力するデータ信号が削除ＦＩＦＯに控えているの
で、多重化回路からの読み出し要求待ちの状態であり、
再びステップＳ２の処理となる。

【００６３】以上でインタフェース１の処理の概要の説
明を終え、次に、このように構成されたインタフェース
１に入力したデータ信号が、多重化回路３に出力される
までのインタフェース１の処理内容を、３つの場合に分
けて説明する。

【００６４】まず、第１の場合は、中段ＦＩＦＯメモリ
部１２が、空きも飽和もしない場合であり、その場合の
インタフェース１の処理内容を図９と図１０を用いて説
明する。

【００６５】図９は、インタフェースＡとインタフェー
スＢの２枚のインタフェースから、多重化回路３にデー
タ信号が出力される様子を示した図である。

【００６６】図９において、数字が振られている正方形
は、データ信号を示す。また、その数字は、入力された
順に振られており、インタフェースＡは１から始まり、
インタフェースＢは、２０１から始まる。以下、正方形
で囲まれたデータ信号を、その四角内の数字ｎを用い
て、データ信号ｎと記す。また、正方形で囲まれた
「無」は、データ無符号を意味する。

【００６７】次に、図９に記載されている語句の説明を
する。

【００６８】「前段メモリ入力データ」、「中段メモリ
入力データ」、「前段メモリ入力データ」は、それぞれ
前段ＦＩＦＯメモリ部１１への入力データ信号、中段Ｆ
ＩＦＯメモリ部１２への入力データ信号、後段ＦＩＦＯ
メモリ部１３への入力データ信号を表す。

【００６９】「中段メモリＥｍｐｔｙ」は、中段ＦＩＦ
Ｏメモリ部１２が空きかどうかを表す。また、「中段メ
モリＯｖｅｒＦｌｏｗ」は、中段ＦＩＦＯメモリ部１２
が飽和状態かどうかを表す。

【００７０】「データ有効」は、抽出補正回路２へ入力
されたデータ信号が有効なデータ信号かどうかを表す。
また、「データ無し符号保持」とは、データ無符号保持
判定回路２６が、データ監視プロトコル処理回路２１か
ら、データ無符号の検出通知を受け、データ無し符号保
持をしているのかどうか表す。

【００７１】なお、インタフェースＢについては、前段
メモリ入力データ（前段ＦＩＦＯメモリ部への入力デー
タ）と補正回路（抽出補正回路）出力データの記載とす
る。

【００７２】次に、多重化回路の「出力データ」とは、
多重回路３から出力されるデータを表し、「出力ＦＰ」
は、多重化したデータ信号の先頭を表す。

【００７３】次に、図９における具体的なデータ信号の
流れの例を、データ信号１を用いて説明する。まず、デ
ータ信号１は、前段ＦＩＦＯメモリ部１１に入力され
（Ｓ１０１）、中段ＦＩＦＯメモリ部１２を経て（Ｓ１
０２）、後段ＦＩＦＯメモリ部１３に格納される（Ｓ１
０３）。このように全てのＦＩＦＯメモリ部が空きであ
っても、上記順番で格納される。

【００７４】次に、データ信号１は、抽出補正回路２に
入力され（Ｓ１０４）、処理された後、抽出補正回路２
から出力され（Ｓ１０５）、多重化回路３から出力され
る（Ｓ１０６）。

【００７５】このような入力データ信号の流れを、ＦＩ
ＦＯメモリに着目して表現したのが図１０である。次に
図１０に記載されている語句の説明をする。

【００７６】「入力データ」とは、インタフェースＡに
入力されるデータ信号の番号を表し、データ無符号だけ
「０」と表す。また、「回路入力」とは、抽出補正回路
２に入力されるデータ信号の番号を表し、「回路出力」
とは、抽出補正回路２から出力されるデータ信号の番号
を表す。この場合もデータ無符号だけ「０」と表す。

【００７７】また、「Ｅｍｐｔｙ」は、中段ＦＩＦＯメ
モリ部１２が空きかどうかを表し、空きの場合は「１」
とし、空きが解除されると「０」とする。また、「デー
タ有効」とは、抽出補正回路２へ入力されたデータ信号
が有効なデータ信号かどうかを表し、有効な場合は、
「１」とし、無効な場合は「０」とする。

【００７８】なお、この第１の場合は、前段メモリ部１
１にデータ信号は格納されないので、前段メモリ部１１
は図示しない。

【００７９】次に、図１０の説明を、図９で説明したデ
ータ信号１の流れを対応させて説明する。図９における
Ｓ１０１からＳ１０３で、後段ＦＩＦＯメモリ部１３に
データ信号１は格納される（Ｓ１０３）。次に、抽出補
正回路２にデータ信号は入力される（Ｓ１０４）。そし
て抽出補正回路２からデータ信号は出力される（Ｓ１０
５）。

【００８０】なお、図９と図１０は、図９が連続的な表
現であり、図１０が、離散的な表現であるので、これら
表現方法の違いにより図の内容が異なるように見えるこ
とがある。

【００８１】以上説明した図９と図１０を用いて、第１
の場合の多重化装置１０の処理について説明する。

【００８２】図１０において、データ信号５より、初め
て中段ＦＩＦＯメモリ部１２に入力データ信号が格納さ
れるので、それまでの「Ｅｍｐｔｙ」は、空きの状態を
示す１となっている。また、図９においても「中段メモ
リＥｍｐｔｙ」は、空きの状態を示している。そして、
この空きの状態でデータ信号５が入力されることによ
り、空き状態が解除され、そのことを示す枯渇解除信号
は、中段ＦＩＦＯメモリ部１２から、データ有効状態判
定回路２２に通知される。

【００８３】次に、データ信号６が入力されるのと同じ
くして、データ信号１は、抽出補正回路２に入力され
る。このとき、データ信号１は、有効なデータの先頭を
示す符号が付加されているため、データ有効状態判定回
路２２は、データが有効であることを認識し、データ有
効状態判定回路２２にデータが有効であることが通知さ
れる。これにより、図９の「データ有効」は、データが
有効であることを示し、「データ無符号保持」もデータ
無符号不保持となる。また、図１０においても、データ
信号１が抽出補正回路２に入力された時点（Ｓ１０４）
では、データ信号１の有効性が判定されていないが、抽
出補正回路から出力される時点（Ｓ１０５）で「データ
有効」がデータの有効性を表す１となっている。

【００８４】このようにしてデータ信号１は、インタフ
ェースＡから出力され、インタフェースＢから出力され
たデータ信号２０１と共に多重化回路３から出力される
（図９のＳ１０６）。

【００８５】これ以降、中段ＦＩＦＯメモリ部１２は、
空きも飽和もしない状態が続く。また、入力データ信号
も、連続して有効なデータが入力されるので、図９のデ
ータ有効やデータ無し符号保持も変わらない。

【００８６】以上、中段ＦＩＦＯメモリ部１２が、空き
も飽和もしない場合の処理について説明した。

【００８７】次に、入力データ信号の入力速度が遅い第
２の場合について、図１１と図１２を用いて説明する。

【００８８】この第２の場合は、入力データ信号に、デ
ータ無符号が入力される。このデータ無符号は、図１１
において、正方形で囲まれた「無」に対応し、図１２で
は「ＩＣ」に対応している。

【００８９】なお、図１１の図の見方は、第１の場合に
用いた図９の見方と同じであり、図１２の図の見方も図
１０と図の見方と同じである。

【００９０】次に、第２の場合の処理について説明す
る。まずデータ信号５が入力されるまでは、第１の場合
と同様な処理を行う。次に、図１１または図１２におい
て、データ信号５が、中断ＦＩＦＯメモリ部１２から、
後段ＦＩＦＯメモリ部へ格納される（Ｓ２０１）ため、
中段ＦＩＦＯメモリ部１２は、空きとなる。そのため、
図１１において、「中段メモリＥｍｐｔｙ」は、Ｅｍｐ
ｔｙ解除から、再びＥｍｐｔｙとなり、図１２において
も、「Ｅｍｐｔｙ」は０となる。また、そのときデータ
信号１により、図１１において「データ有効」は、デー
タ有効となり、「データなし符号保持」は、データ無符
号不保持となる（Ｓ２０２）。

【００９１】そこで、データ無符号が中段ＦＩＦＯメモ
リ部１２に入力されるため（Ｓ２０３）、図１１におい
て、「中段メモリＥｍｐｔｙ」は、Ｅｍｐｔｙから、再
びＥｍｐｔｙ解除となり、図１２においても、「Ｅｍｐ
ｔｙ」は０となる。しかし、その後再び中段ＦＩＦＯメ
モリ部１２は、空きとなる。また、このとき中段ＦＩＦ
Ｏ１２の枯渇状態がデータ有効状態判定回路２２へ通知
される。

【００９２】次に、データ信号１から続く有効なデータ
の最後のデータ信号であるデータ信号５が、抽出補正回
路２に入力される（Ｓ２０４）。そのとき、上述したよ
うにデータ信号５には、有効なデータの末尾であること
を示す符号が付加されているため、データ監視プロトコ
ル処理回路２１により、データ有効状態判定回路２２は
データの無効を通知され、データ有効状態判定回路２２
はデータ無効状態にセットされる。従って図１１におい
て、「データ有効」は、データ無効となる。

【００９３】そして、データ信号５が抽出補正回路２か
ら出力された後、データ有効状態判定回路２２は、デー
タ無符号生成回路２３にデータ無符号の出力を指示し、
データ無符号生成回路２３は、セレクタ２４の入力をラ
イン２３１側へ切り替える。これにより、データ無符号
が挿入され、抽出補正回路２から出力される（Ｓ２０
５）。また、Ｓ２０５におけるデータ無符号を出力する
時点では、中段ＦＩＦＯメモリ部１２は、まだ空の状態
であるため、再びデータ無符号が挿入され、出力される
（Ｓ２０６）。

【００９４】次に、データ信号８の場合も同様に、中段
ＦＩＦＯメモリ部１２が、空き状態のため、データ無符
号が挿入される（Ｓ２０７）。

【００９５】以上説明したように、中段ＦＩＦＯメモリ
部１２が空きの状態で、かつデータが無効であれば、デ
ータ無符号を挿入することによりデータの欠落を防ぐこ
とができる。

【００９６】次に、入力データ信号の入力速度が速い第
３の場合について、図１３と図１４を用いて説明する。

【００９７】この第３の場合は、入力データ信号に、デ
ータ無符号が入力される。このデータ無符号は、図１３
において、正方形で囲まれた「無」に対応し、図１４で
は「ＩＣ」に対応している。そして、この第３の場合
は、データ無符号が削除される場合がある。この削除さ
れるデータは、図１４において「（ＩＣ）」と表す。ま
た、データ信号の入力速度が速いため中段ＦＩＦＯメモ
リ部１２のオーバーフローも発生する。その状態を、図
１３では「中段メモリオーバーフロー」で表し、図１４
では、「Ｏｖｅｒｆｌｏｗ」で表す。

【００９８】なお、図１３の図の見方は、第１の場合に
用いた図９の見方と同じであり、図１４の図の見方も図
１０と図の見方と同じである。

【００９９】次に、第３の場合の処理について説明す
る。まずデータ信号５が入力されるまでは、第１の場合
と同様な処理を行う。そして、データ信号５の入力によ
り、中段ＦＩＦＯメモリ部１２は、空きではなくなるた
め（Ｓ３０１）枯渇解除信号をデータ有効状態判定回路
２２に通知する。この後、この第３の場合において、中
段ＦＩＦＯメモリ部１２が空きとなることは無い。

【０１００】次に、データ信号１から連続した有効なデ
ータ信号の最後のデータ信号５が、抽出補正回路２に入
力される（Ｓ３０２）。この場合、第２の場合と異な
り、中段ＦＩＦＯメモリ部１２は空きではないので、デ
ータ無符号が挿入されることはない。その後、データ信
号１２の後の入力データ信号は、３つ連続してデータ無
符号が入力されている（Ｓ３０３）。このうち２つは、
後に削除されるデータ無符号である。

【０１０１】次に、データ信号１３が中段ＦＩＦＯメモ
リ部１２に格納されるため、中段ＦＩＦＯメモリ部１２
は飽和し、データ無符号保持判定回路２６に飽和が通知
される。また、図１３において、「中段メモリＯｖｅｒ
ｆｌｏｗ」は、Ｏｖｅｒｆｌｏｗを示し、図１４におい
て、「Ｏｖｅｒｆｌｏｗ」は、飽和を示す１となる。そ
して、データ信号１２が、抽出補正回路２に入力される
ことにより、図１３の「データ有効」は、データ無効と
なる（Ｓ３０５）。また、図１４においても、「データ
有効」は、データ無効を示す０となる。そして、データ
無符号が、抽出補正回路２に入力される。この状態で、
中段ＦＩＦＯメモリ部１２は、飽和しており、かつ、入
力データが、データ無符号であるので、このデータ無符
号は削除される（Ｓ３０６）。

【０１０２】次の状態も同様に中段ＦＩＦＯメモリ部１
２が飽和しており、かつ、入力データが、データ無符号
であるが、上述した連続してデータ無符号を削除しない
ようにしているので、このデータ無符号は削除されない
（Ｓ３０７）。

【０１０３】しかし、次のデータは、中段ＦＩＦＯメモ
リ部１２が飽和しており、かつ、入力データがデータ無
符号であり、連続して削除することにはならないので削
除される（Ｓ３０８）。その後、Ｓ３０９で上述の条件
によりデータ無符号は、削除される。

【０１０４】以上説明したように、中段ＦＩＦＯメモリ
部１２が飽和の状態で、かつデータが無効であれば、デ
ータ無符号を削除することによりスリップ現象を防ぐこ
とができる。

【０１０５】上記各実施の形態において、抽出補正回路
２は、抽出部に対応し、後段ＦＩＦＯメモリ部１３、中
断ＦＩＦＯメモリ部１２、前段ＦＩＦＯメモリ部１１
は、それぞれ第１、第２、第３のメモリ部に対応する。

【０１０６】また、データ監視プロトコル処理回路２１
は、監視部に対応し、データ有効状態判定回路２２は、
データ判定部に対応し、データ無符号生成回路２３は、
無効データ生成部に対応し、データ無符号保持判定回路
２６は、データ無符号判定部に対応し、データ削除ＦＩ
ＦＯメモリ２５は、削除部に対応する。

【０１０７】以下、本発明の要旨の一部を以下に列挙す
る。

【０１０８】（付記１）入力信号を格納するメモリ部
と、前記メモリ部から入力信号に含まれるデータ信号を
抽出し、所望の出力速度でデータ信号を出力する抽出部
とを有し、前記抽出部は、前記メモリ部から通知される
前記入力信号の格納情報に基づいてデータ信号を出力す
ることを特徴とする信号処理装置。

【０１０９】（付記２）前記メモリ部は、第１、第
２、第３の３つのメモリ部で構成され、前記入力信号
は、第１、第２、第３のメモリ部の順に順次格納され、
前記第２のメモリ部は、自らの格納情報を前記抽出部に
通知することを特徴とする付記１記載の信号処理装置。

【０１１０】（付記３）前記抽出部は、前記メモリ部
から所定の内容が通知された場合、前記入力信号に無効
なデータ信号を挿入したデータ信号を出力することを特
徴とする付記１記載の信号処理装置。これにより、入力
データ信号に無効なデータ信号を挿入することにより、
出力データ信号の欠落を防止する。

【０１１１】（付記４）前記抽出部は、前記メモリ部
から所定の内容が通知された場合、前記入力信号に含ま
れる無効なデータ信号を削除したデータ信号を出力する
ことを特徴とする付記１記載の信号処理装置。これによ
り、入力データ信号に含まれる無効なデータ信号を削除
することにより、有効なデータ信号を優先的に出力す
る。

【０１１２】（付記５）前記抽出部は、前記メモリ部
から出力されたデータ信号を監視する監視部と、前記メ
モリ部から格納情報の通知と、前記監視部からのデータ
信号の有効性の通知とを受けるデータ判定部と、前記入
力信号に挿入する無効データを生成する無効データ生成
部とを有し、前記無効データ生成部は、前記判定部から
の通知により、前記入力信号に無効データを挿入するこ
とを特徴とする付記１記載の信号処理装置。

【０１１３】メモリ部から入力データ信号の格納情報が
通知され、監視部からデータの有効性を通知されるデー
タ判定部が、２つの通知内容に基づき、無効データ生成
部に無効データの生成を指示し、無効データをデータ信
号に挿入する。この監視部からの通知は、データ信号が
無効なデータかどうかの通知内容である。

【０１１４】（付記６）前記抽出部は、前記メモリ部
から出力されたデータ信号を監視する監視部と、前記メ
モリ部から格納情報の通知と、前記監視部からのデータ
信号の有効性の通知とを受けるデータ無符号判定部と、
データ信号を削除する削除部とを有し、前記削除部は、
前記データ無符号判定部からの通知により、前記入力信
号に含まれる無効データを削除することを特徴とする付
記１記載の信号処理装置。

【０１１５】メモリ部から入力データ信号の格納情報が
通知され、監視部からデータの有効性を通知されるデー
タ無符号判定部が、２つの通知内容に基づき、削除部に
無効データの削除を指示し、無効データをデータ信号か
ら削除する。この監視部からの通知は、データ信号が無
効データかどうかの通知内容である。

【０１１６】（付記７）付記１から６記載の信号処理
装置と、複数の前記信号処理装置から出力されるデータ
信号を多重化し、出力する多重化回路とを備えることを
特徴とする多重化装置。

【０１１７】（付記８）データ信号が入力され、所望の
出力速度でデータ信号を出力するデータ信号処理方法で
あって、入力信号の入力速度が前記出力速度より遅い場
合は、前記データ信号に無効なデータ信号を挿入したデ
ータ信号を、前記出力速度で出力し、入力信号の入力速
度が前記出力速度より速い場合は、前記データ信号に含
まれる無効なデータ信号を削除したデータ信号を、前記
出力速度で出力することを特徴とする信号処理方法。

【０１１８】

【発明の効果】以上説明したように、本発明によれば、
入力データ信号の入力速度と同期クロック速度の誤差を
吸収し、データ信号を出力する信号処理装置及び信号処
理方法、多重化装置を提供できる。

【図面の簡単な説明】

【図１】Ｎ：１非同期データ信号多重化装置の全体図で
ある。

【図２】多重化装置における処理の例を示す図である。

【図３】多重化装置における処理の例を示す図である。

【図４】多重化装置の全体構成を示す図である。

【図５】多重化装置の全体構成の詳細を示す図である。

【図６】処理概要のフローチャートである。

【図７】処理Ａのフローチャートである。

【図８】処理Ｂのフローチャートである。

【図９】第１の場合におけるインタフェース１のタイム
チャートである。

【図１０】第１の場合におけるインタフェース１のメモ
リの様子を示す図である。

【図１１】第２の場合におけるインタフェース１のタイ
ムチャートである。

【図１２】第２の場合におけるインタフェース１のメモ
リの様子を示す図である。

【図１３】第３の場合におけるインタフェース１のタイ
ムチャートである。

【図１４】第３の場合におけるインタフェース１のメモ
リの様子を示す図である。

【符号の説明】

１…入力インタフェース２…抽出補正回路３…多重化回路１０…多重化装置１１…前段ＦＩＦＯメモリ部１２…中段ＦＩＦＯメモリ部１３…後段ＦＩＦＯメモリ部２１…データ監視プロトコル処理回路２２…データ有効状態判定回路２３…データ無符号生成回路２３２４…セレクタ２５…データ削除ＦＩＦＯメモリ２６…データ無符号保持判定回路１００…ＦＩＦＯメモリ部

───────────────────────────────────────────────────── フロントページの続き (72)発明者金山敏雄神奈川県横浜市港北区新横浜２丁目３番９号富士通ディジタル・テクノロジ株式会社内 (72)発明者林俊明神奈川県横浜市港北区新横浜２丁目３番９号富士通ディジタル・テクノロジ株式会社内 (72)発明者水本浩二神奈川県横浜市港北区新横浜２丁目３番９号富士通ディジタル・テクノロジ株式会社内 (72)発明者福島裕之神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者大原克一神奈川県横浜市港北区新横浜２丁目３番９号富士通ディジタル・テクノロジ株式会社内Ｆターム(参考） 5K028 AA01 KK01 KK12 NN31 SS26

Claims

【特許請求の範囲】

【請求項１】入力信号を格納するメモリ部と、前記メモリ部から入力信号に含まれるデータ信号を抽出
し、所望の出力速度でデータ信号を出力する抽出部とを
有し、前記抽出部は、前記メモリ部から通知される前記入力信
号の格納情報に基づいてデータ信号を出力することを特
徴とする信号処理装置。
【請求項２】前記メモリ部は、第１、第２、第３の３
つのメモリ部で構成され、前記入力信号は、第１、第２、第３のメモリ部の順に順
次格納され、前記第２のメモリ部は、自らの格納情報を前記抽出部に
通知することを特徴とする請求項１記載の信号処理装
置。
【請求項３】前記抽出部は、前記メモリ部から出力さ
れたデータ信号を監視する監視部と、前記メモリ部から格納情報の通知と、前記監視部からの
データ信号の有効性の通知とを受けるデータ判定部と、前記入力信号に挿入する無効データを生成する無効デー
タ生成部とを有し、前記無効データ生成部は、前記判定部からの通知によ
り、前記入力信号に無効データを挿入することを特徴と
する請求項１記載の信号処理装置。
【請求項４】請求項１から３記載の信号処理装置と、複数の前記信号処理装置から出力されるデータ信号を多
重化し、出力する多重化回路とを備えることを特徴とす
る多重化装置。
【請求項５】データ信号が入力され、所望の出力速度で
データ信号を出力するデータ信号処理方法であって、入力信号の入力速度が前記出力速度より遅い場合は、前
記データ信号に無効なデータ信号を挿入したデータ信号
を、前記出力速度で出力し、入力信号の入力速度が前記出力速度より速い場合は、前
記データ信号に含まれる無効なデータ信号を削除したデ
ータ信号を、前記出力速度で出力することを特徴とする
信号処理方法。