JP2000215658A - デ―タの転送方法 - Google Patents

Abstract

(57)【要約】 （修正有） 【課題】循環形ＦＩＦＯに記憶されたデータブロックの
各ビットに対応して、入力チャンネルでサンプリングさ
れたデータが、記憶装置内でデータをオーバーライトで
きるようにする。 【解決手段】書き込みポインタＳＺは最終書き込み操作
で書き込みを行ったステージを示し、他方、読み出しポ
インタＬＺは次の読み出し操作中に読み出すことのでき
るステージを示す。入力チャンネルの数の偶数倍である
記憶ステージをポイントするような別のポインタ、いわ
ゆるトリガーポインタＴＺが設けられ、このトリガーポ
インタの値は入力チャンネルの数の偶数倍に対応する
が、利用できる記憶ステージの数よりも大であってはな
らず、かつ先に読み出された記憶ステージの数よりも小
さくてはならない。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、所定のシーケンス
を維持しながら、最終ステージの出力端が最初のステー
ジの入力端に接続されているｎ個の記憶ステージを備え
た循環ＦＩＦＯ記憶装置により、前記所定のシーケンス
でサンプリングされたＮ個のチャンネルからプロセッサ
へデータを転送するための方法に関する。

【０００２】

【従来の技術】データを転送するための中間記憶デバイ
スとして、ＦＩＦＯリング記憶装置としても知られる循
環ＦＩＦＯメモリを使用できることは知られている。
Ｕ．ティーチェおよびＣｈ．シェンクによって著された
刊行物「半導体回路技術」第９版、２８６ページに、か
かるＦＩＦＯリング記憶装置の一例が記載されている。
このＦＩＦＯリング記憶装置の書き込みおよび読み出し
プロセスは書き込みポインタ（入力ポインタ）および読
み出しポインタ（出力ポインタ）によってそれぞれ制御
され、これらポインタはケースごとにデータをどの記憶
ステージに書き込みできるか、およびデータをどの記憶
ステージから読み出しできるかを、示すようになってい
る。一旦、このＦＩＦＯ記憶装置が満杯状態となると、
更にデータを入力してはならず、入力した場合、データ
はまだ読み出されていないデータにオーバーライトされ
ることになる。オーバーライトが支障を生じさせるよう
な状況を想像できるが、既知のリング記憶装置はかかる
無害のオーバーライトを可能にするような対策は講じて
いない。記憶内容のオーバーライトは認められないの
で、データを更に処理しなければならないようなプロセ
ッサと関連して検討すると、それほど大きくないフレキ
シビリティしか存在しない。既知のＦＩＦＯリング記憶
装置のケースではブロックが現在のデータを含むことの
保証がないのと同じように、所定の数の連続する記憶ス
テージからのブロックからプロセッサが常時読み出しを
行い、かつブロックの第１ステージで読み出しプロセス
が開始し、ブロックの最終ステージで終了することを保
証するような対策は講じられていない。

【０００３】

【発明が解決しようとする課題】接続されたデータ値の
ブロックを読み出すことは、ＭＡＸＩＭ社からのタイプ
ＭＡＸ１２５またはＭＡＸ１２６データ収集回路で既に
行われている。この回路は４つの入力チャンネルを提供
しており、これらチャンネルによって入力信号をサンプ
リングできる。４つのステージを備えた中間記憶装置に
はサンプリング値が記憶され、中間記憶装置は連続する
サンプリングの順にサンプリング値を収集するようにな
っている。ここで、４つのサンプリング値は１つのブロ
ックを形成し、このブロックはその後、プロセッサによ
って読み出しできる。４つのサンプリング値しか記憶で
きないので、記憶装置が満杯状態となった場合にはいつ
も、プロセッサは読み出しプロセスを実行しなければな
らない。このことは、より長いインターバルで、すなわ
ち４つの入力チャンネルにおける２つの連続する信号サ
ンプリング操作の間の時間差よりも長いインターバルで
読み出し操作を実行することが好ましいので、プロセッ
サは処理サイクルに関する時間が限定されていることを
意味する。このような公知のデータ転送プロセスを用い
ても、プロセッサが必要とするデータの読み出し操作に
関するプロセッサのフレキシビリティは限られている。

【０００４】本発明は、データの保全性を失うことな
く、プロセッサによる読み出しプロセスの時間制御に関
するフレキシビリティを高めることができる、データの
転送用の方法を提供するための条件を定めることにあ
る。

【０００５】

【課題を解決するための手段】この条件は、所定のシー
ケンスを維持しながら、最終ステージの出力端が最初の
ステージの入力端に接続されているｎ個の記憶ステージ
を備えた循環ＦＩＦＯ記憶装置により、前記所定のシー
ケンスでサンプリングされたＮ個のチャンネルからプロ
セッサへデータを転送するための方法であって、 ａ）ＦＩＦＯ記憶装置へのデータの書き込み操作ごと
に、最後に書き込みされた記憶ステージを指定する値
に、書き込みポインタをセットする工程と、 ｂ）ＦＩＦＯ記憶装置からのデータの読み出し操作ごと
に、その後読み出すべき記憶ステージを指定する値に読
み出しポインタをセットし、読み出しプロセスが常にｉ
×Ｎ個（ここでｉは整数であり、ｉ×Ｎ＜ｎである）の
記憶ステージからのデータの読み出しを常に行う工程
と、 ｃ）トリガーポインタを値ｊ×Ｎ（ｊは整数であり、ｊ
×Ｎ＜ｎかつｉ≦ｊである）にセットする工程と、 ｄ）書き込みプロセス後、書き込みポインタの値がトリ
ガーポインタの値以上であれば、読み出し操作を認める
工程と、 ｅ）各読み出し操作後、トリガーポインタの値をｉ×Ｎ
の１つのトリガーステップだけ増加する工程と、 ｆ）書き込みポインタの値が読み出しポインタの値に達
すると、読み出しポインタの値およびトリガーポインタ
の値をＮだけ増加する工程とを実施する、データを転送
するための方法によって満足される。

【０００６】本発明に係わる方法を使用することによ
り、一旦読み出しプロセスが認められれば、プロセッサ
は記憶装置の連続ステージ内に含まれる１つ以上の、デ
ータブロックを読み出し、更に処理することができる。
新しく到着したデータが既に記憶されているデータにオ
ーバーライトされたとしても、ＦＩＦＯ記憶装置の循環
構造により更に２つの読み出し操作の間の比較的長い時
間分離によって、トリガーポインタの使用および読み出
しポインタの順方向のステップ操作は次の読み出し操作
をするために、プロセッサがデータブロックの最初のデ
ータ値を含む記憶ステージで常にスタートすることを保
証し、更にこのようにサンプリングされたチャンネルか
ら生じた信号とプロセッサによって読み出された信号と
が連続してコヒーレントであることを保証する。従っ
て、読み出し操作の時間制御に関し、プロセッサの側で
かなりのフレキシビリティが保証される。

【０００７】本明細書の末尾の実施態様項には本発明の
さらなる効果的な改良例が示されている。次に、添付図
面を参照して本発明について説明する。

【０００８】図１に示された回路装置１０はアナログ入
力チャンネル１２を備えたアナログ−デジタルコンバー
タであり、このコンバータはこれらチャンネルへ送られ
たアナログ信号をデジタル信号に変換できる。これら信
号はデータ出力端１４から読み出すことができ、図には
示されていないプロセッサによって更に処理できるよう
になっている。

【０００９】図示されたアナログ−デジタルコンバータ
の正確な構造は説明する発明に関する限り重要ではない
ので、その本質的な部品しか簡単に説明せず、かつ本発
明に関連して説明するだけである。理解できるように、
４つの入力チャンネル１２へ送られる信号をサンプリン
グするために、瞬間値記憶装置１６〜２２が設けられて
いる。これら記憶装置１６〜２２はサンプル・ホールド
回路として知られているので、Ｓ／Ｈと表示する。これ
らサンプル・ホールド回路によって出力されるサンプリ
ング変数は、マルチプレクサ２４を介し、適当なコンバ
ータ回路２６へ送られる。コンバータ回路２６には基準
電圧源２８からの基準電圧を提供できる。次に、出力信
号はＦＩＦＯ記憶装置３０およびバッファ記憶装置３２
を介し、データ出力端１４へ到着する。ＦＩＦＯ記憶装
置３０は循環ＦＩＦＯ記憶装置、すなわちリング記憶装
置であり、後にこれら記憶装置を参照する。

【００１０】アナログ−デジタルコンバータ内の機能シ
ーケンスは、制御ロジック３４および制御レジスタ３６
によって制御される。この制御ロジック３４は制御信号
入力端３８を有し、これら入力端によって制御信号を制
御ロジックへ送ることができ、次にこの制御信号は制御
ロジック３４における特定のプロセスを開始させる。

【００１１】図２は、ＦＩＦＯ記憶装置３０の略図であ
り、この記憶装置では記憶ステージは循環構造となって
いることが図から理解できる。循環構造となっているこ
とは、最終ステージの出力端が最初のステージの入力端
に接続されていることを意味する。公知のように、最も
簡単な形態のＦＩＦＯ記憶装置は最初のステージの入力
端にデータを送り、最終ステージの出力端からデータを
出力するよう、ｎ個のステージを含むシフトレジスタと
なっている。

【００１２】新しいデータ値が入力されるごとに、第１
ステージから最終ステージへ１つのデータ値が他方のデ
ータ値の後に続くように、データ値をシフトするシフト
プロセスが開始される。このようなやり方によって最初
に入力されたデータは最初に出力される。従って、出力
端に生じるデータのシーケンスは入力端へ送られたシー
ケンスに正しく対応する。図２のＦＩＦＯ記憶装置３０
の特別な特徴はステージが循環構造となっていること、
すなわち最終ステージの出力端が最初のステージの入力
端に接続されるようなリング形状となっていることであ
る。図２では、下記の記載のために、１６個の記憶ステ
ージが設けられているものとするが、このステージの数
は一般にｎ個と表示でき、ここではｎ＝１６となってい
る。ＦＩＦＯリング記憶装置は読み出しおよび書き込み
操作をそれぞれ制御するために読み出しポインタまたは
書き込みポインタを利用することが知られている。これ
らポインタは、記載した実施例では総計１６のカウンタ
位置を取り得るカウンタによって最も簡単な形態に実現
できる。各ケースにおけるカウンタ位置は記憶デバイス
のステージのうちの１つをポイントする。よって、書き
込みポインタは最終書き込み操作で書き込みを行ったス
テージを示し、他方、読み出しポインタは次の読み出し
操作中に読み出すことのできるステージを示す。

【００１３】４つの入力チャンネル１２の連続するサン
プリングによって既に生じたデータ値の全データブロッ
クを、各読み出し操作中に読み出さなければならない旨
のリクエストがプロセッサからなされた時、データをブ
ロックごとに読み出しできるようにするために、１つの
読み出しポインタと１つの書き込みポインタを設けるだ
けでは十分ではない。結局、ＦＩＦＯ記憶装置３０内で
４つのデータ値の全ブロックを利用できるようになる前
に、プロセッサがあらかじめデータを読み出す必要性が
生じることもあり得る。

【００１４】このような理由から、入力チャンネル１２
の数の偶数の倍数である記憶ステージをポイントするよ
うな別のポインタ、いわゆるトリガーポインタが設けら
れる。図示した実施例では、このトリガーポインタは８
番目の記憶ステージをポイントする。異なるポインタを
設定し、モニタする制御ロジック３４により、ＦＩＦＯ
記憶装置３０への書き込み操作を開始した後に、８番目
の記憶ステージにいつ書き込みがなされたかを判断する
こと、すなわちトリガーポインタの値が書き込みポイン
タの値に等しくなったことを確認できる。このような条
件が満たされた時に限り、すなわち書き込みポインタが
トリガーポインタ以上となった時に限り、読み出し操作
がイネーブルされる。これによってプロセッサは４つの
データ値の２つの完全データブロックの各々がＦＩＦＯ
記憶装置３０内に既に存在した場合に限り、読み出し操
作を実行できるようになる。従って、プロセッサはこの
ような状態が好ましければ、これら２つのデータブロッ
クを読み出す状態となる。このような状態の発生および
読み出し操作の対応するイネーブル操作は一定のインタ
ーバルでプロセッサが問い合わせている、出力端４０に
生じる出力信号によって表示される。

【００１５】当然ながらこれらトリガーポインタは、出
力端４０に対応する信号を加えることにより、４番目の
記憶ステージの書き込みを行った後に、または１２番目
の記憶ステージに書き込みを行った後に限り、読み出し
操作を行うことができるよう、当然、４番目の記憶ステ
ージまたは１２番目の記憶ステージにセットしてもよ
い。

【００１６】８つの連続する記憶ステージに記憶された
データ値からデータブロックを読み出した後に、読み出
しポインタは９を示す。すなわち１〜９をセットし、よ
って９番目の記憶ステージで次の読み出し操作を開始す
る。各読み出し操作後、１回のトリガーステップにより
トリガーポインタの値は増加される。このトリガーポイ
ンタの値は入力チャンネルの数の偶数倍に対応するが、
利用できる記憶ステージの数よりも大であってはなら
ず、かつ先に読み出された記憶ステージの数よりも小さ
くてはならない。上記実施例では、トリガーステップは
値８を有するので、読み出し操作が完了した時にトリガ
ーポインタは１６番目の記憶ステージをポイントする。
従って、想定するケースでは、書き込みポイントは１６
番目の記憶ステージまで進んでいないので、プロセッサ
によって更に読み出し操作を実行することはできない。
読み出しがイネーブルされていないからである。書き込
みポインタの値が新しく設定されたトリガーポインタの
値に一致する場合に限り、次のデータブロックを読み出
すことができる。

【００１７】ポインタが相互作用し合うことにより４つ
の入力チャンネル１２の連続サンプリングによって発生
した４つのデータ値の完全データブロックを読み出しの
ために利用できるように常時保証できる。一般的にはこ
れらポインタのこのような相互作用は次のように定義で
きる。

【００１８】ｎ個の記憶ステージのＦＩＦＯ記憶装置に
より読み出し操作ごとにｉ×Ｎ個の記憶ステージを読み
出すと仮定する。ここで、Ｎは入力チャンネルの数であ
り、他方、ｉは整数であって、ｉ×Ｎ＜ｎである。

【００１９】処理の開始時における初期化プロセス中、
トリガーポインタＴＺはｊ×Ｎの値にセットされる。こ
こで、ｊは整数であり、ｊ×Ｎ＜ｎであり、ｉ≦ｊであ
る。

【００２０】各読み出し操作後、トリガーポインタＴＺ
はｉ×Ｎの１つのトリガーステップＴＳだけ進められ
る。このように書き込みよおび読み出し操作を制御する
ために、３つのポインタを使用することによっても、記
憶されたデータブロックと入力チャンネルでサンプリン
グされたデータとの間の相関性を失うことなく、記憶装
置内でデータをオーバーライトすることが可能となって
いる。このようなデータのオーバーライトは次のような
場合に起こり得る。すなわち長時間プロセッサがＦＩＦ
Ｏ記憶装置３０からのデータを必要とせず、よって記憶
装置内に連続的な書き込みを行った場合、１６番目の記
憶ステージから最初の記憶ステージまでもう１回書き込
みポインタがセットされる場合にデータのオーバーライ
トが生じ得る。当然ながらオーバーライトされたデータ
が失われ、現在のデータに置き換えられるが、プロセッ
サが各ケースで現在のデータしか必要としないか、また
は一部の古いデータのオーバーライトが更なる処理を阻
害しないよう、データが冗長であるようなアプリケーシ
ョンもある。

【００２１】記憶されたデータと入力チャンネルによっ
てサンプリングされたデータとの間の相関性が失われな
いように保証するために、オーバーライトの開始を設定
するチェックプロセスをまず開始する。このチェックプ
ロセスでは読み出しポインタと書き込みポインタとを比
較する。書き込みポインタの値が読み出しポインタの値
と等しくなれば、このことはまだ読み出されていない記
憶ステージへの書き込みが行われることを示す。この場
合、現在のデータによる記憶ステージのオーバーライト
が開始する。このような状態が検出されるとすぐに、読
み出しポインタの値は入力チャンネルの数だけ増加され
る。すなわち次の例では４だけ増加され、よって読み出
しポインタは第５番目の記憶ステージをポイントする。
このことは、次の可能な読み出し操作の場合に第５番目
の記憶ステージ内のデータにより、すなわち記憶ステー
ジ５〜８内に記憶されているデータブロックの第１デー
タ値により読み出しが開始することを意味する。同時
に、トリガーポインタの値も入力チャンネルの数だけ増
加され、記憶装置内で読み出しのための全データブロッ
クが利用できるようになった場合に、次の読み出し操作
しかイネーブルされないことが保証される。

【００２２】図３のフローチャートを参照し、ＦＩＦＯ
記憶装置３０を使ったデータ伝送プロセスを説明する。
スタート後、ステップ１において、書き込みポインタＳ
Ｚの値がトリガーポインタＴＺの値以上であるかどうか
を判断するためにチェックを行う。条件が満たされるま
でこのチェックプロセスを続ける。ステップ２におい
て、条件が満たされると、出力端４０における信号ＤＡ
ＴＡ＿ＡＶがアクティーブ状態とされ、この読み出しが
許可された旨の表示をプロセッサに行う。

【００２３】ステップ３では、呼び出しポインタによっ
て表示された記憶ブロックとトリガーポインタによって
表示された記憶ブロックとの間のデータブロックが既に
読み出されたかどうかを確認するためのチェックが行わ
れる。このチェックは記憶ステージを読み出すごとに１
だけ進められる読み出しポインタの値とトリガーポイン
タの値とを比較することによってこのチェックを実現で
きる。これら記憶ブロックが読み出されていれば、ステ
ップ４で信号ＤＡＴＡ＿ＡＶが非アクティブ状態とさ
れ、トリガーポインタは先の値とトリガーのステップＴ
Ｓとの合計から得られる新しい値にセットされる。ステ
ップ１へリターンした後に再び書き込みポインタの値が
トリガーポインタの値以上となったかどうかをチェック
する。実施可能であれば、ステップ２、３および４をも
う１回実行する。

【００２４】ステップ３で読み出し操作が行われていな
いと確認された場合、桁上げが既に行われたかどうか、
すなわち書き込みポインタＳＺの値が読み出しポインタ
ＬＺの値に等しくなった状態に達したかどうかのチェッ
クをステップ５で行う。桁上げが行われていなければ、
機能シーケンスはステップ３へリターンし、再び読み出
し操作が行われたかどうかのチェックを行う。しかしな
がら、桁上げが行われていれば、すなわちまだ読み出さ
れていない記憶ステージにデータのオーバーライトが行
われていれば、読み出しポインタの値だけでなく、トリ
ガーポインタの値も入力チャンネルの数だけ増加する。

【００２５】循環ＦＩＦＯ記憶デバイスにおける読み出
しポインタと書き込みポインタとトリガーポインタとの
相互作用により、入力チャンネルから出力チャンネルへ
データを転送する極めてフレキシブルな方法が得られ、
これによりデータの保全性を無傷に維持しながら、プロ
セッサはデータを非同期状態で読み出すことができる。

【００２６】以上の説明に鑑み、更に以下の項を開示す
る。 （１）所定のシーケンスを維持しながら、最終ステージ
の出力端が最初のステージの入力端に接続されているｎ
個の記憶ステージを備えた循環ＦＩＦＯ記憶装置によ
り、前記所定のシーケンスでサンプリングされたＮ個の
チャンネルからプロセッサへデータを転送するための方
法であって、 ａ）ＦＩＦＯ記憶装置へのデータの書き込み操作ごと
に、最後に書き込みされた記憶ステージを指定する値に
書き込みポインタ（ＳＺ）をセットする工程と、 ｂ）ＦＩＦＯ記憶装置（３０）からのデータの読み出し
操作ごとに、その後読み出すべき記憶ステージを指定す
る値に読み出しポインタ（ＬＺ）をセットし、読み出し
プロセスが常にｉ×Ｎ個（ここでｉは整数であり、ｉ×
Ｎ＜ｎである）の記憶ステージからのデータの読み出し
を常に行う工程と、 ｃ）トリガーポインタ（ＴＺ）を値ｊ×Ｎ（ｊは整数で
あり、ｊ×Ｎ＜ｎかつｉ≦ｊである）にセットする工程
と、 ｄ）書き込みプロセス後、書き込みポインタ（ＳＺ）の
値がトリガーポインタ（ＴＺ）の値以上であれば、読み
出し操作を認める工程と、 ｅ）各読み出し操作後、トリガーポインタ（ＴＺ）の値
をｉ×Ｎの１つのトリガーステップ（ＴＳ）だけ増加す
る工程と、 ｆ）書き込みポインタ（ＳＺ）の値が読み出しポインタ
（ＬＺ）の値に達すると、読み出しポインタ（ＬＺ）の
値およびトリガーポインタ（ＴＺ）の値をＮだけ増加す
る工程とを実施する、データを転送するための方法。

【００２７】（２）転送すべきデータがアナログデータ
であり、アナログデータを４つのチャンネルでサンプリ
ングし、アナログ−デジタルコンバータ内でデジタルデ
ータに変換し、よってＦＩＦＯ記憶デバイス（３０）内
でサンプリングされるチャンネルのシーケンスにこの変
換されたデジタルデータを記憶し、これにより４つの変
換されたデジタルデータの４つのブロックの各々を、１
つが他方のブロックに続くよう記憶できるようになる、
第１項記載の方法。

【００２８】（３）トリガーポインタ（ＴＺ）をまず値
８にセットし、よって８番目の記憶ステージにデータを
書き込む最初の時に、ＦＩＦＯ記憶デバイス（３０）か
らの読み出し操作をイネーブルし、各読み出し操作後、
トリガーポインタ（ＴＺ）の値を少なくとも４だけ増加
し、よってその後の読み出し操作において、少なくとも
４つの連続する記憶ステージからのデータを読み出すこ
とができる、第２項記載の方法。

【図面の簡単な説明】

【図１】本発明に係わるデータ転送方法を実施できる回
路装置の一例を示すブロック図である。

【図２】循環ＦＩＦＯ記憶デバイスの略図である。

【図３】図２の記憶デバイスで行われる書き込みプロセ
スおよび読み出しプロセスを示すフローチャートであ
る。

【符号の説明】

３０ 循環ＦＩＦＯ記憶装置 ＳＺ 書き込みポインタ ＬＺ 読み出しポインタ ＴＺ トリガーポインタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 リハルト オエド ドイツ連邦共和国 ラントシュット，ヴァ インチアールシュトラーセ 35 (72)発明者 マンフレット クリスト ドイツ連邦共和国 フライジング，アン デル モーザッハ ７

Claims (1)

【特許請求の範囲】
1. 【請求項１】所定のシーケンスを維持しながら、最終ス
   テージの出力端が最初のステージの入力端に接続されて
   いるｎ個の記憶ステージを備えた循環ＦＩＦＯ記憶装置
   により、前記所定のシーケンスでサンプリングされたＮ
   個のチャンネルからプロセッサへデータを転送するため
   の方法であって、 ａ）ＦＩＦＯ記憶装置へのデータの書き込み操作ごと
   に、最後に書き込みされた記憶ステージを指定する値に
   書き込みポインタ（ＳＺ）をセットする工程と、 ｂ）ＦＩＦＯ記憶装置（３０）からのデータの読み出し
   操作ごとに、その後読み出すべき記憶ステージを指定す
   る値に読み出しポインタ（ＬＺ）をセットし、読み出し
   プロセスが常にｉ×Ｎ個（ここでｉは整数であり、ｉ×
   Ｎ＜ｎである）の記憶ステージからのデータの読み出し
   を常に行う工程と、 ｃ）トリガーポインタ（ＴＺ）を値ｊ×Ｎ（ｊは整数で
   あり、ｊ×Ｎ＜ｎかつｉ≦ｊである）にセットする工程
   と、 ｄ）書き込みプロセス後、書き込みポインタ（ＳＺ）の
   値がトリガーポインタ（ＴＺ）の値以上であれば、読み
   出し操作を認める工程と、 ｅ）各読み出し操作後、トリガーポインタ（ＴＺ）の値
   をｉ×Ｎの１つのトリガーステップ（ＴＳ）だけ増加す
   る工程と、 ｆ）書き込みポインタ（ＳＺ）の値が読み出しポインタ
   （ＬＺ）の値に達すると、読み出しポインタ（ＬＺ）の
   値およびトリガーポインタ（ＴＺ）の値をＮだけ増加す
   る工程とを実施する、データを転送するための方法。