JP3074594B2

JP3074594B2 - 波形観測装置

Info

Publication number: JP3074594B2
Application number: JP07030158A
Authority: JP
Inventors: 毅彦河内
Original assignee: Anritsu Corp
Current assignee: Anritsu Corp
Priority date: 1995-01-25
Filing date: 1995-01-25
Publication date: 2000-08-07
Anticipated expiration: 2015-08-07
Also published as: JPH08201436A; US5706203A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、オシロスコープやスペ
クトラムアナライザ等の時間軸波形観測部として用いら
れ、アナログの信号をディジタルデータに変換して、波
形表示する波形観測装置に関する。

【０００２】

【従来の技術】例えば、アナログ式のオシロスコープ等
では、入力される被観測信号のレベルが予め設定したト
リガレベルをよぎるタイミング（トリガ発生時点とい
う）から時間軸の掃引を開始して、被観測信号と時間軸
の掃引との同期をとり、周期性のある被観測信号に対し
て、その波形が表示器の画面上で静止した状態で表示さ
れるようにしている。

【０００３】ところが、このようにトリガ発生時点から
時間軸を掃引するアナログ方式では、被観測信号がトリ
ガレベルをよぎる以前の波形を観測する機能、いわゆる
プリトリガ機能を実現することができない。

【０００４】このため、被観測信号を、そのレベルがト
リガレベルをよぎる以前からディジタル信号に変換して
メモリ回路に記憶し、トリガ発生以後に、そのトリガ発
生時点のデータより前のデータを初期データとして、メ
モリ回路から順番に読み出して波形表示するディジタル
式の波形観測装置によりプリトリガ機能が実現されてい
る。

【０００５】図３は、プリトリガ機能を有する従来の波
形観測装置１０の構成を示す図である。図３において、
サンプリング信号発生回路１１は、後述する制御装置２
０からのサンプリング開始要求信号を受けてからサンプ
リング停止要求信号を受けるまでの間、所定周期のサン
プリング信号を、Ａ／Ｄ変換器１２、アドレスカウンタ
１３、プリポイントカウンタ１４、ポストポイントカウ
ンタ１５および書込信号発生回路１６に出力する。

【０００６】Ａ／Ｄ変換器１２は、アナログの被観測信
号をサンプリング信号の周期でサンプリングしてディジ
タルデータに変換し、後述するＲＡＭ回路１９に出力す
る。アドレスカウンタ１３は、例えば９ビット出力のリ
ング状のバイナリカウンタで構成され、サンプリング信
号が入力する毎にＲＡＭ回路１９に対するアドレス値を
１０進数で０〜５１１まで一つずつ且つ巡回的に歩進さ
せることによりトリガが発生するまでは時間的に最新の
５１２個のディジタルデータをＲＡＭ回路１９に記憶さ
せる。

【０００７】プリポイントカウンタ１４は、トリガ発生
時点前の表示波形の基になるデータの数として予め設定
されたプリポイント値（例えば１００）までサンプリン
グ信号を受けたとき、即ち、ＲＡＭ回路１９にプリポイ
ント値分のディジタルデータが記憶されたとき、トリガ
許可信号を出力する。

【０００８】ポストポイントカウンタ１５は、トリガ信
号を受けてから、トリガ発生時点以後の表示波形の基に
なるデータの数として予め設定されたポストポイント値
（例えば４１２＝５１２−プリポイント値）までサンプ
リング信号を受けたとき、サンプリング停止要求信号を
サンプリング信号発生回路１１および制御装置２０へ出
力する。このポストポイントカウンタ１５は、リング状
に構成されたアドレスカウンタ１３が、トリガ信号を受
けてから必要数（４１２個）のデータをＲＡＭ回路１９
に記憶した後にさらにアドレスを進めて有効な記憶デー
タを書き換え更新しないようにサンプリング信号の発生
を停止させるために設けられている。

【０００９】書込信号発生回路１６は、サンプリング信
号に同期して変化するアドレスカウンタ１３の出力とＡ
／Ｄ変換器１２から出力されるディジタルデータがとも
に安定したタイミングに書込信号をＲＡＭ回路１９に出
力してＡ／Ｄ変換器１２の出力をＲＡＭ回路１９へ記憶
させる。

【００１０】一方、トリガ発生回路１７は、プリポイン
トカウンタ１４から出力されるトリガ許可信号を受けた
後に、被観測信号のレベルが、予め設定されたトリガレ
ベルをよぎるときに、トリガ信号をポストポイントカウ
ンタ１５およびアドレス記憶器１８へ出力する。

【００１１】アドレス記憶器１８は、トリガ信号を受け
たときのアドレスカウンタ１３の出力値を記憶する。

【００１２】ＲＡＭ回路１９は、アドレスの個数が５１
２のランダムアクセスメモリであり、書込信号を受ける
毎に、アドレスカウンタ１３の出力値で示されるアドレ
スにＡ／Ｄ変換器１２から出力されているディジタルデ
ータを記憶させる。

【００１３】制御装置２０は、ポストポイントカウンタ
１５からサンプリング停止要求信号を受けると、アドレ
ス記憶器１８に記憶されたアドレス値Ａからプリポイン
ト値分前のデータのアドレス値、即ち、表示すべき波形
の先頭データが記憶されているメモリアドレスを、演算
によって算出し、この算出したアドレス値を読出開始ア
ドレスとして、ＲＡＭ回路１９に記憶されているディジ
タルデータの読出しを開始し、読み出した５１２個のデ
ータを振幅データに変換して表示器２１へ出力する。表
示器２１は、制御装置２０から出力される一連の振幅デ
ータを波形表示する。

【００１４】このようにして、表示器２１の画面には、
例えば図４に示すように、トリガ発生時点より以前の波
形を含む波形が表示されることになる。

【００１５】

【発明が解決しようとする課題】しかしながら、このよ
うな構成の従来の波形観測装置には、次のような解決す
べき問題があった。

【００１６】（１）ＲＡＭ回路周辺のハードウエア構成
が大きく且つ複雑で、しかも、アドレス信号、およびデ
ータ信号がともに安定にＲＡＭ回路に入力されている状
態で書込信号を入力させるという処理をサンプリング信
号の１周期の間に行なわなければならず、サンプリング
周期が短くなるとこのタイミング合わせが非常に困難に
なり、高速なサンプリングに対応できない。

【００１７】（２）読出開始アドレスを、アドレスカウ
ンタがリング状であることを考慮した演算によって算出
しなくては、ＲＡＭ回路に記憶されたディジタルデータ
の読出しを開始できないので、次の一画面分のデータの
取込みがすぐにできず、その間の被観測信号の変動を見
過ごす確率が高くなる。

【００１８】本発明は、このような問題を解決し、構成
が簡単で高速サンプリングに対応でき、しかも、演算処
理をすることなく有効なデータの読出しをすぐに開始で
きる波形観測装置を提供することを目的としている。

【００１９】

【課題を解決するための手段】前記目的を達成するため
に、本発明の波形観測装置は、所定周期のサンプリング
信号を出力するサンプリング信号発生回路（３１）と、
入力される被観測信号を前記サンプリング信号の周期で
サンプリングするとともにディジタルデータに変換する
Ａ／Ｄ変換器（３２）と、独立した入力ポート、出力ポ
ート、書込クロック端子および読出クロック端子を有
し、前記Ａ／Ｄ変換器から前記入力ポートを介して入力
されるディジタルデータを、前記書込クロック端子に前
記サンプリング信号が入力される毎に順番に記憶し、該
記憶したディジタルデータを前記読出クロック端子に読
出信号が入力される毎にその記憶した順に前記出力ポー
トから一つずつ出力するＦＩＦＯメモリ（３３）と、前
記サンプリング信号発生回路から前記サンプリング信号
が所定数出力されたときトリガ許可信号を出力するトリ
ガ許可回路（３４）と、前記トリガ許可回路から前記ト
リガ許可信号が出力された以後にトリガ信号を発生する
トリガ発生回路（３５）と、前記トリガ許可信号が出力
されてから前記トリガ信号が発生するまでの間、前記サ
ンプリング信号と同一周期の第１の読出信号を前記ＦＩ
ＦＯメモリの前記読出クロック端子に入力する擬似読出
回路（３６）と、前記トリガ信号が発生した以後に前記
第１の読出信号に代わって第２の読出信号を前記ＦＩＦ
Ｏメモリの前記読出クロック端子に入力し、該ＦＩＦＯ
メモリに記憶されているディジタルデータを前記出力ポ
ートから読み出す読出手段（４０）と、前記読出手段に
よって読み出されるディジタルデータを基に、波形表示
する表示手段（４０、４２）とを備えている。

【００２０】

【作用】このように構成したため、本発明の波形観測装
置では、Ａ／Ｄ変換器から出力されるディジタルデータ
は、サンプリング信号に同期してＦＩＦＯメモリに順番
に記憶され、所定数のディジタルデータがＦＩＦＯメモ
リに記憶されてからトリガ信号が発生するまでの間、書
込み周期と同一周期の第１の読出信号がＦＩＦＯメモリ
に入力され、ＦＩＦＯメモリへのディジタルデータの書
込みと読出しとが並行して行なわれる。即ち、この間は
時間的に最新のディジタルデータをＦＩＦＯメモリに書
き込む動作と、ＦＩＦＯメモリ内に記憶された時間的に
最古のディジタルデータを読み捨てる動作とを並行して
且つ同一周期で行なっていることになり、その結果、Ｆ
ＩＦＯメモリ内には、常に時間的に新しい所定数のディ
ジタルデータが残されていることになる。

【００２１】そして、トリガ信号が発生すると第１の読
出信号による読出しを停止することにより、ＦＩＦＯメ
モリ内には、トリガ発生時点以前の所定数のディジタル
データを記憶した状態でトリガ発生時点以後のディジタ
ルデータの書込みが行なわれ、トリガ信号が発生した後
に、第１の読出信号に代わる第２の読出信号がＦＩＦＯ
メモリに入力されると、ＦＩＦＯメモリに記憶されてい
るディジタルデータのうち、トリガ発生時点より所定数
前に記憶されたディジタルデータから順番に読み出さ
れ、このデータに基づいて波形表示される。

【００２２】

【実施例】以下、図面に基づいて本発明の一実施例を説
明する。図１は、一実施例の波形観測装置３０の構成を
示している。

【００２３】この図において、サンプリング信号発生回
路３１は、後述する制御装置４０から出力されるサンプ
リング開始要求信号を受けると、所定周期（例えば２５
ｎＳ）のサンプリング信号の出力を、サンプリング停止
要求信号を受けるまで出力する。

【００２４】Ａ／Ｄ変換器３２は、アナログの被観測信
号をサンプリング信号が立ち上がる毎にサンプリングし
てディジタルデータに変換し、ＦＩＦＯメモリ３３へ出
力する。

【００２５】ＦＩＦＯメモリ３３は、それぞれ独立した
入力ポート３３ａ、出力ポート３３ｂ、書込クロック端
子３３ｃ、読出クロック端子３３ｄおよびフラグ端子３
３ｅを有し、書込クロック端子３３ｃへ入力される信号
が立ち下がる毎に入力ポートに入力されているデータを
内部の書込ポインタ値が示す領域に記憶して書込ポイン
タ値を１つ更新し、また、読出クロック端子３３ｄへ入
力される信号が立ち下がる毎に内部の読出ポインタ値が
示す領域に記憶されているデータを出力ポート３３ｂか
ら出力して読出ポインタ値を１つずつ更新するように構
成された先入れ先出し方式のメモリであり、ここでは、
内部のデータ記憶領域数、即ち、書込ポインタ値および
読出ポインタ値の最大値が５１２とする。

【００２６】ＦＩＦＯメモリ３３は、一般的に書込ポイ
ンタ値が読出ポインタ値を追い越すことができないよう
に内部で規制されており、書込ポインタ値が読出ポイン
タ値に追いつくと、フラグ端子３３ｅが例えばＨ（ハ
イ）レベルに立ち上がる。このフラグ端子の立ち上がり
出力は、サンプリング停止要求信号としてサンプリング
信号発生回路３１および制御装置４０へ出力されてい
る。

【００２７】ＦＩＦＯメモリ３３の書込クロック端子３
３ｃにはサンプリング信号が入力されており、入力ポー
ト３３ａにはＡ／Ｄ変換器３２から出力されるディジタ
ルデータが入力されている。したがって、Ａ／Ｄ変換器
３２から出力されるディジタルデータは、サンプリング
信号の立ち下がりに同期してＦＩＦＯメモリ３３に順番
に記憶される。

【００２８】プリポイントカウンタ３４は、この実施例
のトリガ許可回路を構成するプリセット型のカウンタで
あり、サンプリング信号発生回路３１から出力されるサ
ンプリング信号の出力回数、即ち、サンプリング開始時
からＦＩＦＯメモリ３３に記憶されたディジタルデータ
の数を計数し、その計数値が、予め設定されたプリポイ
ント値（例えば１００）になったときに例えばＨレベル
のトリガ許可信号を出力する。このトリガ許可信号は、
サンプリング開始時から、トリガ発生前の表示波形の基
になる所定数（プリポイント値）のデータがＦＩＦＯメ
モリ３３に記憶されるまでの間、後述するトリガ発生回
路３５のトリガ発生を規制して、トリガ発生以前の表示
波形のデータの数が不足しないようするための信号であ
る。なお、このプリポイント値は制御装置４０によって
プリセットされる。

【００２９】トリガ発生回路３５は、サンプリング開始
時からトリガ許可信号を受けるまでの間は、入力される
被観測信号のレベルがトリガレベルをよぎってもこれを
無視し、トリガ許可信号を受けた以後に、被観測信号の
レベルがトリガレベルをよぎると、例えばＨレベルのト
リガ信号を発生する。

【００３０】擬似読出回路３６は、プリポイントカウン
タ３４からトリガ許可信号が出力されてからトリガ発生
回路３５からトリガ信号が発生するまでの間、即ち、Ｆ
ＩＦＯメモリ３３に所定数（プリポイント値）以上のデ
ータが記憶済みで且つトリガ信号が未発生の間、サンプ
リング信号と同一周期の第１の読出信号を、スイッチ３
８を介してＦＩＦＯメモリ３３の読出クロック端子３３
ｄに入力する。スイッチ３８は、制御装置４０によって
切り換え制御される。

【００３１】制御装置４０は、マイクロコンピュータ等
で構成されており、操作部４１の操作によって操作者が
希望する値に入力指定されるプリホイント値をプリポイ
ントカウンタ３４にセットし、同様に入力指定されるト
リガレベルをトリガ発生回路３５にセットし、所定のタ
イミングにサンプリング開始要求信号をサンプリング信
号発生回路３１へ出力し、そのサンプリング開始要求信
号の出力後にＦＩＦＯメモリ３３のフラグ端子３３ｅの
出力（サンプリング停止要求信号）がＨレベルになる
と、スイッチ３８を擬似読出回路３６側から制御装置４
０側に切り換えて、ＦＩＦＯメモリ３３の読出クロック
端子３３ｄに第２の読出信号を、表示すべき波形のデー
タ数分連続して出力する。そして、この第２の読出信号
によって読み出したディジタルデータを振幅データに変
換して、表示器４２に波形として出力する。

【００３２】表示器４２は、画面上の表示位置を時間軸
方向に１ポイントずつずらしながら、制御装置４０から
出力される振幅データに対応する高さ位置にドットを表
示して、ディジタルデータに対応する波形を表示する。

【００３３】次にこの波形観測装置３０の動作を図２の
タイミングチャートに基づいて説明する。なお、予めＦ
ＩＦＯメモリ３３の内部の書込みポインタ値と読出ポイ
ンタ値とは同一値（例えば初期値１）になっており、ス
イッチ３８は擬似読出回路３６側に接続されているもの
とする。

【００３４】被観測信号が図２の（ａ）のように入力さ
れている状態で、制御装置４０からサンプリング開始要
求信号が図２の（ｂ）のようにｔ１時に入力されると、
サンプリング信号発生回路３１からは、図２の（ｃ）に
示すように周期が２５ｎＳ（周波数４０ＭＨｚ）のサン
プリング信号が出力される。

【００３５】このサンプリング信号は、Ａ／Ｄ変換器３
２およびＦＩＦＯメモリ３３の書込クロック端子３３ｃ
に入力されるため、ＦＩＦＯメモリ３３の入力ポート３
３ａには、このサンプリング信号の周期で被観測信号を
サンプリングして得たディジタルデータＤ（１）、Ｄ
（２）、Ｄ（３）……が、図２の（ｄ）に示すように順
次入力され、サンプリング信号が立ち下がる毎に内部に
記憶されていく。なお、図２ではディジタルデータＤ
（１）、Ｄ（２）、……、Ｄ（Ｎ＋４１２）を単に１、
２、……、Ｎ＋４１２と数字のみで示している。

【００３６】そして、ｔ２時にサンプリング信号の出力
数がプリポイント値（１００）に達する、即ち、ＦＩＦ
Ｏメモリ３３に１００個のディジタルデータＤ（１）〜
Ｄ（１００）が記憶されると、プリプイントカウンタ３
４から図２の（ｅ）のように、Ｈレベルのトリガ許可信
号が出力される。

【００３７】このトリガ許可信号を受けた擬似読出回路
３６は、図２の（ｆ）に示すように、ＦＩＦＯメモリ３
３の読出クロック端子３３ｄに、サンプリング信号と同
一周期の第１の読出信号を入力する。

【００３８】このため、ＦＩＦＯメモリ３３からは、図
２の（ｇ）に示すように、Ｄ（１）から順番にディジタ
ルデータが読み出される。以後、書込みポインタ値と読
出ポインタ値の差がプリポイント値分（１００）に一致
した状態を維持したままで、ＦＩＦＯメモリ３３に対す
るディジタルデータの書込みと読出しとが並行して行な
われる。この第１の読出信号によって読み出されるディ
ジタルデータは表示対象外の無効なデータであるため、
制御装置４０はこのディジタルデータを受け付けない。

【００３９】そして、Ｎ番目に入力されたディジタルデ
ータＤ（Ｎ）がＦＩＦＯメモリ３３に書き込まれた直後
のｔ３時に、被観測信号が、予め設定されているトリガ
レベルに達すると、トリガ発生回路３５からは、図２の
（ｈ）に示すように、Ｈレベルに立ち上がるトリガ信号
が出力される。

【００４０】このトリガ信号を受けた擬似読出回路３６
は、ＦＩＦＯメモリ３３に対する第１の読出信号の出力
を停止する。

【００４１】したがって、ｔ３時以降は、図２の（ｄ）
に示すように、ＦＩＦＯメモリ３３に対してディジタル
データＤ（Ｎ＋１）、Ｄ（Ｎ＋２）、……の書込みだけ
が行なわれる。

【００４２】そして、ｔ３時から４１２（＝５１２−１
００）個のディジタルデータがＦＩＦＯメモリ３３に記
憶されて、ＦＩＦＯメモリ３３内の書込みポインタ値が
ＦＩＦＯメモリ３３内のアドレスを一巡して読出ポイン
タ値に追いついたｔ４時には、図２の（ｉ）のように、
ＦＩＦＯメモリ３３のフラグ端子３３ｅの出力（サンプ
リング停止要求信号）がＬレベルからＨレベルに変化す
る。

【００４３】このため、サンプリング信号発生回路３１
は、サンプリング信号の出力を次のサンプリング開始要
求信号を受けるまで停止する。

【００４４】また、ＦＩＦＯメモリ３３のフラグ端子３
３ｅの出力のＨレベルへの変化を検出した制御装置４０
は、図２の（ｊ）に示すように、第２の読出信号をＦＩ
ＦＯメモリ３３の読出クロック端子３３ｄに５１２回連
続して入力する。

【００４５】このため、ＦＩＦＯメモリ３３からは、図
２の（ｇ）のように、トリガ発生時点よりプリポイント
値分（１００）だけ前に記憶されたディジタルデータＤ
（Ｎ−９９）から、Ｄ（Ｎ−９８）、……、Ｄ（Ｎ−
１）、Ｄ（Ｎ）、Ｄ（Ｎ＋１）、……、Ｄ（Ｎ＋４１
２）までの５１２個の連続したディジタルデータが順番
に読み出され、それぞれ振幅データに変換されて表示器
４２に出力される。

【００４６】したがって、表示器４２の画面には、図２
の（ａ）の被観測信号のうち、ディジタルデータＤ（Ｎ
−９９）がサンプリングされたときからディジタルデー
タＤ（Ｎ＋４１２）がサンプリングされるまでの範囲Ｐ
が波形表示される。

【００４７】このように、この波形観測装置３０では、
トリガ信号が発生するまでは、ＦＩＦＯメモリ３３に対
するディジタルデータの書込みと読出しとを並行して行
なうことにより、書込みポインタ値と読出ポインタ値と
の差をプリポイント値に常に一致させた状態を維持し、
トリガ発生後に正規の読出信号を与えて、トリガ発生時
点よりプリポイント値分前のデータから読出しができる
ようにしているため、アドレス演算をすることなく、す
ぐに表示すべき波形の１画面分のデータの読出しが行な
える。

【００４８】また、ＦＩＦＯメモリ３３を用いたことに
より、アドレスカウンタ、ポストポイントカウンタ、書
込信号発生回路、アドレス記憶器が不要となり、メモリ
周辺のハードウエア構成が非常に簡単になり、しかも、
Ａ／Ｄ変換器３２からのデータとサンプリング信号との
間のタイミングさえ合わせておけば、ディジタルデータ
の書込みを確実に行なえるので、前記のように周期が２
５ｎＳの高速サンプリングにも容易に対応することがで
きる。

【００４９】なお、ここでは、ＦＩＦＯメモリ３３のフ
ラグ端子３３ｅの出力を利用して、ＦＩＦＯメモリ３３
に対するディジタルデータの読出しを開始するようにし
ていたが、制御装置４０の読出信号の出力を、図２の
（ｊ′）のようにトリガ発生時（ｔ３時）直後に開始し
てもよい。このようにすれば、トリガ発生時点後のディ
ジタルデータの書込みとトリガ発生時点以前に記憶され
たデータの読出しとを並行して行なうことができ、次の
一画面分のデータの取込みをさらに効率的に行なうこと
ができる。

【００５０】

【他の実施例】前記実施例のトリガ発生回路３５は、被
観測信号のレベルがトリガレベルをよぎるタイミングに
トリガ信号を発生するように構成されていたが、被観測
信号と別の信号（例えば、内部で発生した周期的な信号
や外部から入力する信号あるいは手動操作で単発的に入
力した信号）から抽出したトリガ信号を出力するように
ようにしてもよい。この場合でも、トリガ信号の出力タ
イミングは、サンプリング信号が所定数以上出力された
以後に規制する。

【００５１】また、前記実施例では、５１２個のディジ
タルデータの書込みと読出しが可能なＦＩＦＯメモリを
用いたが、ＦＩＦＯメモリの容量は、一画面に表示する
波形のデータ数以上あればよい。

【００５２】また、前記実施例では、ＦＩＦＯメモリ内
の書込みポインタ値が読出ポインタ値に追いついたこと
を示すフラグ端子の出力によって、サンプリング信号の
発生を停止するようにしていたが、これは本発明を限定
するものではない。

【００５３】例えば、前記実施例のＦＩＦＯメモリ３３
の代わりに、書込みポインタ値がメモリを一巡して読出
ポインタ値に追いついた以後のデータの書込みを受け付
けないＦＩＦＯメモリを使用することもできる。このよ
うなＦＩＦＯメモリを用いた場合には、書込みポインタ
値が読出ポインタ値に追いついた時点でサンプリング信
号の発生を停止させる必要がないので、例えば、波形と
して表示するための有効なデータをこのＦＩＦＯメモリ
から読み出す前の任意のタイミングに制御装置等によっ
てサンプリング信号の発生を停止するように制御すれば
よい。

【００５４】また、前記実施例では、擬似読出回路３６
から出力される第１の読出信号と制御装置４０から出力
される第２の読出信号とを、スイッチ３８を介してＦＩ
ＦＯメモリ３３の読出クロック端子に入力していたが、
第１の読出信号と第２の読出信号は同時に発生しないの
で、スイッチ３８を用いずに、第１の読出信号と第２の
読出信号をオア回路等を介してＦＩＦＯメモリの読出ク
ロック端子に入力するようにしてもよい。

【００５５】

【発明の効果】以上説明したように、本発明の波形観測
装置は、被観測信号をサンプリング信号に同期してディ
ジタルデータに変換してＦＩＦＯメモリの入力ポートに
出力するとともに、サンプリング信号を書込クロック端
子に入力することによってディジタルデータをＦＩＦＯ
メモリ内に順番に記憶して、その記憶したデータ数が所
定値になってからトリガ信号が発生するまでの間、ＦＩ
ＦＯメモリに対してサンプリング信号と同一周期の第１
の読出信号による読出しを行ない、トリガ発生時点より
所定数前のディジタルデータからの読出しが第２の読出
信号の入力だけですぐに開始できる状態を維持しつつ、
ディジタルデータの書込みを行なっている。

【００５６】したがって、本発明の波形観測装置では、
ディジタルデータの記憶アドレスを指定するためのカウ
ンタ、トリガ発生後の書込みデータの数を計数するため
のカウンタ、アドレス記憶器等が不要となり、メモリ周
辺のハードウエア構成が格段に簡単になり、しかも、サ
ンプリングの１周期内において、ＦＩＦＯメモリの入力
ポートに入力されるディジタルデータとサンプリング信
号とのタイミングだけ合わせておけば確実にディジタル
データの書込みが行なえるので、高速サンプリングに容
易に対応できる。

【００５７】また、波形表示のための有効なデータの読
出開始アドレスの演算処理を全くすることなく、トリガ
発生時点の後であれば、トリガ発生時点より所定数前の
ディジタルデータからの読出しがすぐに行なえるので、
次の一画面分のデータの取込みがすぐに開始でき、被観
測信号の変動を見過ごす確率が少なくなる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図

【図２】一実施例の動作を説明するためのタイミングチ
ャート

【図３】従来装置の構成を示すブロック図

【図４】従来装置による波形表示図

【符号の説明】

３０波形観測装置３１サンプリング信号発生回路３２Ａ／Ｄ変換器３３ＦＩＦＯメモリ３４プリポイントカウンタ３５トリガ発生回路３６擬似読出回路４０制御装置４２表示器

Claims

(57)【特許請求の範囲】

【請求項１】所定周期のサンプリング信号を出力するサ
ンプリング信号発生回路（３１）と、入力される被観測信号を前記サンプリング信号の周期で
サンプリングするとともにディジタルデータに変換する
Ａ／Ｄ変換器（３２）と、独立した入力ポート、出力ポート、書込クロック端子お
よび読出クロック端子を有し、前記Ａ／Ｄ変換器から前
記入力ポートを介して入力されるディジタルデータを、
前記書込クロック端子に前記サンプリング信号が入力さ
れる毎に順番に記憶し、該記憶したディジタルデータを
前記読出クロック端子に読出信号が入力される毎にその
記憶した順に前記出力ポートから一つずつ出力するＦＩ
ＦＯメモリ（３３）と、前記サンプリング信号発生回路から前記サンプリング信
号が所定数出力されたときトリガ許可信号を出力するト
リガ許可回路（３４）と、前記トリガ許可回路から前記トリガ許可信号が出力され
た以後にトリガ信号を発生するトリガ発生回路（３５）
と、前記トリガ許可信号が出力されてから前記トリガ信号が
発生するまでの間、前記サンプリング信号と同一周期の
第１の読出信号を前記ＦＩＦＯメモリの前記読出クロッ
ク端子に入力する擬似読出回路（３６）と、前記トリガ信号が発生した以後に前記第１の読出信号に
代わって第２の読出信号を前記ＦＩＦＯメモリの前記読
出クロック端子に入力し、該ＦＩＦＯメモリに記憶され
ているディジタルデータを前記出力ポートから読み出す
読出手段（４０）と、前記読出手段によって読み出されるディジタルデータを
基に、波形表示する表示手段（４０、４２）とを備えた
波形観測装置。