JPH06504891A - 超広域時間範囲タイムベースを用いた信号収集システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 超広域時間範囲タイムベースを用いた信号収薬システム発咀凶宣ｌ 電子設計では、多くの回路（回線）、構成部品及びシステムをテストし、そのテ ストから得られたデータを記憶し、記憶した後に他のデータとの比較のために検 索したり、コンピュータ手段で解析する必要がある。

電気信号をディジタル化したデータ収電によりコンピュータが読める形態でデー タが記憶される。しかしながら、捕捉のために選択されたどのサンプルレートも データの範囲を（サンプル間隔）×（レコード長）に制限する０選択された時間 ウィンドウ外のどの情報も後では再構成され得ない、この制限のため、注意深い テストセットアツプ計画を必要とする。また、広い時間範囲をカバーするため、 データを多くのテストアップから捕捉してもよい。

これらのテストアップは容易ではなく、後に行なう正確な比較や処理のためには 、今だ十分なデータを保証（確保）できない、遅延掃引、遅延トリガ、ロジック トリガや増大するレコード長のような多くの試みがこの問題を最小にするために なされてきた。増大するデータサイズは時間ウィンドウの延長を可能にするが、 常にメモリサイズの制限を残し、時間ウィンドウを制限する。

データを、電子回路のコンピュータシミュレーションにより得られるデータと比 較する必要がある場合、従来のデータ捕捉がより困難になる。そのシミュレーシ ョンは、ピコ秒から秒までの時間範囲にわたる電子回線挙動を素早くシミュレー ションすることができる。例えば従来のデータ収集システムが１０ピコ秒の時間 分解能で１秒の時間間隔にわたってデータを捕捉するものであったならば、１０ ００億のデータサンプルが必要であろう、これは明らかにあまりに多くのデータ メモリを要し、従って、限定された時間分解能か限定された時間ウィンドウのい ずれかあるいはその両者に制限を受ける。また代表的なレコード長が１．０００ ないし１００．００サンプルであるので、多重データサイクル（周期）や多重記 録は、高精度の時間分解能で中間的な時間ウィンドウをも捕捉するために必要で ある。高精度の時間分解能で広い時間間隔にわたりデータを捕捉するデータ収電 システムを提供することが好ましい。

見凰ｍ 本発明の好ましい実施例は、超広域時間範囲（ピコ秒から秒まで）にわたってデ ータをサンプリングし、ディジタル化し、記憶しそして処理する時間範囲ディジ タイザを有する。データ圧縮やどの時間範囲のデータ表示も高精度の時間分解能 を保持しながら可能である。ディジタイザは変動タイムベースを用いて所定方法 でデータをサンプリングし、また信号振幅圧縮を行なうために信号の処理も行な う、収電された信号の自在表示は線形表示や対数表示を種々のタイムスパンで組 み合わせて可能である。

この発明の目的は、捕捉された情報の趙広域時間範囲をディジタル化し、記憶し 、表示し、比較し、そして処理するためのシステムを提供することである。

また、この発明の目的は、データの超広域時間範囲を１つの連続表示で表示する ことである。

更に、この発明の目的は改良された表示分解能で、捕捉された信号の検索と、ど んなタイムベース設定における前記信号の表示をも可能にすることである。

またこの発明の他の目的は、記憶条件と記憶及び検索時間を減少するために捕捉 されたデータを圧縮することである。

この発明の更に他の目的は、他のタイムベース設定で捕捉された信号の表示と比 較を可能にすることである。

この発明の他の目的は、データ時間範囲に合わせることなくコンピュータが発生 したシミュレーション波形で、捕捉された信号の表示、比較、数学的処理を提供 することである。

この発明の他の目的は、トリガ事象前と、トリガ事象後の超広域時間範囲にわた るデータの捕捉を提供することである。

この発明の更に他の目的は、遅延準備−遅延モードでの動作のために共に組み合 わされる２つの超広域範囲タイムベースを提供することである。

この発明の更に他の目的は、遅延準備−遅延モードで共に動作する２つのタイム ベース、その１つは従来のタイムベースであり、他の１つは超広域時間範囲タイ ムベースを提供することである。

本発明の主旨はこの明細書中の結論部に特に指摘され、明確にクレームされてい る。しかしその機構と動作方法は、同一要素を同一符号で示す添付図面に基づく 以下の記載を参照することによりその利点と目的と共に最も理解される。

区ＩＱ箇皇女鳳朋 図１は従来の実時間ディジタイザのブロック図である。

図２は繰り返し信号用の従来の等優待間サンプリングディジタイザのブロック図 である。

図３は本発明に係る超広域時間範囲ディジタル化システムブロック図である。

図４は本発明に係る繰り返し信号用の超広域時間範囲等価時間サンプリングディ ジタイザのブロック図である。

口５は超広域時間範囲励振一応答ディジタル化システムのブロック図である。

図６Ａは従来の定間隔ディジタル化概要図である。

図６Ｂは本発明の超広域時間範囲ディジタル化システム図である。

図７Ａ〜７Ｃは多くの１０進法表示を示す本発明に係る超広域時間範囲表示形式 の口である。

図７Ｄと７Ｅは本発明の線形／対数／遅延準備／遅延表示の区である。

図８Ａと８Ｂは更に超広域時間範囲表示の拡大図である。

１１Ｚ９Ａ〜９Ｃは対数と線形の時間スケールで超広域時間範囲表示と波形がど んな標準タイムベースで捕捉されたかを表示する方法を示す波形の表示である。

図１ＯＡと図１０Ｂは本発明に係る時間スペクトル分析を示す。

ＩＺＩＩＡとＩＩＢは超広域時間範囲タイムベースにおける選択された時間範囲 の拡大のためのカーソル使用■である。

１２１１２Ａ、１２Ｂ、１３Ａ及び１３Ｂは垂直信号の圧縮によるデータ圧縮の 他のモードの図である。

口１４は図３の動的に変更し得るディバイダの実施例詳細ブロック図である。

図１５は図４と図５の動的に変更し得るディバイダの実施例詳細ブロック図であ る。

図１６Ａと１６Ｂは従来の時間領域反射率計（タイム・ドメイン・リフレクトメ ータ）で得られた波形表示を示す。

図１６Ｃは本発明に従って超広域時間範囲タイムベースで表示された図１６Ａと １６Ｂの波形の波形表示を示す。

図１７Ａと１７Ｂは本発明のサンプル・ホールド回路の詳細図である。

区１８は本発明のＡ／Ｄ変換器のデータ値変化検出部のブロック図である。

詳鳳な説用 図１の従来の実時間遂次信号ディジタイザのブロック図によれば、入力信号２０ が、その入力信号のサンプルが保持されアナログ−ディジタル変換器（Ａ／Ｄ変 換器）２２に送られるサンプル・ホールド回路２１に供給される。

メモリ２３はＡ／Ｄ変換器２２の出力を受け取る。入力信号２０はトリガブロッ ク３１にも供給され、その出力は固定レートオシレータ２４により受け取られる 。固定レートオシレータ２４の出力はタイミングコントロールブロック２５の入 力であり、タイミングコントロールブロック２５の出力はサンプル・ホールド回 路２１、Ａ／Ｄ変換器２２そしてメモリ２３に供給される時間位置カウンタブロ ック２６に送られる。システムコントロールブロック５０からの出力は固定レー トオシレータ２４とタイミングコントロールブロック２５と時間位置カウンタブ ロック２６に供給される。

メモリ２３、時間位置カウンタブロック２６及びシステムコントロールブロック ５０は全てバスコネクタ５４を介してデータバス（システムバス）５２と通信さ れる。

その動作ではトリガブロック３１での入力信号２０の出現によりサンプリング処 理を開始する。トリガの出力は、サンプリングレートを制御するためのタイミン グコントロールブロック２５へ定間隔時間サンプリングパルスを生成する固定レ ートオシレータ２４の動作を制御する。タイミングコントロールブロック２５の 出力は、サンプル・ホールド回路２１とＡ／Ｄ変換器２２へ送られるクロック信 号を有し、サンプル・ホールド回路動作が完了するまでＡ／Ｄ変換を開始させな い。タイミングコントロールブロック２５は多遅延装置として動作し、サンプル ・ホールド回路２１、Ａ／Ｄ変換器２２と時間位置カウンタ２６への出力を、量 を変えることにより遅延する。このように、サンプル・ホールド回路２１がまず パルスを発生し、１つの信号サンプルを受け取り、保持するように指示する。

次にサンプリング動作を完了させるのに十分な動作時復帰時遅延の後、タイミン グコントロールブロック２５がＡ／Ｄ変換器２２ヘパルスを送り、そのＡ／Ｄ変 換器２２にサンプルのディジタル表示を発生するように指示する。

次に、他の遅延の後、タイミングコントロールブロック２５は、メモリアドレス カウンタとして機能する時間位置カウンタ２６に、Ａ／Ｄ変換器２２からのディ ジタル表示が記憶されるアドレスの増加をメモリアドレスに指示するようにパル スを送る。その時間位置カウンタ２６へのタイミングコントロール信号はまたそ のカウンタに記憶メモリを記憶可能にさせてＡ／Ｄ変換器２２からのディジタル 表示が、与えられたアドレスでメモリに記憶される０種々のブロックに与えられ たパルス間の遅延量は、サンプル・ホールド回路２１とＡ／Ｄ変換器２２の回路 素子動作の速度に依存している。いずれの場合でも、サンプル、変換及び記憶プ ロセスは固定レートオシレータ２４からのクロック信号に従って連続的に繰り返 される。収電された全サンプルサイズがメモリ２３に入る記憶量で制限されるこ とが理解されよう。

図２は繰り返し信号の従来の等優待間サンプリングディジタイザのブロック図で ある。その装置は図４の装置に類似しているが、固定レートオシレータ２４が遅 延時間ゼネレータ２７とＤ／Ａ変換器２９に置き替えられる。遅延時間ゼネレー タ２７はタイミングコントロールブロック２５に適用される出力を発信するため トリガブロック３１の出力を受け取り、またＤ／Ａ変換器２９からの入力を受信 する。Ｄ／Ａ変換器２９には時間位置カウンタ２６から入力が供給される。入力 信号２０は遅延時間ゼネレータ２７に連結されたトリガブロック３１を動作させ る。所定の遅延時間の終期では、１つのサンプルパルスが遅延時間ゼネレータ２ ７の出力に与えられた後、タイミングコントロールブロック２５に供給される。

タイミングコントロールブロック２５はそのシステムで入力信号をサンプリング し、そして保持し、その後Ａ／Ｄ変換を行い、その結果を時間位置カウンタ２６ でアドレスされるようにメモリ２３に記憶する０時間位置カウンタからのディジ タルデータはＤ／Ａ変換器２９にもフィードバックされ、データサンプルとして 増大する値がとられる。そのディジタル値は、入力として遅延時間ゼネレータ２ ７へ供給される前に、Ｄ／Ａ変換器２９によってアナログ信号に変換される。繰 り返し信号が発生するので、ゼネレータ２７によりトリガブロック３１が入力を 遅延時間に再び与えるが、遅延時間ゼネレータ２７は、Ｄ／Ａ変換器２９からの 増加信号値に従い次のサンプリング周期で時間を延長することにより遅延する。

遅延の延長はランプゼネレータとコンパレータを用いて実現してもよい、そのラ ンプゼネレータとコンパレータではトリガブロック３１からのトリガ信号がラン プの動作を開始し、ランプ出力がＤ／Ａ変換器２９からの入力信号と比較される 。

Ｄ／Ａ変換信号が次のサンプルで増加するので、２つの信号が等しいことをコン パレータが示す前にランプがより大きな値になるため遅延時間量が増加する。ト リガ信号が繰り返し波形と一致する場合、トリガ事象とサンプリング動作間の遅 延量が増加しているので、ネット結果は波形に沿った連続する点がその波形の連 続した繰り返しで測定される０等価時間サンプリングディジタイザは高速波形を 捕捉することができる。

２つのタイプの従来のディジタルシステムは、データが捕捉される時間ウィンド ウが（サンプル間隔）×（記録長）に等しい一定の時間間隔に関するデータを捕 捉する傾向がある０時間分解能を失わずに時間ウィンドウを広げることは記録長 を伸ばすことを要し、結果として高精度の時間分解能を有する大きな時間ウィン ドウは実施不能な程大きなデータ記録を要する。

本発明に係る超広域時間範囲ディジタル化システムのブロック図である図３によ れば、入力信号２０は従来の手段を通して、すなわちサンプル・ホールド回路２ １、Ａ／Ｄ変換器４４及びデータメモリ２３を介して捕捉される。トリガブロッ ク３１は入力信号を受け取り、クロック発生ブロック３２へ入力を送る。クロッ ク発生ブロック３２は動的に変更し得るディバイダ（可変ディバイダ）３３に接 続された出力を有する。カウンタ３５は可変ディバイダ３３とアドレスメモリ２ ３に追加入力を供給する。動的に変更し得るディバイダ３３からの出力は、サン プル・ホールド回路２１．Ａ／Ｄ変換器４４及びカウンタ３５をコントロールす るパルスコントロールブロック３４に供給される。そのシステムは表示コントロ ーラ（制御装置）３からの信号を受け取り、ディジタル化した波形を表示するデ ィスプレイ２を更に有する０表示コントローラ３、メモリ２３、カウンタ３５及 びシステムコントローラ（制御装置）５０はコネクタ５４を介してシステムバス ５２と通信できる。

その動作は、入力信号２０によってクロックゼネレータ３２を始動するトリガ回 路３１の動作を開始して、その出力が動的に変更し得るディバイダ３３に送られ る。動的に変更し得るディバイダ３３は、信号トリガポイントとカウンタ３５か らのカウント間の関係に依存するサンプリング周期を変更することができる。

可変ディバイダ６６は、カウンタ３５のクロック信号の数を比較し、クロックカ ウントがカウンタ３５からの信号に等しい場合、サンプリングパルスを発生する コンパレータとして機能する。カウンタ３５の信号が増加する（メモリに取得さ れ記憶されたサンプル数の増加指示）ので、動的に変更可能なディバイダ３３は 増加するクロックカウントに感知し易く作られる。このように、増加する時間の 周期は連続するサンプル間で与えられる。

ディバイダ３３がサンプルを取得すべきかを決める際、ディバイダ３３の出力に よってパルスコントロールブロック３４が動作を開始し１次にコントロールブロ ック３４がサンプル・ホールド回路２１を動作させて入力信号２０をサンプリン グする。一度サンプルを得ると、パルスコントロールブロック３４はサンプル信 号をディジタル形式にＡ／Ｄ変換器４４により変換させる。パルスコントロール ブロック３４は、Ａ／Ｄ変換器４４に対する十分な遅延の後、カウンタ３５の動 作を完了させることもできる。そのように一度動作を完了させると、カウンタ３ ５はディジタル信号を記憶させるメモリ２３にアドレスを付す、カウンタ３５で アドレスされるように変換信号がメモリ２３に一度記憶されると、カウンタ３５ は記憶アドレスを増加させるので、続いて収集されたデータは他のメモリアドレ スに記憶される。

図３の動的に変更し得るディバイダ３３のより詳細なブロック図である口１４を 参照してその内部の動作をより詳細に説明する。デイバイダ３３はライン７６を 介してレジスタ７３からカウント値を受け取るカウンタ７０を有する。クロック 信号７１はカウンタ７０に（区３のクロックゼネレータ３２から）与えられ、ク ロックゼネレータ３２からの各パルスはカウンタ７０を増加させカウントがゼロ になると、キャリーアウト信号７２が出る。この信号７２は図３のパルスコント ロールブロック３４に送られる、動的に変更し得るディバイダ３３からの出力で ある。キャリーアウト信号７２はストローブ信号としてレジスタ７３にフィード バックされ、そこでレジスタ７３に記憶されたカウント値はライン７６を介して カウンタ７０にロードされる０次に、カウント周期が再び始まる。レジスタ７３ はロード信号８０と図３のカウンタ３５によってセットされる新カウンタ入力値 ７８を受信する。動作はシステムコントローラ５０がライン８０のロード信号を とる場合、ライン７８の値がレジスタ７３にロードされる０次にカウンタ７０が ストローブ信号を再指示する場合、レジスタ７３に新しく記憶された値がカウン タ７０にロードされる。

動的に変更できるディバイダ３３の動作は、図１４と図６Ａ及び図６Ｂに基づい て一層理解することができる。１６Ａは従来装置のサンプリングを示す、トリガ ポイント５８はサンプリングを開始し、続くＮ個のサンプルが取得される。各サ ンプリング周期は同じ長さである。図６Ｂは動的に変更できるデイバイダ３３の 使用により与えられた変化し得るサンプリングを示す、サンプリングはトリガ５ ８で開始し、次にサンプル６０の第１グループ（群）は各サンプル間の第１の遅 延時間を用いて取得される。所望のサンプル数が第１の遅延時間で一度取得さる と、システムコントローラ５０はライン８０にロード信号を示し、新しいカウン タ入力値７８をレジスタ７３にロードさせる０次に、遅延カウンタ７０からの次 のキャリーアウト信号（ストローブ信号）７２によって新しいレジスタ値をカウ ンタ７０にロードさせる。ロードされた新しい値は前の値より大きく、そのため サンプルパルス閏の遅延量が増加する。従って、第２グループ６２内の多くのサ ンプルは各サンプル間で第１グループ６０内の遅延より長い遅延時間で取得され る。所定数のサンプルが第２グループ６２内で取得された後、新しい遅延値がロ ードされ、各サンプル間で更に大きな遅延時間を持つ他のグループ（第３のグル ープ）６４になる。

各サンプルグループ内で、連続するサンプルのサンプリング周期は一般的に等し い（サンプルが対数や平方根のようないかなる非線形開数によって一定間隔をと ることもできるが）、シかしながら、後続のグループは異なったサンプリング周 期を有する（図示した本件の場合、後続のサンプリング周期は長い、しかし周波 数が時間と共に増大する場合、より早いサンプリングレートが連続グループで用 いられる）、連続する遅延時間範囲は、２進（１，２，４，８等）又は従来の１ 、　２．　５．　１０等のような特定の順序に配された長さを持つことができる 。

Ａ／Ｄ変換器４４には、入力信号が選択されたしきい値より上のレートで変化し ていない場合、データ値がメモリ２３に記憶されないように、データ値変化を検 出する能力を備えてもよい。図１８はデータ値変化検出を行う回路のブロック図 である。前にディジタル化されたデータ緩衝記憶機構（バッファ）１０６はデー タを前の信号取得から記憶する。現在のデータ緩衝記憶機構１０８は、Ａ／Ｄ変 換回路素子から現在のディジタル化された値を受け取る。データ緩衝記憶機構１ ０６と１０８は減算器１１０に供給され、その出力とレートリミット信号１１２ はコンパレータ１１４に対する入力となる。コンパレータ１１４は出力として記 憶割り込み信号１１６を発生し、この出力信号１１６はロード信号１１８として 先行の緩衝記憶機構１０６に与えられる。

その動作は先行のディジタル化したデータ値が緩衝記憶機構１０６内に保持され 、次にこの保持された値は緩衝記憶機構１０８内でディジタル化された現データ 値と比較される。もしもコンパレータ１１４が、保持されたデータ値と現データ 値との差（減算器１１０で計算された値）がシステムコントローラ５５によって 供給されたレートリミット値１１２より小であると判断したならば、データ記憶 は生じない。しかしながら、もしもその２つの値がそのしきい値よりも大である ならば、記憶用のメモリ２３を使用可能にする記憶割り込み信号１１６を発生し 、一方、保持された先のディジタルデータ値緩衝記憶機構１０６はロード信号１ １８を受信し、緩衝記憶機構１０８からのディジタル化された現データで更新さ れる。その際、後続のディジタル化された値は更新された保持値として比較して もよい。この能力はデータ圧縮を可能にし、測定した値に特定の変化が生じた場 合、データの記憶のみを可能にする。

図４は本発明の繰り返し信号用超広域範囲等優待間サンプリングディジタイザの 他の実施例を示す、入力信号２０は従来のようにサンプル・ホールド回路２１と Ａ／Ｄ変換器４４を介してデータメモリ２３に送られる１図４の実施例はｃ？１ ３の実施例と同様であるが、カウンタ３５がいくつかのブロックで代えられ、動 的に変更し得るディバイダ３３は図１５で説明されるように作用する動的に変更 し得るディバイダ６６で代えられる。広域範囲時間位置カウンタブロック４３は パルスコントロールブロック３４の出力を受け取り、バスコネクタ５４を介して システムバス５２と通信でき、且つデータメモリ２３、動的に変更し得るディバ イダ６６及びグループ位置カウンタ４２へ入力を供給する。グループ位置カウン タ４２はパルスコントロールブロック３４からの入力も受け取り、第１出力をＤ ／Ａ変換器４１へ、そして第２出力をパルスコントロールブロック３４へ送る。

Ｄ／Ａ変換器４１の出力は動的に変更し得るディバイダ６６に与えられる。

図４のサンプリングプロセスは、トリガゼネレータ３１に与える入力信号２０が クロックゼネレータ３２を介してトリガゼネレータ３１に、動的に変更し得るデ ィバイダ６６の動作を始動させる場合に開始される。動的に変更し得るディバイ ダ６６が第１の時間量のクロックパルスを遅延した後、パルスがパルスコントロ ールブロック３４に送られる０次に、パルスコントロールブロックはサンプル・ ホールド回路２１に入力信号のサンプルを取得するように指示する。サンプリン グプロセスが完了し得る遅延の後、サンプル信号をディジタル形式に変換させる Ａ／Ｄ変換器４４にパルスコントロールブロック３４からパルスを送る。Ａ／Ｄ 変換器４４が一度Ａ／Ｄ変換動作が完了すると、パルスコントロールブロック３ ４は信号を広域範囲時間位置カウンタ４３に供給し、広域範囲時間位置カウンタ ４３はディジタル化されたデータを記憶するためデータメモリ２３にアドレスを 与え、記憶すべき次のデータのアドレスはカウンタ４４によって増大させる。

サンプル間の現間隔で取得されたサンプルの数のトラックを保持するために、増 加するパルスをグループ位置カウンタ４２にパルスコントロールブロック３４が らも送る。グループ位置カウンタ４２からのディジタルデータはＤ／Ａ変換器４ １にフィードバックされる。この値は多くのデータサンプルが取得されるにつれ 適当に増加され、動的に変更し得るディバイダ６６をコントロールするためにデ ィジタル値がアナログ信号に変換される０図１５に基づいて以下説明するように 、遅延の増加はランプゼネレータ８８とコンパレータ８９の使用によりなされる 。

Ｄ／Ａ変換器４１の信号が増加するにつれ、コンパレータ８９がランプ信号とＤ ／Ａ信号が等しいことを示す前にランプ信号が大きな値になる必要があるので遅 延時間も増加する。

図４の動的に変更し得るディバイダ６６とＤ／Ａ変換器４１の実施例の詳細なブ ロック図である図１５によれば、クロック信号１３２がカウンタ８７に与えられ 、カウンタ８７はレジスタ８６から入力値を受信する。カウンタ８７の出力はラ ンプゼネレータ８８に送られ、コンパレータ８９の”＋”側に信号を供給する。

コンパレータ８９の“−”側にＤ／Ａ変換器４１からの信号を供給する。コンパ レータ出力１３４は図４のパルスコントロールブロック３４に接続されたように 、動的に変更し得るディバイダ６６の出力であり、ストローブ信号９０をレジス タ８５と８６に供給する。レジスタ８５はグループ位置カウンタ４２からある信 号を受け取り、Ｄ／Ａ変換器４１に信号を供給する。レジスタ８６は広域範囲時 間位置カウンタ４３から情報を受信する。ロードイン信号９１はレジスタ８５と レジスタ８６の双方に供給される。

その動作は、各クロックパルス１３２はカウンタ８７を増加させ、そのカウンタ 値がゼロになったときに出力されるキャリーアウト信号は、コンパレータ８９に 送られるランプ信号を始動するランプゼネレータ８８に供給される。コンパレー タ８９はランプ信号をＤ／Ａ変換器４１の出力と比較し、ランプ信号がＤ／Ａ変 換器４１の出力により与えられた値より大きくなった場合、出力パルスが出る。

この出力はパルスコントロールブロック３４に供給され、カウンタ８７を再びロ ードさせるストローブアウト信号９０をレジスタ８６に供給し、その後カウンテ ィングサイクルが再開する。レジスタ８５はストローブアウト信号９０によりＤ ／Ａ変換器４１にレジスタ８５の出力を再ロードさせることができる０例えばシ ステムコントローラ５０により命令された場合、ロードイン信号９１はレジスタ ８６と８５に種々の値をロードする。レジスタ８５はグループ位置カウンタ４２ から新規の値を受信し、一方、レジスタ８６は広域範囲時間位置カウンタ４３か らその新規な値を受信する。−列のロードは、広域範囲時間位置カウンタ４３と グループ位置カウンタ４２からレジスタ８５と８６へ新規な遅延値を供給するこ とによりカウンタ入力と変換器入力を事実上動的に変更させることができ、それ により全長のデータ収電システムタイミングの動的変更を可能にする。

図１５と図４によれば、パルスコントロール出力がグループ位置カウンタ４２に 与えられる。パルスコントロールブロック３４からの各パルスはカウンタ４２内 で値を増加させ、この値が現時間周期設定で所望のサンプル数に等しいある値Ｎ になった時、グループ位置カウンタ４２はパルスコントロールプロ・ンク３４に パルスを戻し、そのパルスコントロールブロック３４は広域範囲時間位置カウン タ４３に信号を送る。広域範囲時間位置カウンタ４３は新しいタイマー間隔値が レジスタ８６に用意すべきであることを示し、カウンタ８７に対し新規な値を設 定する。一度レジスタ８６に新規な値がロードされると、サンプル間隔が大きく なる。

超広域範囲等価時間サンプリングディジタイザとして動作する図４の装置に関し 、グループ位置カウンタ４２は大きな値をレジスタ８５に連続的に供給し、その 値はＤ／Ａ変換器４１に与えられている高い値になり、その結果として、高い値 がコンパレータ８９の“−”側に与えられる。コンパレータ８９の高い値に関し 、コンパレータ８９が出力パルスを発信する前に、ランプゼネレータ８８は高い 値に達する必要があり、従って大きな時間周期を要する。そのようにして、連続 したサンプルは連続したトリガで繰り返し波形に沿って取得される。多くのサン プルが取得された後、新規の遅延時間値がレジスタ８６内にロードされながらＮ 値に達する。

図５は本発明に係る励振（Ｓｔｉ■ｕｌｓ）一応答ディジタル化システムの実施 例を示すブロック図である６図５の実施例はｒｌｈＳブロックｌとデバイスアン ダーテスト（ＣＵＴ）１０を追加させた図４の実施例に対応する。励振ブロック １は、ノくルスコントロールブロック３４からの入力をライン５６で受信するよ うに対応されており、そのライン５６はまたコントロール入力をサンプル・ホー ルド回路２１とトリガブロック３１に供給する。励振プロ・ンク出力はデバイス アンダーテスト１０に適用され、デバイスアンダーテスト１０はサンプル・ホー ルド回路２１に対し応答出力２０を発信する。

動作は、パルスコントロールブロック３４はライン５６に出力パルスを発生し、 動的に変更し得るディバイダ６６に接続するクロックゼネレータ３２の動作を含 む回路動作を開始する。サンプリング動作を完了させることが可能な十分な遅延 時間の後、パルスコントロールブロック３４はＡ／Ｄ変換器４４にパルスを発生 させて、サンプル・ホールド回路２１で取得されたようにＤＵＴＩＯからアナロ グサンプルをディジタル形式に変える。十分な遅延の後、パルスコントロールブ ロック３４はパルスを広域範囲時間位置カウンタ４３に送り、そこでそのカウン タ４３は記憶用メモリを可能にする。このように励振された応答信号は、データ メモリ２３に記憶される。

図３、図４及び図５の実施例では、測定されている信号のデータは測定時の信号 の値（例えば信号電圧）と測定が行われる時間からなる一対の値として記憶され る０時間ゼロはトリガが生じた時点である。またサンプリングのタイミングシー ケンスが知られいる場合、信号測定のみが記憶される必要があり、時間データは その記憶されたメモリの位置から推定できる。データが測定値と測定に対応した 時間として得られるので、データの表示は入手できたデータで可能な種々の方法 で時間対測定値をプロットすることにより行う。

図７は本発明に係る超広域時間範囲表示を示す０図７Ａは一つの表示中に１０ピ コ秒から１００ミリ秒迄の時間データ１０個分を１０進法による超広減時間範囲 の表示を示す、図７Ｂと図７０はいかに表示がズームされる（拡大される）かあ るいはパンされる（水平方向にスクロールされる）かを示す０図７Ｂは５個の１ ０進法の表示（５個のタイムスケールをそれぞれ１０進法で表示する）を示し。

図７０は２個の１０進法の表示を示す０図７Ｄと図７Ｅに示すように、多くのグ ループからのデータは時間軸に沿って直線的に表示され、−盲信のグループ内の データは対数スケールの時間軸に沿って表示される０図７Ｄは対数タイムベース データ取得の開始前に適用された線形遅延の様式（フォーマット）であり、図７ Ｅは線形タイムベースデータ取得の開始前（適用された対数の遅延の表示フォー マットを示す。

図８は超広域時間範囲表示の拡大図を示す０図８Ａの表示は２個の１０進法での 時間範囲を示し、一方図８Ｂの表示は時間のゼロ基準を有する。この図で、０と １どの間の表示の倍数は１と２との閏の表示の倍数に等しい、この表示を得るた め、時間ゼロから１０個の１０進法（対数表示）への情報が対数か線形方法でプ ロットされる　ｍ準的な対数スケールでは時間ゼロ基準を表示することができな いが、時間ゼロ基準を含めることは時間領域測定に重要である。超広減時間範囲 表示は、対数スケールに類似した超広域時間範囲の表示を可能にするばかりでな く、時間ゼロ情報の表示をも可能にする。

図９は超広域時間範囲を記憶したデータがどのように検索され表示されるかを示 す、ｅｉ！１９Ａでは完全な波形が対数時間スケールで１０ピコ秒から１ミリ秒 迄の表示がされている０図９Ｂは同一波形の一部を１０ピコ秒から１ナノ秒迄の 対数に拡大した表示時間で示す０図９０ではその波形を０から１００ナノ秒迄の 線形スケールで示されているが情報不足である。

図１０は本発明に係る時間スペクトル分析を示す０図１０Ａは観察された信号を 従来の線形時間スケールで示す。図１０Ｂは同一波形を広域範囲時間スケール（ 時間スペクトル領域又は対数時間領域）で示す、この図ではいくつかの１０進法 の時間ウィンドウを表示することができる。

図１１Ａは広域範囲タイムベースを利用するディジタイザの選択された時間範囲 を示す２本のカーソルを示す、線形タイムベース表示を用いる時間範囲は区１１ Ｂに示される。

対数や他の非線形タイムベース圧縮に加えて、対数や他の非線形信号圧縮手段が 垂直（振幅）と時間データ圧縮とを共に与えるために付加される。垂直信号（振 幅）圧縮はサンプル・ホールド手段やＡ／Ｄ変換器内で動的に変更する信号減衰 ／利得により得られる。特定の実施例では１図３、図４及び図５のサンプル・ホ ールド回路２１は対数信号圧縮を実施するための入力信号調整ゲイバビリテイ（ Ｃａρａｂｉｌｉｔｙ）を有する。この機能はサンプル・ホールドの回路素子内 に対数増幅を介在させることにより実現される。

サンプル　ホールド回路と、対数振幅圧縮を備えたサンプル・ホールド回路の詳 細図である図１７ＡとＩＩＷ１７Ｂによれば、標準的なサンプル・ホールド回路 ２１において、図１７Ａに示されているように、入力信号２０はサンプリングス イッチ９２を介してサンプリング増幅器９４に設けられ、増幅器９４の出力はコ ンデンサ９６を介して接地される。サンプリング増幅器９４の出力は増幅器９８ に供給され、その出力は図３、図４及びＩｌｌ？Ｉ５のＡ／Ｄ変換器４４に送ら れるサンプル・ホールド出力１０４となる。動作はサンプル・ホールド回路２１ に与えられた入力信号２０が通常は開となっているサンプリングスイッチ９２の 入力に現われる。サンプリングスイッチ９２が（図３１図４及び図５のパルスコ ントロール３４からの信号に応答して）閉になると、サンプリング増幅器９４に よって増幅された入力信号はコンデンサ９６を充電する。サンプリングスイッチ ９２が開かれると信号値がコンデンサ９６に電荷として保持され、増幅器９８が 電荷を読み込み、サンプルされた信号を表示用出力信号１０４として供給する。

図１７Ｂは対数振幅圧縮を備えたサンプル・ホールド回路１２１を示す、入力信 号２０はサンプリングスイッチ９２を介して信号調整器９３へ送られる。その調 整器９３からの出力はサンプリング増幅器９４に送られ、増幅器９４の出力はコ ンデンサ９６を介して接地される。サンプリング増幅器９４の出力はまた対数増 幅器１００に入力として供給され、その出力は増幅器１００の出力に接続した陰 極と増幅器１００の入力に接続した陽極を有するフィードバックダイオード１０ ２を介して増幅器１００の入力に戻される。サンプル・ホールド回路１２１はサ ンプル・ホールド回路２１と同様に動作し、その相違は対数増幅器１００はサン プルされた入力に対して対数的に圧縮された信号を出力することである。

図１２Ａは、図３のディスプレイ（表示部）２に観察されるように、本発明のデ ィジタイザで収集された減衰正弦波波形のグラフである。信号電圧対時間が線形 電圧振幅表示スケールで表示される０図１７Ｂと関連して説明したように、サン プル・ホールド回路の対数信号圧縮を使用して、信号電圧を対数表示する（図１ ２Ｂ）こともできる、この場合、減衰器の定数が設定されるように、最小表示範 囲が選択される。それにより、図１２Ａのデータは最小設定に標準化され、ゼロ 又は負数の対数をとる問題を回避する。Ｑ！１１２Ｂに示されたような表示は、 対数スケールでより明確に瞬時の電圧を示すことができる。

Ｉ２１１３Ａと図１３Ｂは選択可能なしきい値の導入によりデータを圧縮する他 の方法を示す。絶対値がしきい値より小さな捕捉データはそのままで記憶される 。

絶対値が選択されたしきい値を超えるデータは、対数形式で圧縮され、しきい値 はデータに付加されて図示のように表示される０図１３Ａは図１２Ａと同じ減衰 正弦波を示し、図１３Ｂは対数圧縮後十／−０，５Ｖのしきい値を有する同一デ ータの表示を示す０図１３Ｂに示した実施例では＋０．５ｖ超あるいは−０，５ Ｖ未満の信号値が以下の式に従って対数電圧スケールで示される。測定された電 圧が＋０．５ｖより大きい場合、表示された値は、ｌｏｇ　（Ａｂｓ　（Ｖ／Ｌ きい値））十シきい値である。

測定された電圧が−０，５Ｖ未満であれば、表示された値は、−１ｏｇ　（Ａｂ ｓ　（Ｖ／Ｌきい値））−シきい値である（この式でＡｂｓは絶対値関数を示す ）、−０，５Ｖと＋０．５Ｖ間の信号値は線形電圧スケールで測定できるように 表示される。特に、電圧表示は、（ｌｏｇ　（Ａｂｓ　（Ｖ／Ｌきい値））＋シ きい値）×（ｖの符号）である。

本発明を使用する分野の例として、時間領域反射測定法（タイム・ドメイン・リ フレクトメトリイ）とコンポーネント時間応答測定がある０時間領域反射測定法 は、測定を要するケーブルでテスト中での装置が代替されている図５の実施例に より実現することができる１図１６Ａと図１６Ｂは従来の時間領域反射率によっ て収集されるように波形の表示を示す１図１６Ａはゼロから２０ナノ秒までの時 間での波形を線形表示する０図１６Ｂでは２０ナノ秒から１００ナノ秒までの時 間で波形が線形表示されている０図１６Ｃによれば、時間領域反射率測定法に適 用されたように、本発明の利点を認めることができる。すなわち、図１６Ａ、１ ６Ｂの波形が１０ピコ秒から１００ナノ秒の時間でより詳しく対数で見ることが できる。また、追加情報が信号挙動について認識される。

本発明はこれには限定されてないが、コンデンサ、インダクタ及び半導体を含む 種々のタイプの電子部品の過渡応答を測定するために用いられる。これらの部品 が通常低速でテストされても、それらの部品は非常に高速の時間領域測定で最も 良く観察できる特性をしばしば示す０本発明は、装置設定を変える必要もなく高 速及び低速の双方の現象を捕捉することができる。

超広域範囲タイムベースが従来の逐次サンプリング収集システムに繰り返しある いはワンショットシステムで適合できるので、当業者は複数チャネル、ワードト リガ、混合掃引等のような容易に利用できるモードを実施することができる。

本発明は、記載した特定の実施例に限定されずに、添付された請求項に規定され た本発明の範囲から逸脱することなく、種々の変形を請求項内ですることができ る。

ａ 鉛 為鴫 撃５ べ べ Ｎ　’１ ０）　イ 吻） や １ぐ べ べ ＦＩＧ、８Ｂ ＦＩＧ、９Ａ ＦＩＧ、９Ｂ ＦＩＧ、９Ｃ ”１（７４′”’　ＦＩＧ、１０Ａ ＦＩＧ、１５ 晴間（ナノ、１１９ 補正書の写しく翻訳文）提出書く特許法第１８４条の７第１項）平成　５年　６ 月　３日

Claims (1)

1. 【特許請求の範囲】 請求項１入力信号のサンプルのディジタル表示を発生するディジタル化手段、前 記ディジタル化手段の動作を制御するタイミング制御手段、及び可変データ収集 速度を可能にする前記タイミング制御手段の動作速度を変える手段を有する信号 収集システム。 請求項２前記ディジタル表示を記憶するメモリ手段を更に有する請求項１記載の 信号収集システム。 請求項３収集されたサンプル数をカウントするカウンタ手段を更に有し、前記タ イミング制御手段の動作速度を変える前記手段が前記カウンタ手段に動作的に応 答可能である請求項１記載の信号収集システム。 請求項４メモリ手段を更に有し、該メモリ手段が前記カウンタ手段に応答できる アドレス位置で前記ディジタル表示を記憶する請求項３記載の信号収集システム 。 請求項５前記ディジタル化手段が、前記信号のデータ変化速度を比較し、そのデ ータ変化速度が指定値内にある場合、タイム周期中以外のデータを捕捉するデー タ値変化検出手段を更に有する請求項１記載の信号収集システム。 請求項６ドライブ信号を与える励振手段を更に有し、前記ドライブ信号が前記タ イミング制御手段の動作と正確な瞬間の相関関係を有する請求項１記載の信号収 集システム。 請求項７対数関数に従って信号を圧縮するために信号圧縮手段を更に有する請求 項１記載の信号収集システム。 請求項８非常に早い時間変化事象と遅い時間変化事象を圧縮した連続データ形式 で捕捉できる信号収集システムであって、調整された入力信号のサンプルディジ タル表示を作るディジタル化手段、前記ディジタル表示を記憶するメモリ手段、 及びトリガとクロックとサンプリング速度を変えることができる動的に変更し得 るサンプリング速度制御装置とを有するタイムベース手段を有する信号収集シス テム。 請求項９表示手段、 データ処理手段、及び 前記信号収集システムを、データを表示し処理できる前記表示手段と前記データ 処理手段とに共用するバス手段を更に有する請求項８記載の信号収集システム。 請求項１０収集されたサンプル数をカウントするカウンタ手段を更に有し、前記 タイムベース手段が前記カウンタ手段に動作的に応答可能で、前記メモリ手段が 前記カウンタ手段に応答できるアドレスで前記ディジタル表示を記憶する請求項 ８記載の信号収集システム。 請求項１１入力信号のデータ変化速度を比較し、そのデータ変化速度が指定値内 にある場合、タイム周期中以外のデータを捕捉するデータ値変化検出手段を更に 有する請求項１記載の信号収集システム。 請求項１２ドライブ信号を与える励振手段を更に有し、前記ドライブ信号が前記 タイミング制御手段の動作と正確な時間の相関関係を有する請求項１記載の信号 収集システム。 請求項１３超広域時間範囲ディジタイザを用いる信号収集システム用表示法であ って、 対数形式のデータ領域を表示する工程と、線形形式のデータ領域を表示する工程 を有する信号収集システム用表示法。 請求項１４前記線形形式のデータ領域を表示する工程が、その表示でゼロ基準を 可能にするために、ゼロと対数形式領域の最初の部分との間に線形形式領域を有 する請求項１３記載の方法。 請求項１５テスト中での装置からの入力信号のサンプルディジタイザ表示を作る ディジタル化手段、 前記ディジタル化手段の動作を制御するタイミング制御手段、可変データ収集速 度を可能にする前記ディジタル化手段の動作速度を変える手段、及び テスト中での装置にドライブ信号を送る励振手段であって、その励振手段が前記 タイミング制御手段の動作開始と正確な時間の相関関係あるいは一致を有する励 振手段を有する時間領域反射率計。 請求項１６前記励振手段の動作と前記ディジタル化手段の動作間に所定の遅延時 間を与えるタイミング制御遅延手段を有する請求項１５記載の時間領域反射率計 。 請求項１７前記ディジタル表示を記憶するメモリ手段を更に有する請求項１５記 載の時間領域反射率計。 請求項１８圧縮された連続データ形式で、急速に変化したり、ゆっくりと変化す る成分を含む信号を捕捉することができる信号収集システムであって、信号のサ ンプルディジクル表示を発生させるディジタル化手段、前記ディジタル化手段か らディジタル化したデータを記憶するメモリ手段、繰り返し信号に同期したトリ ガを発生するタイムベース手段、前記ディジタル化手段が前記パルスに応答でき るトリガと所定の時間関係を持つ一群のサンプリングパルスを発生する発生手段 、及び一群のサンプリングパルスの周波数を所定方法で変更する手段を有する信 号収集システム。 請求項１９超広域範囲ディジタイザで信号を収集する方法であって、信号のサン プルのディジタル表示を発生する工程、所定の時間間隔で前記発生工程を繰り返 す工程、及び所定の方式で前記時間間隔を変える工程、を有する信号を収集する 方法。 請求項２０前記ディジタル表示と、信号のサンプルのディジタル表示を発生する 前記工程が、発生した時間の表示とを記憶する工程を更に有する請求項１９記載 の方法。 請求項２１前記ディジタル表示を記憶する工程、及び前記ディジタル表示の相対 記憶位置に基づいて信号サンプルが取得された時間を再構成する工程、を更に有 する請求項１９記載の方法。