JPH075203A - 信号の擬似ランダム反復サンプリング - Google Patents

Abstract

(57)【要約】 【目的】 広帯域幅の入力信号のサンフ゜リンク゛、及びトリカ゛事
象の前後の両方での入力信号のサンフ゜リンク゛が可能な高スルーフ
゜ットの装置を提供すること 【構成】 高速信号のサンフ゜リンク゛と、トリカ゛事象を基準とし
た負時間及び正時間でのサンフ゜リンク゛と、表示用の波形の迅
速形成とが可能な疑似ランタ゛ム反復サンフ゜リンク゛回路であり、2
つの異なる方法で負時間及び正時間における捕捉を行っ
て上記作用を達成する。正時間情報は修正形態の逐次サン
フ゜リンク゛を用いて捕捉される。これは逐次サンフ゜リンク゛がトリカ゛
事象の後に生じるサンフ゜ルの信号を迅速に形成できるから
である。本装置は各トリカ゛事象毎に多数サンフ゜ルを抽出でき
る。トリカ゛事象前のサンフ゜ルについては修正形態のランタ゛ム反復
サンフ゜リンク゛を用いる。その修正は、トリカ゛事象を発生可能に
する前に波形をサンフ゜リンク゛し、各トリカ゛事象に認定処理を行
い、サンフ゜ル後にフ゜ロク゛ラマフ゛ル時間ウイント゛ウ中でトリカ゛事象が生
じた場合だけそのトリカ゛事象を認識するようにしたもので
ある。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、電子回路に関するもの
であり、特に、検査用機器に関し、詳細には、デジタル
オシロスコープに表示するための入力信号のサンプリン
グを行う回路に関するものである。

【０００２】

【従来の技術】デジタルオシロスコープにおいては、最
初に、離散的時間間隔で信号をサンプリングすることに
より、入力信号がデジタル化されて、各時間間隔毎にお
ける信号のデジタル値が得られる。次いで、これらの各
サンプルが、オシロスコープのCRT上に表示される。信
号のサンプリングに通常用いられる従来の方法には、リ
アルタイムサンプリングと、逐次反復サンプリングと、
ランダム反復サンプリングとの３つの方法がある。

【０００３】リアルタイムサンプリングの場合、信号
は、リアルタイムでオンザフライ式にデジタル化され
る。サンプルとそのサンプルが抽出された時間とは、単
純に１対１の対応関係がある。即ち、全てのサンプル
は、単一の入力波形サイクル中に抽出される。リアルタ
イムサンプリングの利点は、１サイクルの入力に亘って
その測定値の全てを得ることができる点にあり、従っ
て、高スループットのシングルショットパルスのサンプ
リングが可能である。また、リアルタイムサンプリング
の欠点は、非常に高速の信号または広帯域幅の信号のサ
ンプリングが不可能な点であり、これは、そのサンプル
クロックが、入力信号の最高周波数成分に比較して少な
くともその２倍速くなければならないからである。

【０００４】また、逐次サンプリングの場合、１つ以上
の信号サンプルが、入力波形の各サイクル毎にデジタル
化される。従って、入力信号は、反復性を有するもので
なければならず、オシロスコープは、その反復波形中の
トリガポイントを位置付けることができなければならな
い。オシロスコープの連続的なトリガの各々について新
しいサンプルが抽出される。新しいサンプルポイントの
各々は、先行のサンプルよりもトリガポイントから一層
遅延しており、各々のトリガ後の遅延は、先行のトリガ
の遅延から一定量だけ増大する。この方法は、各トリガ
毎に少なくとも１つのサンプルが抽出されることを保証
するものであり、それ故、ランダム反復サンプリングに
比べて波形の捕捉が一層迅速になり、このため、スルー
プットが一層高くなる。この逐次サンプリングの欠点
は、正時間だけしかサンプリングを行うことができず、
即ち、トリガ後のサンプルしか抽出することができない
という点である。

【０００５】ランダム反復サンプリングは、逐次サンプ
リングと同様のものであるが、信号が、入力信号によっ
てではなくオシロスコープのサンプリングクロックによ
って決定される速度で常にサンプリングされてデジタル
化される点では異なっている。各サンプルの抽出後、サ
ンプルの時間と波形のトリガとの間の時間関係が確立さ
れる。多数のサンプルが抽出された後、信号が再構成さ
れてオシロスコープのディスプレイに表示される。ラン
ダム反復サンプリングの利点は、トリガ位置の前後で波
形をサンプリングすることができるという点であるが、
このサンプリング方法は、サンプルクロック周期よりも
遥かに短い時間範囲に亘って信号を捕捉するのが遅いの
で、低スループットとなる。捕捉の時間範囲がサンプル
クロック周期より短い場合、各トリガ事象毎に有効な
（時間範囲内の）サンプルが保証されることはない。実
際のところ、あらゆる所与のトリガ時にサンプルが捕捉
時間範囲内に納まる確率は、次式の通りである。

【０００６】 （捕捉時間範囲）／（サンプルクロック周期） 従って、従来のサンプリング方法には欠点がある。リア
ルタイムサンプリングは、高スループットを有し、トリ
ガ事象を基準とした負時間及び正時間でのサンプリング
が可能であるが、回路の速度上の制限により、低帯域幅
から中間帯域幅の信号にしか用いることができない。ま
た、逐次サンプリングは、広帯域幅及び高スループット
を有するが、トリガ事象の後の正時間だけしかサンプリ
ングを行うことができない。ランダム反復サンプリング
は、広帯域幅を有し、負時間及び正時間でのサンプリン
グが可能であるが、特に高掃引速度で、低スループット
となる。

【０００７】従って、トリガ事象を基準とした負時間及
び正時間の両方においてデータを捕捉し、及び、極めて
速い信号を捕捉することができ、また表示する信号を迅
速に捕捉して高スループットを提供することが可能な装
置が、当業界で必要とされている。更に、当業界では、
逐次サンプリングの高スループットとランダム反復サン
プリングの負時間サンプリング能力とを備えたサンプリ
ング装置が必要とされている。本発明は上述その他の必
要性を満たすものである。

【０００８】

【発明が解決しようとする課題】本発明の目的は、広帯
域幅の入力信号のサンプリングを行うことにある。

【０００９】本発明のもう１つの目的は、トリガ事象の
前後の両方において入力信号のサンプリングを行うこと
にある。

【００１０】本発明の更にもう１つの目的は、そのよう
な信号のサンプリングを行うと共に高スループットを提
供することにある。

【００１１】

【課題を解決するための手段】上述その他の本発明の目
的は、高速信号のサンプリングを行い、トリガ事象を基
準とした負時間及び正時間でのサンプリングを行い、表
示用の波形を迅速に形成することが可能な回路によって
達成される。この回路は、２つの異なる方法で負時間及
び正時間における捕捉を行うことにより上記作用を達成
する。正時間での情報は、修正形態の逐次サンプリング
を用いて捕捉される。これは、逐次サンプリングが、ト
リガ事象の後に生じるサンプルについての信号を迅速に
形成することができるからである。

【００１２】トリガ事象の前に生じるサンプルについて
は、本装置は、修正形態のランダム反復サンプリングを
用いる。その修正は、トリガ事象を発生可能にする前に
波形のサンプリングを行い、各トリガ事象に認定処理を
行って、サンプル後にプログラマブル時間ウインドウ中
でトリガ事象が生じた場合にのみそのトリガ事象が認識
されるようにすることを含むものである。

【００１３】本発明の上述その他の目的、特徴、及び利
点は、図面に関連して進める以下の詳細な説明を参照す
ることにより、一層良好に理解されよう。

【００１４】

【実施例】以下の説明は、現在企図している本発明の最
良の実施態様である。この説明は、制限の意味に解すべ
きではなく、本発明の一般的原理を明らかにすることだ
けを目的としたものである。本発明の範囲は、特許請求
の範囲の記載に基づいて決定されるべきである。

【００１５】図１は、本発明の擬似ランダム反復サンプ
リング回路を組み込んだデジタルオシロスコープのブロ
ック図を示すものである。同図において、デジタルオシ
ロスコープ102は、プロセッサと、プログラム及びデー
タを記憶するためのメモリとを組み込んだ中央処理装置
(CPU)104を備えている。このCPU104は、システムバス10
6を介して、サンプリング回路108及び本発明の擬似ラン
ダム反復時間ベース回路110と通信を行う。CPU104はま
た、ディスプレイ112と通信を行って、システムのユー
ザに対する信号の表示を行う。

【００１６】トリガ回路116は、入力信号114を受信し
て、信号中のトリガポイントを決定する。サンプリング
回路108は、サンプルクロック信号124を受信して、入力
信号114のサンプリングを行い、デジタル値を生成す
る。このデジタル値は、バス106を介してCPU104に送ら
れ、そのCPU104で累算されて、入力信号114で受信した
信号の表示が構成される。そのCPU104のメモリ中に構成
された信号が、次いでディスプレイ112に送られる。

【００１７】本発明の擬似ランダム反復時間ベース回路
110は、トリガ事象を認識するか否かをトリガ回路116に
伝えるトリガイネーブル信号120を生成する。トリガ事
象が認識されている場合、トリガ回路116は、入力信号1
14で受信した信号を検査して、トリガ事象の発生時期を
決定する。トリガ事象が生じると、トリガ回路116は、
擬似ランダム反復時間ベース回路110にトリガ信号122を
送る。擬似ランダム反復時間ベース回路110はまた、サ
ンプリング回路108にサンプルクロック信号124を送る。
これは、入力信号114のサンプルを抽出すべき時期をサ
ンプリング回路108に伝えるものである。CPU104、ディ
スプレイ112、トリガ回路116、及びサンプリング回路10
8は、デジタルオシロスコープ関連業界では周知のもの
であり、これ以上の説明は省略することとする。

【００１８】図２は、図１の擬似ランダム反復時間ベー
ス回路110の詳細なブロック図を示すものである。同図
において、回路110は、サンプルクロック信号124の生成
に用いられるサンプルクロック生成器204を備えてい
る。サンプルクロック生成器204は、システムバス106を
介して並列ロード可能なN分割ダウンカウンタである。
安定発振器からの時間ベース(TB)クロック信号240は、
サンプルクロック生成器204のクロック入力並びに他の
回路に接続される。サンプルクロック生成器204に初期
数をロードすることによりサンプルが生成され、その数
がゼロに達するまで時間ベースクロック信号240がサン
プルクロック生成器のデクリメントを行うことが可能と
なり、ゼロに達した時点で、終端カウントが生成され、
これにより、サンプルクロック124が形成される。次い
で、サンプルクロック生成器204に上記と同じ数かある
いは新たな数が再ロードされて、上記プロセスが反復さ
れる。

【００１９】別の回路要素を用いて再ロード操作を実施
して、CPU104（図１）から再ロードの負担を除去するこ
とが可能である。

【００２０】補間回路を用いて、トリガの発生と次のサ
ンプルクロックの発生との間の時間が測定される。この
補間回路は、カウンタ回路である粗補間器206と、Dフリ
ップフロップ212と、第２のDフリップフロップ214と、A
NDゲート回路228,230と、細密補間回路216とを備えてい
る。細密補間回路216は、トリガ信号の発生と時間ベー
スクロック信号240の次のアップエッジとの間の時間を
測定する。次いで、粗補間器206が、トリガ発生後の時
間ベースクロック信号の最初のアップエッジと次のサン
プルクロック信号124の発生との間における時間ベース
クロック信号のサイクルをカウントする。

【００２１】細密補間器216は、アナログ時間測定を行
い、時間伸長(stretcher)回路を用いる。例えば、細密
補間器216は、コンデンサを高速で充電し、次いで、そ
のコンデンサを低速で放電させる一方、クロックサイク
ルをカウントして、トリガの発生とそのトリガ後におけ
る時間ベースクロックの最初のアップエッジの発生との
間にどれだけの時間が経過したかを決定することができ
る。他の周知の細密補間回路もまた使用可能である。

【００２２】トリガ信号(TRIG)122が受信されると、そ
の信号により、ANDゲート228の出力であるFIC信号252が
高レベルになり、細密補間器216が始動される。ANDゲー
ト228の反転された他方の入力がDフリップフロップ212
のQ出力248に接続されており、その出力がトリガの受信
前に低レベルになるので、ANDゲート228が活動状態にな
る。次いで、細密補間器216は、時間測定を開始し、FIC
信号252が低レベルになるまで時間測定を続行する。時
間ベースクロック信号240の次のアップエッジで、Dフリ
ップフロップ212がセットされる。これにより、ANDゲー
ト228の出力が低レベルになって細密補間器216が停止す
る。従って、細密補間器216は、トリガ信号122の発生と
時間ベースクロック信号240の最初のアップエッジとの
間の時間を測定する。

【００２３】SYNC TRIG信号248であるDフリップフロッ
プ212のQ出力が高レベルになると、ANDゲート230の出力
即ちCIC信号250が高レベルになって、粗補間器206がイ
ネーブルになる。次いで粗補間器206は、サンプルクロ
ック124が発生するまで時間ベースクロック信号240のサ
イクルをカウントする。サンプルクロック124が発生す
ると、それによりDフリップフロップ214がセットされ、
そのDフリップフロップ214の出力によりANDゲート230の
出力が低レベルになって、粗補間器206がディセーブル
になる。CPU104（図１）は、バス106を介して細密補間
器216及び粗補間器206から値を読み出し、トリガ信号12
2とサンプルクロック124の発生との間に生じた時間量を
決定する。

【００２４】図２の残りの部分の動作については、以下
の図３及び図４の解説に関連して説明する。図３は、回
路がトリガ事象後即ち正時間中にサンプルを捕捉する間
における図２の信号のタイミングチャートを示してい
る。また、図４のタイミングチャートは、回路がトリガ
前即ち負時間中にサンプルを捕捉する間における図２の
信号を示している。

【００２５】正時間中にサンプリングを行う場合、CPU1
04は、NEG/POS信号246を低レベルにセットして、ANDゲ
ート224がサンプルクロック生成器204を起動させるのを
防止する。従って、サンプルクロック生成器204は、ト
リガ信号122が受信されるまで起動されることはない。
トリガ信号122が受信されると、それにより、ORゲート2
26がサンプルクロック生成器204をイネーブルにする。
イネーブルになると、サンプルクロック生成器204は、
上述のようにサンプルクロック信号を生成する。各サン
プルクロック信号が発生する毎に、トリガ後サンプルカ
ウンタ210がデクリメントされる。トリガ後サンプルカ
ウンタ210は、バス106を介してCPU104からロードされ、
そのロードされた値によって、各トリガ事象毎に抽出す
べきサンプルの数が決まる。従って、正時間中にサンプ
リングを行う場合、本回路は、１トリガ事象につき２つ
以上のサンプルを抽出することが可能なものである。し
かし、トリガ後サンプルカウンタ210を値１にセットし
て、１トリガ事象につき１サンプルしか抽出しないよう
にすることも可能である。所望数のサンプルが抽出され
た後、トリガ後サンプルカウンタ210の終端カウント出
力258は、捕捉が終了したことを示す高レベルになる。

【００２６】サンプルクロック生成器204の並列ロード
入力に付加的な回路（図示せず）を追加して、トリガ後
サンプル遅延値をサンプルクロック生成器にロードし
て、トリガ事象の発生後であって最初のサンプルクロッ
ク124の生成前にサンプルクロック生成器を一定時間だ
け遅延させることも可能である。これにより、逐次サン
プリングに用いられる各トリガ後に異なる遅延が生成さ
れる。その後、サンプルクロック生成器204に第２の値
をロードして、逐次のサンプルクロック間の時間間隔を
設定することができる。信号が低速である場合、これら
の２つの異なる値はCPU104からロード可能なものである
が、信号が高速である場合には、追加回路を設けること
が望ましい。上記の第１の値はCPU104から直接ロード可
能なので、前記追加回路は、前記第２の値を保持するレ
ジスタから構成される。

【００２７】図３は、正時間捕捉に関する信号のタイミ
ングチャートを示している。同図において、時間ベース
クロック信号240は、連続して繰り返されるクロック信
号である。トリガ122が発生すると、FIC信号252が活動
状態になって細密補間器216が始動される。トリガ事象
後における時間ベースクロック信号240の次のアップエ
ッジで、サンプルクロック生成器204がイネーブルにな
って、最初のサンプルクロック124が発生するまでカウ
ントダウンを行う。これと同時に、FIC信号252が低レベ
ルになって、細密補間器216がディセーブルになる。

【００２８】サンプルクロック生成器204は、トリガ後
サンプルカウンタ210がデクリメントしてゼロになってA
CQ DONE信号258がセットされるまで、動作を続行する。

【００２９】一方、負時間捕捉の場合には、本回路は異
なる態様で動作する。CPU104がNEG/POS信号246をセット
して負時間捕捉を指示し、これにより、捕捉開始信号24
4が高レベルになった際にANDゲート224の出力を高レベ
ルにすることが可能になる。ANDゲート224の出力が高レ
ベルになると、ORゲート226がイネーブルになり、次い
でサンプルクロック生成器204がイネーブルになる。そ
の後、サンプルクロック生成器204は、上述のようにサ
ンプルクロック124を発生する。

【００３０】負時間捕捉では、トリガ事象を許容する前
に幾つかのサンプルを抽出することが望ましい。これ
は、トリガ前サンプルカウンタ208に或る一定値をロー
ドすることにより達成される。その一定値がトリガ前サ
ンプルカウンタ208にロードされて、捕捉開始信号244が
活動状態になると、トリガ前サンプルカウンタ208は、
サンプルクロック124の各発生毎にデクリメントを行う
ことになる。トリガ前サンプルカウンタ208がゼロに達
すると、終端カウント出力信号254がANDゲート232の一
方の入力をイネーブルにする。次いで、ANDゲート209
は、次の捕捉サイクルまで終端カウント出力信号254を
高レベルに保持する。

【００３１】ANDゲート232のもう一方の入力は、トリガ
認定回路からのものである。トリガ認定回路は、トリガ
開始認定カウンタ218、トリガ停止認定カウンタ220、及
び、セット／リセットフリップフロップ222から構成さ
れる。このトリガ認定回路は、各サンプルクロックの前
の所定時間に開始する固定時間ウインドウ内でトリガを
生じさせることができるように設計されている。このト
リガ認定ウインドウと次のサンプルクロックとの間の遅
延は、トリガ開始認定カウンタ218に初期値をロードす
ることによりプログラムすることができる。ここで、前
記初期値は、最初の認定ウインドウの開始前にSTART AC
Q244が高レベルになった後の遅延量を規定するものであ
る。また、第２の値がトリガ停止認定カウンタ220にロ
ードされる。ここで、前記第２の値は、最初のトリガ認
定ウインドウが終了する前にSTART ACQ244が高レベルに
なった後の時間量を規定するものである。これら２つの
値は、CPU104によりバス106を介してロードされる。そ
れら値のロード後、START ACQ244の発生により、両カウ
ンタともイネーブルになってデクリメントを開始する。
トリガ前サンプルカウンタ208が高レベルになった後、
トリガ開始認定カウンタ218がデクリメントを行ってゼ
ロに達し、その終端カウント出力268によりセット／リ
セットフリップフロップ222がセットされ、これによ
り、ANDゲート232がイネーブルになり、またトリガイネ
ーブル信号120が高レベルになる。トリガ停止認定カウ
ンタ220にロードされる値は、トリガ開始認定カウンタ
値より大きく、従って、トリガ停止認定カウンタがデク
リメントし続けて、トリガイネーブルウインドウが形成
されることになる。トリガ停止認定カウンタ220がゼロ
に達すると、その終端カウント出力270によりセット／
リセットフリップフロップ222がリセットされ、これに
より、トリガイネーブル信号120が低レベルになる。サ
ンプルクロック生成器204とまさに同様に、各トリガ認
定カウンタが終端カウントに達すると、サンプルクロッ
ク周期値がロードされる。これにより、サンプルクロッ
クと同じ周期速度(periodic rate)及び同じ位相関係で
トリガ認定ウインドウが繰り返されることが保証され
る。

【００３２】上述の補間回路は、正時間捕捉の場合と同
様に動作する。

【００３３】図４は、負時間捕捉のタイミングチャート
を示すものである。同図において、時間ベースクロック
信号240は、自由に繰り返されるクロックである。捕捉
開始信号244が発生すると、サンプルクロック生成器204
がイネーブルになり、サンプルクロック124が周期的信
号の出力を開始する。また、トリガ開始認定カウンタ21
8がイネーブルになり、或る一定時間にわたってデクリ
メントを行う。図４の例の場合、トリガ開始認定カウン
タ218は、或る一定値がロードされて、２サンプルクロ
ック時間にわたってデクリメントを行う。ゼロまでデク
リメントした後、トリガ開始認定信号268が１にセット
される。図４の例の場合、トリガ停止認定カウンタ220
は、或る一定値がロードされて、４時間ベースクロック
サイクルの時間にわたってデクリメントを行う。従っ
て、ゼロまでデクリメントした後にトリガ停止認定カウ
ンタ220がゼロに達し、トリガ停止認定信号270が高レベ
ルにセットされる。サンプルクロック生成器204、トリ
ガ開始認定カウンタ218、及び、トリガ停止認定カウン
タ220は、全て、最初に異なる値がロードされ、終端カ
ウントに達する時間が異なることになる。しかし、それ
以降は全て同じ値がロードされるので、それらは同じ周
期速度で終端カウントに達することになる。

【００３４】図４の例の場合、トリガ前サンプルカウン
タ208は、値２がロードされるので、トリガ開始認定信
号及びトリガ停止認定信号の最初の発生時には、まだゼ
ロまではデクリメントしていない。従って、トリガイネ
ーブル信号は、それらの最初のトリガ開始認定時間及び
トリガ停止認定時間の間には活動状態にはない。トリガ
前カウンタがゼロまでデクリメントした後、次の第２サ
ンプルクロック124の発生により、その出力がイネーブ
ルとなり、その後に、トリガ開始認定信号268の発生に
より、トリガイネーブル信号120が活動状態になる。

【００３５】トリガイネーブル信号120が活動状態にな
ると、本回路はトリガ事象を認識する。トリガイネーブ
ル信号120が活動状態にある間にトリガ事象が発生した
場合には、トリガ信号122の発生により補間回路が起動
されることになる。このとき、FIC信号252が活動状態に
なって細密補間器がイネーブルになり、次の時間ベース
クロック信号240のアップエッジでCIC信号250が活動状
態になって粗補間器206がイネーブルになる。このよう
にして、補間回路は、トリガ事象と次のサンプルクロッ
クの発生との間の時間を測定することになる。これによ
り、CPU104が、出力信号の形成にトリガ事象の発生を用
いることが可能になる。

【００３６】或る時間範囲では、単一のトリガ中に負時
間データ及び正時間データの両方を収集することが可能
である。この場合は、トリガ後サンプルカウンタも用い
られるという点を除けば、負の場合と同様に行われる。

【００３７】上述のように、本発明の擬似ランダム反復
サンプリング回路は、修正形態の逐次サンプリングを用
いて正時間中にサンプルを捕捉する。そのスループット
は、ランダム反復サンプリングより高いものとなる。こ
れは、捕捉時間範囲内にサンプルが納まる確率が、（捕
捉時間範囲）／（時間ベースクロック周期）であり、そ
の時間ベースクロック周期をサンプルクロック周期より
遥かに短くすることができるからである。本回路はま
た、或る形態のランダム反復サンプリングを用いて負時
間中に信号を捕捉するが、トリガ認定回路及びトリガ前
サンプルカウンタでランダム反復サンプリングの認定を
行うので、捕捉スループットが向上する。

【００３８】以上、本発明の現時点での好適実施例を説
明してきたが、これより、本発明の目的が完全に達成さ
れていることが理解されよう。また、本発明の思想及び
範囲を逸脱することのない、構成及び回路要素における
多くの変更、及び本発明の多種多様な異なる実施例及び
用途が、当業者であれば自ずと明らかになるであろう。
本明細書における開示及び解説は、例示を意図したもの
であり、決して本発明を制限するものではなく、その範
囲は、特許請求の範囲に望ましい形で定義されている。

【００３９】以下に、本発明の実施態様を列挙する。

【００４０】1.入力信号のアナログデジタル変換を行う
ために用いられるサンプル信号を送出する回路であっ
て、この回路が、トリガ信号の発生前におけるサンプル
信号の送出時に値１にセットされ、前記トリガ信号の発
生後におけるサンプル信号の送出時に値０にセットされ
る負時間信号を生成する手段と、前記負時間信号が０の
場合に前記トリガ信号の発生後に少なくとも１回だけサ
ンプル信号を送出する手段と、各サンプル信号の送出後
に第１の所定量の時間で開始し、各サンプル信号の送出
後に第２の所定量の時間で終了するトリガ認定信号を生
成するトリガ認定回路手段と、前記トリガ信号の発生前
にランダム時間でサンプル信号を送出すると共に、前記
負時間信号が１である場合に、更に、前記トリガ信号が
前記トリガ認定信号と同時に発生した場合に、前記サン
プル信号により生じたデジタル変換で得られたデータを
保持する手段とを備え、更に、前記トリガ信号の各発生
後に前記サンプル信号が送出された回数をカウントする
プログラム可能なカウンタ手段を備えることを特徴とす
る、前記サンプル信号送出回路。

【００４１】2.入力信号のアナログデジタル変換を行う
ために用いられるサンプル信号を送出する回路であっ
て、この回路が、トリガ信号の発生前におけるサンプル
信号の送出時に値１にセットされ、前記トリガ信号の発
生後におけるサンプル信号の送出時に値０にセットされ
る負時間信号を生成する手段と、前記負時間信号が０の
場合に前記トリガ信号の発生後に少なくとも１回だけサ
ンプル信号を送出する手段と、各サンプル信号の送出後
に第１の所定量の時間で開始し、各サンプル信号の送出
後に第２の所定量の時間で終了するトリガ認定信号を生
成するトリガ認定回路手段と、前記トリガ信号の発生前
にランダム時間でサンプル信号を送出すると共に、前記
負時間信号が１である場合に、更に、前記トリガ信号が
前記トリガ認定信号と同時に発生した場合に、前記サン
プル信号により生じたデジタル変換で得られたデータを
保持する手段とを備え、更に、前記トリガ信号の発生と
前記サンプル信号の送出時間との間の時間量を測定する
手段を備えることを特徴とする、前記サンプル信号送出
回路。

【００４２】3.入力信号のアナログデジタル変換を行う
ために用いられるサンプル信号を送出する回路であっ
て、この回路が、トリガ信号の発生前におけるサンプル
信号の送出時に値１にセットされ、前記トリガ信号の発
生後におけるサンプル信号の送出時に値０にセットされ
る負時間信号を生成する手段と、前記負時間信号が０の
場合に前記トリガ信号の発生後に少なくとも１回だけサ
ンプル信号を送出する手段と、各サンプル信号の送出後
に第１の所定量の時間で開始し、各サンプル信号の送出
後に第２の所定量の時間で終了するトリガ認定信号を生
成するトリガ認定回路手段と、前記トリガ信号の発生前
にランダム時間でサンプル信号を送出すると共に、前記
負時間信号が１である場合に、更に、前記トリガ信号が
前記トリガ認定信号と同時に発生した場合に、前記サン
プル信号により生じたデジタル変換で得られたデータを
保持する手段とを備え、更に、前記負時間信号が１であ
る場合に、プログラム可能な数のサンプル信号が送信さ
れるまで前記トリガ信号を遮断する手段を備えることを
特徴とする、前記サンプル信号送出回路。

【００４３】4.入力信号のアナログデジタル変換を行う
ために用いられるサンプル信号を送出する回路であっ
て、この回路が、トリガ信号の発生前におけるサンプル
信号の送出時に値１にセットされ、前記トリガ信号の発
生後におけるサンプル信号の送出時に値０にセットされ
る負時間信号を生成する手段と、前記負時間信号が０の
場合に前記トリガ信号の発生後に少なくとも１回だけサ
ンプル信号を送出する手段と、各サンプル信号の送出後
に第１の所定量の時間で開始し、各サンプル信号の送出
後に第２の所定量の時間で終了するトリガ認定信号を生
成するトリガ認定回路手段と、前記トリガ信号の発生前
にランダム時間でサンプル信号を送出すると共に、前記
負時間信号が１である場合に、更に、前記トリガ信号が
前記トリガ認定信号と同時に発生した場合に、前記サン
プル信号により生じたデジタル変換で得られたデータを
保持する手段とを備え、更に、前記トリガ認定回路手段
が、前記の第１の所定量の時間を規定する第１プログラ
ム可能手段と、前記の第２の所定量の時間を規定する第
２プログラム可能手段とを備えることを特徴とする、前
記サンプル信号送出回路。

【００４４】5.デジタルオシロスコープへ入力される信
号のアナログデジタル変換を行うために用いられるサン
プル信号を前記デジタルオシロスコープ内に送出する回
路であって、この回路が、トリガ信号の発生前における
サンプル信号の送出時に値１にセットされ、前記トリガ
信号の発生後におけるサンプル信号の送出時に値０にセ
ットされる負時間信号を生成する手段と、前記負時間信
号が０の場合に前記トリガ信号の発生後に少なくとも１
回だけサンプル信号を送出する手段と、各サンプル信号
の送出後に第１のプログラム可能な量の時間で開始し、
各サンプル信号の送出後に第２のプログラム可能な量の
時間で終了するトリガ認定信号を生成するプログラム可
能トリガ認定回路手段と、前記トリガ信号の発生前にラ
ンダム時間でサンプル信号を送出すると共に、前記負時
間信号が１である場合に、更に、前記トリガ信号が前記
トリガ認定信号と同時に発生した場合に、前記サンプル
信号により生じたデジタル変換で得られたデータを保持
する手段とを備えることを特徴とする、前記サンプル信
号送出回路。

【００４５】6.前記トリガ信号の各発生後に前記サンプ
ル信号が送出された回数をカウントするプログラム可能
なカウンタ手段を更に備えることを特徴とする、前項5
記載のサンプル信号送出回路。

【００４６】7.前記負時間信号が０である場合に、前記
トリガ信号の発生と前記サンプル信号の送出時間との間
の時間量を測定する手段を更に備えることを特徴とす
る、前項5記載のサンプル信号送出回路。

【００４７】8.前記負時間信号が１である場合に、プロ
グラム可能な数のサンプル信号が送信されるまで前記ト
リガ信号を遮断する手段を更に備えることを特徴とす
る、前項5記載のサンプル信号送出回路。

【００４８】9.デジタルオシロスコープへ入力される信
号のアナログデジタル変換を行うために用いられるサン
プル信号を前記デジタルオシロスコープ内に送出する回
路であって、この回路が、トリガ信号の発生前における
サンプル信号の送出時に値１にセットされ、前記トリガ
信号の発生後におけるサンプル信号の送出時に値０にセ
ットされる負時間信号を生成する手段と、前記負時間信
号が０の場合に前記トリガ信号の発生後に少なくとも１
回だけサンプル信号を送出する手段と、前記負時間信号
が０の場合に前記トリガ信号の各発生後に前記サンプル
信号が送出された回数をカウントする手段と、前記トリ
ガ信号の発生と前記サンプル信号の送出時間との間の時
間量を測定する手段と、各サンプル信号の送出後に第１
のプログラム可能な量の時間で開始し、各サンプル信号
の送出後に第２のプログラム可能な量の時間で終了する
トリガ認定信号を生成するプログラム可能トリガ認定回
路手段と、前記トリガ信号の発生前にランダム時間でサ
ンプル信号を送出すると共に、前記負時間信号が１であ
る場合に、更に、前記トリガ信号が前記トリガ認定信号
と同時に発生した場合に、前記サンプル信号により生じ
たデジタル変換で得られたデータを保持する手段と、前
記ランダム時間と前記トリガ信号の受信時間との間の時
間量を測定する手段と、前記負時間信号が１である場合
に、プログラム可能な数のサンプル信号が送信されるま
で前記トリガ信号を遮断する手段とを備えることを特徴
とする、前記サンプル信号送出回路。

【００４９】

【発明の効果】本発明は上述のように構成したので、広
帯域幅の入力信号のサンプリング、及び、トリガ事象の
前後の両方での入力信号のサンプリングが可能な高スル
ープットの装置を提供することが可能となる。

【図面の簡単な説明】

【図１】本発明を含むオシロスコープを示すブロック図
である。

【図２】本発明の回路を示すブロック図である。

【図３】トリガ事象後のサンプリングを示すタイミング
チャートである。

【図４】トリガ事象前のサンプリングを示すタイミング
チャートである。

【符号の説明】

104 CPU 106 システムバス 108 サンプリング回路 110 擬似ランダム反復時間ベース回路 116 トリガ回路 124 サンプルクロック信号 204 サンプルクロック生成器 206 粗補間器 208 トリガ前サンプルカウンタ 210 トリガ後サンプルカウンタ 212,214 Dフリップフロップ 216 細密補間回路 218 トリガ開始認定カウンタ 220 トリガ停止認定カウンタ 222 セット／リセットフリップフロップ 224,228,230,232 ANDゲート 226 ORゲート 240 時間ベースクロック信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力信号のアナログデジタル変換を行うた
   めに用いられるサンプル信号を送出する回路であって、
   この回路が、 トリガ信号の発生前におけるサンプル信号の送出時に値
   １にセットされ、前記トリガ信号の発生後におけるサン
   プル信号の送出時に値０にセットされる負時間信号を生
   成する手段と、 前記負時間信号が０の場合に前記トリガ信号の発生後に
   少なくとも１回だけサンプル信号を送出する手段と、 各サンプル信号の送出後に第１の所定量の時間で開始
   し、各サンプル信号の送出後に第２の所定量の時間で終
   了するトリガ認定信号を生成するトリガ認定回路手段
   と、 前記トリガ信号の発生前にランダム時間でサンプル信号
   を送出すると共に、前記負時間信号が１である場合に、
   更に、前記トリガ信号が前記トリガ認定信号と同時に発
   生した場合に、前記サンプル信号により生じたデジタル
   変換で得られたデータを保持する手段とを備えることを
   特徴とする、前記サンプル信号送出回路。