JPH0447330B2 - - Google Patents

Info

Publication number
JPH0447330B2
JPH0447330B2 JP63170009A JP17000988A JPH0447330B2 JP H0447330 B2 JPH0447330 B2 JP H0447330B2 JP 63170009 A JP63170009 A JP 63170009A JP 17000988 A JP17000988 A JP 17000988A JP H0447330 B2 JPH0447330 B2 JP H0447330B2
Authority
JP
Japan
Prior art keywords
data string
digitizer
digitizers
data
frequency
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP63170009A
Other languages
English (en)
Other versions
JPS6435621A (en
Inventor
Chan Jenku Ii
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tektronix Inc
Original Assignee
Tektronix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tektronix Inc filed Critical Tektronix Inc
Publication of JPS6435621A publication Critical patent/JPS6435621A/ja
Publication of JPH0447330B2 publication Critical patent/JPH0447330B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/121—Interleaved, i.e. using multiple converters or converter parts for one channel
    • H03M1/1215—Interleaved, i.e. using multiple converters or converter parts for one channel using time-division multiplexing

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)
  • Complex Calculations (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、波形をデジタル的に取り込む波形デ
ジタイザ装置のタイミング誤差測定方法、及び、
自己校正型波形デジタイザ装置に関する。
［従来技術］ 典型的な波形デジタイザは、入力信号の瞬時値
を取り込んで保持するサンプル・ホールド回路
と、この取り込まれたサンプル電圧に比例したデ
ジタル出力電圧を発生するアナログ・デジタル変
換器（ADC）とを備えている。このようなデジ
タイザのサンプリング周波数は、ADCによるサ
ンプル電圧から安定したデジタル値への変換速度
によつて制限されるのが普通である。
このようなデジタイザを複数個配列させた構成
（デジタイザ・アレイ）にすることにより、１つ
のデジタイザを動作させる場合よりも高速に入力
信号をデジタル変換（デジタイズ）出来るように
したデジタル・システムが開発されている。この
場合、入力信号は配列された各デジタイザに並列
に入力する。単一のクロツク信号が複数タツプ型
遅延線（或いは、一連の遅延回路群）を通過し、
これらのタツプから夫々のデジタイザにクロツク
信号が供給されるので、各連続的に配列されたデ
ジタイザ群が受けるクロツク信号は夫々順次遅延
されている。従つて、クロツク信号の各サイクル
毎に各デジタイザは入力信号をサンプリングして
デジタイズするが、各デジタイザにおける処理は
相対的に異なる時点で実行される。各デジタイザ
から出力される総てのデータは、インターリーブ
方式でまとめて記憶され、入力信号を表す１つの
データ列になる。各デジタイザ内のADCの信号
の伝播遅延は、クロツク信号の周期より僅かでも
短かければ良いが、Ｍ個のデジタイザを並べてデ
ジタイズする場合には、有効サンプリング周波数
fsはクロツク信号のＭ倍の周波数になる。
各デジタイザのクロツク信号の周波数がfs／Ｍ
の場合、遅延線の各区分でストローブ信号は１／
fsずつ遅延され、サンプルは等間隔の時点で順次
取り込まれる。この結果得られたデータ列は、サ
ンプリング周波数fsの単一のデジタイザによつて
得られるデータ列と等価となる。このようなデジ
タイザ・アレイの有効サンプリング周波数（及び
このサンプリング装置のサンプリング時間分解
能）は、この装置に含まれるデジタイザの数Ｍと
遅延線のタツプの数を増加すること、及びタツプ
間の遅延時間を小さくすることにより、向上する
ことが出来る。
［発明が解決しようとする課題］ しかし、このような装置では、クロツク信号を
遅延させる遅延線の遅延時間の調整精度により、
装置のサンプリング時間分解能の上限が決められ
てしまう。サンプリング周波数fsが増加するにつ
れて、遅延線の各区分で与えられる遅延時間は減
少するので、各区分の遅延時間の僅かな誤差が各
サンプルの取り込み時点の精度に与える影響は、
相対的に増加してしまう。各デジタイザの応答時
間は、周囲の温度及び使用時間と共に変化して誤
差が生じるので、これも遅延時間の誤差の原因の
１つになる。また、各デジタイザの遅延時間誤差
が遅延線の各区分の実際の遅延時間に略匹敵する
程度までデジタイザの数を増加した場合には、そ
れ以上デジタイザの数を増加しても、入力信号か
ら得られるサンプル・データ列の精度を実質的に
改善することは出来なくなる。
従つて、本発明の目的は、デジタイザ・アレイ
で構成された波形デシタイザのサンプリング・ク
ロツク信号の遅延時間を正確に測定し得る方法を
提供することである。
本発明の他の目的は、サンプリングのタイミン
グを正確に制御出来る高速波形デジタイザを提供
することである。
［課題を解決する為の手段及び作用］ Ｍ個の同様なデジタイザのアレイを含むデジタ
イザ・システムでは、各デジタイザが入力信号の
一連の瞬時値サンプルを表す別々の出力データ列
を作成する。周期的なクロツク信号が各デジタイ
ザのサンプリング時点を制御する為い各デジタイ
ザに供給されているが、クロツク信号は各デジタ
イザに供給される以前に夫々可調整遅延回路によ
り異なる遅延時間だけ遅延されている。各遅延回
路のクロツク信号の遅延時間が適正に調整されて
いる時、各デジタイザの出力データ列からインタ
リーブ方式で、入力信号の値を表す単一のデータ
列を作成し得る。この時、この単一の波形データ
列のサンプル間隔は１／fsであり、fs／Ｍがクロ
ツク信号の周波数である。
本発明による波形デジタイザのタイミング誤差
測定方法によれば、可調整遅延回路の調整を行う
為に、既知の周波数f0のサイン波信号をデジタイ
ザ・システムに入力し、IM個の要素から成る波
形データ列をこのデジタイザ・システムにインタ
リーブ方式で作成させる。ここで、Ｉは整数で、
好適値は16である。その後、このIM個の要素の
データ列を、（好適には４項のブラツクマン・ハ
リスの）窓関数により重み付け処理し、この重み
付けされた波形データ列を離散的フーリエ変換法
で変換して、重み付け処理された波形データ列の
周波数スペクトルを表すIM個の複素数から成る
第１データ列を作成する。この周波数スペクトル
の第１データ列の極大値を表し、各要素の間隔が
Ｉ個の要素ずつ離れた合計でＭ個の要素を、上記
周波数スペクトルのデータ列から抽出して、Ｍ個
の複素数の要素から成る第２データ列を作成す
る。この第２データ列を逆フーリエ変換すること
により、Ｍ個の複素数の要素から成る第３のデー
タ列を作成する。この第３データ列の各要素の位
相角を求め、これらの位相角を入力サイン波信号
の角周波数で除算する。この結果得られる値は、
夫々各デジタイザのサンプリングのタイミング誤
差を表している。
このタイミング誤差の測定精度は、入力サイン
波信号の周波数の調整精度のみによつて決まり、
入力サイン波信号の振幅とは無関係である。周知
のサイン波発生器は充分な精度で出力サイン波信
号の周波数を調整出来るので、当業者にはこのタ
イミング誤差は極めて正確に測定し得る。
本発明による自己校正型波形デジタイザでは、
上記波形デジタイザ装置のタイミング誤差測定方
法において得られた各デジタイザのタイミング誤
差の情報に従つて、各デジタイザのサンプリング
時点を制御するクロツク信号の遅延時間を調整す
ることにより、使用者の操作を要せずに、各デジ
タイザのタイミング誤差を自動的に除去すること
が出来る。
［実施例］ 第２図は、有効サンプリング周波数fsで入力信
号をデジタイズするデジタイザ・システム１０の
ブロツク図である。このデジタイザ・システム１
０は、Ｍ個の従来のデジタイザ１２で構成したデ
ジタイザ・アレイを含み、各デジタイザ１２は、
コンピユータ２２が制御するスイツチ１７を介し
て入力する入力信号の電圧サンプルを取り込むサ
ンプル／ホールド（Ｓ／Ｈ）回路１４を有してい
る。Ｓ／Ｈ回路１４は、ストローブ信号のパルス
の入力時点で電圧サンプルを取り込む。ADC（ア
ナログ・デジタル変換器）１６は、電圧サンプル
をデジタル・データに変換し、取り込みメモリ１
８は、このデジタル・データを記憶する。更に、
各デジタイザ１２内のタイム・ベース回路２０
は、外部から供給されるクロツク信号の各パルス
に応じてストローブ信号を発生してＳ／Ｈ回路１
４に送る。タイムベース回路２０は、更に取り込
みメモリ１８に書込みイネーブル信号としてアド
レス信号を送る。この記憶アドレスはメモリの書
込み動作毎に順次インクリメントされる。コンピ
ユータ２２と各デジタイザ１２間の制御／データ
用バス２４を介してコンピユータ２２からの開始
指令の受領後、最初のクロツク信号に応じてタイ
ム・ベース回路２０は、Ｓ／Ｈ回路１４にストロ
ーブ信号の供給を開始する。バス２４を介してコ
ンピユータ２２から送られる命令に応じて、各タ
イム・ベース回路２０は、予め定めた数のデータ
値がメモリ１８に記憶された後か、或いは入力信
号が予め定めたトリガレベルに達した後にデータ
の記憶を停止する。このような機能を有するデジ
タイザは、入力信号をデジタイズするデジタル・
オシロスコープにしばしば利用されている。
要するに、各デジタイザ１２は取り込みメモリ
１８にデータ列を記憶する為に用いられる。この
データ列の各要素は、入力クロツク信号の各パル
スによつて決まる異なる時点の入力信号の瞬時値
を表している。各デジタイザ１２に入力するクロ
ツク信号は、クロツク信号発生器１５が出力する
マスタクロツク信号から導かれる。このマスタク
ロツク信号は、直列接続した遅延回路段２６を通
過する。各遅延回路段は好適には遅延線で構成さ
れ、１／fsの名目遅延時間を有している。マスク
クロツク信号及び各遅延回路段の出力信号は、
別々の可調整遅延回路２８に各々入力し、各可調
整遅延回路２８の出力は、別々のデジタイザ１２
のクロツク入力となる。各可調整遅延回路２８の
遅延時間は、コンピユータ２２からのデータによ
つて制御される。また、この遅延量の調整に関し
ては、後述する。
デジタイザ・システム１０において、デジタイ
ザ１２の数Ｍが６個で、各デジタイザ間の連続サ
ンプリング遅延時間を１／fsにするように可調整
遅延回路を調整した場合に、サイン波形の入力信
号の１周期をデジタイズする様子の波形図を第３
図に示している。時点T0では、１個の可調整遅
延回路２８を伝播したマスタクロツクの第１パル
スが第１デジタイザ（デジタイザ０）に達し、デ
ジタイザ０が入力信号をサンプリングする。時点
T0に取り込まれた電圧サンプルに応じてデジタ
イザ０の取り込みメモリに記憶されたデータは、
第３図では時点T0上の矢線D0で表されている。
時点T1では、１個の遅延回路２６と１個の可調
整遅延回路２８を伝播した同じマスタクロツク・
パルスが第２デジタイザ（デジタイザ１）に達
し、デジタイザ１は、入力信号をサンプリングす
る。この電圧サンプルはデジタイズされ、データ
値D1として取り込みメモリに記憶される。第１
マスタクロツク・パルスがデジタイザ２乃至デジ
タイザ５の各々に順次達すると、各デジタイザは
入力信号をサンプリングし、デジタル・サンプル
値Ｄ２乃至Ｄ５として各メモリに記憶する。時点
T6では、第２マスタクロツク・パルスがデジタ
イザ０に達し、デジタイザ０は、別のデータ・サ
ンプルD0を取り込み、記憶する。時点T7乃至T9
では、第２マスタクロツク・パルスが、デジタイ
ザ１乃至デジタイザ３に達し、各デジタイザは別
のデータ・サンプルD1至D3を夫々取り込み、記
憶する。
従つて、マスククロツクの各パルスの入力に応
じて、各デジタイザ１２は各々異なる時点で入力
信号を１回ずつサンプリングするということが理
解出来よう。可調整遅延回路２８を適当に調整す
ることにより、各デジタイザが取り込む各サンプ
ル間の時間間隔はＭ／fsとなるが、アレイ状の連
続する２つのデジタイザによつて取り込まれるサ
ンプル間の時間間隔は１／fsになる。データの取
り込みサイクルが終了すると、第２図のコンピユ
ータ２２はバス２４を介して各デジタイザ１２の
取り込みメモリ内のデータを読み出し、これらの
データをインターリーブ方式により、各データ値
が取り込まれた相対的時点に応じた順序で内部メ
モリに順次記憶する。このように、コンピユータ
２２が入力信号を表す波形データ列を組み立てて
記憶するので、この記憶される波形データ列は、
従来の１個のデジタイザがfsのサンプリング周波
数で動作した場合の取り込み波形データ列と等価
になる。
各々fs／Ｍの最高周波数で動作可能なＭ個のデ
ジタイザで構成されたデジタイザ・アレイは、協
同してfsのサンプリング周波数で入力信号をデジ
タイズすることが理解出来よう。しかし、第２図
のデジタイザ・システム１０が好適に動作する為
には、連続するデジタイザ間のサンプリング時点
の間隔が正確に１／fsでなければならない。デジ
タイザ１２の応答時間が周囲の温度及び動作時間
等により変化するので、可調整遅延回路２８が必
要になる。更に、遅延回路段２６の遅延時間の誤
差、及びクロツク信号の伝達経路となる導体線路
や他の回路素子の長さのばらつき等もサンプリン
グ時点の誤差の原因になる。このような誤差の原
因を考慮して可調整遅延回路２８を調整すること
により、デジタイザ・システムのサンプリング間
隔を適正に調整し得る。
この遅延時間の調整をするには、先ず各サンプ
リング時点の間隔の誤差を測定する必要がある。
本発明に従つて、この誤差を測定する為に、サイ
ン波信号発生器１９が第２図のスイツチ１７の別
の入力端子に接続しており、このスイツチ１７の
動作によりサイン波信号発生器１９の出力がデジ
タイザ・システム１０に入力される。サイン波信
号発生器１９は、正確に調整された既知の周波数
f0を有するサイン波形信号を発生する。その後、
デジタイザ・システム１０は、マスタ・クロツク
のＩサイクル期間動作し、Ｍ個のデジタイザ１２
が各々Ｉ個のデータ要素を有するデータ列を取り
込んで記憶する。ここで、Ｉは整数で好適値は16
である。その後、コンピユータ２２はインターリ
ーブ方式でＭ込のデータ列を記憶し、IM個のデ
ータ要素から成る１つの波形データ列を作成す
る。その後、コンピユータ２２は４項のブラツク
マン・ハリスの窓関数を用いてこれらIM個のデ
ータ要素を適正に重み付けし、その結果得られた
IM個の重み付けされたデータ列の要素が、離散
的フーリエ変換によつて変換され、重み付けされ
たデータ列の周波数スペクトルを表すIM個の複
素数の第１データ列が作成される。その後、この
周波数スペクトルの第１データ列のＩ番目毎の要
素が抽出され、複素数のＭ個の要素から成る第２
データ列が作成される。このＭ個の要素の第２デ
ータ列は、その後逆フーリエ変換を施されてＭ個
の複素数から成る第３データ列となる。この第３
データ列の各数値の位相角が求められ、入力サイ
ン波信号の角周波数で除算される。こうして得ら
れるＭ個の各値は、Ｍ個の各デジタイザに関する
相対的時間誤差を表している。この時間誤差に関
する各値に基づいて、コンピユータ２２は可調整
遅延回路２８に供給する制御データを調整して遅
延時間を制御する。
第４図は、周波数f0のサイン波信号ｇ（ｘ）を
フーリエ変換して得られたアナログ周波数スペク
トラムGa（ｔ）のグラフを表している。このスペ
クトルは、周波数±f0に於ける垂直な矢線で表さ
れたスペクトル線を含んでいる。このグラフの水
平位置で示された周波数に於ける信号成分の絶対
値は、その矢線の長さで表されている。サイン波
信号ｇ（ｘ）の離散的フーリエ変換Ｇ（ｗ）は、複
素数の無限データ列であつて、その一部分が第５
図に示されている。第５図のグラフは、第４図の
周波数スペクトルと周波数fsの周期パルス信号の
周波数スペクトルとの畳み込み（コンボリユーシ
ヨン）を表している。しかし、第２図のデジタイ
ザ・システム１０は無限データ列ではなく有限デ
ータ列を作成する。そして、可調整遅延回路２８
の遅延時間の調整が適正でないと、連続サンプル
間の時間間隔が一様でなくなる。従つて、入力サ
イン波信号をデジタイズしてデジタイザ・システ
ム１０が作成するデータ列の周波数スペクトル
は、第５図の周波数スペクトルとは異なつてい
る。
ｇ（ｔ）をアナログ入力信号と仮定する。デジ
タイザ・システム１０がこの入力信号ｇ（ｔ）を
デジタイズとすると、データ列Ｓ＝［ｇ（t0）、ｇ
（t1）、ｇ（t2）、…、ｇ（tM）、ｇ（tM+1）、…］が
作
成される。このデータ列Ｓは、以下に示すよう
に、インタリーブ方式で組み立てられるＭ個のサ
ブデータ列S0、S1、…、SM-1を含んでいる。
S0＝［ｇ（t0）、ｇ（tM）、ｇ（t2M）、…］ S1＝［ｇ（t1）、ｇ（tM+1）、ｇ（t2M+1）、…］ … Sn＝［ｇ（tn）、ｇ（tM+n）、ｇ（t2M+n）、…］ … SM-1＝［ｇ（tM-1）、ｇ（t2M-1）、ｇ（t3M-1）、…］ ｍ番目のサブデータ列Snは、サンプリング周
波数１／MT、（Ｔ＝１／Mfs）で値ｇ（ｔ＋tn）
を一様にサンプリングして得られるのは明らかで
ある。データ列Ｓを構成するには、先ず、総ての
サブデータ列Sn（ｍ＝０〜Ｍ−１）内のサンプル
間に（Ｍ−１）個の０を挿入する。即ち、 次に、このデータ列n（ｍ＝０〜Ｍ−１）の各
サンプルを右方向にｍ位置だけシフトさせる。即
ち、 nZ -m＝［（ｍ個の０）、ｇ（tn）、（
Ｍ−１個の０）、ｇ（tM+n）、…］ ここで、z-1は単位遅延演算子である。最後に、
以上で得られたサブデータ列の総和を求めて最初
のデータ列Ｓが構成される。即ち、 Ｓ＝M-1 〓m=0 nZ -m (1) Ｓのデジタル・スペクトルＧ（ｗ）は、SnZ -m
（ｍ＝０〜Ｍ−１）のデジタル・スペクトルの和
として表される。即ち、 Ｇ（ｗ）＝（１／MT）M-1 〓m=0 ∞ 〓k=-∞ Ga［ｗ−ｋ（2π／MT）］ ・exp｛ｊ［ｗ−ｋ（2π／MT）］tn｝exp（−jmwT）(
2) ここで、Ｔは平均サンプリング周期である。ま
た、比率rn＝（mT−tn）／Ｔと定義すれば、 tn＝mT−rnＴ (3) となる。従つて、上記(2)式は、 Ｇ（ｗ）＝（１／MT）∞ 〓（１／Ｍ）k=-∞ M-1 〓expm=0 ｛−ｊ［ｗ−ｋ（2π／MT）］rnＴ｝ ・exp［−jkm（2π／Ｍ）］・Ga［ｗ−ｋ（2π／MT）
］(4) 上記(2)式及び(4)式の２つの式は、一様でないサ
ンプリング処理によつて得られた信号のデジタ
ル・スペクトルの一般形を表している。
周波数f0（即ち、角周波数w0＝2πf0）のサイン
波入力信号ｇ（ｔ）＝exp（jw0t）の場合には、フ
ーリエ変換は次式で与えられる。
Ga（ｗ）＝2πδ（ｗ−w0） (5) ここで、δ（ｗ）はデルタ関数を表している。
この(5)式を(4)式に代入すれば、次式を得る。
Ｇ（ｗ）＝（１／MT）M-1 〓m=0 ∞ 〓k=-∞ 2πδ［ｗ−w0−ｋ（2π／MT）］ ・exp［−jrn2πf0／fs］・exp［−jkm（2π／Ｍ）］
(6) ここで、fsは平均サンプリング周波数であつ
て、１／Ｔに等しい。数列Ａ(k)、（但し、ｋ＝０、
１、２、…、Ｍ−１、Ｍ、…）を次式のように定
義する。
Ａ(k)＝M-1 〓 〓m=0 ｛１／Mexp［−jrn2πf0／fs］｝・exp［−jkm（2π
／Ｍ）］(7) 従つて、(7)式を用いて(6)式は次式のように書き
換えられる。
Ｇ（ｗ）＝（１／MT）∞ 〓k=-∞ Ａ(k)2πδ［ｗ−w0−ｋ（2π／MT）］ (8) (7)式及び(8)式は、サイン波信号に一様でないサ
ンプリング処理を施した場合の周波数スペクトル
を完全に表している。
第６図は、周波数f0＝fs／4Mの入力サイン波信
号に応じて、Ｍ＝６のデジタイザ・アレイがサン
プリングした場合の無限データ列の周波数スペク
トルの一部を表している。(7)式から数列Ａ(k)は、
ｋに関して周期Ｍの周期関数であることが判る。
従つて、(8)式で与えられるスペクトルＧ（ｗ）は、
2π／Ｔ＝2πfs（即ち、平均サンプリング角周波数）
に等しい周期を有するｗの周期関数である。更
に、このスペクトルの１周期内には周波数軸上に
一様な間隔で並んだＭ本のスペクトル線が含まれ
ている。これらの隣合うスペクトル線の間隔は
fs／Ｍである。この信号の主成分はf0の周波数位
置に有り、その振幅は｜Ａ（０）｜に比例してい
る。他方、ｍ番目の高調波成分は、f0＋（ｍ／Ｍ）
fsの周波数位置に有り、振幅は｜Ａ（ｍ）｜に比例
している。第６図に示した｜Ａ(k)｜の異なる高調
波成分の振幅は、Ａ(k)の総ての異る成分の振幅が
一般には異なること示す為に誇張されていること
にも留意されたい。しかし、実際にはrnが小さい
所では(7)式から｜Ａ（ｋ）｜は｜Ａ（Ｍ−ｋ）｜に近
似される。(8)式から、ｋの各値に対してデルタ関
数が０でない場合にｗの唯１つの値が存在するこ
とに留意すべきである。換言すれば、Ｇ（ｗ）は
ｋの１つの特定値に於けるfsＡ(k)に等しい。
(7)式から、有限数列［Ａ(k)；ｋ＝０、１、…、
Ｍ−１］が次式の離散的フーリエ変換であること
が判る。
［（１／Ｍ）exp（−jrn2πf0／fs；
ｍ＝０、１、…、Ｍ−１］(9) (8)式のスペクトルＧ（ｗ）を表す複素数のIM個
のデータ列要素が得られると、これの要素からＭ
個の要素［wsＡ(k)；ｋ＝０、１、…、Ｍ−１］
を抽出することが出来る。例えば、第６図のスペ
クトルのデータ列の場合には、データ列要素、Ｇ
（f0）、Ｇ（fs／６＋f0）、…、Ｇ（5fs／６＋f0）を
抽
出してデータ列ws［Ａ（０）、Ａ(1)、Ａ(2)、Ａ(3)、
Ａ(4)、Ａ(5)］を構成することが出来る。このデー
タ列を離散的逆フーリエ変換することによ、次の
データ列を得ることが出来る。
Ws［exp（−jrn2πf0／fs；ｍ＝０、
１、…、Ｍ−１］(10) その後、このデータ列の各要素の位相角を計算
すれば、次のデータ列が得られる。
［2πrnf0／fs；ｍ＝０、１、…、Ｍ−１］ （11） このデータ列の各要素を2πf0で除算し、Ｔ＝
１／fsであることに留意すれば、次のデータ列が
得られる。
［rnＴ；ｍ＝０、１、…、Ｍ−１］ （12） このrnＴは、第２図のｍ番目の可調整遅延回路
２８の遅延時間誤差を表しているので、このデー
タ列の各値によつて各可調整遅延回路を調整出来
ることは明白である。
従つて、第２図のデジタイザ・システムに周波
数f0のサイン波信号を供給し、データ列を離散的
フーリエ変換し、そこから［Ａ(k)；Ｋ＝０、１、
…、Ｍ−１］に比例したデータ列を抽出し、その
データ列の各要素の位相角を求め、角位相角を
2πf0で除算することにより、各可調整遅延回路２
８の調整誤差を求めることが出来る。しかし、上
述の方法では、入力信号を表すデータ列の長さが
無限であつて、他方第２図のデジタイザ・システ
ム１０が作成するデータ列の長さが有限であると
仮定している。デジタイザ・システム１０で作成
する波形データ列を、入力信号と矩形波関数との
積を表す波形のサンプル値として考えても良い。
この矩形関数の値は、時間間隔Ｔの間では１であ
り、その前後では０となつている。第７図に示し
たこの矩形波関数の周波数スペクトルは、周波数
０を中心に幅が２／Ｔのメインローブ（最大突起
状波形の主成分の部分）と、振幅が減少していく
複数のサイドローブ（メインローブの両側にある
高調波成分の部分）とを含んでいる。
従つて、デジタイザ・システム１０が作成する
有限なデータ列の周波数スペクトルは、第６図の
ような一連の離散的なスペクトル線のようにはな
らず、第６図のスペクトルと第７図のスペクトル
との畳み込みとして表される。４項のブラツクマ
ン・ハリスの窓関数を適正に用いて矩形波関数の
成分を窓関数で処理（重み付け）することによ
り、第７図のスペクトルのサイドローブの振幅を
実質的に低減することが出来る。ブラツクマン・
ハリスの窓関数及びその他の窓関数に関しては、
IEEEの会報の第66巻No.１（1974年１月刊行）のフ
レデリツク・ジエイ・ハリスによる「離散的フー
リエ変換を用いた高調波分析の為の窓関数の利用
について」という論文に記載されている。
第８図は、第２図のデジタイザ・システム１０
のＭ＝６で、入力信号が周波数f0＝fs／24のサイ
ン波形である時、デジタイズされた波形データ列
をブラツクマン・ハリスの窓関数で重み付け処理
し、その後離散的フーリエ変換した時のデータ列
の周波数スペクトルを示している。振幅関数Ａ(f)
の絶対値が垂直軸に対数目盛りでプロツトされ、
周波数ｆが水平軸にプロツトされている。破線で
示した各メインローブは、第６図の各スペクトル
線の周波数を略中心にしており、各振幅は第６図
の対応するスペクトル線の振幅に等しい。尚、各
周波数成分のサイドローブ（高調波成分）は無視
し得る程度に小さいので、第８図では省略してあ
る。４項のブラツクマン・ハリスの窓関数が選択
された理由は、その関数のサイドロープが低く、
且つ利用が容易な為である。しかし、この窓関数
はその他の汎用窓関数よりも幾らか大きなメイン
ローブを有している。両側の隣合うメインローブ
からの干渉を避ける為に、入力試験信号の周波数
は、（ｍ／Ｍ）fs、（ここで、ｍ＝１，２，…，
Ｍ）の周波数から一方向へ少なくとも（1/4Ｍ）
fsだけ離れなければならず、且つ（ｍ／Ｍ）fsの
周波数から逆方向へは少なくとも（3/4Ｍ）fsだ
け離れなければならない。従つて、少なくとも
16M個のデータ点が必要になる。第９図には、窓
関数で処理され、且つフーリエ変換されたデータ
列の各データ要素の絶対値が太い実線で表示され
ている。この実線は破線で示された複数の関数の
総和になつている。
第２図のデジタイザ・システム１０によつて作
成される波形データ列は入力波形ｇ（ｔ）を表す
16M個の要素を含んでいるので、入力信号の周波
数スペクトルを表す16M個の要素が、波形データ
列をブラツクマン・ハリスの窓関数で重み付けし
て、離散的フーリエ変換することにより得られ
る。Ｍ＝６の場合、このデータ列は16×６＝96個
の複素数から成り、これらの各複素数は、別々の
値Ｇ(f)、（但し、ｆ＝０、fs／96、2fs／96、…、
95fs／96）を夫々表している。この96個の複素数
のデータ列の４番目の値は、Ｇ（4fs／96）＝Ｇ（f0）
を表し、wsＡ（０）に等しい。同様に、このデー
タ列の（16k＋４）番目の値はＧ（4fs／96）を表
し、wsＡ(k)に等しい。従つて、Ｍ個の要素のデ
ータ列ws［Ａ（ｍ）、ｍ＝０，１，…，Ｍ−１］を
96個の要素の周波数スペクトルのデータ列から抜
き取る為には、周波数スペクトルのデータ列の４
番目から16番目毎に順次データ要素を選択すれば
良い。その後、上述のように各要素wsＡ（ｍ）の
位相角を求めることにより、タイミング誤差のデ
ータ列［rnＴ、ｍ＝０、１、…、Ｍ−１］が得ら
れる。
波形データ列が窓関数で処理されない場合に
は、第８図に示した各メインローブの両側に存在
しているサイドローブの成分が無視出来なくな
り、得られるＡ(k)の値に悪影響を及ぼし、算出さ
れるrnＴの値の精度も低下する。窓関数を選択す
ることにより、第８図に示されているメインロー
ブの重なる点をメインローブの振幅の50％より大
きく、或いは小さくすることが出来る。しかし、
この重なる点を50％より大きくすると、メインロ
ーブのピーク値に対応するＧ(f)のデータ値及びＡ
(k)を表すデータ値は、両側の隣合うメインローブ
から更に大きな影響を受ける。また、この重なり
点を50％より小さくすると、スペクトル分解能が
低下する。
試験信号の周波数f0は、所謂エイリアシング現
象の発生を防ぐ為にサンプリング周波数fsの1/2
を超えてはならない。更に、重み付け及びフーリ
エ変換をしたデータ列Ｇ(f)のデータ点に対応する
周波数上に、スペクトルのピークを夫々均等間隔
に確実に分布させる為に、f0は次の関係を満足す
るように選択しなければならない。
f0＝（fs／ｎ）−fs／4M （但し、ｎ＝１、２、３、…） （13） 第９図の例では、ｎ＝12、Ｍ＝６なのでf0＝
fs／24になる。しかし、タイミング誤差rnＴは、
位相角（2πrnf0／fs）から算出されるので、この
位相角の測定分解能を最大にする為には、f0を出
来るだけ高くして位相角もなるべく大きくするこ
とが望ましい。この為に、ｎの値を出来るだけ小
さい値に選択する必要がある。ｎ＝１ならば、
（13）式からf0＝23fs／24となる。しかし、エイリ
アシングを避ける為には、f0はfs／２を超えては
ならない。ｎ＝２を選択すれば、（13）式からf0
＝11fs／24になるので、f0はfs／２より低くなる。
従つて、（13）式に於いてｎ＝２になるようにサ
イン波信号の周波数f0を選択すれば、タイミング
誤差rnＴの測定分解能は最高になる。
第９図は、Ｍ＝６のデジタイザ・アレイが、周
波数f0＝11fs／24のサイン波入力信号を取り込ん
だ時のデータ列を窓関数で重み付けしてフーリエ
変換した場合の周波数スペクトルを示している。
この周波数スペクトルのグラフは第８図に類似し
ているが、10fs／24だけ左にシフトしている。第
８図の周波数スペクトルの場合のように、データ
列wsＡ（ｍ）を得るには第４番目の周波数スペク
トルのデータ列要素から始めて16番目毎に順次抽
出すれば良い。しかし、その結果得られるデータ
列はws［Ａ(4)、Ａ(5)、Ａ（０）、Ａ(1)、Ａ(2)、Ａ
(3)］となるので、wsＡ（ｍ）、（但し、ｍ＝０〜
５）のデータ列を得るには並べ換えなければなら
ない。
第１図は、第２図のデジタイザ・システム１０
の可調整遅延回路２８の測定及び調整をする際
に、コンピユータ２２が実行するプログラムの流
れ図である。開始後先ず、ステツプ４０では、第
２図の遅延回路２８の遅延時間は、最小値及び最
大値の間の中央値に設定される。次のステツプ４
２では、デジタイザ・システム１０への入力信号
としてサイン波発生器１９からサイン波出力が供
給されるようにスイツチ１７が設定される。各デ
ジタイザ１２は入力信号の16個のサンプルをデジ
タイズするように設定されており、ステツプ４４
で、各デジタイザのデータ取り込みが開始され
る。デジタイザ１２は各々16個のデータ値から成
るデータ列を取り込みメモリ１８に記憶後、ステ
ツプ４６では、コンピユータ２２が取り込みメモ
リ１８内のデータ列を読出し、16M個（16×６＝
96個）の要素から成る単一の波形データ列をイン
タリーブ方式で作成して別のメモリに記憶する。
次にステツプ４８では、４項のブラツクマン・ハ
リスの窓関数によりこの波形データ列が重み付け
処理される。ステツプ５０では、この重み付け処
理されたデータ列の離散的フーリエ変換が計算さ
れ、第１データ列が作成される。次のステツプ５
２では、Ｍ個の要素から成る第２のデータ列を作
成する為に、第１のデータ列の最初から４番目の
要素から順次16番目毎にデータ要素が抽出され
る。その後、ステツプ５４では、第２データ列の
逆離散的フーリエ変換を計算することによりＭ個
の複素数から成る第３データ列が作成される。次
のステツプ５６では、この第３のデータ列の各要
素をｋ＝０に対応する要素、即ちデジタイザ０の
差を計算する為の位相角を有する要素を基準にし
て正規化する。その後、ステツプ５８で、第３デ
ータ列の各要素の位相角が計算される。この第３
データ列の各要素の位相角を入力サイン波信号の
各周波数で除算し、Ｍ個の可調整遅延回路２８の
時間遅延誤差の値を求める。最後にステツプ６２
で、コンピユータ２２はこれらの時間遅延誤差の
値に従つて、各可調整遅延回路２８の遅延時間を
調整する。ステツプ５６の正規化の手順は省略し
得ることに留意すべきである。しかし、この正規
化のステツプにより、デジタイザ０に関連してい
る可調整遅延回路２８を調整する必要がなくなる
のである。
以上本発明の好適実施例について説明したが、
本発明はここに説明した実施例のみに限定される
ものではなく、本発明の要旨を逸脱する事なく必
要に応じて種々の変形及び変更を実施し得る事は
当業者には明らかである。
［発明の効果］ 本発明の波形デジタイザ装置のタイミング誤差
測定方法によれば、Ｍ個のデジタイザに測定入力
信号の代わりに既知の周波数のサイン波信号を入
力し、得られた波形データ列を窓関数による重み
付け及びフーリエ変換処理等の処理をコンピユー
タにより行い、各デジタイザのサンプリングのタ
イミング誤差を正確に測定し得る。また、本発明
の自己校正型波形デジタイザ装置によれば、Ｍ個
のデジタイザの各タイミング誤差情報に応じて各
デジタイザに入力するクロツク信号の遅延時間を
調整することにより、各デジタイザのサンプリン
グ時点を正確に校正し得るので、測定信号を常に
正確にデジタイズし得る。
【図面の簡単な説明】
第１図は、本発明の波形デジタイザ装置のタイ
ミング誤差測定方法の手順を示す流れ図、第２図
は、本発明の自己校正型波形デジタイザ装置の１
実施例を示すブロツク図、第３図は、第２図のデ
ジタイザ装置にサイン波信号を入力した場合のサ
ンプリングのタイミングを時間領域表示で示した
図、第４図は、サイン波信号の周波数スペクトル
のグラフ、第５図は、サイン波信号を均等にデジ
タイズした際に得られる無限データ列の周波数ス
ペクトルのグラフ、第６図は、サイン波信号を不
均等にデジタイズした際に得られる無限データ列
の周波数スペクトルのグラフ、第７図は、矩形波
関数の周波数スペクトルのグラフ、第８図及び第
９図は、サイン波信号を一部分不均等にデジタイ
ズして窓関数で重み付けして得られたデータ列の
周波数スペクトルを表すグラフである。 １２：Ｍ個のデジタイザのアレイ、１５：クロ
ツク信号発生器、１９：サイン波発生器、２２：
コンピユータ、２８：可調整遅延回路。

Claims (1)

  1. 【特許請求の範囲】 １ 既知の周波数のクロツク信号に応じて入力信
    号の瞬時値を表す別々の波形データ列を発生する
    Ｍ個（Ｍは２以上の整数）のデジタイザから成る
    デジタイザ・アレイと、上記Ｍ個の各デジタイザ
    に入力する上記クロツク信号の伝播を上記各デジ
    タイザに応じて別々に遅延させる手段とを有する
    波形デジタイザ装置のタイミング誤差測定方法で
    あつて、 上記Ｍ個の各デジタイザに既知の周波数のサイ
    ン波信号を入力して上記Ｍ個のデジタイザに夫々
    別々のＭ個の波形データ列を作成させ、 該別々のＭ個の波形データ列を組み合わせて上
    記サイン波信号を表す単一の波形データ列を作成
    し、 該単一の波形データ列の周波数スペクトルを表
    す複素数の第１データ列を作成し、 該第１データ列の極大値を表すＭ個の要素を抽
    出してＭ個の複素数から成る第２データ列を作成
    し、 該第２データ列の逆離散的フーリエ変換を表す
    Ｍ個の複素数の第３データ列を作成し、 上記Ｍ個のデジタイザに夫々対応し、上記第３
    データ列の要素の位相角を表すＭ個の値を求める
    ことにより、上記Ｍ個のデジタイザのサンプリン
    グのタイミング誤差を夫々測定することを特徴と
    する波形デジタイザ装置のタイミング誤差測定方
    法。 ２ 上記単一の波形データ列を作成後、上記第１
    データ列の作成以前に、上記単一の波形データ列
    を窓関数を用いて重み付けし、 上記サイン波信号の周波数f0は、 f0＝（fs／ｎ）−（fs／4M） （ｎは２以上の整数、fsは上記クロツク信号の周
    波数） の関係を満足することを特徴とする請求項１記載
    の波形デジタイザ装置のタイミング誤差測定方
    法。 ３ 既知の周波数のクロツク信号に応じて入力信
    号の瞬時値を表す別々の波形データ列を発生する
    Ｍ個（Ｍは２以上の整数）のデジタイザから成る
    デジタイザ・アレイと、 上記Ｍ個の各デジタイザに入力する上記クロツ
    ク信号の伝播を上記各デジタイザに応じて別々に
    遅延させる可調整遅延手段と、 上記Ｍ個のデジタイザに入力する既知の周波数
    のサイン波信号を発生する手段と、 上記Ｍ個のデジタイザが作成したＭ個のデータ
    列を組み立てて上記サイン波信号を表す単一の波
    形データ列を作成する手段と、 上記単一の波形データ列の周波数スペクトルを
    表す複素数の第１データ列を作成する手段と、 該第１データ列の極大値を表すＭ個の要素を抽
    出してＭ個の複素数から成る第２データ列を作成
    する手段と、 上記第２データ列の逆離散的フーリエ変換を表
    すＭ個の複素数の第３データ列を作成する手段
    と、 上記Ｍ個のデジタイザに夫々対応し、上記第３
    データ列の要素の位相角を表すＭ個の値を求める
    ことにより、上記Ｍ個のデジタイザのサンプリン
    グのタイミング誤差を夫々測定する手段と、 上記Ｍ個のデジタイザのタイミング誤差に応じ
    て上記可調整遅延手段の遅延時間を夫々調整する
    手段とを具えることを特徴とする自己校正型波形
    デジタイザ装置。
JP63170009A 1987-07-08 1988-07-07 Timing error measurement of waveform digitizer and self-calibration type waveform digitizer Granted JPS6435621A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US07/071,671 US4763105A (en) 1987-07-08 1987-07-08 Interleaved digitizer array with calibrated sample timing

Publications (2)

Publication Number Publication Date
JPS6435621A JPS6435621A (en) 1989-02-06
JPH0447330B2 true JPH0447330B2 (ja) 1992-08-03

Family

ID=22102838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63170009A Granted JPS6435621A (en) 1987-07-08 1988-07-07 Timing error measurement of waveform digitizer and self-calibration type waveform digitizer

Country Status (4)

Country Link
US (1) US4763105A (ja)
EP (1) EP0298618B1 (ja)
JP (1) JPS6435621A (ja)
DE (1) DE3885166T2 (ja)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5488369A (en) * 1986-11-18 1996-01-30 Gould Electronics, Ltd. High speed sampling apparatus and method for calibrating the same
FR2893201A1 (fr) * 1988-08-23 2007-05-11 Dassault Electronique Dispositif d'acquisition rapide de signaux electriques.
US5200751A (en) * 1989-06-26 1993-04-06 Dallas Semiconductor Corp. Digital to analog converter using a programmable logic array
US5013932A (en) * 1989-06-26 1991-05-07 Dallas Semiconductor Corporation Waveshaping subsystem using converter and delay lines
US5194761A (en) * 1989-06-26 1993-03-16 Dallas Semiconductor Corp. Waveshaping subsystem using converter and delay lines
WO1991000648A1 (en) * 1989-06-26 1991-01-10 Dallas Semiconductor Corporation Waveshaping subsystem using converter and delay lines
US4962380A (en) * 1989-09-21 1990-10-09 Tektronix, Inc. Method and apparatus for calibrating an interleaved digitizer
US5159337A (en) * 1990-05-01 1992-10-27 U.S. Philips Corp. Self-aligning sampling system and logic analyzer comprising a number of such sampling systems
KR930004772Y1 (ko) * 1991-05-13 1993-07-23 금성일렉트론 주식회사 아날로그/디지탈 변환기의 테스트장치
US5455831A (en) * 1992-02-20 1995-10-03 International Business Machines Corporation Frame group transmission and reception for parallel/serial buses
US5267240A (en) * 1992-02-20 1993-11-30 International Business Machines Corporation Frame-group transmission and reception for parallel/serial buses
EP0568199A3 (en) * 1992-04-30 1994-09-21 Hewlett Packard Co Signal processing circuits with serial chaining
US5382956A (en) * 1992-04-30 1995-01-17 Hewlett Packard Co Integrated circuit for physiological signal measurement
US5294926A (en) * 1992-10-09 1994-03-15 Hewlett-Packard Company Timing and amplitude error estimation for time-interleaved analog-to-digital converters
US6965142B2 (en) 1995-03-07 2005-11-15 Impinj, Inc. Floating-gate semiconductor structures
US5978379A (en) 1997-01-23 1999-11-02 Gadzoox Networks, Inc. Fiber channel learning bridge, learning half bridge, and protocol
US6269317B1 (en) * 1997-04-30 2001-07-31 Lecroy Corporation Self-calibration of an oscilloscope using a square-wave test signal
AU8796898A (en) * 1998-05-18 1999-12-06 Acqiris Data acquisition system comprising an analog input signal conversion circuit
GB2337882B (en) * 1998-05-26 2001-10-31 Lsi Logic Corp Method of testing analog to digital converters
US7430171B2 (en) 1998-11-19 2008-09-30 Broadcom Corporation Fibre channel arbitrated loop bufferless switch circuitry to increase bandwidth without significant increase in cost
GB2347289B (en) * 1999-02-17 2001-01-10 Advantest Corp A high-speed waveform digitizer with a phase correcting means and a method therefor
JP4547064B2 (ja) * 1999-03-24 2010-09-22 株式会社アドバンテスト Ａ／ｄ変換装置およびキャリブレーション装置
US6518800B2 (en) * 2000-05-31 2003-02-11 Texas Instruments Incorporated System and method for reducing timing mismatch in sample and hold circuits using the clock
US6407687B2 (en) * 2000-06-28 2002-06-18 Texas Instruments Incorporated System and method for reducing timing mismatch in sample and hold circuits using an FFT and subcircuit reassignment
US6483448B2 (en) * 2000-06-28 2002-11-19 Texas Instruments Incorporated System and method for reducing timing mismatch in sample and hold circuits using an FFT and decimation
JP4560187B2 (ja) * 2000-08-30 2010-10-13 株式会社アドバンテスト インターリーブａｄ変換方式波形ディジタイザ装置
JP3745962B2 (ja) * 2001-01-24 2006-02-15 株式会社アドバンテスト インターリーブａｄ変換方式波形ディジタイザ装置、及び試験装置
US6809668B2 (en) * 2001-01-24 2004-10-26 Advantest Corporation Interleaving A/D conversion type waveform digitizer module and a test apparatus
JP2002246910A (ja) * 2001-02-20 2002-08-30 Advantest Corp インターリーブａｄ変換方式波形ディジタイザ装置
US6664909B1 (en) 2001-08-13 2003-12-16 Impinj, Inc. Method and apparatus for trimming high-resolution digital-to-analog converter
JP2003133954A (ja) * 2001-10-26 2003-05-09 Agilent Technologies Japan Ltd インターリーブａ／ｄ変換器の校正方法
US6522282B1 (en) * 2001-11-07 2003-02-18 Telefonaktiebolaget Lm Ericsson (Publ) Estimation of timing offsets in parallel A/D converters
US6781531B2 (en) * 2002-01-15 2004-08-24 Raytheon Company Statistically based cascaded analog-to-digital converter calibration technique
US6958646B1 (en) 2002-05-28 2005-10-25 Impinj, Inc. Autozeroing floating-gate amplifier
US6909389B1 (en) 2002-06-14 2005-06-21 Impinj, Inc. Method and apparatus for calibration of an array of scaled electronic circuit elements
GB0214742D0 (en) * 2002-06-26 2002-08-07 Bae Systems Plc Improvements relating to time-interleaved samplers
US6784819B2 (en) * 2002-06-27 2004-08-31 Teradyne, Inc. Measuring skew between digitizer channels using fourier transform
US7221596B2 (en) 2002-07-05 2007-05-22 Impinj, Inc. pFET nonvolatile memory
US6950342B2 (en) 2002-07-05 2005-09-27 Impinj, Inc. Differential floating gate nonvolatile memories
US6825782B2 (en) * 2002-09-20 2004-11-30 Ntt Docomo, Inc. Method and apparatus for arithmetic coding and termination
WO2004034404A2 (en) * 2002-10-08 2004-04-22 Impinj, Inc. Use of analog-valued floating-gate transistors to match the electrical characteristics of interleaved and pipelined
US7187237B1 (en) * 2002-10-08 2007-03-06 Impinj, Inc. Use of analog-valued floating-gate transistors for parallel and serial signal processing
US6954159B1 (en) 2003-07-01 2005-10-11 Impinj, Inc. Low distortion band-pass analog to digital converter with feed forward
DE102004009613B4 (de) * 2004-02-27 2010-05-12 Infineon Technologies Ag Schaltungsanordnung zum Kompensieren von Nichtlinearitäten von zeitversetzt arbeitenden Analog-Digital-Wandlern
DE102004009612B4 (de) * 2004-02-27 2010-11-18 Infineon Technologies Ag Verfahren und Schaltungsanordnung zum Verzögerungsabgleich von zeitversetzt arbeitenden Analog-Digital-Wandlern
US7667589B2 (en) 2004-03-29 2010-02-23 Impinj, Inc. RFID tag uncoupling one of its antenna ports and methods
US7423539B2 (en) 2004-03-31 2008-09-09 Impinj, Inc. RFID tags combining signals received from multiple RF ports
US7405660B2 (en) 2005-03-24 2008-07-29 Impinj, Inc. Error recovery in RFID reader systems
US7917088B2 (en) 2004-04-13 2011-03-29 Impinj, Inc. Adaptable detection threshold for RFID tags and chips
US7183926B2 (en) 2004-04-13 2007-02-27 Impinj, Inc. Adaptable bandwidth RFID tags
US7973643B2 (en) 2004-04-13 2011-07-05 Impinj, Inc. RFID readers transmitting preambles denoting data rate and methods
US7501953B2 (en) 2004-04-13 2009-03-10 Impinj Inc RFID readers transmitting preambles denoting communication parameters and RFID tags interpreting the same and methods
US7283390B2 (en) 2004-04-21 2007-10-16 Impinj, Inc. Hybrid non-volatile memory
US8111558B2 (en) 2004-05-05 2012-02-07 Synopsys, Inc. pFET nonvolatile memory
US7510117B2 (en) 2004-06-04 2009-03-31 Impinj Inc Decoding with memory in RFID system
US7049964B2 (en) 2004-08-10 2006-05-23 Impinj, Inc. RFID readers and tags transmitting and receiving waveform segment with ending-triggering transition
US7283074B2 (en) * 2004-09-21 2007-10-16 Telegent Systems, Inc. Pilot-tone calibration for time-interleaved analog-to-digital converters
US7038602B1 (en) * 2004-10-30 2006-05-02 Agilent Technologies, Inc. Method for correcting periodic sampling errors
US7394415B2 (en) * 2005-01-11 2008-07-01 Anritsu Corporation Time-interleaved analog-to-digital converter and high speed signal processing system using the same
US7233270B2 (en) * 2005-01-28 2007-06-19 Realtek Semiconductor Corp. Receiver capable of correcting mismatch of time-interleaved parallel ADC and method thereof
US7386409B2 (en) * 2005-02-25 2008-06-10 Lecroy Corporation Method and apparatus for artifact signal reduction in systems of mismatched interleaved digitizers
US7257033B2 (en) 2005-03-17 2007-08-14 Impinj, Inc. Inverter non-volatile memory cell and array system
US7679957B2 (en) 2005-03-31 2010-03-16 Virage Logic Corporation Redundant non-volatile memory cell
US7183953B2 (en) * 2005-03-31 2007-02-27 Teradyne, Inc. Calibrating automatic test equipment containing interleaved analog-to-digital converters
TWI282216B (en) 2005-04-13 2007-06-01 Realtek Semiconductor Corp Correlation circuit for time-interleaved ADC and method thereof
US7148828B2 (en) * 2005-05-03 2006-12-12 Agilent Technologies, Inc. System and method for timing calibration of time-interleaved data converters
US7233274B1 (en) 2005-12-20 2007-06-19 Impinj, Inc. Capacitive level shifting for analog signal processing
US7227479B1 (en) * 2005-12-22 2007-06-05 Lucent Technologies Inc. Digital background calibration for time-interlaced analog-to-digital converters
US7556206B2 (en) * 2006-01-30 2009-07-07 L3 Communications Integrated Systems, L.P. Temperature compensated clock delay closed loop circuit
US7250885B1 (en) * 2006-04-03 2007-07-31 Analog Devices, Inc. System and method for using timing skew estimation with a non-sequential time-interleaved analog-to-digital converter
TWI330000B (en) * 2006-07-27 2010-09-01 Realtek Semiconductor Corp A calibration apparatus for mismatches of time-interleaved analog-to-digital converter
JP4658097B2 (ja) * 2006-07-27 2011-03-23 パナソニック株式会社 パルス同期復調装置
DE102006037221B4 (de) 2006-08-09 2018-07-19 Rohde & Schwarz Gmbh & Co. Kg Vorrichtung und Verfahren zur Verarbeitung und Darstellung eines abgetasteten Signals
US8122307B1 (en) 2006-08-15 2012-02-21 Synopsys, Inc. One time programmable memory test structures and methods
US7429939B2 (en) * 2006-09-30 2008-09-30 Teradyne, Inc. Signal analysis using dual converters and cross spectrum
US7450043B2 (en) * 2006-10-31 2008-11-11 Lecroy Corporation Method of compensating for deterministic jitter due to interleave error
JP2008147922A (ja) * 2006-12-08 2008-06-26 Anritsu Corp Ａ／ｄ変換装置
US7538708B2 (en) * 2006-12-30 2009-05-26 Teradyne, Inc. Efficient, selective error reduction for parallel, time-interleaved analog-to-digital converter
US7541958B2 (en) * 2006-12-30 2009-06-02 Teradyne, Inc. Error reduction for parallel, time-interleaved analog-to-digital converter
JP4639210B2 (ja) * 2007-03-28 2011-02-23 アンリツ株式会社 Ａ／ｄ変換装置
US7719896B1 (en) 2007-04-24 2010-05-18 Virage Logic Corporation Configurable single bit/dual bits memory
US7894261B1 (en) 2008-05-22 2011-02-22 Synopsys, Inc. PFET nonvolatile memory
US8102289B2 (en) * 2009-02-19 2012-01-24 Hitachi, Ltd. Analog/digital converter and semiconductor integrated circuit device
US8269657B2 (en) * 2009-06-26 2012-09-18 Intersil Americas Inc. Background calibration of offsets in interleaved analog to digital converters
US7961123B2 (en) * 2009-07-09 2011-06-14 Texas Instruments Incorporated Time-interleaved analog-to-digital converter
WO2011107801A1 (en) 2010-03-04 2011-09-09 Bae Systems Plc Sampling
EP2363961A1 (en) * 2010-03-04 2011-09-07 BAE SYSTEMS plc Sampling
JP5211250B2 (ja) * 2012-02-02 2013-06-12 株式会社日立ハイテクノロジーズ 磁気ヘッドまたは磁気ディスクの検査装置及び検査方法
US9322883B2 (en) * 2012-04-09 2016-04-26 Jabil Circuit, Inc. Battery monitoring system using time-based signals
EP2849346B1 (en) * 2013-09-12 2019-08-21 Socionext Inc. Mixed-signal circuitry
CN113541624B (zh) * 2021-07-02 2023-09-26 北京航空航天大学 一种用于功率放大器控制的小信号处理方法
CN114791620B (zh) * 2022-03-28 2024-08-16 西北核技术研究所 一种针对离散数字核脉冲信号的梯形成形方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56115026A (en) * 1980-02-18 1981-09-10 Sony Tektronix Corp Analog-digital converter
JPH0628340B2 (ja) * 1985-12-24 1994-04-13 ソニ−・テクトロニクス株式会社 アナログ・デジタル変換装置用校正方法

Also Published As

Publication number Publication date
JPS6435621A (en) 1989-02-06
DE3885166T2 (de) 1994-05-26
EP0298618A3 (en) 1990-09-26
EP0298618B1 (en) 1993-10-27
EP0298618A2 (en) 1989-01-11
DE3885166D1 (de) 1993-12-02
US4763105A (en) 1988-08-09

Similar Documents

Publication Publication Date Title
JPH0447330B2 (ja)
US5589788A (en) Timing adjustment circuit
US4928251A (en) Method and apparatus for waveform reconstruction for sampled data system
JPH1144710A (ja) 方形波試験信号を使用するオシロスコープの自動校正
JP3745962B2 (ja) インターリーブａｄ変換方式波形ディジタイザ装置、及び試験装置
JP2006313162A (ja) 時間インターリーブされたデータコンバータのタイミングを較正するためのシステム及び方法
JP2001514761A (ja) 反復波形におけるノイズの分析
JPH0750136B2 (ja) 周波数測定方法
US6819279B2 (en) Method and apparatus for the recovery of signals acquired by an interleaved system of digitizers with mismatching frequency response characteristics
US4654584A (en) High-speed precision equivalent time sampling A/D converter and method
US5578917A (en) Repetitive digital sampling circuit using two delay lines for improved time accuracy
US5291140A (en) Mixed domain spectrum measurement method
GB2390167A (en) Testing an electrical component
US5159337A (en) Self-aligning sampling system and logic analyzer comprising a number of such sampling systems
US4733167A (en) Measurement circuit for digital to analog converter
JPH06506057A (ja) 電気導線の伝送特性を求めるための方法
JPH04105073A (ja) 実効値測定装置
JPH0634681A (ja) Ｆｆｔアナライザ
JP3167472B2 (ja) アナログ−ディジタルコンバータのｓｎ比測定方法
US4839651A (en) Apparatus for measuring the dynamic characteristics of an analog-digital converter
JPS61103320A (ja) Ａ／ｄコンバ−タの試験方法
JPH05211442A (ja) アナログ・ディジタル変換器の試験方法
RU2099720C1 (ru) Цифровой анализатор спектра
Barwicz et al. Digital correction of A/D conversion error due to multiplexing delay
JPH06103293B2 (ja) 超音波測定装置のａ／ｄ変換処理方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080803

Year of fee payment: 16

EXPY Cancellation because of completion of term