KR930004772Y1 - 아날로그/디지탈 변환기의 테스트장치 - Google Patents

아날로그/디지탈 변환기의 테스트장치 Download PDF

Info

Publication number
KR930004772Y1
KR930004772Y1 KR2019910006771U KR910006771U KR930004772Y1 KR 930004772 Y1 KR930004772 Y1 KR 930004772Y1 KR 2019910006771 U KR2019910006771 U KR 2019910006771U KR 910006771 U KR910006771 U KR 910006771U KR 930004772 Y1 KR930004772 Y1 KR 930004772Y1
Authority
KR
South Korea
Prior art keywords
data
register
self
test
signal
Prior art date
Application number
KR2019910006771U
Other languages
English (en)
Other versions
KR920022314U (ko
Inventor
한대근
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR2019910006771U priority Critical patent/KR930004772Y1/ko
Priority to US07/880,772 priority patent/US5305003A/en
Priority to DE4215740A priority patent/DE4215740C2/de
Priority to JP1992031418U priority patent/JP2580338Y2/ja
Publication of KR920022314U publication Critical patent/KR920022314U/ko
Application granted granted Critical
Publication of KR930004772Y1 publication Critical patent/KR930004772Y1/ko

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10Calibration or testing
    • H03M1/1071Measuring or testing
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Analogue/Digital Conversion (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

내용 없음.

Description

아날로그/디지탈 변환기의 테스트장치
제1도는 종래 아날로그/디지탈 변환기의 테스트 장치 구성도.
제2도는 본 고안의 아날로그/디지탈 변환기의 테스트 장치 구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 아날로그입력선택레지스터 2,11 : 멀티플렉서
3 : 아날로그/디지탈 변환주기선택레지스터
4 : 콘트롤로직부 5 : 아날로그/디지탈 데이타레지스터
6 : 비교기 7 : 디지탈/아날로그 변환기
8 : 인터럽트발생부 9 : 내부데이타버스
10 : 아날로그/디지탈 셀프 테스트 데이타
12 : 아날로그/디지탈 셀프 테스트 모드레지스터
13 : 아날로그/디지탈 시작 플래그 세팅부
본 고안은 아날로그/디지탈 변환기 내장형 원-칩 마이크로 컴퓨터(One-Chip Micro-Compter)에서 아날로그/디지탈(A/D) 변환기의 테스트장치에 관한 것으로, 특히 기능 테스트 단계(Function Test Step)시에 디지탈 파트(Part)를 모두 테스트하여 아날로그/디지탈 변환기 디지탈파트의 모든 고장을 검증할 수 있도록 한 아날로그/디지탈 변환기의 테스트장치에 관한 것이다.
종래 아날로그/디지탈 변환기의 테스트장치는 첨부된 도면 제1도에 도시된 바와같이, 마이크로 컴퓨터 내부 데이타버스(9)를 통해 입력되는 아날로그 입력선택 데이타를 저장하는 아날로그 입력 선택레지스터(1)와, 그 아날로그 입력 선택레지스터(1)의 출력데이타에 의거하여 아날로그 입력단자(AIN1-AIN4)를 선택하는 멀티플렉서(2)와, 그 멀티플렉서(2)로부터 선택된 아날로그 입력신호를 기준전압(Vref)과 비교하는 비교기(6)와, 상기 마이크로 컴퓨터로부터 내부 데이타버스(9)를 통해 입력된 아날로그/디지탈 변환주기 테스트 데이타를 저장하는 아날로그/디지탈(A/D) 변환주기 선택 레지스터(3)와, 그 A/D 변환주기 선택 레지스터(3)에 저장된 A/D 변환주기 테스트 데이타에 의거하여 상기 비교기(6)의 인에이블을 제거하기 위한 A/D 변환주기신호 및 상기 기준전압(Vref)을 발생시키기 위한 A/D변환 기준데이타를 출력함과 아울러 상기 비교기(6)의 출력 전압을 디지탈데이타로 변환시켜 결과 데이타로 출력하는 콘트롤로직부(4)와, 1비트의 변환이 끝났을 때 마다 상기 콘크롤로직부(4)로부터 출력된 A/D변환 기준데이타를 아날로그 전압으로 변환시켜 상기 비교기(6)에 기준전압(Vref)으로 출력하는 디지탈/아날로그(D/A) 변화기(7)와, 상기 콘트롤로직부(4)로부터 순차적으로 출력되는 8비트의 디지탈데이타를 저장하는 A/D데이타 레지스터(5)와, 상기 콘트롤로직부(4)로부터 8비트의 A/D변환데이타가 출력되면 인터럽트 신호를 발생하는 인터럽트 발생부(8)로 구성되어 있는 것으로, 이 종래 테스트장치의 동작과정을 설명한다.
마이크로 컴퓨터의 내부 데이타버스(9)로부터 입력되는 아날로그 입력선택 데이타가 아날로그 입력선택 레지스터(1)에 순차적으로 저장되고, 그 아날로그 입력선택 레지스터(1)에 저장된 아날로그 입력선택 데이타에 의거하여 멀티플레서(2)가 아날로그 입력단자(AIN11∼AIN4)를 선택하게 되며, 선택된 아날로그 입력단자를 통해 입력된 아날로그 입력신호는 비교기(6)에서 기준전압(Vref)과 비교되어 콘트롤로직부(4)에 입력된다.
이때, 상기 마이크로 컴퓨터로부터 내부 데이타버스(9)를 통해 입력되는 A/D변환주기 테스트 데이타가 A/D 변환주기 선택레지스터(3)에 저장되고, 그 A/D 변환주기 선택레지스터(3)에 저장된 A/D변환주기 테스트 데이타에 의거하여 콘트롤로직부(4)에서 상기 비교기(6)의 인에이블제어를 위한 A/D변환주기신호 및 상기 기준전압(Vref)발생을 위한 A/D변환 기준데이타가 출력되므로, 1비트의 변환이 끝났을 때마다 상기 콘트롤로직부(4)로부터 출력된 A/D변환 기준데이타가 D/A변화주기(7)를통해 아날로그전압으로 변환되어 상기 비교기(6)에 기준전압(Vref)으로 인가된다.
따라서, 멀티플렉터(2)에 의해 선택된 아날로그 입력신호와 기준전압(Vref)이 비교기(6)에서 비교되어 이진 신호로 콘트롤로직부(4)에 입력되고, 그 콘트롤로직부(4)를 통해 디지탈 데이타로 변환된 후 순차적으로 A/D 변환주기 레지스터(5)에 저장된다. 이와같은 과정을 8번 반복하게 되면, 8비트의 데이타변환이 완료되어 A/D 변환주기 레지스터(5)에는 최상위 비트(MSB)에서 최하위 비트(LSB)까지의 8비트 데이타가 순차적으로 저장된다.
이에따라 인터럽트 발생부(8)는 최상위비트(MSB) 및 최하위비트(LSB)까지의 8비트 데이타변환이 완료되었음을 나타내는 인터럽트신호를 발생하게 되고, 이때 마이크로 컴퓨터가 내부 데이타버스(9)를 통해 A/D데이타 레지스터(5)에 저장된 8비트의 데이타를 읽어들임으로써 아날로그/디지탈 변환로직에 대한 검증을 하게된다.
그러나 이와같은 종래 아날로그/디지탈변환기 내장형 마이크로 컴퓨터의 테스트장치는 많은 테스트시간을 필요로하는 아날로그와 디지탈이 혼재하는 시스템이기 때문에, 마이크로 컴퓨터 전체 테스트 흐름중 기능테스트 단계에서는 테스트가 불가능한 로직이 많게 되는 문제점이 있었다.
즉, 비교기(6)와, 콘트롤로직부(4)의 일부, A/D 데이타 레지스터(5) 및 D/A변환기(7) 등의 테스트가 불가능하게 되고, 이로인하여 마이크로 컴퓨터의 기능테스트 단계에서 그 마이크로 컴퓨터에 내장된 아날로그/디지탈 변환기의 결점을 검증할 수 있는 확률이 거의 없기 때문에 정확성 테스트단계(Accuracy Test Step)에 의존해야 하므로, 테스트시간이 많이 걸리게 되어 테스트경비가 많이 소요되는 문제점이 있었다.
본 고안의 목적은 아날로그/디지탈 변환기가 내장된 원칩 마이크로 컴퓨터의 기능테스트 단계에서 그 마이크로 컴퓨터에 내장된 아날로그/디지탈 변환기의 고장을 검출할 수 있도록 하는 아날로그/디지탈 변환기의 테스트 장치를 제공함에 있다.
본 고안의 다른 목적은 짧은 시간에 마이크로 컴퓨터에 내장된 아날로그/디지탈 변환기의 아날로그 파트와 디지탈 파트를 구별시켜 고장을 검출할 수 있도록 한 아날로그/디지탈 변환기의 테스트 장치를 제공함에 있다.
이와같은 목적을 갖는 본 고안을 첨부된 도면을 참조하여 상세히 설며하면 다음과 같다.
제2도는 본 고안 아날로그/디지탈 변환기의 테스트 장치 구성도로서, 이에 도시한 바와같이 마이크로 컴퓨터의 내부데이타버스(9)를 통해 입력되는 아날로그 입력선택 데이타를 저장하는 아날로그 입력선택 레지스터(1)와, 그 아날로그 입력선택 레지스터(1)의 출력데이타에 의거하여 아날로그 입력단자(AIN1-AIN4)를 선택하는 멀티플렉서(2)와, 그 멀티플렉서(2)에 의해 선택된 아날로그 입력신호를 기준전압(Vref)과 비교하는 비교기(6)와, A/D변환 기준테스트를 아날로그전압으로 변환시켜 상기 비교기(6)에 기준전압(Vref)으로 인가하는 D/A변환기(7)와, 상기 내부데이타버스(9)로부터 A/D 변환주기 데이타를 입력받아 저장하는 A/D 변환주기 선택레지스터(3)와, 그 A/D 변환주기 선택레지스터(3)에 저장된 A/D 변환주기 테스트 데이타에 의거하여 상기 비교기(6)의 인에이블제어신호 및 상기 D/A변환기(7)에선 변환할 상기 A/D변환기준 데이타를 출력함과 아울러 상기 비교기(6)의 출력신호를 입력받아 디지탈 데이타로 변환시킨 후 A/D변환결과 데이타로 출력하는 콘트롤로직부(4)와, 상기 콘트롤로직부(4)로부터 순차적으로 출력되는 8비트의 A/D변환 결과데이타를 저장하는 A/D 데이타 레지스터(5)와, 상기 콘트롤로직부(4)로부터 8비트의 A/D 변환데이타의 출력이 될 때, 인터럽트 신호를 발생하는 인터럽트발생부(8)로 구성된 아날로그/디지탈 변환기의 테스트 장치에 있어서, 상기 마이크로 컴퓨터로부터 내부데이타버스(9)를 통해 테스트 모드데이타를 입력받아 셀프테스팅 모드를 설정하는 A/D 셀프테스트 모드레지스터(12)와, 그 A/D 셀프테스트 모드레지스터(12)의 제어를 받고, 콘트롤로직부(4)로부터 송신클럭신호를 인가받으며, 상기 내부데이타버스(9)를 통해 입력되는 셀프테스트 데이타를 저장한 후 그 저장된 셀프테스트 데이타를 출력시켜주는 A/D셀프테스트 데이타 레지스터(10)와, 상기 마이크로 컴퓨터로부터 내부데이타버스(9)를 통해 A/D 변환 시작신호를 입력받아 시작플레그를 세팅시켜 상기 콘트롤로직부(4)에 제어출력하는 A/D시작플레그 세팅부(13)와, 상기 A/D 셀프테스트 모드레지스터(12)의 셀프테스트 모드설정 여부에 따라 스위칭되어 상기 비교기(6)의 출력신호 또는 상기 A/D 셀프테스트 데이타 레지스터(10)의 출력 데이타를 선택하여 상기 콘트롤로직부(4)에 입력시키는 멀티플렉서(11)를 포함하여 구성한다.
이와같이 구성된 본 고안의 작용 및 효과를 상세히 설명하면 다음과 같다.
먼저, 아날로그 파트의 테스트동작을 설명하면 다음과 같다.
아날로그 파트의 테스트동작은, 마이크로 컴퓨터에서 테스트하고자 하는 아날로그 전압을 아날로그 입력단 A/D변환주기 선택데이타를 출력시킨 후, 테스트 시작플레그를 세트시킨다.
이에따라 상기 아날로그 입력선택 데이타가 아날로그 입력선택 레지스터(1)에 저장되며, 이 아날로그 입력선택 레지스터(1)에 저장된 아날로그 입력선택 데이타에 의거하여 멀티플렉서(2)에서 아날로그 입력단자(AIN1-AIN4)를 선택하게 되고, 그 멀티플렉서(12)에 의해 선택된 아날로그 입력단자(AIN1-AIN4)를 통해 입력된 아날로그 입력신호가 비교기(6)의 일측입력단자(-)에 인가된다. 이때 A/D 변환 기준데이타가 D/A 변환기(7)를 통해 아날로그 기준전압(Vref)으로 변환되어 상기 비교기(6)를 통해 아날로그 기준전압(Vref)으로 변환되어 상기 비교기(6)의 타측입력단자(+)에 인가된다.
또한, 상기 마이크로 컴퓨터로부터 그의 내부 내부데이타버스(9)를 통해 A/D변환주기 선택데이타가 송출되면, 그 A/D 변환주기 선택데이타가 A/D변환주기 선택레지스터(3)에 저장되고, 그 A/D변환주기 선택데이타에 의거하여 콘트롤로직부(4)가 A/D변환 제어를 하게 된다.
이후, 상기 마이크로 컴퓨터에서 A/D변환 시작데이타가 출력되면, A/D 시작플레이그 세팅부(13)의 시작플레그가 세팅되고, 그 세팅에 의해 콘트롤로직부(4)가 A/D변환 제어를 시작하게 된다.
그 콘트롤로직부(4)에서는 상기 A/D 변환주기 선택레지스터(3)의 데이타에 의거하여 상기 비교기(6)의 인에이블 제어신호가 출력되고, A/D변환 기준데이타가 출력된다. 이에따라 그 A/D변환 기준데이타는 D/A변환기(7)를 통해 아날로그 기준전압(Vref)으로 변환되어 상기 비교기(14)의 타측입력단자(+)에 인가되며, 상기 콘트롤로직부(4)의 인에이블제어신호에 의해 상기 비교기(6)가 동작되어 아날로그 입력신호와 기준전압(Vref)이 비교된다.
이 비교기(6)에서 출력된 신호는 멀티플렉서(11)의 일측입력단에 인가되는데, 그 멀티플렉서(11)는 A/D 셀프테스트 모드레지스터(32)에 설정된 셀프테스트 모드에 의해 선택 스위칭에 제어된다. 즉, 셀프테스트 모드가 아닌 경우에는 상기 멀티플렉서(11)에 의해 상기 비교기(6)의 출력신호가 선택되어 상기 콘트롤로직부(4)에 입력된다. 그 콘트롤로직부(4)에서는 상기 멀티플렉서(11)로부터 입력된 신호가 디지탈데이타로 변환된어 A/D 데이타 레지스터(5)에 출력된다.
이와같이 과정으로 상기 콘트롤로직부(4)에서 비트별로 A/D 변환제어를 하게되어, 그 결과데이타가 A/D 데이타 레지스터(5)에 순차적으로 저장되며, 8비트의 데이타 변환이 완료되면, 인터럽트 발생부(8)에서 인터럽트 신호가 발생되며, 그 인터럽트신호에 의해 마이크로 컴퓨터에서 상기 A/D 데이타 레지스터(5)에 저장된 A/D 변환 결과데이타를 읽어가게 되고, 읽어들인 디지탈 데이타가 상기 아날로그 입력단자에 로드시킨 아날로그 전압에 해당되는 값인지의 여부를 판별해서 아날로그 파트의 테스트를 하게된다.
한편, A/D 변환기의 디지탈 파트의 테스트 동작을 설명하면 다음과 같다.
A/D 변환기의 디지탈 파트를 셀프 테스트하고자 하는 경우에, 마이크로 컴퓨터에서 그의 내부데이타버스(9)를 통해서 A/D 변환주기 선택데이타와, A/D 변환 셀프테스트 데이타와, 셀프테스트 모드 설정데이타를 출력시킨 후, 시작플레그를 세팅시킨다.
이에따라 상기 A/D 변환주기 선택데이타가 A/D 변환주기 선택레지스터(21)에 저장되고, 상기 셀프테스트 모드설정 데이타에 의해 A/D 셀프테스트 모드레지스터(12)에 셀프테스트 모드가 설정되며, 그 A/D 셀프테스트 모드레지스터(12)에 셀프테스트 모드가 설정됨에 따라 상기 A/D 변환 셀프테스트 데이타가 A/D 셀프테스트 데이타레지스터(10)에 저장된다. 여기서, 셀프테스트 데이타는 테스트하고자 하는 아날로그 전압레벨에 해당하는 디지탈값이다.
이후, 상기 마이크로 컴퓨터에서 셀프테스트를 시작하라는 데이타가 출력되면, A/D 시작플레그 세팅부(13)의 시작플레그가 세팅되고, 그 시작플레그의 세팅에 의해 상기 콘트롤로직부(4)에서는 디지탈파트의 셀프테스트 동작을 제어하게 된다.
즉, 그 콘트롤로직부(4)에서 상기 A/D 셀프테스트 데이타 레지스터(10)에 데이타 전송 클럭신호가 출력되고, 그 데이타 전송 클럭 신호가 동기되어 상기 A/D 셀프테스트 데이타 레지스터(10)에 저장된 셀프테스트 데이타가 상기 멀티플렉서(11)에 인가되고, 이때 그 멀티플렉서(34)에서는 상기 A/D 셀프테스트 모드레지스터(12)의 제어에 의해 상기 A/D 셀프테스트 데이타레지스터(10)에서 출력된 셀프 테스트데이타가 선택되어 상기 콘트롤로직부(4)에 입력되고, 이에따라 그 콘트롤로직부(4)에서는 멀티플렉서(11)로부터 입력된 신호가 디지탈 데이타로 변환되어 A/D 데이타 레지스터(5)에 입력된다. 이와같은 과정이 8번 반복되면, 8비트의 데이타 변환이 종료되고, 인터럽트발생부(8)에서 인터럽트신호가 발생되며, 이 인터럽트신호가 발생됨에 따라 마이크로 컴퓨터에서 상기 A/D 데이타 레지스터(5)에 저장된 결과데이타를 읽어들이고, 그 읽어들인 데이타와 상기에서 로드시킨 셀프테스트 데이타와의 비교에 의해 A/D 변환기의 디지탈파트의 고장을 검출할 수 있게 된다.
또한 상기 A/D 셀프테스트 데이타레지스터(10)에 A/D 셀프테스트 데이타를 수종류의 상이한 패턴(pattern) 데이타로 저장하여 상기 과정을 반복수행하게 되면, 디지탈파트의 모든 고장을 검출할 수 있게 되고, 상기 아날로그 파트의 테스트 과정과 병행하게 되면, A/D 변환기로직의 전체테스트가 가능하게 된다.
이상에서 상세히 설명한 바와같이 본 고안은 아날로그/디지탈 변환기가 내장되어 있는 마이크로 컴퓨터의 기능(Function) 테스트단계에서 그 마이크로 컴퓨터에 내장된 아날로그/디지탈 변환기의 디지탈파트(part)를 모드 테스트 할 수 있는 효과가 있고, 테스트시간을 줄일 수 있는 효과가 있으며, 요구하는 아날로그/디지탈 변환기의 정도 테스트 이전에 디지탈파트의 모든 고장을 검증할 수 있어서 효율적인 테스트를 할 수 있는 효과가 있다.

Claims (1)

  1. 마이크로 컴퓨터의 내부데이타버스(9)를 통해 입력되는 아날로그 입력선택 데이타를 저장하는 아날로그 입력선택레지스터(1)와, 그 아날로그 입력선택레지스터(1)의 출력데이타에 의해 아날로그 입력단자(AIN1-AIN4)의 신호를 선택출력하는 멀티플렉서(2)와, 그 멀티플렉서(2)의 출력신호를 기준전압(Vref)과 비교하는 비교기(6)와, 상기 내부데이타버스(9)를 통해 입력되는 A/D 변환주기 선택데이타를 저장하는 A/D 변환주기 선택레지스터(3)와, 그 A/D 변환주기 선택레지스터(3)의 출력데이타에 의해 상기 비교기(6)의 인에이블 제어신호 및 A/D 변환기준데이타를 출력함과 아울러 상기 비교기(6)의 출력신호를 입력받아 디지탈 데이타로 변환시킨 후 A/D 변환 결과데이타로 출력하는 콘트롤로직부(4)와, 그 콘트롤로직부(4)에서 비교기(6)의 기준전압(Vref)으로 인가하는 D/A 변환기(7)와, 상기 콘트롤로직부(4)로부터 순차적으로 출력되는 8비트의 A/D 변환 결과데이타를 저장하여 상기 내부데이타버스(9)로 출력하는 A/D 데이타 레지스터(15)와, 상기 콘트롤로직부(4)로부터 8비트의 A/D 변환결과 데이타가 출력될 때 인터럽트 신호를 발생사는 인터럽트 발생부(8)로 구성된 아날로그/디지탈 변환기의 테스트장치에 있어서, 상기 내부데이타버스(9)를 통해 테스트모드데이타를 입력받아 셀프테스팅 모드를 설정하는 A/D 셀프테스트 모드레지스터(12)와, 그 A/D 셀프테스트 모드레지스터(12)의 제어를 받고 상기 내부데이타버스(9)를 통해 입력되는 셀프테스트 데이타를 저장한 후 상기 콘트롤로직부(4)의 송신클럭에 동기를 맞춰 출력하는 A/D 셀트테스트 데이타 레지스터(10)와, 상기 내부데이타버스(9)를 통해 입력되는 시작신호에 의해 시작플래그를 세팅시켜 상기 콘트롤로직부(4)에 제어출력하는 A/D시작플래그 세팅부(13)와, 상기 A/D 셀프테스트 모드 레지스터(12)의 제어를 받아 상기 비교기(6)의 출력신호 또는 상기 A/D 셀프테스트 데이타 레지스터(10)의 출력데이타를 상기 콘트롤로직부(4)로 선택출력하는 멀티플렉서(11)를 포함하여 구성된 것을 특징으로 하는 아날로그/디지탈 변환기의 테스트 장치.
KR2019910006771U 1991-05-13 1991-05-13 아날로그/디지탈 변환기의 테스트장치 KR930004772Y1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR2019910006771U KR930004772Y1 (ko) 1991-05-13 1991-05-13 아날로그/디지탈 변환기의 테스트장치
US07/880,772 US5305003A (en) 1991-05-13 1992-05-11 Test device of analog/digital converter
DE4215740A DE4215740C2 (de) 1991-05-13 1992-05-13 Testvorrichtung für Analog/Digital-Wandler
JP1992031418U JP2580338Y2 (ja) 1991-05-13 1992-05-13 アナログ/ディジタル変換器のテスト装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019910006771U KR930004772Y1 (ko) 1991-05-13 1991-05-13 아날로그/디지탈 변환기의 테스트장치

Publications (2)

Publication Number Publication Date
KR920022314U KR920022314U (ko) 1992-12-19
KR930004772Y1 true KR930004772Y1 (ko) 1993-07-23

Family

ID=19313747

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019910006771U KR930004772Y1 (ko) 1991-05-13 1991-05-13 아날로그/디지탈 변환기의 테스트장치

Country Status (4)

Country Link
US (1) US5305003A (ko)
JP (1) JP2580338Y2 (ko)
KR (1) KR930004772Y1 (ko)
DE (1) DE4215740C2 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5483237A (en) * 1994-01-31 1996-01-09 At&T Corp. Method and apparatus for testing a CODEC
JPH08154055A (ja) * 1994-11-25 1996-06-11 Oki Electric Ind Co Ltd アナログ/デジタル変換器
KR0157903B1 (ko) * 1995-10-13 1999-03-20 문정환 아날로그/디지탈 변환기의 변환특성 테스트회로와 그 방법
TW356596B (en) * 1996-10-16 1999-04-21 Koninl Philips Electronics Nv Testing control signals in A/D converters the invention relates to an integrated circuit containing an A/D converter and a test circuit
EP0887938A1 (en) * 1997-06-27 1998-12-30 STMicroelectronics S.r.l. A/D converter testing structure, particularly for successive approximation A/D converters
FR2784193B1 (fr) * 1998-10-05 2001-01-05 Texas Instruments France Mecanisme integre permettant une detection de defaillances par test automatique en temps reel pour un convertisseur analogique/numerique
US6333706B1 (en) 1999-08-02 2001-12-25 International Business Machines Corporation Built-in self-test for analog to digital converter
JP2003242049A (ja) * 2002-02-18 2003-08-29 Niles Parts Co Ltd マイクロコンピュータの異常検出方法
US6703952B2 (en) * 2002-06-10 2004-03-09 Adc Dsl Systems, Inc. Testing analog-to-digital and digital-to-analog converters
US7138815B1 (en) 2003-12-24 2006-11-21 Xilinx, Inc. Power distribution system built-in self test using on-chip data converter
US7102555B2 (en) * 2004-04-30 2006-09-05 Xilinx, Inc. Boundary-scan circuit used for analog and digital testing of an integrated circuit
WO2005111640A1 (en) * 2004-04-30 2005-11-24 Xilinx, Inc. System monitor in an integrated circuit
US7599299B2 (en) * 2004-04-30 2009-10-06 Xilinx, Inc. Dynamic reconfiguration of a system monitor (DRPORT)
US7138820B2 (en) * 2004-04-30 2006-11-21 Xilinx, Inc. System monitor in a programmable logic device
TWI241071B (en) * 2004-06-30 2005-10-01 Univ Nat Cheng Kung Test framework and test method of analog to digital converter
US7428159B2 (en) * 2005-03-31 2008-09-23 Silicon Laboratories Inc. Digital PWM controller
US7142140B2 (en) * 2004-07-27 2006-11-28 Silicon Laboratories Inc. Auto scanning ADC for DPWM
US7426123B2 (en) * 2004-07-27 2008-09-16 Silicon Laboratories Inc. Finite state machine digital pulse width modulator for a digitally controlled power supply
TWI270254B (en) * 2005-09-16 2007-01-01 Univ Nat Chiao Tung Reprogrammable switched-capacitor input circuit for receiving digital test stimulus signal in analog test
CN102931988B (zh) * 2012-11-08 2015-07-15 中国兵器工业集团第二一四研究所苏州研发中心 一种基于cpld编程的高精度ad转换器的测试系统
TWI489237B (zh) * 2012-11-16 2015-06-21 Ind Tech Res Inst 即時取樣裝置及其方法
CN109709863B (zh) * 2019-01-05 2024-03-08 深圳市合信达控制系统有限公司 一种单片机的ad端口自检电路、单片机及热水器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5753145A (en) * 1980-09-16 1982-03-30 Sony Tektronix Corp Calibrator for analogue-digital converter
US4538269A (en) * 1983-04-18 1985-08-27 International Telephone And Telegraph Corporation Programmable coding and decoding arrangement
US4612533A (en) * 1985-06-12 1986-09-16 The United States Of America As Represented By The Secretary Of The Air Force Harmonic distortion reduction technique for data acquistion
JPH0695659B2 (ja) * 1986-09-05 1994-11-24 日本電信電話株式会社 符号復号器試験方法
GB2199711B (en) * 1987-01-08 1990-10-24 Schlumberger Electronics Converter calibration
US4763105A (en) * 1987-07-08 1988-08-09 Tektronix, Inc. Interleaved digitizer array with calibrated sample timing
DE3739725A1 (de) * 1987-11-24 1989-06-08 Vdo Schindling Anordnung zur ermittlung fehlerfreier digitaler elektrischer groessen bei einer mehrkanal-analog/digital-wandlung
ATE131973T1 (de) * 1988-09-30 1996-01-15 Siemens Ag Verfahren zur bestimmung und verarbeitung von korrekturwerten für selbstkalibrierende a/d- und d/a-wandler und rechenwerk zur durchführung des verfahrens
US4937575A (en) * 1988-10-18 1990-06-26 Honeywell Inc. Precision A/D converter utilizing a minimum of interface interconnections
JPH02250527A (ja) * 1989-03-24 1990-10-08 Nec Corp Adコンバータ
US5053770A (en) * 1990-05-18 1991-10-01 Analogic Corporation Digital autozero circuit operable in a plurality of modes with separate storage for offset corrections for each mode

Also Published As

Publication number Publication date
JPH0523633U (ja) 1993-03-26
US5305003A (en) 1994-04-19
JP2580338Y2 (ja) 1998-09-10
DE4215740A1 (de) 1992-11-19
DE4215740C2 (de) 1994-06-01
KR920022314U (ko) 1992-12-19

Similar Documents

Publication Publication Date Title
KR930004772Y1 (ko) 아날로그/디지탈 변환기의 테스트장치
US6584592B2 (en) Semiconductor testing apparatus for testing semiconductor device including built in self test circuit
US6456102B1 (en) External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device
US6333706B1 (en) Built-in self-test for analog to digital converter
JPS6232511B2 (ko)
EP0852849B1 (en) Method of testing an analog-to-digital converter
KR100312248B1 (ko) 메모리시험장치
GB2126442A (en) Diagnostic apparatus for digital-to-analog converters
WO1998014954A1 (fr) Controleur de memoire
US5969653A (en) Testing control signals in A/D converters
KR920015747A (ko) Ad변환기 및 ad변환 방법
KR100341575B1 (ko) 아날로그-디지털 변환기 및 디지털-아날로그 변환기를테스트하기 위한 장치 및 방법
KR100340057B1 (ko) 아날로그-디지털변환기의시험방법
KR930004861B1 (ko) A/d 컨버터 테스트장치
KR0183933B1 (ko) 다채널 아날로그/디지탈 변환기 테스트 방법 및 회로
JP3144363B2 (ja) 集積回路内蔵型a/d・d/a変換器の試験回路および試験方法
JP3628492B2 (ja) 半導体装置およびそのテスト方法
US5644309A (en) Digital comonent testing apparatus and method
JPS60182220A (ja) アナログ・デイジタル変換装置
JP2001203575A (ja) A/d変換器
KR950007255Y1 (ko) 디지탈/아날로그 변환기의 inl에러 측정회로
JPH07209385A (ja) 半導体回路装置
KR100188003B1 (ko) 집적회로 검사방법 및 장치
SU1596273A1 (ru) Устройство дл контрол сопротивлени
JPH0621815A (ja) 集積回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 13

EXPY Expiration of term