JP2001203575A

JP2001203575A - Ａ／ｄ変換器

Info

Publication number: JP2001203575A
Application number: JP2000011991A
Authority: JP
Inventors: Takashi Harada; 尚原田
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2000-01-20
Filing date: 2000-01-20
Publication date: 2001-07-27
Also published as: US6373420B1

Abstract

(57)【要約】【課題】アナログ電圧を少しずつ変化させながら、エ
ンコーダ３が出力するディジタル信号を測定すれば、ア
ンプ群２を構成する２５６個のアンプの良否を判定する
ことができるが、アンプ群２の比較結果を直接測定する
ことができないため、エンコーダ３が故障しているなど
の状況下では、アンプの良否判定に誤りが生じることが
ある課題があった。【解決手段】アンプ群１２のテストを実行する際、ア
ンプ群１２の比較結果を一括入力し、アンプ群１２を構
成する２５６個のアンプの比較結果を１ビットずつ出力
するシフトレジスタ１４を設ける。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、全ビット一括変
換方式又は複数ビットを纏めて変換する方式のＡ／Ｄ変
換器に関するものである。

【０００２】

【従来の技術】図５は従来のＡ／Ｄ変換器（８ｂｉｔの
Ｆｌａｓｈ型ＡＤＣ）を示す構成図であり、図におい
て、１は２５６種類のリファレンス電圧を生成するラダ
ー抵抗、２は２５６個のアンプから構成され、Ａ／Ｄ変
換対象のアナログ信号を入力すると、そのアナログ信号
のアナログ電圧とリファレンス電圧を比較するアンプ
群、３はアンプ群２を構成する２５６個のアンプの比較
結果に対応する８ビットのディジタルコードを生成する
エンコーダである。

【０００３】次に動作について説明する。アナログ信号
を高速にディジタル信号に変換するＡ／Ｄ変換器とし
て、従来から全ビット一括変換方式のＦｌａｓｈ型ＡＤ
Ｃや、複数ビットを纏めて変換する方式の変換器が存在
する。このような変換方式のＡ／Ｄ変換器は、全ビッ
ト、あるいは、複数ビットを一度に変換するため、２の
変換ビットのべき乗分のアンプが必要になる。例えば、
８ｂｉｔのＦｌａｓｈ型ＡＤＣの場合、２＾８＝２５６
個のアンプが必要になる。

【０００４】図５のＦｌａｓｈ型ＡＤＣは、次のように
して、アナログ信号をディジタル信号に変換する。ま
ず、アンプ群２は、ラダー抵抗１が任意のリファレンス
電圧を生成すると、Ａ／Ｄ変換対象のアナログ信号を入
力して、そのアナログ信号のアナログ電圧とリファレン
ス電圧を比較し、アンプ群２を構成する２５６個のアン
プの比較結果をエンコーダ３に出力する。

【０００５】エンコーダ３は、２５６個のアンプの比較
結果を受けると、２５６個のアンプの比較結果に対応す
る８ビットのディジタルコードを生成し、そのディジタ
ルコードをＡ／Ｄ変換結果を示すディジタル信号として
外部に出力する。なお、Ａ／Ｄ変換器の納入時等には、
アンプ群２やエンコーダ３をテストする必要があるが、
アナログ信号のアナログ電圧を少しずつ変化させなが
ら、エンコーダ３が出力するディジタル信号を測定する
ようにすれば、アンプ群２を構成する２５６個のアンプ
の不良（例えば、アンプを構成するトランジスタの不
良）を検出することができる。

【０００６】

【発明が解決しようとする課題】従来のＡ／Ｄ変換器は
以上のように構成されているので、アナログ電圧を少し
ずつ変化させながら、エンコーダ３が出力するディジタ
ル信号を測定すれば、アンプ群２を構成する２５６個の
アンプの良否を判定することができるが、アンプ群２の
比較結果を直接測定することができないため、エンコー
ダ３が故障しているなどの状況下では、アンプの良否判
定に誤りが生じることがある課題があった。

【０００７】また、一般的にはエンコーダ３にエラー補
正回路が内蔵されており、エラー補正回路はノイズなど
の影響を受けて、一つないしは複数のアンプの出力が期
待値と反転する現象が発生すると、それらのアンプの出
力を補正するものである。したがって、エラー補正回路
を内蔵するエンコーダ３を使用する場合、エンコーダ３
が出力するディジタル信号を測定しても、その補正の影
響により、アンプ群２を構成するアンプの良否を正しく
判定することができない課題があった。

【０００８】なお、上記従来例の他に、Ａ／Ｄ変換器内
のアンプ群２ではなく、Ａ／Ｄ変換器全体の良否を判定
するマイクロコンピュータについては、特開平３−１６
１６号公報や特開昭５８−６０８２４号公報に開示され
ている。

【０００９】この発明は上記のような課題を解決するた
めになされたもので、アンプ群を構成するアンプの良否
を正しく判定することができるＡ／Ｄ変換器を得ること
を目的とする。

【００１０】

【課題を解決するための手段】この発明に係るＡ／Ｄ変
換器は、アンプ群のテストを実行する際、アンプ群の比
較結果を一括入力し、アンプ群を構成する複数のアンプ
の比較結果を１ビットずつ出力する比較結果出力手段を
設けたものである。

【００１１】この発明に係るＡ／Ｄ変換器は、アンプ群
の比較結果を一括入力した後、クロック信号に同期し
て、複数のアンプの比較結果を１ビットずつ出力するシ
フトレジスタを用いて、比較結果出力手段を構成するよ
うにしたものである。

【００１２】この発明に係るＡ／Ｄ変換器は、アンプ群
を構成する複数のアンプのうち、比較結果出力対象のア
ンプを指定するカウンタと、アンプ群の比較結果を一括
入力した後、カウンタにより指定されたアンプの比較結
果を出力するセレクタとを用いて、比較結果出力手段を
構成するようにしたものである。

【００１３】この発明に係るＡ／Ｄ変換器は、アンプ群
のテストを実行する際、アンプ群の比較結果を一括入力
して、アンプ群を構成する複数のアンプの比較結果を１
ビットずつ出力する一方、エンコーダのテストを実行す
る際、アンプ群とエンコーダを切り離して、アンプ群の
比較結果に相当するテストコードをエンコーダに与える
入出力手段を設けたものである。

【００１４】この発明に係るＡ／Ｄ変換器は、アンプ群
のテストを実行する場合には、アンプ群の比較結果を一
括入力した後、クロック信号に同期して、複数のアンプ
の比較結果を１ビットずつ出力し、エンコーダのテスト
を実行する場合には、クロック信号に同期して、テスト
コードを１ビットずつ入力した後、そのテストコードを
一括出力するシフトレジスタと、アンプ群のテストを実
行する場合には、アンプ群をシフトレジスタと接続し、
エンコーダのテストを実行する場合には、アンプ群とエ
ンコーダを切り離して、エンコーダをシフトレジスタと
接続する切換スイッチとを用いて、入出力手段を構成す
るようにしたものである。

【００１５】この発明に係るＡ／Ｄ変換器は、アンプ群
のテストを実行する場合には、アンプ群を構成する複数
のアンプのうち、比較結果出力対象のアンプを指定し、
エンコーダのテストを実行する場合には、テストコード
の入力対象ビットを指定するカウンタと、アンプ群のテ
ストを実行する場合には、アンプ群の比較結果を一括入
力した後、カウンタにより指定されたアンプの比較結果
を出力し、エンコーダのテストを実行する場合には、カ
ウンタにより指定されたテストコードのビットを順次入
力した後、そのテストコードを一括出力する選択手段
と、アンプ群のテストを実行する場合には、アンプ群を
選択手段と接続し、エンコーダのテストを実行する場合
には、アンプ群とエンコーダを切り離して、エンコーダ
を選択手段と接続する切換スイッチとを用いて、入出力
手段を構成するようにしたものである。

【００１６】

【発明の実施の形態】以下、この発明の実施の一形態を
説明する。実施の形態１．図１はこの発明の実施の形態１によるＡ
／Ｄ変換器を示す構成図であり、図において、１１は２
５６種類のリファレンス電圧を生成するラダー抵抗、１
２は２５６個のアンプから構成され、Ａ／Ｄ変換対象の
アナログ信号を入力すると、そのアナログ信号のアナロ
グ電圧とリファレンス電圧を比較するアンプ群、１３は
アンプ群１２を構成する２５６個のアンプの比較結果に
対応する８ビットのディジタルコードを生成するエンコ
ーダ、１４はアンプ群１２のテストを実行する際、アン
プ群１２の比較結果を一括入力し、その後、シフトレジ
スタ用クロックに同期して、アンプ群１２を構成する複
数のアンプの比較結果を１ビットずつ出力するシフトレ
ジスタ（比較結果出力手段）、１５は１ビット出力端子
である。

【００１７】次に動作について説明する。最初に、アナ
ログ信号をディジタル信号に変換する際の動作を説明す
る。まず、アンプ群１２は、ラダー抵抗１１が任意のリ
ファレンス電圧を生成すると、Ａ／Ｄ変換対象のアナロ
グ信号を入力して、そのアナログ信号のアナログ電圧と
リファレンス電圧を比較し、アンプ群１２を構成する２
５６個のアンプの比較結果をエンコーダ１３に出力す
る。エンコーダ１３は、２５６個のアンプの比較結果を
受けると、２５６個のアンプの比較結果に対応する８ビ
ットのディジタルコードを生成し、そのディジタルコー
ドをＡ／Ｄ変換結果を示すディジタル信号として外部に
出力する。

【００１８】次に、アンプ群１２をテストする際の動作
を説明する。シフトレジスタ１４は、シフトレジスタ用
クロックを入力すると（１回目のクロック入力）、アン
プ群１２を構成する２５６個のアンプの比較結果を一括
入力する。シフトレジスタ１４は、２５６個のアンプの
比較結果を一括入力した後、シフトレジスタ用クロック
を入力すると（２回目のクロック入力）、２５６番目の
アンプの比較結果を１ビット出力端子１５から外部出力
する。

【００１９】シフトレジスタ１４は、さらに、シフトレ
ジスタ用クロックを入力すると（３回目のクロック入
力）、２５５番目のアンプの比較結果を１ビット出力端
子１５から外部出力する。以下、シフトレジスタ１４
は、シフトレジスタ用クロックを入力する毎に、異なる
アンプの比較結果を１ビットずつ出力する処理を繰り返
し、２５７回目のシフトレジスタ用クロックの入力によ
り、１番目のアンプの比較結果を１ビット出力端子１５
から外部出力する。

【００２０】なお、アンプ群１２をテストする際のアナ
ログ電圧であるが、Ａ／Ｄ変換器が許容する最大電圧以
上のアナログ電圧を入力する。この場合、アンプ群１２
を構成するアンプの全てが正常であれば、２５６個のア
ンプの比較結果は全て“１”になるので、シフトレジス
タ１４が順次出力するアンプの比較結果の中で“０”が
あれば、“０”を出力するアンプは不良であると認定す
ることができる。

【００２１】次に、Ａ／Ｄ変換器が許容する最小電圧以
下のアナログ電圧を入力する。この場合、アンプ群１２
を構成するアンプの全てが正常であれば、２５６個のア
ンプの比較結果は全て“０”になるので、シフトレジス
タ１４が順次出力するアンプの比較結果の中で“１”が
あれば、“１”を出力するアンプは不良であると認定す
ることができる。したがって、２回のテストの両方で全
てのアンプが正常と認められる場合に限り、アンプ群１
２は良好であると認定することができる。

【００２２】以上で明らかなように、この実施の形態１
によれば、アンプ群１２のテストを実行する際、アンプ
群１２の比較結果を一括入力し、アンプ群１２を構成す
る２５６個のアンプの比較結果を１ビットずつ出力する
シフトレジスタ１４を設けるように構成したので、２５
６個のアンプの比較結果を直接測定することができるよ
うになる。その結果、エンコーダ１３の影響を受けるこ
となく、アンプ群１２のテストを実行することができる
ため、アンプ群１２を構成するアンプの良否を正しく判
定することができる効果を奏する。

【００２３】また、従来のように、アナログ信号のアナ
ログ電圧を少しずつ変化させるのではなく、Ａ／Ｄ変換
器が許容する最大電圧以上のアナログ電圧と、最小電圧
以下のアナログ電圧を入力すればよいので、簡単、か
つ、速やかに、アンプ群１２のテストを実行することが
できる効果を奏する。

【００２４】実施の形態２．図２はこの発明の実施の形
態２によるＡ／Ｄ変換器を示す構成図であり、図におい
て、図１と同一符号は同一または相当部分を示すので説
明を省略する。１６はアンプ群１２を構成する２５６個
のアンプのうち、比較結果出力対象のアンプを指定する
カウンタ、１７はアンプ群１２の比較結果を一括入力し
た後、カウンタ１６により指定されたアンプの比較結果
を出力するセレクタである。なお、カウンタ１６及びセ
レクタ１７から比較結果出力手段が構成されている。

【００２５】次に動作について説明する。アナログ信号
をディジタル信号に変換する際の動作については、上記
実施の形態１と同様であるため説明を省略し、アンプ群
１２をテストする際の動作のみを説明する。

【００２６】セレクタ１７はアンプ群１２と２５６本の
信号線により接続されているので、アンプ群１２が比較
結果を出力すると、アンプ群１２を構成する２５６個の
アンプの比較結果がセレクタ１７に一括して入力され
る。なお、リセットなどによる初期化後の状態では、カ
ウンタ１６のカウンタ値は“２５６”にセットされるた
め、セレクタ１７は２５６番目のアンプの比較結果を１
ビット出力端子１５から外部出力する。この実施の形態
２では、説明の便宜上、初期化後にアンプ群１２の比較
結果を一括入力して、２５６番目のアンプの比較結果を
外部出力するものとする。

【００２７】セレクタ１７は、カウンタ１６がカウンタ
用クロックを入力すると（１回目のクロック入力）、カ
ウンタ１６のカウンタ値が“２５５”に減少するため、
２５５番目のアンプの比較結果を１ビット出力端子１５
から外部出力する。セレクタ１７は、さらに、カウンタ
１６がカウンタ用クロックを入力すると（２回目のクロ
ック入力）、カウンタ１６のカウンタ値が“２５４”に
減少するため、２５４番目のアンプの比較結果を１ビッ
ト出力端子１５から外部出力する。以下、セレクタ１７
は、カウンタ１６がカウンタ用クロックを入力する毎
に、異なるアンプの比較結果を１ビットずつ出力する処
理を繰り返し、２５５回目のカウンタ用クロックの入力
により、１番目のアンプの比較結果を１ビット出力端子
１５から外部出力する。

【００２８】なお、アンプ群１２をテストする際のアナ
ログ電圧であるが、Ａ／Ｄ変換器が許容する最大電圧以
上のアナログ電圧を入力する。この場合、アンプ群１２
を構成するアンプの全てが正常であれば、２５６個のア
ンプの比較結果は全て“１”になるので、セレクタ１７
が順次出力するアンプの比較結果の中で“０”があれ
ば、“０”を出力するアンプは不良であると認定するこ
とができる。

【００２９】次に、Ａ／Ｄ変換器が許容する最小電圧以
下のアナログ電圧を入力する。この場合、アンプ群１２
を構成するアンプの全てが正常であれば、２５６個のア
ンプの比較結果は全て“０”になるので、セレクタ１７
が順次出力するアンプの比較結果の中で“１”があれ
ば、“１”を出力するアンプは不良であると認定するこ
とができる。したがって、２回のテストの両方で全ての
アンプが正常と認められる場合に限り、アンプ群１２は
良好であると認定することができる。

【００３０】以上で明らかなように、この実施の形態２
によれば、アンプ群１２を構成する２５６個のアンプの
うち、比較結果出力対象のアンプを指定するカウンタ１
６と、アンプ群１２の比較結果を一括入力した後、カウ
ンタ１６により指定されたアンプの比較結果を出力する
セレクタ１７とを用いて、比較結果出力手段を構成する
ようにしたので、上記実施の形態１と同様に、２５６個
のアンプの比較結果を直接測定することができるように
なる。その結果、エンコーダ１３の影響を受けることな
く、アンプ群１２のテストを実行することができるた
め、アンプ群１２を構成するアンプの良否を正しく判定
することができる効果を奏する。

【００３１】また、従来のように、アナログ信号のアナ
ログ電圧を少しずつ変化させるのではなく、Ａ／Ｄ変換
器が許容する最大電圧以上のアナログ電圧と、最小電圧
以下のアナログ電圧を入力すればよいので、簡単、か
つ、速やかに、アンプ群１２のテストを実行することが
できる効果を奏する。

【００３２】実施の形態３．図３はこの発明の実施の形
態３によるＡ／Ｄ変換器を示す構成図であり、図におい
て、図１と同一符号は同一または相当部分を示すので説
明を省略する。１８はアンプ群１２のテストを実行する
場合には、アンプ群１２の比較結果を一括入力した後、
シフトレジスタ用クロックに同期して、２５６個のアン
プの比較結果を１ビットずつ出力し、エンコーダ１３の
テストを実行する場合には、シフトレジスタ用クロック
に同期して、テストコードを１ビットずつ入力した後、
そのテストコードを一括出力するシフトレジスタ、１９
はアンプ群１２のテストを実行する場合には、アンプ群
１２とエンコーダ１３を切り離して、アンプ群１２をシ
フトレジスタ１８と接続し、エンコーダ１３のテストを
実行する場合には、アンプ群１２とエンコーダ１３を切
り離して、エンコーダ１３をシフトレジスタ１８と接続
する切換スイッチである。なお、シフトレジスタ１８と
切換スイッチ１９から入出力手段が構成されている。２
０は１ビット入出力端子である。

【００３３】次に動作について説明する。アナログ信号
をディジタル信号に変換する際の動作については、上記
実施の形態１と同様であるため説明を省略し、アンプ群
１２及びエンコーダ１３をテストする際の動作のみを説
明する。

【００３４】最初に、アンプ群１２をテストする際の動
作を説明する。アンプ群１２のテストを実行する場合、
“１”のモード信号をシフトレジスタ１８に入力するこ
とにより、シフトレジスタ１８をアンプ群１２のテスト
モードに切り換える。その後、スイッチ切換信号を切換
スイッチ１９に与えることにより、アンプ群１２とエン
コーダ１３を切り離して、アンプ群１２をシフトレジス
タ１８と接続する。

【００３５】その後、シフトレジスタ１８は、シフトレ
ジスタ用クロックを入力すると（１回目のクロック入
力）、アンプ群１２を構成する２５６個のアンプの比較
結果を一括入力する。シフトレジスタ１８は、２５６個
のアンプの比較結果を一括入力した後、シフトレジスタ
用クロックを入力すると（２回目のクロック入力）、２
５６番目のアンプの比較結果を１ビット入出力端子２０
から外部出力する。

【００３６】シフトレジスタ１８は、さらに、シフトレ
ジスタ用クロックを入力すると（３回目のクロック入
力）、２５５番目のアンプの比較結果を１ビット入出力
端子２０から外部出力する。以下、シフトレジスタ１８
は、シフトレジスタ用クロックを入力する毎に、異なる
アンプの比較結果を１ビットずつ出力する処理を繰り返
し、２５７回目のシフトレジスタ用クロックの入力によ
り、１番目のアンプの比較結果を１ビット入出力端子２
０から外部出力する。

【００３７】なお、アンプ群１２をテストする際のアナ
ログ電圧であるが、Ａ／Ｄ変換器が許容する最大電圧以
上のアナログ電圧を入力する。この場合、アンプ群１２
を構成するアンプの全てが正常であれば、２５６個のア
ンプの比較結果は全て“１”になるので、シフトレジス
タ１８が順次出力するアンプの比較結果の中で“０”が
あれば、“０”を出力するアンプは不良であると認定す
ることができる。

【００３８】次に、Ａ／Ｄ変換器が許容する最小電圧以
下のアナログ電圧を入力する。この場合、アンプ群１２
を構成するアンプの全てが正常であれば、２５６個のア
ンプの比較結果は全て“０”になるので、シフトレジス
タ１８が順次出力するアンプの比較結果の中で“１”が
あれば、“１”を出力するアンプは不良であると認定す
ることができる。したがって、２回のテストの両方で全
てのアンプが正常と認められる場合に限り、アンプ群１
２は良好であると認定することができる。

【００３９】次に、エンコーダ１３をテストする際の動
作を説明する。エンコーダ１３のテストを実行する場
合、“０”のモード信号をシフトレジスタ１８に入力す
ることにより、シフトレジスタ１８をエンコーダ１３の
テストモードに切り換える。その後、スイッチ切換信号
を切換スイッチ１９に与えることにより、アンプ群１２
とエンコーダ１３を切り離して、エンコーダ１３をシフ
トレジスタ１８と接続する。

【００４０】その後、シフトレジスタ１８は、シフトレ
ジスタ用クロックを入力すると（１回目のクロック入
力）、１番目のアンプに係るテストコードを１ビット入
出力端子２０から外部入力する。シフトレジスタ１８
は、さらに、シフトレジスタ用クロックを入力すると
（２回目のクロック入力）、２番目のアンプに係るテス
トコードを１ビット入出力端子２０から外部入力する。

【００４１】以下、シフトレジスタ１８は、シフトレジ
スタ用クロックを入力する毎に、異なるアンプに係るテ
ストコードを１ビットずつ入力する処理を繰り返し、２
５６回目のシフトレジスタ用クロックの入力により、２
５６番目のアンプに係るテストコードを１ビット入出力
端子２０から外部入力する。シフトレジスタ１８は、２
５６個のアンプに係るテストコードの入力処理を完了し
た後、シフトレジスタ用クロックを入力すると（２５７
回目のクロック入力）、２５６個のアンプに係るテスト
コードをエンコーダ１３に一括出力する。

【００４２】これにより、アンプ群１２と切り離した状
態でエンコーダ１３を単独でテストすることができると
ともに、色々なテストコードを組み合わせながらエンコ
ーダ１３をテストすることができるので、エンコーダ１
３に内蔵されているエラー補正回路を考慮したテストも
可能になる。例えば、エンコーダ１３に入力する２５６
個のテストコードのうち、１番目〜５番目のアンプに係
るテストコードに着目すると、“ＨＨＨＨＨ”、“ＬＨ
ＨＨＨ”、“ＬＬＨＨＨ”、“ＬＬＬＨＨ”、“ＬＬＬ
ＬＨ”、“ＬＬＬＬＬ”などのテストコードを入力すれ
ば、“Ｌ”と“Ｈ”の境界を区別するテストを実施する
ことができるが、“ＬＬＨＬＨ”などのテストコードを
入力すれば、エラー補正回路のテストを含むテストも可
能になる。

【００４３】以上で明らかなように、この実施の形態３
によれば、アンプ群１２のテストを実行する際、アンプ
群１２の比較結果を一括入力して、アンプ群１２を構成
する複数のアンプの比較結果を１ビットずつ出力する一
方、エンコーダ１３のテストを実行する際、アンプ群１
２とエンコーダ１３を切り離して、アンプ群１２の比較
結果に相当するテストコードをエンコーダ１３に与える
入出力手段を設けるように構成したので、上記実施の形
態１と同様に、アンプ群１２を構成するアンプの良否を
正しく判定することができるとともに、アンプ群１２の
影響を受けることなく、エンコーダ１３の良否を正しく
判定することができる効果を奏する。

【００４４】なお、アンプ群１２のテストとエンコーダ
１３をテストする上で、シフトレジスタ１８を共用する
ことができるので、上記実施の形態１に対して、大きな
回路を追加することなく、エンコーダ１３をテストする
ことができる。

【００４５】実施の形態４．図４はこの発明の実施の形
態４によるＡ／Ｄ変換器を示す構成図であり、図におい
て、図３と同一符号は同一または相当部分を示すので説
明を省略する。２１はアンプ群１２のテストを実行する
場合には、アンプ群１２を構成する２５６個のアンプの
うち、比較結果出力対象のアンプを指定し、エンコーダ
１３のテストを実行する場合には、テストコードの入力
対象ビットを指定するカウンタである。

【００４６】２２は２５６個のアンプの比較結果、また
は、２５６個のアンプに係るテストコードを一時的に格
納するレジスタ、２３はアンプ群１２のテストを実行す
る場合には、レジスタ２２からアンプ群１２の比較結果
を一括入力した後、カウンタ２１により指定されたアン
プの比較結果を出力し、エンコーダ１３のテストを実行
する場合には、カウンタ２１により指定されたテストコ
ードのビットを順次入力した後、そのテストコードをレ
ジスタ２２に一括出力するセレクタ、２４はアンプ群１
２のテストを実行する場合には、アンプ群１２とエンコ
ーダ１３を切り離して、アンプ群１２をレジスタ２２と
接続し、エンコーダ１３のテストを実行する場合には、
アンプ群１２とエンコーダ１３を切り離して、エンコー
ダ１３をレジスタ２２と接続する切換スイッチである。
なお、レジスタ２２とセレクタ２３から選択手段が構成
され、さらに、カウンタ２１、選択手段（レジスタ２
２、セレクタ２３）及び切換スイッチ２４から入出力手
段が構成されている。

【００４７】次に動作について説明する。アナログ信号
をディジタル信号に変換する際の動作については、上記
実施の形態１と同様であるため説明を省略し、アンプ群
１２及びエンコーダ１３をテストする際の動作のみを説
明する。

【００４８】最初に、アンプ群１２をテストする際の動
作を説明する。アンプ群１２のテストを実行する場合、
“１”のモード信号をセレクタ２３に入力することによ
り、セレクタ２３をアンプ群１２のテストモードに切り
換える。その後、スイッチ切換信号を切換スイッチ２４
に与えることにより、アンプ群１２とエンコーダ１３を
切り離して、アンプ群１２をレジスタ２２と接続する。

【００４９】これにより、アンプ群１２が比較結果を出
力すると、その比較結果がレジスタ２２に格納されるの
で、セレクタ２３がレジスタ２２からアンプ群１２の比
較結果を一括入力する。なお、信号レベルが“１”のモ
ード信号を入力すると、カウンタ２１のカウンタ値は
“２５６”にセットされるため、セレクタ２３は２５６
番目のアンプの比較結果を１ビット入出力端子２０から
外部出力する。

【００５０】セレクタ２３は、カウンタ２１がカウンタ
用クロックを入力すると（１回目のクロック入力）、カ
ウンタ２１のカウンタ値が“２５５”に減少するため、
２５５番目のアンプの比較結果を１ビット入出力端子２
０から外部出力する。セレクタ２３は、さらに、カウン
タ２１がカウンタ用クロックを入力すると（２回目のク
ロック入力）、カウンタ２１のカウンタ値が“２５４”
に減少するため、２５４番目のアンプの比較結果を１ビ
ット入出力端子２０から外部出力する。以下、セレクタ
２３は、カウンタ２１がカウンタ用クロックを入力する
毎に、異なるアンプの比較結果を１ビットずつ出力する
処理を繰り返し、２５５回目のカウンタ用クロックの入
力により、１番目のアンプの比較結果を１ビット入出力
端子２０から外部出力する。

【００５１】なお、アンプ群１２をテストする際のアナ
ログ電圧であるが、Ａ／Ｄ変換器が許容する最大電圧以
上のアナログ電圧を入力する。この場合、アンプ群１２
を構成するアンプの全てが正常であれば、２５６個のア
ンプの比較結果は全て“１”になるので、セレクタ２３
が順次出力するアンプの比較結果の中で“０”があれ
ば、“０”を出力するアンプは不良であると認定するこ
とができる。

【００５２】次に、Ａ／Ｄ変換器が許容する最小電圧以
下のアナログ電圧を入力する。この場合、アンプ群１２
を構成するアンプの全てが正常であれば、２５６個のア
ンプの比較結果は全て“０”になるので、セレクタ２３
が順次出力するアンプの比較結果の中で“１”があれ
ば、“１”を出力するアンプは不良であると認定するこ
とができる。したがって、２回のテストの両方で全ての
アンプが正常と認められる場合に限り、アンプ群１２は
良好であると認定することができる。

【００５３】次に、エンコーダ１３をテストする際の動
作を説明する。エンコーダ１３のテストを実行する場
合、“０”のモード信号をセレクタ２３に入力すること
により、セレクタ２３をエンコーダ１３のテストモード
に切り換える。その後、スイッチ切換信号を切換スイッ
チ２４に与えることにより、アンプ群１２とエンコーダ
１３を切り離して、エンコーダ１３をレジスタ２２と接
続する。

【００５４】カウンタ２１のカウンタ値は“０”のモー
ド信号を入力すると、“１”にセットされるため、セレ
クタ２３は１番目のアンプに係るテストコードを１ビッ
ト入出力端子２０から外部入力する。セレクタ２３は、
カウンタ用クロックを入力すると（１回目のクロック入
力）、カウンタ２１のカウンタ値が“２”に増加するた
め、２番目のアンプに係るテストコードを１ビット入出
力端子２０から外部入力する。セレクタ２３は、さら
に、カウンタ用クロックを入力すると（２回目のクロッ
ク入力）、カウンタ２１のカウンタ値が“３”に増加す
るため、３番目のアンプに係るテストコードを１ビット
入出力端子２０から外部入力する。

【００５５】以下、セレクタ２３は、カウンタ用クロッ
クを入力する毎に、異なるアンプに係るテストコードを
１ビットずつ入力する処理を繰り返し、２５５回目のカ
ウンタ用クロックの入力により、２５６番目のアンプに
係るテストコードを１ビット入出力端子２０から外部入
力する。セレクタ２３は、２５６個のアンプに係るテス
トコードの入力処理を完了した後、カウンタ用クロック
を入力すると（２５６回目のクロック入力）、２５６個
のアンプに係るテストコードを、レジスタ２２を介し
て、エンコーダ１３に一括出力する。

【００５６】これにより、アンプ群１２と切り離した状
態でエンコーダ１３を単独でテストすることができると
ともに、色々なテストコードを組み合わせながらエンコ
ーダ１３をテストすることができるので、エンコーダ１
３に内蔵されているエラー補正回路を考慮したテストも
可能になる。したがって、上記実施の形態３と同様の効
果を奏することができる。

【００５７】

【発明の効果】以上のように、この発明によれば、アン
プ群のテストを実行する際、アンプ群の比較結果を一括
入力し、アンプ群を構成する複数のアンプの比較結果を
１ビットずつ出力する比較結果出力手段を設けるように
構成したので、エンコーダの影響を受けることなく、ア
ンプ群を構成するアンプの良否を正しく判定することが
できる効果がある。

【００５８】この発明によれば、アンプ群の比較結果を
一括入力した後、クロック信号に同期して、複数のアン
プの比較結果を１ビットずつ出力するシフトレジスタを
用いて、比較結果出力手段を構成するようにしたので、
構成の複雑化を招くことなく、アンプ群の比較結果を外
部出力することができる効果がある。

【００５９】この発明によれば、アンプ群を構成する複
数のアンプのうち、比較結果出力対象のアンプを指定す
るカウンタと、アンプ群の比較結果を一括入力した後、
カウンタにより指定されたアンプの比較結果を出力する
セレクタとを用いて、比較結果出力手段を構成するよう
にしたので、構成の複雑化を招くことなく、アンプ群の
比較結果を外部出力することができる効果がある。

【００６０】この発明によれば、アンプ群のテストを実
行する際、アンプ群の比較結果を一括入力して、アンプ
群を構成する複数のアンプの比較結果を１ビットずつ出
力する一方、エンコーダのテストを実行する際、アンプ
群とエンコーダを切り離して、アンプ群の比較結果に相
当するテストコードをエンコーダに与える入出力手段を
設けるように構成したので、アンプ群を構成するアンプ
の良否を正しく判定することができるとともに、エンコ
ーダの良否を正しく判定することができる効果がある。

【００６１】この発明によれば、アンプ群のテストを実
行する場合には、アンプ群の比較結果を一括入力した
後、クロック信号に同期して、複数のアンプの比較結果
を１ビットずつ出力し、エンコーダのテストを実行する
場合には、クロック信号に同期して、テストコードを１
ビットずつ入力した後、そのテストコードを一括出力す
るシフトレジスタと、アンプ群のテストを実行する場合
には、アンプ群をシフトレジスタと接続し、エンコーダ
のテストを実行する場合には、アンプ群とエンコーダを
切り離して、エンコーダをシフトレジスタと接続する切
換スイッチとを用いて、入出力手段を構成するようにし
たので、構成の複雑化を招くことなく、アンプ群の比較
結果を外部出力することができるとともに、エンコーダ
に与えるテストコードを外部入力することができる効果
がある。

【００６２】この発明によれば、アンプ群のテストを実
行する場合には、アンプ群を構成する複数のアンプのう
ち、比較結果出力対象のアンプを指定し、エンコーダの
テストを実行する場合には、テストコードの入力対象ビ
ットを指定するカウンタと、アンプ群のテストを実行す
る場合には、アンプ群の比較結果を一括入力した後、カ
ウンタにより指定されたアンプの比較結果を出力し、エ
ンコーダのテストを実行する場合には、カウンタにより
指定されたテストコードのビットを順次入力した後、そ
のテストコードを一括出力する選択手段と、アンプ群の
テストを実行する場合には、アンプ群を選択手段と接続
し、エンコーダのテストを実行する場合には、アンプ群
とエンコーダを切り離して、エンコーダを選択手段と接
続する切換スイッチとを用いて、入出力手段を構成する
ようにしたので、構成の複雑化を招くことなく、アンプ
群の比較結果を外部出力することができるとともに、エ
ンコーダに与えるテストコードを外部入力することがで
きる効果がある。

【図面の簡単な説明】

【図１】この発明の実施の形態１によるＡ／Ｄ変換器
を示す構成図である。

【図２】この発明の実施の形態２によるＡ／Ｄ変換器
を示す構成図である。

【図３】この発明の実施の形態３によるＡ／Ｄ変換器
を示す構成図である。

【図４】この発明の実施の形態４によるＡ／Ｄ変換器
を示す構成図である。

【図５】従来のＡ／Ｄ変換器を示す構成図である。

【符号の説明】

１１ラダー抵抗、１２アンプ群、１３エンコー
ダ、１４シフトレジスタ（比較結果出力手段）、１５
１ビット出力端子、１６カウンタ（比較結果出力手
段）、１７セレクタ（比較結果出力手段）、１８シ
フトレジスタ（入出力手段）、１９切換スイッチ（入
出力手段）、２０１ビット入出力端子、２１カウン
タ（入出力手段）、２２レジスタ（選択手段、入出力
手段）、２３セレクタ（選択手段、入出力手段）、２
４切換スイッチ（入出力手段）。

Claims

【特許請求の範囲】

【請求項１】アナログ電圧とリファレンス電圧を比較
するアンプ群と、上記アンプ群の比較結果に対応するデ
ィジタルコードを生成するエンコーダと、上記アンプ群
のテストを実行する際、上記アンプ群の比較結果を一括
入力し、上記アンプ群を構成する複数のアンプの比較結
果を１ビットずつ出力する比較結果出力手段とを備えた
Ａ／Ｄ変換器。
【請求項２】アンプ群の比較結果を一括入力した後、
クロック信号に同期して、複数のアンプの比較結果を１
ビットずつ出力するシフトレジスタを用いて、比較結果
出力手段を構成することを特徴とする請求項１記載のＡ
／Ｄ変換器。
【請求項３】アンプ群を構成する複数のアンプのう
ち、比較結果出力対象のアンプを指定するカウンタと、
アンプ群の比較結果を一括入力した後、上記カウンタに
より指定されたアンプの比較結果を出力するセレクタと
を用いて、比較結果出力手段を構成することを特徴とす
る請求項１記載のＡ／Ｄ変換器。
【請求項４】アナログ電圧とリファレンス電圧を比較
するアンプ群と、上記アンプ群の比較結果に対応するデ
ィジタルコードを生成するエンコーダと、上記アンプ群
のテストを実行する際、上記アンプ群の比較結果を一括
入力して、上記アンプ群を構成する複数のアンプの比較
結果を１ビットずつ出力する一方、上記エンコーダのテ
ストを実行する際、上記アンプ群と上記エンコーダを切
り離して、上記アンプ群の比較結果に相当するテストコ
ードを上記エンコーダに与える入出力手段とを備えたＡ
／Ｄ変換器。
【請求項５】アンプ群のテストを実行する場合には、
上記アンプ群の比較結果を一括入力した後、クロック信
号に同期して、複数のアンプの比較結果を１ビットずつ
出力し、エンコーダのテストを実行する場合には、クロ
ック信号に同期して、テストコードを１ビットずつ入力
した後、そのテストコードを一括出力するシフトレジス
タと、上記アンプ群のテストを実行する場合には、上記
アンプ群を上記シフトレジスタと接続し、上記エンコー
ダのテストを実行する場合には、上記アンプ群と上記エ
ンコーダを切り離して、上記エンコーダを上記シフトレ
ジスタと接続する切換スイッチとを用いて、入出力手段
を構成することを特徴とする請求項４記載のＡ／Ｄ変換
器。
【請求項６】アンプ群のテストを実行する場合には、
アンプ群を構成する複数のアンプのうち、比較結果出力
対象のアンプを指定し、エンコーダのテストを実行する
場合には、テストコードの入力対象ビットを指定するカ
ウンタと、上記アンプ群のテストを実行する場合には、
上記アンプ群の比較結果を一括入力した後、上記カウン
タにより指定されたアンプの比較結果を出力し、上記エ
ンコーダのテストを実行する場合には、上記カウンタに
より指定されたテストコードのビットを順次入力した
後、そのテストコードを一括出力する選択手段と、上記
アンプ群のテストを実行する場合には、上記アンプ群を
上記選択手段と接続し、上記エンコーダのテストを実行
する場合には、上記アンプ群と上記エンコーダを切り離
して、上記エンコーダを上記選択手段と接続する切換ス
イッチとを用いて、入出力手段を構成することを特徴と
する請求項４記載のＡ／Ｄ変換器。