JP2006121615A - D/a変換器及びd/a変換部を備える電子装置並びにd/a変換器の検査方法 - Google Patents
D/a変換器及びd/a変換部を備える電子装置並びにd/a変換器の検査方法 Download PDFInfo
- Publication number
- JP2006121615A JP2006121615A JP2004310007A JP2004310007A JP2006121615A JP 2006121615 A JP2006121615 A JP 2006121615A JP 2004310007 A JP2004310007 A JP 2004310007A JP 2004310007 A JP2004310007 A JP 2004310007A JP 2006121615 A JP2006121615 A JP 2006121615A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- analog
- value
- digital
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】D/A変換器の検査を容易かつ迅速とする。
【解決手段】複数の電流源と、電流源からの電流を加算するアナログスイッチ及びオペアンプと、デジタル信号に応じてアナログスイッチを制御するデコーダと、を有するD/A変換器であって、デコーダは、D/A変換モードか、各々の電流源を1つずつ独立に制御するテストモードかを選択することを特徴とするものとした。
【選択図】図1
【解決手段】複数の電流源と、電流源からの電流を加算するアナログスイッチ及びオペアンプと、デジタル信号に応じてアナログスイッチを制御するデコーダと、を有するD/A変換器であって、デコーダは、D/A変換モードか、各々の電流源を1つずつ独立に制御するテストモードかを選択することを特徴とするものとした。
【選択図】図1
Description
本発明は、D/A変換器及びD/A変換部を備える電子装置並びにD/A変換器の検査方法に関するものであり、更に詳細にはセグメント・デコーダ型のD/A変換器及びセグメント・デコーダ型のD/A変換部を備える電子装置並びにD/A変換器の検査方法に関するものである。
従来からデジタル信号をアナログ信号に変換するために種々のD/A変換器が用いられている。
その代表的なD/A変換器の1つは、図15に示すセグメント・デコーダ型のD/A変換器100である。セグメント・デコーダ型D/A変換器100は、所定の電流を流す複数の電流源101乃至電流源115を備え、デジタル端子PMSB乃至デジタル端子PLSBを有している。ここで、デジタル端子PMSBにはMSB(Most Significant Bit)に対応したデジタル信号DMSB(図示せず)が入力され、デジタル端子P3SBには3SB(Third Significant Bit)に対応したデジタル信号D3SB(図示せず)が入力され、デジタル端子P2SBには2SB(Second Significant Bit)に対応したデジタル信号D2SB(図示せず)が入力され、デジタル端子PLSBにはLSB(Least Significant Bit)に対応したデジタル信号DLSB(図示せず)が入力され、このような重み付けされたデジタル信号に応じたアナログ電圧Vaがアナログ出力端子Aoに出力される。
D/A変換器100は4ビットのD/A変換器であるので、デジタル端子PMSB乃至デジタル端子PLSBの4つのデジタル端子を有しているが、デジタル信号のビット数が大きくなるとデジタル端子の数もそれに応じて多くなる。
D/A変換器100は、デジタル信号DMSB乃至デジタル信号DLSBが「1」であるか「0」であるかに基づきアナログスイッチ125乃至アナログスイッチ128を切り替え、デジタル信号DMSB乃至デジタル信号DLSBで表される値に応じた個数の電流源の各々から流れ出す電流をオペアンプ130に流して加算するか、アースに落とすかを切替え、各々のアナログスイッチに流れ込む電流をオペアンプ130で加算状態とするか非加算状態とするかを選択して、デジタル値に相当するアナログ電圧Vaをオペアンプ130の出力としてアナログ出力端子Aoに発生させるものである。例えば、デジタル信号DMSBが「1」である場合には8個の電流源からの電流をオペアンプ130に流して加算し、デジタル信号DLSBが「1」である場合には1個の電流源からの電流をオペアンプ130に流して加算し、加算された数の電流源からの電流値と抵抗131との積とで定まるアナログ電圧Vaをアナログ出力端子Aoに出力する。このような、セグメント・デコーダ型のD/A変換器100は、バイナリ型のD/A変換器(図示せず)に比べてデジタルのビット数が大きくなっても良好な精度を得ることが容易であるので、比較的ビット数の大きいD/A変換器に多用されている。
このようなD/A変換器の製造後の検査においては、デジタル端子PMSB乃至デジタル端子PLSBのすべてに「0」が設定された場合から、デジタル端子PMSB乃至デジタル端子PLSBのすべてに「1」が設定された場合まで、すべてのデジタル値の組み合わせを入力して、それに対応したアナログ出力端子Aoから出力されるアナログ電圧Vaが適正な値であるか否かを検査しなければならない。そして、D/A変換器を検査するD/A変換器検査装置は、デジタル信号のビット数に応じた精度が要求されるとともに、その測定電圧範囲はデジタル信号のビット数が大きくなると広範囲なものとなり、D/A変換器検査装置は高額なものとなった。又、測定電圧範囲が広範囲となった場合には電圧の測定レンジを切り替えて検査を行う必要が生じ測定レンジの切り替えに要する時間が長くなって検査時間が長くなってしまった。更にD/A変換器検査装置は、測定レンジ毎の校正を定期的に行わなければならないので装置の保守の労力と、保守管理のためのコストを費やした。
特開平9−289450
本発明は上述の課題を解決し、検査が容易な、D/A変換器及びD/A変換部を備えた電子装置の提供、並びにD/A変換器の容易な検査方法を提供するものである。
請求項1の発明では、所定の値のアナログ値を複数個発生するアナログ信号発生手段と、複数個の前記アナログ値を加算する加算手段と、前記加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備えるD/A変換器であって、前記制御手段は、前記複数のビットの組み合わせによって、1の前記デジタル信号に対応する1の前記アナログ値の信号を前記加算手段から出力する構成としたD/A変換器とした。
請求項2の発明では、前記制御手段は、所定のクロック信号に基づき1の前記アナログ値の信号を前記加算手段から出力する構成とした請求項1に記載のD/A変換器とした。
請求項3の発明では、前記アナログ値は、電流値である請求項1又は請求項2に記載のD/A変換器とした。
請求項4の発明では、複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、加算された前記アナログ値の大きさに応じた信号を出力するD/A変換器の検査方法であって、前記複数のビットの組み合わせによって、1の前記デジタル信号に対応する1の前記アナログ値の信号を前記D/A変換器から順次出力し、前記D/A変換器から順次出力された前記アナログ値の信号の各々が予め定める所定の範囲か否かを判定するD/A変換器の検査方法とした。
請求項5の発明では、複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、加算された前記アナログ値の大きさに応じた信号を出力するD/A変換器の検査方法であって、前記複数のビットの組み合わせによって、1の前記デジタル信号に対応する1の前記アナログ値の信号を前記D/A変換器から順次出力し、前記D/A変換器から順次出力された1の前記アナログ値の信号の各々を、前記D/A変換器の外部で加算して加算値を求め、前記加算値が予め定める所定の範囲か否かを判定するD/A変換器の検査方法とした。
請求項6の発明では、デジタル信号をアナログ信号に変換するD/A変換部を備える電子装置において、前記D/A変換部は、所定の値のアナログ値を複数個発生するアナログ信号発生手段と、複数個の前記アナログ値を加算する加算手段と、前記加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備え、前記制御手段は、前記複数のビットの組み合わせによって、1の前記デジタル信号に対応する1の前記アナログ値の信号を前記加算手段から出力する構成とした電子装置とした。
請求項1の発明によれば、通常のD/A変換器として機能するのみならず、1の前記デジタル信号に対応する1の前記アナログ値の信号を加算手段から出力して、D/A変換器の検査を簡便、迅速に行うことができる。
請求項2の発明によれば、D/A変換器の内部から順次1のアナログ値の信号のみを選択して出力するので、D/A変換器の検査を容易とするとともに、D/A変換器検査装置を極めて安価なものとできる。
請求項3の発明によれば、アナログ値を電流値としたのでアナログ値の加算が容易に行え、D/A変換器の低価格化が実現できる。
請求項4の発明によれば、アナログ信号発生手段のアナログ値の各々が予め定める所定の範囲か否かを判定するので、検査が高速、安価にでき、検査精度も良好なり、更にD/A変換器検査装置の低価格化が図れる。
請求項5の発明によれば、通常のD/A変換器として動作する場合にD/A変換器の内部で選択的に加算されるアナログ値の各々をD/A変換器の外部で加算して加算値を求めるので、D/A変換器を高速に検査できるとともに、通常のD/A変換器として動作させて、デジタル値に対応したアナログ値を出力して検査をする場合と略等しい精度でD/A変換器を検査することができる。
請求項6の発明によれば、電子装置が備えるD/A変換部は、通常のD/A変換部として機能するのみならず、1の前記デジタル信号に対応する1の前記アナログ値の信号を加算手段から出力して、電子装置の内部に組み込まれたD/A変換部の検査を簡便、迅速に行うことができる。
本発明の実施の形態に係るD/A変換器は、所定の値のアナログ値を複数個発生するアナログ信号発生手段と、複数個の前記アナログ値を加算する加算手段と、加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備えるD/A変換器であって、制御手段は、複数のビットの組み合わせによって、1の前記デジタル信号に対応する1の前記アナログ値の信号を加算手段から出力する構成としたものである。
このD/A変換器は、アナログ信号発生手段と、制御手段と、加算手段と、を備え、制御手段は上位ビットから下位ビットまでビット毎に重み付けられたデジタル信号に応じて加算されたアナログ値の大きさに応じた信号を加算手段から出力する通常のD/A変換器として機能するとともに、検査に適した信号がD/A変換器から出力される。すなわち、複数のビットの組み合わせによって、1のデジタル信号に対応する1のアナログ値の信号を加算手段から出力するので、アナログ信号発生手段からの各々のアナログ値を個別に検査することができる。この場合において、D/A変換器検査装置は、アナログ値の範囲として狭い範囲を検査すれば良いので、コストを廉価なものとできる。
ここで、制御手段は所定のクロック信号に基づき順次1のアナログ値の信号を加算手段から出力するようにしても良く、このような機能をD/A変換器の制御手段の内部に設ければ、各々のアナログ値の信号がクロックに同期して順次1ずつ出力されるのでD/A変換器の外部に設けられるD/A変換器検査装置は、D/A変換器の制御手段を制御するための信号を発生する必要がなく、D/A変換器検査装置を簡便化できる。
又、アナログ信号発生手段が発生するアナログ値は、電圧値、電流値等のいかなるものであっても良いが、アナログ値として電流値を選んでも良く、この場合には、アナログ信号発生手段は所定の大きさの電流を発生する複数の電流源で構成され、加算手段は入力端と第1の出力端及び第2の出力端を有するアナログスイッチを用いて、第1の出力端のすべてを接続するものであっても良い。このような構成において、アナログ値、すなわち、電流源からの電流を容易に加算することができるので、D/A変換器を簡略なものとできる。
本発明の実施の形態に係るD/A変換器の検査方法は、複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、加算されたアナログ値の大きさに応じた信号を出力するD/A変換器の検査方法であって、複数のビットの組み合わせによって、1のデジタル信号に対応する1のアナログ値の信号をD/A変換器から順次出力し、D/A変換器から順次出力されたアナログ値の信号の各々が予め定める所定の範囲か否かを判定するものである。
すなわち、1のデジタル信号に対応する1のアナログ値の信号をD/A変換器から順次出力するので、各々のアナログ値の信号を個別に得ることができる。更に、順次出力されたアナログ値の信号の各々が予め定める所定の範囲か否かを判定するので、所定の範囲にアナログ値の信号があるか否かのみを検査すれば良く、容易にD/A変換器の検査ができ、D/A変換器検査装置も簡便なものとできる。
本発明の実施の形態に係るD/A変換器の他の検査方法は、複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、加算されたアナログ値の大きさに応じた信号を出力するD/A変換器の検査方法であって、複数のビットの組み合わせによって、1のデジタル信号に対応する1のアナログ値の信号をD/A変換器から順次出力し、D/A変換器から順次出力された1のアナログ値の信号の各々を、D/A変換器の外部で加算して加算値を求め、加算値が予め定める所定の範囲か否かを判定するものである。
すなわち、D/A変換器としての機能を発揮する通常の使用方法において、D/A変換器を検査するのではなく、複数のビットの組み合わせによって、1のデジタル信号に対応する1のアナログ値の信号をD/A変換器から順次出力することにより、各々のアナログ値の信号を検出するが、このアナログ値の信号の範囲は限られているのでアナログ値の検出は容易にできる。そして、D/A変換器から順次出力された1のアナログ値の信号の各々を、D/A変換器の外部で加算して加算値を求めて、通常のD/A変換器として機能する場合における出力の信号を精度高く推測することができる。
ここで、検出されたアナログ値の信号の各々を一度記憶して、事後的に加算しても良く、あるいは検出されたアナログ値の信号を記憶手段に保存することなく順次加算しても良いものである。又、検出されたアナログ値の信号の各々を一度記憶する場合においては、A/D変換器でD/A変換器からのアナログ値に応じた信号を取り込み、デジタル値に変換してデジタルメモリに記憶して、デジタル加算をすると処理を簡単にすることができるものである。
本発明の実施の形態に係る電子装置は、デジタル信号をアナログ信号に変換するD/A変換部を備える電子装置において、D/A変換部は、所定の値のアナログ値を複数個発生するアナログ信号発生手段と、複数個のアナログ値を加算する加算手段と、加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備え、制御手段は、複数のビットの組み合わせによって、1のデジタル信号に対応する1のアナログ値の信号を加算手段から出力する構成としたものである。
すなわち、電子装置のD/A変換部は、アナログ信号発生手段と、制御手段と、加算手段と、を具備し、制御手段は上位ビットから下位ビットまでビット毎に重み付けられたデジタル信号に応じて加算されたアナログ値の大きさに応じた信号を加算手段から出力する通常のD/A変換部として機能するととともに、検査に適した信号がD/A変換部から出力される。すなわち、制御手段は、複数のビットの組み合わせによって、1のデジタル信号に対応する1のアナログ値の信号を加算手段から出力するので、アナログ信号発生手段からの各々のアナログ値の信号を個別に検査することができる。この場合において、D/A変換器検査装置は、アナログ値の範囲として狭い範囲を検査すれば良いので、D/A変換器検査装置のコストを廉価なものとできる。
以下、具体的に本実施の形態のD/A変換器の説明を行う。まず、図1に沿って第1の実施の形態のD/A変換器10の構成を説明する。
第1の実施の形態のD/A変換器10は、外部回路と接続するための接続端子として、デジタル端子PMSB乃至デジタル端子PLSBと、動作モードをD/A変換モード又はテストモードのいずれかに切り替えるための切り替え端子C/T(Convert/Test)と、アナログ電圧Vaを出力するアナログ出力端子Aoとを備える。なお、デジタル端子の数はD/A変換器が取り扱うビット数に応じた数であるが、本実施の形態では10ビットのD/A変換器であるとして説明を行う。
デジタル端子PMSB乃至デジタル端子PLSBは、パラレルの「0」又は「1」のデジタル信号を入力する端子であり、図1では破線部分が省略されているが、デジタル信号DMSB(MSBに対応するデジタル信号)からデジタル信号DLSB(LSBに対応するデジタル信号)の10個のデジタル信号を入力する入力端子である。ここで、デジタル信号D2SBはデジタル信号DLSBに対して2倍の重み付けされた信号であり、デジタル信号D3SBはデジタル信号D2SBに対して2倍の重み付けされた信号であり、デジタル信号DMSB乃至デジタル信号D2SBの各々のデジタル信号は、すべて1ビット上位になるにつれて2倍の重みがつけられたものである。
切り替え端子C/Tには、「1」又は「0」のデジタル信号が入力され、入力されるデジタル信号が「1」(ハイレベル)であるときにD/A変換器10はD/A変換モードで動作し、信号が「0」(ローレベル)であるときにD/A変換器10はテストモードで動作するようになされている。
アナログ出力端子Aoにはデジタル端子PMSB乃至デジタル端子PLSB与えられるデジタル信号DMSB乃至デジタル信号DLSBの値応じたアナログ電圧Vaが出力されるようになされている。なお、D/A変換モードとテストモードとでは同じデジタル信号DMSB乃至デジタル信号DLSBの値に対して異なるアナログ電圧Vaを出力するようになされているが、これについては後述する。
D/A変換器10の内部は、デジタル端子PMSBに与えられるデジタル信号DMSBをデジタル信号線41、デジタル端子P3SBからのデジタル信号をデジタル信号線42、デジタル端子P2SBからのデジタル信号をデジタル信号線43、デジタル端子PLSBからのデジタル信号をデジタル信号線44の各々によって制御手段として機能するデジタルデコーダ46に入力するようになされている。なお、デジタル端子P4SB乃至デジタル端子P9SB及びそれらとデジタルデコーダ46とを接続するデジタル信号線は図1では省略され、そのすべては図示されてはいない。又、切り替え端子C/Tに与えられるデジタル信号はデジタル信号線45によってデジタルデコーダ46に導かれている。
電流源21乃至電流源35の各々は同一の大きさの電流を流す電流源であり、10ビットのD/A変換器10においては、電流源は2047個設けられているが、図1では電流源21乃至電流源35として示す一部の電流源のみが記載され他は省略され、そのすべては図示されていない。
アナログスイッチ71乃至アナログスイッチ85は、電流源21乃至電流源35から流れ出す電流の経路を切り替えるアナログスイッチであり、電流源の数に対応して2047個設けられているが、図1では省略され、そのすべては図示されていない。
アナログスイッチ71乃至アナログスイッチ85の各々の入力端aは電流源21乃至電流源35に接続されており、デジタルデコーダ46からのアナログスイッチ制御線51乃至アナログスイッチ制御線65によって、アナログスイッチ71乃至アナログスイッチ85の各々は第1の出力端bに電流を流すか、第2の出力端cに電流を流すかが選択される。アナログスイッチ及びアナログスイッチ制御線は2047本設けられているが図1では省略され、そのすべては図示されていない。例えば、アナログスイッチ71は、アナログスイッチ制御線51からの「1」の信号を受けて、電流源21からの電流の流出方向を第1の出力端bに切り替え、「0」の信号を受けて、電流源21からの電流の流出方向を第2の出力端cに切り替える機能を有するものであり、他のアナログスイッチも同様の機能を有する。
アナログスイッチ制御線51乃至アナログスイッチ制御線65のいずれかが「1」を出力する場合には、それに対応した各々のアナログスイッチ71乃至アナログスイッチ85の各々の入力端aと各々の第1の出力端bとが接続され、「1」が出力されたアナログスイッチ制御線51乃至アナログスイッチ制御線65の各々が制御する各々の電流源21乃至電流源35から流れ出す電流はオペアンプ36のマイナス端子と出力端子との間に接続された抵抗37を流れるようになされているので、すべての第2の端子bを通過した電流の和と抵抗37の値との積で表されるアナログ電圧Vaがアナログ出力端Aoに出力されるようになされている。本実施の形態では、各々のアナログスイッチとオペアンプ36と抵抗37とは加算手段の一例として機能する。
一方、アナログスイッチ制御線51乃至アナログスイッチ制御線65のいずれかが「0」を出力する場合には、それに対応したアナログスイッチ71乃至アナログスイッチ85の各々の入力端aと各々の第2の出力端cとが接続され、「0」が出力されたアナログスイッチ制御線51乃至アナログスイッチ制御線65の各々が制御する各々の電流源21乃至電流源35から流れ出す電流は接地点へ流れ込み、D/A変換器10のアナログ出力端子Aoからのアナログ電圧Vaに反映されることはないようになされている。
次に、図1に示すD/A変換器10の作用を説明する。まず、切り替え端子C/Tが「1」に設定されるD/A変換モードにおける作用を説明する。
この場合には、デジタルデコーダ46は、図2に示すテーブルにしたがってデジタル信号DMSB乃至デジタル信号DLSBで表されるデジタル信号をデコードして、「1」又は「0」をアナログスイッチ制御線51乃至アナログスイッチ制御線65を含む2047本の各々に出力する。なお、図2では、テーブルの一部のみが示されている。
なお、デジタル信号DMSB乃至デジタル信号DLSBの「1」と「0」とで表される10ビットの1の組み合わせに対して、同一のアナログ電圧Vaを得るためのテーブルは無数に存在し、図2に示したテーブルに限るものではない。
図2のテーブルに示すように電流源21乃至電流源35を含む2047個の電流源が同一の電流を発生する場合には、デジタル信号DMSB乃至デジタル信号DLSBが表す大きさに応じた数のアナログスイッチが「1」とされて、オペアンプ36のマイナス端子と出力端子との間に接続された抵抗37に電流を流し、D/A変換が行われる。
なお、図1においては、電流源21乃至電流源35からオペアンプ側に電流が流れ出すような極性としたので、オペアンプ36のアナログ出力端子Aoには負極性のアナログ電圧Vaが得られるが、電流が流れる極性を逆向きにすれば、オペアンプ36のアナログ出力端子Aoに正極性のアナログ電圧Vaを得ることができる。
次に、テストモードにおける作用を説明する。切り替え端子C/Tが「0」に設定されることにより、テストモードが選択される。
このときにデジタルデコーダ46は、デジタル信号DMSB乃至デジタル信号DLSBで表されるデジタル信号を図3に示すテーブルにしたがってデコードして、「1」又は「0」をアナログスイッチ制御線51乃至アナログスイッチ制御線65を含む2047本の各々に出力する。図3では、テーブルの一部のみが示されている。
図3のテーブルから明らかなように1のアナログスイッチのみが「1」とされて、オペアンプ36のマイナス端子と出力端子との間に接続された抵抗37に電流を流し、D/A変換が行われる。なお、デジタル信号DMSB乃至デジタル信号DLSBの「1」と「0」とで表される10ビットの1の組み合わせに対して、1のみの電流源を選択するためのテーブルは無数に存在し、このテーブルに限るものではない。
図3のテーブルによれば、デジタル信号DMSB乃至デジタル信号DLSBで表されるデジタル信号をLSB側から1個ずつインクリメントしていけば、アナログスイッチ85、アナログスイッチ84、アナログスイッチ83、(以下省略)、と、2047個のすべてのアナログスイッチを1個ずつ切り替えて、これに接続される電流源とアナログスイッチの検査を順次行うことができる。
図4に、このようなD/A変換器10を検査する検査装置である第1の形態のD/A変換器検査装置15を示す。D/A変換器検査装置15は、リセットスイッチ215、R−Sフリップフロップ218、抵抗211、抵抗216、抵抗217、LED212、コンパレータ213及びコンパレータ214を備えており、この部分で電流源の各々が検査される。又、R−Sフリップフロップ258、抵抗251、抵抗256、LED252、コンパレータ253、コンパレータ254及びAND回路259を備えており、この部分で各々の電流源からの電流のすべてが接地に落とされた場合の動作が検査されるようになされている。なお、ハザード・ノイズを防止するためにD/A変換器検査装置15は、カウンタ210を動作させるクロックに同期して働くようにしても良いが、図4では、非同期方式の回路を示している。
カウンタ210は、検査をされるD/A変換器10のビット数と同じビット数のカウンタであり、内部のクロックに基づきカウント値が1個ずつインクリメントされ、カウンタ210のMSBを表すデジタル信号DMSB乃至LSBを表すデジタル信号DLSBの各々は、D/A変換器10のデジタル端子PMSB乃至デジタル端子PLSBの各々に対応して入力されている。又、カウンタ210には、カウンタの値が0の場合にのみ「1」を出力する論理回路(図示せず)を設けている。この論理回路からの信号はR−Sフリップフロップ218のリセット端子R及びAND回路259の入力端子に入力されており、この論理回路からの信号が「1」となると、R−Sフリップフロップ218をリセットするとともに、R−Sフリップフロップ258のセットを妨げるように働く。
コンパレータ213の出力とコンパレータ214の出力とはワイヤードオア接続され、R−Sフリップフロップ218のセット端子Sに接続され、R−Sフリップフロップ218の出力端子はLED212に接続され、LED212の他の端子は抵抗216を介して電源ラインに接続されている。又、コンパレータ253の出力とコンパレータ254の出力とはワイヤードオア接続され、R−Sフリップフロップ258のセット端子SにAND回路259を介して接続され、R−Sフリップフロップ258の出力端子はLED252に接続され、LED252の他の端子は抵抗256を介して電源ラインに接続されている。
コンパレータ213のマイナス端子に入力される基準電圧Vref1は、電流源21乃至電流源35を含む2047個の電流源のいずれか1個からの電流の値と抵抗37の値との積のから求められるアナログ電圧Vaよりも許容範囲だけ高い電圧値に設定されており、コンパレータ214のプラス端子に入力される基準電圧Vref2は、電流源21乃至電流源35のいずれか1個からの電流の値と抵抗37の値との積から求められるアナログ電圧Vaよりも許容範囲だけ低い電圧値に設定されている。ここで、許容範囲はD/A変換器10の製品規格に定められている範囲内の値である。
又、コンパレータ253のマイナス端子に入力される基準電圧Vref01は、0Vよりも許容範囲だけ高い電圧値に設定されており、コンパレータ254のプラス端子に入力される基準電圧Vref02は、0Vよりも許容範囲だけ低い電圧値に設定されている。
D/A変換器検査装置15は以下のように作用して第1の実施の形態の検査方法を実行する。まず、リセットスイッチ215を押すと、カウンタ210とR−Sフリップフロップ218のリセット端子Rにリセット信号が加わり初期セットされ、R−Sフリップフロップ218の出力は「0」となりLED212が点灯する。同時に、R−Sフリップフロップ258のリセット端子Rにリセット信号が加わり初期セットされ、R−Sフリップフロップ258の出力は「0」となりLED252が点灯する。そして、リセットスイッチ215が押されなくなったときに、カウンタ210からのデジタル値がクロックの周期で定まる時間だけ0、すなわち(0000000000(先頭がMSB、以下同様))になり、検査は開始する。
カウンタ210からのデジタル値が0のときに、アナログ電圧Vaが0Vに対して許容範囲であるか否かをD/A変換器検査装置15は検査する。すなわち、アナログ電圧Vaの値が0Vに対して許容値以上に離れている場合には、R−Sフリップフロップ258のセット端子Sに立ち上がり信号が供給されてLED252が消灯するので、デジタル値が(0000000000)の場合の検査に合格したか否かを知ることができる。
この検査は、カウンタ210からのデジタル値が0以外である場合には行われることはない。すなわち、カウンタ210からのデジタル値が0以外の場合にはAND回路259の一方の入力端子にカウンタ210から「0」が入力されるので、R−Sフリップフロップ258のセット端子Sには、セット信号が加わることはないからである。一方、カウンタ210からのデジタル値が0のときは、R−Sフリップフロップ218のリセット端子Rにリセット信号が加わり続けるので、LED212は点灯をし続けている。
次に、カウンタ210からのデジタル値が1となると、アナログ電圧Vaが許容範囲であるか否か、すなわち、電流源35及びアナログスイッチ85更にはオペアンプ36及び抵抗37が適切に動作しているかをD/A変換器検査装置15は検査する。すなわち、アナログ電圧Vaの値が所定の値から許容値以上に離れている場合には、LED212が消灯する。
そして、カウンタ210のカウント値がクロック毎に1個ずつインクリメントされて、D/A変換器10の内部の2047個の電流源から、順次1個ずつ、2047個のアナログスイッチの1個によって選択されオペアンプ36と抵抗37との作用によってこの電流源が発生するアナログ値に応じたアナログ電圧Vaが、D/A変換器10のアナログ出力端子Aoより出力される。
このときに電流源の電流の値が許容範囲から外れる場合のみならず、各々のアナログスイッチ等に不具合がある場合には、コンパレータR−Sフリップフロップ218のセット端子Sにセット信号が加わり、R−Sフリップフロップ218の出力は「1」となり、LED212が消灯してD/A変換器10の不良(規格に定める許容範囲内ではないこと)を知らせる。このようにして、LED212はデジタル値が(0000000000)以外の場合の検査に合格したか否かを知らせる。
なお、R−Sフリップフロップ218が設けられている理由は、検査時間を短縮するために、カウンタ210のカウント値は、目視できない速度でカウントアップされるので、コンパレータ213の出力とコンパレータ214とのワイヤードオア出力が一瞬ハイレベルとなったとしてもLED212の消灯が視認できるように消灯時間を引き延ばすためのものである。R−Sフリップフロップ258も同様な理由で設けられている。
又、検査の合否をLED212によって知らせるのみならず、データレコーダ(図示せず)にアナログ電圧Vaの値を自動的に取り込むようにしても良く、又、上述したようにアナログスイッチ等の切り替えハザード・ノイズをマスクするためにD/A変換器検査装置15は同期方式の回路を採用しても良いものである。
図5に第1の実施の形態の検査方法がどのように行われるか時間の経過で示す。横軸は、時間t、縦軸は、アナログ電圧Vaを表す。時間0でリセットスイッチ215が押され、時間tsでリセットスイッチ215の押されるのが解除され検査が始まる。時間tsから時間t0までの間は、カウンタ210の値は十進数で0(0000000000)である。時間t0から時間t1まではカウンタ210の値は十進数で1(0000000001)であり、時間t1から時間t2まではカウンタ210の値は十進数で2(0000000010)である。以下省略するが、デジタル信号DMSB乃至デジタル信号DLSBのすべてが「1」となる時間を時間tM(Mは2047)と表記すると、時間tM−3、すなわち時間t2044から時間tM−2、すなわち時間t2045まではカウンタ210の値は十進数で2045(1111111101)であり、時間tM−2、すなわち時間t2045から時間tM−1、すなわち時間t2046まではカウンタ210の値は十進数で2046(1111111110)であり、時間tM−1、すなわち時間t2046から時間tM、すなわち時間t2047まではカウンタ210の値は十進数で2047(1111111111)である。
そして、時間t0から時間t1までは電流源35からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力され、時間t1から時間t2までは電流源34からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力され、時間t2から時間t3までは電流源33からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力され、時間tM−3、すなわち時間t2044から時間tM−2、すなわち時間t2045までは電流源23からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力され、時間tM−2、すなわち時間t2045から時間tM−1、すなわち時間t2046までは電流源22からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力され、時間tM−1、すなわち時間t2046から時間tM、すなわち時間t2047までは電流源21からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力される。
又、図6に第2の形態のD/A変換器検査装置16を示す。D/A変換器検査装置16はA/D変換器220とCPU(Central Processing Unit)224とデジタルインタフェイス221とRAM(Random Access Memory)222とROM(Read Only Memory)223とから構成されている。
CPU224で実行されるプログラムはROM223に格納されている。デジタルインタフェイス221を介してD/A変換器10は制御され、D/A変換器10からのアナログ電圧VaはA/D変換器220に入力されるようになされている。A/D変換器220は、検査をされるD/A変換器10よりも、例えば、少なくとも3ビットは精度が良いものを用いて測定誤差を少なくしている。
図6に示すD/A変換器検査装置16に係る第2の実施の形態の検査方法は図7に示すフローチャートに従いなされる。以下、フローチャートに沿って、第2の実施の形態の検査方法を説明する。
まず、D/A変換器10のビット数と同じビット数である10ビットのループカウンタのループカウンタ値Nを0とし、RAM222に配された加算領域に記憶された加算値Vsumを0にする。なお、ループカウンタもRAM222の所定の領域に配されている。そして、デジタルインタフェイス221を介して切り替え端子C/Tを「0」に設定して、D/A変換器10をテストモードにする(ステップST100)。
次に、デジタルインタフェイス221を介してD/A変換器10のデジタル端子PMSB乃至デジタル端子PLSBにループカウンタ値Nで示されるデジタル信号DMSB乃至デジタル信号DLSBの各々を入力する。従って最初は、デジタル端子PMSB乃至デジタル端子PLSBのすべては「0」が入力される(ステップST101)。
次に、D/A変換器10のアナログ出力端子Aoから出力されるアナログ電圧VaをA/D変換器220によって取り込む(ステップST102)。
次に、RAM222の加算領域に記憶された現在の加算値Vsumにアナログ電圧Vaを足しこんだ新たな加算値Vsumを計算する。そしてRAM222の加算領域に格納する(ステップST103)。
次に、ループカウンタ値Nに対応した参照電圧VrefNを予めRAM222の所定の領域に記憶しておき、その値を読み出す(ステップST104)。最初(ループカウンタ値Nが0)はデジタル信号DMSB乃至デジタル信号DLSBのすべてが「0」に設定されているので、参照電圧VrefNは0Vに設定されている。
次に、加算値Vsumから参照電圧VrefNを引き、その絶対値が所定の電圧値δ以下であるか否かを判断する(ステップST105)。Yesであれば、ステップST106に進む。Noであれば、D/A変換器10は規格外であるので検査は終了する(ステップST108)。
ステップST106では、ループカウンタ値Nが2047か否かを判断して2047であれば、すべての検査にD/A変換器10は合格したとして検査は終了する(ステップST107)。Noであれば、ループカウンタ値Nの値に1を足してステップST101に処理を移す(ステップST109)。
このようにして、各々の電流源21乃至電流源35を含む2047個の電流源が発生する電流に応じたアナログ電圧Vaの値をCPU224が加算することにより、D/A変換モードにおいて、すべての10ビットのデジタル値に応じてD/A変換器10のアナログ出力端子Aoから出力されると予想されるアナログ電圧Vaの値を演算して、D/A変換器10が規格に適合しているか否かを検査することができる。
図7に示すフローチャートでは、ステップST102においてD/A変換器10のアナログ出力端子Aoから出力されるアナログ電圧VaをA/D変換器220によって取り込んだ後、一旦記憶をすることなく、直に、それまでの加算値Vsumに今回取り込んだアナログ電圧Vaを加算して新たな加算値Vsumを求める演算を行ったが、A/D変換器220によってアナログ電圧Vaを取り込む毎に、予めRAM222に設けた2047個の所定の記憶領域に記憶して、D/A変換モードにおいて指定される電流源に対応する記憶領域に記憶されたアナログ電圧Vaの値をすべて加算して、D/A変換モードにおいて出力されると予想されるアナログ電圧Vaの値を演算して、予めRAM222に記憶された参照電圧VrefNと比較してD/A変換器10の検査をすることもできる。
図8に第2の実施の形態の検査がどのように行われるか時間経過に沿って示す。横軸は、時間t、縦軸は、加算値Vsumを表す。
そして、時間t0から時間t1までは電流源35からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力され、CPU224の演算によって加算された加算値Vsumが得られる。時間t1から時間t2までは電流源34からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力され、その値と前の回の加算値Vsum(時間t0から時間t1までの1回分のアナログ電圧Va)とをCPU224の演算によって加算された加算値Vsumが得られる。時間t2から時間t3までは電流源33からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力され、その値と前の回の加算値Vsum(時間t0から時間t2までの2回分のアナログ電圧Vaの和)とをCPU224の演算によって加算された加算値Vsumが得られる。
そして、途中を省略するが、時間tM−3、すなわちt2044から時間tM−2、すなわちt2045までは電流源23からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力され、その値と前の回の加算値Vsum(時間t0から時間t2044までの2044回分のアナログ電圧Vaの和)とをCPU224の演算によって加算された加算値Vsumが得られる。時間tM−2、すなわちt205から時間tM−1、すなわちt2046までは電流源23からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力され、その値と前の回加算値Vsum(時間t0から時間t2045までの2045回分のアナログ電圧Vaの和)とをCPU224の演算によって加算された加算値Vsumが得られる。時間tM−1、すなわちt2046から時間tM、すなわちt2047までは電流源21からの電流のみがオペアンプ36で加算されてアナログ電圧Vaとして出力され、その値と前の回の加算値Vsum(時間t0から時間t2046までの2046回分の和)とをCPU224の演算によって加算された加算値Vsumが得られる。
図7示すフローチャートでは、ステップST102においてD/A変換器10のアナログ出力端子Aoから出力されるアナログ電圧VaをA/D変換器220によって取り込んだ後、一旦記憶をすることなく直に、それまでの加算値Vsumに今回取り込んだアナログ電圧Vaを加算して新たな加算値Vsumを求める演算を行ったが、同様なソフトウエア演算によって、上述したようにA/D変換器220によってアナログ電圧Vaを取り込む毎に、予めRAM222に設けた2047個の所定の記憶領域に記憶して、D/A変換モードにおいて指定される電流源に対応する記憶領域に記憶されたアナログ電圧Vaの値をすべて加算して、D/A変換モードにおいて出力されると予想されるアナログ電圧Vaの値を演算して、予めRAM222に記憶された参照電圧VrefNと比較してD/A変換器10の検査をすることもできる。
又、図1に示すD/A変換器10は、アナログ値の単位として電流を用い、これを発生するために電流源21乃至電流源35等を用いてD/A変換を行ったが、アナログ値の単位として電圧源を用いて電圧加算をする方式であっても同様の作用効果を奏すことができる。
しかしながら、電流源を用いる場合には、図9に第2の実施の形態のD/A変換器11として示すように、オペアンプ等を用いることなく、アナログスイッチ71乃至アナログスイッチ85の第1の出力端bを含む2047個の第1の出力端bを接続することによって容易に加算手段としての機能を果たすことができる点においてより優れている。この場合においては、アナログ出力端子Aoにはデジタル信号に応じた電流Ioを得ることができる。なお、図9において、図1におけると同様の構成を有して同様な作用を奏する構成部分については図1におけると同様の符号を付して各部の説明を省略する。
更に、第3の実施の形態のD/A変換器12を図10に示す。図1におけると同様の構成を有して同様な作用を奏する構成部分については図1におけると同じ符号を付して説明を省略する。D/A変換器12は、クロック発生器39、カウンタ38及びデジタルスイッチ47乃至デジタルスイッチ50を具備するものである。なお、デジタルスイッチはデジタル信号の通過方向を切り替えるものである。なお、D/A変換器12のデジタル入力信号が10ビットである場合にはカウンタ38も10ビットカウンタであり、デジタルスイッチの個数も10個設けられているが、図10においては、デジタルスイッチ47乃至デジタルスイッチ50以外のデジタルスイッチは省略されている。
D/A変換器12の作用を説明する。切り替え端子C/Tが「1」に設定されることにより、D/A変換モードが選択される。この場合には、デジタルスイッチ47乃至デジタルスイッチ50を含む10個のデジタルスイッチのすべてがD/A変換モードを選ぶ側に設定される(デジタルスイッチ47乃至デジタルスイッチ50に符号dが付された端子と符号eが付された端子とが接続される)。そして、デジタル信号DMSB乃至デジタル信号DLSBがデジタル信号線66乃至デジタル信号線69を含む10本の線によってデジタルデコーダ46に供給される。そして、デジタルデコーダ46はD/A変換モードに設定されるので、デジタル信号に応じた信号がアナログ電圧Vaとして得られる。
切り替え端子C/Tが「0」に設定されることにより、テストモードが選択される場合においてはデジタルスイッチ47乃至デジタルスイッチ50を含む10個のデジタルスイッチのすべてがテストモードに設定される(デジタルスイッチ47乃至デジタルスイッチ50の符号dが付された端子と符号fが付された端子とが接続される)。そして、カウンタ38からのデジタル信号がデジタル信号線66乃至デジタル信号線69を含む10本の線によってデジタルデコーダ46に供給され、デジタルデコーダ46はテストモードに設定される。なお、デジタルスイッチ50の符号fが付された端子にはカウンタ38からデジタル信号DLSBが与えられ、デジタルスイッチ47の符号fが付された端子にはカウンタ38からデジタル信号DMSBが与えられ、他のデジタルスイッチにもカウンタ38から各々のビットに対応したデジタル信号が与えられる。
又、切り替え端子C/Tが「1」から「0」に設定された瞬間にカウンタ38はクリアされカウンタ値0よりクロック毎にインクリメント動作を開始する。そして、D/A変換器12は各々の電流源からの電流に応じてアナログ電圧Vaを出力するので、これを検出することによってD/A変換器12の検査を行うことができる。
すなわち、このようなD/A変換器12においては、テストモードを選択して、アナログ出力端子Aoからのアナログ電圧Vaが所定の範囲か否かを検査するのみで容易にD/A変換器12の良否を判定することができる。
又、図4に示したD/A変換器検査装置15の全体をD/A変換器に組込むこともできる。この場合には外部回路を接続することなく、D/A変換器の検査が自動的に行える。
又、通常は、端子CLOCKINと端子CLOCKOUTとが接続されているが、この接続を切り離しても良い。そして、D/A変換器12の内部のクロックに同期して、D/A変換器12の外部に設けられたD/A変換器検査装置を動作させるために、D/A変換器12の外部で発生したクロックを端子CLOCKINに供給することもできる。
又、図示しない第4の実施の形態のD/A変換器は、図1に示すD/A変換器10において、所定の値のアナログ値を発生する複数個のアナログ信号発生器を備えるものであるが、そのいずれかのアナログ信号発生器、例えば、アナログ信号発生器35を1個の電流源からなるものではなく、複数個のサブ電流源に分割して、全部のサブ電流源からの電流値の合計が所定の値のアナログ値となるようにして、更にサブ電流源の数に応じて複数のサブアナログスイッチを設け、所定の値のアナログ値を加算状態とする場合には、アナログスイッチ制御線65によって全部のサブ電流源からの電流を加算状態とし、非加算状態とする場合には、アナログスイッチ制御線65によって全部のサブ電流源からの電流を非加算状態とするものであっても良いものである。この場合には各々のサブ電流源は独立して作用することはなく1個の電流源35と全く等価なものとみなすことができる。
すなわち、この場合には、テストモードにおいては、図1に示すD/A変換器10においては、デジタル信号の1の組み合わせ毎にその組み合わせ固有のいずれか1のアナログスイッチを制御するが、この場合も、例えば、デジタル信号DMSB乃至デジタル信号DLSBとして、順に(0000000001)と入力された場合に、アナログスイッチ制御線65によって加算状態とされるのはサブ電流源からの全電流値であり、それらのすべてのサブ電流源に接続されたサブアナログスイッチのすべてがアナログスイッチ制御線65によって加算状態となるように制御される。すなわち、図1に示す構成とは異なった構成であり、複数のアナログスイッチが同時に制御されるが、実質的には固有のいずれか1のアナログスイッチが制御されると異なるところはない。
更に、第5の実施の形態のD/A変換器13を図11に示す。図1におけると同様の構成を有して同様な作用を奏する構成部分については図1におけると同様の符号を付して説明を省略する。D/A変換器13はLSB側についてはバイナリ型のD/A変換部で構成され、MSB側はセグメント・デコーダ型のD/A変換部で構成されている。ここで、電流源21乃至電流源27の電流値の大きさをIとすると、電流源96の電流値はI/2、電流源97の電流値はI/4、電流源98の電流値はI/8、電流源99の電流値はI/16に設定されている。構成要素の削減と精度とのバランスの最適化を図るために、このような、バイナリ型のD/A変換部とセグメント・デコーダ型のD/A変換部とを複合したD/A変換器は用いられる。
D/A変換器13は、制御手段として、第1のデコーダ260及び第2のデコーダ261を具備している。第1のデコーダ260は、図1に示した第1の実施の形態におけるデジタルデコーダ46と同様に作用して、デジタル端子PMSB乃至デジタル端子P5SBに同一のデジタル信号が与えられた場合に、D/A変換モードとテストモードとでは、異なる信号をアナログスイッチ制御線51乃至アナログスイッチ制御線57に出力するようになされており、D/A変換モードにおけるデコードのテーブル及びテストモードにおけるデコードのテーブルのいずれも図2、図3に示すと同様な思想に基づき作られている。但し、テーブルが作られるのは、デジタル信号DMSB乃至デジタル信号D5SBについてのみである。
第2のデコーダ261は、OR回路262、OR回路263、AND回路264、AND回路265、AND回路266、AND回路267より構成されており、D/A変換モードにおいては、切り替え端子C/Tが「1」であるので、AND回路264、AND回路265、AND回路266、AND回路267のOR回路263に接続される入力は、「1」となる。そして、アナログスイッチ92はデジタル端子P4SBからのデジタル信号D4SBに応じて、アナログスイッチ93はデジタル端子P3SBからのデジタル信号D3SBに応じて、アナログスイッチ94はデジタル端子P2SBからのデジタル信号D2SBに応じて、アナログスイッチ95はデジタル端子PLSBからのデジタル信号DLSB応じて各々制御されるようになされている。
一方、テストモードにおいては、切り替え端子C/Tが「0」であるので、デジタル端子PMSB乃至デジタル端子P5SBのいずれにも「1」が入力されない場合、すなわち、バイナリ型のD/A変換部の検査をする場合にのみ、AND回路264、AND回路265、AND回路266、AND回路267のOR回路263に接続される入力は、「1」となる。そして、アナログスイッチ92はデジタル端子P4SBからのデジタル信号D4SBに応じて、アナログスイッチ92はデジタル端子P4SBからのデジタル信号D4SBに応じて、アナログスイッチ93はデジタル端子P3SBからのデジタル信号D3SBに応じて、アナログスイッチ94はデジタル端子P2SBからのデジタル信号D2SBに応じて、アナログスイッチ95はデジタル端子PLSBからのデジタル信号DLSB応じて各々制御されるようになされ、バイナリ型のD/A変換部が検査される。
デジタル端子PMSB乃至デジタル端子P5SBのいずれかに「1」が入力された場合、すなわち、セグメント・デコーダ型のD/A変換部の検査する場合には、アナログスイッチ92乃至アナログスイッチ95のすべてが電流源96乃至電流源99からの電流が接地点に流し込まれるように作用して、バイナリ型のD/A変換部からの電流はアナログ電圧Vaの値に影響を与えないようになされている。
図12に第3の実施の形態の検査方法フローチャートで示す。ここで、検査されるD/A変換器は、図11に示すD/A変換器13で、図6に示したD/A変換器検査装置16を用いて検査を行うものとする。
まず、D/A変換器13のビット数と同じビット数である7ビットのループカウンタのループカウンタ値Nを0とする。そして、デジタルインタフェイス221を介して切り替え端子C/Tを「0」に設定して、D/A変換器13をテストモードにする(ステップST200)。
次に、デジタルインタフェイス221を介してD/A変換器13のデジタル端子PMSB乃至デジタル端子PLSBにループカウンタ値Nで示されるデジタル信号DMSB乃至デジタル信号DLSBの各々を入力する。従って最初は、デジタル端子PMSB乃至デジタル端子PLSBのすべては「0」が入力される(ステップST201)。
次に、D/A変換器13のアナログ出力端子Aoから出力されるアナログ電圧VaをA/D変換器220によって取り込む(ステップST202)。
次に、ループカウンタ値Nに対応した参照電圧VrefNを予めRAM222の所定の領域に記憶しておき、その値を読み出す(ステップST203)。最初はデジタル信号DMSB乃至デジタル信号DLSBのすべてが「0」に設定されているので、参照電圧VrefNは0Vに設定されている。
次に、アナログ電圧Vaから参照電圧VrefNを引き、その絶対値が所定の電圧値δ以下であるか否かを判断する(ステップST204)。Yesであれば、ステップST205に進む。Noであれば、D/A変換器13は規格外であるので検査は終了する(ステップST207)。
ここで、ループカウンタ値Nが15(十進数)までは、バイナリ形のD/A変換器を検査するので、ループカウンタ値Nが増加するとそれに応じて参照電圧VrefNの値も増加するものであり、ループカウンタ値Nが16(十進数)からループカウンタ値Nが127(十進数)までは、セグメント・デコーダ型のD/A変換部を検査するので、参照電圧VrefNの値は一定の値である。
ステップST205では、ループカウンタ値Nが127であるかを判断してYesであれば、すべての検査にD/A変換器13は合格したとして検査は終了する(ステップST206)。Noであれば、ループカウンタ値Nの値に1を足してステップST201に処理を移す(ステップST208)。
図13に第3の実施の形態の検査方法がどのように行われるか時間経過に沿って示す。横軸は、時間t、縦軸は、アナログ電圧Vaを表す。時間tsから時間t0までの間は、デジタルインタフェイス221がD/A変換器13のデジタル端子PDMSB乃至デジタル端子PDLSBに出力するデジタル信号の値は、(0000000:十進数で0)であり、時間t0から時間t1まではデジタルインタフェイス221が出力するデジタル信号の値は、(0000001:十進数で1)であり、時間t1から時間t2までの間は、デジタルインタフェイス221が出力するデジタル信号の値は(0000010:十進数で2)であり、時間t2から時間t3までの間は、デジタルインタフェイス221が出力するデジタル信号の値は(0000011:十進数で3)である。途中は、省略するが、時間t14から時間t15までの間は、デジタルインタフェイス221が出力するデジタル信号の値は(1111111:十進数で15)である。そして、このデジタル信号に応じたアナログ電圧Vaがバイナリ型のD/A変換部から出力される。このようにしてバイナリ型のD/A変換部の検査が行われるが、出力されるアナログ電圧Vaは、時間の経過とともに増加するものである。
時間t15から時間t16までの間は、デジタルインタフェイス221がD/A変換器13のデジタル端子PDMSB乃至デジタル端子PDLSBに出力するデジタル信号の値は、(0010000:十進数で16)であり、以下省略するが、時間t126から時間t127まではデジタルインタフェイス221が出力するデジタル信号の値は、(1111111:十進数で127)である。そして、このデジタル信号に応じたアナログ電圧Vaがセグメント・デコーダ型のD/A変換部から出力される。このようにして、順次、セグメント・デコーダ型のD/A変換部が検査されるが、出力されるアナログ電圧Vaは、時間の経過に拘わらず略一定の値をとるものである。
この場合において、バイナリ型のD/A変換部から出力されるアナログ電圧Vaの値の最大値は、本実施の形態の検査方法によって検査されるセグメント・デコーダ型のD/A変換部からのアナログ電圧Vaよりも1ビット分小さいが、略等しい値となるので、測定の範囲は略0Vまでに下限は広がるものの略同一範囲を検査する電圧計を検査のために用いることができる。
又、第5の実施の形態のD/A変換器13は第2のデコーダ261を備えるものとしたが、このような第2のデコーダ261を備えることなく、第1のデコーダ260のみを備え、第2のデコーダ261を用いることなく、直接にデジタル端子P4SBからのデジタル信号D4SBがアナログスイッチ92を、デジタル端子P3SBからのデジタル信号D3SBが直接にアナログスイッチ93を、デジタル端子P2SBからのデジタル信号D2SBが直接にアナログスイッチ94を、デジタル端子PLSBからのデジタル信号DLSBが直接にアナログスイッチ95を、制御するようにしても良いものである。
この場合の検査方法としては、セグメント・デコーダ型のD/A変換部を検査するに際しては、下位の4ビットに常に0を入力して、(0010000)、(0100000)、(0110000)、(1000000)、(1010000)、(1100000)、(1110000)の組み合わせのデジタル信号DMSB乃至デジタル信号D5SBを入力し、バイナリ型のD/A変換部の影響が及ばないようにすることができる。又、このような検査方法を採用すれば、バイナリ型のD/A変換部を検査するのに15回の検査を行い、セグメント・デコーダ型のD/A変換部を検査するのに7回の検査を行えば良いので、全部で22回と検査の回数は大幅に削減できる。
上述のD/A変換器は単体として、種々の電子機器、産業機器に備えられるのみではなく、D/A変換器を構成する各部分が、電子装置の一部を構成する要素として備えられ、広く利用されている場合も多い。
例えば、図14に示すHLCDパネル300を備えた画像表示装置18は、表示位置を示す制御がなされる画像表示装置駆動手段301と、HLCDパネル300に駆動電圧を与えるD/A変換部17とを備え、所定のフォーマットのデジタル信号Dinが入力されて、デジタル信号Dinに応じた画像が表示されるものである。
ここで、D/A変換部17は、例えば、IC化された上述した単体のD/A変換器10が用いられるのみならず、同じ技術思想に基づき、画像表示装置18の各部に配置された要素により構成されている場合がある。このような画像表示装置18の検査の一つとして、アナログ電圧Vaが適正なものであるか否かを測定することが必要となる。
しかしながら、アナログ出力端Ao又は画像表示装置18のテスト信号端子Toから出力されるアナログ電圧Vaの値は0Vから15Vと広く、この場合に従来は、検査に使用する電圧計の測定レンジを変えなくてはならず、特に10V以上のレンジでは、1V付近と比べると精度が大きく落ちてしまうという問題があった。
このために、従来は、画像表示装置18の検査の精度の向上を図ることが困難であり、又、電圧計を切り替えるための検査時間が増大していたが、本実施の形態のD/A変換部17を用い、画像表示装置18のいずれかの場所にテスト信号端子Toを設け、上述した本実施の形態の検査方法を採用すれば、このような従来の問題は解決する。
又、別の実施の形態としては、CD再生装置(図示せず)においては、装置のローコスト化を目的としたIC化が進み、オーディオ信号処理段のD/A変換部を含み、サーボ部、復調部、エラー訂正部等のシステム全体を1チップIC(図示せず)で構成する場合がある。このような1チップICに、上述の実施の形態のD/A変換部を備えることにより、1チップICの検査が容易に高速に行えるので、装置の信頼性が向上すると同時に、検査の時間が短縮化され、ローコスト化が達成できる。
10、11、12、13 D/A変換器
21、22、23、24、25、26、27、28、29、30、31、32、33、34、35 電流源
Va アナログ電圧
Ao アナログ出力端子
C/T 切り替え端子
71、72、73、74、75、76、77、78、79、80、81、82、83、84、85 アナログスイッチ
15、16 D/A変換器検査装置
38、210 カウンタ
213、214、253、254 コンパレータ
218、258 R−Sフリップフロップ
212、252 LED
220 A/D変換器
224 CPU
221 デジタルインタフェイス
222 RAM
223 ROM
21、22、23、24、25、26、27、28、29、30、31、32、33、34、35 電流源
Va アナログ電圧
Ao アナログ出力端子
C/T 切り替え端子
71、72、73、74、75、76、77、78、79、80、81、82、83、84、85 アナログスイッチ
15、16 D/A変換器検査装置
38、210 カウンタ
213、214、253、254 コンパレータ
218、258 R−Sフリップフロップ
212、252 LED
220 A/D変換器
224 CPU
221 デジタルインタフェイス
222 RAM
223 ROM
Claims (6)
- 所定の値のアナログ値を複数個発生するアナログ信号発生手段と、
複数個の前記アナログ値を加算する加算手段と、
前記加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備えるD/A変換器であって、
前記制御手段は、
前記複数のビットの組み合わせによって、1の前記デジタル信号に対応する1の前記アナログ値の信号を前記加算手段から出力する構成としたD/A変換器。 - 前記制御手段は、所定のクロック信号に基づき1の前記アナログ値の信号を前記加算手段から出力する構成とした請求項1に記載のD/A変換器。
- 前記アナログ値は、電流値である請求項1又は請求項2に記載のD/A変換器。
- 複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、
加算された前記アナログ値の大きさに応じた信号を出力するD/A変換器の検査方法であって、
前記複数のビットの組み合わせによって、1の前記デジタル信号に対応する1の前記アナログ値の信号を前記D/A変換器から順次出力し、
前記D/A変換器から順次出力された前記アナログ値の信号の各々が予め定める所定の範囲か否かを判定するD/A変換器の検査方法。 - 複数のビットから構成されるデジタル値に応じて、所定のアナログ値を選択的に加算して、
加算された前記アナログ値の大きさに応じた信号を出力するD/A変換器の検査方法であって、
前記複数のビットの組み合わせによって、1の前記デジタル信号に対応する1の前記アナログ値の信号を前記D/A変換器から順次出力し、
前記D/A変換器から順次出力された1の前記アナログ値の信号の各々を、前記D/A変換器の外部で加算して加算値を求め、
前記加算値が予め定める所定の範囲か否かを判定するD/A変換器の検査方法。 - デジタル信号をアナログ信号に変換するD/A変換部を備える電子装置において、
前記D/A変換部は、
所定の値のアナログ値を複数個発生するアナログ信号発生手段と、
複数個の前記アナログ値を加算する加算手段と、
前記加算手段を複数のビットから構成されるデジタル信号に応じて制御する制御手段と、を備え、
前記制御手段は、
前記複数のビットの組み合わせによって、1の前記デジタル信号に対応する1の前記アナログ値の信号を前記加算手段から出力する構成とした電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004310007A JP2006121615A (ja) | 2004-10-25 | 2004-10-25 | D/a変換器及びd/a変換部を備える電子装置並びにd/a変換器の検査方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004310007A JP2006121615A (ja) | 2004-10-25 | 2004-10-25 | D/a変換器及びd/a変換部を備える電子装置並びにd/a変換器の検査方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006121615A true JP2006121615A (ja) | 2006-05-11 |
Family
ID=36539050
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004310007A Pending JP2006121615A (ja) | 2004-10-25 | 2004-10-25 | D/a変換器及びd/a変換部を備える電子装置並びにd/a変換器の検査方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006121615A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011041231A (ja) * | 2009-08-18 | 2011-02-24 | Renesas Electronics Corp | 逐次比較型AD(AnalogDigital)コンバータ及びそのテスト方法 |
JP2011069756A (ja) * | 2009-09-28 | 2011-04-07 | Hitachi Ltd | 半導体集積回路 |
JP2011125005A (ja) * | 2009-12-08 | 2011-06-23 | Advantest Corp | 信号発生装置および試験装置 |
JP2013152249A (ja) * | 2013-04-24 | 2013-08-08 | Hitachi Ltd | 半導体集積回路 |
JP2016072823A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社デンソー | 半導体装置 |
WO2020149095A1 (ja) * | 2019-01-15 | 2020-07-23 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および撮像システム |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0746129A (ja) * | 1993-07-30 | 1995-02-14 | Mitsubishi Electric Corp | D/aコンバータおよびd/aコンバータの試験方法 |
JP2000068832A (ja) * | 1998-08-19 | 2000-03-03 | Advantest Corp | D/a変換機能試験装置 |
-
2004
- 2004-10-25 JP JP2004310007A patent/JP2006121615A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0746129A (ja) * | 1993-07-30 | 1995-02-14 | Mitsubishi Electric Corp | D/aコンバータおよびd/aコンバータの試験方法 |
JP2000068832A (ja) * | 1998-08-19 | 2000-03-03 | Advantest Corp | D/a変換機能試験装置 |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011041231A (ja) * | 2009-08-18 | 2011-02-24 | Renesas Electronics Corp | 逐次比較型AD(AnalogDigital)コンバータ及びそのテスト方法 |
JP2011069756A (ja) * | 2009-09-28 | 2011-04-07 | Hitachi Ltd | 半導体集積回路 |
JP2011125005A (ja) * | 2009-12-08 | 2011-06-23 | Advantest Corp | 信号発生装置および試験装置 |
JP2013152249A (ja) * | 2013-04-24 | 2013-08-08 | Hitachi Ltd | 半導体集積回路 |
JP2016072823A (ja) * | 2014-09-30 | 2016-05-09 | 株式会社デンソー | 半導体装置 |
WO2020149095A1 (ja) * | 2019-01-15 | 2020-07-23 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および撮像システム |
US11716553B2 (en) | 2019-01-15 | 2023-08-01 | Sony Semiconductor Solution Corporation | Imaging device and imaging system |
JP7489329B2 (ja) | 2019-01-15 | 2024-05-23 | ソニーセミコンダクタソリューションズ株式会社 | 撮像装置および撮像システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4288375B2 (ja) | テスト回路をビルトインした薄膜トランジスタ液晶ディスプレイのソースドライバ | |
JP2005184118A (ja) | Ad変換器の故障検出装置 | |
KR930004772Y1 (ko) | 아날로그/디지탈 변환기의 테스트장치 | |
US20060247873A1 (en) | Apparatus and methods for measurement of analog voltages in an integrated circuit | |
JP2007285764A (ja) | 半導体装置及びその自己試験故障検出方法 | |
JP2006121615A (ja) | D/a変換器及びd/a変換部を備える電子装置並びにd/a変換器の検査方法 | |
JPH0856160A (ja) | Adコンバータの異常検出装置 | |
KR0181997B1 (ko) | 에이디변환기 및 에이디변환기의 테스트방법 | |
JP4735250B2 (ja) | 計測装置 | |
JP2010015921A (ja) | マルチプレクサスイッチの試験方法とその装置および多点測定装置 | |
JP2008076358A (ja) | 半導体集積回路及び半導体検査装置 | |
JP2010096606A (ja) | 電圧印加電流測定回路とそれを用いた半導体試験装置 | |
JP3591730B2 (ja) | A/dコンバータ | |
JP3556443B2 (ja) | デジタル制御装置の基板試験装置 | |
JPH0746129A (ja) | D/aコンバータおよびd/aコンバータの試験方法 | |
JP2001144614A (ja) | D/a変換器の診断方法およびアナログ出力装置 | |
JP2000162281A (ja) | 半導体集積回路装置 | |
JP5342486B2 (ja) | A/d変換器用テスト回路 | |
JP3180880B2 (ja) | アナログ−ディジタル変換装置の監視回路と監視方法 | |
JP3568938B2 (ja) | ディジタル・アナログ変換回路 | |
KR0126849Y1 (ko) | 디지탈 멀티메터의 최대/최소값 검출 표시장치 | |
JPH0514196A (ja) | 自己診断機能付入力回路 | |
KR0145986B1 (ko) | 맨브레인 스위치 자동 검사장치 | |
JP2006053480A (ja) | 液晶駆動装置 | |
CN101895294B (zh) | 一种用于逐步接近型模数转换器的自测装置和自测方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100518 |