JP2011041231A - 逐次比較型AD(AnalogDigital)コンバータ及びそのテスト方法 - Google Patents
逐次比較型AD(AnalogDigital)コンバータ及びそのテスト方法 Download PDFInfo
- Publication number
- JP2011041231A JP2011041231A JP2009189564A JP2009189564A JP2011041231A JP 2011041231 A JP2011041231 A JP 2011041231A JP 2009189564 A JP2009189564 A JP 2009189564A JP 2009189564 A JP2009189564 A JP 2009189564A JP 2011041231 A JP2011041231 A JP 2011041231A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- digital data
- successive approximation
- analog
- analog signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/10—Calibration or testing
- H03M1/1071—Measuring or testing
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/34—Analogue value compared with reference values
- H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
- H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
- H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
- H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/68—Digital/analogue converters with conversions of different sensitivity, i.e. one conversion relating to the more significant digital bits and another conversion to the less significant bits
- H03M1/687—Segmented, i.e. the more significant bit converter being of the unary decoded type and the less significant bit converter being of the binary weighted type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/76—Simultaneous conversion using switching tree
- H03M1/765—Simultaneous conversion using switching tree using a single level of switches which are controlled by unary decoded digital signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/66—Digital/analogue converters
- H03M1/74—Simultaneous conversion
- H03M1/80—Simultaneous conversion using weighted impedances
- H03M1/802—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices
- H03M1/804—Simultaneous conversion using weighted impedances using capacitors, e.g. neuron-mos transistors, charge coupled devices with charge redistribution
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【解決手段】本発明による逐次比較型ADコンバータは、入力アナログ信号100とデジタルデータ200のアナログ変換結果とを比較する変換比較部と、変換比較部における比較結果に応じてデジタルデータ200の値を変更する逐次比較部30とを具備する。変換比較部は、通常モード時、所定のビット数のデジタルデータをアナログ変換し、テストモード時、通常モード時より小さいビット数のデジタルデータをアナログ変換するDA部10を備える。
【選択図】図3
Description
図2から図8を参照して、本発明による逐次比較型ADコンバータの第1の実施の形態を説明する。
図2は、本発明による逐次比較型ADコンバータの構成を示す図である。本発明による逐次比較型ADコンバータは、DA部10、コンパレータ部20、逐次比較部30を具備する。DA部10及びコンパレータ部20をまとめて変換比較部と称しても良い。本実施の形態におけるDA部10は、C−R型DACを有し、逐次比較部30から入力されるデジタルデータに応じた局部アナログ信号101を出力する。コンパレータ部20は、DA部10からの局部アナログ信号101に基づいて、アナログ入力端子40に入力されるアナログ信号100(以下、入力アナログ信号100と称す)と、デジタルデータ200に対応するアナログ信号とを比較する。この比較結果102は、逐次比較部30に入力される。逐次比較部30は、12ビットのデジタルデータ200を保持する逐次比較レジスタ(図示なし)を有し、比較結果102に応じてレジスタ内のデジタルデータ200の値を変更する。逐次比較部30は、例えば、比較結果102の信号レベル(論理値)が反転するときのデジタルデータ200を入力アナログ信号100に対応するデジタルデータ(デジタル変換結果)として出力する。
次に、図6を参照して、本発明による逐次比較型ADコンバータのデジタル変換動作(通常動作時)の一例を説明する。図6は、本発明によるデジタル変換動作(通常動作時)の一例を示すタイミングチャートである。
次に、図7及び図8を参照して、第1の実施の形態における逐次比較型ADコンバータのAD変換精度のテスト動作を説明する。図7及び図8は、第1の実施の形態における逐次比較型ADコンバータのAD変換精度のテスト動作の一例を示すタイミングチャートである。
図7を参照して、第1テスト動作を説明する。第1テスト動作では、スイッチ回路SW10のスイッチ6がオンとなり他のスイッチ5、7がオフとなることで、Rストリング部11による局部アナログ信号101への重み付けは行なわれない。これにより、逐次比較型ADコンバータは、Cアレイ部12のみを利用した9ビットADコンバータとして機能する。
第2テスト動作では、スイッチ回路SW1〜9のスイッチ4及びスイッチ回路SW10のスイッチ7がオンに設定されることで、局部アナログ信号101に対する重み付けがRストリング部11のみによるものとなる。これにより、逐次比較型ADコンバータは、Rストリング部11によるDA変換結果を利用した3ビットADコンバータとして機能する。
第1の実施の形態では、Rストリング部11(抵抗分割型DAC)によるDA変換のみを利用した3ビットADコンバータに対するテストと、Cアレイ部12(電荷分配型DAC)によるDA変換のみを利用した9ビットADコンバータに対するテストに分けて、12ビットの逐次比較型ADコンバータのテストを行なった。すなわち、第1の実施の形態では、2段構成のDACの一方(上位ビット及び下位ビットの一方)のみを利用した逐次比較型ADコンバータをテストすることで、テスト対象となるADコンバータの分解能を低下させている。
第2の実施の形態における逐次比較型ADコンバータの全体構成は、図2に示すように第1の実施の形態と同様なので、その説明は省略する。又、第1の実施の形態と第2の実施の形態のRストリング部11及びコンパレータ部20の構成は同様であるため、以下では構成が異なるCアレイ部12について説明する。
第2の実施の形態における通常動作(デジタル変換動作)は、第1の実施の形態と同様であるので、その説明は省略する。
次に、図11を参照して、第1の実施の形態における逐次比較型ADコンバータのAD変換精度のテスト動作を説明する。図11は、第2の実施の形態における逐次比較型ADコンバータのAD変換精度のテスト動作の一例を示すタイミングチャートである。
第2テスト動作では、デジタルデータ200の6ビット目の設定までは、第1テスト動作と同様な動作である。しかし、7〜9ビット目を設定するとき、スイッチSW7〜9のスイッチ4及びスイッチ回路SW10のスイッチ7がオンに設定され、局部アナログ信号101に対する重み付けがCアレイ部12及びRストリング部11によるものとなる。これにより、逐次比較型ADコンバータは、Rストリング部11及びCアレイ部12によるDA変換結果を利用した9ビットADコンバータとして機能する。
20:コンパレータ部
30:逐次比較部
40:アナログ入力端子
11:Rストリング部
12:Cアレイ部
21:コンパレータ
22:基準電圧生成回路
100:入力アナログ信号
101:局部アナログ信号
102:比較結果
111、112:電源端子
113:出力端子
SW1〜SW10:スイッチ回路
1〜7、SW11、SW12、SW100〜SW106:スイッチ
R0〜R7:抵抗
C1〜C10:容量
Claims (10)
- 入力アナログ信号と、デジタルデータのアナログ変換結果とを比較する変換比較部と、
前記変換比較部における比較結果に応じて前記デジタルデータの値を変更する逐次比較部と
を具備し、
前記変換比較部は、通常モード時、所定のビット数のデジタルデータをアナログ変換し、テストモード時、前記通常モード時より小さいビット数のデジタルデータをアナログ変換するDA部を備える
逐次比較型AD(Analog Digital)コンバータ。 - 請求項1に記載の逐次比較型ADコンバータにおいて、
前記DA部は、
前記デジタルデータにおける上位ビット側データに対応する第1電圧値を設定する第1DA(Digital Analog)コンバータと、
前記デジタルデータにおける下位ビット側データに対応する第2電圧値を設定する第2DAコンバータと、
前記第1DAコンバータと前記第2DAコンバータの少なくとも1つを選択して、前記デジタルデータのアナログ変換に利用するスイッチ回路と
を備える
逐次比較型ADコンバータ。 - 請求項2に記載の逐次比較型ADコンバータにおいて、
前記第1DAコンバータは、一端が共通接続された複数の容量を有する容量アレイを備え、
前記第2DAコンバータは、基準電圧を供給する第1基準電源と接地電圧を供給する第2基準電源との間に直列接続された複数の抵抗を有する抵抗ストリングを備え、
前記スイッチ回路は、前記複数の容量の他端と、前記複数の抵抗における接続端との電気的接続を制御する第1スイッチ群を備える
逐次比較型ADコンバータ。 - 請求項1又は2に記載の逐次比較型ADコンバータにおいて、
前記デジタルデータにおける上位ビット側データに対応する第1電圧値を設定する第1DAコンバータと、
前記デジタルデータにおける下位ビット側データに対応する第2電圧値を設定する第2DAコンバータと、
前記第1DAコンバータにおいてアナログ変換可能なデジタルデータビット数を変更するスイッチ回路と
を備える
逐次比較型ADコンバータ。 - 請求項4に記載の逐次比較型ADコンバータにおいて、
前記第1DAコンバータは、一端が共通接続された複数の容量を有する容量アレイを備え、
前記第2DAコンバータは、基準電圧を供給する第1基準電源と接地電圧を供給する第2基準電源との間に直列接続された複数の抵抗を有する抵抗ストリングを備え、
前記スイッチ回路は、前記複数の容量における一部の他端と、前記複数の抵抗における接続端との電気的接続を制御する第1スイッチ群を備える
逐次比較型ADコンバータ。 - 入力アナログ信号と、デジタルデータのアナログ変換結果とを比較するステップと、
前記比較結果に応じて前記デジタルデータの値を変更するステップと
を具備し、
前記比較するステップは、通常モード時、所定のビット数のデジタルデータをアナログ変換するステップと、テストモード時、前記通常モード時より小さいビット数のデジタルデータをアナログ変換するステップを備える
逐次比較型AD(Analog Digital)コンバータのテスト方法。 - 請求項6に記載の逐次比較型ADコンバータにおいて、
前記比較するステップは、
第1DA(Digital Analog)コンバータが、前記デジタルデータにおける上位ビット側データに対応する第1電圧値を設定するステップと、
第2DAコンバータが、前記デジタルデータにおける下位ビット側データに対応する第2電圧値を設定するステップと、
スイッチ回路が、前記第1DAコンバータと前記第2DAコンバータの少なくとも1つを選択するステップと、
選択されたDAコンバータが前記デジタルデータをアナログ変換するステップと
を備える
逐次比較型AD(Analog Digital)コンバータのテスト方法。 - 請求項7に記載の逐次比較型ADコンバータのテスト方法において、
前記第1DAコンバータは、一端が共通接続された複数の容量を有する容量アレイを備え、
前記第2DAコンバータは、基準電圧を供給する第1基準電源と接地電圧を供給する第2基準電源との間に直列接続された複数の抵抗を有する抵抗ストリングを備え、
前記スイッチ回路が、DAコンバータを選択するステップは、
前記複数の容量の他端と、前記複数の抵抗における接続端との電気的接続を制御するステップを備える
逐次比較型AD(Analog Digital)コンバータのテスト方法。 - 請求項6又は7に記載の逐次比較型ADコンバータのテスト方法において、
前記比較するステップは、
第1DAコンバータが、前記デジタルデータにおける上位ビット側データに対応する第1電圧値を設定するステップと、
第2DAコンバータが、前記デジタルデータにおける下位ビット側データに対応する第2電圧値を設定するステップと、
スイッチ回路が、前記第1DAコンバータにおいてアナログ変換可能なデジタルデータビット数を変更するステップと
を備える
逐次比較型ADコンバータのテスト方法。 - 請求項9に記載の逐次比較型ADコンバータのテスト方法において、
前記第1DAコンバータは、一端が共通接続された複数の容量を有する容量アレイを備え、
前記第2DAコンバータは、基準電圧を供給する第1基準電源と接地電圧を供給する第2基準電源との間に直列接続された複数の抵抗を有する抵抗ストリングを備え、
前記スイッチ回路が、DAコンバータを選択するステップは、
前記複数の容量における一部の他端と、前記複数の抵抗における接続端との電気的接続を制御するステップを備える
逐次比較型ADコンバータのテスト方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009189564A JP2011041231A (ja) | 2009-08-18 | 2009-08-18 | 逐次比較型AD(AnalogDigital)コンバータ及びそのテスト方法 |
US12/846,281 US8242945B2 (en) | 2009-08-18 | 2010-07-29 | Successive approximation type AD converter and test method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009189564A JP2011041231A (ja) | 2009-08-18 | 2009-08-18 | 逐次比較型AD(AnalogDigital)コンバータ及びそのテスト方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011041231A true JP2011041231A (ja) | 2011-02-24 |
JP2011041231A5 JP2011041231A5 (ja) | 2012-04-05 |
Family
ID=43604921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009189564A Pending JP2011041231A (ja) | 2009-08-18 | 2009-08-18 | 逐次比較型AD(AnalogDigital)コンバータ及びそのテスト方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8242945B2 (ja) |
JP (1) | JP2011041231A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015128203A (ja) * | 2013-12-27 | 2015-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2017200057A (ja) * | 2016-04-27 | 2017-11-02 | ラピスセミコンダクタ株式会社 | 半導体装置、電池監視システム、及びテスト方法 |
JP2021064873A (ja) * | 2019-10-15 | 2021-04-22 | ローム株式会社 | Adコンバータ |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8537043B1 (en) * | 2012-04-12 | 2013-09-17 | Analog Devices, Inc. | Digital-to-analog converter with controlled gate voltages |
CN104682960B (zh) * | 2013-11-27 | 2017-08-08 | 展讯通信(上海)有限公司 | 转换电路及通信设备 |
WO2019116444A1 (ja) * | 2017-12-12 | 2019-06-20 | オリンパス株式会社 | Ad変換回路、撮像装置、および内視鏡システム |
TWI672006B (zh) * | 2018-09-28 | 2019-09-11 | 新唐科技股份有限公司 | 連續漸近式類比數位轉換器及控制方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60148227A (ja) * | 1984-01-12 | 1985-08-05 | Fujitsu Ltd | A/d変換器の試験方法 |
JPH0612502A (ja) * | 1992-06-22 | 1994-01-21 | Nec Corp | A/d変換回路内蔵マイクロコンピュータ |
JPH0746129A (ja) * | 1993-07-30 | 1995-02-14 | Mitsubishi Electric Corp | D/aコンバータおよびd/aコンバータの試験方法 |
JP2000278133A (ja) * | 1999-03-19 | 2000-10-06 | Toshiba Microelectronics Corp | A/d変換器 |
JP2004260263A (ja) * | 2003-02-24 | 2004-09-16 | Fujitsu Ltd | Ad変換器 |
JP2006121615A (ja) * | 2004-10-25 | 2006-05-11 | Sony Corp | D/a変換器及びd/a変換部を備える電子装置並びにd/a変換器の検査方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5185607A (en) * | 1992-01-31 | 1993-02-09 | Motorola, Inc. | Method and apparatus for testing an analog to digital converter |
US7663518B2 (en) * | 2006-10-10 | 2010-02-16 | Analog Devices, Inc. | Dither technique for improving dynamic non-linearity in an analog to digital converter, and an analog to digital converter having improved dynamic non-linearity |
US8004448B2 (en) * | 2009-11-16 | 2011-08-23 | Analog Devices, Inc. | Dual DAC structure for charge redistributed ADC |
-
2009
- 2009-08-18 JP JP2009189564A patent/JP2011041231A/ja active Pending
-
2010
- 2010-07-29 US US12/846,281 patent/US8242945B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60148227A (ja) * | 1984-01-12 | 1985-08-05 | Fujitsu Ltd | A/d変換器の試験方法 |
JPH0612502A (ja) * | 1992-06-22 | 1994-01-21 | Nec Corp | A/d変換回路内蔵マイクロコンピュータ |
JPH0746129A (ja) * | 1993-07-30 | 1995-02-14 | Mitsubishi Electric Corp | D/aコンバータおよびd/aコンバータの試験方法 |
JP2000278133A (ja) * | 1999-03-19 | 2000-10-06 | Toshiba Microelectronics Corp | A/d変換器 |
JP2004260263A (ja) * | 2003-02-24 | 2004-09-16 | Fujitsu Ltd | Ad変換器 |
JP2006121615A (ja) * | 2004-10-25 | 2006-05-11 | Sony Corp | D/a変換器及びd/a変換部を備える電子装置並びにd/a変換器の検査方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015128203A (ja) * | 2013-12-27 | 2015-07-09 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9124288B2 (en) | 2013-12-27 | 2015-09-01 | Renesas Electronics Corporation | Semiconductor device |
JP2017200057A (ja) * | 2016-04-27 | 2017-11-02 | ラピスセミコンダクタ株式会社 | 半導体装置、電池監視システム、及びテスト方法 |
JP2021064873A (ja) * | 2019-10-15 | 2021-04-22 | ローム株式会社 | Adコンバータ |
JP7341841B2 (ja) | 2019-10-15 | 2023-09-11 | ローム株式会社 | Adコンバータ |
Also Published As
Publication number | Publication date |
---|---|
US20110043400A1 (en) | 2011-02-24 |
US8242945B2 (en) | 2012-08-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9030346B2 (en) | Method and apparatus for self-test of successive approximation register (SAR) A/D converter | |
TWI509997B (zh) | 資料轉換電路及其方法 | |
US9362938B2 (en) | Error measurement and calibration of analog to digital converters | |
JP2011041231A (ja) | 逐次比較型AD(AnalogDigital)コンバータ及びそのテスト方法 | |
US7755521B1 (en) | A-D convert apparatus, D-A convert apparatus and adjustment method | |
US7609184B2 (en) | D-A convert apparatus and A-D convert apparatus | |
CN112202448B (zh) | 逐次逼近型模数转换器及其校准方法、电子设备 | |
JP7444772B2 (ja) | 低減キャパシタアレイdacを用いたsar adcにおけるオフセット補正のための方法及び装置 | |
US7868796B2 (en) | Self-calibrating data conversion circuitry and method therefor | |
US20100079327A1 (en) | Data conversion circuitry and method therefor | |
US7868795B2 (en) | Data conversion circuitry with an extra successive approximation step and method therefor | |
US20100079325A1 (en) | Data conversion circuitry and method therefor | |
JPH08149006A (ja) | アナログ・ディジタル変換器 | |
JP2012151561A (ja) | A/d変換回路、集積回路装置及び電子機器 | |
EP3607659B1 (en) | Successive approximation register (sar) analog to digital converter (adc) dynamic range extension | |
CN109802678B (zh) | 逐次逼近模数转换器及其数字校准方法和装置 | |
JP2013172296A (ja) | 逐次比較型adc及び逐次比較型adcのテスト方法 | |
JP2011223404A (ja) | アナログ−デジタル変換器の動作試験方法、アナログ−デジタル変換器およびアナログ−デジタル変換器の動作試験装置 | |
JPH03206728A (ja) | 自己校正方式adコンバータおよびそのテスト方法 | |
Huang et al. | An ADC/DAC loopback testing methodology by DAC output offsetting and scaling | |
JPS5912619A (ja) | アナログ・デイジタル変換器の自動補正方法 | |
US20230412182A1 (en) | Ad converter | |
JP2012151666A (ja) | 半導体集積回路およびその検査方法 | |
JP2017200057A (ja) | 半導体装置、電池監視システム、及びテスト方法 | |
JP2017135643A (ja) | デジタルアナログ変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120216 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120216 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130430 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130507 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20131002 |