CN115453325A - 一种cis芯片及其图像测试模块和测试方法 - Google Patents
一种cis芯片及其图像测试模块和测试方法 Download PDFInfo
- Publication number
- CN115453325A CN115453325A CN202211164669.5A CN202211164669A CN115453325A CN 115453325 A CN115453325 A CN 115453325A CN 202211164669 A CN202211164669 A CN 202211164669A CN 115453325 A CN115453325 A CN 115453325A
- Authority
- CN
- China
- Prior art keywords
- test
- image
- module
- chip
- cis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种CIS芯片及其图像测试模块和测试方法,其中,图像测试模块被配置为:在芯片设计阶段,根据芯片测试需求,预先设置待测芯片各项测试所需的配置,包括:响应于测试启动信号,断开待测芯片内部像素模块输出,控制内部电压产生模块输出指定电压作为测试输入电压;各项测试所需测试向量以及各项测试输入电压值;在芯片测试阶段,随着测试项目的切换自动配置所需的测试向量以进行相应测试。本发明提通过在CIS芯片内部集成图像测试模块,并在测试模块中预先设置芯片测试所需的各种配置,以便于在测试过程中自动实现相应的测试向量配置,减少了测试时间和成本,提高了测试效率。
Description
技术领域
本发明涉及CIS芯片测试技术领域,具体涉及一种CIS芯片及其图像测试模块和测试方法。
背景技术
通常在CIS芯片(即CMOS图像传感器)量产前,为了提高产品良率,会进行一系列的功能和特性方面的测试,而目前的主流测试方法大部分都是基于ATE测试平台来进行的。随着CIS芯片的不断发展,芯片上集成的功能越来越多,结构越来越复杂,相应的测试时间和成本也大大增加。
对于CIS芯片的图像测试而言,传统的测试方法是,针对事先拟定的测试内容,每项测试前需要手动在ATE(Automatic Test Equipment,集成电路自动测试机)测试平台上通过I2C配置相关的测试向量或者手动在外部测试装置上配置相关的测试向量,且每项测试都单独输出一帧图像,最后输出图像数据到自动测试机ATE上,判断该项测试通过或失败,如图1所示。传统的测试技术存在如下问题:
(1)由于每项测试都需要人工配置测试向量,配置后还需要花时间去调试和验证配置的正确性,会大大增加测试时间和成本,导致测试效率低,特别是在测试项目数较多的情况下,测试时间和成本会大幅提高;
(2)传统的测试技术需要分别单独输出各项测试的图像数据到ATE上进行分析判断,耗时长,且在测试项目较多的情况下,输出的图像数据量会很大,需要配置缓存器或存储器等来存储大量的图像数据,且数据处理负担也相应增大,从而导致成本大幅升高。
(3)此外,手动配置测试向量,容易产生人为的操作失误等问题,从而导致测试结果异常。
发明内容
为了解决传统的通过外部测试平台或测试装置进行CIS芯片测试,存在测试时间长,测试效率较低的问题。本发明提供了一种集成于CIS芯片内部的图像测试模块。
本发明通过下述技术方案实现:
一种集成于CIS芯片内部的图像测试模块,该图像测试模块被配置为:
在芯片设计阶段,根据芯片测试需求,预先设置待测芯片各项测试所需的配置,包括:响应于测试启动信号,断开待测芯片内部像素模块输出,控制内部电压产生模块输出指定电压作为测试输入电压;各项测试所需测试向量以及各项测试输入电压值;
在芯片测试阶段,随着测试项目的切换自动配置所需的测试向量以进行相应测试。
本发明提通过在CIS芯片内部集成图像测试模块,并在测试模块中预先设置芯片测试所需的各种配置,以便于在测试过程中自动实现相应的测试向量配置,无需针对每项测试项目进行人工配置,节省了大量的人力和时间,同时在设计阶段进行预先配置,可通过仿真对配置进行验证,从而保证配置的准确性,避免因人工配置带来的错误等,提高了测试的可靠性。
作为优选实施方式,本发明的图像测试模块被配置为:
在芯片设计阶段,根据芯片测试需求,预先划分各项测试项目的图像输出范围,使所有测试项目的输出集成在一张图像中。
本发明通过预先划分图像输出范围,保证所有测试项目的输出集成在一张图像中,相较于传统的测试技术需要针对每项测试输出一张图像,降低了测试时间,同时大大减少了数据量,降低了成本。
作为优选实施方式,本发明的图像测试模块包括像素读出行计数单元、测试项计数单元和测试向量配置单元;
所述像素读出行计数单元用于对读出的像素行进行计数;
所述测试项计数单元根据像素行计数结果以及各测试项目输出范围,对测试项目进行计数;
所述测试向量配置单元根据测试项目计数结果,自动配置各测试项目所需的测试向量。
作为优选实施方式,本发明的测试项目输出范围可通过配置寄存器实现,其默认值=总像素行数/测试项目总数。
作为优选实施方式,本发明的测试项目输出范围能够根据实际测试要求,通过I2C通信方式外部配置实现。
作为优选实施方式,本发明的各项测试输入电压值能够通过配置寄存器实现;
或者,根据实际测试要求,通过I2C通信方式外部配置实现。
第二方面,本发明提出了一种CIS芯片,采用上述图像测试模块实现CIS图像测试。
作为优选实施方式,本发明的内部电压产生模块用于在测试时替代CIS的像素模块为ADC模块提供测试输入信号。
作为优选实施方式,本发明的内部电压产生模块采用开尔文分压器结构。
第三方面,本发明提出了基于上述图像测试模块的测试方法,该方法包括:
接收到外部发送的测试启动信号,开启测试功能;
断开像素模块,根据预先设置的测试输入电压值,控制内部电压产生模块产生指定的测试输入电压;
按照预先设置的测试向量,自动配置各测试项目所需的测试向量以进行相应测试;
按照预先划定的区域,将各测试项目的测试结果输出至一张图像的指定区域,使得所有测试项目的测试结果集成在同一张图像上输出;
将测试图像输出并进行分析判断。
本发明具有如下的优点和有益效果:
1、相较于传统的基于ATE自动测试平台或外部测试装置的CIS图像测试技术,需要人工配置测试所需的测试向量,且受人为影响,容易导致配置错误等问题。本发明基于内置于CIS芯片的图像测试模块,其在芯片设计阶段,即将各测试所需的测试向量预设在测试模块中,当测试功能开启时,能够随着测试项目的切换自动配置所需测试向量,从而减少手动配置各项测试所需测试向量所需时间,并避免手动配置导致的错误配置等问题,因此本发明提出的测试模块减少了测试时间和成本,提高了测试效率。
2、相较于传统的测试技术分别输出每项测试的图像数据,即每项测试单独输出一张图像。本发明提出的测试技术划分各测试项的图像输出范围,将所有测试项的测试输出图像集成在同一张图像中,降低了测试输出数据量,进一步减少了测试时间和成本,提高了测试效率。
3、相较于传统的测试技术采用外部光照作为输入,由于外部光照不可控,以及每个像素单元的光电转换效率的差异,因而无法进行量化分析,只能进行趋势分析,从而导致测试结果精准度不够。本发明提出的测试技术通过增设内部电压产生模块,使其产生的输出电压替代实际像素作为测试输入信号,且该内部电压产生模块可调,因此可根据各项测试需求,控制产生不同的电压,从而实现量化分析,提高测试的精准度和可靠性。
附图说明
此处所说明的附图用来提供对本发明实施例的进一步理解,构成本申请的一部分,并不构成对本发明实施例的限定。在附图中:
图1为传统的基于ATE的CIS芯片测试技术原理框图。
图2为本发明实施例的CIS芯片测试技术原理框图。
图3为本发明实施例的CIS芯片内部原理框图。
图4为本发明实施例的测试模块原理框图。
图5为本发明实施例的内部电压生成模块结构示意图。
图6为本发明实施例的DAC增益和ADC计数关系示意图。
图7为本发明实施例的DAC电路的增益测试示意图。
图8为本发明实施例的DAC增益测试流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白,下面结合实施例和附图,对本发明作进一步的详细说明,本发明的示意性实施方式及其说明仅用于解释本发明,并不作为对本发明的限定。
实施例1
相较于传统的基于ATE自动测试平台或外部测试装置的CIS芯片测试技术,需要人工配置每项测试所需的测试向量,且配置后还需要进行调试和验证,从而提高了测试时间和成本,降低了测试效率。针对此,本发明实施例提出了一种集成于CIS芯片内部的图像测试模块,该图像测试模块设置在CIS芯片的控制模块中,如图2-3所示。
本发明实施例提出的图像测试模块被配置为:
在芯片设计阶段,根据芯片测试需求,预先设置待测芯片各项测试所需的配置;具体包括响应于测试启动信号,断开芯片内部实际像素模块输出,控制内部电压产生模块输出指定电压作为测试输入电压;各项测试所需测试向量;各项测试输入电压值等。
在芯片测试阶段,随着测试项目的切换自动配置所需的测试向量以进行相应测试。
本发明实施例在芯片设计阶段,就将各测试所需的测试向量预设设置在芯片控制单元的测试模块中,各项测试配置的正确性可以通过在设计阶段进行模型仿真来提前验证,避免了在实际测试时需要验证测试配置的正确性;当测试功能开启时,能够随着测试项目的切换自动配置所需测试向量,减少因手动配置各项测试向量所需的时间,并避免手动配置导致的错误配置等问题,从而降低了测试时间和成本。
在一种可选实施方式中,本发明实施例提出的图像测试模块被配置为:
根据芯片测试需求,预先划分各项测试项目的图像输出范围,即设置各项测试输出像素行数(大小或区域);使所有测试项目的输出集成在一张图像中,进一步降低测试时间和成本。
相较于传统的测试技术,每一项测试均输出一张图像数据,本发明实施例将所有侧项目的输出集成在一张图像中,极大地降低了数据量,不仅降低了测试所需时间,同时也降低了数据吞吐量以及数据存储需求,从而降低了测试成本。
在一种可选实施方式中,本发明实施例提供的图像测试模块包括像素读出行计数单元、测试项计数单元和测试向量配置单元。如图4所示。
其中,像素读出计数单元用于对读出的像素行进行计数。具体的,在每一帧开始读出前,行计数器H_CNT清零,每当读出一行像素数据时,行计数器H_CNT+1。
测试项计数单元用于对各测试项目输出大小进行控制。具体的,当行计数器H_CNT=TEST_WIDTH时,测试项目计数器Area_cnt+1,从而实现对各测试项目的输出SIZE进行控制。即根据测试项目,将一张图像按像素行分区域,从而使得所有测试项目的输出集成在同一张图像上。其中,TEST_WIDTH为寄存器,用于配置测试输出大小。其单位为像素行,其默认值通常为N=总像素行数(Y_MAX)/测试项目总数(M))。在测试时,也可根据实际测试的要求,通过I2C通信方式外部配置TEST_WIDTH。
测试向量配置单元用于配置各测试项目的测试向量。具体的,基于测试项目计数器Area_cnt,自动配置各项测试所需的测试向量。例如,总共有20项测试,即Area_cnt=0~19,当Area_cnt=0时,配置测试向量Test_A=1,Test_B=2,Test_C=3,……;当Area_cnt=1时,配置测量向量Test_A=10,Test_B=11,Test_C=12,……以此类推,最终在设计阶段实现各项测试所需内容的预设,以及控制所有测试项目的输出到一张图像中。
本发明实施例在设计阶段通过增加测试模块,实现将各项测试所需的测试向量进行预先设置,并配置各项测试的输出大小,将所有测试的结果输出到同一张图像中,提高了测试效率,并避免了因人为因素导致的测试失败。
同时,本发明实施例提出的测试模块的逻辑结构比较简单,电路规模较小,对芯片面积影响也较小。
CIS图像传感器是通过像元结构将外界的光信号转换成电信号,再通过ADC模块,将模拟电信号转换为数字信号,最后再对数据信号进行一系列的处理后输出最终的图像数据。其中,ADC模块通常又是由DAC电路(斜坡生成电路)、比较器和计数器电路组成。根据CIS芯片基本工作原理可知,CIS图像传感器是通过像元结构将光信号转换为电信号后作为ADC模块的输入,但是由于外界光信号不可控,同时各个像素的光电转化率也存在一定的差异,因此各个像素的输出电压无法确定,从而导致最终测试的输出图像值无法进行量化分析,因此本发明实施例通过在CIS芯片设计阶段增加一个内部电压产生模块,在测试时CIS芯片的像素模块不输出,采用内部电压产生模块的输出电压Vtest替代实际像素作为测试输入信号。
在一种可选的实施方式中,本发明实施例的内部电压产生模块可采用但不限于开尔文分压器结构,如图5所示。它使用2n个相等的串联电阻来产生n位DAC的2n个不同电压电平,例如,要产生等于Vref×5/2n的模拟输出,只需要打开开关S5,输出缓冲器(OUTPUTBUFFER)用于防止电阻串经受输出节点Vtest的任何负载效应。通过配置寄存器Reg_Vtest[n-1:0]的值,经过Decoder后控制开关,可以对应产生不同的电压,在测试模块中会针对各项测试的需求,预设Reg_Vtest,在ATE测试时,只需将测试功能开启,便能自动完成相关配置,同时Reg_Vtest是可通过IIC通信进行外部配置调整的,可以在实际测试时,根据需要进行调整。
本发明实施例还提出了一种基于上述测试模块的测试方法。本发明实施例的方法包括:
被测CIS芯片接收到外部发送的测试启动信号,即开启测试功能;
断开像素模块,控制内部电压产生模块产生电压作为被测CIS芯片的ADC模块的输入信号;
通过被测CIS芯片内部的测试模块自动配置各测试项目所需的测试向量,进行测试;
按照预先划定的区域,将各测试项目的测试结果输出至一张图像的指定区域,使得所有测试项目的测试结果集成在同一张图像上;
将测试图像输出至ATE自动测试机或外部测试装置上进行分析判断。具体的,提取测试图像中的图像值和期望值进行比较,如果在期望值的误差范围内,则测试通过,否则测试不通过。
在另一种可选的实施方式中,本发明实施例的测试方法还包括:
根据待测CIS芯片的测试需求,可通过ATE自动测试机或外部测试装置,对被测CIS芯片内部的测试模块和内部电压产生模块的寄存器(例如TEST_WIDTH,Vtest等)进行调整。
实施例2
本发明实施例以DAC增益功能测试为例对上述实施例1提出的测试技术进行详细说明。
CIS芯片中DAC电路的功能是生成RAMP斜坡信号,作为比较器的基准电压信号。再通过比较器将像素的输出信号和DAC电路输出的Ramp斜坡信号进行比较,把电平信号转换为时间轴(Pulse幅度)来控制计算器模块进行计数,从而实现模拟信号转换为数字信号。而对于相同的像素输出电压,调整DAC增益能改变ADC计数,如图6所示,相同像素输出电压下,DAC增益为0dB时,ADC计数为1,DAC增益为12dB时,ADC计数为4。
为了能够测试DAC的电路增益调整功能是否正常,需要对不同的增益进行测试,如图7所示,基于DAC增益范围(0~Max(dB))以及增益调整步长Step=βdB,总共需要进行M=(Max(dB)/β(dB))+1项测试。采用上述实施例1提出的测试技术,具体的测试过程如图8所示:
首先在CIS芯片设计阶段,根据上述DAC增益功能测试需求,共有M=(Max(dB)/β(dB))+1项测试,在芯片控制单元的测试模块中预设各项测试的配置(包括图1所示的,断开实际像素输出,控制内部电压产生模块输出指定电压作为测试输入电压),指定测试项目的输出行数TEST_WIDTH(TEST_WIDTH:0~Y_MAX,Y_MAX:总像素行数),TEST_WIDTH为寄存器,可通过外部进行配置,但需满足,M*TEST_WIDTH≤Y_MAX。再根据拟定的测试需求,针对各项测试内容,在测试向量配置模块中,预设各项测试所需配置,如上述DAC电路的增益调整功能测试中,首先配置寄存器Reg_Vtest来指定测试输入电压值Vtest(需保证在最大DAC增益下,ADC计数值不能超过最大计数范围,如:Vtest=200mV,DAC增益=24dB时,ADC计数期待值为3200,但CIS芯片最大只支持RAW10(采用10bit表示一个像素)输出,则实际输出为1023,与期待值相差较大,因而无法通过输出图像值判断DAC增益=24dB时,DAC电路是否正常),其次为了测试DAC增益的调整功能,需要在各项测试中配置不同的增益值,如,当Area_cnt=0时,配置GAIN=0dB,当Area_cnt=1时,配置GAIN=0+βdB……,依次类推,完成所有测试的配置。
然后,在自动测试机ATE测试阶段,通过IIC配置开启测试功能,自动测试机ATE开始测试,各项测试自动切换并自动配置测试向量,各项测试依次输出TEST_WIDTH行像素,最终输出M*TEST_WIDTH行像素的数据到ATE上。
(M*TEST_WIDTH≤Y_MAX)
另,若在测试时有特殊需求,也可通过IIC配置指定各项测试输出行数TEST_WIDTH,以及测试输入电压。
最后,ATE接收到图像数据后,以TEST_WIDTH行像素数据为单位,分别提取出各项测试的输出数据,将其和期待值进行对比分析,判断各项测试通过或失败。
以上所述的具体实施方式,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施方式而已,并不用于限定本发明的保护范围,本发明所揭露的技术方案,可通过其它的方式实现。例如所述模块的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个单元或组件可以结合或者可以集成到另一个系统,或一些特征可以忽略,或不执行。另一点,模块之间的通信连接可以是通过一些接口,装置或单元的间接耦合或通信连接,可以是电性或其它的形式。
另外,在本发明各个实施例中的各功能模块可以集成在一个处理单元中,也可以是各个模块单独物理存在,也可以两个或两个以上模块集成在一个处理单元中。上述集成的单元既可以采用硬件的形式实现,也可以采用软件功能单元的形式实现。
其中,集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括:U盘、只读存储器(ROM,Read-Only Memory)、随机存取存储器(RAM,Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。
Claims (10)
1.一种集成于CIS芯片内部的图像测试模块,其特征在于,该图像测试模块被配置为:
在芯片设计阶段,根据芯片测试需求,预先设置待测芯片各项测试所需的配置,包括:响应于测试启动信号,断开待测芯片内部像素模块输出,控制内部电压产生模块输出指定电压作为测试输入电压;各项测试所需测试向量以及各项测试输入电压值;
在芯片测试阶段,随着测试项目的切换自动配置所需的测试向量以进行相应测试。
2.根据权利要求1所述的一种集成于CIS芯片内部的图像测试模块,其特征在于,该图像测试模块被配置为:
在芯片设计阶段,根据芯片测试需求,预先划分各项测试项目的图像输出范围,使所有测试项目的输出集成在一张图像中。
3.根据权利要求2所述的一种集成于CIS芯片内部的图像测试模块,其特征在于,该图像测试模块包括像素读出行计数单元、测试项计数单元和测试向量配置单元;
所述像素读出行计数单元用于对读出的像素行进行计数;
所述测试项计数单元根据像素行计数结果以及各测试项目输出范围,对测试项目进行计数;
所述测试向量配置单元根据测试项目计数结果,自动配置各测试项目所需的测试向量。
4.根据权利要求3所述的一种集成于CIS芯片内部的图像测试模块,其特征在于,测试项目输出范围可通过配置寄存器实现,其默认值=总像素行数/测试项目总数。
5.根据权利要求3所述的一种集成于CIS芯片内部的图像测试模块,其特征在于,测试项目输出范围能够根据实际测试要求,通过I2C通信方式外部配置实现。
6.根据权利要求2-5任一项所述的一种集成于CIS芯片内部的图像测试模块,其特征在于,各项测试输入电压值能够通过配置寄存器实现;
或者,根据实际测试要求,通过I2C通信方式外部配置实现。
7.一种CIS芯片,其特征在于,采用权利要求1-6任一项所述的图像测试模块实现CIS图像测试。
8.根据权利要求7所述的一种CIS芯片,其特征在于,还包括内部电压产生模块,所述内部电压产生模块用于在测试时替代CIS的像素模块为ADC模块提供测试输入信号。
9.根据权利要求8所述的一种CIS芯片,其特征在于,所述内部电压产生模块采用开尔文分压器结构。
10.基于权利要求2-6任一项所述的一种集成于CIS芯片内部的图像测试模块的测试方法,其特征在于,该方法包括:
接收到外部发送的测试启动信号,开启测试功能;
断开像素模块,根据预先设置的测试输入电压值,控制内部电压产生模块产生指定的测试输入电压;
按照预先设置的测试向量,自动配置各测试项目所需的测试向量以进行相应测试;
按照预先划定的区域,将各测试项目的测试结果输出至一张图像的指定区域,使得所有测试项目的测试结果集成在同一张图像上输出;
将测试图像输出并进行分析判断。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211164669.5A CN115453325A (zh) | 2022-09-23 | 2022-09-23 | 一种cis芯片及其图像测试模块和测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211164669.5A CN115453325A (zh) | 2022-09-23 | 2022-09-23 | 一种cis芯片及其图像测试模块和测试方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115453325A true CN115453325A (zh) | 2022-12-09 |
Family
ID=84306396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211164669.5A Pending CN115453325A (zh) | 2022-09-23 | 2022-09-23 | 一种cis芯片及其图像测试模块和测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115453325A (zh) |
-
2022
- 2022-09-23 CN CN202211164669.5A patent/CN115453325A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4455686B2 (ja) | 自己診断ロジックを持つcmosイメージセンサ及びその診断方法 | |
US7574309B2 (en) | Internal bias measure with onboard ADC for electronic devices | |
US20030057990A1 (en) | Pin electronics interface circuit | |
US6456102B1 (en) | External test ancillary device to be used for testing semiconductor device, and method of testing semiconductor device using the device | |
WO2001073465A2 (en) | Apparatus and method for built-in self-test of a data communications system | |
EP0912979A1 (en) | Semiconductor memory tester with redundancy analysis | |
KR20090127834A (ko) | 집적 회로 디바이스를 테스트하는 시스템 및 방법 | |
KR20070108552A (ko) | 시험 장치 및 시험 방법 | |
US7782064B2 (en) | Test apparatus and test module | |
KR20180137945A (ko) | 피시험 디바이스를 테스트하기 위한 프로세서 기반의 계측 방법 및 이를 이용한 계측 장치 | |
US7680615B2 (en) | Parallel testing system with shared golden calibration table and method thereof | |
US9874607B1 (en) | Method and apparatus for using programmable logic circuitry to test on-chip analog-to-digital converter | |
CN111381623A (zh) | 用于基准电压修调的系统及相应的基准电压修调的方法 | |
CN115453325A (zh) | 一种cis芯片及其图像测试模块和测试方法 | |
US20020199141A1 (en) | Calibration apparatus and method for automatic test equipment | |
US7434124B2 (en) | Reduced pattern memory in digital test equipment | |
US6297757B1 (en) | Method and circuit for testing an analog-to-digital converter module on a data processing system having an intermodule bus | |
CN115695778A (zh) | 一种计数器及锁存器阵列的测试系统 | |
CN114839518A (zh) | 一种有效关键面积参数向量集重排序方法及系统 | |
US8156396B1 (en) | Method and system for correcting timing errors in high data rate automated test equipment | |
CN113866798A (zh) | 测试1pps信号时间精度的方法、装置、系统及介质 | |
CN104101789A (zh) | 自动测试设备的量测装置及方法 | |
US6541791B2 (en) | Method and system for semiconductor die testing | |
CN108449558B (zh) | 一种基于dsp的ccd电路驱动方法 | |
US6892338B2 (en) | Analog/digital characteristics testing device and IC testing apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |