KR20070108552A - 시험 장치 및 시험 방법 - Google Patents

시험 장치 및 시험 방법 Download PDF

Info

Publication number
KR20070108552A
KR20070108552A KR1020077021536A KR20077021536A KR20070108552A KR 20070108552 A KR20070108552 A KR 20070108552A KR 1020077021536 A KR1020077021536 A KR 1020077021536A KR 20077021536 A KR20077021536 A KR 20077021536A KR 20070108552 A KR20070108552 A KR 20070108552A
Authority
KR
South Korea
Prior art keywords
page
value
unit
multiplication
write time
Prior art date
Application number
KR1020077021536A
Other languages
English (en)
Other versions
KR100899856B1 (ko
Inventor
마사루 도이
신야 사토
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20070108552A publication Critical patent/KR20070108552A/ko
Application granted granted Critical
Publication of KR100899856B1 publication Critical patent/KR100899856B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5602—Interface to device under test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C2029/5606—Error catch memory

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Image Processing (AREA)

Abstract

피시험 메모리를 시험하는 시험 장치로서, 피시험 메모리의 각 페이지에 미리 정해진 테스트 데이터를 각각 쓰기하여 피시험 메모리를 시험하는 쓰기부와, 피시험 메모리의 시험 결과를 수납하는 페일 메모리 유닛을 구비하고, 페일 메모리 유닛은 테스트 데이터의 쓰기에 필요한 쓰기 시간을 각각의 페이지별로 측정하는 쓰기 시간 측정부와, 쓰기 시간을 미리 정해진 복수의 페이지에 걸쳐 곱셈하는 곱셈부와, 곱셈부가 곱셈한 값과 미리 정해진 기대값을 비교하여 피시험 메모리의 양호 여부를 판정하는 판정부를 구비하는 시험 장치를 제공한다.

Description

시험 장치 및 시험 방법{TESTING APPARATUS AND METHOD}
본 발명은 반도체 메모리 등의 피시험 메모리를 시험하는 시험 장치 및 시험 방법에 관한 것이다. 특히, 본 발명은 피시험 메모리의 쓰기 시험을 행하는 시험 장치에 관한 것이다. 본 출원은, 하기의 미국 특허 출원에 관련한다. 문헌 참조에 의한 편입이 인정되는 지정국에 대해서는 하기 출원에 기재된 내용을 참조에 의해 본 출원에 편입하고 본 출원의 일부로 한다.
출원 번호 11/298,562 출원일 2005년 12월 9일
종래의 반도체 메모리로 플래쉬 메모리(flash memory) 등이 알려져 있다. 반도체 메모리는 다양한 용도로 이용될 수 있지만 용도에 따른 데이터 쓰기 시간을 갖고 있을 필요가 있다. 여기서 데이터 쓰기 시간이란 반도체 메모리에 소정의 데이터를 쓰는 경우에 해당 데이터 쓰기가 종료될 때까지의 시간을 말한다.
예를 들어, 반도체 메모리를 디지털 비디오 카메라의 화상 데이터 수납에 이용하는 경우를 설명한다. 동영상 촬영에서 VGA화상(약 31만 화소) 상당의 데이터를 전송하는 경우, 그 데이터량은 1 프레임(frame)당 약 5Mb가 된다. 해당 데이터를 압축함으로써 1 프레임당 데이터량은 예를 들어 242Kb가 된다.
동영상의 프레임 수를 매초 30프레임으로 하면 1프레임당의 전송 시간은 약 33㎳가 된다. 그러나, 데이터 전송 시간은 검증(verify) 동작 등의 시간을 포함하므로 데이터 쓰기에 모든 시간을 이용할 수는 없다. 예를 들어, 각 프레임의 전송 시간 중 8㎳가 데이터 쓰기 시간에 할당된다. 즉, 상기 예에서는 8㎳당 242Kb의 데이터를 반도체 메모리에 쓸 필요가 있다.
반도체 메모리의 1 페이지당 기억 용량이 2KB라 하면 1 프레임의 데이터를 수납하기 위해서는 15 페이지가 필요하게 된다. 이로 인해 상기 예에서는 반도체 메모리는 15 페이지를 8㎳로 쓰는 것이 요구된다.
반도체 메모리 등의 피시험 메모리를 시험하는 항목으로 상기와 같은 데이터의 쓰기 시간을 계측하는 시험이 알려져 있다. 해당 시험에서는 피시험 메모리의 각 페이지에 소정의 데이터를 쓰고 페이지별로 쓰기 시간을 측정한다.
종래의 시험 장치는 1 페이지당 쓰기 시간이 시험 스펙으로 규정되어 있다. 상술한 예와 같이 15 페이지를 8㎳로 쓰는 것이 요구되는 반도체 메모리에 대해서는 8㎳/15=530㎲를 1페이지당 쓰기 시간으로 규정하고 있다.
그리고 각각의 페이지에서 쓰기 시간이 해당 규정값 보다 큰 경우, 해당 페이지를 포함하는 블록은 불량 블록으로 판정하고 있다. 해당 블록은 데이터의 쓰기 단위이고 본 예에서는 예를 들어 15 페이지를 1 블록으로 한다.
해당 불량 블록에 대해서는 실장 시에 데이터의 쓰기가 금지된다. 또한, 불량 블록이 일정 수 이상 존재하는 피시험 메모리는 불량품으로 판별된다. 이와 같은 시험에 의해 실장 시에 요구되는 스펙(specification)을 만족하는 반도체 메모리를 선별하고 있다. 현재, 관련하는 특허 문헌 등은 인식하고 있지 않으므로 그 기재를 생략한다.
[발명이 해결하고자 하는 과제]
그러나, 실장 시에 요구되는 스펙은, 예를 들어 15 페이지를 8㎳로 쓰는 것을 요구하고 있는데 반해, 종래 시험에서는 각 페이지를 530㎲로 쓰는 것을 요구하고 있다. 블록(block) 단위로 보면 종래 시험에서의 규정값은 실장 시에 요구되는 스펙과 마찬가지이다.
그러나, 반도체 메모리의 각 페이지의 쓰기 시간이 일정치 않게 되고 페이지에 따라 편차가 생긴다. 이 때문에 종래 시험에서 요구하는 규정값은 실장 시에 요구되는 스펙 보다 엄격한 조건이 된다. 즉, 종래 시험에서는 블록에 포함되는 모든 페이지의 쓰기 시간이, 예를 들어 530㎲ 이하인 것을 요구하는 반면, 실장 시에 요구되는 스펙은 블록에 포함되는 페이지의 평균 쓰기 시간이 530㎲ 이하이다.
즉, 종래 시험에서는 실장 시에 본래 문제가 없는 반도체 메모리를 불량품으로 제외하고 있다. 이 때문에 반도체 메모리의 제조 수율을 열화시키고 있다.
이로 인해, 본 발명의 일 측면에서는, 상술한 문제를 해결할 수 있는 시험 장치 및 시험 방법을 제공하는 것을 목적으로 한다. 이 목적은 청구 범위에서 독립항에 기재된 특징의 조합에 의해 달성된다. 또한 종속항은 본 발명의 추가적으로 유리한 구체예를 규정한다.
[과제를 해결하기 위한 수단]
상기 과제를 해결하기 위해 본 발명의 제1 형태에서는, 피시험 메모리를 시험하는 시험 장치에 있어서, 피시험 메모리의 각 페이지에 미리 정해진 테스트 데이터를 각각 쓰고 피시험 메모리를 시험하는 쓰기부와, 피시험 메모리의 시험 결과를 수납하는 페일 메모리 유닛을 구비하고, 페일 메모리 유닛은, 테스트 데이터 쓰기에 필요한 쓰기 시간을 각각의 페이지별로 측정하는 쓰기 시간 측정부와, 쓰기 시간을 미리 정해진 복수의 페이지에 걸쳐 곱셈하는 곱셈부와, 곱셈부가 곱셈한 값과 미리 정해진 기대값을 비교하여 피시험 메모리의 양호 여부를 판정하는 판정부를 구비하는 시험 장치를 제공한다.
곱셈부는 미리 정해진 페이지 수를 갖는 페이지군별로 쓰기 시간을 곱셈하고, 판정부는 페이지군별 쓰기 시간의 곱셈값에 기초하여 각각의 페이지군의 양호 여부를 판정할 수 있다. 페일 메모리 유닛은 각각의 페이지군에 대한 판정 결과를 각각의 페이지군에 대응하여 수납하는 페일 메모리를 더 구비할 수 있다.
페일 메모리 유닛은 쓰기 시간 측정부가 측정한 각각의 페이지에 대한 쓰기 시간에서 미리 정해진 평균 스펙값을 각각 감산한 편차값을 곱셈부에 입력하는 감산부를 더 구비하고, 판정부는 편차값의 곱셈값이 영보다 작은지 여부에 기초하여 각각의 페이지군의 양호 여부를 판정할 수 있다.
판정부는, 각각의 페이지군에 대한 쓰기 시간의 곱셈값이 미리 정해진 곱셈 기대값보다 큰지 여부를 페이지군별로 판정하는 제1 판정기와, 각각의 페이지군에 포함되는 각각의 페이지에 대한 쓰기 시간이 미리 정해진 절대 스펙값보다 큰지 여부를 페이지별로 판정하는 제2 판정기를 구비할 수 있다.
판정부는, 각각의 페이지군에 대해 쓰기 시간의 곱셈값이 곱셈 기대값 보다 작고, 또한, 해당 페이지군에 포함되는 모든 페이지의 쓰기 시간이 절대 스펙값 보다 작은 경우에 해당 페이지군을 양호 블록으로 판정하는 제3 판정기를 더 구비할 수 있다.
페일 메모리 유닛은, 곱셈 기대값을 미리 수납하고 제1 판정기에 공급하는 곱셈 기대값 레지스터와 절대 스펙값을 미리 수납하고 제2 판정기에 공급하는 절대 스펙값 레지스터를 더 구비할 수 있다.
페일 메모리 유닛은 제2 판정기에서 어느 페이지의 쓰기 시간이 절대 스펙값보다 크다고 판정된 경우에 곱셈부에서 해당 페이지의 쓰기 시간을 제외하여 곱셈시키고, 또한, 해당 페이지군에서의 최종 페이지의 페이지 수를 1 페이지 증가시키는 페이지군 제어부를 더 구비할 수 있다.
페일 메모리 유닛은 각각의 페이지에 대해 속하는 페이지군의 곱셈값이 곱셈 기대값 이하이고, 또한, 쓰기 시간이 절대 스펙값 이하라고 판정된 경우에 해당 페이지를 양호 페이지로 판정하는 제3 판정기와, 각각의 페이지에 대한 판정 결과를 페이지에 대응하여 수납하는 페일 메모리를 더 구비하여도 좋다.
페일 메모리 유닛은, 미리 정해진 페이지 수를 수납하는 페이지 수 레지스터와, 쓰기부의 테스트 데이터의 쓰기 주기와 거의 동기인 이네이블 신호의 펄스 수를 계수하는 카운터와, 카운터에서의 계수값이 페이지 수 레지스터가 수납한 페이지 수와 일치한 경우, 곱셈부에서의 곱셈값 및 카운터에서의 계수치를 리셋하는 리셋부를 더 구비하고, 페이지군 제어부는 제2 판정기에서 어느 페이지의 쓰기 시간이 절대 스펙값보다 크다고 판정된 경우에 카운터의 계수를 이네이블 신호의 1 펄스분 정지시키고 또한 곱셈부에 해당 페이지의 쓰기 시간의 곱셈을 금지시킬 수 있다.
페일 메모리 유닛은 병렬로 설치된 제1 곱셈부 및 제2 곱셈부를 갖고, 제1 곱셈부가 쓰기 시간을 곱셈하는 제1 페이지군과 제2 곱셈부가 쓰기 시간을 곱셈하는 제2 페이지군은 일부 페이지가 중복될 수 있다. 판정부는 제1 곱셈부가 곱셈한 값과 제2 곱셈부가 곱셈한 값 모두가 기대값 보다 작은 경우에 피시험 메모리를 양호한 품질로 판정할 수 있다.
본 발명의 제2 형태에서는 피시험 메모리를 시험하는 시험 방법에 있어, 피시험 메모리의 각 페이지에 미리 정해진 테스트 데이터를 각각 쓰기하여 피시험 메모리를 시험하는 쓰기 단계와, 피시험 메모리의 시험 결과를 수납하는 수납 단계를 구비하고, 수납 단계는 테스트 데이터의 쓰기에 필요한 쓰기 시간을 각각의 페이지별로 측정하는 쓰기 시간 측정 단계와, 쓰기 시간을 미리 정해진 복수의 페이지에 걸쳐 곱셈하는 곱셈 단계와, 곱셈 단계에서 곱셈한 값과 미리 정해진 기대값을 비교하여 피시험 메모리의 양호 여부를 판정하는 판정 단계를 구비하는 시험 방법을 제공한다.
한편, 상기 발명의 개요는 본 발명의 필요한 특징 모두를 열거한 것이 아니라 이들 특징군의 서브 콤비네이션 또한 발명이 될 수 있다.
도 1은 본 발명의 실시형태에 관한 시험 장치(100)의 구성의 일례를 도시한도면이다.
도 2는 페일 메모리 유닛(30)의 구성의 일례를 도시한 도면이다.
도 3은 도2에서 설명한 페일 메모리 유닛(30) 동작의 일례를 도시한 도면이다.
도 4는 종래의 시험 장치에 의한 시험 결과와 도 1 내지 도 3에서 설명한 시험 장치(100)에 의한 시험 결과의 일례를 도시한 도면이다. 도 4의 (a)는 종래의 시험 장치에 의한 시험 결과를 도시하고, 도 4의 (b)는 도 1 내지 도 3에서 설명한 시험 장치(100)에 의한 시험 결과를 도시한다.
도 5는 페일 메모리 유닛(30)의 구성의 다른 예를 도시한 도면이다.
도 6은 도5에서 설명한 페일 메모리 유닛(30)의 동작의 일례를 도시한 도면이다.
도 7은 페일 메모리 유닛(30)의 구성의 다른 예를 도시한 도면이다.
도 8은 도 7에서 설명한 페일 메모리 유닛(30)의 동작의 일례를 도시한 도면이다.
도 9는 페일 메모리 유닛(30)의 구성의 다른 예를 도시한 도면이다.
도 10은 도 9에서 설명한 페일 메모리 유닛(30)의 동작의 일례를 도시한 도면이다.
도 11은 페일 메모리 유닛(30)의 구성의 다른 예를 도시한 도면이다.
도 12는 도 11에 나타낸 페일 메모리 유닛(30) 동작의 일례를 도시한 도면이다.
[부호의 설명]
10 패턴 발생부 12 파형 제어부
14 타이밍 발생부 16 비교부
18 핀 일렉트로닉스(pin electronics)부
20 드라이버(driver) 22 콤퍼레이터(comparator)
30 페일 메모리 유닛 32 쓰기 시간 측정부
34 곱셈부 36 곱셈 기대값 레지스터
38 판정부 40 페일 메모리
42 배드 블록 카운터(bad block counter)
44 평균 스펙 레지스터(specification register)
46 감산부 48 제2 판정기
50 제1 판정기 52 절대 스펙값 레지스터
54 제3 판정기 56 논리곱 회로
58 카운터 60 비교기
62 페이지 수 레지스터 64 비교기
65,66 논리합회로 70 페이지군 제어부
100 시험 장치 200 피시험 메모리
[발명의 실시를 위한 최선의 형태]
이하, 발명의 실시형태를 통해 본 발명을 설명하지만, 이하의 실시형태는 청구 범위에 관한 발명을 한정하는 것이 아니며, 또한 실시형태에서 설명되어 있는 특징의 조합 모두가 발명의 해결 수단에 필수인 것은 아니다.
도 1은 본 발명의 실시형태에 관한 시험 장치(100)의 구성의 일례를 도시한 도면이다. 시험 장치(100)는, 반도체 메모리 등의 피시험 메모리(200)를 시험하는 장치로서, 패턴 발생부(10), 파형 제어부(12), 타이밍 발생부(14), 비교부(16), 핀 일렉트로닉스(pin electronics)부(18) 및 페일 메모리 유닛(30)을 구비한다.
패턴 발생부(10)는, 예를 들어, 사용자가 설정하는 프로그램에 따라 피시험 메모리(200)를 시험하는 시험 패턴을 생성한다. 해당 시험 패턴에 기초하여 피시험 메모리(200)에 입력되는 신호 등이 생성된다.
파형 제어부(12)는, 패턴 발생부(10)로부터 주어지는 시험 패턴에 기초하여, 피시험 메모리(200)에 입력되는 시험 신호를 생성한다. 예를 들어, 파형 제어부(12)는, 주어진 타이밍 클럭(timing clock)에 동기하여 시험 패턴에 따른 전압 레벨을 나타내는 시험 신호를 생성한다. 타이밍 발생부(14)는, 파형 제어부(12)에 입력되는 타이밍 클럭을 생성한다.
핀 일렉트로닉스부(18)는, 피시험 메모리(200) 사이에서 신호를 주고 받는다. 핀 일렉트로닉스부(18)는, 드라이버(20) 및 콤퍼레이터(22)를 갖는다. 드라이버(20)는, 파형 제어부(12)가 생성한 시험 신호를 피시험 메모리(200)에 입력한다. 예를 들어, 피시험 메모리(200)의 데이터 쓰기 시간을 측정하는 경우, 패턴 발생부(10), 파형 제어부(12) 및 드라이버(20)는, 피시험 메모리(200)의 각 페이지에 미리 정해진 테스트 데이터를 각각 쓰고, 피시험 메모리를 시험하는 쓰기부로서 기능한다. 또한, 콤퍼레이터(22)는, 피시험 메모리(200)가 출력하는 신호를 받는다.
비교부(16)는, 피시험 메모리(200)의 출력 신호의 신호 레벨이, 미리 설정된 참조 전압 레벨보다 큰 지 여부에 의해, 출력 신호를 이진 신호로 변환한다. 비교부(16)는, 출력 신호의 신호 레벨과 참조 전압 레벨의 비교를 타이밍 발생부(14)로부터 주어지는 타이밍 신호에 따라 행한다. 또한, 비교부(16)는, 이진 신호로 변환된 출력 신호와 주어지는 기대값 신호를 비교해도 좋다.
예를 들어, 피시험 메모리(200)의 데이터 쓰기 시간을 측정하는 경우, 비교부(16)는 피시험 메모리(200)의 ready/busy 신호(이하, RY/BY 신호라 한다)를 출력 신호로서 받고, RY/BY 신호가 소정의 기대값을 나타내는지 여부를 검출한다. RY/BY 신호는, 입력 데이터의 쓰기 처리 중에 제1 논리값을 나타내고, 해당 입력 데이터의 쓰기가 완료되고, 다음의 입력 데이터의 쓰기가 가능해진 경우에 제2 논리값을 나타내는 신호이다.
피시험 메모리(200)의 각 페이지에 대해 입력 데이터의 쓰기를 개시한 후, RY/BY 신호가 제2 논리값을 나타낼 때까지의 시간을 계측함으로써, 피시험 메모리(200)의 각 페이지의 데이터 쓰기 시간을 측정할 수 있다. 예를 들어, 해당 측정은, 페일 메모리 유닛(30)이 행하여도 좋다. 페일 메모리 유닛(30)은, 피시험 메모리(200)의 시험 결과를 수납한다. 예를 들어, 페일 메모리 유닛(30)은, 상술한 페이지별 데이터 쓰기 시간을 수납한다.
도 2는 페일 메모리 유닛(30)의 구성의 일례를 도시한 도면이다. 페일 메모리 유닛(30)은, 피시험 메모리(200)의 각 페이지에 미리 정해진 테스트 데이터를 쓴 경우에, 해당 테스트 데이터의 쓰기에 필요한 시간을 측정하여 수납한다. 본 예 에서 페일 메모리 유닛(30)은, 쓰기 시간 측정부(32), 곱셈부(34), 곱셈 기대값 레지스터(36), 판정부(38), 페일 메모리(40) 및 배드 블록 카운터(42)를 갖는다.
쓰기 시간 측정부(32)는, 테스트 데이터의 쓰기에 필요한 쓰기 시간을, 각각의 페이지별로 측정한다. 쓰기 시간 측정부(32)는, 비교부(16)에서의 비교 결과에 기초하여 해당 쓰기 시간을 측정해도 좋다. 예를 들어, 쓰기 시간 측정부(32)는, 패턴 발생부(10)로부터 해당 테스트 데이터의 쓰기를 개시했다는 취지의 통지를 받고, 해당 통지를 받은 후, RY/BY 신호가 제2 논리값을 나타낼때 까지의 기간을 측정해도 좋다. 해당 측정은, 예를 들어 해당 기간 중 시험 장치(100)의 시스템 클럭 등을 계수하는 것에 의해 행할 수 있다.
곱셈부(34)는 쓰기 시간 측정부(32)가 측정한 쓰기 시간을 미리 정해진 복수의 페이지에 걸쳐 곱셈한다. 예를 들어, 곱셈부(34)는 미리 정해진 페이지 수를 갖는 페이지군별로 쓰기 시간을 곱셈해도 좋다. 해당 페이지군은, 피시험 메모리(200)에 대해 미리 설정된 페이지 블록이어도 좋다. 각 페이지 블록에 포함되는 페이지 수는 피시험 메모리(200)의 실장 시에 요구되는 사양에 따라 정해져도 좋다.
곱셈부(34)에는 패턴 발생부(10)로부터 이네이블(enable) 신호 및 리셋(reset) 신호가 주어진다. 해당 이네이블 신호는, 곱셈부(34)에 쓰기 시간의 곱셈을 허가할지 아니면 금지할지를 제어하는 신호이고, 리셋 신호는 곱셈부(34)에서의 쓰기 시간의 곱셈값을 초기화하는 신호이다. 예를 들어 패턴 발생부(10)는, 쓰기 시간을 측정하는 시험을 행하는 경우에, 곱셈부(34)에 쓰기 시간의 곱셈을 허가 해도 좋다. 또한, 패턴 발생부(10)는 페이지군의 쓰기 시간을 곱셈할 때 마다 곱셈부(34)에서의 곱셈값을 초기화한다.
판정부(38)는 곱셈부(34)가 곱셈한 값과 미리 정해진 기대값을 비교하고, 피시험 메모리(200)의 양호 여부를 판정한다. 예를 들어, 판정부(38)는, 페이지군별 쓰기 시간의 곱셈값에 기초하여, 각각의 페이지군의 양호 여부를 판정해도 좋다. 이 경우, 곱셈 기대값 레지스터(36)는, 페이지군별 곱셈 기대값을 수납한다. 또한, 판정부(38)는, 곱셈부(34)가 곱셈한 쓰기 시간이 곱셈 기대값 보다 큰 경우에 해당 페이지군을 불량으로 판정해도 좋다.
판정부(38)에는, 패턴 발생부(10)로부터 이네이블 신호가 주어진다. 해당 이네이블 신호는, 판정부(38)에 페이지군의 양호 여부를 판정시킬지 여부를 제어하는 신호이다. 예를 들어, 패턴 발생부(10)는, 곱셈부(34)가 미리 정해진 페이지 수의 쓰기 시간을 곱셈한 경우에, 판정부(38)에 해당 곱셈값과 곱셈 기대값을 비교시켜도 좋다.
페일 메모리(40)는, 각각의 페이지군에 대한 판정 결과를, 각각의 페이지군에 대응하여 수납한다. 예를 들어, 페일 메모리(40)의 각 어드레스는, 피시험 메모리(200)의 각 페이지군에 대응하고, 페일 메모리(40)는 각 판정 결과를 대응하는 어드레스에 수납한다. 페일 메모리(40)가 어느 어드레스에 판정 결과를 수납하는가는, 예를 들어, 패턴 발생부(10)가 제어해도 좋다. 페일 메모리(40)가 수납한 판정 결과는, 대응하는 페이지군의 마스크 데이터(mask data)로서 이용되어도 좋다. 예를 들어, 해당 판정 결과를 이용하여 피시험 메모리(200)의 실 사용시에 있어, 불 량 페이지군의 사용을 금지하여도 좋다. 또한, 피시험 메모리(200) 시험시에 있어, 불량 페이지군의 시험을 생략하여도 좋다.
배드 블록 카운터(42)는, 판정부(38)가 불량으로 판정한 페이지군의 수를 계수한다. 해당 계수값이 미리 정해진 일정값 보다 커진 경우, 배드 블록 카운터(42)는 패턴 발생부(10)에 대해 그 취지를 통지한다. 패턴 발생부(10)는, 해당 통지를 받은 경우, 해당 피시험 메모리(200)에 대한 시험을 정지한다.
이와 같은 구성에 의해, 피시험 메모리(200)의 실 사용시에 요구되는 스펙에 적합한 시험을 행할 수 있다. 이로 인해, 종래의 시험 장치에 비해 피시험 메모리(200)의 수율을 향상시킬 수 있다.
도 3은 도 2에서 설명한 페일 메모리 유닛(30)의 동작의 일례를 도시한 도면이다. 도 3에서 각 페이지의 파형은 해당 페이지에 테스트 데이터의 쓰기를 한 경우의 RY/BY 신호 파형의 일례이다. 본 예에 있어 RY/BY 신호는, 테스트 데이터의 쓰기 처리 중에 Ｌ 논리를 나타내고, 테스트 데이터의 쓰기가 종료되고 다음의 테스트 데이터 쓰기가 가능해진 경우에 Ｈ 논리를 나타낸다.
또한, 본 예에 있어 각 페이지군(페이지 블록)은, 각각 N 페이지를 갖는다. 또한, 본 예에 있어, 하나의 페이지군에 대한 곱셈 기대값을 N×600㎲로 한다. 이 경우, 종래의 시험 장치에서는 모든 페이지의 데이터 쓰기 시간이 600㎲ 이하인 경우에, 해당 페이지군을 양호로 판정한다. 도 3에 나타낸 예에서는, 페이지 1 및 페이지 2의 데이터 쓰기 시간이 600㎲ 보다 크므로 종래의 시험 장치에서는 해당 페이지군이 불량으로 판정된다.
이에 반해, 도 2에서 설명한 페일 메모리 유닛(30)은, 각각의 페이지군에 포함되는 페이지의 데이터 쓰기 시간을 곱셈하고, 곱셈값과 곱셈 기대값 N×600㎲를 비교한다. 이로 인해, 데이터 쓰기 시간이 곱셈 기대값의 1 페이지당 평균값(본 예에서는 600㎲) 보다 큰 페이지를 포함하는 페이지군이라도 페이지군 전체에서의 데이터 쓰기 시간이 곱셈 기대값 보다 작으면 해당 페이지군을 양호로 판정한다.
도 4는 종래의 시험 장치에 의한 시험 결과와 도 1 내지 도 3에서 설명한 시험 장치(100)에 의한 시험 결과의 일례를 도시한 도면이다. 도 4의 (a)는 종래의 시험 장치에 의한 시험 결과를 도시하고, 도 4의 (b)는 도 1 내지 도 3에서 설명한 시험 장치(100)에 의한 시험 결과를 도시한다. 또한, 도 4에서 가로축은 각 페이지의 데이터 쓰기 시간을 나타내고, 세로축은 각 데이터 쓰기 시간에 대응하는 페이지 수를 나타낸다.
도 4의(a)에 나타낸 바와 같이 종래의 시험 장치는, 모든 페이지의 쓰기 시간이 페이지군 전체에서의 쓰기 시간의 기대값을 페이지 수로 나눈 값, 예를 들어, 600㎲ 이하인 것이 요구된다. 이로 인해, 페이지군 전체에서는, 실 사용시에 요구되는 쓰기 시간을 만족하는 경우라도 불량으로 판정되는 경우가 있었다.
이에 반해, 도 4의 (b)에 나타낸 바와 같이, 시험 장치(100)는 페이지군에 포함되는 페이지의 쓰기 시간의 평균값과, 페이지군 전체에서의 쓰기 시간의 기대값을 페이지 수에서 나눈 값을 비교하게 된다. 이로 인해, 시험 장치(100)는 페이지군 전체에서 실 사용시에 요구되는 쓰기 시간을 만족하는 반도체 메모리를 정밀도 좋게 선별할 수 있다.
도 5는 페일 메모리 유닛(30)의 구성의 다른 예를 도시한 도면이다. 본 예에서의 페일 메모리 유닛(30)은, 도 2에 나타낸 페일 메모리 유닛(30)의 구성에 추가하여 평균 스펙 레지스터(44) 및 감산부(46)를 더 구비한다. 다른 구성 요소에 대해서는 도 2에서 동일한 부호가 부여된 구성 요소와 거의 동일한 기능을 갖는다.
평균 스펙 레지스터(44)는 미리 정해진 평균 스펙값을 수납한다. 해당 평균 스펙값은, 페이지군의 쓰기 곱셈 시간에 대해 미리 정해진 기대값을 페이지군에 포함되는 페이지 수에서 나눈 값이다.
감산부(46)는 쓰기 시간 측정부(32)가 측정한 각각의 페이지에 대한 쓰기 시간부터, 해당 평균 스펙값을 각각 감산한 편차값을 산출하여 곱셈부(34)에 입력한다. 예를 들어, 어느 페이지의 데이터 쓰기 시간이 580㎲이고 평균 스펙값이 600㎲인 경우, 감산부(46)는 해당 페이지의 쓰기 시간의 편차값으로 -20㎲를 곱셈부(34)에 입력한다.
또한, 본 예에서 곱셈 기대값 레지스터(36)는, 곱셈 기대값으로 0㎲를 수납한다. 즉, 판정부(38)는 곱셈부(34)가 산출하는 해당 편차값의 곱셈값이 0보다 작은지 여부에 기초하여 각각의 페이지군의 양호 여부를 판정한다.
본 예에서의 페일 메모리 유닛(30)에 의하면, 곱셈부(34)에 입력되는 값을 작게할 수 있다. 즉, 곱셈부(34)에서 연산하는 값의 비트 수를 저감할 수 있다. 이로 인해, 곱셈부(34) 등의 회로 규모를 저감할 수 있다.
도 6은 도 5에서 설명한 페일 메모리 유닛(30)의 동작의 일례를 도시한 도면이다. 상술한 바와 같이, 페일 메모리 유닛(30)은 각 페이지의 데이터 쓰기 시간부 터 평균 스펙값을 감산하여 곱셈한다. 이로 인해, 곱셈부(34)에 입력되는 데이터(편차값)의 비트 수, 곱셈부(34)가 출력하는 데이터(곱셈값)의 비트 수를 저감할 수 있다.
도 7은 페일 메모리 유닛(30)의 구성의 다른 예를 도시한 도면이다. 본 예에서의 페일 메모리 유닛(30)은 도 5에 나타낸 페일 메모리 유닛(30)의 구성에 추가하여 절대 스펙값 레지스터(52)를 더 구비한다. 또한, 본 예에서의 판정부(38)는 제1 판정기(50), 제2 판정기(48) 및 제3 판정기(54)를 갖는다. 다른 구성 요소에 대해서는 도 5에서 동일한 부호가 부여된 구성 요소와 거의 동일한 기능을 갖는다.
절대 스펙값 레지스터(52)는, 미리 정해진 절대 스펙값을 수납한다. 해당 절대 스펙값 레지스터(52)는, 평균 스펙값 보다 큰 절대 스펙값을 수납한다. 데이터 플래쉬 메모리 등의 반도체 메모리에서는, 상술한 바와 같이 페이지군에서의 쓰기 시간의 곱셈값이 문제가 되므로, 1 페이지당 쓰기 시간은 보통은 필요없다. 그러나, 디바이스 설계상 명백하게 이상할 정도로 큰 쓰기 시간을 필요로 하는 페이지가 존재하는 것은 문제이다. 이러한 페이지는 어떠한 구조 상의 불량을 가질 가능성이 있기 때문이다.
이로 인해, 본 예에서의 페일 메모리 유닛(30)은 구조 상의 불량에 의해 이상할 정도로 큰 쓰기 시간을 필요로 하는 페이지를 선별하기 위해, 절대 스펙값을 이용하여 각 페이지의 이상을 검출한다. 제2 판정기(48)는 쓰기 시간 측정부(32)가 측정한 각 페이지의 데이터 쓰기 시간이 절대 스펙값 레지스터(52)가 수납한 절대 스펙값 보다 큰 지 여부에 의해 각 페이지의 양호 여부를 판정한다.
또한, 제1 판정기(50)는 각 페이지군에 대한 데이터 쓰기 시간의 곱셈값이 미리 정해진 곱셈 기대값보다 큰 지 여부를 페이지군별로 판정한다. 그리고 제3 판정기(54)는 각각의 페이지군에 대해 데이터 쓰기 시간의 곱셈값이 곱셈 기대값 보다 작고, 또한, 해당 페이지군에 포함되는 모든 페이지의 데이터 쓰기 시간이 절대 스펙값 보다 작은 경우에, 해당 페이지군을 양호 블록으로 판정한다. 또한, 제3 판정기(54)는, 각각의 페이지군에 대해, 데이터 쓰기 시간의 곱셈값이 곱셈 기대값 보다 크거나 또는 해당 페이지군에 포함되는 어느 페이지의 데이터 쓰기 시간이 절대 스펙값 보다 큰 경우에 해당 페이지군을 불량 블록으로 판정한다.
도 8은 도 7에서 설명한 페일 메모리 유닛(30)의 동작의 일례를 도시한 도면이다. 도 8에서 제1 판정은 제1 판정기(50)에서의 각 페이지군에 대한 판정 결과를 나타내고, 제2 판정은 제2 판정기(48)에서의 각 페이지에 대한 판정 결과를 나타낸다.
본 예에서는, 피시험 메모리(200)가 3개의 페이지 블록(page block)을 갖고, 각 페이지 블록이 2개의 페이지군을 갖고, 각 페이지군이 각각 16페이지를 갖는다. 또한 본 예에서는, 페이지군별 데이터 쓰기 시간의 곱셈 기대값을 16×600㎲로 하고, 절대 스펙값을 1000㎲로 하여 설명한다. 본 예에서의 페일 메모리 유닛(30)은, 페이지 블록에 포함되는 모든 페이지군이 양호인 경우에, 해당 페이지 블록을 양호로 판정한다. 페이지군의 양호 여부는 도 2 내지 도 7에서 설명한 방법에 의해 판정한다.
도 8에 도시된 바와 같이, 제2 페이지의 데이터 쓰기 시간은 1020㎲이고 절 대 스펙값 보다 크다. 이로 인해, 제2 페이지에 대응하는 제2 판정은 페일(fail, 논리값 1)이 된다. 이 경우, 제2 페이지를 포함하는 제1 페이지군의 데이터 쓰기 시간의 곱셈값이 곱셈 기대값 보다 작고 제1 판정이 패스(pass, 논리값 0)이어도, 해당 페이지군은 불량 블록으로 판정된다. 이로 인해, 제1 페이지 블록은 불량 블록으로 판정되고, 페일 메모리(40)는 해당 페이지 블록에 대응하는 블록 마스크 데이터(block mask data)로서 논리값 1을 수납한다.
또한, 도 8에 나타내는 바와 같이, 제2 페이지 블록에 포함되는 제3 페이지군 및 제4 페이지군은 데이터 쓰기 시간의 곱셈값이 각각 곱셈 기대값보다 작다. 또한, 각 페이지군에 포함되는 페이지의 데이터 쓰기 시간은 각각 절대 스펙값보다 작다. 이 경우 제1 판정 및 제2 판정은 모두 패스(논리값 0)가 되고, 해당 페이지 블록은 양호 블록으로 판정된다.
또한, 도 8에 나타낸 바와 같이, 제6 페이지군의 데이터 쓰기 시간의 곱셈값은 곱셈 기대값 보다 크다. 이 경우, 해당 페이지군을 포함하는 제3 페이지 블록은 불량 블록으로 판정된다. 이와 같은 제어에 의해 실사용 시에 요구되는 스펙을 만족하고, 또한 구조 상의 불량이 없는 피시험 메모리(200)를 선별할 수 있다.
도 9는 페일 메모리 유닛(30)의 구성의 다른 예를 도시한 도면이다. 본 예에서의 페일 메모리 유닛(30)은 도 7에 나타낸 페일 메모리 유닛(30)의 구성에 추가하여 논리곱 회로(56), 페이지군 제어부(70), 및 논리합 회로(65)를 더 구비한다. 다른 구성 요소에 대해서는, 도 7에서 동일한 부호가 부여된 구성 요소와 거의 동일한 기능을 갖는다.
페이지군 제어부(70)는, 제2 판정기(48)에서 어느 페이지의 데이터 쓰기 시간이 절대 스펙값보다 크다고 판정된 경우에, 곱셈부(34)에서 해당 페이지의 쓰기 시간을 제외하고 곱셈시키고, 또한 해당 페이지군에서의 최종 페이지의 페이지 수를 1 페이지 증가시킨다. 또한, 해당 페이지를 마스크하는 데이터를 수납하고, 해당 페이지의 사용을 금지한다. 이와 같은 구성에 의해, 페이지군에 포함되는 페이지의 일부에 장해가 있는 경우라도 문제가 없는 다른 페이지를 유효하게 활용할 수 있다.
본 예에 있어, 페이지군 제어부(70)는 카운터(58), 비교기(60), 및 페이지 수 레지스터(62)를 갖는다. 페이지 수 레지스터(62)는 페이지군에 포함되어야 하는 페이지 수를 수납한다. 예를 들어, 하나의 페이지군에 16페이지가 포함되어야 하는 경우 페이지 수 레지스터(62)는 페이지 수로서 16을 수납한다.
카운터(58)는 쓰기 시간 측정부(32)가 데이터 쓰기 시간을 측정한 페이지 수를 계수한다. 예를 들어, 드라이버(20)는 미리 정해진 쓰기 주기로 테스트 데이터를 피시험 메모리(200)에 입력하고, 쓰기 시간 측정부(32)는, 해당 쓰기 주기와 거의 동기하여 각각의 페이지의 데이터 쓰기 시간을 측정한다. 카운터(58)는 해당 쓰기 주기를 규정하는 이네이블 신호의 펄스를 계수해도 좋다. 해당 이네이블 신호는 논리곱 회로(56)를 매개로 카운터(58)에 주어질 수 있다.
비교기(60)는 페이지 수 레지스터(62)가 수납한 페이지 수와 카운터(58)가 출력하는 계수값이 일치한 경우에, 제1 판정기(50)에 판정 처리를 행하도록 한다. 또한, 비교기(60)는 페이지 수 레지스터(62)가 수납한 페이지 수와 카운터(58)가 출력하는 계수값이 일치한 경우에, 카운터(58)의 계수값 및 곱셈부(34)에서의 곱셈값을 초기값으로 리셋하는 리셋부로서 추가로 기능한다. 이와 같은 제어에 의해 소정의 페이지 수별로, 즉 페이지군별로 쓰기 시간의 곱셈값을 이용한 제1 판정을 행할 수 있다.
또한 논리합 회로(65)는 제2 판정기(48)에서의 각 페이지에 대한 판정 결과를 순차적으로 받는다. 논리합 회로(65)는, 해당 판정 결과와 페일 메모리(40)가 출력하는 마스크 데이터의 논리합을 출력한다. 해당 마스크 데이터는, 해당 페이지군에 대해 미리 수납되어 있는 데이터이어도 좋다. 예를 들어, 해당 시험 보다 전에 이루어진 시험에 의해, 해당 페이지군이 불량 블록이라고 판정된 경우, 페일 메모리(40)는 해당 페이지군에 대해 페일(논리값 1)을 마스크 데이터(mask data)로서 수납한다. 즉, 논리합 회로(65)는 해당 페이지에 대한 제2 판정기(48)의 판정 결과 및 해당 페이지군에 대한 마스크 데이터의 적어도 하나가 논리값 1을 나타내는 경우에 논리값 1을 출력한다.
논리곱 회로(56)는 논리합 회로(65)가 출력하는 신호를 반전한 신호와 패턴 발생부(10)로부터 주어지는 이네이블 신호의 논리곱을 출력한다. 즉, 논리곱 회로(56)는 논리합 회로(65)가 논리값 1을 출력한 경우에는 논리값 0을 출력한다. 논리곱 회로(56)가 출력하는 신호는 곱셈부(34) 및 카운터(58)를 제어하는 이네이블 신호로서 이용된다. 즉, 논리합 회로(65)가 논리값 1을 출력하고 있는 동안 논리곱 회로(56)는 카운터(58)에서의 계수 처리 및 곱셈부(34)에서의 곱셈 처리를 정지시킨다.
이와 같은 제어에 의해 제2 판정기(48)에서 어느 페이지의 데이터 쓰기 시간이 절대 스펙값 보다 크다고 판정된 경우에, 카운터(58)의 계수를 이네이블 신호의 1 펄스(pulse) 분 정지시키고, 또한, 곱셈부(34)에 해당 페이지의 쓰기 시간의 곱셈을 금지시킬 수 있다. 즉, 해당 페이지군에서의 최종 페이지의 페이지 수를 1 페이지 증가시키고, 또한, 곱셈부(34)에서 해당 페이지의 쓰기 시간을 제외하여 곱셈시킬 수 있다.
도 10은 도 9에서 설명한 페일 메모리 유닛(30)의 동작의 일례를 도시한 도면이다. 도 10에서 제1 판정은 제1 판정기(50)에서의 각 페이지군에 대한 판정 결과를 나타내고, 제2 판정은 제2 판정기(48)에서의 각 페이지에 대한 판정 결과를 나타낸다. 본 예에서는, 피시험 메모리(200)가 3개의 페이지군을 갖고, 각 페이지군의 페이지 수를 각각 8페이지로 한 예를 설명한다. 또한, 본 예에서는 페이지군별 데이터 쓰기 시간의 곱셈 기대값을 8×600㎲로 하고, 절대 스펙값을 1000㎲로 하여 설명한다.
도 10에 도시된 바와 같이, 제10 페이지의 데이터 쓰기 시간은 1560㎲이고, 절대 스펙값 보다 크다. 이 경우, 도 7에 나타낸 페일 메모리 유닛(30)은 해당 페이지를 포함하는 페이지군을 불량으로 판정한다. 이에 반해, 도 9에 나타낸 페일 메모리 유닛(30)은 해당 페이지를 불량으로 판정하고 해당 페이지를 마스크한다. 이 때, 해당 페이지군에 포함되는 다른 페이지는 마스크(mask)되지 않는다.
그리고, 해당 페이지를 포함하는 페이지군의 최종 페이지의 페이지 수를 1페이지 증가시킨다(본 예에서는, 제2 페이지군의 최종 페이지를 제16 페이지에서 제 17 페이지로 증가시킨다). 이와 같은 처리에 의해, 문제가 없는 페이지를 유효하게 활용할 수 있다.
도 11은 페일 메모리 유닛(30)의 구성의 다른 예를 도시한 도면이다. 본 예에서의 페일 메모리 유닛(30)은 병렬로 설치된 복수의 곱셈부(34-1~34-N, 이하 34로 총칭한다)를 갖는다. 또한, 판정부(38)는 병렬로 설치된 복수의 비교기(64-1~64-N, 이하 64로 총칭한다) 및 논리합 회로(66)를 갖는다.
도 12는 도 11에 나타낸 페일 메모리 유닛(30)의 동작의 일례를 나타내는 도이다. 본 예에서는, 각각의 페이지군이 8페이지를 갖는 경우에 대해 설명한다. 페일 메모리 유닛(30)은 페이지군이 갖는 페이지 수와 동수의 곱셈부(34) 및 비교기(64)를 가져도 좋다. 또한 본 예에서는, 페이지군별 데이터 쓰기 시간의 곱셈 기대값을 8×600㎲로 하여 설명한다.
각각의 곱셈부(34)는 각각 8 페이지를 갖는 페이지군의 데이터 쓰기 시간을 곱셈한다. 여기서, 각각의 곱셈부(34)에 대응하는 페이지군은 일부의 페이지가 중복되어도 좋다. 예를 들어, 각각의 곱셈부(34)에 대응하는 페이지군은 도 12에 도시된 바와 같이, 개시 페이지가 1페이지씩 다른 것이어도 좋다.
비교기(64)는, 대응하는 곱셈부(34)가 출력하는 곱셈값과 미리 정해진 곱셈 기대값을 비교한다. 그리고, 논리합 회로(66)는 복수의 비교기(64)가 출력하는 어느 곱셈값도 곱셈 기대값보다 작은 경우에, 피시험 메모리(200)가 양호라는 취지의 신호(논리값 0)를 출력한다. 도 12에서는 곱셈부(34-4)가 출력하는 곱셈값이 곱셈 기대값 보다 크므로, 논리합 회로(66)는 피시험 메모리(200)가 불량이라는 취지의 신호(논리값 1)를 출력한다. 이와 같은 시험에 의해, 페이지군을 어떻게 분할하는 경우라도, 스펙을 만족하는 피시험 메모리(200)를 선별할 수 있다.
이상, 본 발명을 실시형태를 이용하여 설명하였으나, 본 발명의 기술적 범위는 상기 실시형태에 기재된 범위로 한정되지 않는다. 상기 실시형태에 다양한 변경 또는 개량을 추가할 수 있는 것은 당업자에게 자명하다. 이와 같은 변경 또는 개량을 추가한 형태도 본 발명의 기술적 범위에 포함될 수 있는 것이 청구 범위의 기재에서 명백하다.
이상에서 알 수 있듯이, 본 발명의 하나의 실시형태에 의하면, 실사용 시에 요구되는 사양을 만족하는 피시험 메모리(200)를 수율 좋게 선별할 수 있다.

Claims (13)

  1. 피시험 메모리를 시험하는 시험 장치에 있어서,
    상기 피시험 메모리의 각 페이지에 미리 정해진 테스트 데이터를 각각 쓰고 상기 피시험 메모리를 시험하는 쓰기부;
    상기 피시험 메모리의 시험 결과를 수납하는 페일 메모리 유닛;
    을 구비하고,
    상기 페일 메모리 유닛은,
    상기 테스트 데이터의 쓰기에 필요한 쓰기 시간을 각각의 상기 페이지별로 측정하는 쓰기 시간 측정부;
    상기 쓰기 시간을 미리 정해진 복수의 상기 페이지에 걸쳐 곱셈하는 곱셈부; 및
    상기 곱셈부가 곱셈한 값과 미리 정해진 기대값을 비교하고 상기 피시험 메모리의 양호 여부를 판정하는 판정부;
    를 구비하는 시험 장치.
  2. 제1항에 있어서,
    상기 곱셈부는 상기 미리 정해진 페이지 수를 갖는 페이지군별로 상기 쓰기 시간을 곱셈하고,
    상기 판정부는 상기 페이지군별 상기 쓰기 시간의 곱셈값에 기초하여 각각의 상기 페이지군의 양호 여부를 판정하는 것을 특징으로 하는 시험 장치.
  3. 제2항에 있어서,
    상기 페일 메모리 유닛은,
    각각의 상기 페이지군에 대한 판정 결과를 각각의 상기 페이지군에 대응하여 수납하는 페일 메모리;
    를 더 구비한 것을 특징으로 하는 시험 장치.
  4. 제2항에 있어서,
    상기 페일 메모리 유닛은,
    상기 쓰기 시간 측정부가 측정한 각각의 상기 페이지에 대한 상기 쓰기 시간에서 미리 정해진 평균 스펙값을 각각 감산한 편차값을 상기 곱셈부에 입력하는 감산부;를 더 구비하고,
    상기 판정부는 상기 편차값의 곱셈값이 0보다 작은지 여부에 기초하여 각각의 상기 페이지군의 양호 여부를 판정하는 것을 특징으로 하는 시험 장치.
  5. 제2항에 있어서,
    상기 판정부는,
    각각의 상기 페이지군에 대한 상기 쓰기 시간의 상기 곱셈값이 미리 정해진 곱셈 기대값보다 큰 지 여부를 상기 페이지군별로 판정하는 제1 판정기; 및
    각각의 상기 페이지군에 포함되는 각각의 상기 페이지에 대한 상기 쓰기 시간이 미리 정해진 절대 스펙값 보다 큰 지 여부를 상기 페이지별로 판정하는 제2 판정기;
    를 구비하는 것을 특징으로 하는 시험 장치.
  6. 제5항에 있어서,
    상기 판정부는,
    각각의 상기 페이지군에 대해 상기 쓰기 시간의 상기 곱셈값이 상기 곱셈 기대값보다 작고, 또한, 해당 페이지군에 포함되는 모든 상기 페이지의 쓰기 시간이 상기 절대 스펙값보다 작은 경우에 해당 페이지군을 양호 블록으로 판정하는 제3 판정기;
    를 더 구비하는 것을 특징으로 하는 시험 장치.
  7. 제6항에 있어서,
    상기 페일 메모리 유닛은,
    상기 곱셈 기대값을 미리 수납하고 상기 제1 판정기에 공급하는 곱셈 기대값 레지스터; 및
    상기 절대 스펙값을 미리 수납하고 상기 제2 판정기에 공급하는 절대 스펙값 레지스터;
    를 더 구비하는 것을 특징으로 하는 시험 장치
  8. 제5항에 있어서,
    상기 페일 메모리 유닛은,
    상기 제2 판정기에서, 어느 상기 페이지의 상기 쓰기 시간이 상기 절대 스펙값보다 크다고 판정된 경우에, 상기 곱셈부에서 해당 페이지의 상기 쓰기 시간을 제외하여 곱셈시키고, 또한, 해당 페이지군에서의 최종 페이지의 페이지 수를 1 페이지 증가시키는 페이지군 제어부;
    를 더 구비하는 것을 특징으로 하는 시험 장치.
  9. 제8항에 있어서,
    상기 페일 메모리 유닛은,
    각각의 상기 페이지에 대해 속하는 상기 페이지군의 상기 곱셈값이 상기 곱셈 기대값 이하이고, 또한, 상기 쓰기 시간이 상기 절대 스펙값 이하라고 판정된 경우에, 해당 페이지를 양호 페이지로 판정하는 제3판정기; 및
    각각의 상기 페이지에 대한 판정 결과를 상기 페이지에 대응하여 수납하는 페일 메모리;
    를 더 구비하는 것을 특징으로 하는 시험 장치.
  10. 제8항에 있어서,
    상기 페일 메모리 유닛은,
    상기 미리 정해진 페이지 수를 수납하는 페이지 수 레지스터;
    상기 쓰기부의 상기 테스트 데이터의 쓰기 주기와 거의 동기인 이네이블 신호의 펄스 수를 계수하는 카운터; 및
    상기 카운터에서의 계수값이 상기 페이지 수 레지스터가 수납한 페이지 수와 일치한 경우에, 상기 곱셈부에서의 곱셈값 및 상기 카운터에서의 계수값을 리셋하는 리셋부;
    를 더 구비하고,
    상기 페이지군 제어부는, 상기 제2 판정기에서 어느 상기 페이지의 상기 쓰기 시간이 상기 절대 스펙값보다 크다고 판정된 경우에, 상기 카운터의 계수를 상기 이네이블 신호의 1 펄스 분 정지시키고, 또한, 상기 곱셈부에 해당 페이지의 상기 쓰기 시간의 곱셈을 금지시키는 것을 특징으로 하는 시험 장치.
  11. 제8항에 있어서,
    상기 페일 메모리 유닛은,
    병렬로 설치된 제1 상기 곱셈부 및 제2 상기 곱셈부를 갖고,
    상기 제1 곱셈부가 상기 쓰기 시간을 곱셈하는 제1 상기 페이지군과, 상기 제2 곱셈부가 상기 쓰기 시간을 곱셈하는 제2 상기 페이지군은 일부의 페이지가 중복되는 것을 특징으로 하는 시험 장치.
  12. 제11항에 있어서,
    상기 판정부는, 상기 제1 곱셈부가 곱셈한 값과 상기 제2 곱셈부가 곱셈한 값 모두가 상기 기대값보다 작은 경우에 상기 피시험 메모리를 양호로 판정하는 것을 특징으로 하는 시험 장치.
  13. 피시험 메모리를 시험하는 시험 방법에 있어서,
    상기 피시험 메모리의 각 페이지에 미리 정해진 테스트 데이터를 각각 쓰고, 상기 피시험 메모리를 시험하는 쓰기 단계; 및
    상기 피시험 메모리의 시험 결과를 수납하는 수납 단계;
    를 구비하고,
    상기 수납 단계는,
    상기 테스트 데이터의 쓰기에 필요한 쓰기 시간을 각각의 상기 페이지별로 측정하는 쓰기 시간 측정 단계;
    상기 쓰기 시간을 미리 정해진 복수의 상기 페이지에 걸쳐 곱셈하는 곱셈 단계; 및
    상기 곱셈 단계에서 곱셈한 값과 미리 정해진 기대값을 비교하고, 상기 피시험 메모리의 양호 여부를 판정하는 판정 단계;
    를 구비하는 시험 방법.
KR1020077021536A 2005-12-09 2006-11-24 시험 장치 및 시험 방법 KR100899856B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/298,562 US7363556B2 (en) 2005-12-09 2005-12-09 Testing apparatus and testing method
US11/298,562 2005-12-09

Publications (2)

Publication Number Publication Date
KR20070108552A true KR20070108552A (ko) 2007-11-12
KR100899856B1 KR100899856B1 (ko) 2009-05-29

Family

ID=38122672

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020077021536A KR100899856B1 (ko) 2005-12-09 2006-11-24 시험 장치 및 시험 방법

Country Status (7)

Country Link
US (1) US7363556B2 (ko)
EP (1) EP1959455A4 (ko)
JP (1) JP4594989B2 (ko)
KR (1) KR100899856B1 (ko)
CN (1) CN101147205A (ko)
TW (1) TWI324775B (ko)
WO (1) WO2007066523A1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5089396B2 (ja) * 2005-10-12 2012-12-05 株式会社アドバンテスト 試験装置、ピンエレクトロニクスカード、電気機器、及びスイッチ
US7904750B2 (en) * 2006-03-24 2011-03-08 Broadcom Corporation Sector-oriented hardware defect compression based on format information
US7567472B2 (en) * 2006-04-12 2009-07-28 Micron Technology, Inc. Memory block testing
US7788564B2 (en) * 2007-10-12 2010-08-31 Teradyne, Inc. Adjustable test pattern results latency
KR100921222B1 (ko) 2007-10-24 2009-10-12 주식회사 아이티엔티 반도체 테스트 헤드 장치
KR101190742B1 (ko) * 2010-12-06 2012-10-12 에스케이하이닉스 주식회사 메모리의 콘트롤러 및 이를 포함하는 스토리지 시스템, 메모리의 수명 측정 방법
US9092353B1 (en) 2013-01-29 2015-07-28 Pmc-Sierra Us, Inc. Apparatus and method based on LDPC codes for adjusting a correctable raw bit error rate limit in a memory system
US10230396B1 (en) 2013-03-05 2019-03-12 Microsemi Solutions (Us), Inc. Method and apparatus for layer-specific LDPC decoding
US9813080B1 (en) 2013-03-05 2017-11-07 Microsemi Solutions (U.S.), Inc. Layer specific LDPC decoder
US9397701B1 (en) 2013-03-11 2016-07-19 Microsemi Storage Solutions (Us), Inc. System and method for lifetime specific LDPC decoding
US9590656B2 (en) 2013-03-15 2017-03-07 Microsemi Storage Solutions (Us), Inc. System and method for higher quality log likelihood ratios in LDPC decoding
US9450610B1 (en) 2013-03-15 2016-09-20 Microsemi Storage Solutions (Us), Inc. High quality log likelihood ratios determined using two-index look-up table
US9454414B2 (en) 2013-03-15 2016-09-27 Microsemi Storage Solutions (Us), Inc. System and method for accumulating soft information in LDPC decoding
US9417804B2 (en) 2014-07-07 2016-08-16 Microsemi Storage Solutions (Us), Inc. System and method for memory block pool wear leveling
US9305661B2 (en) * 2014-09-03 2016-04-05 Microsemi Storage Solutions (U.S.), Inc. Nonvolatile memory system that uses programming time to reduce bit errors
CN105469834B (zh) * 2014-09-12 2018-08-24 上海华虹宏力半导体制造有限公司 嵌入式闪存的测试方法
US10332613B1 (en) 2015-05-18 2019-06-25 Microsemi Solutions (Us), Inc. Nonvolatile memory system with retention monitor
US9799405B1 (en) 2015-07-29 2017-10-24 Ip Gem Group, Llc Nonvolatile memory system with read circuit for performing reads using threshold voltage shift read instruction
US10593421B2 (en) 2015-12-01 2020-03-17 Cnex Labs, Inc. Method and apparatus for logically removing defective pages in non-volatile memory storage device
US9886214B2 (en) 2015-12-11 2018-02-06 Ip Gem Group, Llc Nonvolatile memory system with erase suspend circuit and method for erase suspend management
US9892794B2 (en) 2016-01-04 2018-02-13 Ip Gem Group, Llc Method and apparatus with program suspend using test mode
US9899092B2 (en) 2016-01-27 2018-02-20 Ip Gem Group, Llc Nonvolatile memory system with program step manager and method for program step management
US10291263B2 (en) 2016-07-28 2019-05-14 Ip Gem Group, Llc Auto-learning log likelihood ratio
US10283215B2 (en) 2016-07-28 2019-05-07 Ip Gem Group, Llc Nonvolatile memory system with background reference positioning and local reference positioning
US10236915B2 (en) 2016-07-29 2019-03-19 Microsemi Solutions (U.S.), Inc. Variable T BCH encoding
CN110249472B (zh) * 2017-02-23 2023-07-21 株式会社村田制作所 蓄电板及电池
JP6414297B1 (ja) 2017-08-18 2018-10-31 富士通株式会社 メモリコントローラ、情報処理システム、及び不揮発性メモリの不良判断方法
CN109616151A (zh) * 2019-03-11 2019-04-12 深兰人工智能芯片研究院（江苏）有限公司 一种测试存储器数据处理效率的方法及装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01120000A (ja) 1987-11-02 1989-05-12 Mitsubishi Electric Corp 消去可能型プログラムｒｏｍのテスト方法
JP2716906B2 (ja) * 1992-03-27 1998-02-18 株式会社東芝 不揮発性半導体記憶装置
JP3135673B2 (ja) * 1992-05-08 2001-02-19 株式会社東芝 メモリのデータ書き込み装置
US5436913A (en) * 1992-06-02 1995-07-25 Kabushiki Kaisha Toshiba Non-volatile semiconductor memory device using successively longer write pulses
US5778440A (en) * 1994-10-26 1998-07-07 Macronix International Co., Ltd. Floating gate memory device and method for terminating a program load cycle upon detecting a predetermined address/data pattern
US6789224B2 (en) * 2000-01-18 2004-09-07 Advantest Corporation Method and apparatus for testing semiconductor devices
JP4601119B2 (ja) 2000-05-02 2010-12-22 株式会社アドバンテスト メモリ試験方法・メモリ試験装置
US6574168B2 (en) * 2000-09-05 2003-06-03 Advantest Corporation Time measuring device and testing apparatus
JP2002202350A (ja) * 2000-12-28 2002-07-19 Advantest Corp 半導体試験装置
JP2003058842A (ja) 2001-08-10 2003-02-28 Denso Corp ページング管理機能付きｉｄタグ
JP3866627B2 (ja) * 2002-07-12 2007-01-10 株式会社東芝 不揮発性半導体メモリ

Also Published As

Publication number Publication date
JP4594989B2 (ja) 2010-12-08
KR100899856B1 (ko) 2009-05-29
EP1959455A1 (en) 2008-08-20
CN101147205A (zh) 2008-03-19
US20070136628A1 (en) 2007-06-14
WO2007066523A1 (ja) 2007-06-14
TWI324775B (en) 2010-05-11
US7363556B2 (en) 2008-04-22
JPWO2007066523A1 (ja) 2009-05-14
EP1959455A4 (en) 2009-03-11
TW200723287A (en) 2007-06-16

Similar Documents

Publication Publication Date Title
KR100899856B1 (ko) 시험 장치 및 시험 방법
US6377065B1 (en) Glitch detection for semiconductor test system
US5410687A (en) Analyzing device for saving semiconductor memory failures
KR100432965B1 (ko) 반도체 디바이스 시험방법 및 그의 장치
US7725794B2 (en) Instruction address generation for test apparatus and electrical device
US7782064B2 (en) Test apparatus and test module
US7216271B2 (en) Testing apparatus and a testing method
JP4153957B2 (ja) 試験システム、付加装置および試験方法
KR100973859B1 (ko) 시험 장치, 및 시험 방법
JP4355704B2 (ja) 測定装置、測定方法、及び試験装置
KR20100103212A (ko) 복수개의 테스트 모듈을 구비하는 테스트 보드 및 이를 구비하는 테스트 시스템
KR101113437B1 (ko) 시험 장치
US8072232B2 (en) Test apparatus that tests a device under test having a test function for sequentially outputting signals
JP2009076125A (ja) 半導体試験装置
KR100847913B1 (ko) 시험 장치, 및 시험 방법
JP2008117500A (ja) デバイス試験装置
JP3934384B2 (ja) 半導体デバイス試験装置
US5930186A (en) Method and apparatus for testing counter and serial access memory
KR100858921B1 (ko) 반도체 집적 회로 시험 장치 및 방법
US7379837B1 (en) Method and system for testing integrated circuits
JP2009293930A (ja) 測定装置および試験装置
JP2011191092A (ja) 測定方法

Legal Events

Date Code Title Description
A201 Request for examination
PA0105 International application

Patent event date: 20070919

Patent event code: PA01051R01D

Comment text: International Patent Application

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20081021

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20090313

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20090521

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20090522

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20120507

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20120507

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20130503

Start annual number: 5

End annual number: 5

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20150409