JP5089396B2 - 試験装置、ピンエレクトロニクスカード、電気機器、及びスイッチ - Google Patents

Description

本発明は、半導体回路等の被試験デバイスを試験する試験装置、試験装置に用いられるピンエレクトロニクスカード、電気機器、及びスイッチに関する。特に、本発明はサージ等から内部回路を保護する試験装置等に関する。本出願は、下記の日本出願に関連する。文献の参照による組み込みが認められる指定国については、下記の出願に記載された内容を参照により本出願に組み込み、本出願の一部とする。
特願２００５−２９７８２３ 出願日 ２００５年１０月１２日

半導体回路等の被試験デバイスを試験する試験装置として、被試験デバイスと信号の授受を行うピンエレクトロニクスカードを備える装置が考えられる。ピンエレクトロニクスカードは、内部回路（例えば、ドライバコンパレータ）と、当該内部回路を被試験デバイスの入出力ピンと接続するか否かを切り替えるスイッチ（リレー）とを有する。

被試験デバイスに高周波数の試験信号を入力する場合、当該スイッチの通過特性が問題となるので、当該スイッチは、伝送線路長を短くするべく、より小型のものを用いることが好ましい。当該スイッチとして、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）技術を用いたＭＥＭＳスイッチを用いていることができる。

当該ＭＥＭＳスイッチは、例えば熱膨張率の異なる２種類の金属板を張り合わせたカンチレバーを形成し、当該カンチレバーをヒータ等により加熱するか否かが切り替わることにより、スイッチとして機能する。例えば、非加熱時にオフ状態となり、過熱時にオン状態となる、ノーマリオフのバイメタルスイッチを用いることができる。

カンチレバーを加熱するヒータは、ピンエレクトロニクスカードの電源から、電源電力を受け取る。このため、ピンエレクトロニクスカードの搬送時等のように、ピンエレクトロニクスカードに電源電力が印加されていない場合、当該スイッチはオフ状態となり、内部回路は外部から遮断される。このため、例えば、静電気等により、ピンエレクトロニクスカードの外部端子にサージが生じた場合であっても、内部回路にはサージが伝送されず、内部回路が保護される。現在、関連する特許文献等は認識していないので、その記載を省略する。

しかし、ノーマリオフのバイメタルスイッチは、オフ状態で長期間放置され、又はオンオフを繰り返すと、オフ状態におけるカンチレバーの反り量が劣化してしまう。オフ状態におけるカンチレバーの反り量が劣化した場合、カンチレバーが固定接点と誤接触する問題が生じてしまう。

また、周囲温度の変化により、オフ状態におけるカンチレバーの反り量が変動するので、オン状態に制御した場合のカンチレバーと固定接点との間の接圧が、周囲温度に応じて変動する。接点の開閉寿命は、接圧に依存するので、予め定められた範囲の接圧で動作させることが好ましい。しかし、接圧の範囲を定めると、使用する周囲温度が限定されてしまう。

また、バイメタルスイッチは、カンチレバー及び固定接点を密封するパッケージ部を有する。当該パッケージ部は、表裏面のガラス基板と、側面のシリコン基板とを陽極接合することにより、形成される。しかし、陽極接合は、２００℃から４００℃程度の高温に加熱した状態で、高電圧を印加することにより行われる。このため、ノーマリオフのバイメタルスイッチを製造する場合、陽極接合時に印加される高温により、カンチレバーと固定接点が接触した状態で、高電圧が印加される。カンチレバーと固定接点とが接触した状態で高電圧が印加されると、カンチレバーと固定接点とが接合されるソフトスティックの問題が生じる。このため、ノーマリオフのバイメタルスイッチを用いたピンエレクトロニクスカードは、生産の歩留まりが悪化してしまう。

このため本発明の一つの側面においては、上述した課題を解決することのできる試験装置、ピンエレクトロニクスカード、電気機器、及びスイッチを提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。

上記課題を解決するために、本発明の第１の形態においては、被試験デバイスを試験する試験装置であって、被試験デバイスと信号の授受を行うピンエレクトロニクス部と、ピンエレクトロニクス部を介して、被試験デバイスに試験パターンを入力するパターン発生部と、ピンエレクトロニクス部を介して、被試験デバイスの出力信号を受け取り、出力信号に基づいて、被試験デバイスの良否を判定する判定部とを備え、ピンエレクトロニクス部は、被試験デバイスと信号の授受を行う内部回路と、内部回路を、被試験デバイスと接続する第１伝送線路と、被試験デバイスの非試験時に、第１伝送線路を接地電位に接続し、被試験デバイスの試験時に、第１伝送線路を接地電位から切り離す第１スイッチとを有する試験装置を提供する。

第１スイッチは、ピンエレクトロニクス部に電源電力が供給された場合にオフ状態となり、ピンエレクトロニクス部に電源電力が供給されない場合にオン状態となるスイッチであってよい。ピンエレクトロニクス部は、ピンエレクトロニクス部に電源電力が供給されている状態において、被試験デバイスがピンエレクトロニクス部から取り外される場合に、第１スイッチをオン状態に制御するスイッチ制御部を更に有してよい。

第１スイッチは、第１伝送線路と接続される第１固定接点と、接地電位と接続される第２固定接点と、第１固定接点と第２固定接点とを接続するか否かを切り替えるカンチレバーと、第１固定接点及び第２固定接点の周囲に、第１固定接点及び第２固定接点と略平行に設けられ、接地電位が与えられる接地部とを有し、接地部は、第１固定接点及び第２固定接点と略平行な端辺から、第１固定接点に向かって突出して設けられた突出部を有してよい。

第１スイッチは、第１固定接点、第２固定接点、カンチレバー、及び接地部を内部に密閉し、放電ガスが内部に充填されるパッケージ部を更に有してよい。ピンエレクトロニクス部は、第１伝送線路において、第１スイッチと、内部回路との間に設けられ、被試験デバイスと、内部回路とを接続するか否かを切り替える第２スイッチを更に有してよい。

第２スイッチは、ピンエレクトロニクス部に電源電力が供給された場合にオフ状態となり、ピンエレクトロニクス部に電源電力が供給されない場合にオン状態となるスイッチであってよい。スイッチ制御部は、被試験デバイスの試験時に、第２スイッチをオン状態に制御し、被試験デバイスの非試験時に、第２スイッチをオフ状態に制御してよい。

ピンエレクトロニクス部は、第１伝送線路と、直流電源とを接続する第２伝送線路を更に有し、第２スイッチは、第１伝送線路及び第２伝送線路の接続点と、内部回路との間における第１伝送線路に設けられてよい。

ピンエレクトロニクス部は、第２伝送線路に設けられ、第１伝送線路と、直流電源とを接続するか否かを切り替える第３スイッチを更に有してよい。第３スイッチは、ピンエレクトロニクス部に電源電力が供給された場合にオフ状態となり、ピンエレクトロニクス部に電源電力が供給されない場合にオン状態となるスイッチであってよい。

スイッチ制御部は、被試験デバイスの機能試験時に、第２スイッチをオン状態に制御し、第３スイッチをオフ状態に制御し、被試験デバイスの直流試験時に、第２スイッチをオフ状態に制御し、第３スイッチをオン状態に制御し、内部回路のキャリブレーション時に、第２スイッチ及び第３スイッチをオン状態に制御してよい。

ピンエレクトロニクス部は、所定の信号を出力する基準ドライバと、基準ドライバの信号出力端に、信号入力端が接続された基準コンパレータと、第１スイッチに、接地電位又は基準ドライバの信号出力端のいずれを接続するかを切り替える第４スイッチとを更に有してよい。

第１伝送線路及び被試験デバイスを接続するケーブル部と、被試験デバイスの非試験時において、キャリブレーションを行うキャリブレーション部とを更に備え、キャリブレーション部は、第４スイッチに、第１スイッチと基準コンパレータとを接続させるスイッチ制御部と、基準ドライバに、所定の基準信号を出力させるドライバ制御部と、基準コンパレータが検出する、基準ドライバが出力する基準信号と、ケーブル部のデバイス側端における反射信号との合成波形に基づいて、ケーブル部における信号遅延量を測定する測定部と、信号遅延量に基づいて、内部回路をキャリブレーションする設定部とを有してよい。

ピンエレクトロニクス部は、外部の測定装置と接続される接続ポートと、第１スイッチに、接地電位又は接続ポートのいずれを接続するかを切り替える第４スイッチとを更に有してよい。

ピンエレクトロニクス部は、それぞれが内部回路、第１伝送線路、第１スイッチ、基準ドライバ、基準コンパレータ、及び第４スイッチを有する複数の入出力回路を有し、測定部は、それぞれの入出力回路毎に、ケーブル部における信号遅延量を測定し、設定部は、それぞれの信号遅延量の差に基づいて、それぞれの内部回路をキャリブレーションしてよい。

ピンエレクトロニクス部は、それぞれが内部回路、第１伝送線路、及び第１スイッチを有する複数の入出力回路を有し、キャリブレーション部は、基準ドライバの信号出力端を、いずれの入出力回路の第１スイッチに接続するかを切り替える切替部を更に有してよい。

本発明の第２の形態に置いては、被試験デバイスを試験する試験装置において、被試験デバイスと信号の授受を行うピンエレクトロニクスカードであって、被試験デバイスと信号の授受を行う内部回路と、内部回路を、被試験デバイスと接続する第１伝送線路と、被試験デバイスの非試験時に、第１伝送線路を接地電位に接続し、被試験デバイスの試験時に、第１伝送線路を接地電位から切り離す第１スイッチとを備えるピンエレクトロニクスカードを提供する。

本発明の第３の形態においては、電気機器であって、内部回路と、外部と電気的に接続される端子と、内部回路と端子とを接続する伝送線路と、電気機器に電源電力が供給されているか否かに応じてオンオフが切り替わり、電気機器に電源電力が供給されていない場合に、伝送線路を接地電位に接続し、電気機器に電源電力が供給されている場合に、伝送線路を接地電位から切り離すスイッチとを備える電気機器を提供する。

本発明の第４の形態においては、２つの導電体を電気的に接続するか否かを切り替えるスイッチであって、導電体の一方に接続される第１固定接点と、第１固定接点と分離して設けられ、導電体の他方に接続される第２固定接点と、第１固定接点と第２固定接点とを接続するか否かを切り替えるカンチレバーと、第１固定接点及び第２固定接点の周囲に、第１固定接点及び第２固定接点と略平行に設けられ、接地電位が与えられる接地部とを備え、接地部は、第１固定接点及び固定接点と略平行な端辺から、第１固定接点に向かって突出して設けられた突出部を有するスイッチを提供する。

スイッチは、第１固定接点、第２固定接点、カンチレバー、及び接地部を内部に密閉し、放電ガスが内部に充填されるパッケージ部を更に備えてよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。

本発明の実施形態に係る試験装置１００の構成の一例を示す図である。 ピンエレクトロニクス部２０の構成の一例を示す図である。 入出力回路３０の動作例を示す図である。図３（ａ）は、ピンエレクトロニクス部２０に電源電力が供給されない場合の動作例を示し、図３（ｂ）は、被試験デバイス２００の機能試験を行う場合の、入出力回路３０の動作例を示し、図３（ｃ）は、被試験デバイス２００の直流試験を行う場合の、入出力回路３０の動作例を示す。 入出力回路３０の動作例を示す図である。 第１スイッチ４０の構成の一例を示す図である。 第１スイッチ４０に設けられる第１固定接点５６及び第２固定接点５８の上面図である。 それぞれの入出力回路３０の構成の他の例を示す図である。 基準コンパレータ６８が検出する合成波形の一例を示す図である。 ピンエレクトロニクス部２０の構成の他の例を示す図である。 それぞれの入出力回路３０の構成の他の例を示す図である。

符号の説明

１０・・・パターン発生部、１２・・・判定部、１４・・・パフォーマンスボード、１６・・・ケーブル部、２０・・・ピンエレクトロニクス部、２２・・・端子、３０・・・入出力回路、３２・・・内部回路、３４・・・ドライバ、３６・・・コンパレータ、３８・・・第１伝送線路、４０・・・第１スイッチ、４２・・・第２スイッチ、４４・・・第３スイッチ、４６・・・直流電源、４８・・・第２伝送線路、５０・・・カンチレバー、５２・・・スイッチ制御部、５３・・・可動接点、５４・・・パッケージ部、５６・・・第１固定接点、５８・・・第２固定接点、６０・・・接地部、６１・・・ヒータ電極、６２・・・突出部、６４・・・第４スイッチ、６６・・・基準ドライバ、６８・・・基準コンパレータ、７０・・・ドライバ制御部、７２・・・測定部、７４・・・設定部、８０・・・キャリブレーション部、８２・・・切替部、８４・・・接続ポート、１００・・・試験装置、２００・・・被試験デバイス、２１０・・・測定装置

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、本発明の実施形態に係る試験装置１００の構成の一例を示す図である。試験装置１００は、半導体回路等の被試験デバイス２００の試験する装置であって、パターン発生部１０、判定部１２、パフォーマンスボード１４、ケーブル部１６、及びピンエレクトロニクス部２０を備える。

パターン発生部１０は、被試験デバイス２００の機能試験を行う場合に、被試験デバイス２００に入力する試験パターンを生成する。ここで、機能試験とは、例えば被試験デバイス２００に特定の動作をさせる試験パターンを入力し、被試験デバイス２００が出力する出力信号が所定の期待値となるか否かを判定する試験を指す。

パターン発生部１０は、ピンエレクトロニクス部２０を介して、被試験デバイス２００に試験パターンを入力する。また、判定部１２は、ピンエレクトロニクス部２０を介して、被試験デバイス２００の出力信号を受け取り、出力信号に基づいて、被試験デバイス２００の良否を判定する。例えば、パターン発生部１０は、当該試験パターンに対応する期待値パターンを生成し、判定部１２は、被試験デバイス２００の出力信号と、期待値パターンとを比較することにより、被試験デバイス２００の良否を判定する。

ピンエレクトロニクス部２０は、被試験デバイス２００と信号の授受を行う。例えば上述したように、ピンエレクトロニクス部２０は、パターン発生部１０から受け取った試験パターンを被試験デバイス２００に入力する。また、ピンエレクトロニクス部２０は、被試験デバイス２００から出力信号を受け取り、判定部１２に入力する。ピンエレクトロニクス部２０は、被試験デバイス２００の複数の入出力ピンに対応する複数の入出力回路を有し、それぞれの入出力ピンと信号の授受を行ってよい。また、ピンエレクトロニクス部２０は、ピンエレクトロニクスカードとして、試験装置１００と着脱可能に設けられてもよい。

ケーブル部１６は、ピンエレクトロニクス部２０と被試験デバイス２００との間で信号を伝送する。ケーブル部１６は、ピンエレクトロニクス部２０のそれぞれの入出力回路と、対応する被試験デバイス２００のピンとをそれぞれ接続してよい。パフォーマンスボード１４は、被試験デバイス２００を載置し、ケーブル部１６と被試験デバイス２００との間で信号を伝送する。

図２は、ピンエレクトロニクス部２０の構成の一例を示す図である。ピンエレクトロニクス部２０は、上述したように、複数の入出力回路（３０−１〜３０−ｎ、以下３０と総称する）と、それぞれの入出力回路３０を外部に接続する複数の端子（２２−１〜２２−ｎ、以下２２と総称する）とを有する。それぞれの端子２２は、ケーブル部１６及びパフォーマンスボード１４を介して、被試験デバイス２００のそれぞれのピンに接続される。

それぞれの入出力回路３０は、内部回路３２、第１伝送線路３８、及び第１スイッチ４０を有する。内部回路３２は、被試験デバイス２００と信号の授受を行う回路であって、例えばドライバ３４及びコンパレータ３６を有する。第１伝送線路３８は、内部回路３２と、端子２２−１との間で信号を伝送する。本例においては、第１伝送線路３８は、ドライバ３４の出力端子及びコンパレータ３６の入力端子と、端子２２−１とを接続する。

第１スイッチ４０は、第１伝送線路３８を、接地電位に接続するか否かを切り替える。当該接地電位は、内部回路３２に対する接地電位と共通の電位であってよい。本例において、第１スイッチ４０は、被試験デバイス２００の非試験時に、第１伝送線路３８を接地電位に接続し、被試験デバイス２００の試験時に、第１伝送線路３８を接地電位から切り離す。このような構成により、被試験デバイス２００の非試験時において、静電気等により端子２２にサージが生じた場合であっても、当該サージを接地電位に流すことができる。このため、サージから内部回路３２を保護することができる。

例えばピンエレクトロニクス部２０を試験装置１００から取り外して搬送する場合に、静電気等によりサージが生じる場合がある。しかし、本例におけるピンエレクトロニクス部２０は、搬送時に第１スイッチ４０がオン状態となり、第１伝送線路３８は接地電位に接続される。このため、搬送時に生じるサージから内部回路３２を保護することができる。

第１スイッチ４０は、例えば、ピンエレクトロニクス部２０に電源電力が供給された場合にオフ状態となり、ピンエレクトロニクス部２０に電源電力が供給されない場合にオン状態となる、ノーマリオンのバイメタルスイッチであってよい。第１スイッチ４０がオフ状態となった場合、第１伝送線路３８は接地電位から切り離され、第１スイッチ４０がオン状態となった場合、第１伝送線路３８は接地電位に接続される。

第１スイッチ４０において、バイメタルスイッチを加熱するヒータは、ピンエレクトロニクス部２０に供給される電源電力に応じてバイメタルスイッチを加熱してよい。このような構成により、ピンエレクトロニクス部２０に電源電力が供給されない場合には、第１スイッチ４０は常にオン状態となり、ピンエレクトロニクス部２０に電源電力が供給された場合には、第１スイッチ４０は自動的にオフ状態となる。

また、スイッチ制御部５２は、ピンエレクトロニクス部２０に電源電力が供給されている状態において、被試験デバイス２００がピンエレクトロニクス部２０から取り外される場合に、第１スイッチ４０をオン状態に制御してよい。例えば、スイッチ制御部５２は、被試験デバイス２００の試験が終了し、被試験デバイス２００を交換する場合において、当該試験の終了後、被試験デバイス２００をパフォーマンスボード１４から取り外す前に、第１スイッチ４０を予めオン状態に制御してよい。このような制御により、被試験デバイス２００の交換時に生じるサージから、内部回路３２を保護することができる。また、スイッチ制御部５２は、被試験デバイス２００の試験が終了した場合に第１スイッチ４０をオン状態に制御し、被試験デバイス２００の試験を開始する前に、第１スイッチ４０をオフ状態に制御してもよい。試験の開始及び終了のタイミングは、試験装置１００の動作を制御する制御装置が、試験装置１００を動作させる試験プログラムに基づいて、スイッチ制御部５２に通知してよい。

また、ピンエレクトロニクス部２０は、第１伝送線路３８において、第１スイッチ４０と、内部回路３２との間に設けられ、被試験デバイス２００と、内部回路３２とを接続するか否かを切り替える第２スイッチ４２を更に有する。例えば第２スイッチ４２は、ピンエレクトロニクス部２０に電源電力が供給された場合にオフ状態となり、ピンエレクトロニクス部２０に電源電力が供給されない場合にオン状態となるバイメタルスイッチであってよい。第２スイッチ４２がオフ状態となった場合、内部回路３２は端子２２と切り離され、第２スイッチ４２がオン状態となった場合、内部回路３２は端子２２と接続される。

また、スイッチ制御部５２は、ピンエレクトロニクス部２０に電源電力が供給された状態において、内部回路３２に信号の授受を行わせる場合に、第２スイッチ４２をオン状態に制御する。例えば、スイッチ制御部５２は、被試験デバイス２００の機能試験を行う場合に、内部回路３２と被試験デバイス２００との間で信号の授受を行わせるべく、第２スイッチ４２をオン状態に制御する。機能試験を行うタイミングは、試験装置１００の動作を制御する制御装置が、試験装置１００を動作させる試験プログラムに基づいて、スイッチ制御部５２に通知してよい。

本例において、ドライバ３４は、パターン発生部１０から試験パターンを受け取り、当該試験パターンを整形して出力する。コンパレータ３６は、被試験デバイス２００の出力信号を受け取り、出力信号と、所定の閾値電圧とを比較した信号を、判定部１２に出力する。例えば、出力信号の電圧値が閾値電圧より大きい場合にＨ論理を示し、出力信号の電圧値が閾値電圧より小さい場合にＬ論理を示す信号を出力する。このような構成において、第２スイッチ４２をオン状態に制御することにより、被試験デバイス２００の機能試験を行うことができる。被試験デバイス２００の機能試験を行う場合、ピンエレクトロニクス部２０には電源電力が印加されるので、第１スイッチ４０はオフ状態に制御される。

本例におけるピンエレクトロニクス部２０は、第２スイッチ４２として、ノーマリオンのバイメタルスイッチを用いるので、ピンエレクトロニクス部２０に長期間電源を印加しない場合であっても、カンチレバーの反り量の劣化を低減することができる。また、第２スイッチ４２の製造時におけるソフトスティックの問題を解消することができる。また、第２スイッチ４２として、ノーマリオンのスイッチを用いた場合、ピンエレクトロニクス部２０の搬送時等における内部回路３２へのサージが問題となるが、本例におけるピンエレクトロニクス部２０によれば、ノーマリオンの第１スイッチ４０を介して、第１伝送線路３８を接地するので、内部回路３２をサージから保護することができる。

また、ピンエレクトロニクス部２０は、第２伝送線路４８、直流電源４６、及び第３スイッチ４４を更に有する。直流電源４６は、被試験デバイス２００の電源電力を生成する。直流電源４６は、被試験デバイス２００の電源ピンと対応する入出力回路３０に設けられてよい。つまり、被試験デバイス２００の電源ピンに接続されない入出力回路３０は、直流電源４６を有さなくともよい。被試験デバイス２００の電源ピンに接続される入出力回路３０の直流電源４６は、被試験デバイス２００を駆動する電源電力を出力する。

第２伝送線路４８は、第１伝送線路３８と、直流電源４６とを接続する。また、第２スイッチ４２は、第１伝送線路３８及び第２伝送線路４８の接続点と、内部回路３２との間に設けられる。また、第１スイッチ４０は、第１伝送線路３８及び第２伝送線路４８の接続点と、端子２２との間において、第１伝送線路３８から分岐して設けられる。また、第３スイッチ４４は、第２伝送線路４８に設けられ、第１伝送線路３８と、直流電源４６とを接続するか否かを切り替える。

例えば第３スイッチ４４は、ピンエレクトロニクス部２０に電源電力が供給された場合にオフ状態となり、ピンエレクトロニクス部２０に電源電力が供給されない場合にオン状態となるバイメタルスイッチであってよい。第３スイッチ４４がオフ状態となった場合、直流電源４６は第１伝送線路３８から切り離され、第３スイッチ４４がオン状態となった場合、直流電源４６は第１伝送線路３８と接続される。

また、スイッチ制御部５２は、ピンエレクトロニクス部２０に電源電力が供給された状態において、被試験デバイス２００の直流試験を行う場合に、第３スイッチ４４をオン状態に制御する。直流試験とは、例えば被試験デバイス２００を動作させた場合に、被試験デバイス２００に供給される電源電流又は電源電圧の変動を検出し、当該電源変動が所定の範囲であるか否かに基づいて、被試験デバイス２００の良否を判定する試験である。直流試験を行うタイミングは、試験装置１００の動作を制御する制御装置が、試験装置１００を動作させる試験プログラムに基づいて、スイッチ制御部５２に通知してよい。

本例におけるピンエレクトロニクス部２０は、第３スイッチ４４として、ノーマリオンのバイメタルスイッチを用いるので、ピンエレクトロニクス部２０に長期間電源を印加しない場合であっても、カンチレバーの反り量の劣化を低減することができる。また、第３スイッチ４４の製造時におけるソフトスティックの問題を解消することができる。また、第３スイッチ４４として、ノーマリオンのスイッチを用いた場合、ピンエレクトロニクス部２０の搬送時等における直流電源４６へのサージが問題となるが、本例におけるピンエレクトロニクス部２０によれば、ノーマリオンの第１スイッチ４０を介して、第１伝送線路３８を接地するので、直流電源４６をサージから保護することができる。

以上のように、本例におけるピンエレクトロニクス部２０によれば、第２スイッチ４２及び第３スイッチ４４として、カンチレバーの反り量の劣化を低減し、製造時におけるソフトスティックの問題を解消したスイッチを用いることができ、且つ内部回路３２及び直流電源４６をサージから保護することができる。

図３は、入出力回路３０の動作例を示す図である。図３（ａ）は、ピンエレクトロニクス部２０に電源電力が供給されない場合の動作例を示す。この場合、上述したように、第１スイッチ４０、第２スイッチ４２、及び第３スイッチ４４はノーマリオンのスイッチであるので、オン状態に制御される。このような構成により、例えば、ピンエレクトロニクス部２０の搬送時において外部からサージが印加された場合であっても、内部回路３２及び直流電源４６を保護することができる。また、ピンエレクトロニクス部２０に長期間電源が印加されない場合であっても、第１スイッチ４０、第２スイッチ４２、及び第３スイッチ４４のカンチレバーの反り量の劣化を低減することができる。

図３（ｂ）は、被試験デバイス２００の機能試験を行う場合の、入出力回路３０の動作例を示す。この場合、ピンエレクトロニクス部２０に電源電力が供給されるので、第１スイッチ４０、第２スイッチ４２、及び第３スイッチ４４はオフ状態となる。そして、スイッチ制御部５２が、第２スイッチ４２をオン状態に制御する。例えば、スイッチ制御部５２は、被試験デバイス２００の機能試験を行う場合、第２スイッチ４２のヒータに供給される電源を遮断してよい。このような制御により、被試験デバイス２００の機能試験を行うことができる。

図３（ｃ）は、被試験デバイス２００の直流試験を行う場合の、入出力回路３０の動作例を示す。この場合、ピンエレクトロニクス部２０に電源電力が供給されるので、第１スイッチ４０、第２スイッチ４２、及び第３スイッチ４４はオフ状態となる。そして、スイッチ制御部５２が、第３スイッチ４４をオン状態に制御する。例えば、スイッチ制御部５２は、被試験デバイス２００の直流試験を行う場合、第３スイッチ４４のヒータに供給される電源を遮断してよい。このような制御により、被試験デバイス２００の直流試験を行うことができる。

図４は、入出力回路３０の動作例を示す図である。本例では、内部回路３２のキャリブレーションを行う場合の動作例を示す。この場合、ピンエレクトロニクス部２０に電源電力が供給されるので、第１スイッチ４０、第２スイッチ４２、及び第３スイッチ４４はオフ状態となる。そして、スイッチ制御部５２が、第２スイッチ４２及び第３スイッチ４４をオン状態に制御する。例えば、スイッチ制御部５２は、直流電源４６を用いて内部回路３２のキャリブレーションを行う場合、第２スイッチ４２及び第３スイッチ４４のヒータに供給される電源を遮断してよい。

例えば、内部回路３２のキャリブレーションを行う場合、直流電源４６は所定の電圧を発生する。コンパレータ３６は、当該電圧を与えられる閾値電圧と比較し、比較結果を出力する。試験装置１００を制御する制御装置は、当該比較結果に基づいて、コンパレータ３６に与える閾値電圧を調整する。このような制御により、それぞれの入出力回路３０におけるコンパレータ３６の動作のばらつきを低減することができる。

また、コンパレータ３６の閾値電圧を調整した後、ドライバ３４に所定の電圧を出力させる。そして、コンパレータ３６は、ドライバ３４の出力電圧と閾値電圧とを比較する。制御装置は、当該比較結果に基づいて、ドライバ３４が出力する電圧を調整する。このような制御により、それぞれの入出力回路３０におけるドライバ３４の動作のばらつきを低減することができる。

図５は、第１スイッチ４０の構成の一例を示す図である。図５においては、第１スイッチ４０の断面を示す。本例において第１スイッチ４０は、バイメタル方式のＭＥＭＳスイッチであって、パッケージ部５４、カンチレバー５０、可動接点５３、第１固定接点５６、第２固定接点５８、及びヒータ電極６１を有する。

パッケージ部５４は、カンチレバー５０、可動接点５３、第１固定接点５６、第２固定接点５８、及びヒータ電極６１を密閉する。パッケージ部５４は、ガラス基板を表裏面に有し、シリコン基板を側面に有する。ガラス基板及びシリコン基板は、陽極接合により接合される。

第１固定接点５６は、第１伝送線路と電気的に接続される。また、第２固定接点５８は、第１固定接点５６と分離して設けられ、接地電位に電気的に接続される。可動接点５３は、カンチレバー５０の先端に、第１固定接点５６及び第２固定接点５８と対向して設けられる。

カンチレバー５０は、ヒータ電極６１から与えられる電力により、可動接点５３を第１固定接点５６及び第２固定接点５８と接触させるか否かを切り替える。カンチレバー５０は、例えば熱膨張率の異なる金属板を張り合わせ、ヒータ電極６１から与えられる電力により生じる熱で駆動されるバイメタル構造を有してよい。また、他の例においては、カンチレバー５０は、金属板に圧電素子を張り合わせ、ヒータ電極６１から与えられる電圧により駆動されるバイメタル（バイモルフ）構造を有してもよい。

図６は、第１スイッチ４０に設けられる第１固定接点５６及び第２固定接点５８の上面図である。第１固定接点５６及び第２固定接点５８は、図６に示すように、同一の直線上に設けられる。また、第１固定接点５６及び第２固定接点５８の周囲には、第１固定接点５６及び第２固定接点５８と略平行に配置され、接地電位が与えられる接地部６０が設けられる。例えば、接地部６０は、第１固定接点５６及び第２固定接点５８が設けられる直線の両側に、当該直線と平行に設けられてよい。

また、接地部６０は、第１固定接点５６及び第２固定接点５８と略平行な端辺から、第１固定接点５６に向かって突出して設けられた突出部６２を有する。突出部６２は、接地部６０の端辺において、第１固定接点５６と対向する位置から、第１固定接点５６に向かって徐々に幅が小さくなるように設けられる。突出部６２は、鋭角の先端を有してよい。また、突出部６２は、第１固定接点５６の両側に設けられたそれぞれの接地部６０に設けられてよい。

このような構成により、被試験デバイス２００の試験時等において、第１スイッチ４０がオフ状態に制御されている場合にサージが生じた場合であっても、突出部６２と第１固定接点５６との間で当該サージを放電することができる。また、パッケージ部５４は、放電ガスを内部に充填してよい。ここで放電ガスとは、例えばネオン、アルゴン、キセノン、ヘリウム等のガスであってよく、これらの混合ガスであってもよい。このような放電ガスを充填することにより、サージの放電を容易にすることができる。

また、接地部６０は、第１固定接点５６に対向する突出部６２に加え、第２固定接点５８に対向する突出部６２を更に有してもよい。また、本例においては第１スイッチ４０の構成を説明したが、第２スイッチ４２及び第３スイッチ４４も、第１スイッチ４０と同様の構成を有してよい。例えば、第２スイッチ４２は、第１固定接点５６が端子２２と電気的に接続され、第２固定接点５８が内部回路３２に電気的に接続される。また、第３スイッチ４４は、第１固定接点５６が第１伝送線路３８と電気的に接続され、第２固定接点５８が直流電源４６と電気的に接続される。

また、突出部６２は、被試験デバイス２００の試験時に伝送すべき信号又は電力を放電せずに、サージを放電できるように設けられることが好ましい。サージの電圧は、試験時に用いる信号及び電力に比べ非常に高電圧であるので、例えば突出部６２の先端と、固定接点との距離を調整することにより、サージを選択的に放電させることができる。また、パッケージ部５４に充填する放電ガスの圧力、ガス構成比等を調整することにより、サージを選択的に放電させてもよい。このような構成を有するスイッチを用いることにより、被試験デバイス２００の試験時等に生じるサージからも、内部回路３２等を保護することができる。

図７は、それぞれの入出力回路３０の構成の他の例を示す図である。本例における入出力回路３０は、図２において説明した入出力回路３０の構成に対し、キャリブレーション部８０及び第４スイッチ６４を更に備える。キャリブレーション部８０は、それぞれの入出力回路３０と、被試験デバイス２００との間の伝送遅延時間に基づいて、それぞれの入出力回路３０が信号を出力するタイミング、及び信号を検出するタイミングを調整する。

第４スイッチ６４は、第１スイッチ４０に、接地電位又はキャリブレーション部８０のいずれを接続するか否かを切り替える。スイッチ制御部５２は、キャリブレーション部８０により、入出力回路３０のキャリブレーションを行う場合、第４スイッチを制御し、第１スイッチ４０とキャリブレーション部８０とを接続させる。また、スイッチ制御部５２は、当該キャリブレーションを行う場合、第１スイッチ４０をオン状態に制御し、第２スイッチ４２及び第３スイッチ４４をオフ状態に制御する。

キャリブレーション部８０は、基準ドライバ６６、基準コンパレータ６８、ドライバ制御部７０、測定部７２、及び設定部７４を有する。基準ドライバ６６は、所定の波形の信号を出力する。例えば、ドライバ制御部７０は、基準ドライバ６６に、所定のパルス幅を有する基準信号を出力させる。

基準信号は、端子２２及びケーブル部１６を介してパフォーマンスボード１４に伝送される。当該キャリブレーションを行う場合、パフォーマンスボード１４として、基準信号を反射する終端部が設けられたキャリブレーション用のパフォーマンスボードを用いてよい。当該終端部は、基準信号の極性を反転せずに反射させることが好ましい。基準信号は、パフォーマンスボード１４において反射され、ケーブル部１６及び端子２２を介して基準コンパレータ６８に入力される。

基準コンパレータ６８の信号入力端は、基準ドライバ６６の信号出力端に接続される。つまり、基準コンパレータ６８には、基準ドライバ６６が出力する基準信号と、ケーブル部１６のデバイス側端において基準信号が反射した反射信号との合成波形が入力される。

測定部７２は、基準コンパレータ６８が検出した合成波形に基づいて、ケーブル部１６における信号遅延量を測定する。例えば、測定部７２は、基準コンパレータ６８が検出した合成波形のパルス幅に基づいて、当該信号遅延量を測定する。

設定部７４は、測定部７２が測定した信号遅延量に基づいて、内部回路３２のキャリブレーションを行う。例えば、設定部７４は、それぞれの入出力回路３０に対して測定した信号遅延量の差に基づいて、それぞれの内部回路３２が信号を出力するタイミング、及びそれぞれの内部回路３２が信号を検出するタイミングを調整してよい。内部回路３２が信号を出力するタイミングは、例えばドライバ３４に与えるタイミングクロックの位相を制御することにより調整でき、内部回路３２が信号を検出するタイミングは、例えばコンパレータ３６に与えるストローブ信号の位相を制御することにより調整できる。また、内部回路３２の入出力端に可変遅延回路を設け、設定部７４は、当該可変遅延回路の遅延量を制御してもよい。

このような構成により、それぞれの入出力回路３０のタイミングキャリブレーションを行うことができる。また、第４スイッチ６４は、ピンエレクトロニクス部２０に電源電力が供給されない場合に、第１スイッチ４０を接地電位に接続し、ピンエレクトロニクス部２０に電源電力が供給された場合に、第１スイッチ４０をキャリブレーション部８０に接続するバイメタルスイッチであってよい。

この場合、ピンエレクトロニクス部２０の搬送時等には、第１伝送線路３０は、第１スイッチ４０及び第４スイッチ６４を介して接地電位に接続されるので、内部回路３２をサージから保護することができる。また、キャリブレーション部８０も、第１伝送線路３０から切り離されるので、サージから保護することができる。

また、被試験デバイス２００の試験時においても、第１スイッチ４０がオフ状態となるので、キャリブレーション部８０は、被試験デバイス２００の試験に影響を与えない。キャリブレーション部８０を用いて内部回路３２のキャリブレーションを行う場合、ピンエレクトロニクス部２０には電源電力が供給されるので、スイッチ制御部５２は、第１スイッチ４０をオン状態に制御する。

図８は、基準コンパレータ６８が検出する合成波形の一例を示す図である。図８において、基準ドライバ６６が出力する基準信号の波形を実線で示し、反射波形を破線で示す。また、図８においては、基準信号のパルス幅をＷとし、ケーブル部１６における信号遅延量をＴとして説明する。

ケーブル部１６における信号遅延量がＴであるので、基準コンパレータ６８に入力される反射波形の位相は、基準信号の位相に対して２Ｔ遅れる。すなわち、基準コンパレータ６８が検出する信号のパルス幅は、Ｗ＋２Ｔとなる。測定部７２は、基準コンパレータ６８が検出した信号のパルス幅から、基準信号のパルス幅を減算し、減算した結果を２で除算することにより、信号遅延量Ｔを算出することができる。

図９は、ピンエレクトロニクス部２０の構成の他の例を示す図である。図７においては、それぞれの入出力回路３０がキャリブレーション部８０を有する形態を説明したが、本例においては、ピンエレクトロニクス部２０は、複数の入出力回路３０に対して一つのキャリブレーション部８０及び切替部８２を有する。

切替部８２は、キャリブレーション部８０が有する基準ドライバ６６の信号出力端を、いずれの入出力回路３０の第１スイッチ４０に接続するかを切り替える。本例では、切替部８２は、キャリブレーション部８０を、第４スイッチ６４を介して第１スイッチ４０に接続する。

切替部８２は、キャリブレーション部８０を、それぞれの入出力回路３０に順次接続させる。キャリブレーション部８０は、それぞれの入出力回路３０に対応するケーブル部１６の信号遅延量を順次測定し、それぞれの内部回路３２のキャリブレーションを順次行う。例えば、キャリブレーション部８０は、それぞれの内部回路３２における信号の入出力タイミングが、予め定められたタイミングとなるように、それぞれの内部回路３２のキャリブレーションを行う。

図１０は、それぞれの入出力回路３０の構成の他の例を示す図である。本例における入出力回路３０は、図２において説明した入出力回路３０の構成に対し、接続ポート８４及び第４スイッチ６４を更に備える。接続ポート８４は、オシロスコープ等の外部の測定装置２１０と接続される。

測定装置２１０は、被試験デバイス２００の出力信号の波形を測定し、測定結果を、接続ポート８４を介して入出力回路３０に入力する。また、第４スイッチ６４の構成及び機能は、図７に示した第４スイッチ６４と略同一である。

このような構成により、試験装置１００と外部の測定装置２１０とを容易に接続することができる。また、オシロスコープ等の測定装置２１０は、より精度よく出力信号の波形を測定することができるので、より精度よく被試験デバイス２００を試験することができる。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、請求の範囲の記載から明らかである。

例えば、実施例においては、内部回路３２を有するピンエレクトロニクス部２０を用いて説明したが、サージから内部回路を保護する形態として、ピンエレクトロニクス部２０には限定されない。例えば、内部回路と、外部と電気的に接続される端子と、内部回路及び端子を電気的に接続する伝送線路を有する電気機器において、内部回路に電源電力が供給されていない場合に、伝送線路を接地電位に接続し、内部回路に電源電力が供給されている場合に、伝送線路を接地電位から切り離すスイッチを設けることにより、内部回路をサージ等から保護することができる。

以上から明らかなように、試験装置１００によれば、内部回路をサージ等から保護することができる。また、試験装置のピンエレクトロニクス等においてバイメタルスイッチを用いた場合の、カンチレバーの反り量の劣化による問題、及びソフトスティックの問題を低減することができる。

Claims (21)

1. 被試験デバイスを試験する試験装置であって、
   前記被試験デバイスと信号の授受を行うピンエレクトロニクス部と、
   前記ピンエレクトロニクス部を介して、前記被試験デバイスに試験パターンを入力するパターン発生部と、
   前記ピンエレクトロニクス部を介して、前記被試験デバイスの出力信号を受け取り、前記出力信号に基づいて、前記被試験デバイスの良否を判定する判定部と
   を備え、
   前記ピンエレクトロニクス部は、
   前記被試験デバイスと信号の授受を行う内部回路と、
   前記内部回路を、前記被試験デバイスと接続する第１伝送線路と、
   前記被試験デバイスの非試験時に、前記第１伝送線路を接地電位に接続し、前記被試験デバイスの試験時に、前記第１伝送線路を接地電位から切り離す第１スイッチと
   を有する試験装置。
2. 前記第１スイッチは、前記ピンエレクトロニクス部に電源電力が供給された場合にオフ状態となり、前記ピンエレクトロニクス部に前記電源電力が供給されない場合にオン状態となるスイッチである
   請求項１に記載の試験装置。
3. 前記ピンエレクトロニクス部は、前記ピンエレクトロニクス部に前記電源電力が供給されている状態において、前記被試験デバイスが前記ピンエレクトロニクス部から取り外される場合に、前記第１スイッチをオン状態に制御するスイッチ制御部を更に有する
   請求項２に記載の試験装置。
4. 前記第１スイッチは、
   前記第１伝送線路と接続される第１固定接点と、
   前記接地電位と接続される第２固定接点と、
   前記第１固定接点と前記第２固定接点とを接続するか否かを切り替えるカンチレバーと、
   前記第１固定接点及び前記第２固定接点の周囲に、前記第１固定接点及び前記第２固定接点と略平行に設けられ、接地電位が与えられる接地部と
   を有し、
   前記接地部は、前記第１固定接点及び前記第２固定接点と略平行な端辺から、前記第１固定接点に向かって突出して設けられた突出部を有する
   請求項２に記載の試験装置。
5. 前記第１スイッチは、前記第１固定接点、前記第２固定接点、前記カンチレバー、及び前記接地部を内部に密閉し、放電ガスが内部に充填されるパッケージ部を更に有する
   請求項４に記載の試験装置。
6. 前記ピンエレクトロニクス部は、前記第１伝送線路において、前記第１スイッチと、前記内部回路との間に設けられ、前記被試験デバイスと、前記内部回路とを接続するか否かを切り替える第２スイッチを更に有する
   請求項３に記載の試験装置。
7. 前記第２スイッチは、前記ピンエレクトロニクス部に電源電力が供給された場合にオフ状態となり、前記ピンエレクトロニクス部に前記電源電力が供給されない場合にオン状態となるスイッチである
   請求項６に記載の試験装置。
8. 前記スイッチ制御部は、前記被試験デバイスの試験時に、前記第２スイッチをオン状態に制御し、前記被試験デバイスの非試験時に、前記第２スイッチをオフ状態に制御する
   請求項７に記載の試験装置。
9. 前記ピンエレクトロニクス部は、前記第１伝送線路と、直流電源とを接続する第２伝送線路を更に有し、
   前記第２スイッチは、前記第１伝送線路及び前記第２伝送線路の接続点と、前記内部回路との間における前記第１伝送線路に設けられる
   請求項８に記載の試験装置。
10. 前記ピンエレクトロニクス部は、前記第２伝送線路に設けられ、前記第１伝送線路と、前記直流電源とを接続するか否かを切り替える第３スイッチを更に有する
    請求項９に記載の試験装置。
11. 前記第３スイッチは、前記ピンエレクトロニクス部に電源電力が供給された場合にオフ状態となり、前記ピンエレクトロニクス部に前記電源電力が供給されない場合にオン状態となるスイッチである
    請求項１０に記載の試験装置。
12. 前記スイッチ制御部は、
    前記被試験デバイスの機能試験時に、前記第２スイッチをオン状態に制御し、前記第３スイッチをオフ状態に制御し、
    前記被試験デバイスの直流試験時に、前記第２スイッチをオフ状態に制御し、前記第３スイッチをオン状態に制御し、
    前記内部回路のキャリブレーション時に、前記第２スイッチ及び前記第３スイッチをオン状態に制御する
    請求項１１に記載の試験装置。
13. 前記ピンエレクトロニクス部は、
    所定の信号を出力する基準ドライバと、
    前記基準ドライバの信号出力端に、信号入力端が接続された基準コンパレータと、
    前記第１スイッチに、前記接地電位又は前記基準ドライバの前記信号出力端のいずれを接続するかを切り替える第４スイッチと
    を更に有する請求項１に記載の試験装置。
14. 前記第１伝送線路及び前記被試験デバイスを接続するケーブル部と、
    前記被試験デバイスの非試験時において、キャリブレーションを行うキャリブレーション部と
    を更に備え、
    前記キャリブレーション部は、
    前記第４スイッチに、前記第１スイッチと前記基準コンパレータとを接続させるスイッチ制御部と、
    前記基準ドライバに、所定の基準信号を出力させるドライバ制御部と、
    前記基準コンパレータが検出する、前記基準ドライバが出力する前記基準信号と、前記ケーブル部のデバイス側端における反射信号との合成波形に基づいて、前記ケーブル部における信号遅延量を測定する測定部と、
    前記信号遅延量に基づいて、前記内部回路をキャリブレーションする設定部と
    を有する
    請求項１３に記載の試験装置。
15. 前記ピンエレクトロニクス部は、
    外部の測定装置と接続される接続ポートと、
    前記第１スイッチに、前記接地電位又は前記接続ポートのいずれを接続するかを切り替える第４スイッチと
    を更に有する請求項１に記載の試験装置。
16. 前記ピンエレクトロニクス部は、それぞれが前記内部回路、前記第１伝送線路、前記第１スイッチ、前記基準ドライバ、前記基準コンパレータ、及び前記第４スイッチを有する複数の入出力回路を有し、
    前記測定部は、それぞれの前記入出力回路毎に、前記ケーブル部における前記信号遅延量を測定し、
    前記設定部は、それぞれの前記信号遅延量の差に基づいて、それぞれの前記内部回路をキャリブレーションする
    請求項１４に記載の試験装置。
17. 前記ピンエレクトロニクス部は、それぞれが前記内部回路、前記第１伝送線路、及び前記第１スイッチを有する複数の入出力回路を有し、
    前記キャリブレーション部は、
    前記基準ドライバの前記信号出力端を、いずれの前記入出力回路の前記第１スイッチに接続するかを切り替える切替部を更に有する
    請求項１４に記載の試験装置。
18. 被試験デバイスを試験する試験装置において、前記被試験デバイスと信号の授受を行うピンエレクトロニクスカードであって、
    前記被試験デバイスと信号の授受を行う内部回路と、
    前記内部回路を、前記被試験デバイスと接続する第１伝送線路と、
    前記被試験デバイスの非試験時に、前記第１伝送線路を接地電位に接続し、前記被試験デバイスの試験時に、前記第１伝送線路を接地電位から切り離す第１スイッチと
    を備えるピンエレクトロニクスカード。
19. 電気機器であって、
    内部回路と、
    外部と電気的に接続される端子と、
    前記内部回路と前記端子とを接続する伝送線路と、
    前記電気機器に電源電力が供給されているか否かに応じてオンオフが切り替わり、前記電気機器に電源電力が供給されていない場合に、前記伝送線路を接地電位に接続し、前記電気機器に電源電力が供給されている場合に、前記伝送線路を前記接地電位から切り離すノーマリオンのスイッチと
    を備え、
    前記スイッチは、
    ２つの導電体を電気的に接続するか否かを切り替えるスイッチであって、
    前記導電体の一方に接続される第１固定接点と、
    前記第１固定接点と分離して設けられ、前記導電体の他方に接続される第２固定接点と、
    前記第１固定接点と前記第２固定接点とを接続するか否かを切り替えるカンチレバーと、
    前記第１固定接点及び前記第２固定接点の周囲に、前記第１固定接点及び前記第２固定接点と略平行に設けられ、接地電位が与えられる接地部と
    を備え、
    前記接地部は、前記第１固定接点及び前記固定接点と略平行な端辺から、前記第１固定接点に向かって突出して設けられた突出部を有する電気機器。
20. ２つの導電体を電気的に接続するか否かを切り替えるスイッチであって、
    前記導電体の一方に接続される第１固定接点と、
    前記第１固定接点と分離して設けられ、前記導電体の他方に接続される第２固定接点と、
    前記第１固定接点と前記第２固定接点とを接続するか否かを切り替えるカンチレバーと、
    前記第１固定接点及び前記第２固定接点の周囲に、前記第１固定接点及び前記第２固定接点と略平行に設けられ、接地電位が与えられる接地部と
    を備え、
    前記接地部は、前記第１固定接点及び前記固定接点と略平行な端辺から、前記第１固定接点に向かって突出して設けられた突出部を有するスイッチ。
21. 前記第１固定接点、前記第２固定接点、前記カンチレバー、及び前記接地部を内部に密閉し、放電ガスが内部に充填されるパッケージ部を更に備える
    請求項２０に記載のスイッチ。

Images