JP5183814B1 - スイッチ装置および試験装置 - Google Patents

スイッチ装置および試験装置 Download PDF

Info

Publication number
JP5183814B1
JP5183814B1 JP2012145010A JP2012145010A JP5183814B1 JP 5183814 B1 JP5183814 B1 JP 5183814B1 JP 2012145010 A JP2012145010 A JP 2012145010A JP 2012145010 A JP2012145010 A JP 2012145010A JP 5183814 B1 JP5183814 B1 JP 5183814B1
Authority
JP
Japan
Prior art keywords
terminal
voltage
main switch
switch
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012145010A
Other languages
English (en)
Other versions
JP2014011520A (ja
Inventor
善之 畑
愼 中西
正彦 滝川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2012145010A priority Critical patent/JP5183814B1/ja
Application granted granted Critical
Publication of JP5183814B1 publication Critical patent/JP5183814B1/ja
Priority to US13/866,032 priority patent/US9184741B2/en
Priority to KR1020130050298A priority patent/KR101503778B1/ko
Priority to TW102122741A priority patent/TWI514763B/zh
Publication of JP2014011520A publication Critical patent/JP2014011520A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • H03K17/102—Modifications for increasing the maximum permissible switched voltage in field-effect transistor switches
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/206—Switches for connection of measuring instruments or electric motors to measuring loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/30—Structural combination of electric measuring instruments with basic electronic circuits, e.g. with amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/10—Modifications for increasing the maximum permissible switched voltage
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2836—Fault-finding or characterising
    • G01R31/2844—Fault-finding or characterising using test interfaces, e.g. adapters, test boxes, switches, PIN drivers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K2017/066—Maximizing the OFF-resistance instead of minimizing the ON-resistance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K2017/6875—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors using self-conductive, depletion FETs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0081—Power supply means, e.g. to the switch driver

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Electronic Switches (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

【課題】入力電圧範囲の大きな半導体スイッチ装置を提供する。
【解決手段】第１端子および第２端子の間に設けられたメインスイッチと、メインスイッチをオンとする場合に、メインスイッチを流れる電流の方向によらず同一のゲートソース電圧をメインスイッチに供給するスイッチ制御部とを備え、スイッチ制御部は、メインスイッチをオンとする場合に、第１端子および第２端子の少なくとも一方からの電圧を基準とするゲートソース電圧をメインスイッチのゲートに供給するスイッチ装置を提供する。
【選択図】図１

Description

本発明は、スイッチ装置および試験装置に関する。
電気信号の通過および遮断を切り換えるスイッチ装置として、ＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：電界効果トランジスタ）等の半導体スイッチを用いる場合があった（例えば、特許文献１参照）。
特許文献１ 特開平６−２４４６９４
しかしながら、このような半導体スイッチは、通過および遮断させる電気信号の電圧範囲が狭い。特に、電気信号を通過させている場合に、入力信号を正の電圧方向に大きくすると、ゲート電圧との差が大きくなって半導体スイッチは遮断するように動作し始める。同様に、電気信号を遮断させている場合に、入力信号を負の電圧方向に大きくすると、ゲート電圧との差が小さくなって半導体スイッチは通過するように動作し始める。このような電気信号の電圧範囲を拡大する目的で、当該電気信号の電圧に応じたオフセット電圧をゲート電極に印加すると、半導体スイッチを通過する電流の方向によって、ゲートソース電圧が異なってしまう。したがって、このような半導体スイッチは、通過および遮断させる電気信号の電圧範囲を拡大しつつ、オン抵抗を電流の方向によって対称な特性にすることが困難であった。
本発明の第１の態様においては、第１端子および第２端子の間に設けられたメインスイッチと、メインスイッチをオンとする場合に、メインスイッチを流れる電流の方向によらず同一のゲートソース電圧をメインスイッチに供給するスイッチ制御部と、を備えるスイッチ装置を提供する。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係るスイッチ装置１００の構成を示す。 ＦＥＴのゲートソース間電圧ＶＧＳに対するドレイン電流ＩＤの特性の例を示す。 本実施形態に係るスイッチ装置１００の変形例を示す。 本実施形態に係る試験装置２００の構成を被試験デバイス３００と共に示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態に係るスイッチ装置１００の構成を示す。スイッチ装置１００は、第１端子または第２端子に入力される入力信号に応じたゲート電圧を供給して、第１端子および第２端子間を電気的に接続または切断する。スイッチ装置１００は、メインスイッチ１１０と、制御信号送信部１２０と、スイッチ制御部１３０と、オフ電圧部１４０とを備える。
メインスイッチ１１０は、第１端子および第２端子の間に設けられる。メインスイッチ１１０は、第１端子および第２端子の間にソースおよびドレインが接続され、第１端子または第２端子に入力される入力電圧とゲート電圧との差に応じてオンまたはオフとなるＦＥＴを有する。メインスイッチ１１０は、複数のＦＥＴを有してよく、本例においては、１つのＦＥＴを有する例を説明する。
メインスイッチ１１０は、ＮチャネルのＦＥＴであってよく、これに代えて、ＰチャネルのＦＥＴであってよい。また、メインスイッチ１１０は、一例として、デプレッション型のＦＥＴでる。メインスイッチ１１０は、化合物半導体で形成されるＦＥＴであってよく、これに代えて、ＭＯＳＦＥＴであってもよい。メインスイッチ１１０は、一例として、ＧａＮ半導体スイッチである。
本実施例において、メインスイッチ１１０のソースは、第１端子に接続される側の端子および第２端子に接続される側のうち、キャリアが供給される方の端子として説明する。例えば、メインスイッチ１１０がＮチャネルのＦＥＴの場合で、かつ、第１端子電圧が第２端子電圧よりも大きい場合、電流の流れる方向は第１端子から第２端子に向かい、ＦＥＴにキャリア（電子）が供給される方向は第２端子側から第１端子側となる。したがって、この場合、ＦＥＴの第２端子側の端子をソースとする。ここで、メインスイッチ１１０がＮチャネルのＦＥＴの場合で、かつ、第１端子電圧が第２端子電圧よりも小さい場合は、電流の流れる方向が逆向きになるので、ＦＥＴの第１端子側の端子をソースとする。
また、メインスイッチ１１０がＰチャネルのＦＥＴの場合で、かつ、第１端子電圧が第２端子電圧よりも大きい場合、電流の流れる方向は第１端子から第２端子に向かい、ＦＥＴにキャリア（正孔）が供給される方向は第１端子側から第２端子側となる。したがって、この場合、ＦＥＴの第１端子側の端子をソースとする。ここで、メインスイッチ１１０がＰチャネルのＦＥＴの場合で、かつ、第１端子電圧が第２端子電圧よりも小さい場合は、電流の流れる方向が逆向きになるので、ＦＥＴの第２端子側の端子をソースとする。
制御信号送信部１２０は、スイッチ制御部１３０に接続され、制御信号を送信して、メインスイッチ１１０のオンまたはオフを切り換える。一例として、制御信号送信部１２０は、メインスイッチ１１０をオンにする場合は、スイッチ制御部１３０にオン信号を送信し、メインスイッチ１１０をオフにする場合は、スイッチ制御部１３０にオフ信号を送信する。
スイッチ制御部１３０は、メインスイッチ１１０のゲートに接続され、メインスイッチ１１０をオンとする場合に、メインスイッチ１１０を流れる電流の方向によらず同一のゲートソース電圧をメインスイッチに供給する。スイッチ制御部１３０は、第１端子および第２端子にそれぞれ接続され、第１端子および第２端子にそれぞれ印加される電圧に応じたゲートソース電圧をメインスイッチ１１０に供給する。
ここで、スイッチ制御部１３０は、第１端子と第２端子との間の電位差の絶対値が等しい場合、第１端子と第２端子との間に流れる電流の方向によらず、同一のゲートソース電圧を供給する。例えば、スイッチ制御部１３０は、メインスイッチ１１０をオンとする場合に、第１端子および第２端子の少なくとも一方からの電圧を基準とするゲートソース電圧をメインスイッチ１１０のゲートに供給する。
一例として、スイッチ制御部１３０は、メインスイッチ１１０をオンとする場合に、第１端子の電圧および第２端子の電圧のうち、大きい方または小さい方からの電圧をメインスイッチ１１０のゲートに供給する。スイッチ制御部１３０およびメインスイッチ１１０の動作については、後に詳細を説明する。スイッチ制御部１３０は、オン制御部１３２と、ゲートソース電圧生成部１３４と、オフ制御部１３６とを有する。
オン制御部１３２は、制御信号送信部１２０、第１端子、および第２端子にそれぞれ接続され、制御信号送信部１２０から受信する制御信号に応じて、第１端子および第２端子をゲートソース電圧生成部１３４に接続または遮断する。例えば、オン制御部１３２は、制御信号送信部１２０からオン信号を受け取ってメインスイッチ１１０をオンとする場合に、ゲートソース電圧生成部１３４に対して第１端子および第２端子の電圧を入力する。
また、オン制御部１３２は、制御信号送信部１２０からオフ信号を受け取ってメインスイッチをオフとする場合に、ゲートソース電圧生成部に対する第１端子および第２端子の電圧の入力を遮断する。オン制御部１３２は、一例として、制御信号に応じて導通および非導通を切り換える２以上のスイッチ回路を含む。
ゲートソース電圧生成部１３４は、オン制御部１３２に接続され、第１端子および第２端子の電圧を入力してゲートソース電圧を生成する。ゲートソース電圧生成部１３４は、メインスイッチ１１０のゲートに接続され、第１端子および第２端子の電圧に応じて、メインスイッチ１１０をオンにするゲートソース電圧を生成し、当該ゲートソース電圧を当該ゲートに供給する。
オフ制御部１３６は、メインスイッチ１１０のゲートおよびオフ電圧部１４０にそれぞれ接続され、メインスイッチ１１０をオフとする場合に、メインスイッチ１１０をオフとするオフ電圧をメインスイッチ１１０のゲートに供給する。オフ制御部１３６は、制御信号送信部１２０に接続され、制御信号送信部１２０からのオフ信号を受け取ったことに応じて、オフ電圧をメインスイッチ１１０のゲートに供給する。オフ制御部１３６は、一例として、制御信号に応じて、オフ電圧部１４０からメインスイッチ１１０のゲートまでの導通および非導通を切り換えるスイッチ回路を含む。
オフ電圧部１４０は、メインスイッチ１１０のオフ電圧を出力する。オフ電圧部１４０は、メインスイッチ１１０に用いられるＦＥＴの種類と、第１端子および第２端子に印加される電圧の最小電圧値または最大電圧値とに応じて、予め定められた電圧を供給する。
図２は、ＦＥＴのゲートソース間電圧ＶＧＳに対するドレイン電流ＩＤの特性の例を示す。ＦＥＴは、一例として、図２のＡからＤに示すような特性を有する。
図中のＡは、ゲートソース間電圧が０でもドレイン電流が流れるノーマリオンの特性を有する、Ｎチャネルのデプレッション型ＦＥＴの特性を示す。本例において、Ｎチャネルのデプレッション型ＦＥＴは、ゲートソース間電圧が−６Ｖ以上の場合に完全にオンとなり、ゲートソース間電圧が−９Ｖ以下の場合に完全にオフとなる。
図中のＢは、ゲートソース間電圧が０ではドレイン電流が流れないノーマリオフの特性を有する、Ｎチャネルのエンハンスメント型ＦＥＴの特性を示す。エンハンスメント型ＦＥＴは、デプレッション型ＦＥＴに比べてオンになるゲートソース間電圧が高くなる。
図中のＣは、ゲートソース間電圧が０でもドレイン電流が流れるノーマリオンの特性を有する、Ｐチャネルのデプレッション型ＦＥＴの特性を示す。ＰチャネルのＦＥＴは、ＮチャネルのＦＥＴとは反対に、ゲートソース間電圧をマイナス方向に低減させることに応じて、ドレイン電流が増加する特性を有する。本例において、Ｐチャネルのデプレッション型ＦＥＴは、ゲートソース間電圧が＋６Ｖ以下の場合に完全にオンとなり、ゲートソース間電圧が＋９Ｖ以上の場合に完全にオフとなる。
図中のＤは、ゲートソース間電圧が０ではドレイン電流が流れないノーマリオフの特性を有する、Ｐチャネルのエンハンスメント型ＦＥＴの特性を示す。エンハンスメント型ＦＥＴは、デプレッション型ＦＥＴに比べてオンになるゲートソース間電圧の絶対値が高くなる。
ここで、一例として、メインスイッチ１１０が図２のＡに示すＮチャネルのデプレッション型ＦＥＴを有する場合を説明する。この場合、オフ電圧部１４０は、第１端子および第２端子に印加される電圧の最小電圧値に応じて、予め定められた電圧を供給する。本例においては、第１端子および第２端子に印加される電圧の最小電圧値を０Ｖとして説明する。
この場合、オフ電圧部１４０は、例えば、オフ電圧として−１４Ｖの電圧を出力する。これによって、制御信号送信部１２０がメインスイッチ１１０をオフにすべく、オフ信号をスイッチ制御部１３０に送信すると、当該オフ信号に応じて、オフ制御部１３６は、オフ電圧をメインスイッチ１１０のゲートに供給する。また、当該オフ信号に応じて、オン制御部１３２は、第１端子および第２端子からゲートソース電圧生成部１３４までの電気的接続を遮断するので、ゲートソース電圧生成部１３４はゲートソース電圧を生成しない。
したがって、メインスイッチ１１０のゲートに供給される電圧は、オフ電圧部１４０が出力するオフ電圧となる。ここで、第１端子および第２端子に印加される電圧の最小電圧値は０Ｖなので、メインスイッチ１１０のゲートソース電圧は、−１４Ｖ以下となる。即ち、メインスイッチ１１０は、第１端子および第２端子に印加される電圧によらずオフになる。
これに対して、制御信号送信部１２０がメインスイッチ１１０をオンにすべく、オン信号をスイッチ制御部１３０に送信すると、当該オン信号に応じてオフ制御部１３６は、オフ電圧部１４０からメインスイッチ１１０のゲートまでの電気的接続を遮断する。また、当該オン信号に応じてオン制御部１３２は、第１端子および第２端子からゲートソース電圧生成部１３４までを電気的に接続する。ゲートソース電圧生成部１３４は、第１端子および第２端子に応じたゲートソース電圧を生成する。
ここで、ゲートソース電圧生成部１３４は、メインスイッチ１１０をオンとする場合に、第１端子および第２端子の少なくとも一方からの電圧を基準とするゲートソース電圧を生成する。例えば、ゲートソース電圧生成部１３４は、第１端子の電圧および第２端子の電圧のうち、大きい方または小さい方からの電圧を生成する。
本例において、第１端子に＋６Ｖ、第２端子に＋４．５Ｖが印加され、ゲートソース電圧生成部１３４が、第１端子の電圧および第２端子の電圧のうち、小さい方からの電圧を生成する場合を説明する。この場合、第１端子の電圧よりも第２端子の電圧の方が小さいので、ゲートソース電圧生成部１３４は、第２端子の＋４．５Ｖを生成してメインスイッチ１１０のゲートに供給する。すると、メインスイッチ１１０のソース電圧は、第２端子の＋４．５Ｖなので、ゲートソース電圧が０Ｖになってメインスイッチ１１０は、オンになる。
また、本例において、第１端子に＋６Ｖ、第２端子に＋７．５Ｖが印加された場合を説明する。この場合、第２端子の電圧よりも第１端子の電圧の方が小さいので、ゲートソース電圧生成部１３４は、第１端子の＋６Ｖを生成してメインスイッチ１１０のゲートに供給する。すると、メインスイッチ１１０のソース電圧は、第１端子の＋６Ｖなので、ゲートソース電圧が０Ｖになってメインスイッチ１１０は、オンになる。
ここで、第１端子の電圧および第２端子の電圧のうち小さい方の電圧は、メインスイッチ１１０のソース電圧となる。したがって、ゲートソース電圧生成部１３４は、当該小さい方の電圧をゲート電圧として供給することで、メインスイッチ１１０を流れる電流の方向によらず、メインスイッチ１１０をオンにする一定のゲートソース電圧を供給することができる。
このようなゲートソース電圧生成部１３４は、例えば、第１端子の電圧および第２端子の電圧のうち、第１端子の電圧が高い場合に第２端子の電圧を出力する回路を含む。この場合、ゲートソース電圧生成部１３４は、第１端子の電圧および第２端子の電圧のうち、第２端子の電圧が高い場合に第１端子の電圧を出力する回路を更に含む。
次に、本例において、第１端子に＋６Ｖ、第２端子に＋４．５Ｖが印加され、ゲートソース電圧生成部１３４が、第１端子の電圧および第２端子の電圧のうち、大きい方からの電圧を生成する場合を説明する。この場合、第２端子の電圧よりも第１端子の電圧の方が大きいので、ゲートソース電圧生成部１３４は、第１端子の＋６Ｖを生成してメインスイッチ１１０のゲートに供給する。すると、メインスイッチ１１０のソース電圧は、第２端子の＋４．５Ｖなので、ゲートソース電圧が＋１．５Ｖになってメインスイッチ１１０は、オンになる。
また、本例において、第１端子に＋６Ｖ、第２端子に＋７．５Ｖが印加された場合を説明する。この場合、第１端子の電圧よりも第２端子の電圧の方が大きいので、ゲートソース電圧生成部１３４は、第２端子の＋７．５Ｖを生成してメインスイッチ１１０のゲートに供給する。すると、メインスイッチ１１０のソース電圧は、第１端子の＋６Ｖなので、ゲートソース電圧が＋１．５Ｖになってメインスイッチ１１０は、オンになる。
このように、ゲートソース電圧生成部１３４は、第１端子の電圧および第２端子の電圧のうち、大きい方または小さい方の電圧をゲート電圧として供給する。これによって、ゲートソース電圧生成部１３４は、第１端子と第２端子との間の電位差の絶対値が等しい場合、メインスイッチ１１０を流れる電流の方向によらず、メインスイッチ１１０をオンにする一定のゲートソース電圧を供給することができる。
このようなゲートソース電圧生成部１３４は、例えば、第１端子の電圧および第２端子の電圧のうち、第２端子の電圧が低い場合に第１端子の電圧を出力する回路を含む。この場合、ゲートソース電圧生成部１３４は、第１端子の電圧および第２端子の電圧のうち、第１端子の電圧が低い場合に第２端子の電圧を出力する回路を更に含む。
以上の本実施形態に係るスイッチ装置１００において、ゲートソース電圧生成部１３４は、第１端子の電圧および第２端子の電圧のうち、大きい方または小さい方からの電圧を生成する例を説明した。これに代えて、ゲートソース電圧生成部１３４は、メインスイッチ１１０をオンとする場合に、第１端子の電圧および第２端子の電圧の間の中間電圧をメインスイッチ１１０のゲートに供給してもよい。
例えば、第１端子に＋６Ｖ、第２端子に＋４．５Ｖが印加される場合を説明する。この場合、ゲートソース電圧生成部１３４は、中間電圧である＋５．２５Ｖを生成してメインスイッチ１１０のゲートに供給する。すると、メインスイッチ１１０のソース電圧は、第２端子の＋４．５Ｖなので、ゲートソース電圧が＋０．７５Ｖになってメインスイッチ１１０は、オンになる。
また、本例において、第１端子に＋６Ｖ、第２端子に＋７．５Ｖが印加された場合を説明する。この場合、ゲートソース電圧生成部１３４は、中間電圧である＋６．７５Ｖを生成してメインスイッチ１１０のゲートに供給する。すると、メインスイッチ１１０のソース電圧は、第１端子の＋６Ｖなので、ゲートソース電圧が＋０．７５Ｖになってメインスイッチ１１０は、オンになる。
以上のように、ゲートソース電圧生成部１３４は、第１端子の電圧および第２端子の電圧の和を１／２にした中間電圧をメインスイッチ１１０のゲートに供給する。これによって、ゲートソース電圧生成部１３４は、第１端子と第２端子との間の電位差の絶対値が等しい場合、メインスイッチ１１０を流れる電流の方向によらず、メインスイッチ１１０をオンにする一定のゲートソース電圧を供給することができる。
このようなゲートソース電圧生成部１３４は、例えば、第１端子の電圧および第２端子の電圧差が１．５Ｖ程度といった予め定められた電圧差の場合に、第１端子の電圧を出力する回路を含む。この場合、ゲートソース電圧生成部１３４は、第１端子の電圧および第２端子の電圧差が１．５Ｖ程度といった予め定められた電圧差の場合に、第２端子の電圧を出力する回路を更に含む。
以上の本実施形態に係るスイッチ装置１００において、メインスイッチ１１０は、Ｎチャネルのデプレッション型ＦＥＴを有する例を説明した。これに代えて、メインスイッチ１１０は、図２のＣに示すＰチャネルのデプレッション型ＦＥＴを有してもよい。この場合、オフ電圧部１４０は、第１端子および第２端子に印加される電圧の最大電圧値に応じて、予め定められた電圧を供給する。本例においては、第１端子および第２端子に印加される電圧の最大電圧値を０Ｖとして説明する。
この場合、オフ電圧部１４０は、例えば、オフ電圧として＋１４Ｖの電圧を出力する。これによって、制御信号送信部１２０がメインスイッチ１１０をオフにすべく、オフ信号をスイッチ制御部１３０に送信すると、当該オフ信号に応じて、オフ制御部１３６は、オフ電圧をメインスイッチ１１０のゲートに供給する。また、当該オフ信号に応じて、オン制御部１３２は、第１端子および第２端子からゲートソース電圧生成部１３４までの電気的接続を遮断するので、ゲートソース電圧生成部１３４はゲートソース電圧を生成しない。
したがって、メインスイッチ１１０のゲートに供給される電圧は、オフ電圧部１４０が出力するオフ電圧となる。ここで、第１端子および第２端子に印加される電圧の最大電圧値は０Ｖなので、メインスイッチ１１０のゲートソース電圧は、＋１４Ｖ以上となる。即ち、メインスイッチ１１０は、第１端子および第２端子に印加される電圧によらずオフになる。
これに対して、制御信号送信部１２０がメインスイッチ１１０をオンにすべく、オン信号をスイッチ制御部１３０に送信すると、当該オン信号に応じてオフ制御部１３６は、オフ電圧部１４０からメインスイッチ１１０のゲートまでの電気的接続を遮断する。また、当該オン信号に応じてオン制御部１３２は、第１端子および第２端子からゲートソース電圧生成部１３４までを電気的に接続する。ゲートソース電圧生成部１３４は、第１端子および第２端子に応じたゲートソース電圧を生成する。
本例においては、一例として、第１端子に−６Ｖ、第２端子に−４．５Ｖが印加され、ゲートソース電圧生成部１３４が、第１端子の電圧および第２端子の電圧のうち、小さい方からの電圧を生成する場合を説明する。この場合、第２端子の電圧よりも第１端子の電圧の方が小さいので、ゲートソース電圧生成部１３４は、第１端子の−６Ｖを生成してメインスイッチ１１０のゲートに供給する。すると、メインスイッチ１１０のソース電圧は、第２端子の−４．５Ｖなので、ゲートソース電圧が−１．５Ｖになってメインスイッチ１１０は、オンになる。
また、本例において、第１端子に−６Ｖ、第２端子に−７．５Ｖが印加された場合を説明する。この場合、第１端子の電圧よりも第２端子の電圧の方が小さいので、ゲートソース電圧生成部１３４は、第２端子の−７．５Ｖを生成してメインスイッチ１１０のゲートに供給する。すると、メインスイッチ１１０のソース電圧は、第１端子の−６Ｖなので、ゲートソース電圧が−１．５Ｖになってメインスイッチ１１０は、オンになる。
このようなゲートソース電圧生成部１３４は、例えば、第１端子の電圧および第２端子の電圧のうち、第２端子の電圧が高い場合に第１端子の電圧を出力する回路を含む。この場合、ゲートソース電圧生成部１３４は、第１端子の電圧および第２端子の電圧のうち、第１端子の電圧が高い場合に第２端子の電圧を出力する回路を更に含む。
次に、本例において、第１端子に−６Ｖ、第２端子に−４．５Ｖが印加され、ゲートソース電圧生成部１３４が、第１端子の電圧および第２端子の電圧のうち、大きい方からの電圧を生成する場合を説明する。この場合、第１端子の電圧よりも第２端子の電圧の方が大きいので、ゲートソース電圧生成部１３４は、第２端子の−４．５Ｖを生成してメインスイッチ１１０のゲートに供給する。すると、メインスイッチ１１０のソース電圧は、第２端子の−４．５Ｖなので、ゲートソース電圧が０Ｖになってメインスイッチ１１０は、オンになる。
また、本例において、第１端子に−６Ｖ、第２端子に−７．５Ｖが印加された場合を説明する。この場合、第２端子の電圧よりも第１端子の電圧の方が大きいので、ゲートソース電圧生成部１３４は、第１端子の−６Ｖを生成してメインスイッチ１１０のゲートに供給する。すると、メインスイッチ１１０のソース電圧は、第１端子の−６Ｖなので、ゲートソース電圧が０Ｖになってメインスイッチ１１０は、オンになる。
このように、ゲートソース電圧生成部１３４は、第１端子の電圧および第２端子の電圧のうち、大きい方または小さい方の電圧をゲート電圧として供給する。これによって、ゲートソース電圧生成部１３４は、第１端子と第２端子との間の電位差の絶対値が等しい場合、メインスイッチ１１０を流れる電流の方向によらず、メインスイッチ１１０をオンにする一定のゲートソース電圧を供給することができる。
このようなゲートソース電圧生成部１３４は、例えば、第１端子の電圧および第２端子の電圧のうち、第２端子の電圧が低い場合に第１端子の電圧を出力する回路を含む。この場合、ゲートソース電圧生成部１３４は、第１端子の電圧および第２端子の電圧のうち、第１端子の電圧が低い場合に第２端子の電圧を出力する回路を更に含む。
以上のように、メインスイッチ１１０がＰチャネルのデプレッション型ＦＥＴを有する場合も、スイッチ制御部１３０は、メインスイッチ１１０がＮチャネルのデプレッション型ＦＥＴを有する場合と同様の動作を実行することで、メインスイッチ１１０のオンおよびオフを切り換えることができる。また、ゲートソース電圧生成部１３４が、第１端子の電圧および第２端子の電圧の間の中間電圧をメインスイッチ１１０のゲートに供給する場合においても、上述した動作と同様の動作を実行することで、メインスイッチ１１０のオンおよびオフを切り換えることができる。
以上の本実施形態に係るスイッチ装置１００は、メインスイッチ１１０を通過および遮断させる電気信号の電圧に応じたゲートソース電圧を供給するので、当該電気信号の電圧範囲を拡大することができる。また、スイッチ装置１００は、第１端子および第２端子の電圧に応じたゲートソース電圧をメインスイッチに供給するので、第１端子および第２端子に入力される電気信号の電圧範囲を拡大することができる。
ここで、例えば、メインスイッチ１１０が有するＦＥＴをＧａＮ系ＨＥＭＴで形成することで、スイッチ装置１００は、より高い電圧を扱うことができる。例えば、スイッチ装置１００は、入力電圧範囲を数十Ｖにすることができる。また、スイッチ装置１００は、第１端子および第２端子のいずれの入力信号に対しても、扱える電圧範囲を数十Ｖに拡大することができる。
ここで、ＦＥＴは、図２で説明したように、ゲートソース電圧に応じてソースドレイン間に流れる電流が変化する特性を有するので、ゲートソース電圧に応じてオン抵抗が変化する。スイッチ装置１００は、第１端子と第２端子との間の電位差の絶対値が等しい場合、メインスイッチを流れる電流の方向によらず同一のゲートソース電圧をメインスイッチに供給することができる。即ち、第１端子と第２端子との間の電位差の絶対値が等しい場合、スイッチ装置１００は、メインスイッチを流れる電流の方向によらず、メインスイッチ１１０が有するＦＥＴのオン抵抗を等しくさせることができる。
図３は、本実施形態に係るスイッチ装置１００の変形例を示す。本変形例のスイッチ装置１００において、図１に示された本実施形態に係るスイッチ装置１００の動作と略同一のものには同一の符号を付け、説明を省略する。
本変形例のゲートソース電圧生成部１３４は、第１端子および第２端子に接続され、第１端子および第２端子の電圧を入力してゲートソース電圧を生成する。本変形例のゲートソース電圧生成部１３４がゲートソース電圧を生成する動作は、以上の本実施例で説明した動作と略同一なのでここでは省略する。ゲートソース電圧生成部１３４は、オン制御部１３２に接続され、生成したゲートソース電圧をオン制御部１３２に出力する。
本変形例のオン制御部１３２は、メインスイッチ１１０のゲートに接続され、メインスイッチ１１０をオンとする場合に、ゲートソース電圧生成部１３４が出力したゲートソース電圧をメインスイッチ１１０に供給する。また、オン制御部１３２は、メインスイッチ１１０をオフとする場合に、メインスイッチ１１０に対するゲートソース電圧の供給を遮断する。オン制御部１３２は、制御信号送信部１２０に接続され、制御信号送信部１２０にからの制御信号に応じて、ゲートソース電圧の供給および遮断を切り換える。
以上の本変形例のスイッチ装置１００は、スイッチ制御部１３０が有するオン制御部１３２と、ゲートソース電圧生成部１３４との接続関係が、図１で説明したスイッチ装置１００と異なる。しかしながら、本変形例のスイッチ制御部１３０は、入力される電気信号および出力する電気信号が図１で説明したスイッチ制御部１３０と略同一であり、制御信号に応じた動作も略同一である。
したがって、本変形例のスイッチ装置１００は、図１および図２で説明した動作と略同一に動作することができる。即ち、本変形例のスイッチ装置１００は、第１端子と第２端子との間の電位差の絶対値が等しい場合、メインスイッチを流れる電流の方向によらず同一のゲートソース電圧をメインスイッチに供給することができる。
ここで、図１の実施形態のオン制御部１３２は、第１端子および第２端子の電圧が入力され、ゲートソース電圧生成部１３４に当該２つの電圧の供給および遮断を切り換えるので、一例として、２以上のスイッチ回路で構成することができる。
ここで、本変形例のゲートソース電圧生成部１３４は、第１端子および第２端子の電圧が入力されてゲートソース電圧を出力するので、一例として、２入力１出力の回路で構成することができる。したがって、オン制御部１３２は、制御信号に応じて、ゲートソース電圧の供給および遮断を切り換えるので、１以上のスイッチ回路で構成することができ、図１の実施形態に比べてスイッチ回路の最小構成を簡略化することができる。
以上の本実施形態のスイッチ装置１００において、オン制御部１３２、ゲートソース電圧生成部１３４、およびオフ制御部１３６は、一例として、スイッチ回路等を含んで構成される。この場合、スイッチ回路は、例えば、Ｎチャネルのデプレッション型ＦＥＴ、Ｎチャネルのエンハンス型ＦＥＴ、Ｐチャネルのデプレッション型ＦＥＴ、および／またはＰチャネルのエンハンス型ＦＥＴを含む。
図４は、本実施形態に係る試験装置２００の構成を被試験デバイス３００と共に示す。試験装置２００は、アナログ回路、デジタル回路、メモリ、およびシステム・オン・チップ（ＳＯＣ）等の被試験デバイス３００を試験する。試験装置２００は、被試験デバイス３００を試験するための試験パターンに基づく試験信号を被試験デバイス３００に入力して、試験信号に応じて被試験デバイス３００が出力する出力信号に基づいて被試験デバイス３００の良否を判定する。試験装置２００は、被試験デバイスとの間で信号を授受する試験部２０２と、スイッチ装置１００と、スイッチ制御部２５０とを備える。
試験部２０２は、試験信号発生部２１０と、ドライバ２２０と、コンパレータ２３０と、判定部２４０とを備える。試験信号発生部２１０は、被試験デバイス３００を試験するための試験信号を発生させて、ドライバ２２０に出力する。また、試験信号発生部２１０は、発生させた試験信号に対応する期待値を発生させて判定部２４０に出力する。
ドライバ２２０は、試験信号発生部２１０から発生された試験信号を被試験デバイス３００へと供給する。コンパレータ２３０は、試験信号が供給されたことに応じて被試験デバイス３００から出力された応答信号の論理値を取得する。判定部２４０は、コンパレータ２３０により取得された論理値と期待値とを比較して、被試験デバイス３００の良否を判定する。
スイッチ装置１００は、ドライバ２２０と被試験デバイス３００との間に設けられる。スイッチ装置１００は、スイッチ制御部２５０から供給される制御信号の電圧に応じて、ドライバ２２０と被試験デバイス３００との間を導通または切断する。スイッチ制御部２５０は、試験信号発生部２１０による試験時においてスイッチ装置１００を導通状態として、試験信号発生部２１０による試験時以外においてスイッチ装置１００を切断状態とする。
スイッチ制御部２５０は、例えば、制御信号をスイッチ装置１００が備える制御信号送信部１２０に送信する。この場合、制御信号送信部１２０は受信した制御信号に応じて、メインスイッチ１１０をオンおよびオフを切り換える制御信号をスイッチ制御部１３０に送信する。これに代えて、スイッチ制御部２５０は、スイッチ装置１００が備える制御信号送信部１２０の動作を実行してもよい。この場合、スイッチ制御部２５０は、メインスイッチ１１０をオンおよびオフを切り換える制御信号をスイッチ制御部１３０に直接送信する。
以上の本実施例における試験装置２００は、小型、長寿命、かつ信頼性の高いＦＥＴで構成され、入力電圧範囲を拡大させたスイッチ装置１００を用いて試験を実行することができる。また、試験装置２００は、試験部２０２から被試験デバイス３００へ試験信号を送信する場合と、被試験デバイス３００から試験部２０２へ応答信号を受信する場合とで、電気信号を伝送する方向が反転しても、同一の振幅電圧に対して同一のオン抵抗となるスイッチ装置１００を用いて試験を実行することができる。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１００ スイッチ装置、１１０ メインスイッチ、１２０ 制御信号送信部、１３０ スイッチ制御部、１３２ オン制御部、１３４ ゲートソース電圧生成部、１３６ オフ制御部、１４０ オフ電圧部、２００ 試験装置、２０２ 試験部、２１０ 試験信号発生部、２２０ ドライバ、２３０ コンパレータ、２４０ 判定部、２５０ スイッチ制御部、３００ 被試験デバイス

Claims (8)

  1. 第１端子および第２端子の間に設けられたメインスイッチと、
    前記第１端子、前記第２端子、および前記メインスイッチのゲートに接続され、前記メインスイッチをオンとする場合に、前記第１端子の電圧および前記第２端子の電圧のうち、大きい方または小さい方の電圧を前記メインスイッチのゲートに供給して、前記メインスイッチを流れる電流の方向によらず同一のゲートソース電圧を前記メインスイッチに供給するスイッチ制御部と、
    を備えるスイッチ装置。
  2. 前記スイッチ制御部は、前記メインスイッチをオンとする場合に、前記第１端子および前記第２端子の少なくとも一方からの電圧を基準とする前記ゲートソース電圧を前記メインスイッチのゲートに供給する請求項１に記載のスイッチ装置。
  3. 第１端子および第２端子の間に設けられたメインスイッチと、
    前記メインスイッチをオンとする場合に、前記第１端子の電圧および前記第２端子の電圧の間の中間電圧を前記メインスイッチのゲートに供給して、前記メインスイッチを流れる電流の方向によらず同一のゲートソース電圧を前記メインスイッチに供給するスイッチ制御部と、
    を備えるスイッチ装置。
  4. 前記スイッチ制御部は、
    前記第１端子および前記第２端子の電圧を入力して前記ゲートソース電圧を生成するゲートソース電圧生成部と、
    前記メインスイッチをオンとする場合に、前記ゲートソース電圧生成部に対して前記第１端子および前記第２端子の電圧を入力し、前記メインスイッチをオフとする場合に、前記ゲートソース電圧生成部に対する前記第１端子および前記第２端子の電圧の入力を遮断するオン制御部と、
    を有する請求項１から３のいずれか一項に記載のスイッチ装置。
  5. 前記スイッチ制御部は、
    前記第１端子および前記第２端子の電圧を入力して前記ゲートソース電圧を生成するゲートソース電圧生成部と、
    前記メインスイッチをオンとする場合に、前記ゲートソース電圧生成部が出力した前記ゲートソース電圧を前記メインスイッチに供給し、前記メインスイッチをオフとする場合に、前記メインスイッチに対する前記ゲートソース電圧の供給を遮断するオン制御部と、
    を有する請求項１から３のいずれか一項に記載のスイッチ装置。
  6. 前記スイッチ制御部は、前記メインスイッチをオフとする場合に、前記メインスイッチをオフとするオフ電圧を前記メインスイッチのゲートに供給するオフ制御部を有する請求項１から５のいずれか一項に記載のスイッチ装置。
  7. 前記メインスイッチは、ＧａＮ半導体スイッチである請求項１から６のいずれか一項に記載のスイッチ装置。
  8. 被試験デバイスを試験する試験装置であって、
    前記被試験デバイスとの間で信号を伝送して前記被試験デバイスを試験する試験部と、
    前記試験部と前記被試験デバイスとの間を電気的に接続または切断する、請求項１から７のいずれか一項に記載のスイッチ装置と、
    を備える試験装置。
JP2012145010A 2012-06-28 2012-06-28 スイッチ装置および試験装置 Active JP5183814B1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012145010A JP5183814B1 (ja) 2012-06-28 2012-06-28 スイッチ装置および試験装置
US13/866,032 US9184741B2 (en) 2012-06-28 2013-04-19 Switch apparatus and test apparatus
KR1020130050298A KR101503778B1 (ko) 2012-06-28 2013-05-03 스위치 장치 및 시험 장치
TW102122741A TWI514763B (zh) 2012-06-28 2013-06-26 Switching devices and test devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012145010A JP5183814B1 (ja) 2012-06-28 2012-06-28 スイッチ装置および試験装置

Publications (2)

Publication Number Publication Date
JP5183814B1 true JP5183814B1 (ja) 2013-04-17
JP2014011520A JP2014011520A (ja) 2014-01-20

Family

ID=48481376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012145010A Active JP5183814B1 (ja) 2012-06-28 2012-06-28 スイッチ装置および試験装置

Country Status (4)

Country Link
US (1) US9184741B2 (ja)
JP (1) JP5183814B1 (ja)
KR (1) KR101503778B1 (ja)
TW (1) TWI514763B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076709A (ja) * 2013-10-08 2015-04-20 株式会社アドバンテスト スイッチ装置および試験装置
JP2018050289A (ja) * 2016-09-16 2018-03-29 旭化成エレクトロニクス株式会社 スイッチ装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6306962B2 (ja) * 2014-07-16 2018-04-04 株式会社アドバンテスト 半導体スイッチおよびそれを用いた試験装置
US9240780B1 (en) * 2014-07-21 2016-01-19 Continental Automotive Systems, Inc. Preventing voltage pulse propagation in a disabled capacitive feedback slew-controlled switch
JP6823454B2 (ja) 2016-12-28 2021-02-03 株式会社アドバンテスト デバイス測定用治具

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273716A (ja) * 1991-02-28 1992-09-29 Ricoh Co Ltd アナログスイッチ
WO2004114508A1 (ja) * 2003-06-23 2004-12-29 Sanken Electric Co., Ltd. 交流スイッチ
WO2007043482A1 (ja) * 2005-10-12 2007-04-19 Advantest Corporation 試験装置、ピンエレクトロニクスカード、電気機器、及びスイッチ
JP2009124667A (ja) * 2007-01-25 2009-06-04 Panasonic Corp 双方向スイッチ及びその駆動方法
JP2009159222A (ja) * 2007-12-26 2009-07-16 Sanken Electric Co Ltd スイッチ装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244694A (ja) 1993-02-16 1994-09-02 Yokogawa Electric Corp 半導体スイッチ装置
KR100226227B1 (ko) 1997-03-18 1999-10-15 윤덕용 자려발진형 델타변조 d급 음향증폭기
JP3571034B2 (ja) * 2002-06-18 2004-09-29 独立行政法人 科学技術振興機構 磁気抵抗ランダムアクセスメモリー装置
JP2009027081A (ja) * 2007-07-23 2009-02-05 Hitachi Cable Ltd 半導体集積回路装置及びこれを用いた半導体スイッチ装置
KR101493868B1 (ko) * 2008-07-10 2015-02-17 삼성전자주식회사 자기 메모리 소자의 구동 방법
US8179154B2 (en) * 2008-10-30 2012-05-15 Advantest Corporation Device, test apparatus and test method
JP5108915B2 (ja) * 2010-05-19 2012-12-26 株式会社日本自動車部品総合研究所 乗員検知装置
JP5603674B2 (ja) * 2010-06-24 2014-10-08 株式会社アドバンテスト スイッチ装置および試験装置
US20140361790A1 (en) * 2013-06-11 2014-12-11 Advantest Corporation Drive circuit, switch apparatus, and test apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04273716A (ja) * 1991-02-28 1992-09-29 Ricoh Co Ltd アナログスイッチ
WO2004114508A1 (ja) * 2003-06-23 2004-12-29 Sanken Electric Co., Ltd. 交流スイッチ
WO2007043482A1 (ja) * 2005-10-12 2007-04-19 Advantest Corporation 試験装置、ピンエレクトロニクスカード、電気機器、及びスイッチ
JP2009124667A (ja) * 2007-01-25 2009-06-04 Panasonic Corp 双方向スイッチ及びその駆動方法
JP2009159222A (ja) * 2007-12-26 2009-07-16 Sanken Electric Co Ltd スイッチ装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015076709A (ja) * 2013-10-08 2015-04-20 株式会社アドバンテスト スイッチ装置および試験装置
JP2018050289A (ja) * 2016-09-16 2018-03-29 旭化成エレクトロニクス株式会社 スイッチ装置

Also Published As

Publication number Publication date
TWI514763B (zh) 2015-12-21
TW201401776A (zh) 2014-01-01
US9184741B2 (en) 2015-11-10
JP2014011520A (ja) 2014-01-20
KR101503778B1 (ko) 2015-03-18
US20140002105A1 (en) 2014-01-02
KR20140001746A (ko) 2014-01-07

Similar Documents

Publication Publication Date Title
JP5183814B1 (ja) スイッチ装置および試験装置
CN107431482B (zh) 高压开关
JP6529435B2 (ja) ワイドコモンモードレンジ送信ゲート
US9467061B2 (en) System and method for driving a transistor
JP5236822B1 (ja) ドライバ回路
JP5923919B2 (ja) 半導体装置及びアナログスイッチの制御方法
JPWO2005002054A1 (ja) 半導体スイッチ
JP4618164B2 (ja) スイッチ回路
US9490800B2 (en) Control circuit of semiconductor switching element
JP5603674B2 (ja) スイッチ装置および試験装置
JP2010219977A (ja) スイッチング回路及びその試験方法
US20150236635A1 (en) Inverter output circuit
US20190363713A1 (en) Input device, control method of input device
US20160020765A1 (en) Semiconductor switch
US20140361790A1 (en) Drive circuit, switch apparatus, and test apparatus
US11196421B2 (en) Logic circuit and circuit chip
JP5451588B2 (ja) スイッチ装置および試験装置
JP2018050289A (ja) スイッチ装置
JP5411843B2 (ja) 駆動装置、スイッチ装置、および試験装置
JP6202975B2 (ja) スイッチ装置および試験装置
US8878601B2 (en) Power supply circuit with positive and negative feedback loops
US20240007020A1 (en) Power converter
CN107579729B (zh) 差动式开关电路
CN105391435B (zh) 用于驱动晶体管的系统和方法
JP5331822B2 (ja) スイッチ装置

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130115

R150 Certificate of patent or registration of utility model

Ref document number: 5183814

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250