JP6823454B2 - デバイス測定用治具 - Google Patents

Description

本発明は、ＧаＮ半導体を用いた制御装置に関するものである。

ＧａＮ半導体をメインスイッチに使用したスイッチ装置が知られている（例えば特許文献１）。

特開２０１２−１４５０１０号公報

入力信号に基づき制御対象を制御する制御装置がスイッチング素子を有しており、このスイッチング素子にＧａＮ半導体を用いた場合には、スイッチング素子の閾値電圧のばらつきによって、制御装置の安定性（ロバスト性）が低下する、という問題があった。

本発明が解決しようとする課題は、スイッチング素子にＧａＮ半導体を用いて、安定性の向上を図ることが可能な制御装置を提供することである。

［１］本発明に係る制御装置は、入力信号に対する差分を増幅する差動増幅回路と、前記差動増幅回路の出力側に接続され、入力される電圧をクリップするクリッピング回路とを備え、前記差動増幅回路は、ＧａＮ半導体で形成された複数のスイッチング素子を有し、前記クリッピング回路は、前記ＧａＮ半導体で形成されたスイッチング素子を有する。

［２］上記発明において、前記制御装置は、前記第１差動増幅回路から出力信号に対する差分を増幅する第２差動増幅回路を備え、前記第２差動増幅回路は、前記ＧａＮ半導体で形成された複数のスイッチング素子を有し、前記クリッピング回路は、前記第２差動増幅回路から出力される出力電圧をクリップしてもよい。

［３］上記発明において、前記制御装置は、前記差動増幅回路の出力側に接続され、前記差動増幅回路から出力される電圧のレベルをシフトするレベルシフト回路を備え、前記レベルシフト回路は、前記ＧａＮ半導体で形成されたスイッチング素子を有してもよい。

［４］上記発明において、前記制御装置は、前記差動増幅回路に含まれる前記スイッチング素子の制御電圧を変更可能な電圧可変回路を備え、前記差動増幅回路は、前記入力信号の電圧と前記制御電圧との差分を増幅してもよい。

［５］上記発明において、前記制御装置は、前記差動増幅回路に含まれる前記複数のスイッチング素子の各端子に共通して接続される電流源を備えてもよい。

［６］上記発明において、前記制御装置は、前記差動増幅回路に含まれる前記複数のスイッチング素子の各端子に共通して接続される電流源を備えてもよい。

［７］上記発明において、前記制御装置は、前記差動増幅回路に含まれる前記複数のスイッチング素子は対称に接続され、前記入力信号は、前記複数のスイッチング素子のうち一方のスイッチング素子の制御端子に入力され、参照電圧が、前記複数のスイッチング素子のうち他方のスイッチング素子の制御端子に入力され、前記入力信号は、高レベルの電圧値及び低レベルの電圧値の何れか一方を示し、前記参照電圧の電圧値は、前記高レベルの電圧値と前記低レベルの電圧値との間に設定されてもよい。

本発明によれば、入力信号に対する差分を増幅する差動増幅回路と、差動増幅回路の出力側に接続され、入力される電圧をクリップするクリッピング回路が設けられ、差動増幅回路に含まれる複数のスイッチング素子及びクリッピング回路に含まれるスイッチング素子がＧａＮ半導体で形成されている。これにより、制御装置の安定性の向上を図ることができる。

図１は、本発明の実施形態における制御装置の回路図である。 図２は、図１に示す制御装置における、入力電圧（Ｖ_ｉｎ）に対する出力電圧（Ｖ_а１、Ｖ_а２）の特性を示すグラフである。 図３は、図１に示す制御装置における、入力電圧（Ｖ_ｉｎ）に対する出力電圧（Ｖ_ｃ１、Ｖ_ｃ２）の特性を示すグラフである。 図４は、図１に示す制御装置における、入力電圧（Ｖ_ｉｎ）に対する出力電圧（Ｖ_ＯＵＴ１、Ｖ_ＯＵＴ２）の特性を示すグラフである。 図５は、本発明の実施形態におけるスイッチ装置の回路図である。 図６は、比較例におけるスイッチ装置の回路図である。 図７Ａは、図６に示すスイッチ装置における、入力電圧（Ｖ_ｉｎ）に対する、制御装置の出力電圧（メインスイッチのゲート電圧：Ｖ_Ｇ）の特性を示すグラフである。 図７Ｂは、図５に示すスイッチ装置における、入力電圧（Ｖ_ｉｎ）に対する、制御装置の出力電圧（メインスイッチのゲート電圧：Ｖ_Ｇ）の特性を示すグラフである。 図８Ａは、図５に示すスイッチ装置において、参照電圧を１．０Ｖにした場合の、入力電圧に対する出力電圧（メインスイッチのゲート電圧：Ｖ_Ｇ）の特性を示すグラフである。 図８Ｂは、図５に示すスイッチ装置において、参照電圧を５．０Ｖにした場合の、入力電圧に対する出力電圧（メインスイッチのゲート電圧：Ｖ_Ｇ）の特性を示すグラフである。

以下、本発明の実施形態を図面に基づいて説明する。

本実施形態に係る制御装置１について、図１を参照しながら説明する。図１は、本実施形態に係る制御装置１の回路図である。

制御装置１は、入力信号に基づきメインスイッチのオン及びオフを切り替えるための制御回路である。入力信号は外部から入力されるスイッチング信号であって、入力信号の波形は、ハイレベル（オン電圧）及びローレベル（オフ電圧）のオンオフ波形である。制御装置１は、入力信号の電圧差でメインスイッチのオンオフを切り替えるために、入力信号の電圧を増幅し、電圧レベルをシフトさせる（電圧レベルを変換している）。入力信号の電圧差は、オン状態を示すハイレベルの電圧と、オフ状態を示すローレベルの電圧の差に相当する。

制御装置１は、差動増幅回路１０、２０、レベルシフト回路３０、差動増幅回路４０及び電流源５０を備えている。制御装置１は、複数のスイッチング素子を有しており、各スイッチング素子は、ＧａＮ半導体により形成されている。

ここで、ＧаＮ（窒化ガリウム）の素子特性について、シリコン（Ｓｉ）系の素子特性と比較しつつ説明する。ＧａＮ系はＳｉ系に比べて、絶縁破壊強度、熱伝導率、及び高温状態での動作性等で優れた特性をもっており、材料としての物性特性で優位な点が多い。その一方で、ＧａＮ系のプロセス（製造工程、市場への汎用性）が、Ｓｉ系と比べて成熟していないため、ＧａＮ半導体素子のばらつきが大きいという問題がある。

メインスイッチ及び制御回路を備えたスイッチ装置を例にした場合に、ＧａＮ系の素子ばらつきを回避するための構成として、以下のようなスイッチ装置が考えられる。メインスイッチがＧａＮ半導体で形成され、メインスイッチを制御する制御回路がＳｉ系のスイッチで構成される。そして、メインスイッチ及び制御回路がマルチチップ化されている。現状の多くのスイッチ装置が、このような構成を採用している。

上記スイッチ装置では、制御回路がＳｉ系の素子で構成されているため、リソースの高密度化又は高い耐熱性を実現することが困難であった。すなわち、スイッチ装置において、リソースの高密度化又は耐熱性の向上を実現させるためには、メインスイッチに加えて制御系のスイッチング素子にＧａＮ半導体を用いることで、ＧａＮ半導体でモノリシック化することが望まれる。言い換えると、スイッチ装置に含まれるスイッチング素子は、メインスイッチのみではなく、全てのスイッチング素子をＧａＮ半導体で形成されることが望まれる。

しかしながら、制御回路をＧａＮ半導体でモノリシック化した場合には、ＧａＮ半導体素子のばらつきが問題となる。ＧａＮ系のスイッチは、エピ抵抗等の素子ばらつきにより、オン、オフを切り替える閾値電圧に、ばらつきが生じることがある。そして、ＧａＮスイッチのばらつきが大きい場合には、制御回路のロバスト性（制御の安定性）が低くなってしまう。本実施形態に係る制御装置１は、ＧａＮ半導体でモノリシック化された制御回路（ＩＣ回路）であって、図１に示すような回路構成をとることで、ばらつきの大きいＧａＮスイッチを使用しつつロバスト性の向上を図る。なお、図１に示す回路構成は一例にすぎず、入力信号の電圧レンジ又はメインスイッチの動作電圧のレンジに応じて、電源電圧、抵抗素子、又は各回路素子の接続形態を変更してもよい。

図１に示すように、制御装置１の入力側には、差動増幅回路１０が設けられている。差動増幅回路１０は、片側入力差動回路であり、入力信号に対する差分を増幅する。差動増幅回路１０は、対称に接続された複数のスイッチング素子Ｑ１１、Ｑ１２、抵抗Ｒ１１〜Ｒ１４を有している。抵抗Ｒ１１及び抵抗Ｒ１２の抵抗値は２０ｋΩである。抵抗Ｒ１３及び抵抗Ｒ１４の抵抗値は４０ｋΩである。スイッチング素子Ｑ１１及びスイッチング素子Ｑ１２は、ＧａＮ半導体で形成されている。スイッチング素子Ｑ１１の特性及びスイッチング素子Ｑ１２の特性は同一である。スイッチング素子Ｑ１１のゲート端子（制御端子）には入力信号が入力され、スイッチング素子Ｑ１２のゲート端子には参照電圧が入力される。入力信号（Ｖ_ｉｎ）は、０Ｖをローレベルとし、＋３．３Ｖをハイレベルとしたスイッチング信号である。Ｖ_ｉｎは入力信号の電圧（入力電圧）である。スイッチング素子Ｑ１１のゲート端子には、ゲート抵抗（Ｒ１５）が接続されている。スイッチング素子Ｑ１１のドレイン端子は抵抗Ｒ１１を介して基準電源に接続され、スイッチング素子Ｑ１２のドレイン端子は抵抗Ｒ１２を介して電源に接続されている。電源電圧は＋８．０Ｖに設定されている。スイッチング素子Ｑ１１のソース端子及びスイッチング素子Ｑ１２のソース端子は、１つの電流源に共通して接続されている。

抵抗１３及び抵抗１４は、参照電圧（Ｖ_ｒｅｆ）を分圧するための抵抗であり、参照電圧用の電源と接地点（ＧＮＤ）との間で、直列に接続されている。抵抗１３と抵抗１４との接続点がスイッチング素子Ｑ１２のドレイン端子に接続されている。これにより、分圧された参照電圧（Ｖ_ｒｅｆ）がスイッチング素子Ｑ１２のドレイン端子に印可される。スイッチング素子Ｑ１２のドレイン端子に入力される参照電圧は、スイッチング素子Ｑ１１のゲート端子に入力される入力信号の中点電圧に設定されている。中点電圧は、入力信号のハイレベルとローレベルとの間の電圧である。

スイッチング素子Ｑ１１のドレイン端子及びスイッチング素子Ｑ１２のドレイン端子には、それぞれ出力用の一対の配線が接続されている。

差動増幅回路２０は、差動増幅回路１０の出力側に接続されており、差動増幅回路１０から出力される出力電圧の差を増幅する。差動増幅回路２０は、スイッチング素子Ｑ２１、Ｑ２２、及び抵抗Ｒ２１、Ｒ２２を有している。抵抗Ｒ２１及び抵抗Ｒ２２の抵抗値は６０ｋΩである。スイッチング素子Ｑ２１、Ｑ２２は、ＧａＮ半導体で形成されている。スイッチング素子Ｑ２１の特性及びスイッチング素子Ｑ２２の特性は同一である。スイッチング素子Ｑ２１、Ｑ２２は、対称に接続されており、それぞれのゲート端子には、差動増幅回路１０の出力線が接続されている。スイッチング素子Ｑ２１のドレイン端子は抵抗Ｒ２１を介して電源に接続され、スイッチング素子Ｑ２２のドレイン端子は抵抗Ｒ２２を介して電源に接続されている。電源電圧は＋１６．０Ｖに設定されている。スイッチング素子Ｑ２１、Ｑ２２のソース端子は、１つの電流源に共通して接続されている。スイッチング素子Ｑ２１のドレイン端子及びスイッチング素子Ｑ２２のドレイン端子には、それぞれ出力用の一対の配線が接続されている。

レベルシフト回路３０は、差動増幅回路２０から出力される電圧のレベルをシフトする回路であって、レベルシフト回路３０は、差動増幅回路２０の出力を、マイナス電位を基準とした出力電圧に変換する。レベルシフト回路３０は、差動増幅回路１０、２０の出力側に接続されている。レベルシフト回路３０は、スイッチング素子Ｑ３１、Ｑ３２及び抵抗Ｒ３１、Ｒ３２を有している。抵抗Ｒ３１及び抵抗Ｒ３２の抵抗値は２００ｋΩである。スイッチング素子Ｑ３１、Ｑ３２は、ＧａＮ半導体で形成されている。スイッチング素子Ｑ３１の特性及びスイッチング素子Ｑ３２の特性は同一である。スイッチング素子Ｑ３１、Ｑ３２は対称に接続されており、それぞれのゲート端子には、差動増幅回路２０の出力線が接続されている。スイッチング素子Ｑ３１のドレイン端子及びスイッチング素子Ｑ３２のドレイン端子は電源に接続されている。電源電圧は＋２０．０Ｖである。スイッチング素子Ｑ３１のソース端子には抵抗Ｒ３１が接続され、スイッチング素子Ｑ３２のソース端子には抵抗Ｒ３２が接続されている。スイッチング素子Ｑ３１のソース端子と、スイッチング素子Ｑ３２のソース端子は、抵抗Ｒ３１、Ｒ３２を介して、それぞれ独立した電流源に接続されている。抵抗Ｒ３１の低電位側の端子（スイッチング素子Ｑ３１のソース端子とは反対側の端子）には出力用の配線が接続され、抵抗Ｒ３２の低電位側の端子（スイッチング素子Ｑ３２のソース端子とは反対側の端子）には出力用の配線が接続されている。

差動増幅回路４０は、レベルシフト回路３０から出力される電圧をクリップする回路である。また、差動増幅回路４０は、レベルシフト回路３０に印可される電圧範囲（−３０Ｖから＋２０Ｖの範囲）に対して、差動増幅回路４０への印加電圧範囲（−２４Ｖから−１３Ｖの範囲）を狭めることで、出力電圧波形の整形（シェイピング）を行う。差動増幅回路４０の出力電圧のうちハイレベル側の電圧は、レベルシフト回路３０から出力される上限電圧よりも低い制限電圧で制限を受けて、差動増幅回路４０の出力電圧のうちローレベル側の電圧は、レベルシフト回路３０から出力される下限電圧よりも高い制限電圧で制限を受ける。

差動増幅回路４０は、差動増幅回路１０、２０の出力側に接続されている。差動増幅回路４０は、スイッチング素子Ｑ４１、４２及び抵抗Ｒ４２、Ｒ４３を有している。抵抗Ｒ４３及び抵抗Ｒ４４の抵抗値は２００ｋΩである。スイッチング素子Ｑ４１、Ｑ４２は、ＧａＮ半導体で形成されている。スイッチング素子Ｑ４１の特性及びスイッチング素子Ｑ４２の特性は同一である。スイッチング素子Ｑ４１、Ｑ４２は、対称に接続されており、それぞれのゲート端子には、レベルシフト回路３０の出力線が接続されている。スイッチング素子Ｑ４１のドレイン端子は抵抗Ｒ４１を介して電源に接続され、スイッチング素子Ｑ４２のドレイン端子は抵抗Ｒ４２を介して電源に接続されている。電源電圧は−１３．０Ｖに設定されている。スイッチング素子Ｑ４１、Ｑ４２のソース端子は、１つの電流源に共通して接続されている。スイッチング素子Ｑ４１のドレイン端子及びスイッチング素子Ｑ４２のドレイン端子には、それぞれ出力用の一対の配線が接続されている。

電流源５０は、複数の定電流回路を備えている。複数の定電流回路は、差動増幅回路１０、２０、レベルシフト回路３０及びクリッピング回路の低電流側にそれぞれ接続されており、各回路に定電流を流すための電流源となる。各定電流回路は、スイッチング素子Ｑ５〜Ｑ５７、抵抗Ｒ５１１、Ｒ５１２、Ｒ５２１、Ｒ５２２、Ｒ５３１、Ｒ５３２、Ｒ５４１、Ｒ５４２、Ｒ５５１、Ｒ５５２、Ｒ５６１、Ｒ５６２、Ｒ５７１、Ｒ５７２を有している。スイッチング素子Ｑ５１〜Ｑ５７は、ＧａＮ半導体で形成されている。抵抗Ｒ５１１、Ｒ５２１、Ｒ５３１、Ｒ５４１、Ｒ５５１、Ｒ５６１、Ｒ５７１の抵抗値は３３ｋΩに設定されている。抵抗Ｒ５１２、Ｒ５２２、Ｒ５３２、Ｒ５４２、Ｒ５５２、Ｒ５６２、Ｒ５７２の抵抗値は７ｋΩに設定されている。

差動増幅回路１０に接続された定電流回路は、スイッチング素子Ｑ１及び抵抗Ｒ５１１、Ｒ５１２を有し、差動増幅回路１０の共通の電流源として機能する。抵抗Ｒ５１２はスイッチング素子Ｑ１のゲート−ソース間に接続されている。抵抗Ｒ５１１は、抵抗Ｒ５１２と並列に接続され、スイッチング素子Ｑ５１のソース端子に接続されている。

差動増幅回路２０及び差動増幅回路４０の低電位側には、それぞれ１つの定電流回路が接続されている。レベルシフト回路３０に含まれる左側のアーム回路及び右側のアーム回路に、それぞれ定電流回路が接続されている。アーム回路は、スイッチング素子Ｑ３１、３２及び抵抗Ｒ３１、Ｒ３２を直接した回路に相当する。各定電流回路の回路構成は、差動増幅回路１０に接続された定電流回路と同様である。

差動増幅回路１０、２０に接続された定電流回路は接地点に接続されている。レベルシフト回路３０に接続された複数の定電流回路は、基準電圧（−３０．０Ｖ）をとる接続点にそれぞれ接続されている。差動増幅回路４０に接続された定電流回路は、基準電圧（−２４．０Ｖ）をとる接続点にそれぞれ接続されている。

次に、入力信号の入力電圧（Ｖ_ｉｎ）に対する各回路の出力電圧（Ｖ_а１、Ｖ_а２、Ｖ_ｂ１、Ｖ_ｂ２、Ｖ_ｃ１、Ｖ_ｃ２）の特性を説明する。Ｖ_а１、Ｖ_а２は差動増幅回路１０の出力電圧を示し、Ｖ_ｂ１、Ｖ_ｂ２はレベルシフト回路３０の出力電圧を示し、Ｖ_ｃ１、Ｖ_ｃ２は差動増幅回路４０の出力電圧を示す。図２は、入力電圧（Ｖ_ｉｎ）に対する出力電圧（Ｖ_а１、Ｖ_а２）の特性を示すグラフである。図３は、入力電圧（Ｖ_ｉｎ）に対する出力電圧（Ｖ_ｃ１、Ｖ_ｃ２）の特性を示すグラフである。図４は、入力電圧（Ｖ_ｉｎ）に対する出力電圧（Ｖ_ＯＵＴ１、Ｖ_ＯＵＴ２）の特性を示すグラフである。

出力電圧（Ｖ_а１、Ｖ_а２、Ｖ_ｂ１、Ｖ_ｂ２、Ｖ_ｃ１、Ｖ_ｃ２）は、入力電圧（Ｖ_ｉｎ）を、０Ｖから３．３Ｖの範囲内で変化させた時の特性を示している。入力信号がオフ状態を示す場合に、入力電圧（Ｖ_ｉｎ）は０Ｖとなる。この時、スイッチング素子Ｑ１のドレイン電圧である差動増幅回路１０の出力電圧（Ｖ_а１）は８Ｖとなり、スイッチング素子Ｑ２のドレイン電圧である差動増幅回路１０の出力電圧（Ｖ_а２）は０Ｖとなる。入力信号がオン状態を示す場合に、入力電圧（Ｖ_ｉｎ）は３．３Ｖとなる。この時、差動増幅回路１０の出力電圧（Ｖ_а１）は０Ｖとなり、差動増幅回路１０の出力電圧（Ｖ_а２）は８Ｖとなる。出力電圧（Ｖ_а１）の特性及び出力電圧（Ｖ_а２）の特性は、１．６５Ｖの入力電圧（Ｖ_ｉｎ）を境に反転したオンオフ波形となっている。すなわち、スイッチング素子Ｑ２のゲート電圧を、入力信号のオン電圧とオフ電圧との中点電圧に設定することで、出力電圧（Ｖ_а１、Ｖ_а２）は、中点電圧に対応する出力電圧をクロスポイントとして、オン電圧とオフ電圧を切り換えるような特性をとる。

スイッチング素子Ｑ１１及びスイッチング素子Ｑ１２には、同じ特性の素子が使用されているが、実際には素子ばらつきによってスイッチング素子Ｑ１１、Ｑ１２の動作特性が異なることがある。本実施形態に係る制御装置１は、入力側に差動増幅回路１０を用いている。そのため、対称に接続されたスイッチング素子Ｑ１１とスイッチング素子Ｑ１２との間で、素子ばらつきが消去される。これにより、スイッチング素子Ｑ１１、Ｑ１２の素子ばらつきによるロバスト性の低下を抑制できる。

差動増幅回路２０の出力電圧（Ｖ_ｂ１）は、差動増幅回路１０の出力電圧（Ｖ_а１）を反転した電圧となり、差動増幅回路２０の出力電圧（Ｖ_ｂ２）は、差動増幅回路１０の出力電圧（Ｖ_а２）を反転した電圧となる。また、差動増幅回路２０の入力電圧は差動増幅回路２０のゲインで増幅され、出力電圧（Ｖ_ｂ１、Ｖ_ｂ２）の電圧差（６Ｖ）は、出力電圧（Ｖ_а１、Ｖ_а２）の電圧差（２Ｖ）より大きくなる。

レベルシフト回路３０の出力電圧（Ｖ_ｃ１）は、差動増幅回路２０の出力電圧（Ｖ_ｂ１）をマイナス側にシフトした電圧となり、レベルシフト回路３０の出力電圧（Ｖ_ｃ２）は、差動増幅回路２０の出力電圧（Ｖ_ｂ２）をマイナス側にシフトした電圧となる。図３に示すように、入力信号がオフ状態を示す場合（入力電圧はＶ_ｉｎは０Ｖとする場合）に、出力電圧（Ｖ_ｃ１）は−２６．０Ｖとなり、出力電圧（Ｖ_ｃ２）は−２１．０Ｖとなる。入力信号がオン状態を示す場合（入力電圧はＶ_ｉｎは３．３Ｖとする場合）に、出力電圧（Ｖ_ｃ１）は−２１．０Ｖとなり、出力電圧（Ｖ_ｃ２）は−２６．０Ｖとなる。また出力電圧（Ｖ_ｃ１、Ｖ_ｃ２）は、中点電圧に対応する出力電圧をクロスポイントとして、オン電圧とオフ電圧を切り換えるような特性をとる。

差動増幅回路４０の出力電圧（Ｖ_ＯＵＴ１）は、レベルシフト回路３０の出力電圧（Ｖ_ｃ１）を反転した電圧となり、差動増幅回路４０の出力電圧（Ｖ_ＯＵＴ２）はレベルシフト回路３０の出力電圧（Ｖ_ｃ２）を反転した電圧となる。

図４に示すように、差動増幅回路４０の出力電圧（Ｖ_ＯＵＴ１、Ｖ_ＯＵＴ２）の特性は、差動増幅回路４０のクリッピング回路としての機能によって、オフ電圧とオン電圧との間の過渡状態（入力電圧が約１．１Ｖから約２．２Ｖまでの範囲内）で急峻な特性になっている。すなわち、差動増幅回路１０の出力電圧（Ｖ_а１、Ｖ_а２）の特性（図２を参照）及びレベルシフト回路３０の出力電圧（Ｖ_ｃ１、Ｖ_ｃ２）の特性（図３を参照）と比較した場合に、差動増幅回路４０の出力電圧（Ｖ_ＯＵＴ１、Ｖ_ＯＵＴ２）の特性は、オフ電圧とオン電圧との間の過渡状態で、急峻な特性になっている。

次に、制御装置１を備えたスイッチ装置１００について、図５を用いて説明する。図５はスイッチ装置１００の回路図である。

図５に示すスイッチ装置１００において、制御回路の部分は、図１に示す制御装置と基本的に同じであるが、以下の点で相違する。スイッチング素子Ｑ１２の制御電圧（ゲート電圧）が変更可能になるように、差動増幅回路１０が構成されている。具体的には、参照電圧（Ｖ_ｒｅｆ）が＋１．０Ｖから＋５．０Ｖまでの電圧範囲で変更可能になっている。参照電圧（Ｖ_ｒｅｆ）の変更可能な範囲は、入力信号として入力される電圧範囲に応じて設定される。例えば、入力信号のローレベルの電圧が０Ｖであり、入力信号のハイレベル電圧が＋１．０Ｖから＋５．０Ｖである場合には、参照電圧（Ｖ_ｒｅｆ）の変更可能な電圧範囲は、入力電圧で許容されている電圧範囲（＋１．０Ｖから＋５．０Ｖ）に合うように、＋１．０Ｖから＋５．０Ｖの範囲に設定されている。なお、スイッチング素子Ｑ１２のゲート電圧は、分圧抵抗（Ｒ１３、Ｒ１４）を可変抵抗にすることで、変更可能としてもよい。

また他の相違点として、差動増幅回路４０の出力線が一本になっており、出力線はスイッチング素子Ｑ４２のドレイン端子に接続されている。なお、入力信号の動作波形を反転した波形で、制御装置１から出力信号を出力する場合には、差動増幅回路４０の出力線を、スイッチング素子Ｑ４１のドレイン端子に接続すればよい。

スイッチ装置１００は、制御装置１に加えて、メインスイッチＱ_Ｍ及び電圧安定回路６０を備えている。メインスイッチＱ_Ｍは、制御装置１によって、オン状態とオフ状態を切り換える。メインスイッチＱ_ＭはＧａＮ素子で形成されている。メインスイッチＱ_Ｍの閾値電圧（ゲート閾値電圧）はマイナス電圧である。閾値電圧は、メインスイッチＱ_Ｍをターンオン又はターンオフさせるゲート電圧である。メインスイッチＱ_Ｍは、−１８．０Ｖから＋５．２Ｖまで範囲で動作する。

電圧安定回路６０は、メインスイッチのＱ_Ｍのゲート電圧を安定化させるために接続されている。電圧安定回路６０は、制御装置１の出力線とメインスイッチＱ_Ｍの間に接続されている。電圧安定回路６０は、スイッチング素子Ｑ６１、抵抗Ｒ６１、Ｒ６２及び電流源６３を有している。スイッチング素子Ｑ６１は、ＧａＮ半導体で形成されている。抵抗Ｒ６２は、電流源５０に含まれる定電流回路と電源（０Ｖ）との間に接続されている。抵抗Ｒ６２と電流源５０に含まれる定電流回路との間の接続点は、抵抗Ｒ６３を介してスイッチング素子Ｑ６２のゲート端子に接続されている。抵抗Ｒ６３はスイッチング素子Ｑ６２のゲート抵抗である。スイッチング素子Ｑ６１のドレイン端子は、電流源６４に接続されている。スイッチング素子６１のドレイン端子と電流源６４との間の接続点は、メインスイッチＱ_Ｍのゲート端子に接続されている。

電圧安定回路６０の低電位側に接続される定電圧回路は、抵抗Ｒ５８１、５８２、スイッチング素子Ｑ５８を有している。定電流回路の接続形態は、電流源５０に含まれる他の電流源と同様である。

なお、スイッチ装置１００において、電圧安定回路６０は、トラッキング回路をメインスイッチＱ_Ｍのドレイン及びソースに接続し、ゲート電圧に追随させることでゲート電圧を安定化させてもよい。

次に、比較例に係るスイッチ装置２００のゲート電圧特性と比較しつつ、本実施形態に係るスイッチ装置１００のゲート電圧特性を説明する。

まず、比較例に係るスイッチ装置２００の回路構成を説明する。図６は、比較例に係るスイッチ装置２００の回路図である。

図６に示すように、スイッチ装置２００は、制御装置２１０、メインスイッチＱ_Ｍを備えている。制御装置２１０は、入力信号増幅回路２１１、ゲート電圧選択回路２１２、及びトラッキング回路２１３を備えている。入力信号増幅回路２１１、ゲート電圧選択回路２１２、トラッキング回路２１３及び電流源２１４の回路構成は図６に示す通りである。また、各回路に含まれるスイッチング素子はＧａＮで形成されている。各回路に含まれる抵抗の抵抗値及び電源電圧は図６に示す通りである。制御装置２１０の入力端子に入力される入力信号（Ｖ_ｉｎ）は、０Ｖをローレベルとし、＋３．３Ｖをハイレベルとしたスイッチング信号である。メインスイッチＱ_Ｍの動作電圧の範囲は、−１８．０Ｖから＋５．２Ｖまでの範囲である。

入力信号増幅回路１１０は、入力信号のオン、オフに対して、抵抗Ｒ２８を導通する電流経路とスイッチング素子Ｑ７のドレイン−ソース間の電流経路とを切り換える。入力信号増幅回路１１０に含まれるスイッチング素子Ｑ８のソース端子とスイッチング素子Ｑ９のソース端子は異なる電流源に接続されている。すなわち、入力信号増幅回路１１０に含まれる複数のスイッチング素子Ｑ８，Ｑ９の各ソース端子は、１つの電流源に共通して接続されていない。

ゲート電圧選択回路２１２は、入力信号の入力電圧が閾値電圧（１．６５Ｖ）より高い場合にメインスイッチＱ_Ｍがオン状態となり、入力信号の入力電圧が閾値電圧（１．６５Ｖ）より低い場合にメインスイッチＱ_Ｍがオフ状態となるように、メインスイッチＱ_Ｍのゲート電圧を調整する。トラッキング回路２１３は、ゲート電圧に追随させることで、ゲート電圧を安定化する。

比較例に係るスイッチ装置２００の電圧特性を説明する。比較例に係るスイッチ装置２００は、入力側に入力信号増幅回路２１１を接続する。入力信号増幅回路２１１は、本実施形態に係る差動増幅回路１０と異なり、ＧａＮ系のスイッチング素子を対称に接続し、差分を増幅するような回路構成になっていない。そのため、入力信号増幅回路２１１に含まれるスイッチング素子のばらつきが出力電圧に影響し、入力信号の電圧に対して、出力電圧のふれ幅が大きくなる。

また、入力信号増幅回路２１１は、２つの独立した電流源に接続されている。そのため、２つの電流源に含まれるスイッチング素子の間でばらつきが大きい場合には、ばらつきが入力信号増幅回路の出力に影響を及ぼすため、入力信号増幅回路２１１の出力電圧のふれ幅がさらに大きくなる。

図７Ａは、比較例に係る制御装置２１０の電圧特性を示すグラフである。電圧特性は、制御装置２１０に入力される入力電圧（Ｖ_ｉｎ）に対する、制御装置２１０の出力電圧の特性である。出力電圧は、メインスイッチＱ_Ｍのゲート電圧（Ｖ_Ｇ）である。

図７Ａに示すように、比較例では、メインスイッチＱ_Ｍのゲート電圧が、入力信号の閾値電圧（１．６５Ｖ）を境に０．７Ｖから３．０Ｖの範囲内で、オン電圧又はオフ電圧のどちらも取り得る状態になっている。そのため、例えば入力電圧（０．８Ｖ）の入力信号が制御装置２１０に入力された場合には、本来、ゲート電圧がオフ電圧となるはずが、オン電圧になる可能性がある。そして、このようなゲート電圧の不安定な状態を、入力電圧の電圧幅（ΔＶ_ｉｎ）で表した場合に、比較例における電圧幅（ΔＶ_ｉｎ）は２．３Ｖとなる。すなわち、比較例に係る制御装置２１０では、ＧａＮ系のスイッチング素子のばらつきを起因としたゲート電圧の不安定な状態が、入力電圧（Ｖ_ｉｎ）の電圧幅でみると、Δ２．３Ｖの範囲で生じている。

図７Ｂは、本実施形態に係る制御装置１の電圧特性を示すグラフである。電圧特性は、制御装置１に入力される入力電圧（Ｖ_ｉｎ）に対する、制御装置１の出力電圧の特性である。出力電圧は、メインスイッチＱ_Ｍのゲート電圧（Ｖ_Ｇ）である。

図７Ｂに示すように、本実施形態では、メインスイッチＱ_Ｍのゲート電圧が、入力信号の閾値電圧（１．６５Ｖ）を境に１．５２Ｖから１．７３Ｖの範囲内で、オン電圧又はオフ電圧のどちらも取り得る状態になっている。ゲート電圧の不安定な状態を、入力電圧の電圧幅（ΔＶ_ｉｎ）で表した場合に、本実施形態における電圧幅（ΔＶ_ｉｎ）は０．２１Ｖとなる。例えば入力電圧（０．８Ｖ）の入力信号が制御装置２１０に入力された場合には、メインスイッチＱ_Ｍのゲート電圧はオフ電圧（−１８．０Ｖ）で安定する。すなわち、本実施形態に係る制御装置１では、ゲート電圧の不安定な状態になる入力電圧の範囲が、比較例より狭くなる。本実施形態では、ＧａＮ系のスイッチング素子のばらつきによる影響を抑制し、制御装置１の出力電圧の安定化を図ることができる。

次に、参照電圧（Ｖ_ｒｅｆ）を変化させたときの、制御装置１の電圧特性を説明する。図８Ａは参照電圧（Ｖ_ｒｅｆ）が１．０Ｖであるときの電圧特性を示し、図８Ｂは参照電圧（Ｖ_ｒｅｆ）が５．０Ｖであるときの電圧特性を示す。図８Ａ、図８Ｂに示すグラフの横軸は入力信号の電圧（Ｖ_ｉｎ）を示し、縦軸はメインスイッチＱ_Ｍのゲート電圧（Ｖ_Ｇ）を示す。

本実施形態に係る制御装置１は、入力信号の電圧範囲に合わせて、スイッチング素子Ｑ１２の制御電圧を変更できる。例えば、スイッチング素子Ｑ１１のゲート端子に入力される信号の入力電圧（Ｖ_ｉｎ）の動作範囲が０Ｖから１．０Ｖであり、入力電圧（Ｖ_ｉｎ）の閾値電圧が０．５Ｖに設定されている場合には、参照電圧（Ｖ_ｒｅｆ）は１．０Ｖに設定される。図８Ａに示すように、メインスイッチＱ_Ｍのゲート電圧は、０．５Ｖの入力電圧（Ｖ_ｉｎ）を境に反転したオンオフ波形になる。また、ゲート電圧が不安定になる入力電圧（Ｖ_ｉｎ）の範囲は、０．３９Ｖから０．６１Ｖまでとなり、電圧幅（ΔＶ_ｉｎ）は０．２２Ｖである。

また、スイッチング素子Ｑ１１のゲート端子に入力される信号の入力電圧（Ｖ_ｉｎ）の動作範囲が０Ｖから５．０Ｖであり、入力電圧（Ｖ_ｉｎ）の閾値電圧が２．５Ｖに設定されている場合には、参照電圧（Ｖ_ｒｅｆ）は５．０Ｖに設定される。図８Ｂに示すように、メインスイッチＱ_Ｍのゲート電圧は、２．５Ｖの入力電圧（Ｖ_ｉｎ）を境に反転したオンオフ波形になる。また、ゲート電圧が不安定になる入力電圧（Ｖ_ｉｎ）の範囲は、２．３８Ｖから２．６１Ｖまでとなり、電圧幅（ΔＶ_ｉｎ）は０．２３Ｖである。すなわち、本実施形態では、入力電圧（Ｖ_ｉｎ）の動作範囲に合わせて参照電圧（Ｖ_ｒｅｆ）を変更した場合でも、ゲート電圧の不安定な状態になる入力電圧の範囲が、比較例より狭くなる。ゆえに、本実施形態では、ＧａＮ系のスイッチング素子のばらつきによる影響を抑制し、制御装置１の出力電圧の安定化させつつ、広い入力電圧レンジに対応できる。

以上のように、本実施形態では、入力信号に対する差分を増幅する差動増幅回路１０と、差動増幅回路１０の出力側に接続され、入力される電圧をクリップする差動増幅回路４０を備えている。また、差動増幅回路１０はＧａＮ半導体で形成された複数のスイッチング素子Ｑ１１、Ｑ１２を有し、差動増幅回路４０はスイッチング素子Ｑ４１、４２を有する。すなわち、本実施形態では、入力側に差動増幅回路を接続しているため、複数のスイッチング素子Ｑ１１、Ｑ１２で形成される差動対により、スイッチング素子Ｑ１１、Ｑ１２の閾値電圧が出力電圧のクロスポイントで決まる。これにより、ＧａＮ半導体のばらつきに対して、ロバスト性の高い制御装置を実現できる。

比較例に係る制御装置２１０は、入力側に入力信号を単純に増幅する回路（入力信号増幅回路２１１）を接続している。比較例に係る制御装置の出力電圧は、ＧａＮ系スイッチのばらつきによる影響を受けて、入力信号の電圧に対する出力電圧のふれ幅が大きくなる。また、比較例に係る制御装置において、電流源の回路構成を工夫することで、ＧａＮ系スイッチのばらつきによる影響を少なくすることも考えられるが、出力電圧のふれ幅を十分に抑えることはできない。例えば、メインスイッチとして、ＬＶＣＭＯＳを想定した場合には、入力電圧の電圧幅（ΔＶ_ｉｎ）を０．３Ｖ以下に抑えることが求められる。しかしながら、比較例に係る制御装置２１０では、入力電圧の電圧幅（ΔＶ_ｉｎ）を０．３Ｖ以下に抑えることができない。また、比較例に係るスイッチ装置２００において、電流源の回路構成を工夫したとしても、入力電圧の電圧幅（ΔＶ_ｉｎ）を０．３Ｖ以下に抑えることは困難であった。

本実施形態では、図７Ｂに示すように、入力電圧の電圧幅（ΔＶ_ｉｎ）を０．３Ｖ以下に抑えることができる。ゆえに、本実施形態は、制御対象としてＬＶＣＭＯＳのようなスイッチを制御する場合にも、高いロバスト性を維持できる。

また本実施形態では、差動増幅回路１０の出力側に、差動増幅回路１０から出力される電圧の電圧差を増幅する差動増幅回路２０を接続する。差動増幅回路２０は、ＧａＮ半導体で形成されたスイッチング素子Ｑ２１、Ｑ２２を有する。これにより、出力信号の動作範囲を広げることができる。

また本実施形態では、差動増幅回路１０の出力側に、差動増幅回路１０から出力される電圧のレベルをシフトするレベルシフト回路３０を接続する。これにより、入力信号の電圧レンジとメインスイッチの動作電圧の電圧レンジが正負で異なるような場合でも、メインスイッチを動作させることができる。

また本実施形態では、スイッチング素子Ｑ１２の制御電圧を変更可能な回路を備え、差動増幅回路１０により、入力信号の入力電圧と制御電圧との差分を増幅する。これにより、入力電圧レンジを広げ、制御装置１の入力インターフェースをＳｉ系と同程度まで対応可能とする。

また本実施形態では、ＧａＮ半導体で形成されたスイッチング素子を電流源５０に用いている。これにより、電流源５０の高密度化及び高耐熱化を実現できる。

また本実施形態では、差動増幅回路１０に含まれる複数のスイッチング素子Ｑ１１、Ｑ１２の各端子に対して、共通の定電流回路（電流源）を接続する。これにより、電流源内における、ＧａＮ系スイッチのばらつきを抑制することができる。

また本実施形態では、差動増幅回路１０に含まれる複数のスイッチング素子Ｑ１１、Ｑ１２を対称に接続し、スイッチング素子Ｑ１１の制御端子（ゲート端子）に入力信号を入力し、スイッチング素子Ｑ１２の制御端子（ゲート端子）に参照電圧を入力する。参照電圧の電圧値は、入力信号のオン電圧（ハイレベルの電圧値）とオフ電圧（ローレベルの電圧値）の間に設定されている。これにより、入力電圧レンジを広げつつ、ロバスト性の高い制御装置を実現できる。

なお、本実施形態において、差動増幅回路２０は差動型以外の増幅回路でもよい。また、レベルシフト回路３０は差動型の増幅回路に限らず、他の回路構成でもよい。差動増幅回路４０は、差動型の増幅回路に限らず、ダイオード等を接続したクリッピング回路でもよい。

１…制御装置
１０、２０、４０…差動増幅回路
３０…レベルシフト回路
５０…電流源
６０…電圧安定回路
１００…スイッチ装置
１１０…入力信号増幅回路
２００…スイッチ装置
２１０…制御装置
２１１…入力信号増幅回路
２１２…ゲート電圧選択回路
２１３…トラッキング回路
５１２…ゲート電圧選択回路
５１３…トラッキング回路
Ｑ１１、Ｑ１２、Ｑ２１、Ｑ２２、Ｑ３１、Ｑ３２、Ｑ４１、Ｑ４２、
Ｑ５１〜Ｑ５８、Ｑ６１、Ｑ６２…スイッチング素子
Ｒ１１、Ｒ１２、Ｒ２１、Ｒ２２、Ｒ２８、Ｒ３１、Ｒ３２、
Ｒ４１〜Ｒ４４、Ｒ６１、Ｒ６２、Ｒ６３、Ｒ５１１、Ｒ５１２、Ｒ５２１、Ｒ５２２、Ｒ５３１、Ｒ５３２、Ｒ５４１、Ｒ５４２、Ｒ５５１、Ｒ５５２、Ｒ５６１、Ｒ５６２、Ｒ５７１、Ｒ５７２、Ｒ５８１、Ｒ５８２…抵抗

Claims (7)

1. 入力信号の、参照電圧に対する差分を増幅する差動増幅回路と、
   前記差動増幅回路の出力側に接続され、入力される電圧をクリップするクリッピング回路とを備え、
   前記差動増幅回路は、ＧａＮ半導体で形成された複数のスイッチング素子を有し、
   前記クリッピング回路は、前記ＧａＮ半導体で形成されたスイッチング素子を有し、
   前記クリッピング回路の出力電圧のハイレベル側の電圧は、前記クリッピング回路に入力される上限電圧よりも低い制限電圧で制限を受け、前記クリッピング回路の出力電圧のローレベル側の電圧は、前記クリッピング回路に入力される下限電圧よりも高い制限電圧で制限を受ける
   制御装置。
2. 前記差動増幅回路の出力側に接続され、前記差動増幅回路から出力される電圧の電圧差を増幅する増幅回路を備え、
   前記増幅回路は、前記ＧａＮ半導体で形成されたスイッチング素子を有する
   請求項１記載の制御装置。
3. 前記差動増幅回路の出力側に接続され、前記差動増幅回路から出力される電圧のレベルをシフトするレベルシフト回路を備え、
   前記レベルシフト回路は、前記ＧａＮ半導体で形成されたスイッチング素子を有する
   請求項１又は２記載の制御装置。
4. 前記差動増幅回路に含まれる前記スイッチング素子の制御電圧を変更可能な電圧可変回路を備え、
   前記差動増幅回路は、前記入力信号の電圧と前記制御電圧との差分を増幅する
   請求項１〜３のいずれか一項に記載の制御装置。
5. 前記差動増幅回路に接続された電流源を備え、
   前記電流源は、前記ＧａＮ半導体で形成されたスイッチング素子を有する
   請求項１〜４のいずれか一項に記載の制御装置。
6. 前記差動増幅回路に含まれる前記複数のスイッチング素子に共通して接続される電流源を備える
   請求項１〜５のいずれか一項に記載の制御装置。
7. 前記差動増幅回路に含まれる前記複数のスイッチング素子は対称に接続され、
   前記入力信号は、前記複数のスイッチング素子のうち一方のスイッチング素子の制御端子に入力され、
   参照電圧が、前記複数のスイッチング素子のうち他方のスイッチング素子の制御端子に入力され、
   前記入力信号は、高レベルの電圧値及び低レベルの電圧値の何れか一方を示し、
   前記参照電圧の電圧値は、前記高レベルの電圧値と前記低レベルの電圧値との間に設定されている
   請求項１〜６のいずれか一項に記載の制御装置。

Images