JP2006174091A - 差動増幅回路及びそれを用いたデジタルカメラシステム - Google Patents

Abstract

【課題】 回路規模を増加させることなく、高速で信号処理することができ、且つ信号処理の高精度化、並びにＳ／Ｎの向上を図ることが可能な差動増幅回路及びそれを用いたデジタルカメラシステムを提供する。
【解決手段】 複数段の演算増幅器１-1，・・１-n、前段の演算増幅器の出力の接続先を、後段の演算増幅器の入力と差動出力との間で切り替える第１の切替回路２-1，及び最終段の演算増幅器の出力と前記差動出力との間をオン・オフする第２の切替回路２-2を有する差動増幅器10と、前記第１及び第２の切替回路を制御し、前記演算増幅器の接続数を切り替える第１の切替制御回路３と、一端が初段の演算増幅器の入力端子に接続されたコンデンサCfs1，Cfs2と、該コンデンサの他端を、差動入力又は差動出力に接続するスイッチSW２，SW３と、該スイッチを制御する第２の切替制御回路とで差動増幅回路を構成する。
【選択図】 図 ３

Description

この発明は、スイッチトキャパシタ回路を使用した差動増幅回路に関し、特にデジタルスチルカメラなどの映像機器の映像信号処理部における固体撮像素子からの映像信号のノイズを除去し、所定のゲインで増幅する相関２重サンプリング回路や可変ゲイン増幅回路に用いて好適な差動増幅回路と、それを搭載したデジタルカメラシステムに関する。

ＣＣＤ（Chrage Coupled Device ）などの固体撮像素子を用いた映像機器では、固体撮像素子からの映像信号のノイズを除去し、所定のゲインで増幅するために相関２重サンプリング回路（ＣＤＳ）や可変ゲイン増幅回路（ＰＧＡ）が用いられている。従来から、ＣＤＳやＰＧＡにはスイッチトキャパシタ回路で構成された差動増幅回路が使用されており、例えば図９に示す構成のものが特開２００２−５７９４５号公報に開示されている。

この差動増幅回路は、差動入力、差動出力の演算増幅器101 ，入力信号をスイッチＳＷ２，ＳＷ３を介してサンプリングするサンプリングコンデンサＣs1，Ｃs2と、サンプリング時に演算増幅器101 の反転及び非反転入力端子とサンプリングコンデンサＣs1，Ｃs2に、スイッチＳＷ５，ＳＷ６を介して与えられる第１の基準電圧Ｖref1と、帰還用コンデンサＣf1，Ｃf2と、サンプリング時に演算増幅器101 の反転及び非反転出力端子間をショートするスイッチＳＷ９と、信号出力時にサンプリングコンデンサＣs1，Ｃs2を接続するスイッチＳＷ４と、帰還用コンデンサＣf1，Ｃf2をサンプリング時には第２の基準電圧Ｖref2に接続し、信号出力時には演算増幅器101 の反転及び非反転出力端子に切り替え接続する切り替えスイッチＳＷ７，ＳＷ８とで構成されている。

次に、上記構成の従来の差動増幅回路の動作について説明する。サンプリング時において、スイッチＳＷ４はＯＦＦしており、各入力端子に入力された電圧Ｖinｐ，Ｖinｎは、スイッチＳＷ２，ＳＷ３をそれぞれ介してサンプリングコンデンサＣs1，Ｃs2へそれぞれ入力される。その際、スイッチＳＷ５，ＳＷ６がＯＮしており、サンプリングコンデンサＣs1，Ｃs2の演算増幅器101 の反転及び非反転入力端子に接続された端子は第１の基準電圧Ｖref1が与えられている。これにより、各サンプリングコンデンサＣs1，Ｃs2には入力電圧Ｖinｐ，Ｖinｎと第１の基準電圧Ｖref1の差電圧に応じた電荷が蓄積されると共に、演算増幅器101 の反転入力端子及び非反転入力端子は第１の基準電圧Ｖref1にリセットされる。

なお、サンプリング時には、演算増幅器101 の反転出力端子及び非反転出力端子は、両端子間に接続されたスイッチＳＷ９がＯＮし、リセットされている。また、一端が演算増幅器101 の反転入力端子に接続された帰還用コンデンサＣf1の他端には、スイッチＳＷ７を介して第２の基準電圧Ｖref2が印加されている。同様に、一端が演算増幅器101 の非反転入力端子に接続された帰還用コンデンサＣf2の他端には、スイッチＳＷ８を介して第２の基準電圧Ｖref2が印加されている。

サンプリングが終了して信号出力状態になると、スイッチＳＷ９とスイッチＳＷ５，ＳＷ６がＯＦＦとなる。更に、スイッチＳＷ２，ＳＷ３がＯＦＦとなると共に、スイッチＳＷ４がＯＮとなり、サンプリングコンデンサＣs1，Ｃs2のスイッチＳＷ２，ＳＷ３側の端子をショートする。また、スイッチＳＷ７は、帰還用コンデンサＣf1を演算増幅器101 の非反転出力端子に接続する。同様にスイッチＳＷ８は、帰還用コンデンサＣf2を演算増幅器101 の反転出力端子に接続する。サンプリングから信号出力への移行時に、スイッチＳＷ２，ＳＷ３，ＳＷ７，ＳＷ８，ＳＷ９は、スイッチＳＷ５，ＳＷ６がＯＦＦした後に切り替えられるので、サンプリングコンデンサＣs1と帰還用コンデンサＣf1との間では、電荷の合計が保存され、サンプリングコンデンサＣs2と帰還用コンデンサＣf2との間でも、電荷の合計が保存される。

これにより、図９の差動増幅回路の信号出力時の差動出力電圧Ｖo は、差動増幅回路の各出力端子の電圧をＶop，Ｖon、サンプリングコンデンサＣs1，Ｃs2の容量値をＣs 、帰還用コンデンサＣf1，Ｃf2の容量値をＣf とすると、式（１）のようになる。
Ｖo ＝Ｖop−Ｖon＝Ｃs ／Ｃf ×（Ｖinｐ−Ｖinｎ） ・・・・・・・・・（１）
よって、式（１）より、この差動増幅回路のゲインはサンプリングコンデンサＣs1，Ｃs2及び帰還用コンデンサＣf1，Ｃf2の容量値できまる。このため、サンプリングコンデンサＣs1，Ｃs2及び帰還用コンデンサＣf1，Ｃf2の容量値を可変とすることで、ＰＧＡを構成することが可能となる。
特開２００２−５７９４５号公報

ところで、デジタルスチルカメラでは、撮影状態によって信号処理に必要とされるスピード（動作周波数）が変わる場合がある。連写やイメージャＡＦ動作時には、特に処理のスピードを高速にすることが必要となる。一方、長時間露光時などでは、処理スピードは必ずしも速い必要はないが、処理の精度を高くし、Ｓ／Ｎを向上させることが必要となる。

しかしながら、図９に示した従来の差動増幅回路では、信号処理で使用する演算増幅器101 は１つで構成されているので、演算増幅器101 としては、一般に図10又は図11などに示す構成の演算増幅器を１つ固定して使用することになる。図10に示す構成の演算増幅器は、Ｔelescopic 型１段増幅器で、非反転入力端子及び反転入力端子にそれぞれゲートが接続されたトランジスタＱ１，Ｑ２からなる入力段と、該入力段に定電流を供給するゲートが低電圧ＶＢ４に接続されたトランジスタＱ５と、入力段にカスコード接続されゲートが低電圧ＶＢ３に接続されたトランジスタＱ３，Ｑ４と、入力段に負荷電流を供給するゲートが低電圧ＶＢ１に接続されたトランジスタＱ６，Ｑ７と、該トランジスタＱ６，Ｑ７にカスコード接続されゲートが低電圧ＶＢ２に接続されたトランジスタＱ８，Ｑ９とで構成されている。

また、図11に示す構成の演算増幅器は２段増幅器で、図10に示したＴelescopic 型１段増幅器と同一構成の第１の演算増幅器と、非反転入力端子及び反転入力端子にそれぞれゲートが接続されたトランジスタＱ10，Ｑ11からなる入力段と、該入力段に定電流を供給するゲートが低電圧ＶＢ６に接続されたトランジスタＱ12と、入力段に負荷電流を供給するゲートが低電圧ＶＢ５に接続されたトランジスタＱ13，Ｑ14と、前記トランジスタＱ10及びＱ11のゲート−ドレイン間にそれぞれ接続された位相補償コンデンサＣＣ２，ＣＣ１とで構成された第２の演算増幅器とを備え、第１の演算増幅器の反転出力端子及び非反転出力端子を、第２の演算増幅器の非反転入力端子及び反転入力端子にそれぞれ接続して構成されている。

図10に示したＴelescopic 型１段増幅器と、図11に示した２段増幅器の特性の比較表を図12に示す。この比較表からわかるように、他の構成も含め各演算増幅器の特性には一長一短がある。このため、従来の差動増幅回路における演算増幅器101 として図10に示すタイプのものを使用すると、高速での信号処理は可能となるが、信号処理の精度やＳ／Ｎは低くなってしまう。また、図11に示すタイプのものを使用すると、信号処理の精度やＳ／Ｎは高くなるが、信号処理の速度は低下してしまうという問題点がある。

本発明は、従来の差動増幅回路における上記問題点を解消するためになされたもので、例えば、デジタルスチルカメラで撮影条件が変わる場合でも、回路規模を増加させることなく、高速で信号処理することができ、且つ信号処理の高精度化、Ｓ／Ｎの向上を図ることができる差動増幅回路及びそれを用いたデジタルカメラシステムを提供することを目的とする。

上記課題を解決するため、請求項１に係る発明は、差動入力端子に入力された差動入力信号を増幅して差動出力信号として差動出力端子から出力する差動増幅回路であって、複数段の演算増幅器、該複数段の演算増幅器において前段の演算増幅器の出力端子の接続先を、後段の演算増幅器の入力端子と前記差動出力端子との間で切り替える第１の切替回路、及び最終段の演算増幅器の出力端子と前記差動出力端子との間をオン・オフ切り替え接続する第２の切替回路を有する差動増幅器と、前記第１及び第２の切替回路を制御し、前記演算増幅器の接続数を切り替える第１の切替制御回路と、一端が前記差動増幅器の初段の前記演算増幅器の入力端子に接続されたコンデンサ回路と、前記コンデンサ回路の他端を、前記差動入力端子又は差動出力端子に接続する第３の切替回路と、該第３の切替回路を制御する第２の切替制御回路とを備えたことを特徴とするものであり、この請求項１に係る発明の実施例には、実施例１及び２が対応する。

請求項２に係る発明は、請求項１に係る差動増幅回路おいて、前記コンデンサ回路は、一端が前記初段の演算増幅器の入力端子に接続されたサンプリングコンデンサと帰還用のコンデンサとを有し、前記第３の切替回路は、前記サンプリングコンデンサの他端と前記差動入力端子との接続、及び前記帰還用コンデンサの他端と前記差動出力端子との接続をそれぞれ行い、前記第２の切替制御回路は、前記第３の切替回路を制御して、前記サンプリングコンデンサの他端と前記差動入力端子との接続、及び前記帰還用コンデンサの他端と前記差動出力端子との接続を排他的に行うことを特徴とするものであり、この請求項２に係る発明の実施例には、実施例１が対応する。

請求項３に係る発明は、請求項１又は２に係る差動増幅回路において、前記差動増幅器は、前記複数段の演算増幅器として、前記差動入力端子がその入力端子に接続される第１の演算増幅器と、第２の演算増幅器とを有し、前記第１の切替回路として、前記第１の演算増幅器の出力端子を前記差動出力端子に接続する第１のスイッチと、前記第２の演算増幅器の入力端子を、前記第１の演算増幅器の出力端子又は基準電圧に接続された端子に接続する第２のスイッチとを有し、前記第２の切替回路として、前記第２の演算増幅器の出力端子と前記差動出力端子とを接続する第３のスイッチを有することを特徴とするものであり、この請求項３に係る発明の実施例には、実施例３が対応する。

請求項４に係る発明は、請求項３に係る差動増幅回路において、前記第１の演算増幅器は、Ｔelescopic 型１段増幅器とすることを特徴とするものであり、この請求項４に係る発明の実施例には、実施例３が対応する。

請求項５に係る発明は、複数の画素が配列された固体撮像素子と、該固体撮像素子の各画素からの信号の内、第１の期間に相当する信号が前記差動入力端子の一方の入力端子に、前記第１の期間とは異なる第２の期間に相当する信号が、前記差動入力端子の他方の入力端子に、各々入力され、前記差動出力端子からの差動出力がノイズ除去後の信号として出力される請求項１〜４のいずれか１項に係る差動増幅回路を有する相関２重サンプリング回路と、該相関２重サンプリング回路からの出力信号に対して所定の信号処理を行う信号処理回路とを備えてデジタルカメラシステムを構成するものであり、この請求項５に係る発明の実施例には、実施例４が対応する。

請求項６に係る発明は、請求項５に係るデジタルカメラシステムにおいて、前記相関２重サンプリング回路を構成する前記差動増幅回路における前記コンデンサ回路が、一端が前記初段の演算増幅器の入力端子に接続された複数のコンデンサからなり、前記第２の切替制御回路により、前記差動入力端子又は差動出力端子に接続される前記複数のコンデンサの他端の数が制御されることを特徴とするものであり、この請求項６に係る発明の実施例には、実施例４が対応する。

請求項７に係る発明は、複数の画素が配列された固体撮像素子と、該固体撮像素子の各画素からの信号が前記差動入力端子に入力され、前記コンデンサ回路が、一端が前記初段の演算増幅器の入力端子に接続された複数のコンデンサからなり、前記第２の切替制御回路により、前記差動入力端子又は差動出力端子に接続される前記複数のコンデンサの他端の数が制御される請求項１〜４のいずれか１項に係る差動増幅回路を有する可変ゲイン増幅回路とを備えてデジタルカメラシステムを構成するものであり、この請求項７に係る発明の実施例には、実施例４が対応する。

請求項８に係る発明は、請求項５〜７のいずれか１項に係るデジタルカメラシステムにおいて、前記固体撮像素子からの信号読み出しに関して設定された複数の読み出しモードから、任意の読み出しモードを選択するモード選択部を更に有し、前記第１の切替制御回路は、前記モード選択部の選択結果に応じて、前記複数の演算増幅器の接続数を変更することを特徴とするものであり、この請求項８に係る発明の実施例には、実施例４が対応する。

本発明によれば、動作条件により必要となる信号処理の速度、精度が変化する場合でも、回路規模と消費電流の増加を抑えて、高速な信号が入力されたときには高速に信号増幅することができ、信号処理の精度が必要なときには信号増幅を高精度化し、Ｓ／Ｎの向上を図ることが可能となる。請求項毎の効果を述べると、次の通りである。
請求項１〜３に係る発明の差動増幅回路によれば、第１の切替制御回路で第１及び第２の切替回路を制御することによって、直列に接続する演算増幅器の数を切り替えて、差動増幅回路の回路構成を可変することができる。したがって、回路規模を増加させることなく、高速な信号が入力された場合には高速で信号処理することができ、信号処理の精度が必要な場合には信号処理を高精度化し、Ｓ／Ｎの向上を図ることができる。
請求項４に係る発明の差動増幅回路によれば、請求項１〜３に係る差動増幅回路と同様の効果が得られると共に、高速な信号が入力された場合に、差動増幅器を高速な信号処理に適したタイプにすることができ、更に処理を高速化することが可能となる。

請求項５に係る発明のデジタルカメラシステムによれば、連写、長時間露光といった撮影条件により、信号処理に必要とされるスピード（動作周波数）や精度が変わる場合でも、回路規模を増加させることなく、相関２重サンプリング回路の処理能力を撮影条件に合せて最適化することが可能となる。
請求項６に係る発明のデジタルカメラシステムによれば、請求項５に係るデジタルカメラシステムと同様の効果を得ることができ、更に相関２重サンプリング回路のゲインを入力信号や撮影条件などに合せて最適化することが可能となる。
請求項７に係る発明のデジタルカメラシステムによれば、可変ゲイン増幅回路の処理能力を撮影条件に合せて最適化することが可能となる。
請求項８に係る発明のデジタルカメラシステムによれば、撮影条件に対応して設定された信号読み出しモードに応じて、演算増幅回路の構成を制御することができるようになり、請求項５〜７に係るデジタルカメラシステムと同様の効果を得ることができる。

次に、発明を実施するための最良の形態について説明する。

（実施例１）
まず、実施例１について説明する。図１は、本発明に係る差動増幅回路の実施例１の構成を示すブロック図であり、図９に示した従来例と対応する構成要素には同一符号を付して示している。本実施例に係る差動増幅回路は差動入力、差動出力の差動増幅器10を備え、該差動増幅器10は、複数の演算増幅器１−１，１−２，・・・１−ｎと、該複数の各演算増幅器間に配置された各演算増幅器１−１，１−２，・・・の各出力の接続先を、次段の演算増幅器１−２，・・・１−ｎの入力端子と、当該差動増幅回路10の差動出力端子との間で切り替えるための第１の切替回路２−１と、最終段の演算増幅器１−ｎと当該差動増幅回路10の差動出力端子との間のオン・オフ切り替え接続を行う第２の切替回路２−２とを備え、第１及び第２の切替回路２−１，２−２の切り替え制御により、複数の演算増幅器１−１，１−２，・・・１−ｎの接続数を変更できるように構成されている。

また、この差動増幅回路は、上記差動増幅器10の第１及び第２の切替回路２−１，２−２を制御し、信号増幅に使用する演算増幅器を切り替える第１の切替制御回路３と、一端が入力端子にスイッチＳＷ２を介して接続され、他端が差動増幅器10の反転入力端子に接続されたサンプリングコンデンサＣs1と、一端が入力端子にスイッチＳＷ３を介して接続され、他端が差動増幅器10の非反転入力端子に接続されたサンプリングコンデンサＣs2と、サンプリング時に差動増幅器10の反転入力端子及び非反転入力端子それぞれにスイッチＳＷ５，ＳＷ６を介して与えられる基準電圧Ｖref1と、一端が差動増幅器10の反転入力端子に接続され、他端が後述のスイッチＳＷ７に接続された帰還用コンデンサＣf1と、一端が差動増幅器10の非反転入力端子に接続され、他端が後述のスイッチＳＷ８に接続された帰還用コンデンサＣf2と、サンプリング時に差動増幅器10の反転出力端子と非反転出力端子間をショートするスイッチＳＷ９と、信号出力時にサンプリングコンデンサＣs1，Ｃs2の一端を接続するスイッチＳＷ４と、帰還用コンデンサＣf1，Ｃf2をサンプリング時には基準電圧Ｖref2に接続し、信号出力時には差動増幅器10の非反転出力端子及び反転出力端子にそれぞれ接続するスイッチＳＷ７，ＳＷ８と、スイッチＳＷ２〜ＳＷ９を制御する第２の切替制御回路４とを備えて構成されている。

次に、このように構成された差動増幅回路の実施例１の動作について説明する。各入力端子に入力された電圧Ｖinｐ，Ｖinｎは、サンプリング時において、それぞれスイッチＳＷ２，ＳＷ３を介してサンプリングコンデンサＣs1，Ｃs2へそれぞれ入力される。一方、サンプリング時には、スイッチＳＷ５，ＳＷ６がＯＮしており、サンプリングコンデンサＣs1，Ｃs2の差動増幅器10の各入力端子に接続された端子には基準電圧Ｖref1が与えられている。これにより、各サンプリングコンデンサＣs1，Ｃs2には、入力電圧Ｖinｐ，Ｖinｎと基準電圧Ｖref1の差電圧に応じた電荷が蓄積されると共に、差動増幅器10の反転入力端子及び非反転入力端子は基準電圧Ｖref1にリセットされる。なお、サンプリング時には、差動増幅器10の反転出力端子及び非反転出力端子は、両端子間に接続されたスイッチＳＷ９がＯＮし、リセットされている。また、一端が差動増幅器10の反転入力端子に接続された帰還用コンデンサＣf1の他端には、スイッチＳＷ７を介して基準電圧Ｖref2が印加されている。同様に、一端が差動増幅器10の非反転入力端子に接続された帰還用コンデンサＣf2の他端には、スイッチＳＷ８を介して基準電圧Ｖref2が印加されている。

サンプリングが終了して信号出力状態になると、スイッチＳＷ９とスイッチＳＷ５，ＳＷ６がＯＦＦとなる。更に、スイッチＳＷ２，ＳＷ３がＯＦＦとなると共に、スイッチＳＷ４がＯＮとなり、サンプリングコンデンサＣs1，Ｃs2のスイッチＳＷ２，ＳＷ３側の端子をショートする。また、スイッチＳＷ７は、帰還用コンデンサＣf1を差動増幅器10の非反転出力端子に接続する。同様にスイッチＳＷ８は、帰還用コンデンサＣf2を差動増幅器10の反転出力端子に接続する。サンプリングから信号出力への移行時に、スイッチＳＷ２，ＳＷ３，ＳＷ７，ＳＷ８，ＳＷ９は、スイッチＳＷ５，ＳＷ６がＯＦＦした後に切り替えられるので、サンプリングコンデンサＣs1と帰還用コンデンサＣf1との間では、電荷の合計が保存され、サンプリングコンデンサＣs2と帰還用コンデンサＣf2との間でも、電荷の合計が保存される。

これにより、図１に示した本実施例に係る差動増幅回路の信号出力時の差動出力電圧Ｖo は、サンプリングコンデンサＣs1，Ｃs2の容量値をＣs ，帰還用コンデンサＣf1，Ｃf2の容量値をＣf とすると、従来の差動増幅回路と同様に式（２）のようになる。
Ｖo ＝Ｖop−Ｖon＝Ｃs ／Ｃf ×（Ｖinｐ−Ｖinｎ） ・・・・・・・・・（２）
よって、式（２）より、この差動増幅回路のゲインはサンプリングコンデンサＣs1，Ｃs2及び帰還用コンデンサＣf1，Ｃf2の容量値できまる。

また、第１の切替制御回路３によって第１及び第２の切替回路２−１，２−２をコントロールし、差動増幅器10を構成する複数の演算増幅器１−１，１−２，・・・１−ｎの接続を切り替え、演算増幅器の接続数を変更する。図２の図表に示すように、演算増幅器の接続数を切り替えることで、差動増幅器10つまり差動増幅回路の特性を処理条件に合せて設定することができる。したがって、回路規模の増加を抑えて、高速な信号が入力された場合には高速で信号処理することができ、信号処理の精度が必要な場合には信号処理を高精度化し、Ｓ／Ｎの向上を図ることができる。なお、ここでは、接続数が２のときを通常としているが、特にこれに限られるものではない。

（実施例２）
次に、実施例２について説明する。図３は、本発明に係る差動増幅回路の実施例２の構成を示すブロック図である。この実施例に係る差動増幅回路も、複数の演算増幅器１−１，１−２，・・・１−ｎと、各演算増幅器１−１，１−２，・・・の出力の接続先を、次段の演算増幅器１−２，・・・１−ｎの入力端子と、当該差動増幅器10の差動出力端子との間で切り替えるための第１の切替回路２−１と、最終段の演算増幅器１−ｎと当該差動増幅回路10の差動出力端子との間のオン・オフ切り替え接続を行う第２の切替回路２−２とで構成された差動入力、差動出力の差動増幅器10を備え、更に第１及び第２の切替回路２−１，２−２を制御し、信号増幅に使用する演算増幅器の接続数を切り替える第１の切替制御回路３と、一端が後述のスイッチＳＷ２に接続され、他端が差動増幅器10の反転入力端子に接続されたコンデンサＣsf1 と、一端が後述のスイッチＳＷ３に接続され、他端が差動増幅器10の非反転入力端子に接続されたコンデンサＣsf2 と、サンプリング時に差動増幅器10の反転入力端子及び非反転入力端子それぞれにスイッチＳＷ５，ＳＷ６を介して与えられる基準電圧Ｖref1と、サンプリング時に差動増幅器10の反転出力端子と非反転出力端子間をショートするスイッチＳＷ９と、コンデンサＣsf1 ，Ｃsf2 の一端をサンプリング時には入力端子に接続し、信号出力時には差動増幅器10の非反転出力端子及び反転出力端子にそれぞれ切り替え接続するスイッチＳＷ２，ＳＷ３と、スイッチＳＷ２，ＳＷ３，ＳＷ５，ＳＷ６，ＳＷ９を制御する第２の切替制御回路４とを備えて構成されている。

次に、このように構成された実施例２の動作について説明する。各入力端子に入力された電圧Ｖinｐ，Ｖinｎは、サンプリング時において、スイッチＳＷ２，ＳＷ３をそれぞれ介してコンデンサＣsf1 ，Ｃsf2 へ入力される。一方、サンプリング時には、スイッチＳＷ５，ＳＷ６がＯＮしており、コンデンサＣsf1 ，Ｃsf2 の差動増幅器10の反転入力端子及び非反転入力端子にそれぞれ接続された端子には基準電圧Ｖref1が与えられている。これにより、各コンデンサＣsf1 ，Ｃsf2 には入力電圧Ｖinｐ，Ｖinｎと基準電圧Ｖref1の差電圧に応じた電荷が蓄積されると共に、差動増幅器10の反転入力端子及び非反転入力端子は基準電圧Ｖref1にリセットされる。なお、サンプリング時には、差動増幅器10の反転出力端子及び非反転出力端子は、両端子間に接続されたスイッチＳＷ９がＯＮし、リセットされている。

サンプリングが終了して信号出力状態になると、スイッチＳＷ９とスイッチＳＷ５，ＳＷ６がＯＦＦとなる。更に、スイッチＳＷ２，ＳＷ３が切り替り、スイッチＳＷ２は、コンデンサＣsf1 の一端を差動増幅器10の非反転出力端子に接続する。同様にスイッチＳＷ３は、コンデンサＣsf2 の一端を差動増幅器10の反転出力端子に接続する。サンプリングから信号出力への移行時に、スイッチＳＷ２，ＳＷ３，ＳＷ９は、スイッチＳＷ５，ＳＷ６がＯＦＦした後に切り替えられるので、コンデンサＣsf1 の電荷とコンデンサＣsf2 の電荷は保存される。

これにより、図３に示した実施例２に係る差動増幅回路の信号出力時の差動出力電圧Ｖo は、コンデンサＣsf1 ，Ｃsf2 の容量値をＣsfとすると、式（３）のようになる。
Ｖo ＝Ｖop−Ｖon＝Ｃsf／Ｃsf×（Ｖinｐ−Ｖinｎ）＝Ｖinｐ−Ｖinｎ
・・・・・・・・・（３）
よって、式（３）より、この差動増幅回路は、第２の切替制御回路により各スイッチを制御することで、入力信号の差電圧をサンプル・ホールドしている。

また、第１の切替制御回路３によって第１及び第２の切替回路２−１，２−２をコントロールし、差動増幅器10を構成する複数の演算増幅器１−１，１−２，・・・１−ｎの接続数を切り替える。図２に示すように接続数を切り替えることで、差動増幅器10つまり差動増幅回路の特性を処理条件に合せて設定することができる。したがって、回路規模の増加を抑えて、高速な信号が入力された場合には高速で入力電圧の差電圧をサンプル・ホールドすることができ、信号処理の精度が必要な場合には入力電圧の差電圧のサンプル・ホールドを高精度化し、Ｓ／Ｎを向上させることができる。

（実施例３）
次に、実施例３について説明する。図４は、本発明に係る差動増幅回路の実施例３の構成を示すブロック図である。本実施例４においては、差動増幅器10は、第１及び第２の演算増幅器１−１，１−２と、第１の演算増幅器１−１の非反転出力端子と当該差動増幅器10の非反転出力端子の接続をＯＮ／ＯＦＦするスイッチＳＷ１-3と、第１の演算増幅器１−１の反転出力端子と当該差動増幅器10の反転出力端子の接続をＯＮ／ＯＦＦするスイッチＳＷ１-4と、一端が第１の演算増幅器１−１の反転出力端子又はＧＮＤに接続され、他端が第２の演算増幅器１−２の非反転入力端子に接続されたスイッチＳＷ１-1と、一端が第１の演算増幅器１−１の非反転出力端子又はＧＮＤに接続され、他端が第２の演算増幅器１−２の反転入力端子に接続されたスイッチＳＷ１-2と、第２の演算増幅器１−２の反転出力端子と当該差動増幅器10の非反転出力端子の接続をＯＮ／ＯＦＦするスイッチＳＷ１-5と、第２の演算増幅器１−２の非反転出力端子と当該差動増幅器10の反転出力端子の接続をＯＮ／ＯＦＦするスイッチＳＷ１-6とで構成される。なお、スイッチＳＷ１-1，ＳＷ１-2，ＳＷ１-3，ＳＷ１-4は第１の切替回路に、スイッチＳＷ１-5，ＳＷ１-6は第２の切替回路に相当し、それぞれ第１の切替制御回路３によりコントロールされる。

図５は、図４に示した実施例３における差動増幅器10の具体的な構成例を示す回路構成図である。この構成例の差動増幅器は、非反転入力端子ＶＩＮＰにゲートが接続されたトランジスタＱ１と反転入力端子ＶＩＮＮにゲートが接続されたトランジスタＱ２との差動ペアを入力段に有し、該入力段に定電流を供給するゲートが低電圧ＶＢ４に接続されたトランジスタＱ５と、ゲートが低電圧ＶＢ３に接続され、前記入力段にカスコード接続されたトランジスタＱ３，Ｑ４と、ゲートが低電圧ＶＢ１に接続され、前記入力段に負荷電流を供給するトランジスタＱ６，Ｑ７と、ゲートが低電圧ＶＢ２に接続され、トランジスタＱ６，Ｑ７にカスコード接続されたトランジスタＱ８，Ｑ９とで構成された第１の演算増幅器１−１と、非反転入力端子にゲートが接続されたトランジスタＱ10と反転入力端子にゲートが接続されたＱ11の差動ペアを入力段に有し、該入力段に定電流を供給するゲートが低電圧ＶＢ６に接続されたトランジスタＱ12と、ゲートが低電圧ＶＢ５に接続され、前記入力段に負荷電流を供給するトランジスタＱ13，Ｑ14と、トランジスタＱ10のゲート−ドレイン間に接続された位相補償コンデンサＣＣ２と、トランジスタＱ11のゲート−ドレイン間に接続された位相補償コンデンサＣＣ１とで構成された第２の演算増幅器１−２とを備えている。

そしてまた、第１の演算増幅器１−１の非反転出力端子と差動増幅器10の非反転出力端子の接続をＯＮ／ＯＦＦするスイッチＳＷ１-3と、第１の演算増幅器１−１の反転出力端子と差動増幅器10の反転出力端子の接続をＯＮ／ＯＦＦするスイッチＳＷ１-4と、一端が第１の演算増幅器１−１の反転出力端子又はＧＮＤに接続され、他端が第２の演算増幅器１−２の非反転入力端子に接続されたスイッチＳＷ１-1と、一端が第１の演算増幅器１−１の非反転出力端子又はＧＮＤに接続され、他端が第２の演算増幅器１−２の反転入力端子に接続されたスイッチＳＷ１-2と、第２の演算増幅器１−２の反転出力端子と差動増幅器10の非反転出力端子ＯＵＴＰの接続をＯＮ／ＯＦＦするスイッチＳＷ１-5と、第２の演算増幅器１−２の非反転出力端子と差動増幅器10の反転出力端子ＯＵＴＮの接続をＯＮ／ＯＦＦするスイッチＳＷ１-6とを備えて、差動増幅器を構成している。

次に、このように構成された差動増幅器を備えた実施例３の動作について説明する。基本的には実施例１と同様の動作をし、各入力端子に電圧Ｖinｐ，Ｖinｎが入力されたときの信号出力時の差動出力電圧Ｖo は、サンプリングコンデンサＣs1，Ｃs2の容量値をＣs ，帰還用コンデンサＣf1，Ｃf2の容量値をＣf とすると、実施例１の差動増幅回路と同様に式（２）のようになる。よって、式（２）より、この差動増幅回路はサンプリングコンデンサＣs1，Ｃs2及び帰還用コンデンサＣf1，Ｃf2の容量値できまるゲインで入力信号を増幅する。

ここで、第１の切替制御回路３によって差動増幅器10のスイッチＳＷ１-1〜ＳＷ１-6をコントロールし、ＳＷ１-1をトランジスタＱ10のゲートにＧＮＤを接続するように切り替え、ＳＷ１-2をトランジスタＱ11のゲートにＧＮＤを接続するように切り替え、スイッチＳＷ１-3，ＳＷ１-4をＯＮ、スイッチＳＷ１-5，ＳＷ１-6をＯＦＦにすることで、差動増幅器10を第１の演算増幅器１−１のみを用いたＴelescopic 型１段増幅器にすることができる。また、ＳＷ１-1をトランジスタＱ10のゲートにトランジスタＱ３，Ｑ８のドレイン（第１の演算増幅器１−１の反転出力端子に対応）を接続するように切り替え、ＳＷ１-2をトランジスタＱ11のゲートにトランジスタＱ４，Ｑ９のドレイン（第１の演算増幅器１−１の非反転出力端子に対応）を接続するように切り替え、スイッチＳＷ１-3，ＳＷ１-4をＯＦＦ、スイッチＳＷ１-5，ＳＷ１-6をＯＮにすることで、差動増幅器10を、第１の演算増幅器１−１に第２の演算増幅器１−２を接続して用いたミラー補償２段増幅器にすることができる。したがって、回路規模の増加を抑えて、高速な信号が入力された場合には高速に信号増幅することができ、信号処理の精度が必要な場合には信号増幅を高精度化し、Ｓ／Ｎを向上させることができる。

（実施例４）
次に、実施例４について説明する。図６は、本発明に係るデジタルカメラシステムの実施例の構成を示すブロック図である。この実施例に係るデジタルカメラシステム20は、ＣＣＤセンサー11と、ＣＣＤセンサー11を駆動する信号を生成するＣＣＤドライバ18と、ＣＣＤセンサー11からの出力信号が入力され、ノイズを除去し、映像信号を生成する相関二重サンプリング回路（ＣＤＳ回路）12と、ある設定された増幅率でＣＤＳ回路12の出力信号を増幅する可変ゲイン増幅回路（ＰＧＡ回路）13と、ＰＧＡ回路13の出力信号をデジタル値に変換するＡ／Ｄ変換回路14と、ＣＣＤセンサー11から黒レベルに相当する画素の信号が出力されている期間のＡ／Ｄ変換回路14の出力が、所定のレベルになるようにＣＤＳ回路12及びＰＧＡ回路13へフィードバッククランプをかけるＣＬＡＭＰ回路15と、ＣＤＳ回路12，ＰＧＡ回路13，Ａ／Ｄ変換回路14，ＣＬＡＭＰ回路15，ＣＣＤドライバ18を駆動するパルスを生成するタイミングジェネレータ回路17と、撮影条件などに応じてＣＣＤセンサー11の読み出しモードを選択し、モード選択結果に応じてタイミングジェネレータ回路17の出力パルスとＣＤＳ回路12とＰＧＡ回路13の回路構成を制御するモード選択部16とで構成されている。なお、19はＣＣＤセンサー11へ被写体像を導くためのレンズである。

ここでＣＤＳ回路12は、図４，５に示した実施例３に係る差動増幅回路から構成されている。また、ＰＧＡ回路13は、同じく図４，５に示した実施例３に係る差動増幅回路から構成され、更に、サンプリングコンデンサと帰還用コンデンサの、各コンデンサの容量値は可変に構成されている。図７に、図４に示した実施例３に係る差動増幅回路においてサンプリングコンデンサと帰還用コンデンサを可変とした差動増幅回路の構成例を示す。この構成例の差動増幅回路は、サンプリングコンデンサＣs1，Ｃs2と帰還用コンデンサＣf1，Ｃf2を複数のコンデンサＣ11〜Ｃ16，Ｃ21〜Ｃ26で構成し、更にこれらのコンデンサを切り替え接続するためのスイッチＳＷ11〜ＳＷ16，ＳＷ21〜ＳＷ26とを備えて構成されている。なお、これらのスイッチＳＷ11〜ＳＷ16，ＳＷ21〜ＳＷ26は第２の切替制御回路４により制御される。そして、必要なゲイン範囲、ゲインステップに応じて、接続するサンプリングコンデンサ、帰還用コンデンサの各コンデンサの値や個数、スイッチの個数とその接続が決定されるようになっている。

次に、このように構成されたデジタルカメラシステムの動作について説明する。図８にＣＣＤセンサー11からの出力信号の一例を示す。ＣＣＤセンサー11からは、第１の期間に出力されるフィードスルーレベルと第２の期間に出力される画素信号レベルが連続して出力され、隣り合う各レベルに含まれるノイズは同じレベルとなっている。ＣＤＳ回路12では、第１の期間に相当する信号電荷をサンプリングコンデンサＣs1に保持し、第２の期間に相当する信号電荷をサンプリングコンデンサＣs2に保持する。その後信号出力状態にし、帰還用コンデンサＣf1，Ｃf2を用いて信号処理することでフィードスルーレベルと画素信号レベルの差信号を増幅して出力し、ノイズを除去することができる。

次に、ＣＤＳ回路12から出力された映像信号がＰＧＡ回路13に入力されると、実施例３に係る差動増幅回路で示した動作が行われ、出力は（２）式の通りとなり、サンプリングコンデンサと帰還用コンデンサの値によって決まる増幅率で差動増幅される。

ＰＧＡ回路13は、図７に示す差動増幅回路におけるスイッチＳＷ11〜ＳＷ16，ＳＷ21〜ＳＷ26を切り替えることにより、コンデンサＣ11〜Ｃ16の内でサンプリングコンデンサＣs1に用いるものと帰還用コンデンサＣf1に用いるものが選択され、且つ又、その容量値が可変され得る。同様にサンプリングコンデンサＣs2と帰還用コンデンサＣf2に用いるものも選択され容量値が切り替えられるので、増幅率を可変することができる。図７では、コンデンサＣ11〜Ｃ14，Ｃ21〜Ｃ24をサンプリングコンデンサＣs1，Ｃs2として用い、コンデンサＣ15，Ｃ16；Ｃ25，Ｃ26を帰還用コンデンサＣf1，Ｃf2として用いている例を示している。そして、ＰＧＡ回路13の出力はＡ／Ｄ変換回路14でデジタル値に変換され、デジタル信号処理回路へ出力される。

ここで、連写等の信号処理の速度が非常に高い撮影条件が設定されたときには、モード選択部16によってＣＤＳ回路12及びＰＧＡ回路13を構成する差動増幅回路の第１の切替制御回路３を制御し、各スイッチＳＷ１-1，ＳＷ１-2，ＳＷ１-3，ＳＷ１-4，ＳＷ１-5，ＳＷ１-6を切り替えて、差動増幅器10をＴelescopic 型１段増幅器にする。他方、長時間露光等の信号処理の速度は高い必要はないが、高精度（高Ｓ／Ｎ）での信号処理が求められる撮影条件が設定されたときには、モード選択部16によってＣＤＳ回路12及びＰＧＡ回路13を構成する差動増幅回路の第１の切替制御回路３を制御し、各スイッチＳＷ１-1，ＳＷ１-2，ＳＷ１-3，ＳＷ１-4，ＳＷ１-5，ＳＷ１-6を切り替えて、差動増幅器10をミラー補償２段増幅器にする。

このように構成されたデジタルカメラシステムにおいては、連写、長時間露光といった撮影条件により、信号処理に必要とされるスピード（動作周波数）や精度が変わる場合でも、回路規模や消費電流を増加させることなく、ＣＤＳ回路並びにＰＧＡ回路の処理能力を撮影条件に合せて最適化することが可能となる。

本発明に係る差動増幅回路の実施例１の構成を示すブロック図である。 図１に示した差動増幅回路の処理条件に対応する差動増幅器の構成を示す図表である。 本発明に係る差動増幅回路の実施例２の構成を示すブロック図である。 本発明に係る差動増幅回路の実施例３の構成を示すブロック図である。 図４に示した実施例３における差動増幅器の具体的な構成例を示す回路構成図である。 本発明に係るデジタルカメラシステムの実施例の構成を示すブロック図である。 図６に示したデジタルカメラシステムにおけるＣＤＳ回路及びＰＧＡ回路に用いる差動増幅回路の構成例を示すブロック図である。 図６に示したデジタルカメラシステムにおけるＣＣＤセンサーからの出力信号の一例を示す図である。 従来の差動増幅回路の構成例を示すブロック図である。 図９に示した差動増幅回路の演算増幅器として用いるＴelescopic 型第１段増幅回路の構成を示す回路構成図である。 図９に示した差動増幅回路の演算増幅器として用いる２段増幅回路の構成を示す回路構成図である。 図10及び図11に示したＴelescopic 型第１段増幅回路と２段増幅回路の特性を比較して示す図表である。

符号の説明

１−１，１−２，・・・１−ｎ 演算増幅器
２−１ 第１の切替回路
２−２ 第２の切替回路
３ 第１の切替制御回路
４ 第２の切替制御回路
10 差動増幅器
11 ＣＣＤセンサー
12 ＣＤＳ回路
13 ＰＧＡ回路
14 Ａ／Ｄ変換器
15 ＣＬＡＭＰ回路
16 モード選択部
17 タイミングジェネレータ回路
18 ＣＣＤドライバ
19 レンズ

Claims (8)

1. 差動入力端子に入力された差動入力信号を増幅して差動出力信号として差動出力端子から出力する差動増幅回路であって、複数段の演算増幅器、該複数段の演算増幅器において前段の演算増幅器の出力端子の接続先を、後段の演算増幅器の入力端子と前記差動出力端子との間で切り替える第１の切替回路、及び最終段の演算増幅器の出力端子と前記差動出力端子との間をオン・オフ切り替え接続する第２の切替回路を有する差動増幅器と、前記第１及び第２の切替回路を制御し、前記演算増幅器の接続数を切り替える第１の切替制御回路と、一端が前記差動増幅器の初段の前記演算増幅器の入力端子に接続されたコンデンサ回路と、前記コンデンサ回路の他端を、前記差動入力端子又は差動出力端子に接続する第３の切替回路と、該第３の切替回路を制御する第２の切替制御回路とを備えたことを特徴とする差動増幅回路。
2. 前記コンデンサ回路は、一端が前記初段の演算増幅器の入力端子に接続されたサンプリングコンデンサと帰還用のコンデンサとを有し、前記第３の切替回路は、前記サンプリングコンデンサの他端と前記差動入力端子との接続、及び前記帰還用コンデンサの他端と前記差動出力端子との接続をそれぞれ行い、前記第２の切替制御回路は、前記第３の切替回路を制御して、前記サンプリングコンデンサの他端と前記差動入力端子との接続、及び前記帰還用コンデンサの他端と前記差動出力端子との接続を排他的に行うことを特徴とする請求項１に係る差動増幅回路。
3. 前記差動増幅器は、前記複数段の演算増幅器として、前記差動入力端子がその入力端子に接続される第１の演算増幅器と、第２の演算増幅器とを有し、前記第１の切替回路として、前記第１の演算増幅器の出力端子を前記差動出力端子に接続する第１のスイッチと、前記第２の演算増幅器の入力端子を、前記第１の演算増幅器の出力端子又は基準電圧に接続された端子に接続する第２のスイッチとを有し、前記第２の切替回路として、前記第２の演算増幅器の出力端子と前記差動出力端子とを接続する第３のスイッチを有することを特徴とする請求項１又は２に係る差動増幅回路。
4. 前記第１の演算増幅器は、Ｔelescopic 型１段増幅器とすることを特徴とする請求項３に係る差動増幅回路。
5. 複数の画素が配列された固体撮像素子と、該固体撮像素子の各画素からの信号の内、第１の期間に相当する信号が前記差動入力端子の一方の入力端子に、前記第１の期間とは異なる第２の期間に相当する信号が、前記差動入力端子の他方の入力端子に、各々入力され、前記差動出力端子からの差動出力がノイズ除去後の信号として出力される請求項１〜４のいずれか１項に係る差動増幅回路を有する相関２重サンプリング回路と、該相関２重サンプリング回路からの出力信号に対して所定の信号処理を行う信号処理回路とを備えたことを特徴とするデジタルカメラシステム。
6. 前記相関２重サンプリング回路を構成する前記差動増幅回路において、前記コンデンサ回路が、一端が前記初段の演算増幅器の入力端子に接続された複数のコンデンサからなり、前記第２の切替制御回路により、前記差動入力端子又は差動出力端子に接続される前記複数のコンデンサの他端の数が制御されることを特徴とする請求項５に係るデジタルカメラシステム。
7. 複数の画素が配列された固体撮像素子と、該固体撮像素子の各画素からの信号が前記差動入力端子に入力され、前記コンデンサ回路が、一端が前記初段の演算増幅器の入力端子に接続された複数のコンデンサからなり、前記第２の切替制御回路により、前記差動入力端子又は差動出力端子に接続される前記複数のコンデンサの他端の数が制御される請求項１〜４のいずれか１項に係る差動増幅回路を有する可変ゲイン増幅回路とを備えたことを特徴とするデジタルカメラシステム。
8. 前記固体撮像素子からの信号読み出しに関して設定された複数の読み出しモードから、任意の読み出しモードを選択するモード選択部を更に有し、前記第１の切替制御回路は、前記モード選択部の選択結果に応じて、前記複数の演算増幅器の接続数を変更することを特徴とする請求項５〜７のいずれか１項に係るデジタルカメラシステム。

Images