JP6893325B2 - 反転増幅器、積分器、サンプルホールド回路、ad変換器、イメージセンサ、および撮像装置 - Google Patents
反転増幅器、積分器、サンプルホールド回路、ad変換器、イメージセンサ、および撮像装置 Download PDFInfo
- Publication number
- JP6893325B2 JP6893325B2 JP2017030395A JP2017030395A JP6893325B2 JP 6893325 B2 JP6893325 B2 JP 6893325B2 JP 2017030395 A JP2017030395 A JP 2017030395A JP 2017030395 A JP2017030395 A JP 2017030395A JP 6893325 B2 JP6893325 B2 JP 6893325B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- transistor
- inverting amplifier
- input
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000003384 imaging method Methods 0.000 title claims description 7
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000003287 optical effect Effects 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 claims 1
- 238000005070 sampling Methods 0.000 description 32
- 230000010354 integration Effects 0.000 description 30
- 238000010586 diagram Methods 0.000 description 19
- 238000000034 method Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 4
- 238000007792 addition Methods 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 238000013139 quantization Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
- G11C27/02—Sample-and-hold arrangements
- G11C27/024—Sample-and-hold arrangements using a capacitive memory element
- G11C27/026—Sample-and-hold arrangements using a capacitive memory element associated with an amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
- H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
- H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/27—A biasing circuit node being switched in an amplifier circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/441—Protection of an amplifier being implemented by clamping means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30084—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the pull circuit of the SEPP amplifier being a cascode circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30117—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor the push circuit of the SEPP amplifier being a cascode circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M3/00—Conversion of analogue values to or from differential modulation
- H03M3/30—Delta-sigma modulation
- H03M3/458—Analogue/digital converters using delta-sigma modulation as an intermediate step
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Theoretical Computer Science (AREA)
- Amplifiers (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
第1のスイッチは、第3の電圧端子と第2のトランジスタのゲート端子との間に接続されている。第1の容量素子は、第1入力端子と第2のトランジスタのゲート端子との間に接続されている。第2のスイッチは、第4の電圧端子と第4のトランジスタのゲート端子との間に接続されている。第2の容量素子は、第1入力端子と第4のトランジスタのゲート端子との間に接続されている。第1のトランジスタのゲート端子と第3のトランジスタのゲート端子とのうち少なくとも一方のゲート端子と、第1入力端子とは、入力信号を通すように接続されている。
以下、図1A、図1B、図2、図3および図9を用いて、実施の形態1を説明する。
図9は、後述のクランプ回路17を備えていない反転増幅器10Dを含む積分器20Dの回路図を示している。インバータ回路を用いた反転増幅器のゲインは、一般的に30dB程度である。反転増幅器10Dは、カスコードトランジスタ(PMOSトランジスタ14およびNMOSトランジスタ16)を有していることにより、インバータ回路を用いた反転増幅器と比較して20〜30dB程度高いゲインを得ることができる。一方で、反転増幅器10Dは、カスコードトランジスタによって、電源電圧VDDから反転増幅器10Dの出力端子12に流れる電流、および、出力端子12からグランド電圧GNDへ流れる電流、が制約される。すなわち、カスコードトランジスタを有する反転増幅器10Dは、出力端子12に接続された負荷を駆動する駆動力が低下している。これにより、積分器20Dの大信号特性が劣化する。例えば、積分器20Dの出力が安定するまでのセトリング時間が大きくなるという問題が生じる。
以上のように構成された積分器20Aについて、その動作を以下説明する。積分器20Aは、サンプリングフェーズおよび積分フェーズを交互に繰り返して動作する。
したがって、サンプリングフェーズと積分フェーズを交互に繰り返すことで、積分器20Aの出力電圧VoutはΔVoutずつ変動し、積分器20Aは積分動作を実現することができる。
以上のように、実施の形態1において、反転増幅器10Aは、入力端子11と、出力端子12と、PMOSトランジスタ13と、PMOSトランジスタ14と、NMOSトランジスタ15と、NMOSトランジスタ16と、クランプ回路17とを備える。入力端子11は、入力信号が入力される入力端子である。出力端子12は、出力信号が出力される出力端子である。PMOSトランジスタ13とPMOSトランジスタ14とは、電源電圧VDDと出力端子12との間に直列接続されている。NMOSトランジスタ15とNMOSトランジスタ16とは、グランド電圧GNDと出力端子12との間に直列接続されている。PMOSトランジスタ14およびNMOSトランジスタ16は、出力端子12に接続されている。クランプ回路17は、PMOSトランジスタ14のゲート端子およびNMOSトランジスタ16のゲート端子に接続されている。クランプ回路17は、スイッチ171と、容量素子172と、スイッチ173と、容量素子174とを有する。スイッチ171は、バイアス電圧Vb1とPMOSトランジスタ14のゲート端子との間に接続されている。容量素子172は、入力端子11と、PMOSトランジスタ14のゲート端子と、の間に接続されている。スイッチ173は、バイアス電圧Vb2と、NMOSトランジスタ16のゲート端子と、の間に接続されている。容量素子174は、入力端子11と、NMOSトランジスタ16のゲート端子と、の間に接続されている。PMOSトランジスタ13のゲート端子およびNMOSトランジスタ15のゲート端子と、入力端子11とは、入力信号を通すように接続されている。
以下、図4Aおよび図4Bを用いて、実施の形態2を説明する。
図4Aは、実施の形態2に係る反転増幅器を含み、サンプリングフェーズにおける積分器の一例を示す回路図である。図4Bは、積分フェーズにおける図4Aの積分器を示す回路図である。
以上のように構成された積分器20Bについて、その動作を以下説明する。なお、実施の形態1と同様の構成及び機能については説明を省略する。
実施の形態2に係る反転増幅器10Bによれば、入力信号を高速に反転増幅する小型で低消費電力の反転増幅器を構成することができる。また、積分器20Bはそのような反転増幅器10Bを備えることにより、低消費電力で高速かつ高精度な積分動作をすることができる。
以下、図5Aおよび図5Bを用いて、実施の形態3を説明する。
図5Aは、実施の形態3に係る反転増幅器を含み、サンプリングフェーズにおける積分器の一例を示す回路図である。図5Bは、積分フェーズにおける図5Aの積分器を示す回路図である。
以上のように構成された積分器20Cについて、その動作を以下説明する。積分器20Cは、サンプリングフェーズおよび積分フェーズを交互に繰り返して動作する。なお、実施の形態1または実施の形態2と同様の構成及び機能については説明を省略する。
実施の形態3に係る反転増幅器10Cによれば、入力信号を高速に反転増幅する小型で低消費電力の反転増幅器を構成することができる。また、積分器20Cはそのような反転増幅器10Cを備えることにより、低消費電力で高速かつ高精度な積分動作をすることができる。
以下、図6を用いて、実施の形態4を説明する。
以下、図7を用いて、実施の形態5を説明する。
以下、図8を用いて、実施の形態6を説明する。
以上のように、本出願において開示する技術の例示として、実施の形態1から6を説明した。しかしながら、本開示における技術は、これに限定されず、適宜、変更、置き換え、付加、省略などを行った実施の形態にも適用可能である。また、上記実施の形態1から6で説明した各構成要素を組み合わせて、新たな実施の形態とすることも可能である。
11 入力端子(第1入力端子)
12 出力端子(第1出力端子)
13 PMOSトランジスタ(第1のトランジスタ)
14 PMOSトランジスタ(第2のトランジスタ)
15 NMOSトランジスタ(第3のトランジスタ)
16 NMOSトランジスタ(第4のトランジスタ)
17 クランプ回路
171 スイッチ(第1のスイッチ)
172 容量素子(第1の容量素子)
173 スイッチ(第2のスイッチ)
174 容量素子(第2の容量素子)
18 容量素子(第3の容量素子)
19 スイッチ(第3のスイッチ)
20,20A,20B,20C,20D 積分器
21 入力端子(第2入力端子)
22 出力端子(第2出力端子)
23 容量素子(第4の容量素子)
24 スイッチ(第4のスイッチ)
25 容量素子(第5の容量素子)
26 スイッチ(第5のスイッチ)
100 AD変換器
200 イメージセンサ
201 画素部
203 サンプルホールド回路アレイ
204 AD変換器アレイ
300 デジタルカメラ(撮像装置)
301 交換レンズ(撮影光学系)
Claims (13)
- 入力信号が入力される第1入力端子と、
出力信号が出力される第1出力端子と、
第1の電圧端子と前記第1出力端子との間に直列接続された第1の極性の第1のトランジスタおよび第2のトランジスタと、
第2の電圧端子と前記第1出力端子との間に直列接続された第2の極性の第3のトランジスタおよび第4のトランジスタと、
前記第1出力端子に接続された前記第2のトランジスタおよび前記第4のトランジスタの各ゲート端子に接続されたクランプ回路とを備え、
前記クランプ回路は、
第3の電圧端子と前記第2のトランジスタのゲート端子との間に接続された第1のスイッチと、
前記第1入力端子と前記第2のトランジスタのゲート端子との間に接続された第1の容量素子と、
第4の電圧端子と前記第4のトランジスタのゲート端子との間に接続された第2のスイッチと、
前記第1入力端子と前記第4のトランジスタのゲート端子との間に接続された第2の容量素子とを有するものであり、
前記第1入力端子は、直接または容量素子を介して、前記第1のトランジスタのゲート端子および前記第3のトランジスタのゲート端子の少なくとも一方に接続されている反転増幅器。 - 前記第1入力端子と前記第1のトランジスタのゲート端子とが接続されており、
前記第1入力端子と前記第3のトランジスタのゲート端子とが接続されている請求項1に記載の反転増幅器。 - さらに、
前記第1入力端子と前記第3のトランジスタのゲート端子との間に接続された第3の容量素子と、
第5の電圧端子と前記第3のトランジスタのゲート端子との間に接続された第3のスイッチとを備え、
前記第1入力端子と前記第1のトランジスタのゲート端子とが接続されている、
請求項1に記載の反転増幅器。 - 前記第1のトランジスタのゲート端子は、第6の電圧端子と接続されており、
前記第3のトランジスタのゲート端子は、前記第1入力端子と接続されている請求項1に記載の反転増幅器。 - 請求項1に記載の反転増幅器と、
信号が入力される第2入力端子と、
前記第2入力端子と前記反転増幅器の前記第1入力端子との間に接続された第4の容量素子と、
前記反転増幅器の前記第1入力端子と前記反転増幅器の前記第1出力端子との間に接続された第4のスイッチと、
前記反転増幅器の前記第1入力端子と前記反転増幅器の前記第1出力端子との間に直列接続された第5の容量素子および第5のスイッチとを備えた積分器。 - 請求項1に記載の反転増幅器と、
信号が入力される第2入力端子と、
前記反転増幅器の前記第1出力端子と接続され、信号が出力される第2出力端子と、
前記第2入力端子と前記反転増幅器の前記第1入力端子との間に接続された第4の容量素子と、
前記反転増幅器の前記第1入力端子と前記反転増幅器の前記第1出力端子との間に接続された第4のスイッチと、
前記反転増幅器の前記第1入力端子と前記反転増幅器の前記第1出力端子との間に接続された第5の容量素子とを備え、
前記第4のスイッチを閉じることによりサンプル動作を行い、前記第4のスイッチを開くことによりホールド動作を行う
サンプルホールド回路。 - 請求項5に記載の積分器を備えたAD変換器。
- 複数の光電変換素子がマトリクス状に配列された画素部と、
サンプルホールド回路を複数個有し、前記画素部の画素1行分に相当する出力電圧を保持するサンプルホールド回路アレイと、
請求項7に記載のAD変換器を複数個有し、前記サンプルホールド回路アレイに保持された電圧が入力されるAD変換器アレイとを備えたイメージセンサ。 - 複数の光電変換素子がマトリクス状に配列された画素部と、
請求項6に記載のサンプルホールド回路を複数個有し、前記画素部の画素1行分に相当する出力電圧を保持するサンプルホールド回路アレイと、
AD変換器を複数個有し、前記サンプルホールド回路アレイに保持された電圧が入力されるAD変換器アレイとを備えたイメージセンサ。 - 撮影光学系と、
前記撮影光学系によって結像された被写体像を受像する請求項8に記載のイメージセンサとを備えた撮像装置。 - 撮影光学系と、
前記撮影光学系によって結像された被写体像を受像する請求項9に記載のイメージセンサとを備えた撮像装置。 - 前記サンプル動作時に、前記第1のスイッチおよび前記第2のスイッチは閉じられ、
前記ホールド動作時に、前記第1のスイッチおよび前記第2のスイッチは開かれる請求項6に記載のサンプルホールド回路。 - 入力信号が入力される第1入力端子と、
出力信号が出力される第1出力端子と、
第1の電圧端子と前記第1出力端子との間に直列接続された第1の極性の第1のトランジスタおよび第2のトランジスタと、
第2の電圧端子と前記第1出力端子との間に直列接続された第2の極性の第3のトランジスタおよび第4のトランジスタと、
前記第1出力端子に接続された前記第2のトランジスタおよび前記第4のトランジスタの各ゲート端子に接続されたクランプ回路とを備え、
前記クランプ回路は、
第3の電圧端子と前記第2のトランジスタのゲート端子との間に接続された第1のスイッチと、
前記第1入力端子と前記第2のトランジスタのゲート端子との間に接続された第1の容量素子と、
第4の電圧端子と前記第4のトランジスタのゲート端子との間に接続された第2のスイッチと、
前記第1入力端子と前記第4のトランジスタのゲート端子との間に接続された第2の容量素子とを有するものであり、
前記第1入力端子は、前記入力信号を通すように、前記第1のトランジスタのゲート端子および前記第3のトランジスタのゲート端子の少なくとも一方に接続されている反転増幅器。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016051846 | 2016-03-16 | ||
JP2016051846 | 2016-03-16 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017175608A JP2017175608A (ja) | 2017-09-28 |
JP6893325B2 true JP6893325B2 (ja) | 2021-06-23 |
Family
ID=59856236
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017030395A Active JP6893325B2 (ja) | 2016-03-16 | 2017-02-21 | 反転増幅器、積分器、サンプルホールド回路、ad変換器、イメージセンサ、および撮像装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10070089B2 (ja) |
JP (1) | JP6893325B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7029890B2 (ja) * | 2017-03-02 | 2022-03-04 | ソニーセミコンダクタソリューションズ株式会社 | 撮像素子、撮像素子の制御方法、及び、電子機器 |
JP6841752B2 (ja) | 2017-12-18 | 2021-03-10 | 株式会社シマノ | 報知システム |
CN109644243B (zh) | 2018-11-20 | 2020-11-24 | 深圳市汇顶科技股份有限公司 | 像素电路及相关影像感测器 |
EP3783884A4 (en) | 2019-06-20 | 2021-02-24 | Shenzhen Goodix Technology Co., Ltd. | READING CIRCUIT, IMAGE SENSOR AND ELECTRONIC DEVICE |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CH639804A5 (fr) | 1981-03-26 | 1983-11-30 | Centre Electron Horloger | Amplificateur dynamique en technologie cmos. |
US7915933B2 (en) * | 2006-11-30 | 2011-03-29 | Mosaid Technologies Incorporated | Circuit for clamping current in a charge pump |
JP5387361B2 (ja) * | 2009-11-25 | 2014-01-15 | 日本電気株式会社 | 電力増幅器及びその製造方法 |
JP2015216497A (ja) * | 2014-05-09 | 2015-12-03 | 株式会社東芝 | 増幅回路、積分回路及びad変換器 |
-
2017
- 2017-02-21 JP JP2017030395A patent/JP6893325B2/ja active Active
- 2017-03-08 US US15/453,372 patent/US10070089B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170272674A1 (en) | 2017-09-21 |
JP2017175608A (ja) | 2017-09-28 |
US10070089B2 (en) | 2018-09-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10523889B2 (en) | Image sensor, electronic apparatus, comparator, and drive method | |
JP6893325B2 (ja) | 反転増幅器、積分器、サンプルホールド回路、ad変換器、イメージセンサ、および撮像装置 | |
JP5330520B2 (ja) | アナログ・デジタル変換器、イメージセンサシステム、カメラ装置 | |
JP5251702B2 (ja) | Da変換装置、固体撮像素子、およびカメラシステム | |
US9635298B2 (en) | Comparator circuit, imaging apparatus using the same, and method of controlling comparator circuit | |
US9954026B2 (en) | Imaging apparatus and imaging system | |
CN109478891B (zh) | Ad转换装置、ad转换方法、图像传感器和电子设备 | |
US20140184844A1 (en) | Photoelectric conversion device, image pickup system, and driving method of photoelectric conversion device | |
US9344652B2 (en) | Photoelectric conversion apparatus and image pickup system including an ad conversion unit to convert a signal into a digital signal | |
WO2013080412A1 (ja) | 固体撮像装置およびカメラ | |
KR20200105187A (ko) | 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서 | |
US8698882B2 (en) | Sample and hold circuit | |
US10044964B2 (en) | Column signal processing unit with driving method for photoelectric conversion apparatus, photoelectric conversion apparatus, and image pickup system | |
US9497398B2 (en) | Solid-state imaging device and camera for reducing random row noise | |
TWI760285B (zh) | 影像感測器的畫素單元、成像系統及讀取影像信號的方法 | |
WO2017082090A1 (ja) | 撮像素子、撮像方法、および電子機器 | |
WO2016147238A1 (ja) | Ad変換器、イメージセンサ、および撮像装置 | |
JP6329949B2 (ja) | スイッチトキャパシタ回路及びその駆動方法 | |
US11025851B2 (en) | Fast image sensor with pixel binning | |
JP6156752B2 (ja) | スイッチトキャパシタ回路及びその駆動方法 | |
US20230345152A1 (en) | Analog-to-digital converting circuit for decreasing decision delay and operation method thereof | |
TWI841591B (zh) | 攝像元件及光檢測元件 | |
JP4507937B2 (ja) | 固体撮像装置 | |
JP4354081B2 (ja) | X−yアドレス選択型固体撮像素子 | |
WO2016009866A1 (ja) | 固体撮像素子、da変換器、サンプルホールド回路、および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210114 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210420 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210517 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6893325 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |