JP4354081B2

JP4354081B2 - Ｘ−ｙアドレス選択型固体撮像素子

Info

Publication number: JP4354081B2
Application number: JP2000113070A
Authority: JP
Inventors: 成介松田; 功高柳
Original assignee: Olympus Corp
Current assignee: Olympus Corp
Priority date: 2000-04-14
Filing date: 2000-04-14
Publication date: 2009-10-28
Anticipated expiration: 2020-04-14
Also published as: JP2001298664A

Description

【０００１】
【発明の属する技術分野】
この発明は、Ｘ−Ｙアドレス選択型固体撮像素子に関し、特に多画素化に適したＸ−Ｙアドレス選択型固体撮像素子に関する。
【０００２】
【従来の技術】
一般的に、Ｘ−Ｙアドレス選択型固体撮像素子は、入射光量に応じた電気信号を出力する光電変換画素をマトリクス状に配置し、行単位で画素出力を垂直信号線に転送し、ノイズ成分の除去などのアナログ信号処理を行った後、各画素の信号を水平信号線に読み出し、水平信号線に接続された出力回路を通して時系列的に出力するように構成されている。このような構成のＸ−Ｙアドレス選択型固体撮像素子の一例は、例えば特開平７−２８３３８６号公報に示されている。
【０００３】
図４は、かかる従来のＸ−Ｙアドレス選択型固体撮像素子の構成を示すブロック図である。図４において、１は光電変換画素をマトリクス状に配置した画素ブロック、２は前記画素ブロック１の任意の行を選択する行選択ブロック、３は選択行の画素出力を出力する垂直信号線群、４は垂直信号線群３の画素出力に対してノイズ成分の除去などを行うアナログ信号処理ブロック、５はアナログ信号処理された信号を蓄えるホールドコンデンサ群、６はホールドコンデンサ群５に蓄積された信号の読み出しを選択するＮＭＯＳトランジスタを用いたスイッチ群、７はホールドコンデンサ群５の蓄積信号を転送する水平信号線、８は水平信号線７の配線容量及びスイッチ群６を構成するトランジスタのソース容量が主要因である水平信号線７に付随する寄生容量、９は前記スイッチ群６の動作を制御する水平走査ブロック、10は水平信号線７の信号レベルを読み出す出力ブロックである。更に、11はオペアンプ、12はオペアンプ11の帰還容量、15はオペアンプ11の＋入力端子に印加する電圧値＝ＶREF の基準電圧源、16はオペアンプ11の出力端子、31は帰還容量12をショートさせるスイッチであり、これらにより出力ブロック10が構成されている。なお、画素ブロック１は外周にＡＬ配線などで遮光された遮光画素１ａを持ち、遮光画素の内側に光を検出する受光画素１ｂが配置されている。
【０００４】
次に、このように構成されているＸ−Ｙアドレス選択型固体撮像素子の動作を、行選択ブロック２によりＮ行が選択された場合を例にして説明する。始めに、行選択ブロック２よりＮ行が選択されると、Ｎ行に配置されている各画素より入射光量に応じた画素信号が垂直信号線群３へ送られ、アナログ信号処理ブロック４においてノイズ成分を除去した後、ホールドコンデンサ群５に蓄積される。ここで、ホールドコンデンサ群５の端子電圧は入射光のない遮光画素でＶOB，受光画素では光量に応じて低下し、仮に、０列目と１列目のホールドコンデンサ端子電圧は、それぞれＶOBとＶOB−Ｖsig とで表されるものとする。
【０００５】
次に、スイッチ31をCLOSE とするリセット動作、すなわち帰還容量12のショート及び水平信号線７の初期化を行う。このときオペアンプ11はボルテージフォロア接続となり、水平信号線７を基準電圧源15の電圧値（＝ＶREF ）に設定する。このとき、寄生容量８が出力ブロック10の負荷容量として作用するため、寄生容量８の充放電時間と出力ブロック10の安定度に注意を要する。
【０００６】
更に、スイッチ31を0PEN（リセット動作解除）後に、スイッチ群６のうち０列目のスイッチをCLOSE とし、ホールドコンデンサに蓄積された信号を水平信号線７に転送する。このリセット動作と転送動作を１セットにして信号読み出し動作と呼ぶ。引き続きリセット動作と転送動作がセットになった信号読み出し動作を１列目に対して行う。これらの信号読み出し動作により、水平信号線７の初期化電圧とホールドコンデンサに蓄積された信号電圧の電圧差が出力ブロック10を介し、リセット出力（＝ＶREF ）を基準として反転増幅される。なお、出力ブロック10の増幅率は、（ホールドコンデンサの容量値／帰還容量の容量値）である。
【０００７】
仮に、１列目のホールドコンデンサ端子電圧をＶOB−Ｖsig とすれば、オペアンプ11の出力端子16には、次式（１）で示される出力電圧ＶOUT が現れる。
ＶOUT ＝ＶREF −｛（ＶOB−Ｖsig)−ＶREF ｝（Ｃh ／Ｃf ）
＝ＶREF ＋（ＶREF −ＶOB）（Ｃh ／Ｃf ）＋（Ｃh ／Ｃf ）Ｖsig
・・・・・・・・・・（１）
ここで、Ｃh はホールドコンデンサの容量値、Ｃf は帰還容量の容量値である。更に、ＶOB＝ＶREF となるように基準電圧源15を調整すれば、式（１）は次式（２）のように簡略化できる。
ＶOUT ＝ＶREF ＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・・・（２）
式（２）より、基準電圧ＶREF からの差電圧という形で画素信号が出力される。この後、２列目、３列目・・・・・と最終列まで順次信号読み出し動作を行い、Ｎ行目の処理が終了する。
【０００８】
【発明が解決しようとする課題】
ところで、図４に示した従来のＸ−Ｙアドレス選択型固体撮像素子では、リセット動作時に水平信号線７の寄生容量８が出力ブロック10の負荷容量として作用する。多画素化により１行当たりの画素数が増えると、水平信号線７の配線が延長すると共にスイッチ群６に含まれるスイッチ数が増加するため、寄生容量８が大きくなる。したがって、多画素化することで水平信号線の初期化時に出力ブロック10の負荷容量が大きくなるため、回路的な負担が増し安定時間の増大及び安定度の低下を引き起こす。以上のように、従来提案されているＸ−Ｙアドレス選択型固体撮像素子では、多画素化に対して十分な考慮がなされていない。
【０００９】
本発明は、従来のＸ−Ｙアドレス選択型固体撮像素子における上記問題点を解消するためになされたもので、多画素化しても水平信号線の初期化時に問題となる安定時間の増大及び出力ブロックの安定度の低下を抑えられるようにしたＸ−Ｙアドレス選択型固体撮像素子を提供することを目的とするものである。
【００１０】
【課題を解決するための手段】
上記問題点を解決するため、請求項１に係る発明は、光電変換画素をマトリクス状に配置した画素ブロックと、前記画素ブロックの任意の行を選択する行選択ブロックと、前記行選択ブロックによって選ばれた選択行の画素出力を出力する垂直信号線群と、前記垂直信号線群の画素出力に対してアナログ信号処理を行うアナログ信号処理ブロックと、アナログ信号処理された信号を蓄えるホールドコンデンサ群と、前記ホールドコンデンサ群に蓄積された信号の読み出しを選択するスイッチ群と、前記ホールドコンデンサ群の蓄積信号を転送する水平信号線と、前記スイッチ群の動作を制御する水平走査ブロックと、反転増幅器と前記水平信号線と前記反転増幅器の出力端子間に接続された第１の容量と前記水平信号線と前記反転増幅器の入力端子間に接続された第２の容量と前記反転増幅器の入力端子と出力端子間に接続されたスイッチとからなり前記水平信号線の信号レベルを読み出す出力ブロックと、前記水平信号線の初期化を行う電源とを備え、水平信号線の初期化と出力ブロックのリセット動作とを直流的に分離するようにしてＸ−Ｙアドレス選択型固体撮像素子を構成するものである。
【００１１】
このように構成されたＸ−Ｙアドレス選択型固体撮像素子では、出力ブロックのリセット動作と水平信号線の初期化を直流的に分離できるため、多画素化により水平信号線の寄生容量が大きくなっても、出力ブロックの安定度低下を引き起こすことがない。また、水平信号線の初期化に用いる電圧源に求められる機能は、容量を急速に充電するための電流能力のみで、比較的単純な回路で実現でき、したがって、水平信号線の寄生容量の増加に基づく初期化時の安定時間の増大を容易に抑制することが可能となる。
【００１２】
請求項２に係る発明は、光電変換画素をマトリクス状に配置した画素ブロックと、前記画素ブロックの任意の行を選択する行選択ブロックと、前記行選択ブロックによって選ばれた選択行の画素出力を出力する垂直信号線群と、前記垂直信号線群の画素出力に対してアナログ信号処理を行うアナログ信号処理ブロックと、アナログ信号処理された信号を蓄えるホールドコンデンサ群と、前記ホールドコンデンサ群に蓄積された信号の読み出しを選択するスイッチ群と、前記ホールドコンデンサ群の蓄積信号を転送する水平信号線と、前記スイッチ群の動作を制御する水平走査ブロックと、反転増幅器と前記水平信号線と前記反転増幅器の出力端子間に接続された第１の容量と前記水平信号線と前記反転増幅器の入力端子間に接続された第２の容量と前記反転増幅器の入力端子と出力端子間に接続されたスイッチとからなり前記水平信号線の信号レベルを読み出す出力ブロックと、前記水平信号線の初期化電圧値を調整する調整ブロックとを備え、水平信号線の初期化と出力ブロックのリセット動作とを直流的に分離すると共に、前記出力ブロックの黒レベル出力を予め設定された値と等しくするようにしてＸ−Ｙアドレス選択型固体撮像素子を構成するものである。
【００１３】
このように構成されたＸ−Ｙアドレス選択型固体撮像素子では、出力ブロックのリセット動作と水平信号線の初期化を直流的に分離できるため、多画素化により水平信号線の寄生容量が大きくなっても、出力ブロックの安定度低下を引き起こすことがない。また、水平信号線の初期化に用いる電圧源に求められる機能は、容量を急速に充電するための電流能力のみで、比較的単純な回路で実現でき、したがって、水平信号線の寄生容量の増加に基づく初期化時の安定時間の増大を容易に抑制することが可能となる。更に、出力ブロックの黒レベル出力を予め設定した値に調整できるため、製造バラツキや温度変化に対して有利となる。
【００１４】
【発明の実施の形態】
次に、実施の形態について説明を行う。図１は本発明に係るＸ−Ｙアドレス選択型固体撮像素子に対する第１の実施の形態を示す回路構成図であり、図４に示した従来例と対応する構成要素には同一の符号を付して示している。図１において、１は光電変換画素をマトリクス状に配置した画素ブロック、２は前記画素ブロック１の任意の行を選択する行選択ブロック、３は選択行の画素出力を出力する垂直信号線群、４は垂直信号線群３の画素出力に対してノイズ成分の除去などのアナログ信号処理を行うアナログ信号処理ブロック、５はアナログ信号処理された信号を蓄えるホールドコンデンサ群、６はホールドコンデンサ群５に蓄積された信号の読み出しを選択するＮＭＯＳトランジスタを用いたスイッチ群、７はホールドコンデンサ群５の蓄積信号を転送する水平信号線、８は水平信号線７の配線容量及びスイッチ群６を構成するトランジスタのソース容量が主要因である水平信号線７に付随する寄生容量、９は前記スイッチ群６の動作を制御する水平走査ブロック、10は水平信号線７の信号レベルを読み出す出力ブロック、17は水平信号線７を初期化するスイッチ、18は水平信号線７を初期化する電圧値がＶBIASの電圧源である。
【００１５】
また、11はオペアンプ、12はオペアンプ11の出力端子と水平信号線７との間に接続されたオペアンプの帰還容量、13はオペアンプ11の−入力端子と水平信号線７との間に接続されたオフセット電圧保存用容量、14はオペアンプ11の出力端子と−入力端子との間に接続された帰還容量12を初期化するスイッチ、15はオペアンプ11の＋入力端子に印加する電圧値がＶREF の基準電圧源、16はオペアンプ11の出力端子で、これらにより出力ブロック10が構成されている。なお、画素ブロック１は外周にＡＬ配線などで遮光された遮光画素１ａを持ち、遮光画素の内側に光を検出する受光画素１ｂが配置されている。
【００１６】
次に、このように構成されている第１の実施の形態の動作を、行選択ブロック２によりＮ行が選択された場合を例にして説明する。なお、ホールドコンデンサ群５にノイズ成分を除去した信号が蓄積されるまでの動作は、図４に示した従来例と同様なのでその説明は省略する。なお、ホールドコンデンサ群５の１列目の端子電圧は、ＶOB−Ｖsig と表されるものとする。
【００１７】
まず、初期化スイッチ14とスイッチ17を共にCLOSE とするリセット動作を行う。このとき、オペアンプ11はボルテージフォロア接続で、＋入力端子と−入力端子は等しい電圧（＝ＶREF)となる。一方、水平信号線７は電圧源18に接続されるから、ＶBIASと同電位となる。したがって、オペアンプ11の出力端子16は、帰還容量12とオフセット容量13を介して水平信号線７と接続され、水平信号線７とは直流的に分離される。すなわち、寄生容量８は出力ブロック10の負荷容量とはならず、安定性などの回路的特性に影響を及ぼさない。なお、帰還容量12とオフセット容量13の端子間には、ＶREF −ＶBIASの電圧が印加されている。
【００１８】
次に、初期化スイッチ14とスイッチ17を共にOPEN（リセット動作の解除）とした後に，スイッチ群６のうち０列目のスイッチのみをCLOSE とし、ホールドコンデンサに蓄積された信号を水平信号線７に転送する。このリセット動作と転送動作を１セットにして信号読み出し動作と呼ぶ。更に、リセット動作と転送動作がセットになった信号読み出し動作を１列目に対して行う。これらの信号読み出し動作により、水平信号線７の初期化電圧とホールドコンデンサに蓄積された信号電圧の電圧差が、出力ブロック10を介して反転増幅される。なお、出力ブロック10の増幅率は、（ホールドコンデンサの容量値／帰還容量の容量値）で、出力ブロック10のリセット出力（＝ＶREF)を基準とする。
【００１９】
仮に、１列目のホールドコンデンサ端子電圧をＶOB−Ｖsig とすれば、オペアンプ11の出力端子16には、次式（３）で示される出力電圧Ｖ0UT が現れる。
ＶOUT ＝ＶREF −｛（ＶOB−Ｖsig)−ＶBIAS｝（Ｃh ／Ｃf ）
＝ＶREF ＋（ＶBIAS−ＶOB）（Ｃh ／Ｃf ）＋（Ｃh ／Ｃf ）Ｖsig
・・・・・・・・・・（３）
ここで、Ｃh はホールドコンデンサの容量値、Ｃf は帰還容量の容量値である。更に、ＶOB＝ＶBIASとなるように電圧源18を調整すれば、式（３）は次式（４）のように簡略化できる。
ＶOUT ＝ＶREF ＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・・・（４）
式（４）より、基準電圧ＶREF からの差電圧という形で画素信号が出力される。この後、２列目、３列目・・・・・と最終列まで順次信号読み出し動作を行い、Ｎ行目の処理が終了する。
【００２０】
以上のように、図１に示した実施の形態に係るＸ−Ｙアドレス選択型固体撮像素子では、水平信号線７の初期化を独立した電圧源18で行うため、水平信号線７の初期化動作と出力ブロック10のリセット動作とを直流的に分離することができる。すなわち、出力ブロック10の負荷容量は帰還容量12とオフセット電圧保存用容量13のみであり、寄生容量８は出力ブロック10の負荷容量とはならない。したがって、多画素化により水平信号線７の寄生容量８が大きくなっても、出力ブロック10の特性は影響を受けず、出力ブロック10の安定度が損なわれることがない。また、電圧源18に求められる特性は寄生容量８を急速に充電するための電流能力のみであり、一般的なレギュレータ回路で実現できるため、水平信号線７の寄生容量８が大きくなっても初期化時の安定時間の増大を容易に抑制することが可能となる。
【００２１】
なお、この実施の形態は各種の変形・変更が可能である。例えば、式（３）に示されるように電圧源18の出力電圧ＶBIASを調整することで、出力電圧ＶOUT の電圧レベルを任意に変化できる。更に、図２に示すように、基準電圧源15を水平信号線７の初期化用電圧源と共通にすることも可能である。
【００２２】
次に、第２の実施の形態について図３を用いて説明する。第１の実施の形態と対応する構成要素には同一の符号を付して示している。図３において、１は光電変換画素をマトリクス状に配置した画素ブロック、２は前記画素ブロック１の任意の行を選択する行選択ブロック、３は選択行の画素出力を出力する垂直信号線群、４は垂直信号線群３の画素出力に対してノイズ成分の除去などを行うアナログ信号処理ブロック、５はアナログ信号処理された信号を蓄えるホールドコンデンサ群、６はホールドコンデンサ群５に蓄積された信号の読み出しを選択するＮＭＯＳトランジスタを用いたスイッチ群、７はホールドコンデンサ群５の蓄積信号を転送する水平信号線、８は水平信号線７の配線容量及びスイッチ群６を構成するトランジスタのソース容量が主要因である水平信号線７に付随する寄生容量、９は前記スイッチ群６の動作を制御する水平走査ブロック、10は水平信号線７の信号レベルを読み出す出力ブロック、17は水平信号線７を初期化するスイッチ、19は予め与えられた黒レベル設定値（ＶOBCLP)、20は出力ブロック10から得られる黒レベル信号と黒レベル設定値19とを等しくするために水平信号線７の初期化電圧値を変化させる調整ブロック、21は出力ブロック10の黒レベル信号を調整ブロック20に入力するスイッチである。
【００２３】
また、11はオペアンプ、12はオペアンプ11の帰還容量、13はオフセット電圧保存用容量、14は帰還容量12を初期化するスイッチ、15はオペアンプ11の＋入力端子に印加する電圧値がＶREF の基準電圧源、16はオペアンプ11の出力端子で、これらにより出力ブロック10が構成されている。また、22は出力ブロック10から得られる黒レベル信号と黒レベル設定値19とを比較し２つの信号が等しくなるように制御信号を出力する比較器で、23は比較器22から出力される制御信号によって出力電圧を変化させる電圧源であり、これらにより調整ブロック20が構成されている。なお、画素ブロック１は外周にＡＬ配線などで遮光された遮光画素１ａを持ち、遮光画素の内側に光を検出する受光画素１ｂが配置されている。
【００２４】
次に、このように構成されている第２の実施の形態の動作について説明する。始めに、入射光のない遮光画素を用いて黒レベル調整を行う。行選択ブロック２により０行目を選択し、０行目の遮光行を用いた黒レベル調整を例にして説明する。なお、０行目に配置されている遮光画素には光が入らないから、ホールドコンデンサ群５に蓄積される電圧はＶOBである。まず、初期化スイッチ14とスイッチ17を共にCLOSE とするリセット動作を行う。このとき、オペアンプ11はボルテージフォロア接続で、＋入力端子と−入力端子は等しい電圧（＝ＶREF)となる。一方、水平信号線７は、調整ブロック20が出力する初期電圧＝ＶCHANGEとなる。したがって、オペアンプ11の出力端子16は、帰還容量12とオフセット容量13を介して水平信号線７と接続され、水平信号線７とは直流的に分離される。すなわち、寄生容量８は出力ブロック10の負荷容量とはならず、安定性などの回路的特性に影響を及ぼさない。なお、帰還容量12とオフセット容量13の端子間には、ＶREF −ＶCHANGEの電圧が印加されている。
【００２５】
次に、初期化スイッチ14とスイッチ17を共にOPEN（リセット動作の解除）とした後に，スイッチ群６のうち０列目のスイッチのみをCLOSE とし、ホールドコンデンサに蓄積された信号を水平信号線７に転送する。このリセット動作と転送動作を１セットにして信号読み出し動作と呼ぶ。これらの動作により、水平信号線７の初期化電圧とホールドコンデンサに蓄積された信号電圧の電圧差が、出力ブロック10を介して反転増幅される。なお、出力ブロック10の増幅率は、（ホールドコンデンサの容量値／帰還容量の容量値）で、出力ブロック10のリセット出力（＝ＶREF)を基準とする。ここで、ホールドコンデンサ端子電圧はＶOBなので、オペアンプ11の出力端子16には、次式（５）で示される出力電圧Ｖ0UT が現れる。
ＶOUT ＝ＶREF −（ＶOB−ＶCHANGE）（Ｃh ／Ｃf ）・・・・・・（５）
ここで、Ｃh はホールドコンデンサの容量値、Ｃf は帰還容量の容量値である。
【００２６】
この転送動作のとき、スイッチ21をCLOSE とすることで、オペアンプ11の出力端子16（出力電圧ＶOUT)と調整ブロック20を接続する。これにより、比較器22で出力電圧ＶOUT と黒レベル設定値19（＝ＶOBCLP)の比較が行われ、ＶOUT ＝ＶOBCLP を実現すべく次式（６），（７），（８）に示すように電圧源23を制御する。
ＶOUT ＞ＶOBCLP のとき、電圧源23の出力＝ＶCHANGE−α ・・・・（６）
ＶOUT ＝ＶOBCLP のとき、電圧源23の出力＝ＶCHANGE ・・・・（７）
ＶOUT ＜ＶOBCLP のとき、電圧源23の出力＝ＶCHANGE＋α ・・・・（８）
ここで、αは制御信号による電圧変化量である。式（６），（７），（８）で示される電圧源23の新たな出力値は、水平信号線７の次回の初期化で用いられる。これを黒レベル調整動作と呼ぶ。
【００２７】
更に、２列目、３列目・・・・・と最終列まで信号読み出し動作（遮光画素）と黒レベル調整動作を行うことにより、電圧源23の出力は次式（９）を満足するように設定される。
ＶCHANGE＝（ＶOBCLP −ＶREF ）（Ｃf ／Ｃh ）＋ＶOB ・・・・・（９）
【００２８】
０行目を利用した黒レベル調整終了後、１行目から通常の信号読み出し動作のみを行う。仮に、１列目のホールドコンデンサ端子電圧をＶOB−Ｖsig とすれば、オペアンプ11の出力端子16には、次式（10）で示される出力電圧ＶOUT が現れる。
ＶOUT ＝ＶREF −｛（ＶOB−Ｖsig ）−ＶCHANGE｝（Ｃh ／Ｃf ）
・・・・・・・・・・（10）
ここで、黒レベル調整が終了しているので、式（９）を用いて整理すると、次式（11）が得られる。
ＶOUT ＝ＶOBCLP ＋（Ｃh ／Ｃf ）Ｖsig ・・・・・・・・・・・（11）
式（11）より、黒レベル設定値19（＝ＶOBCLP)との差電圧という形で画素信号が反映される。引き続き、信号読み出し動作を２列目、３列目・・・・・と最終列まで順次行い、１行目の処理が終了する。
【００２９】
一般的に、入射光のない画素信号ＶOBは製造プロセスや温度などの使用環境に影響されるため、サンプル毎に出力レベルがばらついたり、使用環境で出力レベルがばらついてしまう。しかしながら、図３に示す本実施の形態のような黒レベル調整を行うことにより、入射光のない画素信号ＶOBの項がキャンセルされ、式（11）で示される出力電圧ＶOUT には影響を与えない。
【００３０】
以上のように、図３に示した第２の実施の形態に係るＸ−Ｙアドレス選択型固体撮像素子では、水平信号線７の初期化動作と出力ブロック10のリセット動作とを直流的に分離することができる。すなわち、出力ブロック10の負荷容量は、帰還容量12とオフセット電圧保存用容量13のみであり、寄生容量８は出力ブロック10の負荷容量とならない。したがって、多画素化により水平信号線７の寄生容量８が大きくなっても、出力ブロック10の特性は影響を受けず、出力ブロック10の安定度が損なわれることがない。また、電圧源23に求められる特性は寄生容量８を急速に充電するための電流能力のみであり、一般的なレギュレータ回路で実現できるため、水平信号線７の寄生容量８が大きくなっても初期化時の安定時間の増大を容易に抑制することが可能となる。更に、出力ブロックの黒レベル出力を予め設定した値に調整できるため、製造バラツキや温度変化に対して有利となる。
【００３１】
【発明の効果】
以上、実施の形態に基づいて説明したように、請求項１に係る発明によれば、水平信号線の初期化を独立した電圧源で行うため、水平信号線の初期化動作と出力ブロックのリセット動作とを直流的に分離することができ、したがって、多画素化により水平信号線の寄生容量が大きくなっても、出力ブロックの安定度低下を引き起こすことがない。また、寄生容量の増加による水平信号線の安定時間の増大も、基本的に単純な回路で抑制することができる。また、請求項２に係る発明によれば、水平信号線の初期化動作と出力ブロックのリセット動作とを直流的に分離することができ、したがって、多画素化により水平信号線の寄生容量が大きくなっても、出力ブロックの安定度低下を引き起こすことがない。更に、寄生容量の増加による水平信号線の安定時間の増大も、基本的に単純な回路で抑制することができる。加えて、出力ブロックの黒レベル出力を予め設定した値に調整できるため、製造バラツキや温度変化に対して有利となる。
【図面の簡単な説明】
【図１】本発明に係るＸ−Ｙアドレス選択型固体撮像素子の第１の実施の形態を示す回路構成図である。
【図２】図１に示した第１の実施の形態の変形例を示す回路構成図である。
【図３】本発明の第２の実施の形態を示す回路構成図である。
【図４】従来のＸ−Ｙアドレス選択型固体撮像素子の構成例を示す回路構成図である。
【符号の説明】
１画素ブロック
１ａ遮光画素
１ｂ受光画素
２行選択ブロック
３垂直信号線群
４アナログ信号処理ブロック
５ホールドコンデンサ群
６スイッチ群
７水平信号線
８寄生容量
９水平走査ブロック
10 出力ブロック
11 オペアンプ
12 帰還容量
13 オフセット電圧保存用容量
14 帰還容量初期化スイッチ
15 基準電圧源
16 オペアンプ出力端子
17 水平信号線初期化スイッチ
18 電圧源
19 黒レベル設定値
20 調整ブロック
21 黒レベル信号入力スイッチ
22 比較器
23 電圧源

Claims

光電変換画素をマトリクス状に配置した画素ブロックと、前記画素ブロックの任意の行を選択する行選択ブロックと、前記行選択ブロックによって選ばれた選択行の画素出力を出力する垂直信号線群と、前記垂直信号線群の画素出力に対してアナログ信号処理を行うアナログ信号処理ブロックと、アナログ信号処理された信号を蓄えるホールドコンデンサ群と、前記ホールドコンデンサ群に蓄積された信号の読み出しを選択するスイッチ群と、前記ホールドコンデンサ群の蓄積信号を転送する水平信号線と、前記スイッチ群の動作を制御する水平走査ブロックと、反転増幅器と前記水平信号線と前記反転増幅器の出力端子間に接続された第１の容量と前記水平信号線と前記反転増幅器の入力端子間に接続された第２の容量と前記反転増幅器の入力端子と出力端子間に接続されたスイッチとからなり前記水平信号線の信号レベルを読み出す出力ブロックと、前記水平信号線の初期化を行う電源とを備え、水平信号線の初期化と出力ブロックのリセット動作とを直流的に分離するように構成されていることを特徴するＸ−Ｙアドレス選択型固体撮像素子。
光電変換画素をマトリクス状に配置した画素ブロックと、前記画素ブロックの任意の行を選択する行選択ブロックと、前記行選択ブロックによって選ばれた選択行の画素出力を出力する垂直信号線群と、前記垂直信号線群の画素出力に対してアナログ信号処理を行うアナログ信号処理ブロックと、アナログ信号処理された信号を蓄えるホールドコンデンサ群と、前記ホールドコンデンサ群に蓄積された信号の読み出しを選択するスイッチ群と、前記ホールドコンデンサ群の蓄積信号を転送する水平信号線と、前記スイッチ群の動作を制御する水平走査ブロックと、反転増幅器と前記水平信号線と前記反転増幅器の出力端子間に接続された第１の容量と前記水平信号線と前記反転増幅器の入力端子間に接続された第２の容量と前記反転増幅器の入力端子と出力端子間に接続されたスイッチとからなり前記水平信号線の信号レベルを読み出す出力ブロックと、前記水平信号線の初期化電圧値を調整する調整ブロックとを備え、水平信号線の初期化と出力ブロックのリセット動作とを直流的に分離すると共に、前記出力ブロックの黒レベル出力を予め設定された値と等しくするように構成されていることを特徴するＸ−Ｙアドレス選択型固体撮像素子。