CN109478891B - Ad转换装置、ad转换方法、图像传感器和电子设备 - Google Patents

Ad转换装置、ad转换方法、图像传感器和电子设备 Download PDF

Info

Publication number
CN109478891B
CN109478891B CN201780043909.7A CN201780043909A CN109478891B CN 109478891 B CN109478891 B CN 109478891B CN 201780043909 A CN201780043909 A CN 201780043909A CN 109478891 B CN109478891 B CN 109478891B
Authority
CN
China
Prior art keywords
current
comparator
reference signal
signal
conversion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780043909.7A
Other languages
English (en)
Other versions
CN109478891A (zh
Inventor
山下知宪
植野洋介
丹羽笃亲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN109478891A publication Critical patent/CN109478891A/zh
Application granted granted Critical
Publication of CN109478891B publication Critical patent/CN109478891B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Abstract

本技术涉及能够以低功耗快速执行AD转换的AD转换装置、AD转换方法、图像传感器和电子设备。在通过比较器将电信号和可变电平参考信号进行比较，利用所得到的比较结果执行电信号的AD转换时，对流过比较器并用于操作比较器的偏置电流以这样的方式进行控制：在参考信号的包括参考信号发生改变的时段的特定时段中，使得偏置电流从大于0的第一电流增加到大于第一电流的第二电流。例如，本技术适用于对电信号进行AD转换的情况。

Description

AD转换装置、AD转换方法、图像传感器和电子设备
技术领域
本技术涉及AD转换装置、AD转换方法、图像传感器和电子设备，更具体地，涉及例如能够实现高速、低功耗的AD转换的AD转换装置、AD转换方法、图像传感器和电子设备。
背景技术
近年来，数码相机、数码摄像机和其他电子设备使用例如互补金属氧化物半导体(CMOS：Complementary Metal Oxide Semiconductor)图像传感器作为固态摄像装置来拍摄图像。
在CMOS图像传感器中，模数转换器(ADC：Analog to Digital Converter)例如将从像素获得的电信号与可变电平参考信号进行比较，并通过使用电信号与参考信号的比较结果，对从像素获得的电信号进行模数(AD：Analog to Digital)转换。
例如，列并行AD转换方法可用作CMOS图像传感器采用的AD转换方法。列并行AD转换方法对从多个像素(例如，水平线中的像素)获得的电信号并行地执行AD转换。
作为在上述CMOS图像传感器中实现低功耗的AD转换的方法，以如下方式进行控制：比较器中所包括的电流源被关闭以间歇地操作比较器，所述比较器被包括于ADC中以将从像素获得的电信号与参考信号进行比较(例如，参考专利文献1)。
引用列表
专利文献
专利文献1日本专利特开第2009-124513号公报
发明内容
技术问题
在通过执行控制来关闭比较器中所包括的电流源，以间歇地操作比较器的情况下，当电流源的状态从关闭变为开启时，比较器需要相当长的时间才能工作。这增加了响应时间并且难以实现高速的AD转换。
同时，通过使得大的电流流入比较器中所包括的电流源，能够实现高速的AD转换。然而，如果大的电流不断地流入比较器中所包括的电流源，则功耗会增加。
此外，不仅在CMOS图像传感器中需要高速、低功耗的AD转换，而且在各种技术领域中也需要。
鉴于以上情况，提出本技术以实现高速、低功耗的AD转换。
解决问题的方法
根据本技术的AD转换装置包括AD转换部和控制部。AD转换部包括用于将电信号与可变电平参考信号进行比较的比较器，并通过使用比较器的对电信号和参考信号进行比较的结果来对电信号执行模数(AD：Analog to Digital)转换。控制部进行控制，使得在参考信号的包括参考信号发生改变的时段的特定时段中，流过比较器以操作比较器的偏置电流从第一电流增加到第二电流。第一电流大于0。第二电流大于第一电流。
根据本技术的AD转换方法包括以下步骤：在使用用于对电信号与可变电平参考信号进行比较的比较器的对电信号与可变电平参考信号进行比较的结果来执行电信号的模数(AD：Analog to Digital)转换的情况下，进行控制，使得在参考信号的包括参考信号发生改变的时段的特定时段中，流过比较器以操作比较器的偏置电流从第一电流增加到第二电流。第一电流大于0。第二电流大于第一电流。
根据本技术的图像传感器包括像素、参考信号输出部、AD转换部和控制部。像素包括用于执行光电转换的光电转换元件并输出电信号。参考信号输出部输出可变电平参考信号。AD转换部包括将从像素输出的电信号与参考信号进行比较的比较器，并通过使用比较器的对电信号与参考信号进行比较的结果来执行电信号的模数(AD：Analog to Digital)转换。控制部进行控制，使得在参考信号的包括参考信号发生改变的时段的特定时段中，流过比较器以操作比较器的偏置电流从第一电流增加到第二电流。第一电流大于0。第二电流大于第一电流。
根据本技术的电子设备包括光学系统和图像传感器。光学系统收集光。图像传感器接收光并输出与接收的光量对应的信号。图像传感器包括像素、参考信号输出部、AD转换部和控制部。像素包括用于执行光电转换的光电转换元件并输出电信号。参考信号输出部输出可变电平参考信号。AD转换部包括将从像素输出的电信号与参考信号进行比较的比较器，并通过使用比较器的对电信号与参考信号进行比较的结果来执行电信号的模数(AD：Analog to Digital)转换。控制部进行控制，使得在参考信号的包括参考信号发生改变的时段的特定时段中，流过比较器以操作比较器的偏置电流从第一电流增加到第二电流。第一电流大于0。第二电流大于第一电流。
根据本技术的AD转换装置、AD转换方法、图像传感器和电子设备使用比较器的对电信号与可变电平参考信号进行比较的结果对电信号执行模数(AD：Analog to Digital)转换。在该AD转换中，在参考信号的包括参考信号发生改变的时段的特定时段内，流过比较器以操作比较器的偏置电流从大于0的第一电流增加到大于第一电流的第二电流。
应当指出，AD转换装置和图像传感器可以彼此独立或者被包括作为单个设备的内部模块。
本发明的有利效果
本技术能够实现高速、低功耗的AD转换。
应当指出，本公开内容不限于以上优点，并且能够提供本文件后面描述的任何其他优点。
附图说明
图1是示出采用本技术的数码相机的实施例的示例性构成的框图。
图2是示出图像传感器2的示例性构成的框图。
图3是示出像素11m,n的示例性构成的电路图。
图4是示出ADC 31n的示例性构成的框图。
图5是示出比较部61n的第一示例性构成的图。
图6是示出比较器73的示例性示意构成的电路图。
图7是示出图像传感器2的操作的图。
图8是示出比较部61n的第二示例性构成的图。
图9是示出比较部61n的示例性操作的时序图。
图10是示出能够调整偏置电流IA的比较器103的第一示例性构成的电路图。
图11是示出能够调整偏置电流IA的比较器103的第二示例性构成的电路图。
图12描绘了示出本技术适用的图像传感器(固态摄像装置)的示例性构成的示意图。
图13是示出本技术适用的双层图像传感器220的详细示例性构成的图。
图14是示出图像传感器2的示例性使用的图。
具体实施方式
<采用本技术的数码相机的实施例>
图1是示出采用本技术的数码相机的实施例的示例性构成的框图。
应当指出，数码相机能够拍摄静止图像和视频。
参考图1，数码相机包括光学系统1、图像传感器2、存储器3、信号处理部4、输出部5和控制部6。
例如，光学系统1包括变焦镜头、对焦镜头和可变光圈(这些都未示出)，并且使外部光进入图像传感器2。
例如，图像传感器2是互补金属氧化物半导体(CMOS：Complementary Metal OxideSemiconductor)图像传感器，其接收来自光学系统1的入射光，进行光电转换，并输出与来自光学系统1的入射光对应的图像数据。
存储器3临时存储从图像传感器2输出的图像数据。
信号处理部4对存储在存储器3中的图像数据进行诸如去噪和白平衡调整的信号处理等信号处理，并且将处理后的图像数据提供给输出部5。
输出部5输出来自信号处理部4的图像数据。
也就是说，输出部5包括诸如液晶显示器等显示器(未示出)，并且将与来自信号处理部4的图像数据对应的图像显示为所谓的直通图像。
此外，输出部5例如包括用于驱动诸如半导体存储器、磁盘或光盘等记录介质的驱动器(未示出)，并将来自信号处理部4的图像数据记录在记录介质上。
控制部6根据例如使用者的操作来控制数码相机所包括的所有模块。
在如上所述构成的数码相机中，图像传感器2接收来自光学系统1的入射光，并基于该入射光输出图像数据。
从图像传感器2输出的图像数据被提供给存储器3以进行存储。信号处理部4对存储在存储器3中的图像数据进行信号处理。由这种信号处理产生的图像数据被提供给输出部5以输出。
<图像传感器2的示例性构成>
图2是示出图1中所示的图像传感器2的示例性构成的框图。
参考图2，图像传感器2包括像素阵列10、控制部20、像素驱动部21、列并行AD转换装置22和输出部23。
像素阵列10包括用于执行光电转换的M×N(M和N是大于或等于1的整数)个像素111,1、111,2、...、111,N、112,1、112,2、...、112,N、...、11M,1、11M,2、...、11M,N，并且用作拍摄图像的摄像部(摄像元件)。
M×N个像素111,1至11M,N以M行×N列的矩阵(点阵)方式布置在二维平面中。
沿行方向延伸的像素控制线41m连接到N个像素11m,1至11m,N，所述N个像素11m,1至11m,N在像素阵列10的(从顶部起的)第m行(m＝1,2,...,M)的行方向(水平方向)上排列。
此外，沿列方向延伸的VSL(垂直信号线)42n连接到M个像素111,n至11M,n，所述M个像素111,n至11M,n在(从左边起的)第n列(n＝1,2,...,N)的列方向(垂直方向)上排列。VSL42n不仅连接到像素111,n至11M,n，而且还连接到电流源43n。
像素11m,n对入射到其上的光(入射光)进行光电转换。此外，像素11m,n根据像素驱动部21通过像素控制线41m进行的控制，将与从光电转换得到的电荷对应的电压(电信号)输出到VSL 42n。
应当指出，像素11m,n能够对例如通过拜耳排列的滤色器(未示出)入射的具有预定颜色的光进行光电转换。
例如，根据预定逻辑，控制部20控制像素驱动部21、列并行AD转换装置22(例如，列并行AD转换装置22所包括的自动归零控制部32和参考信号输出部33)和其他相关的模块。
在控制部20的控制下，像素驱动部21通过像素控制线41m控制(驱动)连接到像素控制线41m的像素11m,1至11m,N。
列并行AD转换装置22通过VSL 421至42N连接到排列成各行的11m,1至11m,N中的各像素。因此，从像素11m,n输出到VSL 42n的电信号(电压)(以下，也称为VSL信号)被提供给列并行AD转换装置22。
列并行AD转换装置22对通过VSL 421至42N从排成行的像素11m,1至11m,N中的各像素提供的VSL信号并行地执行AD转换。然后，列并行AD转换装置22将从AD转换得到的数字数据作为像素11m,1至11m,N的像素值(像素数据)提供给输出部23。
这里，列并行AD转换装置22能够对排成一行的N个像素11m,1至11m,N的所有电信号并行地执行AD转换，而且还能够对N个像素11m,1至11m,N中的一个以上但小于N个像素的电信号并行地执行AD转换。
然而，为了简单起见，以下描述假设列并行AD转换装置22对排成一行的N个像素11m,1至11m,N的所有VSL信号并行地执行AD转换。
为了对排成一行的N个像素11m,1至11m,N的所有VSL信号并行地执行AD转换，列并行AD转换装置22包括N个模数转换器(ADC：Analog to Digital Converters)311至31N。
列并行AD转换装置22还包括自动归零控制部32、参考信号输出部33和时钟输出部34。
自动归零控制部32通过自动归零控制线32A向ADC 311至31N提供(输出)AZ脉冲(自动归零脉冲)。AZ脉冲是用于控制ADC 31n所包括的稍后所述的比较器73和103的自动归零过程的信号。
例如，参考信号输出部33包括数模转换器(DAC：Digital to Analog Converter)，并通过参考信号线33A将参考信号输出到ADC 311至31N。参考信号具有这样的时段：在该时段期间，参考信号的电平(电压)以固定的梯度(例如斜坡信号)从预定的初始值变化到预定的最终值。
时钟输出部34通过时钟线34A将预定频率的时钟提供(输出)到ADC 311至31N。
ADC 31n连接到VSL 42n。因此，VSL信号(电信号)被提供给ADC 31n。VSL信号通过像素11m,n被输出到VSL 42n。
ADC 31n通过使用来自参考信号输出部33的参考信号和来自时钟输出部34的时钟，对从像素11m,n输出的VSL信号执行AD转换。此外，ADC 31n执行相关双采样(CDS：Correlated Double Sampling)，以获得用作像素值的数字数据。
这里，ADC 31n通过将像素11m,n的VSL信号与来自参考信号输出部33的参考信号进行比较，并且直到像素11m,n的VSL信号的电平与参考信号的电平一致为止(直到VSL信号与参考信号之间的大小关系反转为止)，对参考信号的电平改变所需的时间进行计数，从而对像素11m,n的VSL信号执行AD转换。
ADC 31n对来自时钟输出部34的时钟进行计数，以确定直到像素11m,n的VSL信号的电平与参考信号的电平一致为止参考信号的电平改变所需的时间。
此外，在像素阵列10的第一至第M行的每一行中的N个像素11m,1至11m,N的VSL信号例如从第一行开始被依次提供给N个ADC 311至31N，并且对所提供的VSL信号逐行执行AD转换和CDS。
输出部23选择要从中读取像素值的列n，从所选择的列n中的ADC31n读取由ADC 31n确定的像素11m,n的AD转换(和CDS)结果作为像素值，并将该像素值输出到外部(本实施例中的存储器3(图1))。
这里，假设ADC 31n除了执行AD转换之外还执行CDS。然而，可选择的是，令ADC 31n只执行AD转换，并允许输出部23执行CDS。
另外，根据需要稍后将描述CDS。
<像素11m,n的示例性构成>
图3是示出图2中所示的像素11m,n的示例性构成的电路图。
参考图3，像素11m,n包括光电二极管(PD：Photo Diode)51和四个NMOS(负沟道MOS)FET(场效应晶体管)52、54、55和56。
此外，在像素11m,n中，FET 52的漏极、FET 54的源极和FET 55的栅极连接。在该连接点处，形成有FD(浮动扩散部)(电容)53，以将电荷转换为电压。
PD 51是光电转换元件的示例，其通过接收入射光并产生与接收的入射光对应的电荷来执行光电转换。
PD 51的阳极连接地线(接地)，PD 51的阴极连接到FET 52的源极。
FET 52将施加到PD 51的电荷从PD 51传输到FD 53。因此，在下文中，FET 52也被称为传输Tr 52。
传输Tr 52的源极连接到PD 51的阴极，并且传输Tr 52的漏极通过FD 53连接到FET 54的源极。
此外，传输Tr 52的栅极连接到像素控制线41m。传输脉冲TRG通过像素控制线41m提供给传输Tr 52的栅极。
这里，为了通过像素控制线41m驱动(控制)像素11m,n，从像素驱动部21提供给像素控制线41m的控制信号(图2)包括稍后所述的复位脉冲RST、选择脉冲SEL以及传输脉冲TRG。
FD 53是形成于传输Tr 52的漏极、FET 54的源极和FET 55的栅极之间的连接点处的区域，以像电容器一样将电荷转换为电压。
FET 54使施加到FD 53的电荷(电压(电位))复位。因此，在下文中，FET 54也被称为复位Tr 54。
复位Tr 54的漏极连接到电源Vdd。
此外，复位Tr 54的栅极连接到像素控制线41m，并且复位脉冲RST通过像素控制线41m被提供给复位Tr 54的栅极。
FET 55缓冲FD 53的电压。因此，在下文中，FET 55也被称为放大Tr 55。
放大Tr 55的栅极连接到FD 53，并且放大Tr 55的漏极连接到电源Vdd。此外，放大Tr 55的源极连接到FET 56的漏极。
FET 56选择电信号(VSL信号)的至VSL 42n的输出。因此，在下文中，FET 56也被称为选择Tr 56。
选择Tr 56的源极连接到VSL 42n。
此外，选择Tr 56的栅极连接到像素控制线41m，并且选择脉冲SEL通过像素控制线41m被提供给选择Tr 56的栅极。
这里，当放大Tr 55的源极通过选择Tr 56和VSL 42n连接到电流源43n时，放大Tr55和电流源43n形成源极跟随器(SF：Source Follower)(SF电路)。因此，FD 53通过SF连接到VSL 42n。
应当指出，可以在没有选择Tr 56的情况下形成像素11m,n。
此外，像素11m,n可以被配置为共享像素，使得FD 53或选择Tr 56由多个PD 51和传输Tr 52共享。
在如上述配置的像素11m,n中，PD 51接收入射在其上的光，并执行光电转换，以开始产生与接收的入射光量对应的电荷。这里，为了简化说明，假设选择脉冲SEL处于H电平，并且选择Tr 56导通。
当在PD 51开始产生电荷之后经过预定时间段(曝光时间)时，像素驱动部21(图2)将传输脉冲TRG的电平从L(低)电平暂时变为H(高)电平。
当传输脉冲TRG暂时处于H电平时，传输Tr 52暂时导通。
当传输Tr 52导通时，施加到PD 51的电荷通过传输Tr 52传输并施加到FD 53。
在暂时将传输脉冲TRG设置在H电平之前，像素驱动部21暂时将复位脉冲RST设置在H电平。这使复位Tr 54暂时导通。
当复位Tr 54导通时，FD 53通过复位Tr 54连接到电源Vdd，并且FD 53上的电荷通过复位Tr 54被清除到电源Vdd并复位。
这里，如上所述，当FD 53连接到电源Vdd以复位FD 53上的电荷时，像素11m,n被复位。
在FD 53上的电荷复位后，如上所述，像素驱动部21将传输脉冲TRG暂时设置在H电平。这使传输Tr 52暂时导通。
当传输Tr 52导通时，PD 51上的电荷通过传输Tr 52传输并施加到复位后的FD53。
与施加到FD 53的电荷对应的电压(电位)作为VSL信号通过放大Tr 55和选择Tr56输出到VSL 42n。
连接到VSL 42n的ADC 31n(图2)对复位电平执行AD转换，所述复位电平是由在像素11m,n复位之后即刻输出的VSL信号来表示。
此外，ADC 31n对由在传输Tr 52暂时导通之后输出的VSL信号(与施加到PD 51并传输到FD 53的电荷对应的电压)表示的信号电平(包括复位电平和像素值的电平)执行AD转换。
随后，ADC 31n执行CDS，以确定复位电平的AD转换结果(在下文中，也被称为复位电平AD值)与信号电平的AD转换结果(在下文中，也被称为信号电平AD值)之间的差值作为像素值。
<ADC 31n的示例性构成>
图4是示出图2中所示的ADC 31n的示例性构成的框图。
ADC 31n包括比较部61n和计数器62n，并执行参考信号比较AD转换和CDS。
来自参考信号输出部33的参考信号和像素11m,n的VSL信号(复位电平和信号电平)被提供给比较部61n。
比较部61n将所提供的参考信号和VSL信号进行比较，并输出比较的结果。
更具体地，如果参考信号大于VSL信号，则比较部61n输出H和L电平中的一者，例如L电平。
反之，如果VSL信号大于参考信号的电压，则比较部61n输出H和L电平中剩余的一者，即H电平。
应当指出，自动归零控制部32通过自动归零控制线32A将AZ脉冲提供给比较部61n。根据来自自动归零控制部32的AZ脉冲，比较部61n执行自动归零过程。
这里，在自动归零过程中，比较部61n(最初)被设置用于获得如下的比较结果，该比较结果表示提供给比较部61n的两个输入信号(即参考信号和VSL信号)彼此一致。
来自比较部61n的输出和来自时钟输出部34的时钟被提供给计数器62n。
在例如从参考信号输出部33提供到比较部61n的参考信号(的电平)开始变化的时间点，计数器62n开始对来自时钟输出部34的时钟进行计数。当来自比较部61n的输出例如从L电平变到H电平时，即，当提供给比较部61n的参考信号和VSL信号的电平相等(参考信号和VSL信号之间的大小关系被反转)时，计数器62n完成对来自时钟输出部34的时钟的计数。
随后，计数器62n输出时钟计数作为提供给比较部61n的VSL信号的AD转换结果。
这里，参考信号输出部33输出具有斜坡(斜坡波形)的信号作为参考信号，该斜坡使电压例如以恒定的速率从预定的初始值减小到预定的最终值。
在上述情况下，计数器62n对在斜坡开始和参考信号的电压与提供给比较部61n的VSL信号的电压一致的时刻之间的间隔时间进行计数，并且所得到的计数被认为是提供给比较部61n的VSL信号的AD转换结果。
如上所述，ADC 31n通过使用比较部61n的对参考信号与VSL信号进行比较的结果来对VSL信号执行AD转换。
ADC 31n获取从像素11m,n提供到比较部61n的VSL信号的复位电平和信号电平的AD转换结果。然后，ADC 31n执行CDS，以确定信号电平的AD转换结果(信号电平AD值)与复位电平的AD转换结果(复位电平AD值)之间的差值，并将由CDS确定的差值作为像素11m,n的像素值输出。
应当指出，可选择地，ADC 31n可以通过例如控制计数器62n的时钟计数操作来执行CDS，而不是通过实际执行算术运算以确定信号电平AD值与复位电平AD值之间的差值来执行CDS。
更具体地，例如，可以通过如下方式执行CDS：在复位电平的情况下，允许计数器62n在使计数逐次递减1的同时对时钟进行计数，或者反之，在信号电平的情况下，允许计数器62n在将复位电平的时钟计数视为初始值的情况下使计数逐次递增1的同时对时钟进行计数，执行复位电平和信号电平的AD转换，并确定信号电平(其AD转换结果)与复位电平(其AD转换结果)之间的差值。
此外，在本实施例中使用的参考信号是具有以恒定速率减小的斜坡的斜坡信号。然而，可选择地，要使用的参考信号例如可以是具有以恒定速率增加的斜坡的斜坡信号或电平以非线性方式变化的信号。
<比较部61n的第一示例性构成>
图5是示出图4中所示的比较部61n的第一示例性构成的图。
比较部61n包括电容器(电容)71和72、比较器73、电容器74和反相器75。
电容器71用于自动归零处理。电容器71的一端连接到比较器73的非反相输入端(+)IN1，并且参考信号被提供给电容器71的另一端。因此，参考信号通过电容器71被提供给比较器73的非反相输入端IN1。
电容器72用于自动归零处理。电容器72的一端连接到比较器73的反相输入端(-)IN2，并且VSL信号被提供给电容器72的另一端。因此，VSL信号通过电容器72被提供到比较器73的反相输入端IN2。
比较器73包括非反相输入端IN1、反相输入端IN2和输出端OUT1。
比较器73将通过电容器71提供给非反相输入端IN1的参考信号与通过电容器72提供给反相输入端IN2的VSL信号进行比较，并从输出端OUT1输出比较的结果。
更具体地，如果提供给非反相输入端IN1的参考信号大于提供给反相输入端IN2的VSL信号，则比较器73输出H和L电平中的一者，例如H电平。
反之，如果提供给反相输入端IN2的VSL信号大于提供给非反相输入端IN1的参考信号的电压，则比较器73输出H和L电平中剩余的一者，即L电平。
应当指出，比较器73连接到电源Vdd和GND(地线)。当从电源Vdd接收电力时，用于操作比较器73的偏置电流IA流动以操作比较器73。
比较器73的输出端OUT1连接到电容器74的一端和反相器75。
电容器74的另一端连接到电源Vdd。应当指出，电容器74的另一端可以连接到GND而不是电源Vdd。
在比较部61n中，电容器74连接到比较器73的输出端OUT1。因此，限制信号的频带以抑制噪声。
反相器75反转比较器73的输出(VSL信号与参考信号的比较结果)，并从比较部61n的输出端OUT2将比较器73的反转输出输出到计数器62n。
应当指出，如参考图4所述，通过自动归零控制线32A将AZ脉冲从自动归零控制部32提供到比较部61n，并且比较部61n根据所提供的AZ脉冲执行自动归零过程。
在自动归零过程中，当比较器73的输出端OUT1暂时连接到非反相输入端IN1和反相输入端IN2，电容器71和72以这样的方式充电：获得表示当前提供给比较器73的非反相输入端IN1的信号与当前提供给反相输入端IN2的信号一致的比较结果。
为了避免复杂性，图5没有描绘将比较器73的输出端OUT1暂时连接到非反相输入端IN1和反相输入端IN2的电路。
根据自动归零过程，参考在自动归零过程中施加到比较器73的非反相输入端IN1的电压等于施加到反相输入端IN2的电压的情况，比较器73能够确定施加到非反相输入端IN1的电压与施加到反相输入端IN2的电压之间的大小关系。
<比较器73的示例性构成>
图6是示出图5中所示的比较器73的示例性示意构成的电路图。
参考图6，比较器73包括FET 81、82、83和84、电流源91以及FET 92和93。
FET 81和FET 82是NMOS(负沟道MOS)FET。FET 81和82的源极相连接。此外，FET 81和FET 82的源极之间的连接点连接到用作电流源的NMOS FET 93的漏极。FET 81和FET 82形成差分对。
FET 81的栅极连接到比较器73的非反相输入端IN1，并且FET 82的栅极连接到比较器73的反相输入端IN2。
比较器73被配置成使得如上所述由FET 81和82形成的差分对处于输入级。
FET 83和FET 84是PMOS(正沟道MOS)FET。FET 83和84的栅极相连接。
此外，FET 83和84的源极连接到电源Vdd，并且FET 83和84的栅极之间的连接点连接到FET 83的漏极。因此，FET 83和FET 84形成电流镜。
当电流镜由FET 83和84形成时，FET 83的漏极连接到FET 81的漏极，并且FET 84的漏极连接到FET 82的漏极。
此外，FET 82和84的漏极之间的连接点连接到比较器73的输出端OUT1。
电流源91的一端连接到电源Vdd，另一端连接到FET 92的漏极。电流源91将预定的恒定电流Ibias提供给FET 92。
FET 92是NMOS FET。FET 92的源极接地，并且FET 92的栅极连接到其漏极。此外，FET 92的栅极连接到源极接地的FET 93。
FET 92和93分别用作镜像源和镜像目的地，以形成电流镜。
因此，FET 93用作提供恒定电流的电流源，该恒定电流是流过FET 92的电流的镜像比倍。
从FET 93提供的恒定电流是用于操作比较器73的偏置电流IA。
尽管图6示出了比较器73包括电流源91和FET 92，但是电流源91和FET 92也可以设置在比较器73的外部，并由多个ADC 31n(即，例如，N个ADC 311至31N)共享。
在如上所述配置的比较器73中，与通过电容器71提供的参考信号的电压(作为FET81的栅极电压)对应的电流I1流到差分对的FET 81(从其漏极到其源极)，并且与通过电容器72提供的VSL信号的电压(作为FET 82的栅极电压)对应的电流I2流到差分对的FET 82(从其漏极到其源极)。
电流I1和I2以这样的方式流动：电流I1和I2之和等于从FET 93(用作电流源)提供的偏置电流IA。
流到FET 83和84(其形成电流镜)的电流(从其源极到其漏极)与流到FET 81的电流I1相同。
当通过电容器71从非反相输入端IN1施加到FET 81的栅极的电压(FET 81的栅极电压)高于通过电容器72从反相输入端IN2施加到FET 82的栅极的电压(FET 82的栅极电压)时，流到FET 81的电流I1大于流到FET 82的电流I2。
在上述情况下，流到FET 84的电流与流到FET 81的电流I1相同。然而，流到与FET84连接的FET 82的电流I2小于电流I1。因此，FET 82的漏极-源极电压增大以增大电流I2。
因此，作为FET 82和84之间的连接点的输出端OUT1处的电压VOUT(在下文中，也被称为比较器输出)处于H电平。
同时，当FET 82的栅极电压高于FET 81的栅极电压时，流到FET 82的电流I2大于流到FET 81的电流I1。
在上述情况下，流到FET 84的电流与流到FET 81的电流I1相同。然而，流到与FET84连接的FET 82的电流I2大于电流I1。因此，FET 82的漏极-源极电压减小以减小电流I2。
因此，作为FET 82和84之间的连接点的输出端OUT1处的比较器输出VOUT处于L电平。
输出端OUT1处的比较器输出VOUT由电容器74限制带宽，并输出到反相器75(图5)。
<图像传感器2的操作>
图7是示出图像传感器2(图2)的操作的图。
应当指出，在图7中，横轴表示时间，纵轴表示电压。
图7示出了如下信号的波形图：在ADC 31n中通过参考信号线33A从图像传感器2的参考信号输出部32提供到比较部61n的非反相输入端IN1的示例性参考信号(其电压)，以及作为通过VSL 42n从像素11m,n提供到ADC 31n的比较部61n所包括的比较器73的反相输入端IN2的电信号的示例性VSL信号(其电压)。
应当指出，图7不仅描绘了VSL信号和参考信号，而且还描绘了施加到传输Tr 52(图3)(其栅极)的传输脉冲TRG、施加到复位Tr 54的复位脉冲RST、从自动归零控制部32施加到比较部61n(图5)的AZ脉冲、以及来自比较器73的输出端OUT1(图5)的比较器输出VOUT。
此外，参考图7，VSL信号表示施加到比较器73中的FET 81的栅极的栅极电压(图6)(不是VSL 42n本身的电压)，并且参考信号表示施加到比较器73中的FET 82的栅极的栅极电压(不是参考信号线34A本身的电压)。
在图像传感器2中，复位脉冲RST被暂时设置在H电平。这使像素11m,n复位。
当像素11m,n复位时，如参考图3所述，FD 53通过复位Tr 54连接到电源Vdd，然后复位FD 53上的电荷。因此，从像素11m,n输出的VSL信号的电压(即VSL 42n上的VSL信号的电压)增加，所述电压是通过放大Tr 55和选择Tr 56从像素11m,n中的FD 53输出的。然后，在时间t1处，该电压对应于电源Vdd的电压。
当FD 53连接到电源Vdd时，VSL信号保持与电源Vdd的电压对应的电压。随后，当复位脉冲RST在时间t2处于L电平时，一些电荷在像素11m,n内移动，使得少量电荷进入FD 53。因此，VSL信号略微下降。
图7表明像素11m,n内的电荷移动导致VSL信号在复位脉冲RST处于L电平的时间t2与随后的时间t3之间略微下降。
上述VSL信号在像素11m,n的复位之后下降，这被称为“复位馈通”。
在像素11m,n的复位之后(或在其复位期间)，自动归零控制部32使AZ脉冲从L电平变为H电平。这使得比较部61n开始自动归零过程。
参考图7，在复位馈通之后，AZ脉冲在时间t4处从L电平变为H电平，并且使比较部61n开始自动归零过程。之后，在时间t5处，AZ脉冲从H电平变为L电平，以终止(完成)比较部61n的自动归零过程。
根据自动归零过程，参考在AZ脉冲处于下降边缘的时间t5处提供给比较部61n的VSL信号与参考信号一致的情况，比较部61n设置成使得能够确定(比较)VSL信号与参考信号之间的大小关系。
图7表明在像素11m,n复位之后完成自动归零过程。
在上述情况下，参考在像素11m,n复位期间的VSL信号的被复位馈通部分降低后的电压与参考信号一致的情况，比较部61n设置成使得能够确定VSL信号与参考信号之间的大小关系。
因此，参考信号(其波形)使得在像素11m,n复位期间的VSL信号的被复位馈通部分降低后的电压被设置在所谓的参考位置。
在自动归零过程完成(终止)之后的时间t6处，参考信号输出部33(图4)将参考信号的电压增加预定电压。
在下文中，在自动归零过程结束之后的时间t6处将参考信号的电压增加预定电压也被称为起始偏移。
此外，对于VSL信号的AD转换，参考信号输出部33以恒定速率逐渐减小参考信号的电压(电平)。电压以恒定速率逐渐减小的参考信号的一部分也被称为斜坡。
在时间t6处，参考信号输出部33通过将参考信号在与斜坡方向相反的方向(参考信号的电压改变的方向)上偏移预定电压来执行起始偏移。
随后，在时间t7和时间t9之间的固定时间段内，参考信号输出部33以恒定速率逐渐减小(降低)参考信号的电压。
因此，参考信号在时间t7和时间t9之间的时间段内形成斜坡。
参考信号在时间t7和时间t9之间的时间段内的斜坡是用于VSL信号(紧接着在像素11m,n的复位之后的VSL信号(像素11m,n复位并由复位馈通引起电压降之后的VSL信号))的复位电平的AD转换。这种斜坡的时间段(时间t7和时间t9之间的时间段)也被称为P阶段(预设阶段)。此外，P阶段的斜坡也被称为P阶段斜坡。
这里，通过在像素11m,n的复位之后执行的自动归零过程设置比较部61n，使得VSL信号在自动归零过程期间与参考信号(其电压)一致。因此，根据在自动归零过程结束之后的时间t6处将参考信号的电压增加预定电压的起始偏移，参考信号的电压高于VSL信号的电压(复位电平)。因此，在P阶段开始时间t7处，比较部61n中的比较器73输出表示参考信号大于VSL信号的比较结果。
更具体地，比较器73的比较器输出VOUT处于H电平。
ADC 31n中的计数器62n(图4)例如在P阶段斜坡开始时间t7处开始计数时钟。
在P阶段中，参考信号(其电压)减小。参考图7，在P阶段中的时间t8处，参考信号与用作复位电平的VSL信号彼此一致，并且参考信号与VSL信号之间的大小关系在P阶段的起始处开始反转。
因此，比较部61n中的比较器73的比较器输出VOUT在P阶段起始处开始反转，并且比较部61n中的比较器73开始输出表示用作复位电平的VSL信号大于参考信号的比较结果。
也就是说，比较器73的比较器输出VOUT处于L电平。
当比较器73的比较器输出VOUT和因此从比较部61n输出的比较结果反转时，ADC31n中的计数器62n(图4)终止时钟的计数。然后，计数器62n达到的计数被认为是复位电平的AD转换结果(复位电平AD值)。
在P阶段结束之后，在时间t10和时间t11之间的时间段内，图像传感器2中的传输脉冲TRG从L电平变为H电平。因此，在像素11m,n(图3)中，通过光电转换施加到PD 51的电荷通过传输Tr 52被传输并施加到FD 53。
当电荷从PD 51施加到FD 53时，与施加到FD 53的电荷对应的VSL信号的电压减小。当在时间t11处传输脉冲TRG从H电平变为L电平时，从PD 51到FD 53的电荷传输终止，使得VSL信号的信号电平(电压)对应于施加到FD 53的电荷。
此外，在P阶段结束之后，参考信号输出部33(图4)将参考信号的电压增加到例如与P阶段起始处相同的电压。
如上所述，当VSL信号的电压对应于施加到FD 53的电荷时，或者当参考信号的电压增加到与P阶段开始时相同的电压时，参考信号与VSL信号之间的大小关系再次反转。
因此，比较器73的比较器输出VOUT处于H电平。
在将参考信号的电压增加到与P阶段开始时相同的电压之后，在时间t12至时间t14之间的固定时间段内(该固定时段不必与时间t7至时间t9之间的固定时段相同)，参考信号输出部33(图4)例如以与P阶段中相同的变化率逐渐减小(降低)参考信号的电压。
因此，与在时间t7至时间t9之间的时间段内的参考信号的情况一样，参考信号在时间t12至时间t14之间的时间段内形成斜坡。
参考信号在时间t12至时间t14的时间段内的斜坡用于VSL信号(在电荷从像素11m,n中的PD 51传输到FD 53(图3)之后即刻存在的VSL信号)的信号电平的AD转换。在下文中，该斜坡的时间段(时间t12至时间t14之间的时间段)也被称为D阶段(数据阶段)。此外，在下文中，D阶段中的斜坡也被称为D阶段斜坡。
这里，在作为D阶段开始的时间t12处，参考信号的电压高于VSL信号的电压，这与作为P阶段开始的时间t7的情况一样。因此，在作为D阶段开始的时间t12处，比较器73的比较器输出VOUT处于表示参考信号大于VSL信号的H电平。
在作为D阶段斜坡开始的时间t12处，ADC 31n中的计数器62n(图4)开始对时钟进行计数。
在D阶段中，参考信号(其电压)逐渐减小。参考图7，在D阶段的时间t13处，参考信号和表示信号电平的VSL信号彼此一致，并且参考信号与VSL信号之间的大小关系在D阶段起始处开始反转。
因此，比较部61n中的比较器73的比较器输出VOUT也在D阶段的起始处开始反转，并且比较器输出VOUT处于表明表示信号电平的VSL信号大于参考信号的L电平。
当比较器输出VOUT反转到L电平时，ADC 31n中的计数器62n(图4)终止时钟的计数。然后，计数器62n达到的计数被认为是信号电平的AD转换结果(信号电平AD值)。
如上所述，当在P阶段中确定复位电平AD值，并在D阶段中确定信号电平AD值时，图像传感器2执行CDS以确定复位电平AD值与信号电平AD值之间的差，并将由CDS确定的差作为像素值输出。
顺便提及，如参考图5所述，当电容器74连接到比较器73的输出端OUT1时，比较部61n能够通过限制信号的频带来抑制噪声。
然而，在电容器74连接到比较器73的输出端OUT1的情况下，比较部61n中的响应时间可增加，以降低图像传感器2的帧速率。
同时，通过增加提供给比较器73的偏置电流IA，能够减小响应时间。
然而，在将大的偏置电流IA恒定地提供给比较器73的情况下，功耗增加。
在上述情况下，本技术通过执行以下控制来提供高速、低功耗的AD转换：将流过比较器的偏置电流IA从大于0的第一电流增加到大于第一电流的第二电流，并且在参考信号的包括参考信号改变的P阶段和D阶段的特定部分中，将电容器连接到比较器的输出端。
<比较部61n的第二示例性构成>
图8是示出图4中所示的比较部61n的第二示例性构成的图。
应当指出，与图5中所示的元件对应的元件在图8中用与其对应物相同的附图标记表示，并且将不再重复描述。
参考图8，比较部61n包括电容器71、72和74、反相器75、控制部101、开关102和比较器103。
因此，图8中所示的比较器61n与图5中所示的对应物的类似之处在于，前者包括电容器71、72和74以及反相器75。
然而，图8中所示的比较器61n与图5中所示的对应物的不同之处在于，前者还包括控制部101和开关102，并且包含比较器103而不是比较器73。
根据参考信号，控制部101控制流过比较器103的偏置电流IA以及电容器74与比较器103的输出端OUT1的连接。
更具体地，在参考信号的包括参考信号改变的P阶段和D阶段的特定部分(以下也称为含斜坡部分)中，控制部101接通开关102以使电容器74连接到比较器103的输出端OUT1。
此外，在含斜坡部分中，控制部101使流过比较器103的偏置电流IA从大于0的第一电流增加到大于第一电流的第二电流。
此外，在参考信号部分所包括的含斜坡部分之外的部分(下文中也称为无斜坡部分)中，控制部101断开开关102以使电容器74与比较器103的输出端OUT1断开连接。
此外，在无斜坡部分中，控制部101将流过比较器103的偏置电流IA从第二电流减小到第一电流。
这里，在无斜坡部分中，流过比较器103的偏置电流IA能够减小到0而不是减小到大于0的第一电流。然而，在偏置电流IA减小到0的情况下，当偏置电流IA在随后的含斜坡部分中增加到第二电流时，比较器103需要相当长的时间才能工作。因此，响应时间增加使得难以实现高速的AD转换。
同时，在大于0的第一电流在无斜坡部分中作为偏置电流IA流动的情况下，如上所述，当偏置电流IA在随后的含斜坡部分中增加到第二电流时，能够避免响应时间增加，并实现高速的AD转换。
开关102由控制部101控制，以接通或断开电容器74与比较器103的输出端OUT1之间的连接。
与图5中所示的比较器73的情况一样，比较器103将提供给反相输入端IN2的VSL信号与提供给非反相输入端IN1的参考信号进行比较，并从输出端OUT1输出表示比较结果的比较器输出VOUT。
然而，比较器103具有如下构成(功能)：在控制部101的控制下，该构成能够调节偏置电流IA，也就是，将偏置电流IA改变为例如第一电流或第二电流。
尽管图8表明控制部101被包括在比较部61n中，但是控制部101还可以设置在比较部61n的外部，并且被多个ADC 31n(即，例如N个ADC 311至31N)共享。
图9是示出图8中所示的比较部61n的示例性操作的时序图。
参考图9，部分DP和部分DD是参考信号部分中的含斜坡部分。部分DP是P阶段开始时的时间点和P阶段结束且参考信号的电压增加到P阶段(D阶段)开始时间点处的电压时的时间点之间的部分。部分DD是D阶段开始时的时间点和D阶段结束且参考信号的电压增加到D阶段(P阶段)开始时间点处的电压时的时间点之间的部分。其余部分是无斜坡部分。
应当指出，例如，P阶段和D阶段本身也可以用作含斜坡部分。
在作为含斜坡部分的部分DP和部分DD之外的无斜坡部分中，控制部101进行控制，使得流过比较器103的偏置电流IA是大于0并小于第二电流的第一电流。
此外，控制部101断开开关102以使电容器74与比较器103的输出端OUT1断开连接。
同时，在作为含斜坡部分的部分DP和DD中，控制部101进行控制，使得流过比较器103的偏置电流IA等于大于第一电流的第二电流。
此外，控制部101接通开关102以使电容器74连接到比较器103的输出端OUT1。
如上所述，在无斜坡部分中进行控制，使得流过比较器103的偏置电流IA是大于0的第一电流，并且在含斜坡部分中进行控制，使得流过比较器103的偏置电流IA是大于第一电流的第二电流。这使得能够实现高速、低功耗的AD转换。最终，能够在低功耗的情况下实现高帧速率的图像传感器2。
此外，当电容器74在无斜坡部分中与比较器103的输出端OUT1断开连接，并且在含斜坡部分中连接到比较器103的输出端OUT1时，能够实现高速的AD转换并抑制噪声。最终，能够实现低噪声、高帧速率的图像传感器2。
<能够调整偏置电流IA的比较器103的示例性构成>
图10是示出能够调整偏置电流IA的比较器103的第一示例性构成的电路图。
应当指出，与图6中所示的元件对应的元件在图10中用与其对应物相同的附图标记表示，并且将不再重复描述。
参考图10，比较器103包括FET 81至84、电流源91、FET 92、93和111、以及开关112。
因此，比较器103与图6中所示的比较器73的类似之处在于，前者包括FET 81至84、电流源91、以及FET 92和93。
然而，比较器103与比较器73的不同之处在于，前者还包括FET 111和开关112。
FET 111是用作与FET 93(其也用作电流源)不同的电流源的NMOS FET。FET 111以与FET 93类似的方式连接。
更具体地，FET 111的漏极连接到形成差分对的FET 81的源极和FET 82的源极之间的连接点。FET 111的源极接地。FET 111的栅极连接到FET 92的栅极。
因此，FET 92和111分别用作镜像源和镜像目的地，以形成电流镜。FET 111用作与FET 93不同的电流源并提供恒定电流Itail_add，该恒定电流Itail_add是流过FET 92的电流的镜像比倍。
在控制部101的控制下(图8)，开关112接通或断开FET 111的漏极与形成差分对的FET 81和82的源极之间的连接点的连接。更具体地，控制部101在含斜坡部分中接通开关112，以接通FET 111的漏极与FET 81和82的源极之间连接点的连接。此外，控制部101在无斜坡部分中断开开关112，以断开FET 111的漏极与FET 81和82的源极之间连接点的连接。
在开关112断开的情况下，如果FET 93提供的恒定电流表示为恒定电流Itail，则比较器103的偏置电流IA(＝I1+I2)是由FET 93提供的恒定电流Itail。
同时，在开关112接通的情况下，比较器103的偏置电流IA等于由FET 93提供的恒定电流Itail和由FET 111提供的恒定电流Itail_add之和。
因此，在无斜坡部分中用作偏置电流IA的第一电流等于由FET 93提供的恒定电流Itail，并且在含斜坡部分中用作偏置电流IA的第二电流等于由FET 93提供的恒定电流Itail和由FET 111提供的恒定电流Itail_add之和。
图11是示出能够调整偏置电流IA的比较器103的第二示例性构成的电路图。
应当指出，与图6中所示的元件对应的元件在图11中用与其对应物相同的附图标记表示，并且将不再重复描述。
参考图11，比较器103包括FET 81至84、电流源91、FET 92和93、电流源121和开关122。
因此，比较器103与图6中所示的比较器73的类似之处在于，前者包括FET 81至84、电流源91、以及FET 92和93。
然而，比较器103与比较器73的不同之处在于，前者还包括电流源121和开关122。
电流源121的一端连接到电源Vdd，并且另一端通过开关122连接到FET 92的漏极，以提供预定的恒定电流Ibias_add。
在控制部101的控制下(图8)，开关122接通或断开电流源121与FET 92的漏极之间的连接。更具体地，控制部101在含斜坡部分中接通开关122，以接通电流源121与FET 92的漏极之间的连接。此外，控制部101在无斜坡部分中断开开关122，以断开电流源121与FET92的漏极之间的连接。
在开关122断开的情况下，从电流源91提供的电流Ibias流到FET 92，并且电流Ibias的镜像比倍的电流流到FET 93作为偏置电流IA。
此外，在开关122接通的情况下，从电流源91提供的电流Ibias和从电流源121提供的电流Ibias_add的总和Ibias+Ibias_add流到FET 92，并且总和Ibias+Ibias_add的镜像比倍的电流流到FET 93作为偏置电流IA。
也就是，作为电流镜的镜像源的流到FET 92的电流在开关122接通的情况下比在开关122断开的情况下大了从电流源121提供的电流Ibias_add。这也增大了提供给作为镜像目的地的FET 93的偏置电流IA。
在无斜坡部分中用作偏置电流IA的第一电流是FET 93提供的恒定电流Ibias的镜像比倍，并且在含斜坡部分中用作偏置电流IA的第二电流是从电流源91提供的电流Ibias和从电流源121提供的电流Ibias_add的总和Ibias+Ibias_add的镜像比倍。
<本技术适用的图像传感器的概述>
图12的A至图12的C是示出本技术适用的图像传感器(固态摄像装置)的示例性构成的示意图。
图12的A示出了单层图像传感器的示例性示意构成。如图12的A所示，图像传感器210包括晶片(半导体基板)211。安装在晶片211上的是像素区域212、控制电路213和逻辑电路214。在像素区域212中，像素以阵列形式布置。控制电路213执行包括用于驱动像素的控制功能的各种控制功能。逻辑电路214执行信号处理。
图12的B和图12的C示出了多层图像传感器的示例性示意构成。如图12的B和图12的C所示，两个晶片(即传感器晶片221和逻辑晶片222)层叠在图像传感器220上。这些晶片电连接以形成半导体芯片。
参考图12的B，像素区域212和控制电路213安装在传感器晶片221上，并且逻辑电路214安装在逻辑晶片222上。逻辑电路214包括处理信号的信号处理电路。
参考图12的C，像素区域212安装在传感器晶片221上，并且控制电路213和逻辑电路214安装在逻辑晶片222上。
本技术不仅适用于例如图12的A中所示的单层图像传感器，而且还适用于例如图12的B和图12的C中所示的多层图像传感器。
此外，尽管图12的B和图12的C描绘了通过层叠两个晶片形成的双层图像传感器，但是本技术也适用于通过层叠三层(或更多层)晶片形成的图像传感器。
图13是示出本技术适用的双层图像传感器220的详细示例性构成的图。
图13所示的双层图像传感器220被构造成使得形成在传感器晶片221上的像素312(在像素区域212中)被分组为像素块311，每个像素块311包括一个或多个像素312。更具体地，传感器晶片221被划分为在X列×Y行(X和Y都是1以上的整数)的阵列中的像素块311。
信号处理电路321安装在逻辑晶片222上。逻辑晶片222上的信号处理电路321的数量与像素块311的数量相同。更具体地，信号处理电路321以X列×Y行的阵列设置。
信号处理电路321各自包括ADC 322和信号处理块(未示出)。ADC 322执行像素信号的AD转换，该像素信号是从传感器晶片221上的像素块311中的像素312输出的电信号。信号处理块执行诸如黑电平校正和发展等各种信号处理操作。
逻辑晶片222上的一个信号处理电路321具有与一个像素块311类似的尺寸，并且被定位成面向一个像素块311。
信号处理电路321处理从被定位成面向信号处理块321的像素块311所包括的像素312输出的像素信号。
因此，可以说，一个像素块311包括由一个信号处理电路321处理的一组像素312。此外，当假设信号处理电路321对应于包括例如由信号处理电路321进行信号处理的一组像素312的像素块311时，可以说，逻辑晶片222上的信号处理电路321被定位成面向相应的像素块311。
信号处理电路321通过信号线323连接到与信号处理电路321对应的像素块311(连接到被定位成面向信号处理电路的像素块311)。
从像素块311中的像素312输出的像素信号通过信号线323被提供到对应于像素块311的信号处理电路321。信号处理电路321所包括的ADC 322对通过信号线323从相应的像素块311中的像素312提供的像素信号执行AD转换。
上述AD转换方法被称为区域ADC(AD转换)方法。区域ADC方法能够以覆盖信号处理电路321的总数(X×Y)的并行方式执行像素信号的AD转换。对于AD转换之外的信号处理，情况类似。
本技术适用于采用上述区域ADC方法的图像传感器220中的ADC 322。
尽管图13表明ADC 322设置在逻辑晶片222上，但是采用本技术的ADC 322也可以安装在传感器晶片221上而不是逻辑晶片222上。
此外，可将采用本技术的ADC 322的一部分安装在传感器晶片221上，而其余部分安装在逻辑晶片222上。
关于例如采用本技术的ADC 322、形成比较器103的差分对的FET 81、82可以安装在传感器晶片221上，而其余部分安装在逻辑晶片222上。
如上所述，本技术适用于图2所示的列并行AD转换方法和图13所示的区域ADC方法。
<图像传感器的示例性使用>
图14是示出图1所示的图像传感器2的示例性使用的图。
如下所述，例如，图像传感器2能够用于感测可见光、红外光、紫外光和X射线或其他光的各种电子设备中。
-拍摄用于欣赏的图像的电子设备，例如数码相机或具有相机功能的移动装置等。
-用于交通用途的电子设备，例如，为了提供自动停车功能和其他安全驾驶功能以及识别车辆驾驶员的状态，用于拍摄例如车辆的前方视角或后方视角、车辆周围的视角或车辆内部的图像的车载传感器，用于监视行驶车辆和道路的监视相机，或用于例如测量车辆之间的距离的距离测量传感器等。
-与电视机、冰箱、空调或其他家用电器一起使用的电子设备，以便拍摄使用者手势的图像，并根据该手势操作电器。
-用于医疗或保健的电子设备，例如内窥镜、电子显微镜或适用于接收红外光的血管造影仪器等。
-用于安保用途的电子设备，例如用于预防犯罪的监控相机或用于个人认证的相机。
-用于美容护理的电子设备，例如用于拍摄皮肤的图像的皮肤测量仪器或用于拍摄头皮的图像的显微镜。
-用于运动的电子设备，例如用于运动或其他活动的动作相机或可穿戴相机等。
-用于农业的电子设备，例如用于监测农场和农产品状况的相机。
本技术的实施例不限于上述实施例。在不脱离本技术的精神和范围的情况下，可以对上述实施例进行各种修改。
例如，本技术不仅适用于感测可见光的图像传感器，而且还适用于感测可见光以外的红外线和其他电磁射线的图像传感器。
此外，本技术也适用于除了从图像传感器的像素输出的那些信号之外的电信号的AD转换，即，例如，从感测声音的麦克风或从感测一些其他物理量的传感器输出的模拟电信号的AD转换。
此外，本技术不仅适用于从传感器输出的电信号的AD转换，而且还适用于模拟信号的AD转换。
本文件中描述的优点仅作为示例描述。本技术不限于那些描述的优点，并且能够提供其他优点。
应当指出，本技术可以采用以下构成。
<1>一种AD转换装置，其包括：
AD转换部，其包括用于将电信号与可变电平参考信号进行比较的比较器，并通过使用比较器对电信号与参考信号进行比较的结果来执行电信号的模数(AD：Analog toDigital)转换；以及
控制部，其以这样的方式进行控制：在参考信号的包括参考信号发生改变的时段的某一时段中，使得流过比较器以操作比较器的偏置电流从第一电流增加到第二电流，第一电流大于0，第二电流大于第一电流。
<2>如<1>所述的AD转换装置，其中，控制部还以这样的方式进行控制：在参考信号的包括参考信号发生改变的时段的某一时段，使得电容器连接到比较器的输出端。
<3>如<1>或<2>所述的AD转换装置，其中，
比较器包括被输入电信号和参考信号的差分对，并且
AD转换装置还包括电流源和另外的电流源，电流源连接到差分对，另外的电流源在控制部的控制下连接到差分对。
<4>如<1>或<2>所述的AD转换装置，其中，
比较器包括被输入电信号和参考信号的差分对，
AD转换装置还包括电流源，所述电流源作为电流镜的镜像目的地并连接到差分对，并且
控制部通过增加流到电流镜的镜像源的电流来增大流到电流源的电流。
<5>一种AD转换方法，其包括以下步骤：
在比较器对电信号与可变电平参考信号进行比较的比较结果用于执行电气信号的模数(AD：Analog to Digital)转换的情况下，以这样的方式进行控制：在参考信号的包括参考信号发生改变的时段的某一时段中，使得流过比较器以操作比较器的偏置电流从第一电流增加到第二电流，第一电流大于0，第二电流大于第一电流。
<6>一种图像传感器，其包括：
像素，其包括用于执行光电转换的光电转换元件，并输出电信号；
参考信号输出部，其输出可变电平参考信号；
AD转换部，其包括用于将从像素输出的电信号与参考信号进行比较的比较器，并通过使用比较器对电信号与参考信号进行比较的结果，来执行电信号的模数(AD：Analogto Digital)转换；以及
控制部，其以这样的方式进行控制：在参考信号的包括参考信号发生改变的时段的某一时段中，使得流过比较器以操作比较器的偏置电流从第一电流增加到第二电流，第一电流大于0，第二电流大于第一电流。
<7>一种电子设备，其包括：
光学系统，其收集光；以及
图像传感器，其接收光并输出与接收的光量对应的信号，其中，
图像传感器包括：
像素，其包括用于执行光电转换的光电转换元件，并输出电信号，
参考信号输出部，其输出可变电平参考信号，
AD转换部，其包括用于将从像素输出的电信号与参考信号进行比较的比较器，并通过使用比较器对电信号与参考信号进行比较的结果，来执行电信号的模数(AD：Analogto Digital)转换，以及
控制部，其以这样的方式进行控制：在参考信号的包括参考信号发生改变的时段的某一时段中，使得流过比较器以操作比较器的偏置电流从第一电流增加到第二电流，第一电流大于0，第二电流大于第一电流。
附图标记列表
1光学系统，2图像传感器，3存储器，4信号处理部，5输出部，6控制部，10像素阵列，111,1至11M,N像素，20控制部，21像素驱动部，22列并行AD转换装置，311至31N ADC，32自动归零控制部，32A自动归零控制线，33参考信号输出部，33A参考信号线，34时钟输出部，34A时钟线，411至41M像素控制线，421至42N VSL，431至43N电流源，51 PD，52传输Tr，53 FD，54复位Tr，55放大Tr，56选择Tr，611至61N比较部，621至62N计数器，71和72电容器，73比较器，74电容器，75反相器，81至84 FET，91电流源，92和93 FET，101控制部，102开关，103比较器，111FET，112开关，121电流源，122开关，210图像传感器，211晶片，212像素区域，213控制电路，214逻辑电路，220图像传感器，221传感器晶片，222逻辑晶片，311像素块，312像素，321信号处理电路，322 ADC，323信号线。

Claims (7)

1.一种AD转换装置，其包括：
AD转换部，其包括用于将电信号与可变电平参考信号进行比较的比较器，并通过使用所述比较器的对所述电信号与所述参考信号进行比较的结果来执行所述电信号的AD转换；以及
控制部，其进行控制，使得在所述参考信号的包括所述参考信号发生改变的时段的特定时段中，流过所述比较器以操作所述比较器的偏置电流从第一电流增加到第二电流，所述第一电流大于0，所述第二电流大于所述第一电流。
2.根据权利要求1所述的AD转换装置，其中，所述控制部还进行控制，使得在所述参考信号的包括所述参考信号发生改变的时段的特定时段中，电容器连接到所述比较器的输出端。
3.根据权利要求1或2所述的AD转换装置，其中，
所述比较器包括被输入所述电信号和所述参考信号的差分对，并且
所述AD转换装置还包括电流源和另外的电流源，所述电流源连接到所述差分对，所述另外的电流源在所述控制部的控制下连接到所述差分对。
4.根据权利要求1或2所述的AD转换装置，其中，
所述比较器包括被输入所述电信号和所述参考信号的差分对，
所述AD转换装置还包括电流源，所述电流源作为电流镜的镜像目的地并且连接到所述差分对，并且
所述控制部通过增加流到所述电流镜的镜像源的电流来增大流到所述电流源的电流。
5.一种AD转换方法，其包括以下步骤：
在使用用于对电信号与可变电平参考信号进行比较的比较器的对所述电信号和所述参考信号进行比较的结果来执行所述电信号的AD转换的情况下，进行控制，使得在所述参考信号的包括所述参考信号发生改变的时段的特定时段中，流过所述比较器以操作所述比较器的偏置电流从第一电流增加到第二电流，所述第一电流大于0，所述第二电流大于所述第一电流。
6.一种图像传感器，其包括：
像素，其包括用于执行光电转换的光电转换元件，并输出电信号；
参考信号输出部，其输出可变电平参考信号；以及
根据权利要求1～4中任一项所述的AD转换装置。
7.一种电子设备，其包括：
光学系统，其收集光；以及
图像传感器，其接收光并输出与接收的光量对应的信号，
其中，所述图像传感器是根据权利要求6所述的图像传感器。
CN201780043909.7A 2016-07-28 2017-07-14 Ad转换装置、ad转换方法、图像传感器和电子设备 Active CN109478891B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016148566 2016-07-28
JP2016-148566 2016-07-28
PCT/JP2017/025658 WO2018021055A1 (ja) 2016-07-28 2017-07-14 Ａｄ変換装置、ａｄ変換方法、イメージセンサ、及び、電子機器

Publications (2)

Publication Number Publication Date
CN109478891A CN109478891A (zh) 2019-03-15
CN109478891B true CN109478891B (zh) 2023-07-21

Family

ID=61015879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780043909.7A Active CN109478891B (zh) 2016-07-28 2017-07-14 Ad转换装置、ad转换方法、图像传感器和电子设备

Country Status (5)

Country Link
US (1) US11240455B2 (zh)
EP (1) EP3493407B1 (zh)
JP (1) JPWO2018021055A1 (zh)
CN (1) CN109478891B (zh)
WO (1) WO2018021055A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019149713A (ja) * 2018-02-27 2019-09-05 ソニーセミコンダクタソリューションズ株式会社 センサ素子および電子機器
JP7338974B2 (ja) 2019-01-11 2023-09-05 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
JP2022180670A (ja) * 2019-10-30 2022-12-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
KR20210128147A (ko) * 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
KR20220023601A (ko) * 2020-08-21 2022-03-02 삼성전자주식회사 Cds 회로 및 이의 동작 방법, cds 회로를 포함하는 이미지 센서
CN116325515A (zh) * 2020-10-20 2023-06-23 索尼半导体解决方案公司 比较器、模数转换器、固态成像设备、相机系统和电子装置
EP4276812A4 (en) * 2021-01-28 2024-01-10 Huawei Tech Co Ltd DRIVER CIRCUIT AND DISPLAY DEVICE
KR102489362B1 (ko) 2021-04-12 2023-01-17 서울대학교산학협력단 근접 센싱을 수행하는 반도체 장치

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11355387A (ja) * 1998-06-09 1999-12-24 Hitachi Ltd 半導体集積回路
JP2010093641A (ja) * 2008-10-09 2010-04-22 Sony Corp 固体撮像素子およびカメラシステム
CN101867687A (zh) * 2009-04-14 2010-10-20 索尼公司 模数转换器、固态图像传感器件以及相机系统
CN102047563A (zh) * 2008-06-06 2011-05-04 索尼公司 固体摄像装置、成像装置、电子设备、ad转换器及ad转换方法
EP2555509A1 (en) * 2011-08-05 2013-02-06 Canon Kabushiki Kaisha Image pickup apparatus comprising a ramp-compare AD converter
JP2015126454A (ja) * 2013-12-27 2015-07-06 ソニー株式会社 コンパレータ回路、コンパレータ回路の制御方法、ａ／ｄ変換回路、及び、表示装置
WO2016076139A1 (ja) * 2014-11-14 2016-05-19 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008187565A (ja) 2007-01-31 2008-08-14 Sony Corp 固体撮像装置及び撮像装置
JP4900200B2 (ja) 2007-11-15 2012-03-21 ソニー株式会社 固体撮像素子、およびカメラシステム
US8872088B2 (en) 2012-08-14 2014-10-28 Omnivision Technologies, Inc. Noise-matching dynamic bias for column ramp comparators in a CMOS image sensor
GB2515014B (en) 2013-06-10 2020-06-17 Cmosis Bvba Analog-to-digital conversion
JP6233088B2 (ja) 2014-02-21 2017-11-22 パナソニック株式会社 電界効果トランジスタ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11355387A (ja) * 1998-06-09 1999-12-24 Hitachi Ltd 半導体集積回路
CN102047563A (zh) * 2008-06-06 2011-05-04 索尼公司 固体摄像装置、成像装置、电子设备、ad转换器及ad转换方法
JP2010093641A (ja) * 2008-10-09 2010-04-22 Sony Corp 固体撮像素子およびカメラシステム
CN101867687A (zh) * 2009-04-14 2010-10-20 索尼公司 模数转换器、固态图像传感器件以及相机系统
EP2555509A1 (en) * 2011-08-05 2013-02-06 Canon Kabushiki Kaisha Image pickup apparatus comprising a ramp-compare AD converter
JP2015126454A (ja) * 2013-12-27 2015-07-06 ソニー株式会社 コンパレータ回路、コンパレータ回路の制御方法、ａ／ｄ変換回路、及び、表示装置
WO2016076139A1 (ja) * 2014-11-14 2016-05-19 ソニー株式会社 信号処理装置、制御方法、撮像素子、並びに、電子機器

Also Published As

Publication number Publication date
US20210185256A1 (en) 2021-06-17
JPWO2018021055A1 (ja) 2019-05-09
EP3493407B1 (en) 2022-05-11
EP3493407A4 (en) 2019-08-07
EP3493407A1 (en) 2019-06-05
WO2018021055A1 (ja) 2018-02-01
CN109478891A (zh) 2019-03-15
US11240455B2 (en) 2022-02-01

Similar Documents

Publication Publication Date Title
CN109478891B (zh) Ad转换装置、ad转换方法、图像传感器和电子设备
US10681294B2 (en) Solid-state imaging device and camera system
KR102547435B1 (ko) 촬상 소자, 촬상 방법, 및 전자 기기
US10805564B2 (en) A/D conversion circuit, and solid-state image pickup apparatus
JP6838675B2 (ja) 固体撮像装置および電子機器
CN110265416B (zh) 成像器件和电子设备
US20190052825A1 (en) Image sensor, electronic apparatus, comparator, and drive method
CN109496426B (zh) 传感器、驱动方法以及电子装置
US9497398B2 (en) Solid-state imaging device and camera for reducing random row noise
JP2016092662A (ja) 処理装置、処理方法、イメージセンサ、及び、電子機器
CN108293100B (zh) 摄像元件、摄像方法和电子设备
JP6746579B2 (ja) 撮像素子、及び、電子機器
JP6702869B2 (ja) イメージセンサ、電子機器、及び、制御方法
WO2020111100A1 (ja) 固体撮像装置及び電子機器
JP2014233018A (ja) 固体撮像素子、撮像装置及び加算回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant