CN116325515A - 比较器、模数转换器、固态成像设备、相机系统和电子装置 - Google Patents

Abstract

一种比较器，包括：差分对、公共节点、输出节点以及尾电流电路。差分对包括第一晶体管和第二晶体管。第一晶体管包括第一控制输入端。第二晶体管包括第二控制输入端。公共节点电连接到第一晶体管和第二晶体管。输出节点电连接到差分对。尾电流电路电连接到公共节点并且包括尾电流控制输入端。尾电流电路被配置为以第一模式向差分对提供第一尾电流并且以第二模式向差分对提供第二尾电流。尾电流电路被配置为响应于施加到尾电流控制输入端的尾电流控制信号而在第一模式与第二模式之间切换。

Description

比较器、模数转换器、固态成像设备、相机系统和电子装置

技术领域

本公开涉及比较器、模数转换器、固态成像设备和相机系统。

背景技术

近年来，互补金属氧化物半导体(CMOS)图像传感器作为电荷耦接设备(CCD)的替代品受到了关注。

在制造CMOS图像传感器时，可以使用与公共CMOS集成电路的制造工艺相同的制造工艺。此外，可以用单个电源驱动CMOS图像传感器。此外，可以在同一芯片中使用CMOS工艺将模拟电路和逻辑电路混合在一起。因此，CMOS图像传感器带来一些优点，诸如减少外围集成电路的数量。

CMOS图像传感器包括用于每个像素的一个浮动扩散(FD)放大器。这些像素沿着行和列以像素的阵列排列。为了输出像素输出信号，CMOS图像传感器选择像素阵列的行中的一行，并且同时在列方向上读出所选行中的所有像素。

作为消除噪声的一般方法，已知相关双采样(CDS)。在该方法中，在即将进行采样之前的状态的信号电平(复位电平)被一次读取并存储，并且然后在采样之后的信号电平被读取并从复位电平中减去以消除噪声。

列并行输出CMOS图像传感器的像素信号读取(输出)电路通常包括用于每列的模数转换器(在下文中，被称为ADC)。ADC将模拟像素输出信号转换为数字像素信号。

本文提供的“背景技术”描述是为了总体呈现本公开的上下文。在本背景技术部分中所描述的范围内，目前指定的发明人的工作以及在提交时可能不符合现有技术的描述的方面既不明确地也不暗示地被认为是本发明的现有技术。

发明内容

如今，固态成像设备越来越多地集成在大量电池供电的应用系统(例如电动车辆)中，其中，固态成像设备的低功耗是高度受关注的。

鉴于上述情况已经做出本公开，并且因此期望提供具有低功耗的比较器、模数转换器、固态成像设备和相机系统。

根据第一实施例，比较器包括具有第一晶体管和第二晶体管的差分对。第一晶体管包括第一控制输入端。第二晶体管包括第二控制输入端。公共节点电连接到第一晶体管和第二晶体管。输出节点电连接到差分对。尾电流电路电连接到公共节点。尾电流电路包括尾电流控制输入端。尾电流电路被配置为以第一模式向差分对提供第一尾电流并且以第二模式向差分对提供第二尾电流。该尾电流电路还被配置为响应于施加到尾电流控制输入端的控制信号而在第一模式与第二模式之间切换。

根据第二实施例，模数转换器包括比较器、数模转换器和辅助电路。

该比较器包括具有第一晶体管和第二晶体管的差分对。第一晶体管包括第一控制输入端。第二晶体管包括第二控制输入端。公共节点电连接到第一晶体管和第二晶体管。输出节点电连接到差分对。尾电流电路电连接到公共节点。尾电流电路包括尾电流控制输入端。尾电流电路被配置为以第一模式向差分对提供第一尾电流并且以第二模式向差分对提供第二尾电流。该尾电流电路还被配置为响应于施加到尾电流控制输入端的尾电流控制信号而在第一模式与第二模式之间切换。

数模转换器包括控制输入端和模拟输出端，其中，模拟输出端电耦接到差分对的第一控制输入端或第二控制输入端。辅助控制电路电连接到数模转换器的控制输入端和尾电流电路的尾电流控制输入端。辅助电路被配置为提供施加到数模转换器的控制输入端的第一数字控制信号和施加到尾电流控制输入端的尾电流控制信号的同步变化。

根据第三实施例，固态成像设备包括像素阵列单元和模数转换器。该像素阵列单元包括以矩阵形式排列的多个像素电路，其中，该像素电路被配置为执行光电转换。该模数转换器被配置为将与通过像素电路中的光电转换获得的电荷相对应的电信号转换为数字像素信号。模数转换器包括数模转换器和比较器。数模转换器被配置为在模拟输出端处输出参考电压斜坡。比较器被配置为将从像素电路获得的电信号与在模数转换器的模拟输出端处输出的参考电压斜坡输出进行比较。比较器进一步被配置为生成指示比较结果的数字比较器输出信号。该比较器包括具有第一晶体管和第二晶体管的差分对。第一晶体管包括第一控制输入端。第二晶体管包括第二控制输入端。公共节点电连接到第一晶体管和第二晶体管。输出节点电连接到差分对。尾电流电路电连接到公共节点。尾电流电路包括尾电流控制输入端。尾电流电路被配置为以第一模式向差分对提供第一尾电流并且以第二模式向差分对提供第二尾电流。该尾电流电路还被配置为响应于施加到尾电流控制输入端的尾电流控制信号而在第一模式与第二模式之间切换。

根据第四实施例，相机系统包括固态成像设备以及并且被配置为在固态成像设备上形成对象图像的光学系统。该固态成像设备包括像素阵列单元和模数转换器。该像素阵列单元包括以矩阵形式排列的多个像素电路，其中，该像素电路被配置为执行光电转换。模数转换器被配置为将与通过像素电路中的光电转换获得的电荷相对应的电信号转换为数字像素信号。模数转换器包括数模转换器和比较器。该数模转换器被配置为在模拟输出端处输出参考电压斜坡。比较器被配置为将从像素电路获得的电信号与在模数转换器的模拟输出端处输出的参考电压斜坡输出进行比较。比较器进一步被配置为生成指示比较结果的数字比较器输出信号。该比较器包括具有第一晶体管和第二晶体管的差分对。第一晶体管包括第一控制输入端。第二晶体管包括第二控制输入端。公共节点电连接到第一晶体管和第二晶体管。输出节点电连接到差分对。尾电流电路电连接到公共节点。尾电流电路包括尾电流控制输入端。尾电流电路被配置为以第一模式向差分对提供第一尾电流并且以第二模式向差分对提供第二尾电流。该尾电流电路还被配置为响应于施加到尾电流控制输入端的尾电流控制信号而在第一模式与第二模式之间切换。

前述段落以一般介绍的方式提供，并不旨在限制所附权利要求的范围。通过参考结合附图进行的以下具体实施方式，将最好地理解所描述的实施例以及进一步的优点。

附图说明

当结合附图考虑时通过参考以下具体实施方式，将容易获得对本公开的更完整理解及其许多附带优点，因为本公开变得更好理解，在附图中：

图1是示出根据本技术的实施例的固态成像设备的图像传感器组件的实施例的框图。

图2是示出设置在图1的图像传感器组件的像素阵列单元中的像素电路的配置示例的电路图。

图3是示出图2所示的像素电路的驱动时序的示图。

图4是示出模数转换器的配置示例的框图。

图5是示出图4的模数转换器的驱动时序的示图。

图6是根据本技术的实施例的具有可切换尾电流电路的比较器的框图。

图7是示出图6的比较器处的用于暗像素信号的信号时序的示图。

图8是示出图6的比较器处的用于亮像素信号的信号时序的示图。

图9是示出没有可切换尾电流电路的比较转换器电路处的用于暗像素信号的信号时序的示图。

图10是示出没有可切换尾电流电路的比较转换器电路的用于亮像素信号的信号时序的示图。

图11是根据本技术的另一实施例的具有可切换尾电流电路的另一比较器的电路图。

图12是根据本技术的进一步实施例的具有用于比较器输出信号的可切换尾电流电路和延迟电路的另一比较器的电路图。

图13是示出关于图12的延迟电路的信号时序的示图。

图14是示出图12的比较器处的用于暗像素信号的信号时序的示图。

图15是示出图12的比较器处的用于亮像素信号的信号时序的示图。

图16是根据进一步实施例的具有包括辅助控制电路的比较器的模数转换器的电路图。

图17是示出根据本公开的实施例的固态成像设备的层压结构的示例的示图。

图18示出了可以应用根据本公开的技术的多层固态成像设备的配置示例的概述。

图19是描绘体内信息获取系统的示意性配置的示例的框图。

图20是描绘车辆控制系统的示意性配置的示例的框图。

图21是用于说明图20的车辆控制系统的车外信息检测部和成像部的安装位置的示例的辅助图。

具体实施方式

现在参考附图，其中，相同的附图标记在整个几个视图中表示相同或对应的部件。在下文中，在CMOS图像传感器的背景下描述用于降低比较器的功耗的技术。该技术还可以用于其他类型的传感器，该传感器使用比较器与由数模转换器输出的电压斜坡相结合以便将模拟传感器信号数字化。

图1示出了根据本技术的实施例的图像传感器组件10的配置示例。

图像传感器组件10包括像素阵列单元11、地址解码器12、像素时序驱动单元13、模数转换器(ADC)14和传感器控制器15。

像素阵列单元11包括以矩阵状排列成行和列的多个像素电路11P。每个像素电路11P包括光敏元件和用于控制由光敏元件输出的信号的场效应晶体管(FET)。

地址解码器12和像素时序驱动单元13控制设置在像素阵列单元11中的每个像素电路11P的驱动。即，地址解码器12根据从传感器控制器15提供的地址、锁存信号等，向像素时序驱动单元13提供用于指定要被驱动的像素电路11P等的控制信号。像素时序驱动单元13根据从传感器控制器15提供的驱动时序信号和从地址解码器12提供的控制信号来驱动像素电路11P的FET。像素电路11P的电信号(像素输出信号)通过垂直信号线VSL提供给ADC14，其中，每个ADC 14连接到垂直信号线VSL中的一个垂直信号线，并且其中，每个垂直信号线VSL连接到像素阵列单元11的一列的所有像素电路11P。每个ADC 14对从像素阵列单元11的列连续输出的像素输出信号执行模数转换，并将数字像素信号DPXS输出到信号处理单元19。为此，每个ADC 14包括比较器400、数模转换器(DAC)22和计数器24。

传感器控制器15控制整个图像传感器组件10。即，例如，传感器控制器15将地址和锁存信号提供给地址解码器12，并将驱动时序信号提供给像素时序驱动单元13。此外，传感器控制器15可以提供用于控制ADC 14的控制信号。在上述图像传感器组件10的配置元件中，本技术涉及ADC 14，特别是ADC 14的比较器400。

图2是示出包括四个FET的像素电路11P的示例的示图。

像素电路11P包括作为光敏元件的光电转换元件PD。光电转换元件PD可以例如包括光电二极管或者可以例如由光电二极管组成。关于一个光电转换元件PD，像素电路11P具有四个用作有源元件的FET，即传输晶体管TG、复位晶体管RST、放大晶体管AMP和选择晶体管SEL。

光电转换元件PD将入射光光电转换为电荷(这里是电子)。光电转换元件PD中生成的电荷量与入射光的量相对应。

传输晶体管TG连接在光电转换元件PD与浮动扩散区域FD之间。传输晶体管TG用作将电荷从光电转换元件PD传输到浮动扩散区域FD的传输元件。浮动扩散区域FD用作临时局部电荷存储。用作控制信号的传输信号STG通过传输控制线LTG被提供给传输晶体管TG的栅极(传输栅极)。

因此，传输晶体管TG可以将由光电转换元件PD光电转换的电子传输到浮动扩散FD。

复位晶体管RST连接在浮动扩散FD和提供正电源电压VDD的电源线LVDD之间。用作控制信号的复位信号SRST通过复位控制线LRST被提供给复位晶体管RST的栅极。

因此，用作复位元件的复位晶体管RST将浮动扩散FD的电位复位为电源线LVDD的电位。

浮动扩散FD连接到用作放大元件的放大晶体管AMP的栅极。即，浮动扩散FD作为用作放大元件的放大晶体管AMP的输入节点。

放大晶体管AMP和选择晶体管SEL串联连接在电源线LVDD与垂直信号线VSL之间。

因此，放大晶体管AMP通过选择晶体管SEL连接到信号线VSL，并在像素电路11P外部构成具有恒定电流源21的源极跟随器电路，如图1所示。

然后，用作与地址信号相对应的控制信号的选择信号SSEL通过选择控制线LSEL被提供给选择晶体管SEL的栅极，并且选择晶体管SEL导通。

当选择晶体管SEL导通时，放大晶体管AMP放大浮动扩散FD的电位，并将与浮动扩散FD的电位相对应的电压输出到信号线VSL。信号线VSL将像素输出信号POS从像素电路11P传输到图1所示的ADC 14。

由于传输晶体管TG、复位晶体管RST和选择晶体管SEL的相应栅极例如以行为单位连接，因此对于一行的每个像素电路11P同时执行这些操作。

图3示出了在水平同步信号XHS的单个读出时段内图2的像素电路11P的选择信号SSEL、复位信号SRST和传输信号STG的导通/关断时序。

在t＝t0处，用于读出像素阵列单元的一个水平行的像素电路的读出时段可以从水平同步信号XHS的负电压脉冲开始。读出时段在t＝t7处结束。与水平同步信号XHS同步地，选择信号SSEL可以从高电平改变为低电平。

在t＝tl处，选择信号SSEL得到有效的高电平。选择晶体管导通并将像素电路11P与垂直信号线VSL连接。

在t＝t2与t＝t3之间，复位信号SRST的正脉冲使复位晶体管RST导通。复位晶体管RST将浮动扩散区域FD连接到正电源电压VDD。同时，传输信号STG的正脉冲可以导通传输晶体管TG，以将光电转换元件PD与浮动扩散区域FD连接，使得浮动扩散区域FD和光电转换元件PD两者都被设置为限定的电位。

复位晶体管RST可以在t＝t3处关断，以断开浮动扩散区域FD与正电源电压VDD的连接。传输晶体管TG可以在t＝t4处关断，以断开光电转换元件PD与浮动扩散区域FD的连接。

在t＝t4与t＝t5之间，浮动扩散区域FD的电位表示未照明像素电路11P的电流(瞬时)偏移电荷。偏移电荷尤其可以是对像素电路11P中的瞬时噪声的度量。

ADC 14可以测量与读出时段的P相位(预设相位)中的偏移电荷相对应的像素偏移电压。图1所示的信号处理单元19可以临时存储当前像素偏移电压的数字电压值。

从t＝t4处开始，光电转换元件PD可以开始累积电荷。在t＝t5与t＝t6之间，传输信号STG的正信号脉冲被施加到传输晶体管TG的栅极。传输晶体管TG导通并连接光电转换元件PD和浮动扩散区域FD，其中，在光电转换元件PD中累积的电荷被传输到浮动扩散区域。电荷传输在t＝t6处结束，其中，传输晶体管TG被关断。

在t＝t6处之后，施加到垂直信号线VSL的电信号与从光电转换元件PD传输到浮动扩散区域FD的电荷量相对应，并且是入射光量的度量。由像素电路11P施加到垂直信号线VSL的电信号在下文中被称为像素输出信号POS。

ADC 14可以测量在读出时段的D相位(数据相位)中施加到垂直信号线VSL的电位。图1所示的信号处理单元19可以使用在P相位中获得的像素偏移电压的数字电压值来校正在D相位中获得的像素输出电压。

接下来，图4示出了对从图3的像素电路11P通过垂直信号线VSL发送到ADC 14的像素输出信号执行模数转换的ADC 14的配置示例。ADC 14可以包括DAC 22、连接到垂直信号线VSL的恒流源21、比较器400和计数器24。

垂直信号线VSL、恒流源21和图3的像素电路11P的放大器晶体管AMP组合成源极跟随器电路。

DAC 22生成并输出参考信号SREF。通过执行以规则间隔例如增大1的数字信号的数模转换，DAC 22可以生成包括参考电压斜坡的参考信号。在电压斜坡内，参考信号每时间单位稳定地增大。这种增大可以是线性的，也可以不是线性的。

比较器400具有两个输入端子。从DAC 22输出的参考信号SREF通过第一电容器C1被提供给比较器400的第一输入端子。通过垂直信号线VSL发送的像素输出信号POS通过第二电容器C2被提供给比较器400的第二输入端子。

比较器400将提供给两个输入端子的像素输出信号POS和参考信号SREF相互比较，并输出表示比较结果的比较器输出信号VCO。即，比较器400输出表示像素输出信号POS与参考信号SREF之间的幅度关系的比较器输出信号VCO。例如，当像素输出信号POS高于参考信号SREF时，比较器输出信号VCO可以具有高电平，否则可以具有低电平，或者反之亦然。比较器输出信号VCO被提供给计数器24。

计数器24与预定时钟同步地对计数值进行计数。即，当DAC 22开始减小参考信号SREF时，计数器24从P相位或D相位开始而开始计数值的计数，并对计数值进行计数直到像素输出信号POS与参考信号SREF之间的幅度关系改变并且比较器输出信号VCO反相为止。当比较器输出信号VCO被反相时，计数器24停止计数值的计数，并输出当时的计数值作为像素输出信号POS的AD转换结果(数字像素数据DPXS)。

图5中的示图指的是图2的像素电路11P的读出时段。读出时段可以包括用于读取包含在像素输出信号POS中的像素偏移电压的P相位(预设相位)和用于读取像素输出信号POS中的像素输出电压的D相位(日期相位)。在相关双采样(CDS)方法中，D相位跟随P相位。在双数据采样(DDS)方法中，P相位跟随D相位。本技术的示例，特别是比较器400可以与CDS读取周期和DDS读取周期中的每一个组合。在下文中，为了说明的目的，参考CDS读取周期。

该示图示出了ADC控制信号SADC、作为连续线的参考信号SREF和作为虚线的暗像素的像素输出信号POS的组合表示、比较器输出信号VCO和图4的计数器24的状态。

在复位脉冲结束之前，例如，在复位脉冲开始之前，由图4的DAC 22输出的参考信号SREF可以在t＝t21处从低电平变为高电平。高电平可能与完全暗的信号相对应。

在t＝t22处，ADC控制信号SADC从低电平到高电平的变化可以通过同步开始由DAC22和计数器24输出的参考电压斜坡来开始CDS读取周期的P相位。

一旦开始，DAC 22就随着时间稳定地降低参考信号SREF的电平。该降低可以是随时间线性的或随时间非线性的。

在CDS读取周期的P相位中，在参考信号SREF与像素输出信号POS之间的幅度关系相对于P相位的开始被反相的情况下，比较器400的比较器输出信号VCO被反相，从而例如从高电平改变到低电平，如对于t＝t23所示。

同时，从P相位开始，计数器24稳定地增大计数值，并且当比较器输出信号VCO在t＝t23处反相时结束计数值的计数。t＝t23处的计数值是P相位数据，并且与代表像素电路中瞬时噪声的像素偏移电压相对应。

如上所述，图4的ADC 14通过根据比较器输出VCO对改变参考信号SREF直到像素输出信号POS匹配参考信号SREF所需的时间进行计数来获得计数值。计数值给出像素输出信号POS的电压的模数转换结果。

在P相位结束之后，参考信号SREF的降低可以持续到t＝t2x。在t＝t25处，参考信号SREF再次增大到P相位开始时的电压电平。同时，比较器输出信号VCO再次变为高电平。

此后，传输晶体管导通预定时间段，并且光电转换元件的电荷被传输到浮动扩散区域并累积在浮动扩散区域中。像素输出电压POS降低由浮动扩散区域中的电荷确定的电压量。

由于光电转换元件累积电子(负电荷)，所以当检测到高照度(亮的情况)时，与检测到低照度的情况(暗的情况)相比，像素输出电压POS变得更负。

由于图5指的是未照明的像素(暗像素)，光电转换设备不累积电荷，并且像素输出信号POS的电平没有变化。

在t＝t26处，ADC控制信号SADC通过同步开始图4的DAC 22和计数器24两者来开始CDS读取周期的D相位。参考信号SREF再次开始降低。

在CDS读取周期的D相位中，在参考信号SREF与像素输出信号POS之间的幅度关系相对于D相位的开始反相的情况下，比较器400的比较器输出信号VCO被反相，例如在t＝t27处从高电平反相到低电平。

计数器24从D相位的开始而开始计数值的计数，并且当比较器输出信号VCO被反转时结束计数值的计数。此时的计数值是D相位数据，并且表示像素输出电压的数字像素值。可以基于作为P相位的结果而获得的像素偏移电压的数字值来校正数字像素值。

图6示出了图1和图4中所示的比较器400的细节。比较器400包括匹配晶体管的差分对410、420。具体地，差分对包括具有第一控制输入端411的第一晶体管410和具有第二控制输入端421的第二晶体管420。

举例来说，第一晶体管410和第二晶体管420可以是n-FET。第一晶体管410的源极和第二晶体管420的源极电连接到公共节点430。

第一晶体管410的漏极和第二晶体管420的漏极可以电连接到集电极电路480。集电极电路480可以包括连接在正电压源VDD与第一晶体管410的漏极之间的第一漏极电阻器，并且可以包括连接在正电压源VDD与第二晶体管420的漏极之间的第二漏极电阻器。可替代地，集电极电路480可以包括连接到正电源电压VDD的电流镜。

比较器400的输出节点409电连接到差分对410、420。输出节点409可以连接到第一晶体管410和第二晶体管420中的一个的漏极，例如连接到第二晶体管420的漏极。在输出节点409，比较器400输出数字(例如二进制)比较器输出信号VCO。比较器输出信号VCO指示施加到第一控制输入端411的第一输入信号和施加到第二控制输入端421的第二输入信号的比较结果。

例如，当施加到第一控制输入端411的第一输入信号的电平具有比施加到第二控制输入端421的第二输入信号更高的电压电平时，比较器输出信号VCO可以具有高电压电平，并且当第一输入信号的电平具有比第二输入信号更低的电压电平时，比较器输出信号VCO可以具有低电压电平，或者反之亦然。

尾电流电路450电连接在公共节点430与负电源电压VSS之间。尾电流电路450可以包括可通过施加到尾电流电路450的尾电流控制输入端459的尾电流控制信号SCTC来控制的电流源。

根据尾电流控制信号SCTC的电压电平，尾电流电路450在操作的第一模式与操作的第二模式之间切换。在第一模式中，尾电流电路450向差分对410、420提供第一尾电流。在第二模式中，尾电流电路450提供第二尾电流。

第一尾电流和第二尾电流在安培数(电流强度)上不同，其中，第二尾电流(低尾电流)低于第一尾电流(高尾电流)。第一尾电流可以在从1μA到100μA的范围内，例如在从5μA到20μA的范围内。例如，第一尾电流为或接近10μA。第二尾电流可以是第一尾电流的至多80％或至多50％。例如，第二尾电流可以是第一尾电流的至多20％，或者可以为零或近似为零。

比较器的精度随着尾电流的增大而提高。因此，比较器通常以仅提供所需精度的尾电流工作。

相比之下，图6的比较器400可以利用仅在读出时段的特定时间子时段期间需要高精度的优点。因此，尾电流仅在需要高精度的特定时间段内切换到高尾电流，而在这样的时间段之外，较低的尾电流足以将比较器保持在空闲操作模式中，从该模式中比较器可以平滑地进入高精度模式，而没有诸如振荡的不利副作用。

比较器400在读出时段上的总电流消耗可以显著低于无可切换尾电流电路的比较器400在相同读出时段上的总电流消耗。因为在如图1所示的固态成像设备中，每个垂直信号线需要连接到不同的比较器，所以比较器的数量与像素阵列单元中的列数相对应，这可能达到数百个。降低所有比较器的功耗导致固态成像设备中总功耗的显著降低。

当与计数器结合使用时，如在模数转换器中的情况，例如在图4的ADC 14中，比较器仅在计数时段内需要高精度。由于比较器输出信号VCO从高电平到低电平或从低电平到高电平的变化指示计数时段的结束，所以尾电流从高电流到低电流的变化可以由比较器输出信号VCO直接或间接(具有延迟)触发。

图7中的示图是指连接到图6所示的比较器400的图2的像素电路11P的读取周期，其中，比较器输出信号VCO电耦接到图2的计数器24的计数输入端。读取周期包括用于读取偏移像素电压的P相位(预设相位)和用于读取像素输出信号的D相位(日期相位)，如参考图5所述。在下文中，为了说明的目的，参考了CDS读取周期。

该示图示出了ADC控制信号SADC、作为连续线的参考信号SREF和作为虚线的暗像素的像素输出信号POS的组合表示、比较器输出信号VCO、图4的计数器24的状态以及由图6的尾电流电路450提供的尾电流IT。

在复位脉冲结束之前，例如，在复位脉冲开始之前，由图4的DAC 22输出的参考信号SREF可以在t＝t21处从低电平改变为高电平。在相同的时间点，图6中的尾电流电路450提供低尾电流ITlow。

在t＝t22处，ADC控制信号SADC从低电平到高电平的变化通过同步开始DAC 22和计数器24而开始P相位。在t＝t22处之前不久或在t＝t22时，图6中的尾电流电路450开始提供高尾电流IThigh。

在开始DAC 22之后，参考信号SREF随时间稳定地降低。

当在t＝t23处参考信号SREF的电平下降到像素输出信号POS的电平以下时，比较器输出信号VCO被反相，从而例如从高电平改变到低电平。

在t＝23或此后不久，图6中的尾电流电路450开始提供低尾电流ITlow。

同时，从P相位开始，计数器24稳定地增大计数值，并在t＝t23处结束计数值的计数。在t＝t23处的计数值是P相位数据，并且与代表像素电路11P中瞬时噪声的像素偏移电压相对应。

在t＝t25处，参考信号SREF再次增大到P相位开始时的电压电平。因此，比较器输出信号VCO再次变为高电平。

此后，传输晶体管导通预定时间段，并且光电转换元件的电荷被传输到浮动扩散区域并累积在浮动扩散区域中。像素输出电压POS降低由浮动扩散区域中的电荷确定的电压量。

图7指的是未照明的像素(暗像素)。由于光电转换设备不累积电荷或仅累积少量电荷，所以像素输出信号POS的电平没有变化或仅表现出微弱的变化。

在t＝t26处，ADC控制信号SADC通过同步开始图4的DAC 22和计数器24两者来开始CDS读取周期的D相位。参考信号SREF的电平再次开始降低。在t＝t26之前不久或在t＝t26时，图6中的尾电流电路450开始再次提供高尾电流IThigh。

当在t＝t27处参考信号SREF的电平下降到像素输出信号POS的电平以下时，比较器输出信号VCO被反相，从而例如从高电平改变到低电平。

在t＝27或此后不久，图6中的尾电流电路450再次开始提供低尾电流ITlow。

同时，从D相位开始，计数器24稳定地增大计数值，并在t＝t27处结束计数值的计数。t＝t27处的计数值是D相位数据，并且表示像素输出信号POS的数字像素值。在D相位获得的数字像素值可以基于作为P相位的结果获得的像素偏移电压的数字值来校正。

图8中的示图示出了照明像素(亮像素)的相应读取周期。

当传输晶体管导通预定时间段时，被照明的光电转换元件的电荷被传输到浮动扩散区域并累积在浮动扩散区域中。在t＝t23与t＝t25之间，像素输出电压POS降低由浮动扩散区域中的电荷确定的电压量。由于像素输出电压POS的电平低于参考电压信号，因此同时比较器输出信号VCO被反相。

因为对于被照明的情况，光电转换设备累积了相对高的电荷量，所以参考信号SREF需要更多的时间来降低到像素输出信号POS以下。亮像素的D相位比暗像素长，并且图4的计数器24在t＝t27处的计数值更高。

对于图7中的暗像素的情况，图6的尾电流电路450至少在P相位和D相位提供高尾电流，在其余部分提供低尾电流。尾电流电路450可以在t＝t22处的P相位开始时或其前不久以及在t＝t26处的D相位开始时或其前不久开始提供高尾电流IThigh。尾电流电路450可以在t＝t23处的P相位结束时或之后不久和/或在D相位t＝t27处的结束时或之后不久停止以提供高尾电流IThigh。

通过仅在读取周期中高尾电流对精度有积极影响的子时段中提供高尾电流IThigh，可以显著降低比较器的功耗。

图9和图10示出了具有恒定尾电流的比较型ADC的相应时间信号和尾电流。由于尾电流在P相位之前以及P相位与D相位之间没有降低，所以功耗稳定地高。

图11示出了具有集成输出级的比较器400，该集成输出级包括输出晶体管470和输出电流源490。输出晶体管470和输出电流源490串联电连接在正电源电压VDD与负电源电压VSS之间。

输出晶体管470的源极电连接到正电源电压VDD。漏极电连接到输出电流源490和输出节点409，输出节点409可以直接连接到计数器(例如图1中的计数器24)的输入端。输出晶体管470可以是p-FET。

输出晶体管470的栅极电连接到差分对的第二晶体管420的漏极。

输出电流源490可以提供恒定的输出电流。

关于第二晶体管420的漏极处的信号，输出级可以反相输出节点409处的信号。例如，当施加到第一控制输入端411的第一输入信号的电平具有比施加到第二控制输入端421的第二输入信号更低的电压电平时，比较器输出信号VCO可以具有低电压电平，并且当第一输入信号的电平具有比第二输入信号更高的电压电平时，比较器输出信号VCO可以具有高电压电平。

集电极电路480包括电流镜，其中，第一电流镜晶体管481串联电连接在正电压源VDD与第一晶体管410之间，并且其中，第二电流镜晶体管482串联电连接在正电压源VDD与第二晶体管420之间。第一电流镜晶体管481和第二电流镜晶体管482的漏极电连接到正电源电压VDD。第一电流镜晶体管481和第二电流镜晶体管482的栅极彼此电连接并且电连接到第一晶体管410的漏极。第一电流镜晶体管481和第二电流镜晶体管482可以是p-FET。

由参考信号源(例如图4的DAC 22)输出的参考信号SREF通过第一电容器Cl施加到第一控制输入端411。第二输入信号(例如图4的像素输出信号POS)通过第二电容器C2施加到第二控制输入端421。

尾电流电路450包括第一电流路径和第二电流路径。第一电流路径和第二电流路径在公共节点430与负电源电压VSS之间彼此并联地电连接。第一电流路径包括第一电流源451。第二电流路径包括第二电流源452。第一电流路径被布置为响应于施加到尾电流控制输入端459的尾电流控制信号SCTC的变化而断开。

在所示示例中，第一电流源451包括具有偏置控制输入端的第一辅助晶体管453，并且第二电流源452包括具有偏置控制输入端的第二辅助晶体管454。第一辅助晶体管453和第二辅助晶体管454可以是具有正偏置栅极的n-FET，其中，选择栅极处的偏置电压以控制通过相应辅助晶体管453、454的预定漏极电流。

第一辅助晶体管453和第二辅助晶体管454可以匹配并且可以在控制输入端处以相同的正偏置提供相同的漏极电流。第一辅助晶体管453和第二辅助晶体管454可以连续处于导通状态，从而在相应的电流路径中提供预定的电流流动。第一辅助晶体管453的第一饱和电流与第二辅助晶体管454的第二饱和电流之间的差可以小于第一饱和电流和第二饱和电流的和的20％，例如小于第一饱和电流和第二饱和电流的和的10％。

此外，第一电流路径可以包括第一开关晶体管455，其中，第一开关晶体管455和第一辅助晶体管453电串联布置。尾电流控制输入端459和第一开关晶体管455的控制输入端电连接。第一开关晶体管455可以是n-FET，其中，尾电流控制输入端459连接到n-FET的栅极。

第二电流路径可以包括第二开关晶体管456。第二开关晶体管456和第二辅助晶体管454可以电串联布置。第二开关晶体管456可以是n-FET。第二开关晶体管456的控制输入端458可以持续地保持在高电平，使得第二开关晶体管456持续地处于导通状态。例如，第二开关晶体管456的栅极电连接到正电源电压VDD。因此，第二电流路径提供尾电流的时间不变(time-invariant)的恒定部分。恒定部分可以是最大尾电流的50％。例如，当最大尾电流为10μA时，第二电流路径持续提供5μA。

第一电流路径响应于尾电流控制信号SCTC的电平变化。具体地，当尾电流控制信号SCTC切换到高电平时，第一开关晶体管455导通，当尾电流控制信号SCTC切换到低电平时，第一开关晶体管455关断。因此，第一电流路径提供尾电流的时间变化(time-variant)部分。时间变化部分可以在最大尾电流的0A与50％之间。例如，当最大尾电流为10μA时，第二电流路径可替代地提供0μA或5μA。

在图12中，输出电流源490包括第三辅助晶体管495。第三辅助晶体管495可以是n-FET，其栅极被偏置以提供预定输出级电流Io。第一辅助晶体管453、第二辅助晶体管454和第三辅助晶体管495可以具有相同的配置，例如沟道宽度W与沟道长度L之间的相同比率。

此外，比较器400包括延迟电路460。延迟电路460电连接到输出节点409，并且可以与计数器24的计数输入端电并联。延迟电路460生成延迟的比较器输出信号DVCO，其中，延迟的比较器输出信号DVCO的上升斜率和下降斜率中的至少一个相对于比较器输出信号VCO的相应斜率被延迟。

在图12中，延迟电路460包括两个反相器461。在其他示例中(未示出)，延迟电路460可以包括任何其他数量的反相器461。可替代地，每个反相器461可以代表电连接到输出节点409的任意类型的一个或多个集成电路的传播延迟。延迟的比较器输出信号DVCO的下降斜率可以用于触发尾电流控制信号SCTC的下降斜率。

图13示出了图12的ADC 14的比较器输出信号VCO、延迟的比较器输出信号DVCO、尾电流控制信号SCTC和尾电流IT的示例性时序。

直到t＝t23处，图12中的ADC 14处于计数模式。比较器输出信号VCO、延迟的比较器输出信号DVCO和尾电流控制信号SCTC具有高电平。图12的尾电流电路450提供高尾电流，以促进比较器输出信号VCO的精确控制。

在t＝t23处，比较器输出信号VCO从高电平变为低电平，指示计数时段的结束并停止计数器24。

在t＝t24处，延迟的比较器输出信号DVCO的下降斜率跟随在时间上延迟的比较器输出信号VCO的下降斜率。延迟的比较器输出信号DVCO从高电平变为低电平，从而触发尾电流控制信号SCTC从高电平变为低电平。图12的尾电流电路450开始提供低尾电流。以这种方式，相对于比较器输出信号VCO的下降斜率，尾电流从高尾电流到低尾电流的转变在时间上被充分延迟，使得即使在以低尾电流操作的比较器400的降低的精度下，比较器也避免在短时间内再次错误地改变到高电平。

在t＝t26处，尾电流控制信号SCTC可以从低电平变为高电平。该变化可能会因特定时段的流逝而产生。可替代地，尾电流控制信号SCTC从低电平到高电平的变化可以由也控制计数开始的信号(例如，由图1所示的传感器控制器15生成的信号)直接或间接触发。

图14和图15中的信号时序与图7和图8中的信号时序相对应，其中，唯一的区别在于，在图13的t＝t24处，即，当延迟的比较器输出电压DVCO从高电平变为低电平时，尾电流电路从提供高尾电流IThigh变为提供低尾电流。

图16示出了具有辅助控制电路500的ADC 14。辅助控制电路500可以接收比较器输出信号VCO，并且可以包括用于生成延迟的比较器输出信号DVCO的延迟电路。可替代地，辅助控制电路500可以直接接收延迟的比较器输出信号DVCO。辅助控制电路500可以接收与P相位和/或D相位同步的另一控制信号。

辅助控制电路500的第一输出端连接到DAC 22的控制输入端221。辅助控制电路500的第二输出端连接到比较器400的尾电流控制输入端459。辅助控制电路500可以提供施加到DAC 22的控制输入端221的第一数字控制信号STRT_RMP、施加到计数器24的控制输入端241的第二数字控制信号STRT_CNT和施加到尾电流控制输入端459的尾电流控制信号SCTC的适当同步变化。

辅助控制电路500可以部分或完全集成在图1所示的传感器控制器15中。可替代地，辅助控制电路500可以完全集成在每个ADC 14中。可替代地，辅助控制电路500的一部分可以集成在每个ADC 14中，并且其他部分可以集成在图1所示的传感器控制器15中

图17是示出具有以阵列形式矩阵状排列的多个像素电路的固态成像设备23020的层压结构的示例的透视图。每个像素电路具有至少一个光电转换元件。

固态成像设备23020具有第一芯片(上部芯片)110和第二芯片(下部芯片)120的层压结构。

层压的第一芯片110和第二芯片120可以通过形成在第一芯片110中的TC(S)V(通过接触(硅)过孔)彼此电连接。

固态成像设备23020可以形成为具有层压结构，使得第一芯片110和第二芯片120在晶片级键合在一起并通过切段来切割。

在上部和下部两个芯片的层压结构中，第一芯片110可以是模拟芯片(传感器芯片)，包括每个像素电路的至少一个模拟组件，例如，以阵列形式布置的光电转换元件。例如，第一芯片110可以仅包括光电转换元件。可替代地，除了光电转换元件之外，第一芯片110还可以包括每个像素电路的有源元件(传输晶体管TG、复位晶体管RST、放大晶体管AMO和选择晶体管SEL)中的一个、两个、三个或四个。

第一芯片110还可以包括逻辑电路。例如，第一芯片110可以包括ADC的部分，例如比较器400、计数器24、电流源21和DAC 22中的至少一个，可以包括比较器400的部分，或者可以包括如图4所示用于像素电路的每一列的完整ADC。如图1所示，第一芯片110还可以包括地址解码器12、像素时序驱动单元13和传感器控制器15的至少一部分。

第二芯片120可以主要是逻辑芯片(数字芯片)，其包括对固态成像设备23020的第一芯片110上的电路进行补充的元件。第二芯片120还可以包括模拟电路，例如量化从第一芯片110通过TCV传输到信号处理电路的模拟信号的电路。

第二芯片120可以具有一个或多个键合焊盘BPD，并且第一芯片110可以具有用于引线键合到第二芯片120的开口OPN。

具有两个芯片110、120的层压结构的固态成像设备23020可以具有以下特性配置。

第一芯片110与第二芯片120之间的电连接例如通过TCV来执行。

TCV可以布置在芯片端部或布置在焊盘区域与电路区域之间。

用于发送控制信号和提供电力的TCV主要集中在例如固态成像设备23020的四个角处，由此可以降低第一芯片110的信号布线面积。

第一芯片110的布线层的数量的降低可能导致电源线的电阻的增大和IR降的增大。作为该问题的对策，TCV的有效布置可以使用第二芯片120的布线来改进第一芯片110中的电源的噪声控制、稳定供电等。

图18示出了固态成像设备23010、23020的示意性配置示例。

图18的A所示的单层固态成像设备23010包括单个管芯(半导体衬底)23011。在管芯23011上安装和/或形成像素区域23012(像素阵列单元)、控制电路23013(地址解码器、像素时序驱动单元、传感器控制器)和逻辑电路23014(ADC、锁存器)。在像素区域23012中，像素(像素电路)以阵列形式布置。控制电路23013执行包括驱动像素的控制的各类控制。逻辑电路23014执行信号处理。

图18的B和C示出了多层固态成像设备23020的示意性配置示例。如图18的B和C所示，两个管芯(芯片)，即传感器管芯23021(第一芯片)和逻辑管芯23024(第二芯片)堆叠在固态成像设备23020中。这些管芯电耦接以形成单个半导体芯片。

参考图18的B，像素区域23012和控制电路23013形成或安装在传感器管芯23021上，逻辑电路23014形成或安装在逻辑管芯23024上。逻辑电路23014包括处理信号的信号处理电路。

参考图18的C，像素区域23012形成或安装在传感器管芯23021上，而控制电路23013和逻辑电路23014形成或安装在逻辑管芯23024上。

根据另一示例(未示出)，像素区域23012和逻辑电路23014，或者像素区域23012和逻辑电路23014的一部分可以形成或安装在传感器管芯23021上，并且控制电路23013形成或安装在逻辑管芯23024上。

<体内信息获取系统的应用示例>

本公开技术(该技术)可以应用于各种产品。例如，本公开的技术可以应用于内窥镜手术系统。

图19是描绘使用胶囊型内窥镜的患者的可以应用根据本公开的实施例的技术(本技术)的体内信息获取系统的示意性配置的示例的框图。

体内信息获取系统10001包括胶囊型内窥镜10100和外部控制装置10200。

胶囊型内窥镜10100在检查时被患者吞咽。胶囊型内窥镜10100具有图像采集功能和无线通信功能，并且在通过蠕动运动在器官内部移动一段时间直到从患者体内自然排出的同时，以预定间隔连续采集诸如胃或肠的器官内部的图像(在下文中，被称为体内图像)。然后，胶囊型内窥镜10100通过无线传输将体内图像的信息连续发送到体外的外部控制装置10200。

外部控制装置10200整体地控制体内信息获取系统10001的操作。此外，外部控制装置10200接收从胶囊型内窥镜10100发送到其的体内图像的信息，并且基于所接收的体内图像的信息生成用于在显示装置(未示出)上显示体内图像的图像数据。

在体内信息获取系统10001中，可以以这种方式在直到胶囊型内窥镜10100被吞咽后排出的一段时间内的任何时间获取对患者体内内部状态成像的体内图像。

下面更详细地描述胶囊型内窥镜10100和外部控制装置10200的配置和功能。

胶囊型内窥镜10100包括胶囊型壳体10101，在该壳体中容纳有光源单元10111、图像采集单元10112、图像处理单元10113、无线通信单元10114、馈电单元10115、电源单元10116和控制单元10117。

光源单元10111例如包括诸如发光二极管(LED)的光源，并且将光照射到图像采集单元10112的图像采集视野上。

图像采集单元10112包括图像采集元件和光学系统，该光学系统包括设置在图像采集元件前级的多个透镜。照射在作为观察目标的身体组织上的光的反射光(在下文中，被称为观察光)被光学系统聚光并引入图像采集元件。在图像采集单元10112中，通过图像采集元件对入射的观察光进行光电转换，由此生成与观察光相对应的图像信号。由图像采集单元10112生成的图像信号被提供给图像处理单元10113。

图像处理单元10113包括诸如中央处理单元(CPU)或图形处理单元(GPU)的处理器，并且对由图像采集单元10112生成的图像信号执行各种信号处理。图像处理单元10113将已经对其执行了信号处理的图像信号作为原始数据提供给无线通信单元10114。

无线通信单元10114对已经由图像处理单元10113执行信号处理的图像信号执行诸如调制处理的预定处理，并且通过天线10114A将所得图像信号发送到外部控制装置10200。此外，无线通信单元10114通过天线10114A从外部控制装置10200接收与胶囊型内窥镜10100的驱动控制相关的控制信号。无线通信单元10114将从外部控制装置10200接收的控制信号提供给控制单元10117。

馈电单元10115包括用于电力接收的天线线圈、用于从天线线圈中生成的电流再生电力的电力再生电路、升压电路等。馈电单元10115使用非接触充电的原理来生成电力。

电源单元10116包括二次电池，并存储由馈电单元10115生成的电力。在图19中，为了避免复杂的图示，省略了指示来自电源单元10116的电力的供应目的地等的箭头标记。然而，存储在电源单元10116中的电力被提供给光源单元10111、图像采集单元10112、图像处理单元10113、无线通信单元10114和控制单元10117，并且可以用于驱动上述单元。

控制单元10117包括诸如CPU的处理器，并根据从外部控制装置10200发送到其上的控制信号适当地控制光源单元10111、图像采集单元10112、图像处理单元10113、无线通信单元10114和馈电单元10115的驱动。

外部控制装置10200包括诸如CPU或GPU的处理器、微计算机、结合了处理器和诸如存储器的存储元件的控制板等。外部控制装置10200通过天线10200A向胶囊型内窥镜10100的控制单元10117发送控制信号，以控制胶囊型内窥镜10100的操作。在胶囊型内窥镜10100中，例如，可以根据来自外部控制装置10200的控制信号来改变光源单元10111的观察目标上的光的照射条件。此外，可以根据来自外部控制装置10200的控制信号来改变图像采集单元10112的图像采集条件(例如，帧速率、曝光值等)。此外，可以根据来自外部控制装置10200的控制信号来改变图像处理单元10113的处理内容或用于从无线通信单元10114发送图像信号的条件(例如，传输间隔、传输图像号等)。

此外，外部控制装置10200对从胶囊型内窥镜10100发送到其上的图像信号执行各种图像处理，以生成用于在显示装置上显示采集的体内图像的图像数据。作为图像处理，可以例如执行各种信号处理，诸如显影处理(去马赛克处理)、图像质量改善处理(带宽增强处理、超分辨率处理、降噪(NR)处理和/或图像稳定处理)和/或放大处理(电子变焦处理)。外部控制装置10200控制显示装置的驱动，以使显示装置基于所生成的图像数据显示采集的体内图像。可替代地，外部控制装置10200还可以控制记录装置(未示出)记录所生成的图像数据，或者控制打印装置(未示出)通过打印输出所生成的图像数据。

上面已经描述了应用根据本公开的实施例的技术的体内信息获取系统的示例。例如，通过将如上所述的具有可切换尾电流电路的比较器应用于图像采集单元10112，可以降低胶囊型内窥镜10100的功耗并且减轻对馈电单元10115的需求。

<移动体的应用示例>

根据本公开的技术还可以实现为安装在任何类型的移动体(诸如汽车、电动车辆、混合电动车辆、摩托车、自行车、个人移动体、飞机、无人机、船或机器人)中的设备。

图20是描绘作为可以应用根据本公开的实施例的技术的移动体控制系统的示例的车辆控制系统的示意性配置的示例的框图。

车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图20所示的示例中，车辆控制系统12000包括驱动系统控制单元12010、车身系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和集成控制单元12050。此外，作为集成控制单元12050的功能配置，示出了微计算机12051、声音/图像输出部12052和车载网络接口(I/F)12053。

驱动系统控制单元12010根据各种程序控制与车辆的驱动系统相关的设备的操作。例如，驱动系统控制单元12010用作用于生成诸如内燃机、驱动马达等的车辆的驱动力生成设备的控制设备、用于将驱动力传递到车轮的驱动力传递机构、用于调节车辆的转向角度的转向机构、用于生成车辆的制动力的制动设备等。

车身系统控制单元12020根据各种程序控制提供给车身的各种设备的操作。例如，车身系统控制单元12020用作用于无钥匙进入系统、智能钥匙系统、电动车窗设备或诸如前照灯、倒车灯、制动灯、转向信号灯、雾灯等的各种灯的控制设备。在这种情况下，作为各种开关的钥匙或信号的替代，从移动设备发送的无线电波可以被输入到车身系统控制单元12020。车身系统控制单元12020接收这些输入的无线电波或信号，并控制车辆的门锁设备、电动车窗设备、灯等。

车外信息检测单元12030检测关于包括车辆控制系统12000的车辆的外部的信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031对车辆外部的图像成像，并接收成像图像。基于所接收的图像，车外信息检测单元12030可以执行检测诸如人、车辆、障碍物、标志、路面上的字符等的对象的处理，或者检测到它们的距离的处理。

成像部12031是接收光并输出与光的接收光量相对应的电信号的光学传感器。成像部12031可以输出电信号作为图像，或者可以输出电信号作为关于测量距离的信息。另外，由成像部12031接收的光可以是可见光，或者可以是诸如红外线等的不可见光。

车内信息检测单元12040检测关于车辆内部的信息。车内信息检测单元12040例如与检测驾驶员的状态的驾驶员状态检测部12041连接。例如，驾驶员状态检测部12041包括对驾驶员成像的相机。基于从驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳程度或驾驶员的注意力集中程度，或者可以确定驾驶员是否在打瞌睡。

微计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆内部或外部的信息，计算驱动力生成设备、转向机构或制动设备的控制目标值，并将控制命令输出到驱动系统控制单元12010。例如，微计算机12051可以执行旨在实现高级驾驶员辅助系统(ADAS)的功能的协同控制，该功能包括车辆的碰撞避免或减震、基于跟随距离的跟随驾驶、车辆速度保持驾驶、车辆碰撞的警告、车辆偏离车道的警告等。

此外，微计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆外部或内部的信息来控制驱动力生成设备、转向机构、制动设备等，从而执行用于自动驾驶的协同控制，该协同控制使得车辆不依赖于驾驶员的操作等而自主行驶。

此外，微计算机12051可以基于由车外信息检测单元12030获得的关于车辆外部的信息向车身系统控制单元12020输出控制命令。例如，微计算机12051可以例如根据由车外信息检测单元12030检测的前方车辆或迎面而来的车辆的位置，通过控制前照灯以便从远光灯改变到近光灯来执行旨在防止眩光的协同控制。

声音/图像输出部12052将声音和图像中的至少一个的输出信号发送到能够视觉或听觉地向车辆的乘员或车辆的外部通知信息的输出设备。在图20的示例中，示出了音频扬声器12061、显示部12062和仪表面板12063作为输出设备。显示部12062可以例如包括车载显示器和平视显示器中的至少一个。

图21是示出成像部12031的安装位置的示例的示图。

在图21中，成像部12031包括成像部12101、12102、12103、12104和12105。

成像部12101、12102、12103、12104和12105例如设置在车辆12100的前鼻、侧视镜、后保险杠和后门上的位置以及车辆内部的挡风玻璃的上部上的位置。设置到前鼻的成像部12101和设置到车辆内部的挡风玻璃的上部的成像部12105主要获得车辆12100的前部的图像。设置到侧视镜的成像部12102和12103主要获得车辆12100的侧面的图像。设置到后保险杠或后门的成像部12104主要获得车辆12100的后部的图像。设置到车辆内部的挡风玻璃上部的成像部12105主要用于检测前方车辆、行人、障碍物、信号、交通标志、车道等。

附带地，图21示出了成像部12101至12104的拍摄范围的示例。成像范围12111表示设置到前鼻的成像部12101的成像范围。成像范围12112和12113分别表示设置到侧视镜的成像部12102和12103的成像范围。成像范围12114表示设置到后保险杠或后门的成像部12104的成像范围。例如，通过叠加由成像部12101至12104成像的图像数据，获得从上方观察的车辆12100的鸟瞰图像。

成像部12101至12104中的至少一个可以具有获得距离信息的功能。例如，成像部12101至12104中的至少一个可以是由多个成像元件构成的立体相机，或者可以是具有用于相位差检测的像素的成像元件。

例如，微计算机12051可以基于从成像部12101至12104获得的距离信息确定到成像范围12111至12114内的每个三维对象的距离以及该距离的时间变化(相对于车辆12100的相对速度)，从而提取最近的三维对象(特别是存在于车辆12100的行驶路径上并且以预定速度(例如等于或大于0千米/小时)在与车辆12100大致相同的方向上行驶的三维对象)作为前方车辆。此外，微计算机12051可以预先设置要保持在前方车辆前面的跟车距离，并执行自动制动控制(包括跟车停止控制)、自动加速控制(包括跟车起动控制)等。因此，可以执行用于自动驾驶的协同控制，使得车辆自主行驶而不依赖于驾驶员等的操作。

例如，微计算机12051可以基于从成像部12101至12104获得的距离信息，将关于三维对象的三维对象数据分类为两轮车辆、标准尺寸车辆、大型车辆、行人、电线杆和其他三维对象的三维对象数据，提取分类的三维对象数据，并使用所提取的三维对象数据自动避开障碍物。例如，微计算机12051将车辆12100周围的障碍物识别为车辆12100的驾驶员能够视觉识别的障碍物和车辆12100的驾驶员难以视觉识别的障碍物。然后，微计算机12051确定指示与每个障碍物碰撞的风险的碰撞风险。在碰撞风险等于或高于设定值并且因此存在碰撞可能性的情况下，微计算机12051经由音频扬声器12061或显示部12062向驾驶员输出警告，并且经由驾驶系统控制单元12010执行强制减速或避让转向。由此，微计算机12051可以辅助驾驶以避免碰撞。

成像部12101至12104中的至少一个可以是检测红外线的红外相机。微计算机12051例如可以通过确定在成像部12101至12104的成像图像中是否存在行人来识别行人。例如，通过提取作为红外相机的成像部12101至12104的成像图像中的特征点的过程和通过对表示对象轮廓的一系列特征点执行图案匹配处理来确定是否是行人的过程来执行行人的这种识别。当微计算机12051确定在成像部12101至12104的成像图像中存在行人并因此识别行人时，声音/图像输出部12052控制显示部12062，使得用于强调的方形轮廓线被显示以叠加在所识别的行人上。声音/图像输出部12052还可以控制显示部12062，使得表示行人的图标等显示在期望位置。

上面已经描述了根据本公开的实施例的技术适用于的车辆控制系统的示例。例如，通过将如上所述的具有可切换尾电流电路的比较器应用于成像部12031，可以在没有不利地影响驱动支持的情况下降低功耗。

此外，本技术的实施例不限于上述实施例，而是在不脱离本技术的主旨的情况下，可以在本技术的范围内进行各种改变。

注意，本技术也可以如下所述配置。

(1)一种比较器，包括：

差分对，该差分对包括第一晶体管和第二晶体管，该第一晶体管包括第一控制输入端，并且该第二晶体管包括第二控制输入端；

公共节点，该公共节点电连接到第一晶体管和第二晶体管；

输出节点，该输出节点电连接到差分对；以及

尾电流电路，该尾电流电路电连接到公共节点并且包括尾电流控制输入端，其中，该尾电流电路被配置为以第一模式向差分对提供第一尾电流并且以第二模式向差分对提供第二尾电流，并且其中，尾电流电路被配置为响应于施加到尾电流控制输入端的尾电流控制信号在第一模式与第二模式之间切换。

(2)根据(1)的比较器，进一步包括：与差分对和输出节点电连接的集电极电路，其中，该集电极电路和差分对被配置为在输出节点处生成数字比较器输出信号，

(3)根据(2)的比较器，其中，集电极电路包括电流镜。

(4)根据(1)至(3)中任一项的比较器，其中，尾电流电路包括第一电流路径和第二电流路径，其中，该第一电流路径包括第一电流源，其中，该第二电流路径包括第二电流源，其中，第一电流路径和第二电流路径电并联布置，并且其中，第一电流路径和第二电流路径中的至少一个电流路径被布置为响应于施加到尾电流控制输入端的尾电流控制信号的变化而断开。

(5)根据(4)的比较器，其中，第一电流源包括具有偏置控制输入端的第一辅助晶体管，并且其中，第二电流源包括具有偏置控制输入端的第二辅助晶体管。

(6)根据(5)的比较器，其中，第一辅助晶体管的第一饱和电流与第二辅助晶体管的第二饱和电流之间的差小于第一饱和电流和第二饱和电流的和的20％。

(7)根据(4)至(6)中任一项的比较器，其中，第一电流路径进一步包括第一开关晶体管，其中，第一电流源和第一开关晶体管电串联布置，并且其中，尾电流控制输入端和第一开关晶体管的控制输入端电连接。

(8)根据(4)至(7)中任一项的比较器，其中，第二电流路径进一步包括第二开关晶体管，并且其中，第二电流源和第二开关晶体管电串联布置。

(9)根据(1)至(8)中任一项的比较器，其中，尾电流电路被配置为响应于施加到尾电流控制输入端的数字尾电流控制信号在第一模式与第二模式之间切换。

(10)根据(1)至(9)中任一项的比较器，进一步包括：延迟电路，该延迟电路电连接到输出节点并且被配置为生成延迟的比较器输出信号，其中，该延迟的比较器输出信号的上升斜率和下降斜率中的至少一个相对于比较器输出信号的相应斜率延迟，并且其中，尾电流电路被配置为响应于该延迟的比较器输出信号的电平的变化而在第一模式与第二模式之间切换。

(11)根据(1)至(10)中任一项的比较器，其中，尾电流电路被配置为响应于通过输出节点输出的比较器输出信号或该延迟的比较器输出信号的电平的变化而在第一模式与第二模式之间切换。

(12)一种模数转换器，包括：

根据(1)至(11)中任一项的比较器；

数模转换器，该数模转换器包括控制输入端和模拟输出端，其中，该模拟输出端电耦接到比较器的第一控制输入端或第二控制输入端；以及

辅助控制电路，该辅助控制电路连接到数模转换器的控制输入端和尾电流电路的尾电流控制输入端，其中，辅助电路被配置为提供施加到数模转换器的控制输入端的第一数字控制信号和施加到尾电流控制输入端的尾电流控制信号的同步变化。

(13)一种固态成像设备，包括：

像素阵列单元，该像素阵列单元包括以矩阵形式排列的多个像素电路，该像素电路被配置为执行光电转换；以及

模数转换器，该模数转换器被配置为将与通过像素电路中的光电转换获得的电荷相对应的电信号转换为数字像素信号，其中，该模数转换器包括：

数模转换器，该数模转换器被配置为在模拟输出端处输出参考电压斜坡；以及

比较器，该比较器被配置为将从像素电路获得的电信号与在数模转换器的模拟输出端处输出的参考电压斜坡进行比较并且被配置为生成指示该比较的结果的数字比较器输出信号，其中，该比较器包括：

差分对，该差分对包括第一晶体管和第二晶体管，该第一晶体管包括第一控制输入端，并且该第二晶体管包括第二控制输入端；

公共节点，该公共节点电连接到第一晶体管和第二晶体管；

输出节点，该输出节点电连接到差分对；以及

尾电流电路，该尾电流电路电连接到公共节点并且包括尾电流控制输入端，其中，该尾电流电路被配置为以第一模式向差分对提供第一尾电流并且以第二模式向差分对提供第二尾电流，并且其中，该尾电流电路被配置为响应于施加到尾电流控制输入端的尾电流控制信号而在第一模式与第二模式之间切换。

(14)一种相机系统，包括：

固态成像设备；以及

光学系统，该光学系统被配置为在该固态成像设备上形成对象图像，

其中，该固态成像设备包括：

像素阵列单元，该像素阵列单元包括以矩阵形式排列的多个像素电路，该像素电路被配置为执行光电转换；以及

模数转换器，该模数转换器被配置为将与通过像素电路中的光电转换获得的电荷相对应的电信号转换为数字像素信号，其中，该模数转换器包括：

数模转换器，该数模转换器被配置为在模拟输出端处输出参考电压斜坡；以及

比较器，该比较器被配置为将从像素电路获得的电信号与在数模转换器的模拟输出端处输出的参考电压斜坡进行比较并且被配置为生成指示该比较的结果的数字比较器输出信号，其中，该比较器包括：

差分对，该差分对包括第一晶体管和第二晶体管，该第一晶体管包括第一控制输入端，并且该第二晶体管包括第二控制输入端；

公共节点，该公共节点电连接到第一晶体管和第二晶体管；

输出节点，该输出节点电连接到差分对；以及

尾电流电路，该尾电流电路电连接到公共节点并且包括尾电流控制输入端，其中，该尾电流电路被配置为以第一模式向差分对提供第一尾电流并且以第二模式向差分对提供第二尾电流，并且其中，该尾电流电路被配置为响应于施加到尾电流控制输入端的控制信号而在第一模式与第二模式之间切换。

(15)一种模数转换器，包括：

比较器，该比较器包括：

差分对，该差分对包括第一晶体管和第二晶体管，该第一晶体管包括第一控制输入端，并且该第二晶体管包括第二控制输入端；

公共节点，该公共节点电连接到第一晶体管和第二晶体管；

输出节点，该输出节点电连接到差分对；以及

尾电流电路，该尾电流电路电连接到公共节点并且包括尾电流控制输入端，其中，该尾电流电路被配置为以第一模式向差分对提供第一尾电流并且以第二模式向差分对提供第二尾电流，并且其中，该尾电流电路被配置为响应于施加到尾电流控制输入端的尾电流控制信号而在第一模式与第二模式之间切换；

数模转换器，该数模转换器包括控制输入端和模拟输出端，其中，该模拟输出端电耦接到比较器的第一控制输入端或第二控制输入端；以及

辅助控制电路，该辅助控制电路连接到数模转换器的控制输入端和尾电流电路的尾电流控制输入端，其中，辅助电路被配置为提供施加到数模转换器的控制输入端的第一数字控制信号和施加到尾电流控制输入端的尾电流控制信号的同步变化。

因此，前述讨论仅公开和描述了本发明的示例性实施例。如本领域技术人员将理解的，在不脱离本发明的精神或本质特征的情况下，本发明可以以其他具体形式来实施。因此，本发明的公开内容旨在是说明性的，但不限制本发明以及其他权利要求的范围。本公开(包括本文的教导的任何容易辨别的变体)部分地限定了前述权利要求术语的范围，使得没有发明主题致力于公众。

Claims (15)

1.一种比较器，包括：

差分对，包括第一晶体管和第二晶体管，所述第一晶体管包括第一控制输入端，并且所述第二晶体管包括第二控制输入端；

公共节点，电连接到所述第一晶体管和所述第二晶体管；

输出节点，电连接到所述差分对；以及

尾电流电路，电连接到所述公共节点并且包括尾电流控制输入端，其中，所述尾电流电路被配置为以第一模式向所述差分对提供第一尾电流并且以第二模式向所述差分对提供第二尾电流，并且其中，所述尾电流电路被配置为响应于施加到所述尾电流控制输入端的尾电流控制信号而在所述第一模式与所述第二模式之间切换。

2.根据前述权利要求所述的比较器，进一步包括：

与所述差分对和所述输出节点电连接的集电极电路，其中，所述集电极电路和所述差分对被配置为在所述输出节点处生成数字比较器输出信号。

3.根据前述权利要求所述的比较器，

其中，集电极电路包括电流镜。

4.根据权利要求1所述的比较器，

其中，所述尾电流电路包括第一电流路径和第二电流路径，其中，所述第一电流路径包括第一电流源，其中，所述第二电流路径包括第二电流源，其中，所述第一电流路径和所述第二电流路径电并联布置，并且其中，所述第一电流路径和所述第二电流路径中的至少一个电流路径被布置为响应于施加到所述尾电流控制输入端的所述尾电流控制信号的变化而断开。

5.根据前述权利要求所述的比较器，

其中，第一电流源包括具有偏置控制输入端的第一辅助晶体管，并且其中，第二电流源包括具有偏置控制输入端的第二辅助晶体管。

6.根据前述权利要求所述的比较器，

其中，第一辅助晶体管的第一饱和电流与第二辅助晶体管的第二饱和电流之间的差小于所述第一饱和电流和所述第二饱和电流的和的20％。

7.根据权利要求4所述的比较器，

其中，所述第一电流路径进一步包括第一开关晶体管，其中，所述第一电流源和所述第一开关晶体管电串联布置，并且其中，所述尾电流控制输入端和所述第一开关晶体管的控制输入端电连接。

8.根据权利要求4所述的比较器，

其中，所述第二电流路径进一步包括第二开关晶体管，并且其中，所述第二电流源和所述第二开关晶体管电串联布置。

9.根据权利要求1所述的比较器，其中，

所述尾电流电路被配置为响应于施加到所述尾电流控制输入端的数字尾电流控制信号而在所述第一模式与所述第二模式之间切换。

10.根据权利要求1所述的比较器，进一步包括：

延迟电路，电连接到所述输出节点并且被配置为生成延迟的比较器输出信号，其中，所述延迟的比较器输出信号的上升斜率和下降斜率中的至少一个相对于所述比较器输出信号的相应斜率延迟，并且其中，所述尾电流电路被配置为响应于所述延迟的比较器输出信号的电平的变化而在所述第一模式与所述第二模式之间切换。

11.根据权利要求1所述的比较器，其中，

所述尾电流电路被配置为响应于延迟的比较器输出信号或通过所述输出节点输出的比较器输出信号的电平的变化而在所述第一模式与所述第二模式之间切换。

12.一种模数转换器，包括：

根据权利要求1所述的比较器；

数模转换器，包括控制输入端和模拟输出端，其中，所述模拟输出端电耦接到所述比较器的所述第一控制输入端或所述第二控制输入端；以及

辅助控制电路，连接到所述数模转换器的所述控制输入端和所述尾电流电路的所述尾电流控制输入端，其中，辅助电路被配置为提供施加到所述数模转换器的所述控制输入端的第一数字控制信号和施加到所述尾电流控制输入端的所述尾电流控制信号的同步变化。

13.一种固态成像设备，包括：

像素阵列单元，包括以矩阵形式排列的多个像素电路，所述像素电路被配置为执行光电转换；以及

模数转换器，被配置为将与通过像素电路中的所述光电转换获得的电荷相对应的电信号转换为数字像素信号，其中，所述模数转换器包括：

数模转换器，被配置为在模拟输出端处输出参考电压斜坡；以及

比较器，被配置为将从像素电路获得的所述电信号与在所述数模转换器的所述模拟输出端处输出的所述参考电压斜坡进行比较并且被配置为生成指示所述比较的结果的数字比较器输出信号，其中，所述比较器包括：

差分对，包括第一晶体管和第二晶体管，所述第一晶体管包括第一控制输入端，并且所述第二晶体管包括第二控制输入端；

公共节点，电连接到所述第一晶体管和所述第二晶体管；

输出节点，电连接到所述差分对；以及

尾电流电路，电连接到所述公共节点并且包括尾电流控制输入端，其中，所述尾电流电路被配置为以第一模式向所述差分对提供第一尾电流并且以第二模式向所述差分对提供第二尾电流，并且其中，所述尾电流电路被配置为响应于施加到所述尾电流控制输入端的尾电流控制信号而在所述第一模式与所述第二模式之间切换。

14.一种相机系统，包括：

固态成像设备；以及

光学系统，被配置为在所述固态成像设备上形成对象图像，

其中，所述固态成像设备包括：

像素阵列单元，包括以矩阵形式排列的多个像素电路，所述像素电路被配置为执行光电转换；以及

模数转换器，被配置为将与通过像素电路中的所述光电转换获得的电荷相对应的电信号转换为数字像素信号，其中，所述模数转换器包括：

数模转换器，被配置为在模拟输出端处输出参考电压斜坡；以及

比较器，被配置为将从像素电路获得的所述电信号与在所述数模转换器的所述模拟输出端处输出的所述参考电压斜坡进行比较并且被配置为生成指示所述比较的结果的数字比较器输出信号，其中，所述比较器包括：

差分对，包括第一晶体管和第二晶体管，所述第一晶体管包括第一控制输入端，并且所述第二晶体管包括第二控制输入端；

公共节点，电连接到所述第一晶体管和所述第二晶体管；

输出节点，电连接到所述差分对；以及

尾电流电路，电连接到所述公共节点并且包括尾电流控制输入端，其中，所述尾电流电路被配置为以第一模式向所述差分对提供第一尾电流并且以第二模式向所述差分对提供第二尾电流，并且其中，所述尾电流电路被配置为响应于施加到所述尾电流控制输入端的尾电流控制信号而在所述第一模式与所述第二模式之间切换。

15.一种模数转换器，包括：

比较器，所述比较器包括：

差分对，包括第一晶体管和第二晶体管，所述第一晶体管包括第一控制输入端，并且所述第二晶体管包括第二控制输入端；

公共节点，电连接到所述第一晶体管和所述第二晶体管；

输出节点，电连接到所述差分对；以及

尾电流电路，电连接到所述公共节点并且包括尾电流控制输入端，其中，所述尾电流电路被配置为以第一模式向所述差分对提供第一尾电流并且以第二模式向所述差分对提供第二尾电流，并且其中，所述尾电流电路被配置为响应于施加到所述尾电流控制输入端的尾电流控制信号而在所述第一模式与所述第二模式之间切换；

数模转换器，包括控制输入端和模拟输出端，其中，所述模拟输出端电耦接到所述比较器的所述第一控制输入端或所述第二控制输入端；以及

辅助控制电路，连接到所述数模转换器的所述控制输入端和所述尾电流电路的所述尾电流控制输入端，其中，辅助电路被配置为提供施加到所述数模转换器的所述控制输入端的第一数字控制信号和施加到所述尾电流控制输入端的所述尾电流控制信号的同步变化。

Images