JP6838675B2 - 固体撮像装置および電子機器 - Google Patents

固体撮像装置および電子機器 Download PDF

Info

Publication number
JP6838675B2
JP6838675B2 JP2020121260A JP2020121260A JP6838675B2 JP 6838675 B2 JP6838675 B2 JP 6838675B2 JP 2020121260 A JP2020121260 A JP 2020121260A JP 2020121260 A JP2020121260 A JP 2020121260A JP 6838675 B2 JP6838675 B2 JP 6838675B2
Authority
JP
Japan
Prior art keywords
transistor
amplifier
solid
image sensor
receive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020121260A
Other languages
English (en)
Other versions
JP2020188477A (ja
Inventor
克彦 半澤
克彦 半澤
静徳 松本
静徳 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of JP2020188477A publication Critical patent/JP2020188477A/ja
Application granted granted Critical
Publication of JP6838675B2 publication Critical patent/JP6838675B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/0678—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy using additional components or elements, e.g. dummy components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0845—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of power supply variations, e.g. ripple
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0863—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of switching transients, e.g. glitches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/1205—Multiplexed conversion systems
    • H03M1/123—Simultaneous, i.e. using one converter per channel but with common control or reference circuits for multiple converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/56—Input signal compared with linear ramp

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Description

本技術は、固体撮像装置および電子機器に関し、特に、AD変換結果の誤差の発生を抑制することができるようにする固体撮像装置および電子機器に関する。
近年、ADC（Analog Digital Converter）に用いられる２段アンプ構成の比較器に対して、ノイズの低減および反転遅延の抑制が求められている。反転遅延は、差動対の２入力の大小関係が変化してから、出力が反転するまでの時間である。
比較器のノイズを低減することにより、ADCのノイズを低減することができる。また、比較器の反転遅延を抑制することにより、AD変換時間を短くすることができる。
比較器におけるノイズの低減は、帯域を制限する容量（以下、帯域制限容量という）の容量値を大きくしてノイズ帯域を狭めることで実現できる。しかしながら、この場合、反転遅延が増大してしまう。
これに対して、特許文献１には、帯域制限容量の容量値を可変にした比較器が開示されている。この構成によれば、参照信号が傾斜したときに帯域制限容量の容量値を小さくすることで、ノイズを一定にしながら反転遅延を最小限に抑えることができる。
しかしながら、特許文献１の構成では、ノイズと反転遅延のトレードオフは解消せず、ノイズを低減すると反転遅延が増大してしまう。
特許文献２では、ノイズと反転遅延のトレードオフを解消するために、比較器を構成する第２アンプの入出力間に、ミラー効果を発現するための容量を接続することが提案されている。この構成によれば、その容量の容量値は、反転動作前では小さいが、反転動作中はミラー効果により大きくなる。これにより、ノイズを低減しつつ、反転遅延を最小限に抑えることができる。
特開２０１３−３８５４９号公報 特開２０１４−１７８３８号公報
しかしながら、特許文献２の構成では、カラムADC等のように多数のADCが一斉に動作した場合、電源が変動することで出力段にノイズが重畳されてしまう。その結果、AD変換結果に誤差が生じてしまう。
本技術は、このような状況に鑑みてなされたものであり、AD変換結果の誤差の発生を抑制するようにするものである。
本技術の第１の側面の固体撮像装置は、光量に応じてアナログ信号を出力する画素を含む複数の画素と、前記画素に接続された画素信号線を含む複数の画素信号線と、複数の比較器とを備え、前記複数の比較器に含まれる比較器は、前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、ゲートが前記出力ノードと前記第３のトランジスタとの間に接続され、ソースとドレインが電源電位を受けるように構成された第４のトランジスタとを有する。
本技術の第２の側面の固体撮像装置は、光量に応じてアナログ信号を出力する画素を含む複数の画素と、前記画素に接続された画素信号線を含む複数の画素信号線と、複数の比較器とを備え、前記複数の比較器に含まれる比較器は、前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、ゲートが前記第１のアンプと前記第３のトランジスタに接続され、ソースとドレインが外部電位を受けるように構成された第４のトランジスタとを有する。
本技術の第３の側面の電子機器は、光学系と、固体撮像装置とを備え、前記固体撮像装置は、光量に応じてアナログ信号を出力する画素を含む複数の画素と、前記画素に接続された画素信号線を含む複数の画素信号線と、複数の比較器とを備え、前記複数の比較器に含まれる比較器は、前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、ゲートが前記出力ノードと前記第３のトランジスタとの間に接続され、ソースとドレインが電源電位を受けるように構成された第４のトランジスタとを有する。
本技術の第１および第３の側面においては、比較器に、アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、ゲートが前記出力ノードと前記第３のトランジスタとの間に接続され、ソースとドレインが電源電位を受けるように構成された第４のトランジスタとが設けられる。
本技術の第２の側面においては、比較器に、アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、ゲートが前記第１のアンプと前記第３のトランジスタに接続され、ソースとドレインが外部電位を受けるように構成された第４のトランジスタとが設けられる。
本技術の固体撮像装置の構成例を示すブロック図である。 画素の構成例を示す図である。 従来の比較器の構成例を示す回路図である。 図３の比較器の動作を示すタイミングチャートである。 従来の比較器の他の構成例を示す回路図である。 図５の比較器の動作を示すタイミングチャートである。 従来の比較器のさらに他の構成例を示す回路図である。 図７の比較器の動作を示すタイミングチャートである。 本技術の比較器の構成例を示す回路図である。 PMOSトランジスタの容量特性を示す図である。 本技術の比較器の動作を示すタイミングチャートである。 電源変動ノイズの影響について説明する図である。 本技術の比較器の他の構成例を示す回路図である。 NMOSトランジスタの容量特性を示す図である。 本技術の電子機器の構成例を示すブロック図である。 イメージセンサを使用する使用例を示す図である。
以下、本技術の実施の形態について図を参照して説明する。
＜固体撮像装置の構成＞
図１は、本技術の固体撮像装置の構成例を示すブロック図である。
図１に示される固体撮像装置１は、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサとして構成される。
固体撮像装置１は、画素部１１、垂直走査回路１２、水平転送走査回路１３、タイミング制御回路１４、ADC（Analog Digital Converter）群１５、DAC１６、アンプ回路１７、および信号処理回路１８を備えている。
これらの構成要素のうち、画素部１１、垂直走査回路１２、水平転送走査回路１３、ADC群１５、DAC１６、およびアンプ回路１７は、アナログ回路により構成される。また、タイミング制御回路１４、および信号処理回路１８は、デジタル回路により構成される。
画素部１１は、複数の画素が行列状に配置されることで構成される。画素の構成は、図２を参照して後述する。
垂直走査回路１２は、行アドレスや行走査を制御する。水平転送走査回路１３は、列アドレスや列走査を制御する。
タイミング制御回路１４は、画素部１１の信号を順次読み出すための制御回路として、内部クロックを生成する。タイミング制御回路１４は、画素部１１、垂直走査回路１２、水平転送走査回路１３、ADC群１５、DAC１６、および信号処理回路１８の信号処理に必要なタイミング信号を生成する。タイミング制御回路１４は、ADC群１５の各比較器の動作開始時に、カラム毎に動作点を決めるための初期化（オートゼロ：AZ）用スイッチ(以下、AZスイッチという)に印加する初期化信号としての制御パルスを生成する。
ADC群１５は、ADCが複数列配列されて構成される。カラム毎のADCは、画素部１１からの画素信号VSLに対して、DAC１６からの参照電圧Vslopを用いたAD変換、およびデジタルCDS（Correlated Double Sampling）を行い、数ビットのデジタル信号を出力する。
各ADCは、比較器３１、カウンタ３２、およびラッチ３３を備えている。
比較器３１は、DAC１６により生成される参照電圧Vslopと、行毎に画素から垂直信号線を通して得られる画素信号VSLとを比較する。
カウンタ３２は、比較器３１の比較時間をカウントする。
ラッチ３３は、カウンタ３２のカウント値を保持する。各ラッチ３３の出力は、水平転送線LTRFに接続されている。
ADC群１５において、カラム毎に配置された比較器３１は、垂直信号線に読み出された画素信号VSLと、参照電圧Vslop（ランプ波形のランプ信号RAMP）とを比較する。
このとき、比較器３１と同様に列毎に配置されたカウンタ３２が動作し、ランプ信号RAMPとカウント値が一対一の対応を取りながら変化することで、画素信号VSLがデジタル信号に変換される。
そして、画素信号VSLとランプ信号RAMPが交わったとき、比較器３１の出力が反転するとともに、カウンタ３２の入力クロックが停止し、または、入力が停止していたクロックがカウンタ３２に入力され、AD変換が完了する。
AD変換期間終了後、水平転送走査回路１３により、ラッチ３３に保持されたデータが水平転送線LTRFに転送される。転送されたデータは、アンプ回路１７を経て信号処理回路１８に入力され、所定の信号処理により２次元画像が生成される。
＜画素の構成例＞
図２は、固体撮像装置１の画素部１１を構成する画素の構成例を示す図である。
画素５１は、フォトダイオード６１、転送トランジスタ６２、リセットトランジスタ６３、増幅トランジスタ６４、および選択トランジスタ６５から構成される。
フォトダイオード６１は、入射光をその光量に応じた量の電荷（ここでは電子）に光電変換する。
転送トランジスタ６２は、フォトダイオード６１と出力ノードとしてのフローティングディフュージョン（FD）との間に接続される。転送トランジスタ６２は、転送制御線LTxを通してゲートに駆動信号TGが与えられると、フォトダイオード６１で光電変換された電子をFDに転送する。
リセットトランジスタ６３は、電源ラインLVDDとFDとの間に接続される。リセットトランジスタ６３は、リセット制御線LRSTを通してゲートに駆動信号RSTが与えられると、FDの電位を電源ラインLVDDの電位にリセットする。
FDには、増幅トランジスタ６４のゲートが接続される。増幅トランジスタ６４は、選択トランジスタ６５を介して垂直信号線６６に接続され、図示せぬ定電流源とソースフォロアを構成する。
選択制御線LSELを通して制御信号SELが選択トランジスタ６５のゲートに与えられると、選択トランジスタ６５がオンする。選択トランジスタ６５がオンすると、増幅トランジスタ６４は、FDの電位を増幅し、その電位に応じた電圧を垂直信号線６６に出力する。垂直信号線６６を通じて各画素５１から出力された電圧（画素信号VSL）は、ADC群１５に入力される。
なお、リセット制御線LRST、転送制御線LTx、および選択制御線LSELは、画素配列の行単位で配線されており、垂直走査回路１２により駆動される。
すなわち、転送トランジスタ６２、リセットトランジスタ６３、および選択トランジスタ６５の各ゲートが行単位で接続されていることから、上述した動作は、１行分の各画素５１について同時に行われる。
＜比較器の構成例＞
本実施の形態の比較器３１は、主に、縦続接続された第１アンプおよび第２アンプから構成される。
ここで、本実施の形態の比較器３１の構成について説明する前に、従来の比較器の構成について説明する。
（従来の比較器の構成１）
図３は、従来の比較器の構成例を示す回路図である。
図３に示されるように、比較器１００Ａは、縦続接続された第１アンプ１１０および第２アンプ１２０から構成される。第１アンプ１１０は、画素信号VSLと参照信号Vslop（ランプ信号RAMP）との比較動作を行う。第２アンプ１２０は、第１アンプ１１０の出力信号を増幅する。
第１アンプ１１０は、pチャネルMOS（PMOS）トランジスタPT１１１乃至PT１１４、nチャネルMOS（NMOS）トランジスタNT１１１乃至NT１１３、および容量Ｃ１１１，Ｃ１１２を備えている。
PMOSトランジスタPT１１１のソースおよびPMOSトランジスタPT１１２のソースは、電源電位VDDに接続されている。
PMOSトランジスタPT１１１のドレインはNMOSトランジスタNT１１１のドレインに接続され、その接続点によりノードND１１１が形成される。また、PMOSトランジスタPT１１１のドレインとゲートが接続され、その接続点がPMOSトランジスタPT１１２のゲートに接続されている。
PMOSトランジスタPT１１２のドレインはNMOSトランジスタNT１１２のドレインに接続され、その接続点により第１アンプ１１０の出力ノードND１１２が形成される。NMOSトランジスタNT１１１とNMOSトランジスタNT１１２のソース同士が接続され、その接続点がNMOSトランジスタNT１１３のドレインに接続される。NMOSトランジスタNT１１３のソースは基準電位（例えば接地電位）GNDに接続される。
NMOSトランジスタNT１１１のゲートは容量Ｃ１１１の第１電極に接続され、その接続点によりノードND１１３が形成される。容量Ｃ１１１の第２電極は、ランプ信号RAMPの入力端子TRAMPに接続される。
NMOSトランジスタNT１１２のゲートは容量Ｃ１１２の第１電極に接続され、その接続点によりノードND１１４が形成される。容量Ｃ１１２の第２電極は、画素信号VSLの入力端子TVSLに接続される。
また、NMOSトランジスタNT１１３のゲートは、バイアス信号BIASの入力端子TBIASに接続される。
PMOSトランジスタPT１１３のソースはノードND１１１に接続され、そのドレインはノードND１１３に接続される。PMOSトランジスタPT１１４のソースはノードND１１２に接続され、そのドレインはノードND１１４に接続される。
そして、PMOSトランジスタPT１１３およびPT１１４のゲートは、ローレベルでアクティブの第１のAZ信号PSELの入力端子TPSELに共通に接続される。
第１アンプ１１０においては、PMOSトランジスタPT１１１，PT１１２によりカレントミラー回路が構成され、NMOSトランジスタNT１１１，NT１１２によりNMOSトランジスタNT１１３を電流源とする差動比較部（差動対）が構成される。
また、PMOSトランジスタPT１１３，PT１１４はAZスイッチとして機能し、容量Ｃ１１１，Ｃ１１２はAZレベルのサンプリング容量として機能する。
そして、第１アンプ１１０の出力信号1stcompは、出力ノードND１１２から第２アンプ１２０に出力される。
第２アンプ１２０は、PMOSトランジスタPT１２１、NMOSトランジスタNT１２１，NT１２２、および容量Ｃ１２１を備えている。
PMOSトランジスタPT１２１のソースは電源電位VDDに接続され、そのゲートは第１アンプ１１０の出力ノードND１１２に接続される。
PMOSトランジスタPT１２１のドレインはNMOSトランジスタNT１２１のドレインに接続され、その接続点により出力ノードND１２１が形成される。
NMOSトランジスタNT１２１のソースは接地電位GNDに接続され、そのゲートは容量Ｃ１２１の第１電極に接続され、その接続点によりノードND１２２が形成される。容量Ｃ１２１の第２電極は接地電位GNDに接続される。
NMOSトランジスタNT１２２のドレインはノードND１２１に接続され、そのソースはノードND１２２に接続される。
そして、NMOSトランジスタNT１２２のゲートはハイレベルでアクティブの第２のAZ信号NSELの入力端子TNSELに接続される。
この第２のAZ信号NSELは、第１アンプ１１０に供給される第１のAZ信号PSELと相補的なレベルをとる。
第２アンプ１２０においては、PMOSトランジスタPT１２１により入力端および増幅回路が構成される。
また、NMOSトランジスタNT１２２がAZスイッチとして機能し、容量Ｃ１２１がAZレベルのサンプリング容量として機能する。
そして、第２アンプ１２０の出力信号2ndOUTは、出力ノードND１２１から比較器１００Ａの出力端子TOUTに出力される。
（比較器の動作１）
ここで、図４のタイミングチャートを参照して、図３の比較器１００Ａの動作について説明する。
詳細な説明は省略するが、AZ期間が終了すると、リセットレベルの積分型AD変換（Ｐ相）が開始される。
Ｐ相においては、ランプ信号RAMPのランプ波形の変化に追従して、画素信号VSLとの比較が開始される。そして、ランプ信号RAMPと画素信号VSLとの交差以降、第１アンプ１１０の出力信号1stcompが急峻に変化する。
第１アンプ１１０の出力信号1stcompが、第２アンプ１２０の出力信号2ndOUTが反転を開始するレベル（反転開始電圧Vstart）になると、第２アンプ１２０のPMOSトランジスタPT１２１がオンする。PMOSトランジスタPT１２１がオンすると、電流I1が流れ始め、第２アンプ１２０の出力信号2ndOUTがローレベル（Ｌ）からハイレベル（Ｈ）に反転する。
なお、信号レベルの積分型AD変換（Ｄ相）においても、比較器１００Ａは、Ｐ相と同じ動作をする。これにより、デジタルCDSの結果、kTCノイズや比較器のオフセットをキャンセルすることができる。
図４に示されるように、比較器１００Ａにおいては、反転遅延は比較的小さく抑えられている。しかしながら、第２アンプ１２０の出力信号2ndOUTが変動中、第１アンプ１１０の出力信号1stcompの変化の傾きが大きい。そのため、帯域が広くなりノイズを低減することができない。
そこで、ノイズを低減するために帯域制限容量を設けた構成について説明する。
（従来の比較器の構成２）
図５は、従来の比較器の他の構成例を示す回路図である。
図５の比較器１００Ｂの構成は、図３の比較器１００Ａの構成と基本的に同様であるが、第１アンプ１１０の出力ノードND１１２と電源電位VDDとの間に、帯域制限容量Ｃ１３０をさらに備える点で異なる。
（比較器の動作２）
図６は、図５の比較器１００Ｂの動作について説明するタイミングチャートである。
図６においては、Ｄ相期間のタイミングチャートは省略され、AZ期間およびＰ相期間のタイミングチャートが示されている。
図６に示されるように、比較器１００Ｂにおいて帯域制限容量Ｃ１３０を設けたことで、第１アンプ１１０の出力信号1stcompの変化の傾きは小さくなる。これにより、帯域が狭くなりノイズを低減することができる。しかしながら、反転遅延は大きくなってしまう。
そこで、上述したようなノイズと反転遅延のトレードオフを解消するために、第２アンプの入出力間に、ミラー効果を発現するための容量を設けた構成について説明する。
（従来の比較器の構成３）
図７は、従来の比較器のさらに他の構成例を示す回路図である。
図７の比較器１００Ｃの構成は、図３の比較器１００Ａの構成と基本的に同様であるが、第２アンプ１２０の入出力間に、容量Ｃ１４０をさらに備える点で異なる。
（比較器の動作３）
図８は、図７の比較器１００Ｃの動作について説明するタイミングチャートである。
図８においても、Ｄ相期間のタイミングチャートは省略され、AZ期間およびＰ相期間のタイミングチャートが示されている。
図８に示されるように、比較器１００Ｃにおいて容量Ｃ１４０を設けたことで、ミラー効果により、第２アンプ１２０の出力信号2ndOUTが変動しているときにだけ、容量Ｃ１４０の容量値（第２アンプ１２０の入力端における実効的な容量値）が大きくなる。これにより、ノイズを低減しつつ、反転遅延の増大を抑制することができる。
次に、本技術の比較器３１の構成について説明する。
＜本技術の比較器の構成＞
図９は、本技術の比較器の構成例を示す回路図である。
比較器３１の構成は、図３の比較器１００Ａの構成と基本的に同様であるが、第１アンプ１１０の出力ノードND１１２と電源電位VDDとの間に、帯域制限容量としてPMOSトランジスタPT１５０をさらに備える点で異なる。
PMOSトランジスタPT１５０は、第１アンプ１１０においてNMOSトランジスタNT１１１，NT１１２により構成される差動対と逆の極性を有する。言い換えると、PMOSトランジスタPT１５０は、第２アンプ１２０の入力端となるPMOSトランジスタPT１２１と同じ極性を有する。
PMOSトランジスタPT１５０のゲートは、第１アンプ１１０の出力ノードND１１２に接続される。また、PMOSトランジスタPT１５０のソースおよびドレインは、電源電位VDDに接続される。
図１０は、PMOSトランジスタの容量特性を示す図である。
図１０に示されるように、PMOSトランジスタの容量値は、入力電圧が高い、つまりゲート−ソース間電圧Vgsが低い電圧にある場合には小さい。しかしながら、入力電圧が低くなり、ゲート−ソース間電圧Vgsが閾値電圧Vthを上回ると、PMOSトランジスタの容量値は急激に大きくなる。
この特性と、第１アンプ１１０の出力信号1stcompが高いレベルから低いレベルに変化することを利用して、第２アンプ１２０の出力信号2ndOUTの反転開始付近で、帯域制限容量の容量値を大きくすることができる。このとき、PMOSトランジスタPT１５０の閾値電圧Vthは、第２アンプ１２０の出力信号2ndOUTが反転を開始する直前の第１アンプ１１０の出力信号1stcompと略同じレベルに設定されているものとする。なお、PMOSトランジスタPT１５０の閾値電圧Vthは、反転開始電圧Vstartより高いレベルであればよい。
＜本技術の比較器の動作＞
図１１は、図９の比較器３１の動作について説明するタイミングチャートである。
図１１においても、Ｄ相期間のタイミングチャートは省略され、AZ期間およびＰ相期間のタイミングチャートが示されている。
図１１に示されるように、比較器３１において帯域制限容量としてPMOSトランジスタPT１５０を設けたことで、出力信号1stcompが高いレベルから低いレベルに変化し、反転開始電圧Vstartと略同じレベル（閾値電圧Vth）になったときに、PMOSトランジスタPT１５０の容量値（第２アンプ１２０の入力端における実効的な容量値）が大きくなる。これにより、ノイズを低減しつつ、反転遅延の増大を抑制することができる。
なお、PMOSトランジスタPT１５０の容量特性から、反転動作後は、PMOSトランジスタPT１５０の容量値は大きいままとなる。そのため、第１アンプ１１０の出力信号1stcompの電圧変動方向は、高いレベルから低いレベルへの一方向であることが望ましいが、逆方向であってもよい。
このように、本技術の比較器３１の構成によれば、ミラー効果を利用した図７の比較器１００Ｃの構成と同等に、ノイズと反転遅延のトレードオフを解消することができる。
ところで、例えば、カラムADC等のように多数のADCが一斉に動作した場合、電源が変動する。
この場合、比較器１００Ｃの構成では、図１２の上段に示されるように、電源変動によるノイズが、PMOSトランジスタPT１２１のソースに入力される。これにより、ゲート−ソース間電圧Vgsが変動し、第２アンプ１２０の出力信号2ndOUTにノイズが重畳される。その結果、AD変換結果に誤差が生じてしまう。特に、同時に動作する比較器が多いほど、変動が大きくなり、AD変換結果の誤差が大きくなる。
一方、本技術の比較器３１の構成では、図１２の下段に示されるように、電源変動によるノイズが、PMOSトランジスタPT１２１のソースに入力される他、PMOSトランジスタPT１５０を介して、PMOSトランジスタPT１２１のゲートにも入力される。そのため、相対的にゲート−ソース間電圧Vgsの変動は抑えられ、第２アンプ１２０の出力信号2ndOUTにノイズが重畳されることを抑制することができる。結果として、AD変換結果の誤差の発生を抑制することができる。特に、同時に動作する比較器が多く、変動が大きくなる場合でも、AD変換結果の誤差の発生を抑制することが可能である。
以上のように、本技術の構成によれば、ノイズと反転遅延のトレードオフを解消するとともに、AD変換結果の誤差の発生を抑制することが可能となる。
＜本技術の比較器の他の構成＞
図１３は、本技術の比較器の他の構成例を示す回路図である。
図１３の比較器２００は、図９の比較器３１のトランジスタの極性を逆極性にして構成されている。そのため、接続される電源電位と接地電位も回路上逆となっている。なお、図１３においては、理解を容易にするために、ノードと容量の符号は図９と同じ符号を付している。
図１３に示されるように、比較器２００は、縦続接続された第１アンプ２１０、第２アンプ２２０、およびNMOSトランジスタNT２３０から構成される。
第１アンプ２１０において、図９のNMOSトランジスタNT１１１乃至NT１１３の代わりに、PMOSトランジスタPT２１１乃至PT２１３を用いて差動対および電流源が構成されている。そして、電流源としてのPMOSトランジスタPT２１３のソースは電源電位VDDに接続されている。
また、図９のPMOSトランジスタPT１１１，PT１１２の代わりに、NMOSトランジスタNT２１１，NT２１２を用いてカレントミラー回路が構成され、NMOSトランジスタNT２１１、NT２１２のソースが接地電位GNDに接続されている。
さらに、図９のPMOSトランジスタPT１１３、PT１１４の代わり、NMOSトランジスタNT２１３，NT２１４を用いてAZスイッチが構成されている。この場合、第１アンプ２１０には第２のAZ信号NSELがNMOSトランジスタNT２１３，NT２１４のゲートに供給される。
第２アンプ２２０において、図９のPMOSトランジスタPT１２１の代わりに、NMOSトランジスタNT２２１を用いて入力端および増幅回路が構成されている。NMOSトランジスタNT２２１のソースは接地電位GNDに接続されている。
図９のNMOSトランジスタNT１２１の代わりに、PMOSトランジスタPT２２１を用いてミラー回路を形成するトランジスタが構成されている。そして、PMOSトランジスタPT２２１のソースは電源電位VDDに接続されている。
また、容量Ｃ１２１の第１電極がPMOSトランジスタPT２２１のゲートに接続されたノードND１２２に接続され、第２電極が電源電位VDDに接続されている。
さらに、図９のNMOSトランジスタNT１２２の代わりに、PMOSトランジスタPT２２２を用いてAZスイッチが構成されている。この場合、第２アンプ２２０には第１のAZ信号PSELがPMOSトランジスタPT２２２のゲートに供給される。
そして、NMOSトランジスタNT２３０が、帯域制限容量として第１アンプ２１０の出力ノードND１１２と接地電位GNDとの間に接続されている。
NMOSトランジスタNT２３０は、第１アンプ２１０においてPMOSトランジスタPT２１１，PT２１２により構成される差動対と逆の極性を有する。言い換えると、NMOSトランジスタNT２３０は、第２アンプ２２０の入力端となるNMOSトランジスタNT２２１と同じ極性を有する。
NMOSトランジスタNT２３０のゲートは、第１アンプ２１０の出力ノードND１１２に接続される。また、NMOSトランジスタNT２３０のソースおよびドレインは、接地電位GNDに接続される。
図１４は、NMOSトランジスタの容量特性を示す図である。
図１４に示されるように、NMOSトランジスタの容量値は、入力電圧が低い、つまりゲート−ソース間電圧Vgsが低い電圧にある場合には小さい。しかしながら、入力電圧が高くなり、ゲート−ソース間電圧Vgsが閾値電圧Vthを上回ると、NMOSトランジスタの容量値は急激に大きくなる。
この特性と、第１アンプ２１０の出力信号1stcompが低いレベルから高いレベルに変化することを利用して、第２アンプ２２０の出力信号2ndOUTの反転開始付近で、帯域制限容量の容量値を大きくすることができる。このとき、NMOSトランジスタNT２３０の閾値電圧Vthは、第２アンプ２２０の出力信号2ndOUTが反転を開始する直前の第１アンプ２１０の出力信号1stcompと略同じレベルに設定されているものとする。なお、NMOSトランジスタNT２３０の閾値電圧Vthは、反転開始電圧Vstartより低いレベルであればよい。
このような構成を有する図１３の比較器２００は、基本的に、図９の比較器３１と同様に動作する。ただし、図１１のタイミングチャートにおけるRAMP，1stcomp，2ndAmpの各波形は反対になる。
そして、図１３の比較器２００によれば、図９の比較器３１と同様の効果を得ることができる。
具体的には、図１３の比較器２００の構成では、GND変動によるノイズが、NMOSトランジスタNT２２１のソースに入力される他、NMOSトランジスタNT２３０を介して、NMOSトランジスタNT２２１のゲートにも入力される。そのため、相対的にゲート−ソース間電圧Vgsの変動は抑えられ、第２アンプ２２０の出力信号2ndOUTにノイズが重畳されることを抑制することができる。結果として、AD変換結果の誤差の発生を抑制することができる。
本技術は、固体撮像装置への適用に限られるものではなく、撮像装置にも適用可能である。ここで、撮像装置とは、デジタルスチルカメラやデジタルビデオカメラ等のカメラシステムや、携帯電話機等の撮像機能を有する電子機器のことをいう。なお、電子機器に搭載されるモジュール状の形態、すなわちカメラモジュールを撮像装置とする場合もある。
＜電子機器の構成例＞
ここで、図１５を参照して、本技術を適用した電子機器の構成例について説明する。
図１５に示される電子機器３００は、光学レンズ３０１、シャッタ装置３０２、固体撮像装置３０３、駆動回路３０４、および信号処理回路３０５を備えている。図１５においては、固体撮像装置３０３として、上述した本技術の固体撮像装置１を電子機器（デジタルスチルカメラ）に設けた場合の実施の形態を示す。
光学レンズ３０１は、被写体からの像光（入射光）を固体撮像装置３０３の撮像面上に結像させる。これにより、信号電荷が一定期間、固体撮像装置３０３内に蓄積される。シャッタ装置３０２は、固体撮像装置３０３に対する光照射期間および遮光期間を制御する。
駆動回路３０４は、シャッタ装置３０２および固体撮像装置３０３に、駆動信号を供給する。シャッタ装置３０２に供給される駆動信号は、シャッタ装置３０２のシャッタ動作を制御するための信号である。固体撮像装置３０３に供給される駆動信号は、固体撮像装置３０３の信号転送動作を制御するための信号である。固体撮像装置３０３は、駆動回路３０４から供給される駆動信号（タイミング信号）により信号転送を行う。信号処理回路３０５は、固体撮像装置３０３から出力された信号に対して各種の信号処理を行う。信号処理が行われた映像信号は、メモリなどの記憶媒体に記憶されたり、モニタに出力される。
本実施の形態の電子機器３００においては、固体撮像装置３０３において、AD変換結果の誤差の発生を抑制することができるため、結果として、高画質な画像を得ることができる電子機器を提供することが可能となる。
＜イメージセンサの使用例＞
最後に、本技術を適用したイメージセンサの使用例について説明する。
図１６は、上述したイメージセンサの使用例を示す図である。
上述したイメージセンサは、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。
・デジタルカメラや、カメラ機能付きの携帯機器等の、鑑賞の用に供される画像を撮影する装置
・自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置
・ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、TVや、冷蔵庫、エアーコンディショナ等の家電に供される装置
・内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置
・防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置
・肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置
・スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置
・畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
さらに、本技術は以下のような構成をとることができる。
（１）
複数の画素を有する画素部と、
前記画素から出力される画素信号と参照信号とを比較する比較器と、
前記比較器の比較時間をカウントするカウンタと
を備え、
前記比較器は、
前記画素信号と前記参照信号との比較動作を行う第１のアンプと、
第１のトランジスタを有し、前記第１のアンプの出力信号を増幅する第２のアンプと、
前記第１のトランジスタの極性と同じ極性の第２のトランジスタと
を備え、
前記第２のトランジスタのゲートは、前記第１のアンプの出力ノードに接続され、
前記第２のトランジスタのソースおよびドレインは、前記第１のトランジスタのソースと同じ固定電位に接続される
固体撮像装置。
（２）
前記第２のトランジスタがPMOSトランジスタの場合、前記第２のトランジスタのソースおよびドレインは、電源電位に接続される
（１）に記載の固体撮像装置。
（３）
前記第２のトランジスタがNMOSトランジスタの場合、前記第２のトランジスタのソースおよびドレインは、接地電位に接続される
（１）に記載の固体撮像装置。
（４）
前記第２のトランジスタの閾値電圧は、前記第２のアンプが反転を開始する直前の前記第１のアンプの出力信号と略同じレベルに設定される
（１）乃至（３）のいずれかに記載の固体撮像装置。
（５）
複数の画素を有する画素部と、
前記画素から出力される画素信号と参照信号とを比較する比較器と、
前記比較器の比較時間をカウントするカウンタと
を備え、
前記比較器は、
前記画素信号と前記参照信号との比較動作を行う第１のアンプと、
第１のトランジスタを有し、前記第１のアンプの出力信号を増幅する第２のアンプと、
前記第１のトランジスタの極性と同じ極性の第２のトランジスタと
を有し、
前記第２のトランジスタのゲートは、前記第１のアンプの出力ノードに接続され、
前記第２のトランジスタのソースおよびドレインは、前記第１のトランジスタのソースと同じ固定電位に接続される固体撮像装置
を備える電子機器。
（６）
アナログ信号と参照信号とを比較し、その結果を増幅する比較器と、
前記比較器の比較時間をカウントするカウンタと
を備え、
前記比較器は、
前記アナログ信号と前記参照信号との比較動作を行う第１のアンプと、
第１のトランジスタを有し、前記第１のアンプの出力信号を増幅する第２のアンプと、
前記第１のトランジスタの極性と同じ極性の第２のトランジスタと
を備え、
前記第２のトランジスタのゲートは、前記第１のアンプの出力ノードに接続され、
前記第２のトランジスタのソースおよびドレインは、前記第１のトランジスタのソースと同じ固定電位に接続される
AD変換装置。
１ 固体撮像装置， １１ 画素部， １５ ADC群， ３１ 比較器， ３２ カウンタ， ３３ ラッチ， ５１ 画素， １１０ 第１アンプ， １２０ 第２アンプ， PT１５０ PMOSトランジスタ， ２００ 比較器， ２１０ 第１アンプ， ２２０ 第２アンプ， NT２３０ NMOSトランジスタ， ３００ 電子機器， ３０３ 固体撮像装置

Claims (30)

  1. 光量に応じてアナログ信号を出力する画素を含む複数の画素と、
    前記画素に接続された画素信号線を含む複数の画素信号線と、
    複数の比較器と
    を備え、
    前記複数の比較器に含まれる比較器は、
    前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、
    前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、
    ゲートが前記出力ノードと前記第３のトランジスタとの間に接続され、ソースとドレインが電源電位を受けるように構成された第４のトランジスタと
    を有する
    固体撮像装置。
  2. 前記第１のアンプは、前記電源電位を受けるように構成された第５のトランジスタをさらに含む
    請求項１に記載の固体撮像装置。
  3. 前記第３のトランジスタはさらに、前記電源電位を受けるように構成される
    請求項２に記載の固体撮像装置。
  4. 前記第３のトランジスタのゲートは、前記第１のアンプの前記出力ノードからの出力を受けるように構成される
    請求項３に記載の固体撮像装置。
  5. 前記第４のトランジスタの極性は、前記第１のトランジスタおよび前記第２のトランジスタの少なくとも一方の極性と反対である
    請求項１に記載の固体撮像装置。
  6. 前記第４のトランジスタの極性と前記第３のトランジスタの極性は同じである
    請求項１に記載の固体撮像装置。
  7. 前記第４のトランジスタは、前記第１のアンプの前記出力ノードからの出力に応じて変化する容量値を有するように構成される
    請求項１に記載の固体撮像装置。
  8. 前記第４のトランジスタは、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の電圧に応じて変化する容量値を有するように構成される
    請求項１に記載の固体撮像装置。
  9. 前記第４のトランジスタの前記容量値は、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の前記電圧が閾値電圧を超えることに応じて増加する
    請求項８に記載の固体撮像装置。
  10. 前記閾値電圧は、前記第２のアンプの出力信号が反転を開始するレベルに対応する反転開始電圧以上である
    請求項９に記載の固体撮像装置。
  11. 光量に応じてアナログ信号を出力する画素を含む複数の画素と、
    前記画素に接続された画素信号線を含む複数の画素信号線と、
    複数の比較器と
    を備え、
    前記複数の比較器に含まれる比較器は、
    前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、
    前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、
    ゲートが前記第１のアンプと前記第３のトランジスタに接続され、ソースとドレインが外部電位を受けるように構成された第４のトランジスタと
    を有する
    固体撮像装置。
  12. 前記第１のアンプは、電源電位を受けるように構成された第５のトランジスタをさらに含む
    請求項１１に記載の固体撮像装置。
  13. 前記第３のトランジスタはさらに、前記電源電位を受けるように構成される
    請求項１２に記載の固体撮像装置。
  14. 前記第３のトランジスタのゲートは、前記第１のアンプの前記出力ノードからの出力を受けるように構成される
    請求項１３に記載の固体撮像装置。
  15. 前記第４のトランジスタの極性は、前記第１のトランジスタおよび前記第２のトランジスタの少なくとも一方の極性と反対である
    請求項１１に記載の固体撮像装置。
  16. 前記第４のトランジスタの極性と前記第３のトランジスタの極性は同じである
    請求項１１に記載の固体撮像装置。
  17. 前記第４のトランジスタは、前記第１のアンプの前記出力ノードからの出力に応じて変化する容量値を有するように構成される
    請求項１１に記載の固体撮像装置。
  18. 前記第４のトランジスタは、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の電圧に応じて変化する容量値を有するように構成される
    請求項１１に記載の固体撮像装置。
  19. 前記第４のトランジスタの前記容量値は、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の前記電圧が閾値電圧を超えることに応じて増加する
    請求項１８に記載の固体撮像装置。
  20. 前記閾値電圧は、前記第２のアンプの出力信号が反転を開始するレベルに対応する反転開始電圧以上である
    請求項１９に記載の固体撮像装置。
  21. 光学系と、
    固体撮像装置と
    を備え、
    前記固体撮像装置は、
    光量に応じてアナログ信号を出力する画素を含む複数の画素と、
    前記画素に接続された画素信号線を含む複数の画素信号線と、
    複数の比較器と
    を備え、
    前記複数の比較器に含まれる比較器は、
    前記アナログ信号に基づく信号を受けるように構成された第１のトランジスタ、および、参照信号を受けるように構成された第２のトランジスタを含む第１のアンプと、
    前記第１のアンプの出力ノードからの出力を受けるように構成された第３のトランジスタを含む第２のアンプと、
    ゲートが前記出力ノードと前記第３のトランジスタとの間に接続され、ソースとドレインが電源電位を受けるように構成された第４のトランジスタと
    を有する
    電子機器。
  22. 前記第１のアンプは、前記電源電位を受けるように構成された第５のトランジスタをさらに含む
    請求項２１に記載の電子機器。
  23. 前記第３のトランジスタはさらに、前記電源電位を受けるように構成される
    請求項２２に記載の電子機器。
  24. 前記第３のトランジスタのゲートは、前記第１のアンプの前記出力ノードからの出力を受けるように構成される
    請求項２３に記載の電子機器。
  25. 前記第４のトランジスタの極性は、前記第１のトランジスタおよび前記第２のトランジスタの少なくとも一方の極性と反対である
    請求項２１に記載の電子機器。
  26. 前記第４のトランジスタの極性と前記第３のトランジスタの極性は同じである
    請求項２１に記載の電子機器。
  27. 前記第４のトランジスタは、前記第１のアンプの前記出力ノードからの出力に応じて変化する容量値を有するように構成される
    請求項２１に記載の電子機器。
  28. 前記第４のトランジスタは、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の電圧に応じて変化する容量値を有するように構成される
    請求項２１に記載の電子機器。
  29. 前記第４のトランジスタの前記容量値は、前記第４のトランジスタの前記ゲートと前記第４のトランジスタの前記ソースとの間の前記電圧が閾値電圧を超えることに応じて増加する
    請求項２８に記載の電子機器。
  30. 前記閾値電圧は、前記第２のアンプの出力信号が反転を開始するレベルに対応する反転開始電圧以上である
    請求項２９に記載の電子機器。
JP2020121260A 2015-04-06 2020-07-15 固体撮像装置および電子機器 Active JP6838675B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015077902 2015-04-06
JP2015077902 2015-04-06

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017511526A Division JP6743809B2 (ja) 2015-04-06 2016-03-23 固体撮像装置、電子機器、およびａｄ変換装置

Publications (2)

Publication Number Publication Date
JP2020188477A JP2020188477A (ja) 2020-11-19
JP6838675B2 true JP6838675B2 (ja) 2021-03-03

Family

ID=57072293

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017511526A Active JP6743809B2 (ja) 2015-04-06 2016-03-23 固体撮像装置、電子機器、およびａｄ変換装置
JP2020121260A Active JP6838675B2 (ja) 2015-04-06 2020-07-15 固体撮像装置および電子機器

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017511526A Active JP6743809B2 (ja) 2015-04-06 2016-03-23 固体撮像装置、電子機器、およびａｄ変換装置

Country Status (8)

Country Link
US (3) US10298861B2 (ja)
EP (1) EP3282688B1 (ja)
JP (2) JP6743809B2 (ja)
CN (3) CN109039334A (ja)
ES (1) ES2793050T3 (ja)
PL (1) PL3282688T3 (ja)
TW (1) TWI669964B (ja)
WO (1) WO2016163228A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI669964B (zh) 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device
JP6195142B1 (ja) * 2017-01-30 2017-09-13 テックポイント インクＴｅｃｈｐｏｉｎｔ，Ｉｎｃ． Ａｄ変換装置及び撮像装置
JP2021158396A (ja) * 2018-06-28 2021-10-07 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子機器
TWI826459B (zh) 2018-07-09 2023-12-21 日商索尼半導體解決方案公司 比較器及攝像裝置
CN109167942A (zh) * 2018-09-04 2019-01-08 深圳阜时科技有限公司 一种模数转换器和控制方法及成像装置
US11316527B2 (en) * 2018-12-20 2022-04-26 Canon Kabushiki Kaisha AD converter
JP7338974B2 (ja) * 2019-01-11 2023-09-05 ブリルニクス シンガポール プライベート リミテッド 固体撮像装置、固体撮像装置の駆動方法、および電子機器
US10890482B2 (en) * 2019-01-18 2021-01-12 Himax Imaging Limited Pixel circuit for generating an output signal in response to incident radiation
KR20200105187A (ko) * 2019-02-28 2020-09-07 에스케이하이닉스 주식회사 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
KR20210046102A (ko) * 2019-10-17 2021-04-28 삼성전자주식회사 이미지 센서
DE112021003350T5 (de) * 2020-06-23 2023-04-20 Sony Semiconductor Solutions Corporation Fotodetektionsvorrichtung und elektronische einrichtung
KR20220033255A (ko) * 2020-09-09 2022-03-16 에스케이하이닉스 주식회사 아날로그-디지털 변환 회로 및 이미지 센서
US11881492B2 (en) * 2022-01-13 2024-01-23 Semiconductor Components Industries, Llc Transistor structures

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0630262A (ja) * 1992-07-09 1994-02-04 Matsushita Electric Ind Co Ltd 画像信号処理回路
JP2854830B2 (ja) * 1996-02-06 1999-02-10 東芝ケミカル株式会社 感光性重合体組成物およびパターン形成方法
JP2001078417A (ja) * 1999-09-06 2001-03-23 Matsushita Electric Ind Co Ltd リニアアクチュエータ
JP3790076B2 (ja) 1999-11-15 2006-06-28 株式会社東芝 アナログ同期回路
JP4197217B2 (ja) * 2000-05-08 2008-12-17 株式会社半導体エネルギー研究所 装置
JP2002124858A (ja) 2000-08-10 2002-04-26 Nec Corp 遅延回路および方法
WO2003005707A1 (en) * 2001-07-03 2003-01-16 Sony Corporation Solid-state imaging device and its driving method
US20040183932A1 (en) * 2003-01-30 2004-09-23 Matsushita Electric Industrial Co., Ltd. Solid state imaging device
JP4155568B2 (ja) * 2003-08-07 2008-09-24 キヤノン株式会社 固体撮像装置及びカメラ
US7541627B2 (en) * 2004-03-08 2009-06-02 Foveon, Inc. Method and apparatus for improving sensitivity in vertical color CMOS image sensors
JP4615472B2 (ja) * 2006-04-03 2011-01-19 ソニー株式会社 物理量分布検出装置および撮像装置
KR100886630B1 (ko) 2006-11-02 2009-03-09 주식회사 하이닉스반도체 반도체 소자의 지연 회로
JP4843461B2 (ja) * 2006-11-13 2011-12-21 株式会社東芝 固体撮像装置
JP2008271159A (ja) * 2007-04-19 2008-11-06 Matsushita Electric Ind Co Ltd 固体撮像装置
JP4311482B2 (ja) 2007-05-17 2009-08-12 ソニー株式会社 撮像回路、ｃｍｏｓセンサ、および撮像装置
JP4569647B2 (ja) * 2008-03-18 2010-10-27 ソニー株式会社 Ａｄ変換装置、ａｄ変換方法、固体撮像素子、およびカメラシステム
JP4986299B2 (ja) * 2008-04-10 2012-07-25 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置のタイミング調整方法
JP5407264B2 (ja) 2008-10-09 2014-02-05 ソニー株式会社 固体撮像素子およびカメラシステム
JP5412639B2 (ja) 2008-10-31 2014-02-12 国立大学法人東京工業大学 比較器及びアナログデジタル変換器
JP5241454B2 (ja) * 2008-12-01 2013-07-17 キヤノン株式会社 固体撮像装置及びそれを用いた撮像システム
WO2011030391A1 (ja) * 2009-09-11 2011-03-17 パナソニック株式会社 アナログ・デジタル変換器、イメージセンサシステム、カメラ装置
JP2011239068A (ja) * 2010-05-07 2011-11-24 Toshiba Corp 固体撮像装置
US8390488B2 (en) * 2010-08-31 2013-03-05 Texas Instruments Incorporated Non-linearity correction that is independent of input common mode, temperature variation, and process variation
US9257468B2 (en) * 2012-11-21 2016-02-09 Olympus Corporation Solid-state imaging device, imaging device, and signal reading medium that accumulates an amplified signal without digitization
JP5868065B2 (ja) * 2011-08-05 2016-02-24 キヤノン株式会社 撮像装置
JP6056126B2 (ja) * 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
JP5963421B2 (ja) * 2011-11-17 2016-08-03 オリンパス株式会社 固体撮像装置および撮像装置
JP2013172270A (ja) * 2012-02-20 2013-09-02 Sony Corp 比較器、ａｄ変換器、固体撮像装置、カメラシステム、および電子機器
JP5814818B2 (ja) 2012-02-21 2015-11-17 株式会社日立製作所 固体撮像装置
JP5953074B2 (ja) 2012-03-08 2016-07-13 オリンパス株式会社 撮像装置
US9521337B1 (en) 2012-07-13 2016-12-13 Rambus Inc. Reset-marking pixel sensor
JP5941783B2 (ja) 2012-08-03 2016-06-29 オリンパス株式会社 撮像装置
JP6037873B2 (ja) * 2013-02-06 2016-12-07 オリンパス株式会社 固体撮像装置および撮像装置
JP6132283B2 (ja) * 2013-05-17 2017-05-24 Ｎｌｔテクノロジー株式会社 増幅回路および増幅回路を用いたイメージセンサ
JP6121837B2 (ja) * 2013-08-02 2017-04-26 ソニーセミコンダクタソリューションズ株式会社 撮像素子
JP5641112B2 (ja) * 2013-08-28 2014-12-17 ソニー株式会社 固体撮像素子およびカメラシステム
KR102210539B1 (ko) 2013-12-26 2021-02-01 삼성전자주식회사 상관 이중 샘플링 회로, 이를 포함하는 아날로그-디지털 컨버터, 및 이미지 센서
JP6180318B2 (ja) * 2013-12-27 2017-08-16 ソニーセミコンダクタソリューションズ株式会社 コンパレータ回路
KR102167001B1 (ko) 2014-04-04 2020-10-19 에스케이하이닉스 주식회사 반도체 소자의 레이아웃 및 그 방법
JP6249881B2 (ja) * 2014-05-22 2017-12-20 オリンパス株式会社 固体撮像装置および撮像装置
JP6109125B2 (ja) * 2014-08-20 2017-04-05 キヤノン株式会社 半導体装置、固体撮像装置、および撮像システム
TWI669964B (zh) 2015-04-06 2019-08-21 日商新力股份有限公司 Solid-state imaging device, electronic device, and AD conversion device

Also Published As

Publication number Publication date
WO2016163228A1 (ja) 2016-10-13
CN107431773A (zh) 2017-12-01
US10356345B2 (en) 2019-07-16
US20180278864A1 (en) 2018-09-27
US20180109746A1 (en) 2018-04-19
US20180109744A1 (en) 2018-04-19
US10015419B2 (en) 2018-07-03
EP3282688B1 (en) 2020-04-29
JP2020188477A (ja) 2020-11-19
TWI669964B (zh) 2019-08-21
PL3282688T3 (pl) 2020-11-16
CN110351498B (zh) 2020-08-18
EP3282688A1 (en) 2018-02-14
JP6743809B2 (ja) 2020-08-19
US10298861B2 (en) 2019-05-21
EP3282688A4 (en) 2018-09-19
CN110351498A (zh) 2019-10-18
ES2793050T3 (es) 2020-11-12
CN109039334A (zh) 2018-12-18
JPWO2016163228A1 (ja) 2018-02-08
TW201637435A (zh) 2016-10-16
CN107431773B (zh) 2020-02-18

Similar Documents

Publication Publication Date Title
JP6838675B2 (ja) 固体撮像装置および電子機器
WO2016147885A1 (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
US10499000B2 (en) Image sensor, electronic device, control device, control method, and program
JP6991704B2 (ja) 固体撮像素子およびその制御方法、並びに電子機器
CN109478891B (zh) Ad转换装置、ad转换方法、图像传感器和电子设备
WO2016114153A1 (ja) 固体撮像装置、駆動方法、及び、電子機器
WO2016158484A1 (ja) 固体撮像装置および電子機器
WO2019026632A1 (ja) 固体撮像素子および撮像装置
JP2016092662A (ja) 処理装置、処理方法、イメージセンサ、及び、電子機器
JP2017175345A (ja) 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器
WO2020111100A1 (ja) 固体撮像装置及び電子機器
JP7005493B2 (ja) 固体撮像素子および固体撮像素子の動作方法、撮像装置、並びに電子機器
JP6954268B2 (ja) 固体撮像装置、信号処理方法、および電子機器
JP6746579B2 (ja) 撮像素子、及び、電子機器
JP6740230B2 (ja) 固体撮像装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200715

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200715

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200722

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210125

R151 Written notification of patent or utility model registration

Ref document number: 6838675

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151