JPWO2016203525A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2016203525A1
JPWO2016203525A1 JP2017524162A JP2017524162A JPWO2016203525A1 JP WO2016203525 A1 JPWO2016203525 A1 JP WO2016203525A1 JP 2017524162 A JP2017524162 A JP 2017524162A JP 2017524162 A JP2017524162 A JP 2017524162A JP WO2016203525 A1 JPWO2016203525 A1 JP WO2016203525A1
Authority
JP
Japan
Prior art keywords
circuit
signal
capacitor
voltage
amplifier circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017524162A
Other languages
English (en)
Inventor
靖也 原田
靖也 原田
雅人 大澤
雅人 大澤
加藤　秀樹
秀樹 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Olympus Corp
Original Assignee
Olympus Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp filed Critical Olympus Corp
Publication of JPWO2016203525A1 publication Critical patent/JPWO2016203525A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45188—Non-folded cascode stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45636—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by using feedback means
    • H03F3/45641—Measuring at the loading circuit of the differential amplifier
    • H03F3/45659—Controlling the loading circuit of the differential amplifier
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45288—Differential amplifier with circuit arrangements to enhance the transconductance
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45424—Indexing scheme relating to differential amplifiers the CMCL comprising a comparator circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45514—Indexing scheme relating to differential amplifiers the FBC comprising one or more switched capacitors, and being coupled between the LC and the IC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45551—Indexing scheme relating to differential amplifiers the IC comprising one or more switched capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H03M1/1061—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values using digitally programmable trimming circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

消費電流を抑制しつつ、画素信号の信号レベルを所望の電源電圧系の回路に適合する信号レベルに変換することができる半導体装置を提供する。半導体装置は、入力信号をサンプリングして増幅する増幅回路と、前記増幅回路の出力信号に応答して作動する後段回路と、を備える。前記増幅回路は、サンプリングされた前記入力信号を、第１の基準電圧を基準とした信号として保持するサンプリング容量と、前記サンプリング容量に保持された信号が転送される帰還容量と、前記サンプリング容量に保持された信号を前記サンプリング容量と前記帰還容量との比率に応じて増幅し、第２の基準電圧を基準とした信号として出力する演算増幅回路と、を備える。

Description

本発明は、半導体装置に関し、更に詳しくは、消費電流を抑制するための技術に関する。
従来、例えばデジタルカメラ等の撮像装置に用いられる半導体装置は、画素の出力信号（画素信号）に対して相関二重サンプリング処理を施す回路、相関二重サンプリング処理が施された画素信号を増幅する増幅回路、増幅された画素信号をＡ／Ｄ変換するＡ／Ｄ変換回路等を備えている。この種の半導体装置では、画素信号のダイナミックレンジを確保する必要上、画素や増幅回路を高い電源電圧で動作させており、また、低消費電力化を実現する必要上、Ａ／Ｄ変換回路を低い電源電圧で動作させている。このため、この種の半導体装置は、画素の出力信号の信号レベルを低電源電圧系のＡ／Ｄ変換回路に適合する信号レベルに変換するためのレベルシフト回路を備えている（特許文献１）。
日本国特開２０００−２２４４９５号公報
一般に、上述のレベルシフト回路は、定電流源を負荷回路として備えたソースフォロワ回路から構成されている。このため、レベルシフト回路において定常的にアイドリング電流が発生し、消費電流が増加するという問題がある。
本発明は、消費電流を抑制しつつ、画素信号の信号レベルを所望の電源電圧系の回路に適合する信号レベルに変換することができる半導体装置を提供する。
本発明の第１の態様に係る半導体装置は、入力信号をサンプリングして増幅する増幅回路と、前記増幅回路の出力信号に応答して作動する後段回路と、を備え、前記増幅回路は、サンプリングされた前記入力信号を、第１の基準電圧を基準とした信号として保持するサンプリング容量と、前記サンプリング容量に保持された信号が転送される帰還容量と、前記サンプリング容量に保持された信号を前記サンプリング容量と前記帰還容量との比率に応じて増幅し、第２の基準電圧を基準とした信号として出力する演算増幅回路と、を備えている。
本発明の第２の態様によれば、上記第１の態様において、前記第１の基準電圧は、前記第２の基準電圧よりも高い電圧であってもよい。
本発明の第３の態様によれば、上記第１の態様または上記第２の態様において、前記第１の基準電圧は、前記演算増幅回路に供給される第１の電源電圧の４分の１から４分の３の範囲内の電圧に設定され、前記第２の基準電圧は、前記後段回路に供給される第２の電源電圧の４分の１から４分の３の範囲内の電圧に設定されてもよい。
本発明の第４の態様によれば、上記第１の態様から上記第３の態様の何れかにおいて、前記演算増幅回路の出力信号の電圧を所定電圧以下に制限するクリップ回路を更に備えてもよい。
本発明の第５の態様によれば、上記第４の態様において、前記クリップ回路は、前記演算増幅回路の出力信号の電圧が前記後段回路に供給される第２の電源電圧を超えた場合に発生する過電流を検出する過電流検出回路と、前記過電流を吸収する過電流吸収回路と、を備えてもよい。
本発明の第６の態様によれば、上記第１の態様から上記第５の態様の何れかにおいて、行列状に配置された複数の画素を更に備え、前記増幅回路は、前記複数の画素列に対して１個以上配置されてもよい。
本発明の第７の態様によれば、上記第１の態様から上記第６の態様の何れかにおいて、前記後段回路は、逐次比較型Ａ／Ｄ変換回路であってもよい。
本発明の第８の態様によれば、上記第１の態様から上記第７の態様の何れかにおいて、前記演算増幅回路は、トランスコンダクタンスアンプであってもよい。
本発明の第９の態様によれば、上記第８の態様において、前記トランスコンダクタンスアンプは、テレスコピック型のトランスコンダクタンスアンプであってもよい。
上記各態様の半導体装置によれば、消費電流を抑制しつつ、画素信号の信号レベルを所望の電源電圧系の回路に適合する信号レベルに変換することができる。
本発明の第１の実施形態による半導体装置の構成例を示す図である。 本発明の第１の実施形態による半導体装置が備える演算増幅回路の構成例を示す図である。 本発明の第１の実施形態による半導体装置の動作例を説明するためのタイミングチャートである。 本発明の第２の実施形態による半導体装置の構成例を示す図である。 本発明の第２の実施形態による半導体装置が備える過電流検出回路の構成例を示す図である。 本発明の第３の実施形態による半導体装置が備える逐次比較型Ａ／Ｄ変換回路の構成例を示すブロック図である。 本発明の第３の実施形態による逐次比較型Ａ／Ｄ変換回路が備えるサンプリング回路および容量性ＤＡＣ回路の構成例を示す回路図である。 本発明の第３の実施形態による逐次比較型Ａ／Ｄ変換回路が備える減衰容量の構成例を示す図であり、（Ａ）は概略図であり、（Ｂ）は詳細図である。 本発明の第３の実施形態による逐次比較型Ａ／Ｄ変換回路の動作例を示すタイミングチャートである。 本発明の第３の実施形態による逐次比較型Ａ／Ｄ変換回路の減衰容量を構成する可変容量の容量値の調整原理を説明するための図である。
図面を参照し、本発明の実施形態を説明する。
（第１の実施形態）
図１は、本発明の第１の実施形態による半導体装置１０の構成例を示す図である。
半導体装置１０は、画素アレイ１１と、増幅回路１２と、後段回路１３とから構成されている。画素アレイ１１は、行列状に配置された複数の画素（Ｐ１，Ｐ２など）から構成される。画素アレイ１１は、図示しない光学系により結像された光像を光電変換して画素信号を増幅回路１２に出力する。増幅回路１２は、画素アレイ１１から入力される画素信号を入力信号としてサンプリングして増幅するための要素である。
増幅回路１２は、画素アレイ１１内の各画素から画素信号として出力されるリセット信号および映像信号の差分を増幅して出力する。ここで、リセット信号および映像信号は、相関二重サンプリング処理で用いられる画素信号であり、このうち、リセット信号は、映像信号を読み出す前の初期状態での画素信号であり、映像信号は、上記リセット信号に重畳された映像成分を含む画素信号である。後段回路１３は、増幅回路１２の出力信号に応答して作動する要素である。第１の実施形態では、後段回路１３は、増幅回路１２の出力信号をアナログ／デジタル変換（以下、Ａ／Ｄ変換と称す。）するＡ／Ｄ変換回路１００から構成されている。Ａ／Ｄ変換回路１００の出力信号は、図示しない任意のデジタル信号処理回路に供給される。
なお、半導体装置１０は、その構成要素として、増幅回路１２のみを備えてもよく、増幅回路１２及び後段回路１３を備えてもよい。また、Ａ／Ｄ変換回路の回路形式は任意であるが、低消費電力化および低電源電圧化の観点から、アナログ形式よりもデジタル形式のＡ／Ｄ変換回路が望ましい。
増幅回路１２の構成を詳細に説明する。
増幅回路１２は、複数の画素列に対して１個以上配置されている。図１では１個の増幅回路１２が配置された例が示されているが、２個以上の増幅回路１２が配置されてもよい。
増幅回路１２は、画素アレイ１１を構成する画素Ｐ１が属する画素列から入力される画素信号をサンプリングするためのサンプリング回路ＳＭＰ１と、画素アレイ１１を構成する画素Ｐ２が属する画素列から入力される画素信号をサンプリングするためのサンプリング回路ＳＭＰ２と、上記サンプリング回路ＳＭＰ１，ＳＭＰ２から出力される各画素信号に含まれるリセット信号と映像信号の差信号を増幅する差信号増幅回路ＤＡとを備えている。後述するように、増幅回路１２による増幅は、サンプリング回路ＳＭＰ１を構成するサンプリング容量Ｃ１Ｒ，Ｃ１Ｓと、差信号増幅回路ＤＡを構成する帰還容量ＣＲ，ＣＳとの比率に応じて実施される。
図１に示す制御信号ＳＨＲ，ＳＨＳ，ＣＢ１，ＣＢ１ｂ，φ１，φ２などの制御信号は、図示しない制御信号生成回路から出力される。
サンプリング回路ＳＭＰ１は、サンプリング容量Ｃ１Ｒ，Ｃ１Ｓと、スイッチＳＷ１１，ＳＷ１２Ｒ，ＳＷ１２Ｓ，ＳＷ１３Ｒ，ＳＷ１３Ｓ，ＳＷ１４Ｒ，ＳＷ１４Ｓとを備えている。スイッチＳＷ１２Ｒの第１端子とスイッチＳＷ１２Ｓの第１端子は、画素Ｐ１が属する画素列の信号線に共通接続されている。スイッチＳＷ１２Ｒの第２端子とスイッチＳＷ１２Ｓの第２端子との間にはスイッチＳＷ１１が接続されている。スイッチＳＷ１２Ｒは、画素Ｐ１が属する画素列から画素信号として供給されるリセット信号をサンプリングしてサンプリング容量Ｃ１Ｒに保持させる要素である。スイッチＳＷ１２Ｒの第２端子には、サンプリング容量Ｃ１Ｒの第１電極が接続されている。サンプリング容量Ｃ１Ｒの第２電極と第１の基準電圧ＶＣＭ１との間にはスイッチＳＷ１４Ｒが接続されている。サンプリング容量Ｃ１Ｒの第２電極には、スイッチＳＷ１３Ｒの第１端子が接続されている。スイッチＳＷ１３Ｒは、サンプリング容量Ｃ１Ｒに保持された信号の電荷を帰還容量ＣＲに転送するための要素である。スイッチＳＷ１３Ｒが閉状態に制御されると、サンプリング容量Ｃ１Ｒに保持された信号がスイッチＳＷ１３Ｒを通じて帰還容量ＣＲに転送される。
スイッチＳＷ１２Ｓは、画素Ｐ１が属する画素列から画素信号として供給される映像信号をサンプリングしてサンプリング容量Ｃ１Ｓに保持させる要素である。スイッチＳＷ１２Ｓの第２端子には、サンプリング容量Ｃ１Ｓの第１電極が接続されている。サンプリング容量Ｃ１Ｓの第２電極と第１の基準電圧ＶＣＭ１との間にはスイッチＳＷ１４Ｓが接続されている。サンプリング容量Ｃ１Ｓの第２電極には、スイッチＳＷ１３Ｓの第１端子が接続されている。スイッチＳＷ１３Ｓは、サンプリング容量Ｃ１Ｓに保持された信号の電荷を帰還容量ＣＳに転送するための要素である。スイッチＳＷ１３Ｓが閉状態に制御されると、サンプリング容量Ｃ１Ｓに保持された信号がスイッチＳＷ１３Ｓを通じて帰還容量ＣＳに転送される。
ここで、スイッチＳＷ１２Ｒの開閉は、制御信号ＳＨＲにより制御され、スイッチＳＷ１２Ｓの開閉は、制御信号ＳＨＳにより制御される。スイッチＳＷ１１，ＳＷ１３Ｒ，ＳＷ１３Ｓの開閉は、図示しない制御信号ＣＢ１により制御され、スイッチＳＷ１４Ｒ，ＳＷ１４Ｓの開閉は、図示しない制御信号ＣＢ１ｂ（制御信号ＣＢ１の反転信号）により制御される。
サンプリング回路ＳＭＰ２は、サンプリング回路ＳＭＰ１と同様に構成される。
サンプリング回路ＳＭＰ２は、サンプリング容量Ｃ２Ｒ，Ｃ２Ｓと、スイッチＳＷ２１，ＳＷ２２Ｒ，ＳＷ２２Ｓ，ＳＷ２３Ｒ，ＳＷ２３Ｓ，ＳＷ２４Ｒ，ＳＷ２４Ｓとを備えている。スイッチＳＷ２２Ｒの第１端子とスイッチＳＷ２２Ｓの第１端子は、画素Ｐ２が属する画素列の信号線に共通接続されている。スイッチＳＷ２２Ｒの第２端子とスイッチＳＷ２Ｓの第２端子との間にはスイッチＳＷ２１が接続されている。スイッチＳＷ２２Ｒは、画素Ｐ２が属する画素列から画素信号として供給されるリセット信号をサンプリングしてサンプリング容量Ｃ２Ｒに転送する要素である。スイッチＳＷ２２Ｒの第２端子には、サンプリング容量Ｃ２Ｒの第１電極が接続されている。サンプリング容量Ｃ２Ｒの第２電極と第１の基準電圧ＶＣＭ１との間にはスイッチＳＷ２４Ｒが接続されている。サンプリング容量Ｃ２Ｒの第２電極には、スイッチＳＷ２３Ｒの第１端子が接続されている。スイッチＳＷ２３Ｒは、サンプリング容量Ｃ２Ｒに保持された信号の電荷を帰還容量ＣＲに転送するための要素である。
スイッチＳＷ２２Ｓの第２端子には、サンプリング容量Ｃ２Ｓの第１電極が接続されている。スイッチＳＷ２２Ｓは、画素Ｐ２が属する画素列から画素信号として供給される映像信号をサンプリングしてサンプリング容量Ｃ２Ｓに保持させる要素である。サンプリング容量Ｃ２Ｓの第２電極と第１の基準電圧ＶＣＭ１との間にはスイッチＳＷ２４Ｓが接続されている。サンプリング容量Ｃ２Ｓの第２電極には、スイッチＳＷ２３Ｓの第１端子が接続されている。スイッチＳＷ２３Ｓは、サンプリング容量Ｃ２Ｓに保持された信号の電荷を帰還容量ＣＳに転送するための要素である。
ここで、スイッチＳＷ２２Ｒの開閉は、制御信号ＳＨＲにより制御され、スイッチＳＷ２２Ｓの開閉は、制御信号ＳＨＳにより制御される。スイッチＳＷ２１,ＳＷ２３Ｒ，ＳＷ２３Ｓの開閉は、図示しない制御信号ＣＢ２により制御され、スイッチＳＷ２４Ｒ，ＳＷ２４Ｓの開閉は、図示しない制御信号ＣＢ２ｂ（制御信号ＣＢ２の反転信号）により制御される。
なお、図１の例では、二つのサンプリング回路ＳＭＰ１，ＳＭＰ２が例示されているが、画素アレイ１１を構成する複数の画素列のそれぞれに対し、サンプリング回路ＳＭＰ１，ＳＭＰ２と同様のサンプリング回路が個別に設けられている。サンプリング回路ＳＭＰ１，ＳＭＰ２は、画素アレイ１１から出力される画素信号を選択するためのカラム回路として機能する要素でもある。
差信号増幅回路ＤＡは、帰還容量ＣＲ，ＣＳ、スイッチＳＷ１Ｒ，ＳＷ１Ｓ，ＳＷ２Ｒ，ＳＷ２Ｓ，ＳＷ３Ｒ，ＳＷ３Ｓ，ＳＷ４Ｒ，ＳＷ４Ｓ、演算増幅回路Ａを備えている。
帰還容量ＣＲの第１電極には、上述したサンプリング回路ＳＭＰ１を構成するスイッチＳＷ１３Ｒの第２端子と、上述したサンプリング回路ＳＭＰ２を構成するスイッチＳＷ２３Ｒの第２端子とが共通接続されている。帰還容量ＣＲの第１電極と第１の基準電圧ＶＣＭ１との間には、スイッチＳＷ１Ｒが接続されている。帰還容量ＣＲの第１電極と演算増幅回路Ａの反転入力部との間には、スイッチＳＷ３Ｒが接続されている。演算増幅回路Ａの反転入力部と第１の基準電圧ＶＣＭ１との間には、スイッチＳＷ４Ｒが接続されている。帰還容量ＣＲの第２電極と第２の基準電圧ＶＣＭ２との間には、スイッチＳＷ２Ｒが接続されている。帰還容量ＣＲの第２電極は、演算増幅回路Ａの非反転出力部に接続されている。
帰還容量ＣＳの第１電極には、上述したサンプリング回路ＳＭＰ１を構成するスイッチＳＷ１３Ｓの第２端子と、上述したサンプリング回路ＳＭＰ２を構成するスイッチＳＷ２３Ｓの第２端子とが共通接続されている。帰還容量ＣＳの第１電極と第１の基準電圧ＶＣＭ１との間には、スイッチＳＷ１Ｓが接続されている。帰還容量ＣＳの第１電極と演算増幅回路Ａの非反転入力部との間には、スイッチＳＷ３Ｓが接続されている。演算増幅回路Ａの非反転入力部と第１の基準電圧ＶＣＭ１との間には、スイッチＳＷ４Ｓが接続されている。帰還容量ＣＳの第２電極と第２の基準電圧ＶＣＭ２との間には、スイッチＳＷ２Ｓが接続されている。帰還容量ＣＳの第２電極は、演算増幅回路Ａの反転出力部に接続されている。ここで、スイッチＳＷ１Ｒ，ＳＷ１Ｓ，ＳＷ２Ｒ，ＳＷ２Ｓ，ＳＷ４Ｒ，ＳＷ４Ｓの開閉は、図示しない制御信号φ１により制御され、スイッチＳＷ３Ｒ，ＳＷ３Ｓの開閉は、図示しない制御信号φ２により制御される。
差信号増幅回路ＤＡを構成する演算増幅回路Ａの非反転出力部および反転出力部から、それぞれ、出力電圧ＶＯＵＴＰおよび出力電圧ＶＯＵＴＮが出力される。演算増幅回路Ａの出力電圧ＶＯＵＴＰと出力電圧ＶＯＵＴＮとは、後段回路１３を構成するＡ／Ｄ変換回路１００に入力され、演算増幅回路Ａの出力電圧ＶＯＵＴＰと出力電圧ＶＯＵＴＮとの差信号がデジタル信号に変換される。
増幅回路１２は、所謂スイッチドキャパシタ回路として構成され、画素アレイ１１から画素信号として入力されるリセット信号と映像信号との差信号を離散的に増幅処理して後段回路１３（Ａ／Ｄ変換回路１００）に出力する。
第１の実施形態では、第２の基準電圧ＶＣＭ２は、第１の基準電圧ＶＣＭ１よりも低い電圧である。換言すれば、第１の基準電圧ＶＣＭ１は、第２の基準電圧ＶＣＭ２よりも高い電圧である。図１の構成では、第１の基準電圧ＶＣＭ１および第２の基準電圧ＶＣＭ２を用いたことにより、サンプリング容量Ｃ１Ｒ，Ｃ１Ｓ，Ｃ２Ｒ，Ｃ２Ｓと帰還容量ＣＲ，ＣＳとの間のノードの電圧は、第１の基準電圧ＶＣＭ１に初期化され、出力電圧ＶＯＵＴＰ，ＶＯＵＴＮが第２の基準電圧ＶＣＭ２に初期化される。
図２は、本発明の第１の実施形態による半導体装置１０が備える演算増幅回路Ａの構成例を示す図である。図２に示す演算増幅回路Ａは、トランスコンダクタンスアンプ(Operational trans-conductance amplifier)の一種であるテレスコピック(Telescopic)型のトランスコンダクタンスアンプである。ただし、この例に限定されず、演算増幅回路Ａは、任意の回路形式のアンプから構成され得る。
演算増幅回路Ａは、入力差動対を形成するトランジスタＭ１１，Ｍ１２（Ｐ型電界効果トランジスタ）と、入力差動対に対するカスコード回路を形成するトランジスタＭ１３，Ｍ１４（Ｐ型電界効果トランジスタ）と、能動負荷を形成するトランジスタＭ１５，Ｍ１６（Ｎ型電界効果トランジスタ）と、能動負荷に対するカスコード回路を形成するトランジスタＭ１７，Ｍ１８（Ｎ型電界効果トランジスタ）と、定電流源を形成するトランジスタＭ１９（Ｐ型電界効果トランジスタ）と、バイアス発生回路ＢＧと、コモンモード帰還回路（ＣＭＦＢ：Ｃｏｍｍｏｎ Ｍｏｄｅ ＦｅｅｄＢａｃｋ）ＣＦとから構成される。
バイアス発生回路ＢＧは、コモンモード帰還回路ＣＦに供給されるバイアス電圧ＶＣＭと、トランジスタＭ１３，Ｍ１４のゲートをバイアスするバイアス信号ＣＡＳＰと、トランジスタＭ１７，Ｍ１８のゲートをバイアスするバイアス信号ＣＡＳＮと、トランジスタＭ１９のゲートをバイアスするバイアス信号ＢＩＡＳＰとを発生させる。バイアス発生回路ＢＧが発生させるＶＣＭは、第２の基準電圧ＶＣＭ２に設定される。コモンモード帰還回路ＣＦは、バイアス発生回路ＢＧから供給されるバイアス電圧ＶＣＭ（＝ＶＣＭ２）を基準電圧（中心電圧）として出力電圧ＶＯＵＴＰ，ＶＯＵＴＮを発生させるように、能動負荷を形成するトランジスタＭ１５，Ｍ１６のゲート電圧を調整する。
テレスコピック型のトランスコンダクタンスアンプである演算増幅回路Ａによれば、低消費電力化を実現することができる。また、演算増幅回路Ａとしてテレスコピック型のトランスコンダクタンスアンプを用いることにより、他の回路形式のアンプに比較して、高周波特性を改善することができ、また、高ゲインを得ることができる。
次に、図３を参照して、第１の実施形態による半導体装置１０の動作を説明する。
図３は、本発明の第１の実施形態による半導体装置１０の動作例を説明するためのタイミングチャートである。
ここでは、説明の簡略化のため、図１に示す半導体装置１０の構成要素のうち、サンプリング回路ＳＭＰ１に着目して半導体装置１０の動作を説明するが、他のサンプリング回路ＳＭＰ２等に着目した動作は、サンプリング回路ＳＭＰ１に着目した場合の動作と同様である。
図３において、時刻ｔ１以前の初期状態では、制御信号φ１はローレベルであり、これにより、差信号増幅回路ＤＡのスイッチＳＷ１Ｒ，ＳＷ１Ｓ，ＳＷ２Ｒ，ＳＷ２Ｓ，ＳＷ４Ｒ，ＳＷ４Ｓは開状態とされている。また、制御信号φ２はハイレベルであり、これにより、スイッチＳＷ３Ｒ，ＳＷ３Ｓは閉状態とされている。また、制御信号ＳＨＲおよび制御信号ＳＨＳはローレベルであり、これにより、サンプリング回路ＳＭＰ１のスイッチＳＷ１２Ｒ，ＳＷ１２Ｓとサンプリング回路ＳＭＰ２のスイッチＳＷ２２Ｒ，ＳＷ２２Ｓが開状態とされている。
また、上記初期状態では、制御信号ＣＢ１がローレベルであり、制御信号ＣＢ１ｂがハイレベルであり、これにより、サンプリング回路ＳＭＰ１のスイッチＳＷ１１，ＳＷ１３Ｒ，ＳＷ１３Ｓが開状態とされ、スイッチＳＷ１４Ｒ，ＳＷ１４Ｓが閉状態とされている。また、制御信号ＣＢ２がローレベルであり、制御信号ＣＢ２ｂがハイレベルであり、これにより、サンプリング回路ＳＭＰ２のスイッチＳＷ２１，ＳＷ２３Ｒ，ＳＷ２３Ｓが開状態とされ、スイッチＳＷ２４Ｒ，ＳＷ２４Ｓが閉状態とされている。この初期状態では、制御信号ＣＢ１ｂにより閉状態とされているスイッチＳＷ１４Ｒ，ＳＷ１４Ｓを通じて、サンプリング容量Ｃ１Ｒの第２電極とサンプリング容量Ｃ１Ｓの第２電極には、第１の基準電圧ＶＣＭ１が印加された状態となっている。
上記の初期状態から、時刻ｔ１から時刻ｔ２までの期間Ｔ１において、制御信号ＳＨＲがハイレベルになると、サンプリング回路ＳＭＰ１のスイッチＳＷ１２Ｒが閉状態になる。このため、画素Ｐ１から画素信号として供給されるリセット信号がスイッチＳＷ１２Ｒを通じてサンプリング容量Ｃ１Ｒの第１電極に供給される。換言すれば、画素Ｐ１から供給されるリセット信号がサンプリングされてサンプリング容量Ｃ１Ｒに保持される。この場合、サンプリング容量Ｃ１Ｒの第２電極には、スイッチＳＷ１４Ｒを通じて第１の基準電圧ＶＣＭ１が供給されているので、サンプリング容量Ｃ１Ｒは、サンプリングされたリセット信号を、第１の基準電圧ＶＣＭ１を基準とした信号として保持する。
続いて、時刻ｔ２で制御信号ＳＨＲがローレベルになり、時刻ｔ２から時刻ｔ３までの期間Ｔ２において制御信号ＳＨＳがハイレベルになる。これにより、画素Ｐ１から画素信号として供給される映像信号がスイッチＳＷ１２Ｓを通じてサンプリング容量Ｃ１Ｓの第１電極に供給される。換言すれば、画素Ｐ１から供給される映像信号がサンプリングされてサンプリング容量Ｃ１Ｓに保持される。この場合、サンプリング容量Ｃ１Ｓの第２電極には、スイッチＳＷ１４Ｓを通じて第１の基準電圧ＶＣＭ１が供給されているので、サンプリング容量Ｃ１Ｓは、サンプリングされた映像信号を、第１の基準電圧ＶＣＭ１を基準とした信号として保持する。
時刻ｔ３で制御信号ＳＨＳがローレベルに遷移した後、制御信号φ２がローレベルに遷移すると、差信号増幅回路ＤＡのスイッチＳＷ３Ｒ，ＳＷ３Ｓが開状態となる。これにより、帰還容量ＣＲの第１電極と演算増幅回路Ａの反転入部とが切り離されると共に、帰還容量ＣＳの第１電極と演算増幅回路Ａの非反転入部とが切り離される。
続いて、時刻ｔ４から時刻ｔ５までのリセット期間Ｔ３において、リセット動作が実施される。詳細には、時刻ｔ４から一定時間が経過すると、制御信号φ１がローレベルからハイレベルに遷移する。これにより、差信号増幅回路ＤＡのスイッチＳＷ１Ｒ，ＳＷ１Ｓ，ＳＷ２Ｒ，ＳＷ２Ｓ、ＳＷ３Ｒ，ＳＷ３Ｓが閉状態になる。この結果、帰還容量ＣＲの第１電極に第１の基準電圧ＶＣＭ１が印加され、帰還容量ＣＲの第２電極に第２の基準電圧ＶＣＭ２が印加され、帰還容量ＣＲが第１の基準電圧ＶＣＭ１と第２の基準電圧ＶＣＭ２との差電圧（ＶＣＭ１−ＶＣＭ２）で充電される。
続いて、リセット期間Ｔ３において、制御信号φ１がハイレベルからローレベルに遷移すると、差信号増幅回路ＤＡのスイッチＳＷ１Ｒ，ＳＷ１Ｓ，ＳＷ２Ｒ，ＳＷ２Ｓ，ＳＷ４Ｒ，ＳＷ４Ｓが開状態になる。
続いて、時刻ｔ５から時刻ｔ６までの増幅期間Ｔ４において、サンプリング回路ＳＭＰ１のサンプリング容量Ｃ１Ｒ，Ｃ１Ｓに保持された画素信号（リセット信号と映像信号の差信号）の増幅動作が実施される。詳細には、時刻ｔ５から一定時間が経過すると、制御信号φ２がローレベルからハイレベルに遷移する。これにより、差信号増幅回路ＤＡのスイッチＳＷ３Ｒ，ＳＷ３Ｓが閉状態になる。この結果、演算増幅回路Ａの反転入力部がスイッチＳＷ３Ｒを通じて帰還容量ＣＲの第１電極と接続されると共に、演算増幅回路Ａの非反転入力部がスイッチＳＷ３Ｓを通じて帰還容量ＣＳの第１電極と接続される。これにより、演算増幅回路Ａの反転入力部と非反転出力部との間に帰還容量ＣＲが電気的に接続されると共に、演算増幅回路Ａの非反転入力部と反転出力部との間に帰還容量ＣＳが電気的に接続された状態になる。即ち、差信号増幅回路ＤＡによる信号増幅が可能な状態になる。
続いて、時刻ｔ５Ａで、制御信号ＣＢ１がローレベルからハイレベルに遷移し、制御信号ＣＢ１ｂがハイレベルからローレベルに遷移すると、サンプリング回路ＳＭＰ１のスイッチＳＷ１４Ｒ，ＳＷ１４Ｓが開状態になると共に、スイッチＳＷ１１，ＳＷ１３Ｒ，ＳＷ１３Ｓが閉状態になる。これにより、サンプリング容量Ｃ１Ｒ，Ｃ１Ｓの第２電極から第１の基準電圧ＶＣＭ１が切り離されると共に、演算増幅回路Ａの非反転出力部と反転出力部との間に、サンプリング容量Ｃ１Ｒ，Ｃ１Ｓと帰還容量ＣＲ，ＣＳとが直列接続された状態になる。この結果、演算増幅回路Ａは、サンプリング容量Ｃ１Ｒ，Ｃ１Ｓと帰還容量ＣＲ，ＣＳとの比率に応じて、画素Ｐ１からの画素信号をなすリセット信号と映像信号との差信号を増幅し、第２の基準電圧ＶＣＭ２を基準として出力電圧ＶＯＵＴ（ＶＯＵＴＰ−ＶＯＵＴＮ）を発生させる。
続いて、時刻ｔ５Ｂで、制御信号ＣＢ１がハイレベルからローレベルに遷移すると共に、制御信号ＣＢ１ｂがローレベルからハイレベルに遷移すると、サンプリング回路ＳＭＰ１のスイッチＳＷ１４Ｒ，ＳＷ１４Ｓが閉状態になると共に、スイッチＳＷ１１，ＳＷ１３Ｒ，ＳＷ１３Ｓが開状態になる。
このように、増幅回路１２は、リセット動作と増幅動作とを順次実施することにより、制御信号φ２がハイレベルとなるタイミングに合わせて、画素Ｐ１からの画素信号であるリセット信号と映像信号との差信号を、サンプリング容量Ｃ１Ｒ，Ｃ１Ｓと帰還容量ＣＲ，ＣＳとの比率に応じて増幅し、後段回路１３を構成するＡ／Ｄ変換回路１００に出力する。Ａ／Ｄ変換回路１００は、画素Ｐ１からの画素信号を増幅して得られた増幅回路１２の出力電圧ＶＯＵＴ（アナログ信号）をデジタル信号に変換して出力する。
続いて、時刻ｔ６から時刻ｔ７までのリセット期間Ｔ５において、画素アレイ１１の画素Ｐ２から出力される画素信号を増幅するためのリセット動作が実施され、時刻ｔ７から時刻ｔ８までの増幅期間Ｔ６において、画素アレイ１１の画素Ｐ２から出力される画素信号を増幅するための増幅動作が実施される。リセット期間Ｔ５では、上述のリセット期間Ｔ３と同様に、差信号増幅回路ＤＡの各スイッチの状態が制御される。
また、増幅期間Ｔ６では、上述の増幅期間Ｔ４におけるサンプリング回路ＳＭＰ１の各スイッチの状態と同様に、サンプリング回路ＳＭＰ２の各スイッチの状態が制御される。この結果、増幅期間Ｔ６において、演算増幅回路Ａは、サンプリング容量Ｃ２Ｒ，Ｃ２Ｓと帰還容量ＣＲ，ＣＳとの比率に応じて、画素Ｐ２からの画素信号をなすリセット信号と映像信号との差信号を増幅し、第２の基準電圧ＶＣＭ２を基準として出力電圧ＶＯＵＴ（ＶＯＵＴＰ−ＶＯＵＴＮ）を発生させる。
このように、増幅回路１２は、リセット動作と増幅動作とを順次実施することにより、制御信号ＣＢ（ＣＢ１,ＣＢ２・・・）がハイレベルとなるタイミングに合わせて、画素Ｐ２からの画素信号であるリセット信号と映像信号との差信号を、サンプリング容量Ｃ２Ｒ，Ｃ２Ｓと帰還容量ＣＲ，ＣＳとの比率に応じて増幅し、後段回路１３を構成するＡ／Ｄ変換回路１００に出力する。Ａ／Ｄ変換回路１００は、画素Ｐ２からの画素信号を増幅して得られた増幅回路１２の出力電圧ＶＯＵＴ（アナログ信号）をデジタル信号に変換して出力する。
なお、図３の例では、二つの画素Ｐ１，Ｐ２からの画素信号を増幅する場合を示しているが、増幅回路１２は、画素アレイ１１内の全画素の画素信号について、上述したリセット動作と増幅動作とを繰り返す。
次に、増幅回路１２の増幅動作を詳細に説明する。
増幅回路１２の出力電圧ＶＯＵＴは、次式（１）により与えられる。
但し、式（１）では、サンプリング容量Ｃ１Ｒ，Ｃ１Ｓ，Ｃ２Ｒ，Ｃ２Ｓを「Ｃｓ」とし、帰還容量ＣＲ，ＣＳを「Ｃｆ」とし、サンプリング容量Ｃ１Ｒ，Ｃ２Ｒに保持されるリセット信号の電圧を「Ｖｏｂ」とし、サンプリング容量Ｃ１Ｓ，Ｃ２Ｓに保持される映像信号の電圧を「Ｖｓｉｇ」としている。
VOUTP = Cs/Cf * ｛(Vsig+VCM1)-(Vob+VCM1)｝/2 + VCM2 …（１）
VOUTN = Cs/Cf * ｛-(Vsig+VCM1)+(Vob+VCM1)｝/2 + VCM2 …（２）
VOUT = VOUTP-VOUTN = Cs/Cf * (Vsig-Vob) …（３）
式（１）から理解されるように、増幅回路１２の出力電圧ＶＯＵＴＰは、サンプリング容量（Ｃｓ）と帰還容量（Ｃｆ）との比率に応じて、リセット信号の電圧を「Ｖｏｂ」と映像信号の電圧を「Ｖｓｉｇ」の差信号（Ｖｓｉｇ−Ｖｏｂ）の２分の１の信号が増幅されて出力電圧ＶＯＵＴＰとされる。また、式（２）から理解されるように、増幅回路１２の出力電圧ＶＯＵＴＮは、サンプリング容量（Ｃｓ）と帰還容量（Ｃｆ）との比率に応じて、リセット信号の電圧を「Ｖｏｂ」と映像信号の電圧を「Ｖｓｉｇ」の差信号（−Ｖｓｉｇ＋Ｖｏｂ）の２分の１の信号が増幅されて出力電圧ＶＯＵＴＮとされる。
また、式（１）および式（２）から理解されるように、増幅回路１２の出力電圧ＶＯＵＴＰ，ＶＯＵＴＮは、画素アレイ１１の電源電圧によって設定される第１の基準電圧ＶＣＭ１とは関係なく、第２の基準電圧ＶＣＭ２を基準とした電圧信号として発生される。このことは、画素信号を構成するリセット信号および映像信号の各信号レベルが第２の基準電圧ＶＣＭ２を基準とした電圧信号にシフトされることを意味する。また、式（３）から理解されるように、増幅回路１２の出力電圧ＶＯＵＴは、出力電圧ＶＯＵＴＰと出力電圧ＶＯＵＴＮとの差信号として表され、第１の基準電圧ＶＣＭ１および第２の基準電圧ＶＣＭ２の影響を含まない。
上述のように、増幅回路１２は、第１の基準電圧ＶＣＭ１と第２の基準電圧ＶＣＭ２とを相互に異なる電圧に設定することにより、従来のレベルシフト回路を用いることなく、第１の基準電圧ＶＣＭ１にバイアスされた画素Ｐ１からの画素信号(Vsig、Vob)を、第２の基準電圧ＶＣＭ２でバイアスされた出力電圧ＶＯＵＴ(Voutp,Voutn)にレベルシフトして出力することができる。
ここで、増幅回路１２及び後段回路１３（Ａ／Ｄ変換回路１００）のダイナミックレンジを確保する観点から、好ましくは、第１の基準電圧ＶＣＭ１は、画素Ｐ１と増幅回路１２に供給される第１の電源電圧の略２分の１の電圧に設定し、第２の基準電圧ＶＣＭ２は、後段回路１３のＡ／Ｄ変換回路１００に供給される第２の電源電圧の略２分の１の電圧に設定することが好適である。但し、第１の基準電圧ＶＣＭ１を、画素アレイ１１と増幅回路１２に供給される第１の電源電圧の４分の１から４分の３の範囲内の電圧に設定し、第２の基準電圧ＶＣＭ２を、後段回路１３のＡ／Ｄ変換回路１００に供給される第２の電源電圧の４分の１から４分の３の範囲内の電圧に設定しても、増幅回路１２及び後段回路１３のＡ／Ｄ変換回路１００のダイナミックレンジを確保することは可能である。
上述した第１の実施形態によれば、従来技術に示すようなレベルシフト回路に起因する性能劣化(S/N、消費電力、実装面積)を回避することができる。
また、第１の実施形態によれば、Ａ／Ｄ変換回路１００を増幅回路１２よりも低い電源電圧で動作させることができるため、Ａ／Ｄ変換回路１００の低消費電力化を実現することができる。
従って、第１の実施形態によれば、消費電流を抑制しつつ、画素信号の信号レベルを所望の電源電圧系の回路に適合する信号レベルに変換することができる。
また、ハイパスフィルタを利用してレベルシフト機能を実現する回路技術も存在するが、この回路技術によれば、ハイパスフィルタを構成するコンデンサの実装面積を確保する必要がある。しかしながら、第１の実施形態によれば、ハイパスフィルタを用いることなくレベルシフト機能を実現することができるので、実装面積を抑制することができる。
（第２の実施形態）
次に、本発明の第２の実施形態を説明する。
図４は、本発明の第２の実施形態による半導体装置２０の構成例を示す図である。
半導体装置２０は、第１の実施形態による図１の構成において、クリップ回路１４を更に備えている。クリップ回路１４は、演算増幅回路Ａの出力電圧ＶＯＵＴ（ＶＯＵＴＰ,ＶＯＵＴＮ）を所定電圧、即ち所定のクリップ電圧ＶＣＬＰ以下に制限するための要素であり、過電流検出回路Ｂ１，Ｂ２と、過電流吸収回路Ｋ１，Ｋ２とから構成される。過電流吸収回路Ｋ１，Ｋ２は、それぞれ、Ｎチャネル型の電界効果トランジスタ（以下、「トランジスタ」と称す。）から構成される。
過電流検出回路Ｂ１の非反転入力部は、増幅回路１２の演算増幅回路Ａの非反転出力部に接続されている。過電流検出回路Ｂ１の反転入力部にはクリップ電圧ＶＣＬＰが印加されている。過電流検出回路Ｂ１の出力部は、過電流吸収回路Ｋ１を構成するトランジスタのゲートに接続されている。過電流吸収回路Ｋ１を構成するトランジスタのソースはグランドに接続され、そのドレインは、過電流検出回路Ｂ１の非反転入力部と共に増幅回路１２の演算増幅回路Ａの非反転出力部に接続されている。
過電流検出回路Ｂ１および過電流吸収回路Ｋ１は、増幅回路１２の出力電圧ＶＯＵＴＰに発生する過電圧を抑制するための要素である。ここで、過電流検出回路Ｂ１は、演算増幅回路Ａの出力電圧ＶＯＵＴＰが後段回路１３に供給される第２の電源電圧を超えた場合に発生する過電流を検出するための要素である。過電流吸収回路Ｋ１は、出力電圧ＶＯＵＴＰに起因した過電流を吸収するための要素である。過電流検出回路Ｂ１は、演算増幅回路Ａの出力電圧ＶＯＵＴＰがクリップ電圧ＶＣＬＰを超えた場合、過電流吸収回路Ｋ１を構成するトランジスタのゲートにハイレベルの信号Ｓを出力してオンさせることにより、出力電圧ＶＯＵＴＰに起因した過電流を過電流吸収回路Ｋ１で吸収させる。これにより、出力電圧ＶＯＵＴＰの過電圧をクリップ電圧ＶＣＬＰ以下に制限する。
同様に、過電流検出回路Ｂ２の非反転入力部は、増幅回路１２の演算増幅回路Ａの反転出力部に接続されている。過電流検出回路Ｂ２の反転入力部にはクリップ電圧ＶＣＬＰが印加されている。過電流検出回路Ｂ２の出力部は、過電流吸収回路Ｋ２を構成するトランジスタのゲートに接続されている。過電流吸収回路Ｋ２を構成するトランジスタのソースはグランドに接続され、そのドレインは、過電流検出回路Ｂ２の非反転入力部と共に増幅回路１２の演算増幅回路Ａの反転出力部に接続されている。
過電流検出回路Ｂ２および過電流吸収回路Ｋ２は、増幅回路１２の出力電圧ＶＯＵＴＮに発生する過電圧を抑制するための要素である。ここで、過電流検出回路Ｂ２は、演算増幅回路Ａの出力電圧ＶＯＵＴＮが後段回路１３に供給される第２の電源電圧を超えた場合に発生する過電流を検出するための要素である。過電流吸収回路Ｋ２は、出力電圧ＶＯＵＴＮに起因した過電流を吸収するための要素である。過電流検出回路Ｂ２は、演算増幅回路Ａの出力電圧ＶＯＵＴＮがクリップ電圧ＶＣＬＰを超えた場合、過電流吸収回路Ｋ２を構成するトランジスタのゲートにハイレベルの信号Ｓを出力してオンさせることにより、出力電圧ＶＯＵＴＮに起因した過電流を過電流吸収回路Ｋ１で吸収させる。これにより、出力電圧ＶＯＵＴＮの過電圧をクリップ電圧ＶＣＬＰ以下に制限する。
図５は、本発明の第２の実施形態による半導体装置２０が備える過電流検出回路Ｂ１，Ｂ２の構成例を示す図である。図５では、過電流検出回路Ｂ１，Ｂ２のうちの一つの構成例が示されている。過電流検出回路Ｂ１，Ｂ２は、互いに同一の構成を有している。以下では、過電流検出回路Ｂ１，Ｂ２のうちの任意の一つを「過電流検出回路Ｂ」と称す。また、過電流吸収回路Ｋ１，Ｋ２も互いに同一の構成を有し、過電流吸収回路Ｋ１，Ｋ２のうちの任意の一つを「過電流吸収回路Ｋ」と称す。
過電流検出回路Ｂは、定電流源ＩＳと、トランジスタＭ１〜Ｍ５から構成される。過電流検出回路Ｂ及び過電流吸収回路Ｋに用いるトランジスタは、増幅回路１２に使用するトランジスタと同一の種類とし、各トランジスタのサイズは最小サイズとする。これにより、消費電流を抑制する。また、過電流検出回路Ｂに供給されるクリップ電圧ＶＣＬＰは、Ａ／Ｄ変換回路１００に供給される第２の電源電圧と略同一に設定される。
次に、第２の実施形態による半導体装置２０の動作について、クリップ回路１４の動作に着目して説明する。
過電流検出回路Ｂは、増幅回路１２からの出力電圧ＶＯＵＴ（ＶＯＵＴＰ,ＶＯＵＴＮ）とクリップ電圧ＶＣＬＰとを比較する。増幅回路１２の出力電圧ＶＯＵＴ（ＶＯＵＴＰ,ＶＯＵＴＮ）がクリップ電圧ＶＣＬＰを超えた場合、過電流検出回路Ｂは、ハイレベルの信号Ｓを過電流吸収回路Ｋに出力する。この場合、過電流吸収回路Ｋを構成するトランジスタはオン状態となり、過電流吸収回路Ｋは、増幅回路１２の出力電圧ＶＯＵＴ（ＶＯＵＴＰ,ＶＯＵＴＮ）がクリップ電圧ＶＣＬＰ以下となるように、増幅回路１２の出力端子から吐き出される過電流を吸収する。
ここで、図５を参照すると、クリップ回路１４は、増幅回路１２の出力電圧ＶＯＵＴを、次式（４）に従って、出力電圧ＶＯＵＴに発生する過電圧をクリップする。但し、式（４）において、Ｖｏｕｔは、増幅回路１２の出力電圧ＶＯＵＴを示し、Ｖｃｌｉｐは、クリップ電圧ＶＣＬＰを示し、Ｖｇｓ１は、トランジスタＭ１のゲート-ソース端子間電圧を示し、Ｖｇｓ２は、トランジスタＭ２のゲート-ソース端子間電圧を示している。
Vout=Vclip - Vgs1 + Vgs2 …（４）
ここで、トランジスタＭ１，Ｍ２には定電流源ＩＳ、及びトランジスタＭ５より略同一の基準電流が供給され、増幅回路１２の出力端子から吐き出される過電流は、過電流吸収回路Ｋによって吸収される。このため、トランジスタＭ１のゲート-ソース端子間電圧Ｖｇｓ１とトランジスタＭ２のゲート-ソース端子間電圧Ｖｇｓ２とが略等しいとすると、上式（４）から次式（５）が得られる。
Vout=Vclip …（５）
上式（５）から理解されるように、増幅回路１２の出力電圧ＶＯＵＴがクリップ電圧ＶＣＬＰを超えた場合、増幅回路１２の出力電圧ＶＯＵＴ(Vout)は、クリップ電圧ＶＣＬＰ(Vclip)と略等しくなるようにクリップされる。
一方、増幅回路１２の出力電圧ＶＯＵＴ（ＶＯＵＴＰ,ＶＯＵＴＮ）がクリップ電圧ＶＣＬＰ以下の場合、図５に示すトランジスタＭ２はオフ状態に維持され、過電流検出回路Ｂは、ローレベルの信号Ｓを過電流吸収回路Ｋに出力する。この場合、過電流吸収回路Ｋを構成するトランジスタはオフ状態となり、増幅回路１２の出力端子から吐き出される通常電流は吸収されない。従ってこの場合、クリップ回路１４は作動せず、増幅回路１２の出力電圧ＶＯＵＴに影響を与えない。
第２の実施形態によれば、例えば、半導体装置２０に電源電圧を印加した直後の期間などにおいて、半導体装置２０の動作が不安定となった場合や、画素アレイ１１に過剰な光が照射された場合に、増幅回路１２が発生させる過電圧を抑制することができる。従って、増幅回路１２の出力電圧ＶＯＵＴ（ＶＯＵＴＰ,ＶＯＵＴＮ）に発生する過電圧が後段回路１３に与える影響を抑制することができ、後段回路１３を構成するＡ／Ｄ変換回路１００の耐圧不足に起因する段階的な性能劣化や破壊を回避することができる。
また、第２の実施形態によれば、クリップ回路１４を構成する素子のサイズを小さく設定することができるので、増幅回路１２の出力負荷容量を軽減することができる。このため、増幅回路１２の出力負荷容量に起因した増幅回路１２の出力電流を抑制することができ、増幅回路１２の低消費電力化を実現することができる。
（第３の実施形態）
次に、本発明の第３の実施形態を説明する。
第３の実施形態では、上述した第１の実施形態および第２の実施形態におけるＡ／Ｄ変換回路１００として、逐次比較型Ａ／Ｄ変換回路を用いている。その他は、第１の実施形態または第２の実施形態と同様である。以下では、図１に示すＡ／Ｄ変換回路１００を「逐次比較型Ａ／Ｄ変換回路１００」と称す。
図６は、本発明の第３の実施形態による半導体装置が備える逐次比較型Ａ／Ｄ変換回路１００の構成例を示すブロック図である。
逐次比較型Ａ／Ｄ変換回路１００は、８ビット出力のＡ／Ｄ変換回路であるが、この例に限定されず、逐次比較型Ａ／Ｄ変換回路１００の出力ビット数は任意に設定し得る。
逐次比較型Ａ／Ｄ変換回路１００は、サンプリング回路１１０、容量性ＤＡＣ回路１２０、比較回路１３０、制御回路１４０を備えている。
サンプリング回路１１０は、増幅回路１２の出力電圧ＶＯＵＴ（差動入力信号）を構成する１対の出力電圧ＶＯＵＴＰ，ＶＯＵＴＮのトラック・ホールドを行い、アナログ信号ＶＡＰ，ＶＡＮをサンプリングして当該逐次比較型Ａ／Ｄ変換回路１００に取り込むための要素である。サンプリング回路１１０の動作は、クロック信号ＣＬＫに基づいて制御される。
容量性ＤＡＣ回路１２０は、制御回路１４０によって生成されるデジタル信号（Ｄ０−Ｄ７）に基づいた基準信号を生成し、サンプリング回路１１０によりホールドされ、サンプリングされた出力電圧ＶＯＵＴＰ，ＶＯＵＴＮのそれぞれから基準信号を減算することにより、差動入力信号ＶＡと８ビットのデジタル信号Ｄ０−Ｄ７との間の累積残差を取得するための要素である。差動入力信号ＶＡは、出力電圧ＶＯＵＴＰ，ＶＯＵＴＮを要素とする信号である。容量性ＤＡＣ回路１２０は、出力電圧ＶＯＵＴＰ，ＶＯＵＴＮのそれぞれから基準信号を減算した減算結果を、累積残差が反映されたアナログ信号ＶＣＰ，ＶＣＮとして、比較回路１３０に出力する。
比較回路１３０は、容量性ＤＡＣ回路１２０から入力されるアナログ信号ＶＣＰとアナログ信号ＶＣＮとを比較するための要素であり、その大小関係に応じた比較結果を示すデジタル信号ＶＯＰ，ＶＯＮを出力する。具体的には、比較回路１３０は、アナログ信号ＶＣＰの信号レベルがアナログ信号ＶＣＮの信号レベルよりも高い場合、デジタル信号ＶＯＰとしてハイレベルの信号を出力し、デジタル信号ＶＯＮとしてローレベルの信号を出力する。逆に、比較回路１３０は、アナログ信号ＶＣＰの信号レベルがアナログ信号ＶＣＮの信号レベルよりも低い場合、デジタル信号ＶＯＰとしてローレベルの信号を出力し、デジタル信号ＶＯＮとしてハイレベルの信号を出力する。比較回路１３０の動作は、後述の制御回路１４０で生成される内部クロック信号ＢＩＴ＿ＣＬＫおよび反転内部クロック信号ＢＩＴ＿ＣＬＫｂに基づいて制御される。
制御回路１４０は、ＳＡＲ（Ｓｕｃｃｅｓｓｉｖｅ Ａｐｐｒｏｘｉｍａｔｉｏｎ Ｒｅｇｉｓｔｅｒ）ロジック回路として機能する要素であり、２分探索アルゴリズムに従って、比較回路１３０による比較の結果を示すデジタル信号ＶＯＰ，ＶＯＮに対応するデジタル信号ＤＰ０−ＤＰ７，ＤＮ０−ＤＮ７の各ビットの値を逐次的に判定する。制御回路１４０は、デジタル信号ＶＯＰ，ＶＯＮに対応するデジタル信号ＤＰ０−ＤＰ７，ＤＮ０−ＤＮ７を容量性ＤＡＣ回路１２０に供給する。これによって、制御回路１４０は、デジタル信号ＤＰ０〜ＤＰ７，ＤＮ０〜ＤＮ７の各ビットの値を基準信号に反映させる。制御回路１４０は、デジタル信号ＤＰ０−ＤＰ７を、Ａ／Ｄ変換の結果を表すデジタル信号Ｄ０−Ｄ７として出力する。また、制御回路１４０は比較回路１３０を制御する内部クロック信号ＢＩＴ＿ＣＬＫおよび反転内部クロック信号ＢＩＴ＿ＣＬＫｂを生成し、比較回路１３０に供給する。制御回路１４０の動作は、クロック信号ＣＬＫに基づいて制御される。制御回路１４０は、クロック信号ＣＬＫがハイレベルの期間において、内部クロック信号ＢＩＴ＿ＣＬＫおよび反転内部クロック信号ＢＩＴ＿ＣＬＫｂを発生させる。
容量性ＤＡＣ回路１２０は、容量回路１２１、駆動回路１２２、減衰容量制御部１２３を備えている。ここで、容量回路１２１は、複数の容量間の電荷再配分を利用することにより、出力電圧ＶＯＵＴＰ，ＶＯＵＴＮから基準信号を減算して上記累積残差を示すアナログ信号ＶＣＰ，ＶＣＮを得るための要素である。駆動回路１２２は、制御回路１４０から入力されるデジタル信号ＤＰ０−ＤＰ７，ＤＮ０−ＤＮ７に基づいて上記基準信号を発生させて容量回路１２１を駆動するための要素である。減衰容量制御部１２３は、容量回路１２１に備えられた後述の減衰容量ＣＨＰ，ＣＨＮの容量値を制御するための要素である。
逐次比較型Ａ／Ｄ変換回路１００は、デジタル信号Ｄ０−Ｄ７の最上位ビット（Ｄ７）から最下位ビット（Ｄ０）に向かって、１ビットずつ順にＡ／Ｄ変換結果を得る。このＡ／Ｄ変換の過程で、比較回路１３０は、容量性ＤＡＣ回路１２０の容量回路１２１によって上記減算が行われる都度、それまでの累積残差が反映されたアナログ信号ＶＣＰの電圧とアナログ信号ＶＣＮの電圧とを比較する。
図７は、サンプリング回路１１０および容量性ＤＡＣ回路１２０の構成例を示している。ただし、図７では、容量性ＤＡＣ回路１２０の構成要素である図１に示す減衰容量制御部１２３は省略されている。
サンプリング回路１１０は、スイッチ１１０Ｐ，１１０Ｎを備えている。スイッチ１１０Ｐは、オンであるときに第１の端子Ｅ１Ｐと第２の端子Ｅ２Ｐとの間を導通させ、オフであるときに第１の端子Ｅ１Ｐと第２の端子Ｅ２Ｐとの間を高インピーダンス状態にする。スイッチ１１０Ｐの第１の端子Ｅ１Ｐには、非反転入力端子ＩＮＰを介して増幅回路１２の出力電圧ＶＯＵＴＰが入力される。スイッチ１１０Ｐは、オンからオフに切り替わる瞬間に後述する容量部１２１Ｐに出力電圧ＶＯＵＴＰをホールドしてサンプリングする。スイッチ１１０Ｐのオンとオフとは、クロック信号ＣＬＫに基づいて切り替わる。
スイッチ１１０Ｎは、オンであるときに第１の端子Ｅ１Ｎと第２の端子Ｅ２Ｎとの間を導通させ、オフであるときに第１の端子Ｅ１Ｎと第２の端子Ｅ２Ｎとの間を高インピーダンス状態にする。スイッチ１１０Ｎの第１の端子Ｅ１Ｎには、反転入力端子ＩＮＮを介して増幅回路１２の出力電圧ＶＯＵＴＮが入力される。スイッチ１１０Ｎは、オンからオフに切り替わる瞬間に後述する容量部１２１Ｎに出力電圧ＶＯＵＴＮをホールドしてサンプリングする。スイッチ１１０Ｎのオンとオフとは、クロック信号ＣＬＫに基づいて切り替わる。
容量性ＤＡＣ回路１２０を構成する容量回路１２１は、容量部１２１Ｐ，１２１Ｎから構成される。このうち、容量部１２１Ｐは、減衰容量ＣＨＰとバイナリ容量Ｃ０Ｐ〜Ｃ７Ｐとを備えている。減衰容量ＣＨＰは、スイッチ１１０Ｐの第２の端子Ｅ２Ｐに接続された配線に相当する信号ノードＮＰとグランドＧＮＤとの間に接続されている。また、バイナリ容量Ｃ０Ｐ〜Ｃ７Ｐのそれぞれは、上記信号ノードＮＰと駆動回路１２２を構成する駆動部１２２Ｐの出力部との間に接続されている。即ち、バイナリ容量Ｃ０Ｐ〜Ｃ７Ｐのそれぞれの一方の電極は信号ノードＮＰに共通接続されている。また、バイナリ容量Ｃ０Ｐ〜Ｃ７Ｐの他方の電極は、それぞれ、駆動部１２２Ｐを構成するインバータＱ０Ｐ〜Ｑ７Ｐの出力部に個別に接続されている。
ここで、バイナリ容量Ｃ０Ｐ〜Ｃ７Ｐは、制御回路１４０によって生成されるデジタル信号ＤＰ０〜ＤＰ７に対応して配置されている。バイナリ容量Ｃ０Ｐ〜Ｃ７Ｐのそれぞれの容量値は異なる。例えば、デジタル信号ＤＰ（ｎ＋１）に対応する容量Ｃ（ｎ＋１）Ｐの容量値は、デジタル信号ＤＰｎに対応する容量ＣｎＰの容量値の２倍である（ｎは、０から６までの整数）。即ち、バイナリ容量Ｃ０Ｐ〜Ｃ７Ｐのそれぞれの容量値は、デジタル信号ＤＰ１〜ＤＰ７の各ビットの位に応じた２進数で重み付けされている。
同様に、容量部１２１Ｎは、減衰容量ＣＨＮとバイナリ容量Ｃ０Ｎ〜Ｃ７Ｎとを備えている。減衰容量ＣＨＮは、スイッチ１１０Ｎの第２の端子Ｅ２Ｎに接続された配線に相当する信号ノードＮＮとグランドＧＮＤとの間に接続されている。また、バイナリ容量Ｃ０Ｎ〜Ｃ７Ｎのそれぞれは、上記信号ノードＮＮと駆動回路１２２を構成する駆動部１２２Ｎの出力部との間に接続されている。即ち、バイナリ容量Ｃ０Ｎ〜Ｃ７Ｎのそれぞれの一方の電極は信号ノードＮＮに共通接続されている。また、バイナリ容量Ｃ０Ｎ〜Ｃ７Ｎの他方の電極は、それぞれ、駆動部１２２Ｎを構成するインバータＱ０Ｎ〜Ｑ７Ｎの出力部に個別に接続されている。
なお、バイナリ容量Ｃ０Ｎ〜Ｃ７Ｎの容量値についても、バイナリ容量Ｃ０Ｐ〜Ｃ７Ｐと同様に２進数で重み付けされている。
また、容量部１２１Ｎを構成するバイナリ容量Ｃ０Ｎ〜Ｃ７Ｎの各容量値は、それぞれ、容量部１２１Ｐを構成するバイナリ容量Ｃ０Ｐ〜Ｃ７Ｐの各容量値と同じに設定されている。
容量性ＤＡＣ回路１２０を構成する駆動回路１２２は、駆動部１２２Ｐ，１２２Ｎを備えている。駆動部１２２Ｐは、インバータＱ０Ｐ〜Ｑ７Ｐを備えている。インバータＱ０Ｐ〜Ｑ７Ｐには、電源電圧として第１の電源電圧ＶＤＤ１が供給されている。このことは、インバータＱ０Ｐ〜Ｑ７Ｐのそれぞれから出力される基準信号Ｄ０Ｐ〜Ｄ７Ｐの振幅が第１の電源電圧ＶＤＤ１に等しいことを意味する。インバータＱ０Ｐ〜Ｑ７Ｐは、制御回路１４０によって生成されるデジタル信号ＤＰ０〜ＤＰ７に対応して配置されている。インバータＱ０Ｐ〜Ｑ７Ｐには、それぞれ、制御回路１４０から、デジタル信号ＤＰ０〜ＤＰ７の各ビットが入力される。また、インバータＱＰ０〜ＱＰ７の出力部は、それぞれ、バイナリ容量Ｃ０Ｐ〜Ｃ７Ｐの他方の電極に接続されている。
インバータＱＰ０〜ＱＰ７は、制御回路１４０から入力されるデジタル信号ＤＰ０〜ＤＰ７を反転することによって基準信号Ｄ０Ｐ〜Ｄ７Ｐを生成する。容量部１２１Ｐが有する複数のバイナリ容量Ｃ０Ｐ〜Ｃ７Ｐは、電荷再配分により、減衰容量ＣＨＰに保持されている増幅回路１２の出力電圧ＶＯＵＴＰに基づく電荷から、基準信号Ｄ０Ｐ〜Ｄ７Ｐに基づく電荷を引き抜くことによって、出力電圧ＶＯＵＴＰから基準信号Ｄ０Ｐ〜Ｄ７Ｐを減算する。容量部１２１Ｐは、減算結果であるアナログ信号ＶＣＰを出力する。
同様に、駆動部１２２Ｎは、インバータＱ０Ｎ〜Ｑ７Ｎを備えている。インバータＱ０Ｎ〜Ｑ７Ｎには、電源電圧として第１の電源電圧ＶＤＤ１が供給されている。このことは、インバータＱ０Ｎ〜Ｑ７Ｎのそれぞれから出力される基準信号Ｄ０Ｎ〜Ｄ７Ｎの振幅が第１の電源電圧ＶＤＤ１に等しいことを意味する。インバータＱ０Ｎ〜Ｑ７Ｎは、制御回路１４０によって生成されるデジタル信号ＤＮ０〜ＤＮ７に対応して配置されている。インバータＱ０Ｎ〜Ｑ７Ｐには、それぞれ、制御回路１４０から、デジタル信号ＤＮ０〜ＤＮ７の各ビットが入力される。また、インバータＱ０Ｎ〜Ｑ７Ｎの出力部は、それぞれ、バイナリ容量Ｃ０Ｎ〜Ｃ７Ｎの他方の電極に接続されている。
インバータＱＮ０〜ＱＮ７は、制御回路１４０から入力されるデジタル信号ＤＮ０〜ＤＮ７を反転することによって基準信号Ｄ０Ｎ〜Ｄ７Ｎを生成する。容量部１２１Ｎが有する複数のバイナリ容量Ｃ０Ｎ〜Ｃ７Ｎは、電荷再配分により、減衰容量ＣＨＮに保持されている増幅回路１２の出力電圧ＶＯＵＴＮに基づく電荷から、基準信号Ｄ０Ｎ〜Ｄ７Ｎに基づく電荷を引き抜くことによって、アナログ信号ＶＡＮから基準信号Ｄ０Ｎ〜Ｄ７Ｎを減算する。容量部１２１Ｎは、減算結果である出力電圧ＶＯＵＴＮを出力する。
図８は、本発明の第３の実施形態による逐次比較型Ａ／Ｄ変換回路１００が備える減衰容量ＣＨＰの構成例を示す図である。ここで、図８（Ａ）は減衰容量ＣＨＰの概略図であり、図８（Ｂ）は減衰容量ＣＨＰの詳細図である。減衰容量ＣＨＮも減衰容量ＣＨＰと同様であり、ここではその説明を省略する。
図８（Ａ）に示すように、減衰容量ＣＨＰは、固定容量Ｃｈ１と可変容量Ｃｈ２とを備えている。固定容量Ｃｈ１の第１の電極は信号ノードＮＰに接続され、固定容量Ｃｈ１の第２の電極はグランドＧＮＤ（所定電位ノード）に接続されている。また、可変容量Ｃｈ２の第１の電極は信号ノードＮＰに接続され、可変容量Ｃｈ２の第２の電極はグランドＧＮＤに接続されている。即ち、固定容量Ｃｈ１および可変容量Ｃｈ２は、信号ノードＮＰとグランドＧＮＤとの間に並列接続されている。
図８（Ｂ）に示すように、可変容量Ｃｈ２は、容量Ｃｈ２１，Ｃｈ２２，Ｃｈ２３，Ｃｈ２４と、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４とを備えている。ここで、容量Ｃｈ２１は、信号ノードＮＰとグランドＧＮＤとの間にスイッチＳＷ１と直列接続されている。具体的には、容量Ｃｈ２１の第１の電極は信号ノードＮＰに接続され、容量Ｃｈ２１の第２の電極は、スイッチＳＷ１の第１の端子に接続されている。スイッチＳＷ１の第２の端子はグランドＧＮＤに接続されている。
同様に、容量Ｃｈ２２は、信号ノードＮＰとグランドＧＮＤとの間にスイッチＳＷ２と直列接続されている。容量Ｃｈ２３は、信号ノードＮＰとグランドＧＮＤとの間にとスイッチＳＷ３と直列接続されている。容量Ｃｈ２４は、信号ノードＮＰとグランドＧＮＤとの間にとスイッチＳＷ４と直列接続されている。
なお、容量Ｃｈ２１〜Ｃｈ２４とスイッチＳＷ１〜ＳＷ４との間の接続関係は、直列であればよく、容量Ｃｈ２１〜Ｃｈ２４とスイッチＳＷ１〜ＳＷ４との位置を入れ替えてもよい。
スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のオン・オフは、それぞれ、減衰容量制御部１２３により個別に制御される。スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のオンとオフの組み合わせに応じて、可変容量Ｃｈ２の容量値が定まる。図８（Ａ）に示すように、可変容量Ｃｈ２は、固定容量Ｃｈ１と並列接続されているから、スイッチＳＷ１，ＳＷ２，ＳＷ３，ＳＷ４のオン・オフを制御することにより、固定容量Ｃｈ１および可変容量Ｃｈ２から構成される減衰容量ＣＨＰの合成容量値を調整することができる。減衰容量ＣＨＰの合成容量の調整の詳細については後述する。
次に、逐次比較型Ａ／Ｄ変換回路１００の動作（Ａ／Ｄ変換）について、図９のタイミングチャートを参照しながら説明する。
逐次比較型Ａ／Ｄ変換装置１００に備えられたサンプリング回路１１０は、クロック信号ＣＬＫがローレベルの場合、差動入力信号ＶＡとして入力されるアナログ信号ＶＡＰとアナログ信号ＶＡＮとをトラックしてサンプリングし、クロック信号ＣＬＫがローレベルからハイレベルに遷移するタイミングでアナログ信号ＶＡＰとアナログ信号ＶＡＮとをホールドする。
以下では、クロック信号ＣＬＫがローレベルの期間でアナログ信号ＶＡＰとアナログ信号ＶＡＮとをトラックしてサンプリングすることから、クロック信号ＣＬＫがローレベルの期間をサンプル期間と称す。また、クロック信号ＣＬＫがハイレベルの期間でアナログ信号ＶＡＰとアナログ信号ＶＡＮとをホールドすることから、クロック信号ＣＬＫがハイレベルの期間をホールド期間と称す。
逐次比較型Ａ／Ｄ変換装置１００は、次に説明するように、サンプル期間においてサンプリング回路１１０にサンプリングされたアナログ信号ＶＡＰ，ＶＡＮのＡ／Ｄ変換をホールド期間において実施する。概略的には、逐次比較型Ａ／Ｄ変換装置１００は、ホールド期間において制御回路１４０から入力される内部クロック信号ＢＩＴ＿ＣＬＫおよび反転内部クロック信号ＢＩＴ＿ＣＬＫｂのクロックタイミングに合わせて、デジタル信号Ｄ０〜Ｄ７の最上位ビット（Ｄ７）から最下位ビット（Ｄ０）に向かって、デジタル信号Ｄ０〜Ｄ７の各ビットの値を逐次決定する。これにより、逐次比較型Ａ／Ｄ変換装置１００は、サンプリング回路１１０にホールドされたアナログ信号ＶＡＰ，ＶＡＮのＡ／Ｄ変換を実施してデジタル信号Ｄ０〜Ｄ７を生成する。
逐次比較型Ａ／Ｄ変換装置１００によるＡ／Ｄ変換を詳細に説明する。
図６のタイミングチャートの時刻ｔ０より前のサンプル期間において、クロック信号ＣＬＫはローレベルである。このため、サンプリング回路１１０のスイッチ１１０Ｐと１１０Ｎはオン状態である。この場合、アナログ信号ＶＡＰ及びＶＡＮはサンプリング回路１１０によりサンプリング（トラック）されて容量性ＤＡＣ回路１２０に供給される。容量性ＤＡＣ回路１２０の減衰容量ＣＨＰ，ＣＨＮおよびバイナリ容量Ｃ０Ｐ〜Ｃ７Ｐ，Ｃ０Ｎ〜Ｃ７Ｎには、サンプリング回路１１０から供給されるアナログ信号ＶＡＰ及びアナログ信号ＶＡＮの電位に対応する電荷が充電される。
なお、サンプル期間においては制御回路１４０から出力されるデジタル信号ＤＰ０〜ＤＰ７，ＤＮ０〜ＤＮ７の各ビットは「０」に設定（初期化）されている。
時刻ｔ０において、クロック信号ＣＬＫがローレベルからハイレベルに遷移し、ホールド期間が開始すると、サンプリング回路１１０のスイッチ１１０Ｐとスイッチ１１０Ｎとがオフ状態となる。このため、クロック信号ＣＬＫがローレベルからハイレベルに遷移する直前のアナログ信号ＶＡＰ，ＶＡＮが、容量性ＤＡＣ回路１２０に備えられた容量回路１２１の減衰容量ＣＨＰ，ＣＨＮおよびバイナリ容量Ｃ０Ｐ〜Ｃ７Ｐ，Ｃ０Ｎ〜Ｃ７Ｎにホールドされる。上記ホールドされたアナログ信号ＶＡＰ，ＶＡＮは、各々、アナログ信号ＶＣＰ，ＶＣＮとして容量性ＤＡＣ回路１２０から比較回路１３０に供給される。
比較回路１３０は、次に説明するように、制御回路１４０の制御の下、容量性ＤＡＣ回路１２０から供給されるアナログ信号ＶＣＰとアナログ信号ＶＣＮとを逐次比較する。
先ず、時刻ｔ０の後の内部クロック信号ＢＩＴ＿ＣＬＫの最初のサイクルに相当する時刻ｔ１からｔ２までの期間Ｔ１における動作について説明する。
アナログ信号ＶＡＰ，ＶＡＮがサンプリング回路１１０にホールドされてアナログ信号ＶＣＰ，ＶＣＮとして容量性ＤＡＣ回路１２０から出力された状態で、時刻ｔ１において内部クロック信号ＢＩＴ＿ＣＬＫがローレベルからハイレベルになると、比較回路１３０のラッチ回路１３２がアクティブとなり、比較回路１３０は、アナログ信号ＶＣＰとアナログ信号ＶＣＮとの比較動作を開始する。
図６の例では、時刻ｔ１ではアナログ信号ＶＣＰの信号レベルがアナログ信号ＶＣＮの信号レベルよりも大きいので（ＶＣＰ＞ＶＣＮ）、比較回路１３０は、比較結果として、ハイレベルのデジタル信号ＶＯＰを出力すると共に、ローレベルのデジタル信号ＶＯＮを出力する。制御回路１４０は、比較回路１３０の上記比較結果を受けて、ハイレベルのデジタル信号ＤＰ７とローレベルのデジタル信号ＤＮ７とを出力する。これにより、Ａ／Ｄ変換により得られるデジタル信号Ｄ０〜Ｄ７の各ビットのうち、デジタル信号ＤＰ７，ＤＮ７によって与えられる最上位ビット（Ｄ７）の値が決定される。
ここで、デジタル信号ＤＰ７がローレベルからハイレベルになると、デジタル信号ＤＰ７が入力される駆動部１２２Ｐ（図２）のインバータＱ７Ｐの出力信号（基準信号）はハイレベルからローレベルに遷移し、インバータＱ７Ｐの出力信号が印加されるバイナリ容量Ｃ７Ｐの電極間の電圧が変化する。このため、バイナリ容量Ｃ７Ｐの電極間の電圧の変化量に応じて、バイナリ容量Ｃ７Ｐに蓄えられている電荷が引き抜かれて電荷再配分が行われる。その結果、減衰容量ＣＨＰとバイナリ容量Ｃ０Ｐ〜Ｃ７Ｐが共通接続されている容量性ＤＡＣ回路１２０の内部の信号ノードＮＰ（図２）の電位は、電荷再配分によりバイナリ容量Ｃ７Ｐから引き抜かれた電荷に対応した電位に低下する。このため、信号ノードＮＰの電位によって与えられるアナログ信号ＶＣＰの信号レベルが低下する。
一方、デジタル信号ＤＮ７はローレベルに維持されているので、デジタル信号ＤＮ７が入力される駆動部１２２ＮのインバータＱ７Ｎの出力信号（基準信号）はハイレベルに維持される。このため、インバータＱ７Ｎの出力信号が印加されるバイナリ容量Ｃ７Ｎの電荷の移動はないので、減衰容量ＣＨＮおよびバイナリ容量Ｃ０Ｎ〜Ｃ７Ｎが共通接続されている容量性ＤＡＣ回路１２０の内部の信号ノードＮＮ（図２）の電位は変化しない。このため、信号ノードＮＮの電位によって与えられるアナログ信号ＶＣＮの信号レベルは変化しない。
時刻ｔ１ａにおいて、内部クロック信号ＢＩＴ＿ＣＬＫがローレベルになり、反転内部クロック信号ＢＩＴ＿ＣＬＫｂがハイレベルになると、比較回路１３０のラッチ回路１３２はインアクティブとなる。この場合、比較回路１３０は、デジタル信号ＶＯＰ，ＶＯＮとして共にローレベルを出力する。
次に、内部クロック信号ＢＩＴ＿ＣＬＫの２番目のサイクルに相当する時刻ｔ２からｔ３までの期間Ｔ２における動作について説明する。
アナログ信号ＶＡＰ，ＶＡＮがサンプリング回路１１０にホールドされてアナログ信号ＶＣＰ，ＶＣＮとして容量性ＤＡＣ回路１２０から出力された状態で、時刻ｔ２において内部クロック信号ＢＩＴ＿ＣＬＫがローレベルからハイレベルになり、反転内部クロック信号ＢＩＴ＿ＣＬＫｂがローレベルになると、比較回路１３０のラッチ回路１３２がアクティブとなり、比較回路１３０は、容量性ＤＡＣ回路１２０から供給されるアナログ信号ＶＣＰとアナログ信号ＶＣＮとの比較動作を開始する。
図６の例では、時刻ｔ２でアナログ信号ＶＣＰの信号レベルがアナログ信号ＶＣＮの信号レベルよりも小さいので（ＶＣＰ＜ＶＣＮ）、比較回路１３０は、比較結果として、ローレベルのデジタル信号ＶＯＰを出力すると共に、ハイレベルのデジタル信号ＶＯＮを出力する。制御回路１４０は、比較回路１３０の上記比較結果を受けて、ローレベルのデジタル信号ＤＰ６とハイレベルのデジタル信号ＤＮ６とを出力する。これにより、Ａ／Ｄ変換により得られるデジタル信号Ｄ０〜Ｄ７の各ビットのうち、デジタル信号ＤＰ６，ＤＮ６によって与えられる最上位から２番目のビット（Ｄ６）の値が決定される。
ここで、デジタル信号ＤＰ６はローレベルに維持されているので、デジタル信号ＤＰ６が入力される駆動部１２２ＰのインバータＱ６Ｐの出力信号（基準信号）はハイレベルに維持される。このため、インバータＱ６Ｐの出力信号が印加されるバイナリ容量Ｃ６Ｐの電荷の移動はないので、減衰容量ＣＨＰおよびバイナリ容量Ｃ０Ｐ〜Ｃ７Ｐが共通接続されている容量性ＤＡＣ回路１２０の内部の信号ノードＮＰ（図２）の電位は変化しない。このため、信号ノードＮＰの電位によって与えられるアナログ信号ＶＣＰの信号レベルは変化しない。
一方、デジタル信号ＤＮ６がローレベルからハイレベルになると、デジタル信号ＤＮ６が入力される駆動部１２２Ｎ（図２）のインバータＱ６Ｎの出力信号（基準信号）はハイレベルからローレベルに遷移し、インバータＱ６Ｎの出力信号が印加されるバイナリ容量Ｃ６Ｎの電極間の電圧が変化する。このため、バイナリ容量Ｃ６Ｎの電極間の電圧の変化量に応じて、バイナリ容量Ｃ６Ｎに蓄えられている電荷が引き抜かれて電荷再配分が行われる。その結果、減衰容量ＣＨＮとバイナリ容量Ｃ０Ｎ〜Ｃ７Ｎが共通接続されている容量性ＤＡＣ回路１２０の内部の信号ノードＮＮ（図２）の電位は、電荷再配分によりバイナリ容量Ｃ６Ｎから引き抜かれた電荷に対応した電位に低下する。このため、信号ノードＮＮの電位によって与えられるアナログ信号ＶＣＮの信号レベルが低下する。
続いて、時刻ｔ２ａにおいて、内部クロック信号ＢＩＴ＿ＣＬＫがローレベルになり、反転内部クロック信号ＢＩＴ＿ＣＬＫｂがハイレベルになると、比較回路１３０のラッチ回路１３２はインアクティブとなる。これにより、比較回路１３０は、デジタル信号ＶＯＰ，ＶＯＮとして共にローレベルを出力する。
続いて、時刻ｔ３以降の期間Ｔ３〜Ｔ８において、上記期間Ｔ１，Ｔ２のそれぞれにおける比較動作と同様の比較動作が順次繰り返され（即ち、逐次比較が実施され）、デジタル信号Ｄ０〜Ｄ７の３番目のビット（Ｄ５）から最下位ビット（Ｄ０）の各値が決定される。これにより、Ａ／Ｄ変換により全ビットの値が決定されたデジタル信号Ｄ０〜Ｄ７が得られる。
続いて、期間Ｔ９において、逐次比較型Ａ／Ｄ変換装置１００の制御回路１４０は、上記Ａ／Ｄ変換により最終的に得られたデジタル信号Ｄ０〜Ｄ７を出力端子より出力する。
続いて、時刻ｔ１０において、クロック信号ＣＬＫがハイレベルからローレベルに遷移すると、サンプリング回路１１０のスイッチ１１０Ｐとスイッチ１１０Ｎとがオン状態になる。これにより、クロック信号ＣＬＫがローレベルに維持される時刻ｔ１０から時刻ｔ１１までのサンプル期間において、サンプリング回路１１０により、新たにアナログ信号ＶＡＰ及びアナログ信号ＶＡＮのサンプル（トラック）が実施される。
そして、新たにサンプルされたアナログ信号ＶＡＰ及びＶＡＮに対応する電荷が、容量性ＤＡＣ回路１２０の減衰容量ＣＨＰ，ＣＨＮおよびバイナリ容量Ｃ０Ｐ〜Ｃ７Ｐ，Ｃ０Ｎ〜Ｃ７Ｎに充電される。また、制御回路１４０において、デジタル信号ＤＰ０〜ＤＰ７，ＤＮ０〜ＤＮ７の各ビットは「０」に設定（初期化）される。この後、上述した図６の時刻ｔ１から時刻ｔ１０までのホールド期間におけるＡ／Ｄ変換と同様に、時刻ｔ１１以降のホールド期間において逐次比較によるＡ／Ｄ変換が実施される。
次に、本実施形態の特徴であるデジタル信号ＶＰ０〜ＶＰ７のフルスケールレンジを確保するための手法について詳細に説明する。
ここでは、理解の容易化のため、第１の電源電圧ＶＤＤ１＝第２の電源電圧ＶＤＤ２＝電源電圧ＶＤＤとする。
本実施形態では、上述のＡ／Ｄ変換により得られるデジタル信号ＶＰ０〜ＶＰ７のフルスケールレンジは、次に説明するように、減衰容量ＣＨＰ，ＣＨＮによって調整可能となっている。
図１０の特性図を参照しながら、可変容量Ｃｈ２の容量値の調整原理を説明する。図１０は、本発明の第１の実施形態による逐次比較型Ａ／Ｄ変換回路１００の減衰容量ＣＨＰを構成する可変容量Ｃｈ２の容量値の調整原理を説明するための図であり、逐次比較型Ａ／Ｄ変換回路１００の入出力特性を示す図である。
逐次比較型Ａ／Ｄ変換回路１００は全差動型の装置であり、反転入力端子ＩＮＮと非反転入力端子ＩＮＰに入力される差動入力信号を構成する増幅回路１２の出力電圧ＶＯＵＴＰのＡＣ成分の位相と、出力電圧ＶＯＵＴＮのＡＣ成分の位相は、相互に反転した位相関係にあり、１８０度だけ位相がずれた関係にある。このため、差動入力信号を構成する増幅回路１２の出力電圧ＶＯＵＴが０Ｖである場合、即ち、出力電圧ＶＯＵＴＰと出力電圧ＶＯＵＴＮとの間の差電圧が０Ｖである場合の出力電圧ＶＯＵＴＰ，ＶＯＵＴＮの各電圧が、Ａ／Ｄ変換動作における入力電圧の基準点（中心点）になる。
従って、８ビットの逐次比較型Ａ／Ｄ変換回路１００が理想的な動作をする場合、即ち、減衰容量ＣＨＰの容量値が正しく調整されている場合（ｋ＝１）には、図１０に実線で例示するように、逐次比較型Ａ／Ｄ変換回路１００の入出力特性は、座標（−ＶＤＤ／２，０）、座標（０Ｖ，１２７ｄ）、座標（＋ＶＤＤ／２，２５５ｄ）を通る直線によって表され、この場合、フルスケールレンジが得られる。このことは、差動入力信号ＶＡの全範囲（−ＶＤＤ／２〜＋ＶＤＤ／２）に対し、Ａ／Ｄ変換により得られるデジタル信号として、フルスケールの出力コード（０ｄ〜２５５ｄ）が得られることを意味する。
従って、図１０に実線で例示される理想的な特性の場合（ｋ＝１）、差動入力信号をなす増幅回路１２の出力電圧ＶＯＵＴと出力コード（変換後のデジタル信号）との間には、次の関係が成り立つ。
（１）出力電圧ＶＯＵＴ（差動入力信号）が０Ｖの場合、出力コードは、１２７ｄ（中間値）になる。
（２）出力電圧ＶＯＵＴ（差動入力信号）が−ＶＤＤ／２Ｖの場合、出力コードは０ｄになる。
（３）出力電圧ＶＯＵＴ（差動入力信号）が＋ＶＤＤ／２Ｖの場合、出力コードは２５５ｄになる。
これに対し、減衰容量ＣＨＰの容量値が正しく調整されていない場合（ｋが１でない場合）には、逐次比較型Ａ／Ｄ変換回路１００の入出力特性を示す直線の傾きは、基準点に対応する座標（０Ｖ，１２７ｄ）を軸にして変動する。図１０の例では、一点鎖線で示すように、ｋが１よりも大きい場合（ｋ＞１）には、ｋ＝１の場合に比較して逐次比較型Ａ／Ｄ変換回路１００の入出力特性を示す直線の傾きが増加する傾向を示す。逆に、ｋが１よりも小さい場合（ｋ＜１）には、破線で示すように、ｋ＝１の場合に比較して逐次比較型Ａ／Ｄ変換回路１００の入出力特性を示す直線の傾きが減少する傾向を示す。
上述の特性を利用すれば、増幅回路１２の出力電圧ＶＯＵＴ（差動入力信号）として、基準点を与える０Ｖ以外の既知の出力電圧ＶＯＵＴＰ，ＶＯＵＴＮを逐次比較型Ａ／Ｄ変換回路１００に入力し、この場合に得られる出力コードの値と、図１０に実線で示す特性によって表される目標コードとの大小関係を参照することにより、ｋ＝１を満たすように減衰容量ＣＨＰの可変容量Ｃｈ２の容量値を調整し、可変容量Ｃｈ２を正しく調整することが可能になる。
上述した第３の実施形態によれば、逐次比較型Ａ／Ｄ変換回路１００は、供給する電源電圧に略比例して消費電力を低減できるため、逐次比較型Ａ／Ｄ変換回路１００の低消費電力化を実現することができる。
また、上述した第３の実施形態によれば、プロセス変動及び温度変動に対応して寄生容量の影響を低減するように減衰容量値を最適な値に調整することができる。従って、フルスケールレンジが確保され、最適な入力ダイナミックレンジで動作する変換誤差の少ない逐次比較型Ａ／Ｄ変換回路を提供することができる。
以上、本発明の好ましい実施形態を説明したが、本発明はこれら実施形態およびその変形例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。また、本発明は前述した説明によって限定されることはなく、添付のクレームの範囲によってのみ限定される。
上記各態様の半導体装置によれば、消費電流を抑制しつつ、画素信号の信号レベルを所望の電源電圧系の回路に適合する信号レベルに変換することができる。
１０，２０ 半導体装置
１１ 画素アレイ
１２ 増幅回路
１３ 後段回路
１４ クリップ回路
１００ Ａ／Ｄ変換回路（逐次比較型Ａ／Ｄ変換回路）
１１０ サンプリング回路
１２０ 容量性ＤＡＣ回路
１２１ 容量回路
１２２ 駆動回路
１２３ 減衰容量制御部
１３０ 比較回路
１４０ 制御回路
Ａ 演算増幅回路
Ｃ１Ｒ，Ｃ１Ｓ，Ｃ２Ｒ，Ｃ２Ｓ サンプリング容量
ＣＲ，ＣＳ 帰還容量
Ｍ１〜Ｍ５，Ｍ１１〜Ｍ１９ トランジスタ
Ｐ１，Ｐ２ 画素（単位画素）
ＳＷ１〜ＳＷ４，ＳＷ１１，ＳＷ１２Ｒ，ＳＷ１２Ｓ，ＳＷ１３Ｒ，ＳＷ１３Ｓ，ＳＷ１４Ｒ，ＳＷ１４Ｓ，ＳＷ２１，ＳＷ２２Ｒ，ＳＷ２２Ｓ，ＳＷ２３Ｒ，ＳＷ２３Ｓ，ＳＷ２４Ｒ，ＳＷ２４Ｓ，ＳＷ１Ｒ，ＳＷ１Ｓ，ＳＷ２Ｒ，ＳＷ２Ｓ，ＳＷ３Ｒ，ＳＷ３Ｓ，ＳＷ４Ｒ，ＳＷ４Ｓ スイッチ
ＶＣＭ１ 第１の基準電圧
ＶＣＭ２ 第２の基準電圧

Claims (9)

  1. 入力信号をサンプリングして増幅する増幅回路と、
    前記増幅回路の出力信号に応答して作動する後段回路と、
    を備え、
    前記増幅回路は、
    サンプリングされた前記入力信号を、第１の基準電圧を基準とした信号として保持するサンプリング容量と、
    前記サンプリング容量に保持された信号が転送される帰還容量と、
    前記サンプリング容量に保持された信号を前記サンプリング容量と前記帰還容量との比率に応じて増幅し、第２の基準電圧を基準とした信号として出力する演算増幅回路と、
    を備えた半導体装置。
  2. 前記第１の基準電圧は、前記第２の基準電圧よりも高い電圧である、請求項１に記載の半導体装置。
  3. 前記第１の基準電圧は、前記演算増幅回路に供給される第１の電源電圧の４分の１から４分の３の範囲内の電圧に設定され、
    前記第２の基準電圧は、前記後段回路に供給される第２の電源電圧の４分の１から４分の３の範囲内の電圧に設定される、請求項１または２に記載の半導体装置。
  4. 前記演算増幅回路の出力信号の電圧を所定電圧以下に制限するクリップ回路を更に備えた、請求項１から３の何れか１項に記載の半導体装置。
  5. 前記クリップ回路は、
    前記演算増幅回路の出力信号の電圧が前記後段回路に供給される第２の電源電圧を超えた場合に発生する過電流を検出する過電流検出回路と、
    前記過電流を吸収する過電流吸収回路と、
    を備えた、請求項４に記載の半導体装置。
  6. 行列状に配置された複数の画素を更に備え、
    前記増幅回路は、前記複数の画素列に対して１個以上配置された、請求項１から５の何れか１項に記載の半導体装置。
  7. 前記後段回路は、逐次比較型Ａ／Ｄ変換回路である、請求項１から６の何れか１項に記載の半導体装置。
  8. 前記演算増幅回路は、トランスコンダクタンスアンプである、請求項１から７の何れか１項に記載の半導体装置。
  9. 前記トランスコンダクタンスアンプは、テレスコピック型のトランスコンダクタンスアンプである、請求項８に記載の半導体装置。
JP2017524162A 2015-06-15 2015-06-15 半導体装置 Pending JPWO2016203525A1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2015/067182 WO2016203525A1 (ja) 2015-06-15 2015-06-15 半導体装置

Publications (1)

Publication Number Publication Date
JPWO2016203525A1 true JPWO2016203525A1 (ja) 2018-03-29

Family

ID=57546407

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017524162A Pending JPWO2016203525A1 (ja) 2015-06-15 2015-06-15 半導体装置

Country Status (3)

Country Link
US (1) US10298216B2 (ja)
JP (1) JPWO2016203525A1 (ja)
WO (1) WO2016203525A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT110087A (pt) * 2017-05-22 2018-11-22 Inst Politecnico De Leiria Amplificador de sinal de elevada linearidade.
US10498300B2 (en) * 2017-07-17 2019-12-03 Power Integrations, Inc. Voltage-to-current transconductance operational amplifier with adaptive biasing
JP7353028B2 (ja) * 2018-08-31 2023-09-29 サンケン電気株式会社 Ａ／ｄ変換回路
JP7280691B2 (ja) * 2018-11-27 2023-05-24 キヤノン株式会社 撮像素子およびその制御方法、及び撮像装置
TWI799200B (zh) * 2022-03-22 2023-04-11 瑞昱半導體股份有限公司 以比較器為核心的切換電容式電路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006385A (ja) * 1999-06-21 2001-01-12 Sanyo Electric Co Ltd サンプル／ホールド回路
JP2006174091A (ja) * 2004-12-16 2006-06-29 Olympus Corp 差動増幅回路及びそれを用いたデジタルカメラシステム
JP2006295593A (ja) * 2005-04-12 2006-10-26 Olympus Corp スイッチトキャパシタ増幅回路及びそれを用いた映像信号処理装置
JP2007043433A (ja) * 2005-08-03 2007-02-15 Renesas Technology Corp 半導体集積回路装置
JP2008306405A (ja) * 2007-06-06 2008-12-18 Renesas Technology Corp 半導体集積回路装置
JP2012105029A (ja) * 2010-11-10 2012-05-31 Nec Corp アナログデジタル変換装置及びアナログデジタル変換方法
JP2014212423A (ja) * 2013-04-18 2014-11-13 キヤノン株式会社 固体撮像装置及び撮像システム

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5914638A (en) * 1997-06-06 1999-06-22 Omnivision Technologies, Inc. Method and apparatus for adjusting the common-mode output voltage of a sample-and-hold amplifier
JP2000224495A (ja) * 1998-11-24 2000-08-11 Canon Inc 撮像装置及びそれを用いた撮像システム
JP2010166447A (ja) * 2009-01-16 2010-07-29 Sony Corp Ａｄ変換器および信号処理システム
WO2011013197A1 (ja) * 2009-07-28 2011-02-03 株式会社 東芝 赤外線撮像装置
TWI428610B (zh) * 2011-12-23 2014-03-01 Anpec Electronics Corp 過電流偵測電路及過電流偵測方法
US8610467B2 (en) * 2012-04-25 2013-12-17 Freescale Semiconductor, Inc. Sample and hold circuit

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001006385A (ja) * 1999-06-21 2001-01-12 Sanyo Electric Co Ltd サンプル／ホールド回路
JP2006174091A (ja) * 2004-12-16 2006-06-29 Olympus Corp 差動増幅回路及びそれを用いたデジタルカメラシステム
JP2006295593A (ja) * 2005-04-12 2006-10-26 Olympus Corp スイッチトキャパシタ増幅回路及びそれを用いた映像信号処理装置
JP2007043433A (ja) * 2005-08-03 2007-02-15 Renesas Technology Corp 半導体集積回路装置
JP2008306405A (ja) * 2007-06-06 2008-12-18 Renesas Technology Corp 半導体集積回路装置
JP2012105029A (ja) * 2010-11-10 2012-05-31 Nec Corp アナログデジタル変換装置及びアナログデジタル変換方法
JP2014212423A (ja) * 2013-04-18 2014-11-13 キヤノン株式会社 固体撮像装置及び撮像システム

Also Published As

Publication number Publication date
US10298216B2 (en) 2019-05-21
US20180102768A1 (en) 2018-04-12
WO2016203525A1 (ja) 2016-12-22

Similar Documents

Publication Publication Date Title
US7336214B2 (en) Analog to digital converter circuit with offset reduction and image sensor using the same
US10298216B2 (en) Semiconductor device
US10224355B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
CN104617930A (zh) 比较器和使用比较器的模数转换器
JP2006115003A (ja) サンプルホールド回路およびそれを用いたパイプラインａｄ変換器
US20070152722A1 (en) Comparator, Sample-and-Hold Circuit, Differential Amplifier, Two-Stage Amplifier, and Analog-to-Digital Converter
KR20200105187A (ko) 저 밴딩 노이즈를 위한 비교 장치 및 그에 따른 씨모스 이미지 센서
US9331683B2 (en) Ramp signal generator with noise canceling function
JP2010213042A (ja) 増幅回路及びアナログ／デジタル変換回路
US7408496B2 (en) Method, apparatus and system sharing an operational amplifier between two stages of pipelined ADC and/or two channels of signal processing circuitry
US20230254606A1 (en) Methods and apparatus for a track and hold amplifier
US11528441B2 (en) Solid-state imaging device, AD-converter circuit and current compensation circuit
KR100843194B1 (ko) 램프신호 발생회로
US9160948B2 (en) Replica noise generator using pixel modeling and ramp signal generator including the same
CN109361883B (zh) 像素读出电路及图像传感器
JP5802180B2 (ja) 半導体集積回路およびイメージセンサ
JP4391502B2 (ja) 差動増幅器、２段増幅器及びアナログ／ディジタル変換器
US11611336B2 (en) Comparator for low-banding noise and CMOS image sensor including the same
US10784828B2 (en) Methods and apparatus for an operational amplifier with a variable gain-bandwidth product
JP4961159B2 (ja) 増幅回路及びその応用回路
US11490042B2 (en) CTIA image sensor pixel
JP2006121307A (ja) サンプルホールド回路又はそれを用いたａｄ変換器
WO2015182361A1 (ja) 増幅回路及びイメージセンサ
KR20180004530A (ko) 램프신호 생성기를 구비한 씨모스 이미지 센서
JP2006121480A (ja) サンプルホールド回路及びそれを用いたパイプラインａｄ変換器

Legal Events

Date Code Title Description
A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A527

Effective date: 20170816

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190604

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191203