JP7280691B2 - 撮像素子およびその制御方法、及び撮像装置 - Google Patents

Description

本発明は撮像素子およびその制御方法、及び撮像装置に関し、特に、画素毎にＡＤ変換部を備えた撮像素子およびその制御方法、及び撮像装置に関する。

撮像装置のアナログ－デジタル（ＡＤ）変換方式として、特許文献１では、画素毎に画素信号とスロープ型の参照信号との比較を行う比較器と、その後段にデジタルのカウント値を画素信号として保持するためのラッチ部を接続したＡＤ変換方式が提案されている。特許文献１の構成によると、全画素同時に露光及びＡＤ変換を行うことでグローバルシャッタ動作を行うことができる。この構成ではグローバルシャッタ動作を行うため、画素内で電荷を保持するための電荷保持部が不要となる。

一方、特許文献２には、瞳分割方式の焦点検出が可能な撮像装置に関する技術が開示されている。特許文献２では、撮像素子の各画素が２つの光電変換部で構成されており、各光電変換部は１つのマイクロレンズによって、撮影レンズの異なる瞳を通過した光を受光するよう構成されている。また、２つの光電変換部はそれぞれ転送トランジスタを介して、共通のフローティングディフュージョン領域に接続されている。これにより、フローティングディフュージョン領域に転送した片方もしくは両方の光電変換部の信号電荷に応じた信号を共通の読み出し回路から出力することが可能である。

そして、２つの光電変換部によりそれぞれ得られる信号を比較することで、撮影レンズでの焦点検出が可能となるとともに、２つの光電変換部の信号を加算して出力することで撮影画像の信号を得ることができる。

国際公開第２０１６／１３６４４８号 特開２００１－０８３４０７号公報

ここで、特許文献１のような画素毎にＡＤ変換部を備えた撮像装置に、特許文献２に記載された画素構成を適用した場合、すなわち、１つの画素が、２つの光電変換部と、共通の読み出し回路としての１つのＡＤ変換部とで構成された場合を考える。なお、２つの光電変換部と共通のＡＤ変換部とを合わせて、以下、単位画素と呼ぶ。この場合、焦点検出を行う読み出しモード時に、単位画素の２つの光電変換部からの信号を順次ＡＤ変換して読み出すと、２つの信号間で蓄積時刻に差が生じてしまう。これは、例えば、動体の焦点検出性能の低下につながる。

一方、１つの画素が２つの光電変換部と２つのＡＤ変換部で構成された場合、ＡＤ変換部の回路面積が増大し、単位画素の限られた面積内にＡＤ変換部を収容することが困難になる。特に画素信号を保持するためのラッチ部は、通常１ビットあたり十数個のトランジスタを配置する必要がある。例えば、１４ビットのラッチ部を新たに配置する場合、数百個のトランジスタが増加し、広い回路面積が必要になってしまう。加えて、2つ目のＡＤ変換部は、通常の静止画撮影モード等で、単位画素につき１つの画素信号を出力する読み出しモードでは不要であるため、冗長になってしまう。

本発明は上記問題点を鑑みてなされたものであり、画素毎にＡＤ変換部を備えた撮像装置において、回路規模の大幅な増大を抑制しつつ、高速且つ柔軟に各画素からの信号をＡＤ変換できるようにすることを目的とする。

上記目的を達成するために、本発明の撮像素子は、入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、を各画素がそれぞれ有する、複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有し、前記予め決められた複数の画素のＡＤ変換部は、並行にＡＤ変換を行い、前記第１の画素の受光部は、入射光を光電変換する２つの光電変換部を含み、前記選択手段は、第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素の２つの光電変換部から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択すると共に、第２のモードにおいて、前記２つの光電変換部の一方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択し、前記２つの光電変換部の他方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素と異なる第２の画素のＡＤ変換部を選択し、前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する制御手段を更に有することを特徴とする。

本発明によれば、画素毎にＡＤ変換部を備えた撮像装置において、回路規模の大幅な増大を抑制しつつ、高速且つ柔軟に各画素からの信号をＡＤ変換することができる。

本発明の実施形態における撮像装置の全体構成を示すブロック図。 実施形態における撮像素子の概略構成を示す図。 第１の実施形態における単位画素の概略構成を示す図。 第１の実施形態における単位画素の構成を示す回路図。 第１の実施形態における比較部の構成を示す回路図。 第１の実施形態における第１の読み出しモードのタイミングチャート。 第１の実施形態における第２の読み出しモードのタイミングチャート。 第１の実施形態における第１の読み出しモード時にＡ＋Ｂ信号を出力する受光部と使用するＡＤ変換部を示す模式図。 第１の実施形態における第２の読み出しモード時にＡ信号及びＢ信号を出力する受光部と使用するＡＤ変換部を示す模式図。 第１の実施形態における信号処理部の概略構成を示すブロック図。 第１の実施形態の変形例における第３の読み出しモードのタイミングを示す概略図。 第１の実施形態の変形例における第３の読み出しモードのタイミングチャート。 第１の実施形態の変形例における第３の読み出しモードにおいて偶数行画素の読み出し時にＡ信号及びＢ信号を出力する受光部と使用するＡＤ変換部の一例を示す模式図。 第２の実施形態における単位画素の概略構成を示す図。 第２の実施形態における単位画素の構成を示す回路図。 第２の実施形態における第１の読み出しモードのタイミングチャート。 第２の実施形態における第２の読み出しモードのタイミングチャート。 第２の実施形態における信号処理部の概略構成を示すブロック図。 第３の実施形態における単位画素の概略構成を示す図。 第３の実施形態における第２の読み出しモードのタイミングチャート。 第３の実施形態における信号処理部の概略構成を示すブロック図。 第４の実施形態における単位画素の構成を示す回路図。 第４の実施形態における第１の読み出しモードの駆動タイミングチャート。 第４の実施形態における第２の読み出しモードの駆動タイミングチャート。

以下、添付図面を参照して本発明を実施するための形態を詳細に説明する。

●撮像装置の構成
はじめに、本実施形態における撮像装置の構成について説明する。図１は、後述する本発明の実施形態における撮像装置の全体構成を示すブロック図である。図１において、撮影レンズ１０２は、レンズ駆動部１０３によって駆動され、ズーム制御、フォーカス制御、絞り制御などが行われて、被写体の光学像を撮像素子１００に結像させる。撮像素子１００は、複数の画素により構成され、撮影レンズ１０２により結像された被写体の光学像を画像信号に変換して取り込む。

信号処理部１０１は、撮像素子１００から出力される画像信号に対して、並べ替え等の信号処理を行う。全体制御・演算部１０４は、各種演算処理と撮像装置全体の制御を行う。

メモリ部１０５は、画像データを一時的に記憶するために用いられ、表示部１０６は、各種情報や撮影画像を表示する。記録部１０７は、画像データの記録または読み出しを行うための着脱可能な半導体メモリ等である。操作部１０８は、ボタン、ダイヤルなどで構成され、ユーザからの操作入力を受け付ける。なお、表示部１０６がタッチパネルである場合には当該タッチパネルも操作部１０８に含まれる。

図２は、撮像素子１００の概略構成を示す図である。撮像素子１００は受光領域基板２００とデジタル回路基板２１０で構成され、例えば、デジタル回路基板２１０の上部に受光領域基板２００が積層されている。

受光領域基板２００は、受光領域２０１、画素制御部２０３、参照信号生成部２０４を備え、受光領域２０１には、入射光を受光して信号電荷に変換するフォトダイオードを備えた受光部２０２が行列状に配置される。なお、図２では、６ｘ４個の受光部２０２を示しているが、実際はさらに多数の受光部２０２が配置される。なお、本実施形態では、受光部２０２と、それに対応するＡＤ変換部２０５を合わせて、単位画素と定義する。

画素制御部２０３は、受光領域２０１の各受光部２０２に制御信号を送信する。参照信号生成部２０４は、ＡＤ変換時に受光部２０２から出力される、電荷に対応した電気信号（以下、「画素信号」と呼ぶ。）との比較を行うための参照信号を生成してＡＤ変換部２０５に供給する。受光部２０２で発生した電荷は、アナログの画素信号としてＡＤ変換部２０５に入力される。

デジタル回路基板２１０は、ＡＤ変換部２０５、データ転送部２０９、デジタル回路制御部２０６、信号処理部２０７、出力部２０８を備える。上述したように、各ＡＤ変換部２０５は各受光部２０２に対応して設けられ、受光部２０２から供給されたアナログの画素信号をデジタル信号に変換し、保持する。

データ転送部２０９は、ＡＤ変換部２０５に保持されたデジタルの画素信号を信号処理部２０７に転送する。信号処理部２０７は、画素信号にＣＤＳ（Ｃｏｒｒｅｌａｔｅｄ Ｄｏｕｂｌｅ Ｓａｍｐｌｉｎｇ）処理やオフセット・ゲイン補正等を含む様々な処理を行う。出力部２０８は、信号処理部２０７で信号処理された画素信号を撮像素子１００の外部に出力する。デジタル回路制御部２０６は、ＡＤ変換部２０５、データ転送部２０９、信号処理部２０７及び出力部２０８を制御するための制御信号を各部に送出する。

＜第１の実施形態＞
次に、本発明の第１の実施形態について説明する。図３は、本第１の実施形態における撮像素子１００の単位画素の構成を表す模式図であり、図２に示す多数の単位画素のうち、任意の２つの単位画素３００、３０１の構成を示している。

本第１の実施形態では、各受光部２０２は、２つのフォトダイオード（ＰＤ）を備える。以下、各受光部２０２の２つのフォトダイオード（ＰＤ）の内、一方を「ＰＤＡ」、他方を「ＰＤＢ」と記載する。ＰＤＡ及びＰＤＢは、不図示の共通のマイクロレンズを介して撮影レンズ１０２の異なる瞳領域を通過した光を受光するように構成されている。

ＰＤＡ、ＰＤＢからの出力信号を比較することで、撮影レンズ１０２の焦点状態の検出が可能となる。また、ＰＤＡとＰＤＢからの出力信号を加算することで、撮影画像の画像信号を得ることができる。受光部２０２は、ＰＤＡからの画素信号（以下、「Ａ信号」と呼ぶ。）、ＰＤＢからの画素信号（以下、「Ｂ信号」と呼ぶ。）、Ａ信号とＢ信号を加算した画素信号（以下、「Ａ＋Ｂ信号」と呼ぶ。）を出力することが可能である。

本第１の実施形態では、各単位画素からＡ＋Ｂ信号を出力する第１の読み出しモードと、単位画素からＡ信号とＢ信号をそれぞれ独立に出力する第２の読み出しモードとを有する。第１の読み出しモードは、例えば、静止画撮影時に使用することができる。また、第２の読み出しモードは、例えば、焦点検出時に使用し、焦点検出に使用する一部の画素からのみ、Ａ信号とＢ信号を読み出す。なお、第１の読み出しモードと第２の読み出しモードは、全体制御・演算部１０４が撮像素子１００に供給する制御信号によって切り替える。

ＡＤ変換部２０５は、比較部３０２とラッチ部３０３を備える。比較部３０２は、参照信号生成部２０４から供給される参照信号ＲＥＦと、受光部２０２から供給される画素信号とを比較し、比較結果を表す比較結果信号をラッチ部３０３に出力する。比較部３０２は、差動入力部３０４、電圧変換部３０５、正帰還部３０６により構成される。なお、この詳細については、図４及び図５を参照して後述する。

ラッチ部３０３には、不図示のカウント値生成部から、参照信号ＲＥＦの掃引期間中にカウントアップするデジタルのカウント値が入力される。そして、比較部３０２による比較開始と同時にカウントアップを開始し、比較部３０２からの比較結果信号を受けて、その時点でのカウント値をデジタルの画素信号として保持する。ラッチ部３０３に保持されたデジタルの画素信号は、データ転送部２０９を介して、信号処理部２０７に転送される。

差動入力切替部３０７は、差動入力部３０４で参照信号と比較される画素信号を異なる画素の画素信号に切り替えるもので、図４を参照して後述するように、差動入力部３０４の一部を構成する。本実施形態では、２画素毎に１つの差動入力切替部３０７を備え、この２画素間で差動入力部３０４において参照信号ＲＥＦと比較する画素信号を切り替える。

図３（ａ）～図３（ｃ）は、差動入力切替部３０７によって、差動入力部３０４に入力される画素信号を切り替えた例を示す。図３（ａ）は、単位画素３００，３０１の各受光部２０２からＡ＋Ｂ信号が出力され、それぞれの単位画素内の差動入力部３０４に入力される状態を示している。

図３（ｂ）は、単位画素３００のＰＤＡから出力されたＡ信号が、同じ単位画素３００内に設けられた差動入力部３０４に入力され、単位画素３００のＰＤＢから出力されたＢ信号が、単位画素３０１の差動入力部３０４に入力される状態を示している。この場合、単位画素３０１の受光部２０２からは画素信号は出力されない。

図３（ｃ）は、単位画素３０１のＰＤＡから出力されたＡ信号が、同じ単位画素３０１内に設けられた差動入力部３０４に入力され、単位画素３００のＰＤＢから出力されたＢ信号が、単位画素３００の差動入力部３０４に入力される状態を示している。この場合、単位画素３００の受光部２０２からは画素信号は出力されない。

次に、図３（ａ）～図３（ｃ）に示す差動入力切替部３０７による切り替え動作の詳細について、図４を参照して説明する。図４は、単位画素の構成を示す回路図である。

図４は、２画素分の単位画素３００，３０１の受光部２０２と、差動入力部３０４の一部である差動対部４０１の構成を示す回路図である。まず、受光部２０２と差動対部４０１の構成について説明するが、単位画素３００，３０１におけるこれらの構成は同じであるため、ここでは、単位画素３００についてのみ説明する。

受光部２０２は、ＰＤＡ及びＰＤＢ、転送トランジスタＴｒ１，Ｔｒ２、排出トランジスタＴｒ３，Ｔｒ４、リセットトランジスタＴｒ５，Ｔｒ６、混合トランジスタＴｒ２９、２つのフローティングディフュージョン部（ＦＤ）を備える。以下、各受光部２０２の２つのフローティングディフュージョン部（ＦＤ）を、それぞれ「ＦＤＡ」、「ＦＤＢ」と記載する。なお、本実施形態において、各トランジスタは特に説明が無い限り、ＮＭＯＳトランジスタであるものとする。

ＰＤＡで入射光を受けて発生した信号電荷は、ゲートに転送パルスＴＸ１が入力された転送トランジスタＴｒ１を介してＦＤＡに転送される。ＦＤＡは、ＰＤＡから転送された信号電荷を電圧信号に変換する電荷電圧変換部として機能する。同様に、ＰＤＢで発生した信号電荷は、ゲートに転送パルスＴＸ１が入力された転送トランジスタＴｒ２を介してＦＤＢに転送される。

排出トランジスタＴｒ３，Ｔｒ４のドレインは電源ＶＤＤに接続され、ゲートに入力された排出パルスＯＦＧ１によってオンオフ制御され、それぞれ、ＰＤＡ及びＰＤＢで発生した信号電荷を排出する。混合トランジスタＴｒ２９は、ゲートに入力された混合パルスＡＤＤＦＤ１によりオンオフ制御され、ＦＤＡとＦＤＢを接続することにより、ＰＤＡから転送された信号電荷と、ＰＤＢから転送された信号電荷とを混合する。

リセットトランジスタＴｒ５，Ｔｒ６のゲートにはリセットパルスＲＥＳ１が入力され、ドレインがＮＯＤＥ＿Ｌ１に接続され、ＦＤＡ、ＦＤＢを所定の電位にリセットする。

また、ＦＤＡは、差動対部４０１の画素信号トランジスタＴｒ＿Ａのゲートに接続され、ＦＤＢは、画素信号トランジスタＴｒ＿Ｂのゲートに接続される。

差動対部４０１のトランジスタＴｒ７は、画素信号トランジスタＴｒ＿Ａのソースを電流源トランジスタＴｒ１２に接続するためのスイッチであり、ゲートに入力された信号ＳＥＬ４により制御される。電流源トランジスタＴｒ１２は、ゲートに入力されたバイアス電圧Ｖｂに応じた電流を供給する。

トランジスタＴｒ８，Ｔｒ９は、画素信号トランジスタＴｒ＿ＢのドレインをＮＯＤＥ＿Ｌ１に、ソースを電流源トランジスタＴｒ１２に接続するためのスイッチであり、ゲートに入力された信号ＳＥＬ１により制御される。トランジスタＴｒ７，Ｔｒ８，Ｔｒ９をオンして、画素信号トランジスタＴｒ＿Ａ，Ｔｒ＿Ｂのドレイン、ソース同士を接続し、さらに混合トランジスタＴｒ２９をオンして、ＦＤＡ、ＦＤＢを接続して、画素信号トランジスタＴｒ＿Ａ，Ｔｒ＿Ｂのゲートに入力される電圧を同じにすることで、画素信号トランジスタＴｒ＿Ａ，Ｔｒ＿Ｂが並列に接続された状態となる。

参照信号トランジスタＴｒ＿ＲＥＦＡ，Ｔｒ＿ＲＥＦＢのゲートには、参照信号生成部２０４で生成された参照信号ＲＥＦが入力される。トランジスタＴｒ１０，Ｔｒ１１は、参照信号トランジスタＴｒ＿ＲＥＦＡ，Ｔｒ＿ＲＥＦＢのドレイン、ソース同士を接続するためのスイッチである。トランジスタＴｒ１０，Ｔｒ１１は、ゲートに入力された信号ＳＥＬ１で制御され、トランジスタＴｒ１０，Ｔｒ１１をオンすることで、参照信号トランジスタＴｒ＿ＲＥＦＡとＴｒ＿ＲＥＦＢが並列に接続された状態となる。

ここで、並列接続された画素信号トランジスタＴｒ＿Ａ，Ｔｒ＿Ｂと、同じく並列接続された参照信号トランジスタＴｒ＿ＲＥＦＡ，Ｔｒ＿ＲＥＦＢは差動対を構成する。差動対を構成する画素信号トランジスタ及び参照信号トランジスタと、電流源トランジスタＴｒ１２と、図５で後述するＮＯＤＥ＿Ｌ１、ＮＯＤＥ＿Ｒ１に接続されるカレントミラーを構成するトランジスタＴｒ５１及びＴｒ５２とで、比較部３０２が構成される。

なお、単位画素３０１の転送トランジスタＴｒ１，Ｔｒ２は、ゲートに入力された転送パルスＴＸ２により制御され、排出トランジスタＴｒ３，Ｔｒ４は、ゲートに入力された排出パルスＯＦＧ２により制御される。また、単位画素３０１のリセットトランジスタＴｒ５，Ｔｒ６は、ゲートに入力されたリセットパルスＲＥＳ２により制御される。さらに、混合トランジスタＴｒ２９は、ゲートに入力された混合パルスＡＤＤＦＤ２により制御される。

また、単位画素３０１において、画素信号トランジスタＴｒ＿Ａのソースを電流源トランジスタＴｒ１２に接続するためのスイッチであるトランジスタＴｒ７は、ゲートに入力された信号ＳＥＬ５により制御される。

単位画素３００，３０１間に設けられたトランジスタＴｒ２５，Ｔｒ２６は、それぞれ、単位画素３００の画素信号トランジスタＴｒ＿Ｂのドレインを単位画素３０１のＮＯＤＥ＿Ｌ２に、ソースを単位画素３０１の電流源トランジスタＴｒ１２に接続するためのスイッチである。トランジスタＴｒ２５、Ｔｒ２６は、それぞれのゲートに入力された信号ＳＥＬ２によりオンオフ制御される。

トランジスタＴｒ２７，Ｔｒ２８は、それぞれ、単位画素３０１の画素信号トランジスタＴｒ＿Ｂのドレインを単位画素３００のＮＯＤＥ＿Ｌ１に、ソースを単位画素３００の電流源トランジスタＴｒ１２に接続するためのスイッチである。トランジスタＴｒ２７，Ｔｒ２８は、それぞれのゲートに入力された信号ＳＥＬ３によりオンオフ制御される。

ここで、信号ＳＥＬ１，ＳＥＬ４，ＳＥＬ５がＨとなり、単位画素３００，３０１のトランジスタＴｒ７～１１がオンし、信号ＳＥＬ２，ＳＥＬ３がＬとなり、トランジスタＴｒ２５～２８がオフした場合を考える。この場合、単位画素３００，３０１それぞれにおいて、並列接続された画素信号トランジスタＴｒ＿Ａ，Ｔｒ＿Ｂと、並列接続された参照信号トランジスタＴｒ＿ＲＥＦＡ，Ｔｒ＿ＲＥＦＢとが、差動対を構成する。

このとき、電流源トランジスタＴｒ１２と、図５で後述するＮＯＤＥ＿Ｌ１、ＮＯＤＥ＿Ｒ１に接続されるカレントミラーを構成するトランジスタＴｒ５１及びＴｒ５２と合わせて比較部３０２を構成する。さらに単位画素３００の混合パルスＡＤＤＦＤ１をＨにして混合トランジスタＴｒ２９をオンし、ＦＤＡ及びＦＤＢに転送されたＰＤＡ及びＰＤＢからのＡ信号とＢ信号を混合させることで、Ａ＋Ｂ信号とＲＥＦ信号の比較動作を行うことができる。この接続構成は図３（ａ）の構成に相当する。

また、信号ＳＥＬ２，ＳＥＬ４がＨ、信号ＳＥＬ１、ＳＥＬ３、ＳＥＬ５がＬの場合を考える。この場合、単位画素３００のトランジスタＴｒ７及びトランジスタＴｒ２５，Ｔｒ２６がオン、単位画素３０１のトランジスタＴｒ７、単位画素３００，３０１のトランジスタＴｒ８～１１及びトランジスタＴｒ２７、Ｔｒ２８がオフとなる。従って、単位画素３００の画素信号トランジスタＴｒ＿Ａと参照信号トランジスタＴｒ＿ＲＥＦＡが差動対を構成し、単位画素３００の画像信号トランジスタＴｒ＿Ｂと単位画素３０１の参照信号トランジスタＴｒ＿ＲＥＦＡが差動対を構成する。この接続構成は図３（ｂ）の構成に相当する。

また、信号ＳＥＬ３，ＳＥＬ５がＨ、信号ＳＥＬ１、ＳＥＬ２、ＳＥＬ４がＬの場合を考える。この場合、単位画素３０１のトランジスタＴｒ７及びトランジスタＴｒ２７、Ｔｒ２８がオン、単位画素３００のトランジスタＴｒ７、単位画素３００，３０１のトランジスタＴｒ８～１１及びトランジスタＴｒ２５、Ｔｒ２６がオフとなる。従って、単位画素３０１の画素信号トランジスタＴｒ＿Ｂと単位画素３００の参照信号トランジスタＴｒ＿ＲＥＦＡが差動対を構成し、単位画素３０１の画素信号トランジスタＴｒ＿Ａと参照信号トランジスタＴｒ＿ＲＥＦＡが差動対を構成する。この接続構成は図３（ｃ）の構成に相当する。

このように信号ＳＥＬ１～ＳＥＬ５で制御されるトランジスタＴｒ７～１１、Ｔｒ２５～２８は、図３に示した差動対を切り替える差動入力切替部３０７として機能する。

なお、参照信号トランジスタＴｒ＿ＲＥＦＡ，Ｔｒ＿ＲＥＦＢを２つのトランジスタで構成している。これにより、差動入力切替部３０７によって差動対を切り替えた際に、画素信号トランジスタと参照信号トランジスタを構成するトランジスタの数が同じになるようにしている。これにより、両者の駆動能力のアンバランスを解消できる。また、画素信号トランジスタＴｒ＿Ａ，Ｔｒ＿Ｂ及び参照信号トランジスタＴｒ＿ＲＥＦＡ，Ｔｒ＿ＲＥＦＢのＭＯＳサイズは同じであることが望ましい。

図５は、単位画素３０１の比較部３０２を構成する差動入力部３０４、電圧変換部３０５、正帰還部３０６の詳細構成を示す回路図である。

なお、差動入力部３０４の差動対部は図４と同じである。ただし、差動対を構成する画素信号トランジスタ及び参照信号トランジスタは、それぞれＴｒ＿ＳＩＧ、Ｔｒ＿ＲＥＦとして簡略的に示してある。

例えば、図３（ａ）の構成では、画素信号トランジスタＴｒ＿ＡとＴｒ＿Ｂを並列接続したものがＴｒ＿ＳＩＧに該当し、参照信号トランジスタＴｒ＿ＲＥＦＡとＴｒ＿ＲＥＦＢを並列接続したものがＴｒ＿ＲＥＦに該当する。また、Ｔｒ＿ＳＩＧのゲートに入力される画素信号をＳＩＧと表記しているが、これは、図３（ａ）～図３（ｃ）の接続構成に応じて、Ａ＋Ｂ信号、Ａ信号、Ｂ信号のいずれかとなる。

差動入力部３０４は、受光部２０２から供給された画素信号ＳＩＧと参照信号生成部２０４から供給された参照信号ＲＥＦとを比較し、参照信号ＲＥＦが画素信号ＳＩＧよりも低くなると出力信号ＶＯＨを出力する。

差動入力部３０４は、差動対を構成する画素信号トランジスタＴｒ＿ＳＩＧ及び参照信号トランジスタＴｒ＿ＲＥＦ、電流源トランジスタＴｒ１２、カレントミラーを構成するトランジスタＴｒ５１，Ｔｒ５２、差動入力部３０４の出力信号ＶＯＨを出力するトランジスタＴｒ５３で構成される。トランジスタＴｒ５１，Ｔｒ５２及びトランジスタＴｒ５３は、ＰＭＯＳトランジスタである。

画素信号トランジスタＴｒ＿ＳＩＧのドレインであるＮＯＤＥ＿Ｌ１には、カレントミラーを構成するトランジスタＴｒ５１のドレイン及びトランジスタＴｒ５３のゲートが接続される。参照信号トランジスタＴｒ＿ＲＥＦのドレインであるＮＯＤＥ＿Ｒ１にはトランジスタＴｒ５２のドレイン及びトランジスタＴｒ５１，Ｔｒ５２のゲートが接続される。トランジスタＴｒ５１，Ｔｒ５２及びトランジスタＴｒ５３のソースは電源電圧ＶＤＤに接続される。

参照信号ＲＥＦの電圧が画素信号ＳＩＧよりも高い場合、電流源トランジスタＴｒ１２が出力する電流のほとんどが参照信号トランジスタＴｒ＿ＲＥＦを経由してトランジスタＴｒ５２を流れる。トランジスタＴｒ５２と共通のゲートを持つトランジスタＴｒ５１のチャネル抵抗は十分小さくなり、トランジスタＴｒ５３のゲートがほぼ電源電圧ＶＤＤとなり、トランジスタＴｒ５３はオフする。

一方、参照信号ＲＥＦの電圧が画素信号ＳＩＧよりも低くなると、電流源トランジスタＴｒ１２の出力電流は、参照信号トランジスタＴｒ＿ＲＥＦを流れなくなる。これにより、トランジスタＴｒ５１，Ｔｒ５２のゲート電位が上昇して、トランジスタＴｒ５１のチャネル抵抗が高くなる。そこに、画素信号トランジスタＴｒ＿ＳＩＧを介して流れ込む電流が電圧降下を起こしてトランジスタＴｒ５３のゲート電位を下げて、トランジスタＴｒ５３がオンすることで、信号ＶＯＨが出力される。

電圧変換部３０５は、トランジスタＴｒ５４で構成され、トランジスタＴｒ５４のドレインには、差動入力部３０４の信号ＶＯＨが入力され、ソースは正帰還部３０６への入力信号ＶＩＬとなる。トランジスタＴｒ５４のゲートには、電源電圧ＶＤＤよりも低い電圧である電源ＶＤＤＬに接続される。電圧変換部３０５は、電源電圧ＶＤＤで動作する差動入力部３０４から出力された信号ＶＯＨを、電源電圧ＶＤＤよりも低い電圧Ｌで動作する正帰還部３０６が受け取り可能な電圧の信号ＶＩＬに変換する。

正帰還部３０６は、差動入力部３０４の出力信号ＶＯＨが、電圧変換部３０５で変換された信号ＶＩＬに基づいて、参照信号ＲＥＦが画素信号ＳＩＧよりも低くなると反転する比較結果信号ＶＣＯを出力する。正帰還部３０６は、この比較結果信号ＶＣＯの反転する際の速度を高速化する。

正帰還部３０６は、トランジスタＴｒ５５，Ｔｒ５６，Ｔｒ５７及びＮＯＲ回路５０１で構成される。なお、トランジスタＴｒ５６，Ｔｒ５７は、ＰＭＯＳトランジスタである。

トランジスタＴｒ５５，Ｔｒ５７のゲートに入力される初期化信号ＩＮＩは、比較部３０２を初期化するための信号である。ＮＯＲ回路５０１に入力される強制反転信号ＦＯＲＣＥがＬの状態で初期化信号ＩＮＩがＨレベルとなると、トランジスタＴｒ５５がオン、トランジスタＴｒ５７がオフし、信号ＶＩＬがトランジスタＴｒ５５を介して放電する。その結果、信号ＶＩＬがＬレベルとなり、ＮＯＲ回路５０１の出力である比較結果信号ＶＣＯはＨレベルに初期化される。

また、比較動作中は、初期化信号ＩＮＩ及び強制反転信号ＦＯＲＣＥにはＬレベルが入力され、トランジスタＴｒ５５はオフし、トランジスタＴｒ５７がオンする。信号ＶＩＬがＬレべルに初期化された状態では、ＮＯＲ回路５０１の出力である比較結果信号ＶＣＯはＨレベルとなり、トランジスタＴｒ５６はオフしている。

差動入力部３０４で参照信号ＲＥＦが画素信号ＳＩＧよりも低くなると、信号ＶＯＨがＨレベルに遷移し始め、電圧変換部３０５から出力される信号ＶＩＬもＨレベルに遷移を開始する。そして、ＮＯＲ回路５０１の比較結果信号ＶＣＯがＨに遷移を開始すると、トランジスタＴｒ５６がオンし、トランジスタＴｒ５６とすでにオンしているトランジスタＴｒ５７を介して、信号ＶＩＬを急速に充電して、電圧ＶＤＤＬまで上昇させる。これにより比較結果信号ＶＣＯを急速にＬレベルに遷移させることができる。

強制反転信号ＦＯＲＣＥは、比較動作終了時点で、信号ＶＣＯがＬレベルに遷移していなかった場合に、強制反転信号ＦＯＲＣＥをＨレベルにすることで、信号ＶＣＯを強制的にＬレベルに遷移させるための信号である。

ラッチ部３０３には、不図示のカウント値生成部で生成されたデジタルのカウント値ＣＯＵＮＴが入力される。そして、正帰還部３０６から供給される比較結果信号ＶＣＯがＨ→Ｌに遷移すると、その時点でのカウント値ＣＯＵＮＴをデジタルの画素信号として保持する。ラッチ部３０３に保持されたデジタル画素信号は、データ転送部２０９を介して、信号処理部２０７に転送される。

なお、単位画素３０１も、単位画素３００におけるＮＯＤＥ＿Ｌ１、ＮＯＤＥ＿Ｒ１が、ＮＯＤＥ＿Ｌ２、ＮＯＤＥ＿Ｒ２であることを除いて、同様の構成を有するため、説明を省略する。

次に、第１の実施形態における撮像装置の駆動方法について説明する。上述したように、本第１の実施形態では、単位画素からＰＤＡとＰＤＢの信号を加算したＡ＋Ｂ信号を出力する第１の読み出しモードと、１行おきに単位画素のＰＤＡとＰＤＢからそれぞれＡ信号、Ｂ信号を出力する第２の読み出しモードとを有する。

図６に、第１の読み出しモードにおけるタイミングチャートを示す。なお、図６では、単位画素３００及び単位画素３０１に供給される制御信号を示しているが、その他の画素についても、差動入力切替部３０７を共有する２画素毎に同様の制御信号が供給される。第１の読み出しモードでは、信号ＳＥＬ１，ＳＥＬ４，ＳＥＬ５をＨ、信号ＳＥＬ２，ＳＥＬ３をＬとすることで、図３（ａ）に示す接続構成とする。

時刻ｔ１で、排出パルスＯＦＧ１，ＯＦＧ２がＨとなり、排出トランジスタＴｒ３，Ｔｒ４がオンとなり、ＰＤＡ、ＰＤＢで発生した信号電荷が排出トランジスタＴｒ３，Ｔｒ４のドレインに排出される。時刻ｔ２で、排出パルスＯＦＧ１，ＯＦＧ２がＬとなり、排出トランジスタＴｒ３，Ｔｒ４が一斉にオフして、全単位画素同時に信号電荷の蓄積を開始する。

所定の蓄積期間が経過した後、時刻ｔ３で各画素のフローティングディフュージョン部をリセットするために、参照信号ＲＥＦが所定の電圧に設定され、各単位画素に供給されるリセットパルスＲＥＳ１，ＲＥＳ２がＨとなる。これによりＦＤＡ、ＦＤＢの電荷がリセットされる。その後、時刻ｔ４でリセットパルスＲＥＳ１，ＲＥＳ２がＬとなり、ＦＤＡ、ＦＤＢのリセットが解除される。

時刻ｔ５では、強制反転信号ＦＯＲＣＥがＬ、初期化信号ＩＮＩがＨとなり、正帰還部３０６が初期状態となる。このとき、各単位画素の比較部３０２の出力である比較結果信号ＶＣＯはＨとなる。

時刻ｔ６では、初期化信号ＩＮＩがＬとなり、正帰還部３０６の初期化が解除される。この時点では、参照信号ＲＥＦは画素信号ＳＩＧよりも大きい値に設定されているため、比較部３０２からの比較結果信号ＶＣＯはＨのままである。

時刻ｔ７～ｔ９では、フローティングディフュージョン部をリセットした状態でのリセットレベル信号（以下、「Ｎ信号」と呼ぶ。）のＡＤ変換動作を行う。Ｎ信号は、後述する画素信号であるＳ信号からＮ信号を減算するＣＤＳ処理に使用される。なお、以下の説明において、このＮ信号をＡＤ変換する期間をＮ変換期間と呼ぶ。時刻ｔ７で参照信号ＲＥＦが所定の電圧からＬレベルに掃引を開始し、同時にラッチ部３０３に供給されるカウント値ＣＯＵＮＴが増加を開始する。

例えば、時刻ｔ８で参照信号ＲＥＦが画素信号ＳＩＧよりも小さくなると、その単位画素の比較結果信号ＶＣＯがＬになる。そして、この時点でのカウント値ＣＯＵＮＴがＮ信号としてラッチ部３０３に保持される。

時刻ｔ９で参照信号ＲＥＦの掃引が終了すると強制反転信号ＦＯＲＣＥがＨとなり、この時点でまだＮ信号が確定していなかった単位画素がある場合、その画素のＶＣＯが強制的にＬとなり、その時点でのカウント値ＣＯＵＮＴがラッチ部３０３に保持される。

時刻ｔ１０～ｔ１１では、各単位画素のラッチ部３０３に保持されたＮ信号が順次データ転送部２０９を介して信号処理部２０７に読み出される。信号処理部２０７に出力されたＮ信号は、信号処理部２０７内に設けられたＲＡＭなどのメモリに一時的に保持される。

時刻ｔ１２では、参照信号ＲＥＦが再び所定の電圧に設定されるとともに、強制反転信号ＦＯＲＣＥがＬ、初期化信号ＩＮＩがＨとなり、正帰還部３０６が初期状態となる。このとき、各単位画素の比較部３０２からの比較結果信号ＶＣＯはＨとなる。

時刻ｔ１３～１４では、各単位画素の転送パルスＴＸ１，ＴＸ２がＬ→Ｈ→Ｌとなり、各単位画素のＰＤＡ、ＰＤＢに蓄積されていた信号電荷が、ＦＤＡ、ＦＤＢに転送される。このとき、混合パルスＡＤＤＦＤ１，ＡＤＤＦＤ２も同時にＬ→Ｈ→Ｌとなり、混合トランジスタＴｒ２９がオフ→オン→オフとなることで、ＦＤＡとＦＤＢの信号電荷が混合される。その結果、画素信号トランジスタＴｒ＿Ａ，Ｔｒ＿ＢのゲートにはＰＤＡ、ＰＤＢで蓄積されていた信号電荷を平均した信号電荷に基づいた電圧が供給される。これにより、各単位画素の比較部３０２は、Ａ＋Ｂ信号とＲＥＦ信号との比較を行うことができるようになる。

その後、時刻ｔ１５で初期化信号ＩＮＩがＬとなり、正帰還部３０６の初期化が解除される。

時刻ｔ１６～ｔ１８では、各単位画素のＰＤＡ、ＰＤＢに蓄積されていた信号電荷をＦＤＡ、ＦＤＢに転送した状態での画素信号（以下、「Ｓ信号」と呼ぶ。）のＡＤ変換動作を行う。ここでのＳ信号はＡ＋Ｂ信号に相当する。また、以下の説明において、このＳ信号をＡＤ変換する期間をＳ変換期間と呼ぶ。時刻ｔ１６で参照信号ＲＥＦが所定の電圧からＬレベルに掃引を開始し、同時にラッチ部３０３に供給されるカウント値ＣＯＵＮＴがカウントアップを開始する。

例えば、時刻ｔ１７で参照信号ＲＥＦが単位画素３００の画素信号であるＡ＋Ｂ信号よりも小さくなると、その単位画素の比較結果信号ＶＣＯがＬになる。そして、この時点でのカウント値ＣＯＵＮＴがＳ信号（Ａ＋Ｂ信号）としてラッチ部３０３に保持される。

時刻ｔ１８で参照信号ＲＥＦの掃引が終了すると強制反転信号ＦＯＲＣＥがＨとなる。この時点でまだＳ信号が確定していなかった単位画素がある場合、その単位画素の比較結果信号ＶＣＯが強制的にＬとなり、その時点でのカウント値ＣＯＵＮＴがラッチ部３０３に保持される。

時刻ｔ１９～ｔ２０では、各単位画素のラッチ部３０３に保持されたＳ信号が順次データ転送部２０９を介して信号処理部２０７に読み出される。信号処理部２０７に出力されたＳ信号は、信号処理部２０７内に設けられたＲＡＭなどのメモリに一時的に保持される。

その後、時刻ｔ２１～ｔ２２で、信号処理部２０７で所定の補正処理などを行った画素信号から順次出力部２０８を介して、撮像素子１００の外部に出力される。以上の動作により各画素からＡ＋Ｂ信号が出力される。

次に、図７のタイミングチャートを参照して、第２の読み出しモードにおける駆動制御について説明する。図７において、図６に示す第１の読み出しモードと同じ動作をするタイミングに関しては、同一の参照番号で表記し、その説明は適宜省略する。

第２の読み出しモードでは、信号ＳＥＬ２，ＳＥＬ４をＨ、信号ＳＥＬ１，ＳＥＬ３，ＳＥＬ５をＬとすることで、図３（ｂ）に示す接続構成とする。これにより、単位画素３００，３０１のうち、単位画素３００からＡ信号及びＢ信号を読み出すとともに、単位画素３０１からは画素信号を出力しない。そして、単位画素３００から読み出したＡ信号及びＢ信号は、全体制御・演算部１０４において、焦点検出に使用される。

まず、時刻ｔ６０１で、排出パルスＯＦＧ１，ＯＦＧ２がＨとなり、ＰＤＡ、ＰＤＢで発生した信号電荷が排出トランジスタＴｒ３，Ｔｒ４のドレインに排出される。その後、時刻ｔ６０２で排出パルスＯＦＧ１をＬとし、排出パルスＯＦＧ２はＨのままとすることで、単位画素３００のＰＤＡ、ＰＤＢでは信号電荷の蓄積を開始するが、単位画素３０１のＰＤＡ、ＰＤＢでは信号電荷の排出状態が継続される。

所定の蓄積期間が経過した後、時刻ｔ６０３で単位画素３００のＦＤＡ，ＦＤＢをリセットするために、参照信号ＲＥＦが所定の電圧に設定され、リセットパルスＲＥＳ１がＨとなる。これにより単位画素３００のＦＤＡ、ＦＤＢの電荷がリセットされる。その後、時刻ｔ６０４でリセットパルスＲＥＳ１がＬとなり、単位画素３００のＦＤＡ，ＦＤＢのリセットが解除される。なお、時刻ｔ６０３～ｔ６０４では、リセットパルスＲＥＳ２をＬ→Ｈ→Ｌとして、単位画素３０１のＦＤＡ、ＦＤＢのリセットも行っているが、この動作は省略してもよい。

時刻ｔ６０５～ｔ６０６のＮ変換期間では、差動対を構成する単位画素３００の画素信号トランジスタＴｒ＿Ａと参照信号トランジスタＴｒ＿ＲＥＦＡでは、単位画素３００のＦＤＡのＮ信号と参照信号ＲＥＦとの比較を行う。そして、ＡＤ変換された単位画素３００のＦＤＡのＮ信号は、単位画素３００のラッチ部３０３に保持される。

また、差動対を構成する単位画素３００の画素信号トランジスタＴｒ＿Ｂと、単位画素３０１の参照信号トランジスタＴｒ＿ＲＥＦＡでは、単位画素３００のＦＤＢのＮ信号と参照信号ＲＥＦとの比較を行う。そして、ＡＤ変換された単位画素３００のＦＤＢのＮ信号は、単位画素３０１のラッチ部３０３に保持される。単位画素３００，３０１のラッチ部３０３に保持されたＮ信号は、時刻ｔ１０～ｔ１１の間にデータ転送部２０９を介して信号処理部２０７に出力される。

時刻ｔ６０７～ｔ６０８では、単位画素３００の転送パルスＴＸ１がＬ→Ｈ→Ｌとなり、単位画素３００において、ＰＤＡ、ＰＤＢに蓄積されていた信号電荷が、それぞれＦＤＡ、ＦＤＢに転送される。これにより、画素信号トランジスタＴｒ＿ＡのゲートにはＰＤＡで蓄積されていた信号電荷に基づいた電圧が供給され、画素信号トランジスタＴｒ＿Ｂには、ＰＤＢで蓄積されていた信号電荷に基づいた電圧が供給される。

時刻ｔ６０９～ｔ６１０では、Ｓ変換期間では、差動対を構成する単位画素３００の画素信号トランジスタＴｒ＿Ａと参照信号トランジスタＴｒ＿ＲＥＦＡでは、単位画素３００のＡ信号と参照信号ＲＥＦとの比較を行う。そして、ＡＤ変換されたＡ信号は、単位画素３００のラッチ部３０３に保持される。

また、差動対を構成する単位画素３００の画素信号トランジスタＴｒ＿Ｂと単位画素３０１の参照信号トランジスタＴｒ＿ＲＥＦＡでは、単位画素３００のＢ信号と参照信号ＲＥＦとの比較を行う。そして、ＡＤ変換されたＢ信号は、単位画素３０１のラッチ部３０３に保持される。

単位画素３００，３０１のラッチ部３０３にそれぞれ保持された単位画素３００のＡ信号及びＢ信号は、時刻ｔ１９～ｔ２０の間にデータ転送部２０９を介して信号処理部２０７に出力される。

以上の動作により、同一の単位画素のＡ信号及びＢ信号を並行にＡＤ変換して出力することができる。

また、Ａ信号及びＢ信号の蓄積時間はｔ６０２で排出トランジスタＴｒ３，Ｔｒ４をオフしてから、ｔ６０８で転送トランジスタＴｒ１，Ｔｒ２をオフするまでとなる。したがって、Ａ信号、Ｂ信号に蓄積時刻差が生じない。そのため、動体の焦点検出性能の低下を防止できる。

なお、信号ＳＥＬ３，ＳＥＬ５をＨ、信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ４をＬとすることで、図３（ｃ）に示す接続構成にすることができる。そして、上述した図７の単位画素３００と単位画素３０１に対する制御を入れ替えることにより、単位画素３０１のＰＤＡ、ＰＤＢからの信号をそれぞれ同時に読み出すことができる。

図８に、第１の読み出しモード時に、Ａ＋Ｂ信号を出力する受光部２０２と使用するＡＤ変換部２０５の例を示す模式図を示す。図８は、受光部２０２とＡＤ変換部２０５の対応関係を示しており、同じ座標にある受光部２０２及びＡＤ変換部２０５が同じ単位画素であることを示している。また、同列の１、２行目、３、４行目のように隣接する２行の単位画素が、図３に示した差動入力切替部３０７を共有している画素である。

図８（ａ）において、斜線で示した受光部２０２がＡ＋Ｂ信号を出力する受光部２０２であり、図８（ｂ）において、斜線で示したＡＤ変換部２０５がＡ＋Ｂ信号のＡＤ変換に使用するＡＤ変換部２０５である。図８に示すように第１の読み出しモードでは、すべての受光部２０２及びＡＤ変換部２０５を使用する。

図９に、第２の読み出しモード時に、Ａ信号及びＢ信号を出力する受光部２０２と使用するＡＤ変換部２０５の例を示す模式図を示す。図９（ａ）において、斜線で示した受光部２０２がＡ信号及びＢ信号を出力する受光部２０２である。また、図９（ｂ）において、斜線で示したＡＤ変換部２０５がＡ信号のＡＤ変換に使用するＡＤ変換部２０５、ハッチで示したＡＤ変換部２０５がＢ信号のＡＤ変換に使用するＡＤ変換部２０５である。

第２の読み出しモードでは、奇数行の受光部２０２からＡ信号及びＢ信号を出力して焦点検出に使用する。このとき、ＡＤ変換部２０５では、奇数行のＡＤ変換部２０５でＢ信号のＡＤ変換を行い、偶数行のＡＤ変換部２０５でＡ信号のＡＤ変換を行う。なお、図３（ｃ）に示す接続構成とした場合には、偶数行の受光部２０２からＡ信号及びＢ信号が出力され、奇数行のＡＤ変換部２０５でＢ信号をＡＤ変換し、偶数行のＡＤ変換部２０５でＡ信号をＡＤ変換するところが図９に示すものと異なる。

以上の動作により、第２の読み出しモード時に、画素毎に複数のＡＤ変換部を設けずとも、Ａ信号及びＢ信号を並行してＡＤ変換して出力することができる。特に、広い回路面積が必要になるラッチ部を新たに設ける必要がないため、回路面積の大幅な増大を抑制できる。また、Ａ信号及びＢ信号を並行してＡＤ変換することから、両者に蓄積時刻差が生じない。そのため、動体の焦点検出性能の低下を防止できる。また、第１の読み出しモード時には、すべての画素でＡ＋Ｂ信号を並行してＡＤ変換して出力することができるため、グローバルシャッタ動作を行うことができる。

図１０は、第１の実施形態における信号処理部２０７の構成例を示す。信号処理部２０７は、メモリ１００１、Ｓ－Ｎ部１００２、オフセット・ゲイン補正部１００３、補正データ選択部１００４を備える。

メモリ１００１は、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の揮発性メモリであり、データ転送部２０９を介して各画素から出力された画素信号であるＳ信号及びリセットレベル信号であるＮ信号を一時的に保持する。ここで、Ｓ信号は、Ａ＋Ｂ信号、Ａ信号、Ｂ信号のいずれかを指す。

Ｓ－Ｎ部１００２は、メモリ１００１に保持された各画素のＳ信号から対応するＮ信号を減算することでＣＤＳ処理を行い、処理した画像信号をオフセット・ゲイン補正部１００３に入力する。

オフセット・ゲイン補正部１００３は、ＡＤ変換時に使用するＡＤ変換部を切り替えた際のフローティングディフュージョン部の容量の変化やＡＤ変換部毎の特性差等に起因して発生するオフセットずれや、ゲインずれを補正する。本実施形態では、同一の画素であっても、Ａ＋Ｂ信号、Ａ信号、Ｂ信号とで、ＡＤ変換時の構成が異なることから、異なる補正データを使用する。

補正データ選択部１００４は、デジタル回路制御部２０６から供給される補正データ選択信号に応じて、不図示のメモリ等に保持されたＡ＋Ｂ用補正データ、Ａ用補正データ、Ｂ用補正データのいずれかを選択してオフセット・ゲイン補正部１００３に供給する。

例えば、オフセット・ゲイン補正部１００３では、供給された補正データを用いて式（１）に示す補正を行う。
ＯＵＴＰＵＴ＝α×ＩＮＰＵＴ＋β …（１）
ここで、ＩＮＰＵＴは入力された画素信号、ＯＵＴＰＵＴは補正後の画素信号である。また、α、βはそれぞれ補正データ選択部１００４から供給されたＡ＋Ｂ用補正データ、Ａ用補正データ、Ｂ用補正データに含まれる、ゲイン補正データ、オフセット補正データである。

なお、信号処理部２０７で行う補正処理を、図１に示す信号処理部１０１または、全体制御・演算部１０４で行ってもよい。

上記の通り第１の実施形態によれば、静止画撮影時には、第１の読み出しモードを用いることで、すべての単位画素で同時に電荷蓄積を行い、得られた画素信号を並行してＡＤ変換することができ、グローバルシャッタによる撮影を行うことができる。また、焦点検出時には、第２の読み出しモードを用いることで、画素信号を読み出さない単位画素のＡＤ変換部を利用して、Ａ信号とＢ信号を並行にＡＤ変換することができる。これによりＡ信号、Ｂ信号の蓄積時間を揃えることができる。

以上の構成及び制御により、ＡＤ変換部の回路規模の大幅な増大を抑制しつつ、単位画素から１つの画素信号を出力する第１の読み出しモードと、単位画素から複数の画素信号を出力する第２の読み出しモードとを両立させることができる。

＜第１の実施形態の変形例＞
上述した第１の実施形態では、第２の読み出しモード時に奇数行の単位画素のみＡ信号、Ｂ信号を出力したが、偶数行と奇数行でＡＤ変換のタイミングをずらすことで、すべての単位画素からＡ信号及びＢ信号を出力することができる。この駆動モードを第３の読み出しモードとし、以下に説明する。なお、以下の説明では、適宜単位画素を簡易的に「画素」と呼ぶ。

図１１に第１の実施形態の変形例による第３の読み出しモードの駆動タイミングの概略図を示す。図１１は、奇数行画素及び偶数行画素の蓄積期間１１０１、１１０２及び読み出し期間１１０３、１１０４を表している。図１１に示すように、第１の実施形態の変形例では、奇数行画素と偶数行画素とで蓄積期間及び読み出し期間をずらして駆動する。

図１２は、第１の実施形態の変形例における第３の読み出しモードの駆動タイミングの詳細を示す。なお、図１２の奇数行画素及び偶数行画素は、それぞれ図３の単位画素３００及び３０１に相当する。なお、図１２のタイミングチャートにおいて、図７のタイミングチャートと同様の動作を行う箇所については、説明を省略する。

図１２の時刻ｔ１００２とｔ１００４が、それぞれ図１１の蓄積期間１１０１、１１０２の開始時刻に相当する。また、時刻ｔ１００５～ｔ１００６が奇数行の読み出し期間１１０３に相当し、時刻ｔ１００６～ｔ１０１０が偶数行の読み出し期間１１０４に相当する。

第３の読み出しモードにおいては、まず、信号ＳＥＬ２，ＳＥＬ４をＨ、信号ＳＥＬ１，ＳＥＬ３，ＳＥＬ５をＬとすることで、図３（ｂ）に示す接続構成とする。

時刻ｔ１００１～ｔ１００２では、奇数行画素の排出パルスＯＦＧ１がＬ→Ｈ→Ｌと変化し、奇数行画素のＰＤＡ、ＰＤＢで発生した信号電荷が排出トランジスタＴｒ３，Ｔｒ４のドレインに排出された後、信号電荷の蓄積を開始する。

時刻ｔ１００３～ｔ１００４では、偶数行画素の排出パルスＯＦＧ２がＬ→Ｈ→Ｌと変化し、偶数行画素のＰＤＡ、ＰＤＢで発生した信号電荷が排出トランジスタＴｒ３，Ｔｒ４のドレインに排出された後、信号電荷の蓄積を開始する。なお、図１２では省略しているが、時刻ｔ１００２から時刻ｔ１００４までの長さは、奇数行画素の信号の読み出しに係る時間ｔ１００５～ｔ１００６の長さに相当する。

所定の蓄積期間が経過した後、時刻ｔ１００５～ｔ１００６では、奇数行画素のＡ信号及びＢ信号のＡＤ変換及び出力を行う。この動作は図７の時刻ｔ６０３～ｔ２２で示した単位画素３００のＡ信号及びＢ信号の読み出し動作と同一であるため、説明を省略する。この動作により、図９に示したように、奇数行画素の受光部２０２のＡ信号が、奇数行画素のＡＤ変換部でＡＤ変換され、奇数行画素の受光部のＢ信号が、偶数行画素のＡＤ変換部でＡＤ変換される。

奇数行画素のＡ信号及びＢ信号がＡＤ変換されて出力された後、時刻ｔ１００７～ｔ１０１０では、偶数行画素のＡ信号及びＢ信号のＡＤ変換及び出力を行う。このとき、信号ＳＥＬ３，ＳＥＬ５をＨ、信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ４をＬとすることで、図３（ｃ）に示す接続構成とする。

時刻ｔ１００８～ｔ１００９では、偶数行画素の転送パルスＴＸ２がＬ→Ｈ→Ｌとなり、各偶数行画素のＰＤＡ、ＰＤＢに蓄積されていた信号電荷が、それぞれＦＤＡ、ＦＤＢに転送される。これにより、偶数行画素において、画素信号トランジスタＴｒ＿ＡのゲートにはＰＤＡで蓄積されていた信号電荷に基づいた電圧が供給され、画素信号トランジスタＴｒ＿Ｂには、ＰＤＢで蓄積されていた信号電荷に基づいた電圧が供給される。

そして、差動対を構成する偶数行画素の画素信号トランジスタＴｒ＿Ｂと奇数行画素の参照信号トランジスタＴｒ＿ＲＥＦＡでは、偶数行画素のＢ信号と参照信号ＲＥＦとの比較が行われる。そして、ＡＤ変換されたＢ信号は、図３（ｃ）の単位画素３００に相当する奇数行画素のラッチ部３０３に保持される。一方、差動対を構成するで偶数行画素の画素信号トランジスタＴｒ＿Ａと参照信号トランジスタＴｒ＿ＲＥＦＡでは、偶数行画素のＡ信号と参照信号ＲＥＦとの比較が行われる。そして、ＡＤ変換されたＡ信号は、図３（ｃ）の単位画素３０１に相当する偶数行画素のラッチ部３０３に保持される。奇数行画素及び偶数行画素のラッチ部３０３に保持されたＢ信号及びＡ信号は、データ転送部２０９を介して信号処理部２０７に出力される。

図１３に、第３の読み出しモードにおいて、時刻ｔ１００７～ｔ１０１０で示した偶数行画素の読み出し動作時にＡ信号及びＢ信号を出力する受光部２０２と使用するＡＤ変換部２０５の例を示す模式図を示す。図１３（ａ）において、斜線で示した受光部２０２がＡ信号及びＢ信号を出力する受光部２０２である。また、図１３（ｂ）において、斜線で示したＡＤ変換部２０５がＡ信号のＡＤ変換に使用するＡＤ変換部２０５、ハッチで示したＡＤ変換部２０５がＢ信号のＡＤ変換に使用するＡＤ変換部２０５である。偶数行画素の読み出し動作では、偶数行の受光部２０２からＡ信号、Ｂ信号を出力し、奇数行のＡＤ変換部２０５でＢ信号のＡＤ変換を行い、偶数行のＡＤ変換部２０５でＡ信号のＡＤ変換を行う。

図１２に示した駆動により、第３の読み出しモード時に奇数行及び偶数行画素のＡ信号、Ｂ信号をＡＤ変換して出力することができる。この際、同一画素のＡ信号及びＢ信号は並行にＡＤ変換されるため、蓄積時刻差が生じない。

なお、本変形例では、同列の隣接する偶数行画素と奇数行画素とで、差動入力切替部を共有したが、共有する組み合わせはこれに限定されない。例えば、同行の偶数列画素と奇数列画素とで差動入力切替部を共有してもよい。また、２画素以上で差動入力切替部を共有してもよい。その場合、各画素の差動対の組み合わせを切り替えるためのスイッチを増やすことで対応可能である。

＜第２の実施形態＞
次に、本発明の第２の実施形態について説明する。第２の実施形態の撮像装置は、各単位画素が１つのフォトダイオード（ＰＤ）と１つのＡＤ変換部で構成される。また、第２の実施形態では、第１の読み出しモードとして、単位画素毎に各画素が備えるフォトダイオード（ＰＤ）からの画素信号を出力する読み出し動作を行う。

また、第２の読み出しモードとして、単位画素から同一の画素信号を２つ出力し、それらの画素信号を２つのＡＤ変換部でＡＤ変換して出力する読み出し動作を行う。この構成により、第２の読み出しモード時に単位画素から出力した２つの画素信号を信号処理部２０７等において、平均化処理することで、ノイズを低減することができる。

第２の実施形態の撮像装置では、第２の読み出しモードを、例えばノイズ低減モードで使用する。なお、第１の読み出しモードは、例えば、静止画撮影モード等で使用する。

図１４は、第２の実施形態における任意の２つの単位画素１４００，１４０１の構成を表す模式図である。図１４（ａ）が第１の読み出しモード時の接続構成、図１４（ｂ）が第２の読み出しモード時の接続構成を示しており、両者は、差動入力切替部３０７によって切り替えられる。

なお、図１４において、図３と同じ構成については、同一の番号を付し、その説明を省略する。図３に示す構成と比較して、第２の実施形態における撮像素子の受光部２０２は、ＰＤＡ及びＰＤＢを有さず、１つのフォトダイオード（以下、「ＰＤ」と記す。）で構成され、１種類の画素信号ＳＩＧを出力する点が異なる。

図１４（ａ）に示す第１の読み出しモード時の構成では、受光部２０２から出力された画素信号ＳＩＧは、同一の単位画素の差動入力部３０４に入力される。一方、図１４（ｂ）に示す第２の読み出しモード時の構成では、単位画素１４００の受光部２０２から出力される画素信号ＳＩＧが、単位画素１４００の差動入力部３０４及び単位画素１４０１の差動入力部３０４に入力される。一方、単位画素１４０１の受光部２０２からは、画素信号は出力されない。

図１５は、２画素分の単位画素１４００，１４０１の受光部２０２と、差動入力部３０４の一部である差動対部４０１の構成を示す回路図である。なお、図１５において、第１の実施形態の図４に示す構成と同様の構成については、同じ参照番号を付し、その説明は省略する。まず、受光部２０２と差動対部４０１の構成について説明するが、単位画素１４００，１４０１におけるこれらの構成は同じであるため、ここでは、単位画素１４００についてのみ説明する。

受光部２０２は、ＰＤ、転送トランジスタＴｒ１５０１、排出トランジスタＴｒ１５０２、リセットトランジスタＴｒ５、フローティングディフュージョン部（以下、「ＦＤ」と記す。）を備える。ＰＤは、撮影レンズ１０２を通して入射した光を受光し、受光量に応じた信号電荷を発生させる。ＰＤで発生した信号電荷は、ゲートに転送パルスＴＸ１が入力された転送トランジスタＴｒ１５０１を介してＦＤに転送される。ＦＤは、ＰＤから転送された信号電荷を電圧信号に変換する電荷電圧変換部として機能し、差動対部４０１の画素信号トランジスタＴｒ＿Ａ，Ｔｒ＿Ｂのゲートに接続される。なお、差動対部４０１の構成は図４と同じである。

排出トランジスタＴｒ１５０２は、ＰＤで発生した信号電荷をドレインに排出するものであり、ゲートに入力された排出パルスＯＦＧ１によってオンオフ制御される。

なお、単位画素１４０１の転送トランジスタＴｒ１５０１、排出トランジスタＴｒ１５０２、リセットトランジスタＴｒ５は、それぞれゲートに入力された転送パルスＴＸ２，排出パルスＯＦＧ２、リセットパルスＲＥＳ２によってオンオフ制御される。

第１の実施形態と同様に、差動入力部３０４の差動対部４０１において、信号ＳＥＬ１～５で制御されるトランジスタＴｒ７～１１，Ｔｒ２５～２８は、図１４に示す差動入力信号を切り替える差動入力切替部３０７として機能する。

図１６に、第２の実施形態における第１の読み出しモードのタイミングチャートを示す。なお、図１６において、第１の実施形態における図６と同様の動作をするタイミングには同時参照番号を付し、その説明は省略する。

第１の読み出しモードでは、信号ＳＥＬ１，ＳＥＬ４，ＳＥＬ５をＨ、信号ＳＥＬ２，ＳＥＬ３をＬとする。これにより、単位画素１４００及び単位画素１４０１それぞれにおいて、並列接続された画素信号トランジスタＴｒ＿Ａ，Ｔｒ＿Ｂと、同じく並列接続された参照信号トランジスタＴｒ＿ＲＥＦＡ，Ｔｒ＿ＲＥＦＢが差動対を構成する。すなわち、図１４（ａ）に示す接続構成となる。

時刻ｔ１６０１で、排出パルスＯＦＧ１，ＯＦＧ２がＨとなり、排出トランジスタＴｒ１５０２がオンとなり、ＰＤで発生した信号電荷が排出トランジスタＴｒ１５０２のドレインに排出される。時刻ｔ１６０２で、排出パルスＯＦＧ１，ＯＦＧ２がＬとなり、各単位画素の排出トランジスタＴｒ１５０２が一斉にオフして、全単位画素同時に信号電荷の蓄積を開始する。

その後、第１の実施形態と同様に、ＦＤのリセット、及びＮ信号のＡＤ変換を行った後、時刻ｔ１６０３～ｔ１６０４では、各画素の転送パルスＴＸ１，ＴＸ２をＬ→Ｈ→Ｌとすることで、各単位画素のＰＤに蓄積されていた信号電荷をＦＤに転送する。そして、画素信号トランジスタＴｒ＿Ａ，Ｔｒ＿ＢのゲートにはＰＤで蓄積されていた信号電荷に応じた電圧が供給される。これにより、各画素の画素信号ＳＩＧが同一画素のＡＤ変換部でＡＤ変換されて出力される。

図１７に、第２の実施形態における第２の読み出しモードのタイミングチャートを示す。なお、図１７において、図１６に示した第１の読み出しモードと同様の動作をするタイミングには同一の参照番号を付し、その説明は省略する。

第２の読み出しモードでは、信号ＳＥＬ２，ＳＥＬ４をＨ、信号ＳＥＬ１，ＳＥＬ３，ＳＥＬ５をＬとする。これにより、単位画素１４００の画素信号トランジスタＴｒ＿Ａと参照信号トランジスタＴｒ＿ＲＥＦＡが差動対を構成し、単位画素１４００の画素信号トランジスタＴｒ＿Ｂと単位画素１４０１の参照信号トランジスタＴｒ＿ＲＥＦＡが差動対を構成する。すなわち、図１４（ｂ）に示す接続構成となる。

時刻ｔ１７０１で、排出パルスＯＦＧ１，ＯＦＧ２がＨとなり、排出トランジスタＴｒ１５０２がオンとなって、ＰＤで発生した信号電荷が排出トランジスタＴｒ１５０２のドレインに排出される。その後、時刻ｔ１７０２で排出パルスＯＦＧ１はＬとなるが、ＯＦＧ２はＨの状態が継続される。したがって、単位画素１４００では、排出トランジスタＴｒ１５０２がオフして信号電荷の蓄積を開始するが、単位画素１４０１では、排出トランジスタＴｒ１５０２がオンしたままであるので、ドレインへの信号電荷の排出が継続される。

その後、時刻ｔ１７０３～ｔ１７０４では、リセットレベル信号であるＮ信号のＡＤ変換を行う。このとき、差動入力部３０４は図１４（ｂ）の接続構成になっているため、単位画素１４００のＦＤをリセットした電圧が、単位画素１４００，１４０１のＡＤ変換部２０５で並行にＡＤ変換されてＮ信号として出力される。

時刻ｔ１７０５～ｔ１７０６では、転送パルスＴＸ１がＬ→Ｈ→Ｌとなり、単位画素１４００のＰＤに蓄積されていた信号電荷が、ＦＤに転送される。そして、ＦＤに転送された信号電荷に応じた信号電圧が画素信号であるＳ信号として単位画素１４００及び１４０１のＡＤ変換部２０５で並行にＡＤ変換されて出力される。

このようにして、同一の単位画素から出力された２組のＮ信号及びＳ信号を信号処理部２０７等において平均化処理することで、ノイズを低減することができる。

図１８は、第２の実施形態における信号処理部２０７の構成例を示す。なお、図１８において、図１０と同様の構成には同じ参照番号を付して適宜説明を省略する。信号処理部２０７は、メモリ１００１，１８０２、Ｓ－Ｎ部１００２、オフセット・ゲイン補正部１００３、補正データ選択部１８０１、平均化部１８０３を備える。

オフセット・ゲイン補正部１００３には、Ｓ－Ｎ部１００２でＣＤＳ処理された画素信号が入力されて、ＡＤ変換時に使用するＡＤ変換部２０５を切り替えた際のＡＤ変換部毎の特性差等に起因して発生するオフセットずれや、ゲインずれを補正する。本実施形態では、第１の読み出しモードでＡＤ変換した画素信号と、第２の読み出しモードにおいて単位画素１４００でＡＤ変換した画素信号と、第２の読み出しモードにおいて単位画素１４０１でＡＤ変換した画素信号とで異なる補正データ１～３を使用する。補正データ選択部１８０１は、補正データ１～３のいずれかを補正データ選択信号によって選択して、オフセット・ゲイン補正部１００３に供給する。メモリ１８０２は、第２の読み出しモード時に同一の単位画素から出力された２つの画素信号を一時的に保持する。平均化部１８０３は、メモリ１８０２に保持された同一画素の２つの画素信号（ここでは、「Ｐｉｘ１、Ｐｉｘ２」と表す。）が入力され、平均化処理（Ｐｉｘ１＋Ｐｉｘ２）／２を行って出力する。この処理により、ノイズを低減することができる。なお、第１の読み出しモードで出力した画素信号は、メモリ１８０２、平均化部１８０３を通さずに出力される。

なお、第２の実施形態では、第２の読み出しモード時に、図１４（ｂ）に示すように単位画素１４００及び１４０１の差動入力部３０４に同一の参照信号生成部２０４で生成した参照信号ＲＥＦを供給していた。しかしながら、それぞれの差動入力部３０４に異なる参照信号生成部２０４で生成した同じ傾きを持つ参照信号を入力するようにしてもよい。これにより、単位画素１４００，１４０１の２つのＡＤ変換部２０５でＡＤ変換した画素信号を平均化部１８０３で平均化した際に、参照信号のノイズ変動の影響を低減することができる。

上記の通り第２の実施形態によれば、通常の静止画撮影時には、第１の読み出しモードを用いることで、すべての単位画素で同時に電荷蓄積を行い、得られた画素信号を並行にＡＤ変換することができ、グローバルシャッタによる撮影を行うことができる。

また、ノイズ低減モード時には、第２の読み出しモードを用いることで、画素信号を読み出さない単位画素のＡＤ変換部を利用して、同じ単位画素から出力された２つの画素信号を並行にＡＤ変換して出力することができる。このとき、出力した２つの画素信号の蓄積時刻は同じであるため、動体に対しても好適に平均化処理を行うことができる。

以上の構成及び制御により、ＡＤ変換部の回路規模の大幅な増大を抑制しつつ、単位画素から１つの画素信号を出力する第１の読み出しモードと、単位画素から複数の画素信号を出力する第２の読み出しモードとを両立させることができる。

なお、第１の実施形態の変形例で述べたように、偶数行と奇数行でＡＤ変換のタイミングをずらすことで、すべての画素から２つの画素信号を出力するようにしてもよい（第３の読み出しモード）。

また、信号ＳＥＬ３，ＳＥＬ５をＨとし、信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ４をＬとすることで、上述した図１７の単位画素１４００と単位画素１４０１に対する制御を入れ替えてもよい。このように制御することで、単位画素１４０１のＰＤからの信号をノイズを低減して読み出すことができる。

＜第３の実施形態＞
次に、本発明の第３の実施形態について説明する。第３の実施形態の撮像装置は、第２の実施形態と同様に、各単位画素が１つのフォトダイオード（ＰＤ）と１つのＡＤ変換部で構成される。また、第２の実施形態と同様に、第１の読み出しモードとして、単位画素毎に各画素が備えるフォトダイオード（ＰＤ）からの画素信号を出力する読み出し動作を行う。

また、第２の読み出しモードとして、単位画素から同一の画素信号を２つ出力し、これらの画素信号を２つのＡＤ変換部を用いて、互いに異なる傾きで掃引される参照信号と比較してＡＤ変換する駆動を行う。これにより、小信号の検出分解能を上げ、ダイナミックレンジを改善する。

図１９は、第３の実施形態における任意の２つの単位画素１９００、１９０１の構成を示す模式図である。図１９（ａ）が第１の読み出しモード時の接続構成、図１９（ｂ）が第２の読み出しモード時の接続構成を示しており、両者は、差動入力切替部３０７によって切り替えられる。

図１９（ａ）に示す構成は、第２の実施形態において図１４（ａ）を参照して説明した構成と比較して、次の点が異なる。すなわち、撮像素子１００内に２つの参照信号生成部１９１１，１９１２を設け、参照信号生成部１９１１，１９１２から供給される参照信号を切り替える参照信号選択部１９０３を更に有する。それ以外の構成は図１４に示すものと同様であるので、同じ参照番号を付し、その説明を省略する。

参照信号選択部１９０３は、差動入力部３０４に供給する参照信号を切り替える。参照信号選択部１９０３には、撮像素子１００内に設けられた２つの参照信号生成部１９１１、１９１２から、互いに異なる傾きで掃引される参照信号ＲＥＦ１，ＲＥＦ２が供給される。そして、参照信号選択部１９０３は、画素制御部２０３から供給される不図示の参照信号選択信号によって参照信号ＲＥＦ１，ＲＥＦ２のいずれかを差動入力部３０４に供給する。

図１９（ａ）に示す第１の読み出しモード時の接続構成では、受光部２０２から出力された画素信号ＳＩＧは、同じ単位画素の差動入力部３０４に入力される。また、参照信号選択部１９０３によって、単位画素１９００，１９０１のどちらにも参照信号ＲＥＦ１が入力される。

一方、図１９（ｂ）に示す第２の読み出しモード時の接続構成では、単位画素１９００の受光部２０２から出力される画素信号ＳＩＧが、単位画素１９００の差動入力部３０４及び単位画素１９０１の差動入力部３０４に入力される。単位画素１９０１の受光部２０２からは、画素信号は出力されない。また、参照信号選択部１９０３によって、単位画素１９００の差動入力部３０４には、参照信号ＲＥＦ１が入力され、単位画素１９０１の差動入力部３０４には参照信号ＲＥＦ２が入力される。

単位画素１９００，１９０１の受光部２０２及び差動入力部３０４の詳細な回路構成は第２の実施形態の図１５に示した構成と同様であるため、その説明は省略する。ただし、上述したように、トランジスタＴｒ＿ＲＥＦＡ，ＴＲ＿ＲＥＦＢに入力される参照信号は、参照信号選択部１９０３によって選択された参照信号ＲＥＦ１，ＲＥＦ２のいずれかとなる。

次に、第３の実施形態におけるタイミング制御について説明する。なお、第３の実施形態における第１の読み出しモードのタイミングは、図１６に示した第２の実施形態の第１の読み出しモードのタイミングと同じであるため、説明を省略する。

図２０は、第３の実施形態における第２の読み出しモードのタイミングチャートを示す。なお、図２０において、図１７に示した第２の実施形態の第２の読み出しモードのタイミングと同様の動作をするタイミングには同じ参照番号で表記し、その説明は省略する。

第２の読み出しモードでは、時刻ｔ２００１～ｔ２００２に示すＮ変換期間及び時刻ｔ２００３～ｔ２００４で示すＳ変換期間時に、実線で示す参照信号ＲＥＦ１と一点鎖線で示す参照信号ＲＥＦ２が供給され、比較動作を行う。

ここで、第２の読み出しモードでは、信号ＳＥＬ２，ＳＥＬ４をＨ、信号ＳＥＬ１，ＳＥＬ３，ＳＥＬ５をＬとすることで、図１９（ｂ）に示す接続構成となっている。従って、単位画素１９００の差動入力部３０４には、単位画素１９００の受光部２０２からの画素信号ＳＩＧと参照信号ＲＥＦ１が供給されて、両者の比較動作を行う。また、単位画素１９０１の差動入力部３０４には、単位画素１９００の受光部２０２からの画素信号ＳＩＧと参照信号ＲＥＦ２が供給されて、両者の比較動作を行う。

参照信号ＲＥＦ２は、参照信号ＲＥＦ１に比べて、掃引するスピード（電圧の時間変化）が小さくなっている。したがって、参照信号ＲＥＦ２との比較を行う単位画素１９０１のＡＤ変換部２０５では、画素信号が小信号時に参照信号ＲＥＦ１よりも細かい分解能で変換することができる。一方、参照信号ＲＥＦ１との比較を行う単位画素１９００のＡＤ変換部２０５では、参照信号ＲＥＦ２を使用する単位画素１９０１のＡＤ変換部２０５に比べて、広い画素信号範囲をＡＤ変換することができる。

したがって、画素信号の信号レベルが小さい時は単位画素１９０１のＡＤ変換部２０５で変換した信号を使用し、画素信号の信号レベルが大きい時は、単位画素１９００のＡＤ変換部２０５で変換した信号を使って、画像信号を合成する。これにより、信号レベルが小さい時の検出分解能を上げ、ダイナミックレンジを改善することができる。

図２１は、第３の実施形態における信号処理部２０７の構成例を示す。なお、図２１において第２の実施形態の図１８と同様の構成には同じ参照番号を付与し、その説明は省略する。信号処理部２０７は、メモリ１００１，２１０１、Ｓ－Ｎ部１００２、オフセット・ゲイン補正部１００３、補正データ選択部１８０１、合成部２１０２を備える。

メモリ２１０１には、オフセット・ゲイン補正部１００３で補正処理済みの参照信号ＲＥＦ１を使ってＡＤ変換した画素信号ＰｉｘＨ及び参照信号ＲＥＦ２を使ってＡＤ変換した画素信号ＰｉｘＬが一時的に保持される。合成部２１０２では、同一画素の画素信号ＰｉｘＨ及びＰｉｘＬが入力されて、合成信号を出力する。

例えば、画素信号の信号レベルが小さい場合、すなわち、画素信号ＰｉｘＬが飽和していない場合には、画素信号ＰｉｘＬの値に所定の補正係数を掛けた値を出力信号として出力する。画素信号の信号レベルが大きい場合、すなわち、画素信号ＰｉｘＬが飽和している場合は、画素信号ＰｉｘＨの値に画素信号ＰｉｘＬ時とは異なる補正係数を掛けた値を出力信号として出力する。以上の処理により、信号レベルが小さい場合の検出分解能を上げ、ダイナミックレンジを改善することができる。

なお、信号処理部２０７で行う補正処理は、図１に示す信号処理部１０１または、全体制御・演算部１０４で行ってもよい。

上記の通り第３の実施形態によれば、例えば、ダイナミックレンジ拡大モード時に、第２の読み出しモードを用いる。これにより、画素信号を読み出さない単位画素のＡＤ変換部を利用して、同じ単位画素から出力した２つの画素信号を異なる検出分解能、検出レンジで並行にＡＤ変換して出力することができる。このとき、出力した２つの画素信号の蓄積時刻は同じであるため、動体に対しても好適にダイナミックレンジ拡大処理を行うことができる。

以上の構成及び制御により、ＡＤ変換部の回路規模の大幅な増大を抑制しつつ、単位画素から１つの画素信号を出力する第１の読み出しモードと、単位画素から複数の画素信号を出力する第２の読み出しモードとを両立させることができる。

また、第１の実施形態の変形例で述べたように、第２の読み出しモード時に、偶数行と奇数行でＡＤ変換のタイミングをずらすことで、すべての画素から２つの画素信号を出力し、それらを異なる検出分解能、検出レンジで並行にＡＤ変換して出力してもよい。

また、信号ＳＥＬ３，ＳＥＬ５をＨとし、信号ＳＥＬ１，ＳＥＬ２，ＳＥＬ４をＬとすることで、上述した図１９の単位画素１９００と単位画素１９０１に対する制御を入れ替えることができる。このように制御しても、ダイナミックレンジ拡大処理を行うことができる。

＜第４の実施形態＞
次に、本発明の第４の実施形態について説明する。上述した第１～第３の実施形態では、差動入力切替部３０７を用いて、差動入力部３０４に入力される画素信号を切り替えたが、第４の実施形態では、別の構成を有する切り替え部を用いる場合について説明する。なお、単位画素の概略構成は、図３に示すものと同様であるため、ここでは説明を省略する。

図２２は、第４の実施形態における２画素分の単位画素２２００，２２０１の受光部２０２と差動入力部３０４の一部を構成する差動対部２２１０の構成を示す回路図である。なお、図２２において、第１の実施形態の図４と同じの構成には同一の番号を付与し、その説明は省略する。また、単位画素２２００，２２０１の構成は同じであるため、ここでは、単位画素２２００のみについて説明する。

差動入力部３０４の差動対部２２１０は、ゲートがフォトダイオード（ＦＤ）に接続された画素信号トランジスタＴｒ＿ＳＩＧと、ゲートに参照信号ＲＥＦが入力される参照信号トランジスタＴｒ＿ＲＥＦが差動対を構成する。ＮＯＤＥ＿Ｌ１、ＮＯＤＥ＿Ｒ１には、図５に示すカレントミラーを構成するトランジスタＴｒ５１及びＴｒ５２が接続される。なお、図５において４０１で示すブロックが図２２の２２１０に相当する。

単位画素２２００と単位画素２２０１との間に設けられたトランジスタＴｒ２２１１は、単位画素２２００のＰＤＢで発生した信号電荷を単位画素２２０１のＦＤに転送するために用いられ、ゲートに入力された混合パルスＡＤＤＦＤ３により制御される。

混合パルスＡＤＤＦＤ３をＨとして、トランジスタＴｒ２２１１をオンし、混合パルスＡＤＤＦＤ１及びＡＤＤＦＤ２をＬとして、トランジスタＴｒ２９をオフした状態で、転送パルスＴＸ１をＨとして、単位画素２２００の転送トランジスタＴｒ１，Ｔｒ２をオンすることで、単位画素２２００のＰＤＢで発生した信号電荷を単位画素２２０１のＦＤに転送することができる。これにより、単位画素２２０１の差動入力部３０４において、単位画素２２００のＢ信号と参照信号ＲＥＦを比較することができる。

また、単位画素２２００のＰＤＡで発生した信号電荷は、転送トランジスタＴｒ１がオンすることで、ＦＤに転送できる。これにより、単位画素２２００の差動入力部３０４において、単位画素２２００のＡ信号と参照信号ＲＥＦを比較することができる。従って、これらは第１の実施形態の図３（ｂ）で示した接続構成と同じになる。

また、混合パルスＡＤＤＦＤ３をＬにして、トランジスタＴｒ２２１１をオフし、混合パルスＡＤＤＦＤ１，ＡＤＤＦＤ２をＨにして、トランジスタＴｒ２９をオンした状態で、単位画素２２００，２２０１の転送トランジスタＴｒ１，Ｔｒ２をオンすれば、単位画素２２００のＦＤには単位画素２２００のＰＤＡ、ＰＤＢで発生した信号電荷を転送することができ、単位画素２２０１のＦＤには単位画素２２０１のＰＤＡ、ＰＤＢで発生した信号電荷を転送することができる。

これにより、単位画素２２００の差動入力部３０４において、単位画素２２００のＡ＋Ｂ信号と参照信号ＲＥＦとの比較を行い、単位画素２２０１の差動入力部３０４において、単位画素２２０１のＡ＋Ｂ信号と参照信号ＲＥＦとの比較を行うことができる。これは、第１の実施形態の図３（ａ）で示した接続構成と同じになる。

従って、混合パルスＡＤＤＦＤ１，ＡＤＤＦＤ２，ＡＤＤＦＤ３で制御されるトランジスタＴｒ２９，Ｔｒ２２１１は、差動入力部３０４に入力される画素信号を切り替える差動入力切替部３０７として機能する。

図２３及び図２４は、それぞれ第４の実施形態における第１の読み出しモード、第２の読み出しモードのタイミングチャートを示す。なお、図２３において、第１の実施形態の図６に示す駆動タイミングと同様の動作をするタイミングについては、同じ参照番号で示し、その説明は省略する。

図２３に示す第１の読み出しモードでは、時刻ｔ２３０１～ｔ２３０２で転送パルスＴＸ１，ＴＸ２をＬ→Ｈ→Ｌとして、ＰＤＡ、ＰＤＢの信号電荷をＦＤに転送する際、混合パルスＡＤＤＦＤ１，ＡＤＤＦＤ２もＬ→Ｈ→Ｌとなる。また、混合パルスＡＤＤＦＤ３はＬのままであるため、図３（ａ）に示す接続構成となる。したがって、各単位画素において、ＦＤにはＰＤＡ、ＰＤＢで発生した信号電荷が転送される。これにより、時刻ｔ２３０３～ｔ２３０４のＳ変換期間では、各画素の受光部からのＡ＋Ｂ信号を同一画素内のＡＤ変換部２０５を用いてＡＤ変換する。

図２４に示す第２の読み出しモードでは、時刻ｔ２４０１～ｔ２４０２で単位画素２２００の転送トランジスタＴｒ１，Ｔｒ２に供給される転送パルスＴＸ１がＬ→Ｈ→Ｌとなる。この際、混合パルスＡＤＤＦＤ３がＬ→Ｈ→Ｌとなり、混合パルスＡＤＤＦＤ１，ＡＤＤＦＤ２及び転送パルスＴＸ２がＬのままであるため、図３（ｂ）に示す接続構成となる。したがって、単位画素２２００のＦＤにはＰＤＡで発生した信号電荷が転送され、単位画素２２０１のＦＤには単位画素２２００のＰＤＢで発生した信号電荷が転送される。

また、単位画素２２０１のＰＤＡ、ＰＤＢで発生した信号電荷は、排出パルスＯＦＧ２がＨのため、排出トランジスタＴｒ３、Ｔｒ４がオンしており、排出トランジスタＴｒ３、Ｔｒ４のドレインに排出される。これにより、時刻ｔ２４０３～ｔ２４０４のＳ変換期間では、単位画素２２００の受光部２０２から出力されたＡ信号を単位画素２２００のＡＤ変換部２０５でＡＤ変換し、単位画素２２００の受光部２０２から出力されたＢ信号を単位画素２２０１のＡＤ変換部２０５でＡＤ変換する。

上記の通り第４の実施形態によれば、第１の実施形態と同様に、静止画撮影時には、第１の読み出しモードを用いることで、すべての単位画素で同時に電荷蓄積を行い、得られた画素信号を並行にＡＤ変換することができる。すなわち、グローバルシャッタによる撮影を行うことができる。また、焦点検出時には、第２の読み出しモードを用いることで、画素信号を読み出さない単位画素のＡＤ変換部を利用して、Ａ信号とＢ信号を並行にＡＤ変換することができる。これによりＡ信号、Ｂ信号の蓄積時間を揃えることができる。

以上の構成及び制御により、ＡＤ変換部の回路規模の大幅な増大を抑制しつつ、単位画素から１つの画素信号を出力する第１の読み出しモードと、単位画素から複数の画素信号を出力する第２の読み出しモードとを両立可能させることができる。

また、第１の実施形態の変形例で述べたように、第２の読み出しモード時に、偶数行と奇数行でＡＤ変換のタイミングをずらすことで、すべての画素から２つの画素信号を出力するようにしてもよい（第３の読み出しモード）。

以上、本発明の実施形態について説明したが、本発明はこれらの実施形態に限定されるものではない。

１００：撮像素子、１０１：信号処理部、１０４：全体制御・演算部、２００：受光領域基板、２０１：受光領域、２０２：受光部、２０３：画素制御部、２０４：参照信号生成部、２０５：ＡＤ変換部、２０６：デジタル回路制御部、２０７：信号処理部、２０８：出力部、３００，３０１，１４０１，１４０２，１９０１，１９０２，２２０１，２２０２：単位画素、３０２：比較部、３０３：ラッチ部、３０４：差動入力部、３０５：電圧変換部、３０６：正帰還部、３０７：差動入力切替部、４０１，２２１００：差動対部、１８０３：平均化部、１９１１，１９１２：参照信号生成部、１９０３：参照信号選択部、２１０２：合成部

Claims (14)

1. 入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、を各画素がそれぞれ有する、複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、
   前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有し、
   前記予め決められた複数の画素のＡＤ変換部は、並行にＡＤ変換を行い、
   前記第１の画素の受光部は、入射光を光電変換する２つの光電変換部を含み、
   前記選択手段は、
   第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素の２つの光電変換部から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択すると共に、
   第２のモードにおいて、前記２つの光電変換部の一方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択し、前記２つの光電変換部の他方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素と異なる第２の画素のＡＤ変換部を選択し、
   前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する制御手段を更に有する
   ことを特徴とする撮像素子。
2. 前記第１のモードでは、前記２つの光電変換部から得られた電気信号を混合した信号を、前記ＡＤ変換部によりＡＤ変換することを特徴とする請求項１に記載の撮像素子。
3. 入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、を各画素がそれぞれ有する、複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、
   前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有し、
   前記予め決められた複数の画素のＡＤ変換部は、並行にＡＤ変換を行い、
   前記選択手段は、
   第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択すると共に、
   第２のモードにおいて、前記第１の画素の前記ＡＤ変換部および前記第１の画素と異なる第２の画素の前記ＡＤ変換部を選択し、
   前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する制御手段を更に有する
   ことを特徴とする撮像素子。
4. 前記各画素のＡＤ変換部から出力されたデジタル信号に対して処理を行う処理手段を更に有し、
   前記処理手段は、前記第２のモードにおいて、前記第１の画素および前記第２の画素のＡＤ変換部から出力されたデジタル信号を平均する処理を行うことを特徴とする請求項３に記載の撮像素子。
5. 前記ＡＤ変換部に異なる複数の参照信号を供給する供給手段と、
   前記複数の参照信号のいずれかを選択して、前記ＡＤ変換部に入力する切り替え手段と、を更に有し、
   前記切り替え手段は、
   前記第１のモードにおいて、１つの参照信号を選択して、前記各画素のＡＤ変換部に入力し、
   前記第２のモードにおいて、前記第１の画素のＡＤ変換部に入力する参照信号として、前記複数の参照信号のうち、第１の参照信号を選択して入力し、前記第２の画素のＡＤ変換部に入力する参照信号として、前記複数の参照信号のうち、前記第１の参照信号と異なる第２の参照信号を選択して入力する
   ことを特徴とする請求項３に記載の撮像素子。
6. 前記各画素のＡＤ変換部から出力されたデジタル信号に対して処理を行う処理手段を更に有し、
   前記処理手段は、前記第２のモードにおいて、前記第１の画素および前記第２の画素のＡＤ変換部から出力されたデジタル信号を用いて、ダイナミックレンジ拡大処理を行うことを特徴とする請求項５に記載の撮像素子。
7. 入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、を各画素がそれぞれ有する、複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有する撮像素子と、
   前記各画素のＡＤ変換部から出力されたデジタル信号に対して処理を行う処理手段と、を有し、
   前記予め決められた複数の画素のＡＤ変換部は、並行にＡＤ変換を行うことを特徴とする撮像装置。
8. 前記処理手段は、前記デジタル信号に基づいて焦点状態を検出することを特徴とする請求項７に記載の撮像装置。
9. 前記処理手段は、前記デジタル信号を平均する処理を行うことを特徴とする請求項７に記載の撮像装置。
10. 前記処理手段は、前記デジタル信号を用いて、ダイナミックレンジ拡大処理を行うことを特徴とする請求項７に記載の撮像装置。
11. 入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、を各画素がそれぞれ有する、複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有する撮像素子と、
    前記各画素のＡＤ変換部から出力されたデジタル信号に対して処理を行う処理手段と、を有し、
    前記予め決められた複数の画素のＡＤ変換部は、並行にＡＤ変換を行い、
    前記選択手段は、
    第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択すると共に、
    第２のモードにおいて、前記第１の画素の前記ＡＤ変換部および前記第１の画素と異なる第２の画素の前記ＡＤ変換部を選択し、
    前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する制御手段を更に有する
    ことを特徴とする撮像装置。
12. 入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、を各画素がそれぞれ有する、複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有する撮像素子の制御方法であって、
    前記選択手段が、第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素の２つの光電変換部から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択する工程と、
    前記選択手段が、第２のモードにおいて、前記２つの光電変換部の一方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択し、前記２つの光電変換部の他方から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素と異なる第２の画素のＡＤ変換部を選択する工程と、
    制御手段が、前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する工程と、
    前記制御手段が、前記予め決められた複数の画素のＡＤ変換部が、並行にＡＤ変換を行うように制御する工程と
    を有することを特徴とする制御方法。
13. 入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、を各画素がそれぞれ有する、複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有する撮像素子の制御方法であって、
    前記選択手段が、第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択する工程と、
    前記選択手段が、第２のモードにおいて、前記第１の画素の前記ＡＤ変換部および前記第１の画素と異なる第２の画素の前記ＡＤ変換部を選択する工程と、
    制御手段が、前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する工程と、
    前記制御手段が、前記予め決められた複数の画素のＡＤ変換部が、並行にＡＤ変換を行うように制御する工程と
    を有することを特徴とする制御方法。
14. 入射光を光電変換して得られた電気信号を出力する受光部と、電気信号をＡＤ変換するＡＤ変換部と、を各画素がそれぞれ有する、複数の画素であって、予め決められた複数の画素ごとに、当該予め決められた複数の画素のうち第１の画素の受光部から出力される電気信号を、他の画素のＡＤ変換部を用いてＡＤ変換を行えるように構成された複数の画素と、前記予め決められた複数の画素ごとに、前記第１の画素の受光部から出力された電気信号をＡＤ変換する画素を選択する選択手段と、を有する撮像素子の制御方法であって、
    前記選択手段が、第１のモードにおいて、前記各画素ごとに、前記受光部から出力された電気信号を前記ＡＤ変換部によりＡＤ変換するように制御することで、前記第１の画素から得られた電気信号をＡＤ変換するＡＤ変換部として、前記第１の画素のＡＤ変換部を選択する工程と、
    前記選択手段が、第２のモードにおいて、前記第１の画素の前記ＡＤ変換部および前記第１の画素と異なる第２の画素の前記ＡＤ変換部を選択する工程と、
    制御手段が、前記第２のモードにおいて、前記第２の画素の前記受光部から出力された電気信号を前記ＡＤ変換部に入力しないように制御する工程と、
    前記制御手段が、前記予め決められた複数の画素のＡＤ変換部が、並行にＡＤ変換を行うように制御する工程と、
    処理手段が、前記各画素のＡＤ変換部から出力されたデジタル信号に対して処理を行う工程と、
    を有することを特徴とする撮像素子の制御方法。

Images